JP2020092229A - 半導体装置、半導体装置の製造方法及びクリップリード - Google Patents
半導体装置、半導体装置の製造方法及びクリップリード Download PDFInfo
- Publication number
- JP2020092229A JP2020092229A JP2018229906A JP2018229906A JP2020092229A JP 2020092229 A JP2020092229 A JP 2020092229A JP 2018229906 A JP2018229906 A JP 2018229906A JP 2018229906 A JP2018229906 A JP 2018229906A JP 2020092229 A JP2020092229 A JP 2020092229A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- joint
- chip
- clip lead
- bent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8484—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
従来の半導体装置800は、図11に示すように、一方の面及び他方の面にそれぞれ表面電極812,814を有するチップ810と、一方の面の表面電極812と電気的に接続されている第1電極部820と、第1電極部820と間隔をあけて配置された第2電極部822と、チップ810の他方の面の表面電極814と接合部材830を介して接合された第1接合部910、第1接合部910と間隔をあけて配置され、第2電極部822と接合部材840を介して接合された第2接合部920、及び、第1接合部910と第2接合部920とを架橋する架橋部930とを有し、チップ810と第2電極部822とを電気的に接続するクリップリード900とを備える。第1電極部820と第2電極部822とは同一の基板上に配置されており、クリップリード900においては、第1接合部910、第2接合部920及び架橋部930は、いずれも同じ厚さである。
1.実施形態1に係る半導体装置1の構成
図1は、実施形態1に係る半導体装置1を示す図である。図1(a)は半導体装置1の断面図を示し、図1(b)はチップ10近傍の要部拡大断面図を示し、図1(c)は第2電極部22近傍の要部拡大断面図を示す。
図2は、実施形態1に係るクリップリード100を説明するために示す図である。図2(a)は折り曲げ前の異形条材100’を示す断面図であり、図2(b)はクリップリード100を示す断面図である。
図3は、異形条材100’を説明するために示す図である。図3(a)は銅平条材100’’の断面図を示し、図3(b)は銅平条材100’’を圧延している様子を示す図であり、図3(c)は異形条材100’の断面図を示す図である。
第1電極部20は、チップ10の一方の面の表面電極12と電気的に接続されている。
第2電極部22は、第1電極部20と間隔をあけて配置されている。第2電極部22の所定の領域においては、第2接合部材40を介してクリップリード100の第2接合部120と接合されており、第2電極部22の別の領域においては、第4接合部材60を介して外部接続用の端子70が接合されている。
熱応力緩和構造140は、第1接合部110及び第1折り曲げ部132が平板部131よりも薄くなるように構成された構造、異形条材が折り曲げられた構造及び第1接合部に対する第1折り曲げ部の傾斜角度が90°〜120°の範囲内になるように構成された構造を含む。
また、第1接合部110においては、第1接合部110の厚みのうちの少なくとも半分の厚みまで第1接合部材30に埋められている(図1(a)及び(b)参照。)。
なお、第1接合部材30は、チップ10とクリップリード100との熱膨張係数の違いによる第1接合部材30の応力を緩和するために第3接合部材50よりも厚い。
第2接合部120においては、第2接合部120の厚みのうちの少なくとも半分の厚みまで第2接合部材40に埋められている(図1(a)及び(c)参照。)。
第2接合部材40は、第2電極部22が形成されている基板Sとクリップリード100との熱膨張係数の違いによる第2接合部材40の応力を緩和するために第3接合部材50よりも厚い。
図4及び図5は、実施形態1に係る半導体装置の製造方法を説明するために示す図である。図4(a)〜図4(c)及び図5(a)〜図5(c)は各工程図である。
まず、一方の面側に第1電極部20及び第2電極部22が配置された基板Sを準備する(図4(a)参照。)。なお、符号Fは放熱用のフィンを示す。
次に、適宜の方法(例えば、はんだ印刷)によって基板Sの第1電極部20上にはんだペースト50’を配置し、はんだペースト50’上に一方の面の表面電極12がはんだペースト50’と接するようにチップ10を配置する(図4(b)参照。)。なお、はんだペースト50’は印刷で供給してもよいし、ディスペンサで供給してもよい。
次に、所定の冶具(例えば、ディスペンサ)を用いてチップ10の他方の面の表面電極14上にはんだペースト30’を配置する(図4(c)参照。)。また、適宜の方法(例えば、はんだ印刷)によって基板S上の第2電極部22上にはんだペースト40’,60’を配置する。なお、はんだペースト30’,40’は、熱応力を緩和するために比較的厚く形成されており、少なくともはんだペースト50’よりも厚くなるように構成されている。なお、はんだペースト40’,60’をディスペンサで供給してもよい。
次に、はんだペースト30’上に第1接合部110を配置するとともに、はんだペースト40’上に第2接合部120を配置することにより、クリップリード100をチップ10及び第2電極部22上に配置して組立体1’を形成する(図5(a)参照。)。また、はんだペースト60’上に端子70を配置する。
次に、所定の装置内(例えばソルダー装置の加熱炉内)に組立体1’を配置して加熱することにより各はんだペーストを溶融し、基板Sとチップ10、チップ10とクリップリード100、第2電極部22とクリップリード100、及び、第2電極部22と端子70を第1〜第4接合部材(はんだ)30,40,50,60で接合する(図5(b)参照。)。
次に、接合工程において各はんだペーストから基板Sやチップ10に広がることがある有機物を洗い落とす。次に、必要に応じて基板Sやチップ10上の所定の箇所をワイヤボンディングする。次に、組立体1’を金型内に入れて樹脂80で樹脂封止する(図5(c)参照。)。
このようにして実施形態1に係る半導体装置1を製造することができる。
実施形態1に係る半導体装置1及びクリップリード100によれば、架橋部130は、所定の厚みを有する平板部131を有するため、クリップリード100は、クリップリードの断面積(電流の導通路に対する断面積)が大きく、比較的大きな電流を導通可能なクリップリードとなる。従って、チップサイズが小さく、かつ、定格電流が比較的大きいチップに対応したクリップリードとなり、比較的大きな電流を導通可能で、かつ、小型化された電子機器を実現することができる半導体装置となる。
図6は、実施形態2に係る半導体装置2の断面図である。
実施形態2に係る半導体装置2及びクリップリード100aは、基本的には実施形態1に係る半導体装置1及びクリップリード100と同様の構成を有するが、クリップリードの形状が実施形態1に係る半導体装置1及びクリップリード100の場合とは異なる。すなわち、実施形態2に係るクリップリード100aにおいては、肩部134aの下側の面と平板部131aの下側の面との間には段差部136が形成されている(図6参照。)。
図7は、実施形態3に係る半導体装置3の断面図である。
実施形態3に係る半導体装置3及びクリップリード100bは、基本的には実施形態1に係る半導体装置1及びクリップリード100と同様の構成を有するが、クリップリードの形状が実施形態1に係る半導体装置1及びクリップリード100の場合とは異なる。すなわち、実施形態3に係る半導体装置3及びクリップリード100bにおいて、肩部は、側面から見て階段状の肩部134b,135bである(図7参照。)。
図8は、実施形態4に係る半導体装置4の断面図である。
実施形態4に係る半導体装置4及びクリップリード100cは、基本的には実施形態1に係る半導体装置1及びクリップリード100と同様の構成を有するが、クリップリードの形状が実施形態1に係る半導体装置1及びクリップリード100の場合とは異なる。すなわち、実施形態4における第2接合部120c及び第2折り曲げ部133cはいずれも平板部131と同じ厚さである(図8参照。)。
図9は、実施形態5に係る半導体装置5の断面図である。
実施形態5に係る半導体装置5及びクリップリード100dは、基本的には実施形態1に係る半導体装置1及びクリップリード100と同様の構成を有するが、クリップリードの形状が実施形態1に係る半導体装置1及びクリップリード100の場合とは異なる。すなわち、実施形態5における第1接合部110dにおいては、チップ10と接合する面とは反対側の面に溝138が形成されている(図9参照。)。
上記各実施形態においては、第1電極部及び第2電極部を基板S上に形成されたパターン配線としたが、本発明はこれに限定されるものではない。例えば、第1電極部(リードフレームLF1のダイパッド)及び第2電極部(リードフレームLF2の端子)を、離間した複数のリードフレームLF1,LF2上にそれぞれ形成された所定の領域であるとしてもよい。このような半導体装置としては、例えばダイパッド及びドレイン電極端子を有するリードフレームLF1とソース電極端子を有するLF2とをクリップリードを用いて接続する半導体装置が考えられる(図10参照。なお、図10においてはMOSFETであるが、IGBT等そのほか適宜の半導体装置でもよい。)。その他、第1電極部及び第2電極部が離間した位置に設けられ、第1電極部上にチップが配置され、チップと第2電極部がクリップリードで電気的に接続される構成であれば、適宜の構成を有する半導体装置であってもよい。
Claims (15)
- 一方の面及び他方の面にそれぞれ表面電極を有するチップと、
前記チップの前記一方の面の前記表面電極と電気的に接続されている第1電極部と、
前記第1電極部と間隔をあけて配置された第2電極部と、
前記チップの前記他方の面の前記表面電極と第1接合部材を介して接合された第1接合部、前記第1接合部と間隔をあけて配置され、前記第2電極部と第2接合部材を介して接合された第2接合部、及び、前記第1接合部と前記第2接合部とを架橋する架橋部を有し、前記チップと前記第2電極部とを電気的に接続するクリップリードとを備え、
前記架橋部は、
所定の厚みを有する平板部と、
前記平板部から下側に折り曲げられ、前記第1接合部と接続されている第1折り曲げ部と、
前記平板部から前記下側に折り曲げられ、前記第2接合部と接続されている第2折り曲げ部とを有し、
前記第1接合部及び前記第1折り曲げ部は、前記チップと前記第1接合部との間の前記第1接合部材に対する熱応力を緩和するための熱応力緩和構造を構成し、
前記熱応力緩和構造は、少なくとも前記第1接合部及び前記第1折り曲げ部が前記平板部よりも薄くなるように構成された構造を含むことを特徴とする半導体装置。 - 前記熱応力緩和構造は、少なくとも前記第1接合部及び前記第1折り曲げ部が異形条材を折り曲げることによって形成された構造を含むことを特徴とする請求項1に記載の半導体装置。
- 前記熱応力緩和構造は、前記第1接合部に対する前記第1折り曲げ部の傾斜角度が90°〜120°の範囲内になるように構成された構造を含むことを特徴とする請求項1又は2に記載の半導体装置。
- 前記クリップリードにおいては、前記第1折り曲げ部の前記チップ側の面全体が前記第1接合部材と接していることを特徴とする請求項1〜3のいずれかに記載の半導体装置。
- 前記第1接合部においては、前記第1接合部の厚みのうちの少なくとも半分の厚みまで前記第1接合部材に埋められていることを特徴とする請求項1〜4のいずれかに記載の半導体装置。
- 前記第2接合部及び前記第2折り曲げ部は、いずれも前記平板部よりも薄いことを特徴とする請求項1〜5のいずれかに記載の半導体装置。
- 前記第1接合部、前記第2接合部、前記第1折り曲げ部及び前記第2折り曲げ部はいずれも同じ厚さであることを特徴とする請求項6に記載の半導体装置。
- 前記第2接合部及び前記第2折り曲げ部は、いずれも前記平板部と同じ厚さであることを特徴とする請求項1〜5のいずれかに記載の半導体装置。
- 前記架橋部は、前記平板部と前記第1折り曲げ部との間に前記平板部よりも薄い肩部をさらに有することを特徴とする請求項1〜8のいずれかに記載の半導体装置。
- 前記肩部の下側の面と前記平板部の下側の面との間には段差部が形成されていることを特徴とする請求項9に記載の半導体装置。
- 前記第1接合部材と前記クリップリードとの接触面の端部が前記段差部にあることを特徴とする請求項10に記載の半導体装置。
- 前記肩部は、側面から見て階段状の肩部であることを特徴とする請求項9〜11のいずれかに記載の半導体装置。
- 前記第1接合部においては、前記チップと接合する面とは反対側の面に溝が形成されていることを特徴とする請求項1〜12のいずれかに記載の半導体装置。
- 請求項1〜13のいずれかに記載の半導体装置を製造するための半導体装置の製造方法であって、
第1接合部、前記第1接合部と間隔をあけて配置された第2接合部、及び、前記第1接合部と前記第2接合部とを架橋する架橋部を有し、前記架橋部は、所定の厚みを有する平板部と、前記平板部から一方側に折り曲げられ、前記第1接合部と接続されている第1折り曲げ部と、前記平板部から前記一方側に折り曲げられ、前記第2接合部と接続されている第2折り曲げ部とを有するクリップリードをチップ及び電極部上に接合部材を介して配置するクリップリード配置工程と、
前記チップと前記第1接合部との間、及び、前記電極部と前記第2接合部との間をそれぞれ前記接合部材で接合する接合工程とを含み、
前記クリップリード配置工程においては、前記クリップリードとして、前記第1接合部及び前記第1折り曲げ部が前記第1接合部と前記チップとの間の前記接合部材に対する熱応力を緩和するための熱応力緩和構造を構成し、前記熱応力緩和構造は、少なくとも前記第1接合部及び前記第1折り曲げ部が前記平板部よりも薄くなるように構成された構造を含むクリップリードを前記チップ及び前記電極部上に配置することを特徴とする半導体装置の製造方法。 - 請求項1〜13のいずれかに記載の半導体装置に用いることを特徴とするクリップリード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018229906A JP7329919B2 (ja) | 2018-12-07 | 2018-12-07 | 半導体装置、半導体装置の製造方法及びクリップリード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018229906A JP7329919B2 (ja) | 2018-12-07 | 2018-12-07 | 半導体装置、半導体装置の製造方法及びクリップリード |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020092229A true JP2020092229A (ja) | 2020-06-11 |
JP7329919B2 JP7329919B2 (ja) | 2023-08-21 |
Family
ID=71013924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018229906A Active JP7329919B2 (ja) | 2018-12-07 | 2018-12-07 | 半導体装置、半導体装置の製造方法及びクリップリード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7329919B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4145495A1 (en) * | 2021-09-01 | 2023-03-08 | Infineon Technologies AG | Method of manufacturing an electrical interconnect for a semiconductor device as well as the corresponding device having the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151554A (ja) * | 2000-08-31 | 2002-05-24 | Nec Corp | 半導体装置 |
JP2009129952A (ja) * | 2007-11-20 | 2009-06-11 | Denso Corp | 半導体装置 |
WO2014068936A1 (ja) * | 2012-11-05 | 2014-05-08 | 日本精工株式会社 | 半導体モジュール |
WO2015059882A1 (ja) * | 2013-10-21 | 2015-04-30 | 日本精工株式会社 | 半導体モジュール |
-
2018
- 2018-12-07 JP JP2018229906A patent/JP7329919B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151554A (ja) * | 2000-08-31 | 2002-05-24 | Nec Corp | 半導体装置 |
JP2009129952A (ja) * | 2007-11-20 | 2009-06-11 | Denso Corp | 半導体装置 |
WO2014068936A1 (ja) * | 2012-11-05 | 2014-05-08 | 日本精工株式会社 | 半導体モジュール |
WO2015059882A1 (ja) * | 2013-10-21 | 2015-04-30 | 日本精工株式会社 | 半導体モジュール |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4145495A1 (en) * | 2021-09-01 | 2023-03-08 | Infineon Technologies AG | Method of manufacturing an electrical interconnect for a semiconductor device as well as the corresponding device having the same |
US11756923B2 (en) | 2021-09-01 | 2023-09-12 | Infineon Technologies Ag | High density and durable semiconductor device interconnect |
Also Published As
Publication number | Publication date |
---|---|
JP7329919B2 (ja) | 2023-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7441287B2 (ja) | 半導体装置 | |
TWI378543B (en) | Semiconductor package having dimpled plate interconnections | |
US7176570B2 (en) | Method for forming bump, semiconductor element having bumps and method of manufacturing the same, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment | |
US7064425B2 (en) | Semiconductor device circuit board, and electronic equipment | |
US11183444B2 (en) | Packaging of a semiconductor device with a plurality of leads | |
US6921016B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment | |
KR20080083533A (ko) | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법 | |
US20170207150A1 (en) | Clip-bonded semiconductor chip package using metal bumps and method for manufacturing the package | |
CN104485321A (zh) | 半导体管芯封装件及其制造方法 | |
JP7326314B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US6841865B2 (en) | Semiconductor device having clips for connecting to external elements | |
US8076771B2 (en) | Semiconductor device having metal cap divided by slit | |
JP5819052B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP7329919B2 (ja) | 半導体装置、半導体装置の製造方法及びクリップリード | |
US20140374926A1 (en) | Semiconductor device | |
JP7322054B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5147295B2 (ja) | 半導体装置 | |
JP2022143167A (ja) | 半導体装置 | |
JP6274986B2 (ja) | パワー半導体モジュールおよびその製造方法 | |
WO2022196123A1 (ja) | 半導体装置 | |
JP7312814B2 (ja) | 電子装置および電子装置の製造方法 | |
JP4175339B2 (ja) | 半導体装置の製造方法 | |
TWI693644B (zh) | 封裝結構及其製造方法 | |
JP7026688B2 (ja) | 半導体チップを接続する第1および第2接続要素を備えた半導体モジュールおよび製造方法 | |
JPH0462961A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7329919 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |