JP2020088724A - 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 - Google Patents

固体撮像素子、撮像装置、および、固体撮像素子の制御方法 Download PDF

Info

Publication number
JP2020088724A
JP2020088724A JP2018223480A JP2018223480A JP2020088724A JP 2020088724 A JP2020088724 A JP 2020088724A JP 2018223480 A JP2018223480 A JP 2018223480A JP 2018223480 A JP2018223480 A JP 2018223480A JP 2020088724 A JP2020088724 A JP 2020088724A
Authority
JP
Japan
Prior art keywords
transistor
unit
charge storage
solid
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018223480A
Other languages
English (en)
Inventor
弘博 朱
Hongbo Zhu
弘博 朱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2018223480A priority Critical patent/JP2020088724A/ja
Priority to US17/309,344 priority patent/US11627268B2/en
Priority to CN201980076627.6A priority patent/CN113170064B/zh
Priority to PCT/JP2019/044097 priority patent/WO2020110679A1/ja
Publication of JP2020088724A publication Critical patent/JP2020088724A/ja
Priority to US18/178,091 priority patent/US11832013B2/en
Priority to US18/488,273 priority patent/US20240048871A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】アドレスイベントを検出する固体撮像素子において、さらに画像を撮像する。【解決手段】固体撮像素子は、光電変換素子、電荷蓄積部、転送トランジスタ、検出部、および、接続トランジスタを具備する。光電変換素子は、光電変換により電荷を生成する。電荷蓄積部は、電荷を蓄積して電荷の量に応じた電圧を生成する。転送トランジスタは、光電変換素子から電荷蓄積部へ電荷を転送する。検出部は、電荷の量に応じた光電流の変化量が所定の閾値を超えるか否かを検出する。接続トランジスタは、電荷蓄積部と検出部とを接続して光電流を流す。【選択図】図４

Description

本技術は、固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。詳しくは、光量の変化量が閾値を超えたか否かを検出する固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。
従来より、垂直同期信号などの同期信号に同期して画像データ（フレーム）を撮像する同期型の固体撮像素子が撮像装置などにおいて用いられている。この一般的な同期型の固体撮像素子では、同期信号の周期（例えば、１／６０秒）ごとにしか画像データを取得することができないため、交通やロボットなどに関する分野において、より高速な処理が要求された場合に対応することが困難になる。そこで、アドレスイベントを検出する回路を設けた非同期型の固体撮像素子が提案されている（例えば、非特許文献１参照。）。ここで、アドレスイベントは、ある画素アドレスにおいて、画素の光量が変動して、その変化量が閾値を超えた旨を意味する。このアドレスイベントは、画素の光量が変動して変化量が所定の上限を超えた旨を示すオンイベントと、その変化量が所定の下限を下回った旨を示すオフイベントとからなる。非同期型の固体撮像素子では、１ビットのオンイベントの検出結果と１ビットのオフイベントの検出結果とからなる２ビットのデータが画素毎に生成される。このように、画素毎にアドレスイベントを検出する固体撮像素子は、ＤＶＳ（Dynamic Vision Sensor）と呼ばれる。
Patrick Lichtsteiner, et al., A 128 128 120 dB 15 μs Latency Asynchronous Temporal Contrast Vision Sensor, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 43, NO. 2, FEBRUARY 2008.
上述の非同期型の固体撮像素子（ＤＶＳ）では、同期型の固体撮像素子よりも遥かに高速にデータが生成される。しかしながら、画像認識などにおいては、アドレスイベントの有無に検出に加えて、画素毎に３ビット以上の高画質の画像データが要求されることがあり、画素毎に２ビットからなるデータを生成する上述のＤＶＳでは、その要求を満たすことができない。より高画質の画像データを撮像するには、ＤＶＳと同期型の固体撮像素子との両方を設ければよいが、サイズ、部品点数やコストが増大するために望ましくない。このように、アドレスイベントを検出する固体撮像素子（ＤＶＳ）において、高画質の画像をさらに撮像することが困難であるという問題がある。
本技術はこのような状況に鑑みて生み出されたものであり、アドレスイベントを検出する固体撮像素子において、さらに画像を撮像することを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、光電変換により電荷を生成する光電変換素子と、上記電荷を蓄積して上記電荷の量に応じた電圧を生成する電荷蓄積部と、上記光電変換素子から上記電荷蓄積部へ上記電荷を転送する転送トランジスタと、上記電荷の量に応じた光電流の変化量が所定の閾値を超えるか否かを検出する検出部と、上記電荷蓄積部と上記検出部とを接続して上記光電流を流す接続トランジスタとを具備する固体撮像素子、および、その制御方法である。これにより、アドレスイベントの検出と、画像データの撮像とのいずれかが実行されるという作用をもたらす。
また、この第１の側面において、上記光電変換素子、上記電荷蓄積部および上記接続トランジスタは、所定数の画素のそれぞれに配置され、上記所定数の画素のそれぞれは、上記検出部を共有することもできる。これにより、回路規模が削減されるという作用をもたらす。
また、この第１の側面において、上記光電変換素子および上記転送トランジスタは、所定数の画素のそれぞれに配置され、上記所定数の画素は、上記電荷蓄積部を共有することもできる。これにより、回路規模が削減されるという作用をもたらす。
また、この第１の側面において、上記接続トランジスタは、上記変化量が上記閾値を超えるか否かを検出するための所定の検出モードが設定された場合には閉状態に移行して上記電荷蓄積部と上記検出部とを接続し、画像データを撮像するための所定の撮像モードが設定された場合には上記電荷が転送される前の第１のパルス期間に亘って上記電荷蓄積部と上記検出部とを接続してもよい。これにより、撮像モードにおいて接続トランジスタにより電荷蓄積部が初期化されるという作用をもたらす。
また、この第１の側面において、上記電荷蓄積部を初期化するリセットトランジスタをさらに具備してもよい。これにより、撮像モードにおいてリセットトランジスタにより電荷蓄積部が初期化されるという作用をもたらす。
また、この第１の側面において、上記接続トランジスタは、上記変化量が上記閾値を超えるか否かを検出するための所定の検出モードが設定された場合には閉状態に移行して上記電荷蓄積部と上記検出部とを接続し、画像データを撮像するための所定の撮像モードが設定された場合には開状態に移行し、上記リセットトランジスタは、上記撮像モードが設定された場合には所定のリセット期間に亘って上記電荷蓄積部を初期化してもよい。これにより、撮像モードにおいて所定のタイミングでリセットトランジスタにより電荷蓄積部が初期化されるという作用をもたらす。
また、この第１の側面において、上記電荷を上記電圧に変換する変換効率を制御する変換効率制御トランジスタをさらに具備してもよい。これにより、変換効率が制御されるという作用をもたらす。
また、この第１の側面において、上記接続トランジスタは、上記変化量が上記閾値を超えるか否かを検出するための所定の検出モードが設定された場合には閉状態に移行して上記電荷蓄積部と上記検出部とを接続し、画像データを撮像するための所定の撮像モードが設定された場合には所定のリセット期間に亘って上記電荷蓄積部と上記検出部とを接続し、上記変換効率制御トランジスタは、上記撮像モードが設定された場合には上記電荷が転送される転送期間内に上記変換効率を制御してもよい。これにより、撮像モードにおいて変換効率が制御されるという作用をもたらす。
また、この第１の側面において、上記電荷蓄積部を初期化するリセットトランジスタと、上記電荷を上記電圧に変換する変換効率を制御する変換効率制御トランジスタとをさらに具備してもよい。これにより、リセットトランジスタにより電荷蓄積部が初期化され、変換効率が制御されるという作用をもたらす。
また、この第１の側面において、上記接続トランジスタは、上記変化量が上記閾値を超えるか否かを検出するための所定の検出モードが設定された場合には閉状態に移行して上記電荷蓄積部と上記検出部とを接続し、画像データを撮像するための所定の撮像モードが設定された場合には開状態に移行し、上記リセットトランジスタは、上記撮像モードが設定された場合には所定のリセット期間内に上記電荷蓄積部を初期化し、上記変換効率制御トランジスタは、上記撮像モードが設定された場合には上記電荷が転送される転送期間内に上記変換効率を制御してもよい。これにより、撮像モードにおいて所定のタイミングでリセットトランジスタにより電荷蓄積部が初期化され、変換効率が制御されるという作用をもたらす。
また、この第１の側面において、一対の画素のそれぞれの上記電圧に応じた信号の差分を増幅して出力する読出し回路をさらに具備し、上記光電変換素子、上記電荷蓄積部および上記接続トランジスタは、上記一対の画素のそれぞれに配置されてもよい。これにより、高いゲインにより増幅された信号が読み出されるという作用をもたらす。
また、この第１の側面において、上記転送トランジスタは、第１および第２の転送トランジスタを含み、上記一対の画素の一方に上記第１の転送トランジスタが配置され、上記一対の画素の他方に上記第２の転送トランジスタが配置され、上記第１および第２の転送トランジスタの一方が上記電荷を転送し、上記一方による転送中において他方はオフ状態であってもよい。これにより、転送トランジスタの制御により、差動増幅された信号が読み出されるという作用をもたらす。
また、この第１の側面において、上記読出し回路は、所定数の単位読出し回路を備え、上記単位読出し回路のそれぞれは、電流源と、カレントミラー回路と、上記所定数の単位読出し回路のそれぞれの上記電流源を接続する第１のスイッチと、上記所定数の単位読出し回路のそれぞれの上記カレントミラー回路を接続する第２のスイッチとを備えてもよい。これにより、ノイズが抑制されるという作用をもたらす。
また、この第１の側面において、上記電圧に応じたアナログ信号をデジタル信号に変換するアナログデジタル変換器をさらに具備し、上記光電変換素子、上記電荷蓄積部、上記転送トランジスタ、上記検出部、上記接続トランジスタおよび上記アナログデジタル変換器は、複数の画素のそれぞれに配置されてもよい。これにより、読出し速度が向上するという作用をもたらす。
また、本技術の第２の側面は、光電変換により電荷を生成する光電変換素子と、上記電荷を蓄積して上記電荷の量に応じた電圧を生成する電荷蓄積部と、上記光電変換素子から上記電荷蓄積部へ上記電荷を転送する転送トランジスタと、上記電荷の量に応じた光電流の変化量が所定の閾値を超えるか否かを検出する検出部と、上記電荷蓄積部と上記検出部とを接続して上記光電流を流す接続トランジスタと、上記電圧に応じたアナログ信号をアナログデジタル変換したデジタル信号を処理するデジタル信号処理部とを具備する撮像装置である。これにより、アドレスイベントの検出と、画像データの読出しおよび撮像とのいずれかが実行されるという作用をもたらす。
本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の積層構造の一例を示す図である。 本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。 本技術の第１の実施の形態における画素の一構成例を示すブロック図である。 本技術の第１の実施の形態における電流電圧変換部、バッファ、微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第１の実施の形態におけるカラム信号処理部の一構成例を示すブロック図である。 本技術の第１の実施の形態における検出モードの固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第１の実施の形態における撮像モードの固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第１の実施の形態におけるＣＤＳ（Correlated Double Sampling）処理を行なわない場合の撮像モードの固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第１の実施の形態における撮像処理の一例を示すフローチャートである。 本技術の第１の実施の形態における検出処理の一例を示すフローチャートである。 本技術の第２の実施の形態における画素アレイ部の一構成例を示す平面図である。 本技術の第２の実施の形態における検出回路共有ブロックの一構成例を示すブロック図である。 本技術の第３の実施の形態における画素アレイ部の一構成例を示す平面図である。 本技術の第３の実施の形態におけるＦＤ共有ブロックの一構成例を示すブロック図である。 本技術の第４の実施の形態における画素の一構成例を示すブロック図である。 本技術の第４の実施の形態における検出モードの固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第４の実施の形態における撮像モードの固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第５の実施の形態における画素の一構成例を示すブロック図である。 本技術の第５の実施の形態における検出モードの固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第５の実施の形態における高効率撮像モードの固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第５の実施の形態における低効率撮像モードの固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第５の実施の形態におけるＣＤＳ処理を行わない場合の高効率撮像モードの固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第５の実施の形態におけるＣＤＳ処理を行わない場合の低効率撮像モードの固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第６の実施の形態における画素の一構成例を示すブロック図である。 本技術の第６の実施の形態における検出モードの固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第６の実施の形態における高効率撮像モードの固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第６の実施の形態における低効率撮像モードの固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第７の実施の形態における固体撮像素子の一構成例を示すブロック図である。 本技術の第７の実施の形態におけるカラム読出し回路の一構成例を示すブロック図である。 本技術の第７の実施の形態における単位読出し回路の一構成例を示す回路図である。 本技術の第７の実施の形態における検出モードの固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第８の実施の形態における単位読出し回路の一構成例を示す回路図である。 本技術の第９の実施の形態における固体撮像素子の一構成例を示すブロック図である。 本技術の第９の実施の形態における画素アレイ部の一構成例を示す平面図である。 本技術の第９の実施の形態における画素の一構成例を示すブロック図である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（浮遊拡散層とアドレスイベント検出部とを接続する例）
２．第２の実施の形態（浮遊拡散層と、共有されたアドレスイベント検出部とを接続する例）
３．第３の実施の形態（共有された浮遊拡散層とアドレスイベント検出部とを接続する例）
４．第４の実施の形態（リセットトランジスタを追加し、浮遊拡散層とアドレスイベント検出部とを接続する例）
５．第５の実施の形態（変換効率制御トランジスタを追加し、浮遊拡散層とアドレスイベント検出部とを接続する例）
６．第６の実施の形態（リセットトランジスタおよび変換効率制御トランジスタを追加し、浮遊拡散層とアドレスイベント検出部とを接続する例）
７．第７の実施の形態（差動読出しを行う回路を追加し、浮遊拡散層とアドレスイベント検出部とを接続する例）
８．第８の実施の形態（差動読出しを行う回路を横繋ぎし、浮遊拡散層とアドレスイベント検出部とを接続する例）
９．第９の実施の形態（画素毎にアナログデジタル変換器を配置し、浮遊拡散層とアドレスイベント検出部とを接続する例）
１０．移動体への応用例
＜１．第１の実施の形態＞
［撮像装置の構成例］
図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、撮像レンズ１１０、固体撮像素子２００、記録部１２０および制御部１３０を備える。撮像装置１００としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
撮像レンズ１１０は、入射光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、画像データの撮像と、アドレスイベントの有無の検出とのいずれかを行うものである。ここで、アドレスイベントは、オンイベントおよびオフイベントを含み、その検出結果は、１ビットのオンイベントの検出結果と１ビットのオフイベントの検出結果とを含む。オンイベントは、入射光の光量の変化量が所定の上限閾値を超えた旨を意味する。一方、オフイベントは、光量の変化量が所定の下限閾値を下回った旨を意味する。固体撮像素子２００は、アドレスイベントの検出結果を処理し、その処理結果を示すデータと画像データとを記録部１２０に信号線２０９を介して出力する。なお、固体撮像素子２００は、オンイベントおよびオフイベントの一方のみを検出してもよい。
記録部１２０は、固体撮像素子２００からのデータを記録するものである。制御部１３０は、固体撮像素子２００を制御して画像データの撮像と、アドレスイベントの有無の検出とのいずれかを実行させるものである。
［固体撮像素子の構成例］
図２は、本技術の第１の実施の形態における固体撮像素子２００の積層構造の一例を示す図である。この固体撮像素子２００は、回路チップ２０２と、その回路チップ２０２に積層された受光チップ２０１とを備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Ｃｕ−Ｃｕ接合やバンプにより接続することもできる。
図３は、本技術の第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、駆動回路２１１、検出信号処理部２１２、アービタ２１３、画素アレイ部２１４およびカラム信号処理部２５０を備える。
ここで、固体撮像素子２００には、検出モードおよび撮像モードを含む複数のモードの何れかが設定される。検出モードは、画像データを撮像せずにアドレスイベントの有無を検出するためのモードである。一方、撮像モードは、アドレスイベントを検出せずに画像データを撮像するためのモードである。
画素アレイ部２１４には、複数の画素３００が２次元格子状に配列される。以下、水平方向に配列された画素３００の集合を「行」と称し、行に垂直な方向に配列された画素３００の集合を「列」と称する。
画素３００は、アドレスイベントの有無の検出と、アナログの画素信号の生成とのいずれかを行うものである。アドレスイベントの有無を検出した際に画素３００は、その検出結果を示す検出信号を検出信号処理部２１２に供給する。一方、画素信号を生成した際に画素３００は、その画素信号をカラム信号処理部２５０へ出力する。
駆動回路２１１は、画素３００を駆動して、検出信号および画素信号のいずれかを出力させるものである。この駆動回路２１１は、検出モードが設定された場合に画素３００のそれぞれにアドレスイベントの有無を検出させる。一方、撮像モードが設定された場合に駆動回路２１１は、行を順に選択して露光し、画素信号を生成させる。
アービタ２１３は、画素アレイ部２１４からのリクエストを調停し、調停結果に基づいて応答を画素アレイ部２１４に送信するものである。
検出信号処理部２１２は、画素アレイ部２１４からの検出信号に対し、画像認識処理などの所定の信号処理を実行するものである。この検出信号処理部２１２は、処理結果を示すデータを信号線２０９を介して記録部１２０に供給する。
カラム信号処理部２５０は、画素アレイ部２１４からの画素信号をデジタル信号に変換するＡＤ（Analog to Digital）変換処理を行うものである。このカラム信号処理部２５０は、ＡＤ変換処理に加えて、ＣＤＳ処理や暗電流補正などの各種の信号処理を必要に応じて行い、処理後のデジタル信号からなる画像データを記録部１２０に供給する。
［画素の構成例］
図４は、本技術の第１の実施の形態における画素３００の一構成例を示すブロック図である。この画素３００は、画素回路３１０およびアドレスイベント検出部４００を備える。
画素回路３１０は、画素信号を生成するものであり、光電変換素子３１１、転送トランジスタ３１２、接続トランジスタ３１３、浮遊拡散層３１４、増幅トランジスタ３１５および選択トランジスタ３１６を備える。画素回路３１０内のトランジスタとして、例えば、Ｎ型のＭＯＳ（Metal-Oxide-Semiconductor）トランジスタが用いられる。
光電変換素子３１１は、入射光に対する光電変換により電荷を生成するものである。転送トランジスタ３１２は、駆動回路２１１からの転送信号ＴＲＧに従って光電変換素子３１１から浮遊拡散層３１４へ電荷を転送するものである。
接続トランジスタ３１３は、駆動回路２１１からの制御信号ＲＳＴ_ＤＶＭに従って、アドレスイベント検出部４００と浮遊拡散層３１４とを接続して光電流を流すものである。
浮遊拡散層３１４は、転送された電荷を蓄積し、その電荷の量に応じた電圧を生成するものである。なお、浮遊拡散層３１４は、特許請求の範囲に記載の電荷蓄積部の一例である。
増幅トランジスタ３１５は、浮遊拡散層３１４の電圧を増幅して画素信号として選択トランジスタ３１６に供給するものである。選択トランジスタ３１６は、駆動回路２１１からの選択信号ＳＥＬに従って画素信号Ｖｉｎをカラム信号処理部２５０に垂直信号線ＶＳＬを介して供給するものである。垂直信号線ＶＳＬは、画素アレイ部２１４内において列方向に沿って列ごとに配線される。
アドレスイベント検出部４００は、光量に応じた光電流の変化量が所定の閾値を超えるか否か（言い換えれば、アドレスイベントの有無）を検出するものである。このアドレスイベント検出部４００は、電流電圧変換部４１０、バッファ４２０、微分回路４３０およびコンパレータ４４０を備える。なお、アドレスイベント検出部４００は、特許請求の範囲に記載の検出部の一例である。
電流電圧変換部４１０は、光電流を画素電圧Ｖｐに変換するものである。例えば、光電流は、対数的に変換される。この電流電圧変換部４１０は、画素電圧Ｖｐをバッファ４２０に供給する。
バッファ４２０は、電流電圧変換部４１０からの画素電圧Ｖｐを微分回路４３０に出力するものである。このバッファ４２０により、後段を駆動する駆動力を向上させることができる。また、バッファ４２０により、後段のスイッチング動作に伴うノイズのアイソレーションを確保することができる。
微分回路４３０は、微分演算により画素電圧Ｖｐの変化量を求めるものである。この画素電圧Ｖｐの変化量は、光量の変化量を示す。微分回路４３０は、光量の変化量を示す微分信号Ｖｏｕｔをコンパレータ４４０に供給する。
コンパレータ４４０は、微分信号Ｖｏｕｔと所定の閾値（上限閾値や下限閾値）とを比較するものである。このコンパレータ４４０の比較結果ＣＯＭＰは、アドレスイベントの検出結果を示す。コンパレータ４４０は、比較結果ＣＯＭＰを転送部４５０に供給する。
転送部４５０は、検出信号ＤＥＴを転送し、転送後にオートゼロ信号ＸＡＺを微分回路４３０に供給して初期化するものである。この転送部４５０は、アドレスイベントが検出された際に、検出信号ＤＥＴの転送を要求するリクエストをアービタ２１３に供給する。そして、リクエストに対する応答を受け取ると転送部４５０は、比較結果ＣＯＭＰを検出信号ＤＥＴとして検出信号処理部２１２に供給し、オートゼロ信号ＸＡＺを微分回路４３０に供給する。
アドレスイベント検出部４００および画素回路３１０を画素ごとに設けることにより、固体撮像素子２００は、ＤＶＳ機能を実現しつつ、光量に応じた画素値からなる画像データを撮像することができる。アドレスイベント検出部４００のみを画素毎に設けたＤＶＳと、画素回路３１０のみを画素毎に設けた固体撮像素子とを別々に実装することも考えられるが、この構成は好ましくない。回路規模の増大やコストの上昇が生じるほか、２つの固体撮像素子の実装位置の差により、ＤＶＳにより得られたデータと、固体撮像素子により得られたデータとにずれが生じてしまうためである。
［アドレス検出部の構成例］
図５は、本技術の第１の実施の形態における電流電圧変換部４１０、バッファ４２０、微分回路４３０およびコンパレータ４４０の一構成例を示す回路図である。
電流電圧変換部４１０は、Ｎ型トランジスタ４１２および４１５と、容量４１３と、Ｐ型トランジスタ４１４とを備える。Ｎ型トランジスタ４１２、Ｐ型トランジスタ４１４およびＮ型トランジスタ４１５として、例えば、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタが用いられる。
Ｎ型トランジスタ４１２のソースは、画素回路３１０に接続され、ドレインは電源端子に接続される。Ｐ型トランジスタ４１４およびＮ型トランジスタ４１５は、電源端子と所定の基準電位（接地電位など）の基準端子との間において、直列に接続される。また、Ｐ型トランジスタ４１４およびＮ型トランジスタ４１５の接続点は、Ｎ型トランジスタ４１２のゲートとバッファ４２０の入力端子とに接続される。Ｎ型トランジスタ４１２および画素回路３１０の接続点は、Ｎ型トランジスタ４１５のゲートに接続される。
また、Ｐ型トランジスタ４１４のゲートには、所定のバイアス電圧Ｖｂｌｏｇが印加される。容量４１３は、Ｎ型トランジスタ４１２のゲートとＮ型トランジスタ４１５のゲートとの間に挿入される。
また、例えば、画素回路３１０が受光チップ２０１に配置され、その後段の回路が回路チップ２０２に配置される。なお、受光チップ２０１および回路チップ２０２のそれぞれに配置する回路や素子は、この構成に限定されない。
バッファ４２０は、Ｐ型トランジスタ４２１および４２２を備える。これらのトランジスタとして、例えば、ＭＯＳトランジスタが用いられる。
バッファ４２０において、Ｐ型トランジスタ４２１および４２２は、電源端子と基準電位の端子との間において直列に接続される。また、Ｐ型トランジスタ４２２のゲートは、電流電圧変換部４１０に接続され、Ｐ型トランジスタ４２１および４２２の接続点は、微分回路４３０に接続される。Ｐ型トランジスタ４２１のゲートには、所定のバイアス電圧Ｖｂｓｆが印加される。
微分回路４３０は、容量４３１および４３４と、Ｐ型トランジスタ４３２および４３３と、Ｎ型トランジスタ４３５とを備える。微分回路４３０内のトランジスタとして、例えば、ＭＯＳトランジスタが用いられる。
Ｐ型トランジスタ４３３およびＮ型トランジスタ４３５は、電源端子と基準電位の端子との間において直列に接続される。Ｎ型トランジスタ４３５のゲートには、所定のバイアス電圧Ｖｂｄｉｆｆが入力される。これらのトランジスタは、Ｐ型トランジスタ４３３のゲートを入力端子４９１とし、Ｐ型トランジスタ４３３およびＮ型トランジスタ４３５の接続点を出力端子４９２とする反転回路として機能する。
容量４３１は、バッファ４２０と入力端子４９１との間に挿入される。この容量４３１は、バッファ４２０からの画素電圧Ｖｐの時間微分（言い換えれば、変化量）に応じた電流を入力端子４９１に供給する。また、容量４３４は、入力端子４９１と出力端子４９２との間に挿入される。
Ｐ型トランジスタ４３２は、転送部４５０からのオートゼロ信号ＸＡＺに従って入力端子４９１と出力端子４９２との間の経路を開閉するものである。例えば、ローレベルのオートゼロ信号ＸＡＺが入力されるとＰ型トランジスタ４３２は、オートゼロ信号ＸＡＺに従ってオン状態に移行し、微分信号Ｖｏｕｔを初期値にする。
コンパレータ４４０は、Ｐ型トランジスタ４４１および４４３とＮ型トランジスタ４４２および４４４とを備える。これらのトランジスタとして、例えば、ＭＯＳトランジスタが用いられる。
コンパレータ４４０においてＰ型トランジスタ４４１およびＮ型トランジスタ４４２は、電源端子と基準端子との間において直列に接続され、Ｐ型トランジスタ４４３およびＮ型トランジスタ４４４も、電源端子と基準端子との間において直列に接続される。また、Ｐ型トランジスタ４４１および４４３のゲートは、微分回路４３０に接続される。Ｎ型トランジスタ４４２のゲートには上限閾値を示す上限電圧Ｖｈｉｇｈが印加され、Ｎ型トランジスタ４４４のゲートには下限閾値を示す下限電圧Ｖｌｏｗが印加される。
Ｐ型トランジスタ４４１およびＮ型トランジスタ４４２の接続点は、転送部４５０に接続され、この接続点の電圧が上限閾値との比較結果ＣＯＭＰ＋として出力される。Ｐ型トランジスタ４４３およびＮ型トランジスタ４４４の接続点も、転送部４５０に接続され、この接続点の電圧が下限閾値との比較結果ＣＯＭＰ−として出力される。このような接続により、微分信号Ｖｏｕｔが上限電圧Ｖｈｉｇｈより高い場合にコンパレータ４４０は、ハイレベルの比較結果ＣＯＭＰ＋を出力し、微分信号Ｖｏｕｔが下限電圧Ｖｌｏｗより低い場合にローレベルの比較結果ＣＯＭＰ−を出力する。比較結果ＣＯＭＰは、これらの比較結果ＣＯＭＰ＋およびＣＯＭＰ−からなる信号である。
なお、コンパレータ４４０は、上限閾値および下限閾値の両方を、微分信号Ｖｏｕｔと比較しているが、一方のみを微分信号Ｖｏｕｔと比較してもよい。この場合には、不要なトランジスタを削減することができる。例えば、上限閾値とのみ比較する際には、Ｐ型トランジスタ４４１およびＮ型トランジスタ４４２のみが配置される。また、微分回路４３０に容量４３４を配置しているが、この容量４３４を削減することもできる。
［カラム信号処理部の構成例］
図６は、本技術の第１の実施の形態におけるカラム信号処理部２５０の一構成例を示すブロック図である。このカラム信号処理部２５０は、複数のＡＤ変換器２５１と、複数のメモリ２５２と、出力部２５３と、デジタル演算部２５４と、インターフェース部２５５とを備える。ＡＤ変換器２５１およびメモリ２５２は、列ごとに配置される。列数をＹ（Ｙは、整数）とすると、ＡＤ変換器２５１およびメモリ２５２は、Ｙ個ずつ配置される。
ＡＤ変換器２５１は、対応する列のアナログの画素信号Ｖｉｎに対してＡＤ変換処理およびＣＤＳ処理を行うものである。このＡＤ変換器２５１は、処理後のデジタル信号Ｄｏｕｔを、対応するメモリ２５２に保持させる。なお、ＡＤ変換器２５１はＡＤ変換処理のみを行い、後段の回路がＣＤＳ処理を行う構成であってもよい。
メモリ２５２は、デジタル信号Ｄｏｕｔを保持するものである。出力部２５３は、メモリ２５２に保持されたデジタル信号Ｄｏｕｔを順に読み出してデジタル演算部２５４に出力するものである。
デジタル演算部２５４は、デジタル信号Ｄｏｕｔに対して、暗電流補正処理やデモザイク処理などの所定の信号処理を行うものである。このデジタル演算部２５４は、処理後の画素信号からなる画像データをインターフェース部２５５に供給する。
インターフェース部２５５は、デジタル演算部２５４からの画像データを記録部１２０に出力するものである。
［固体撮像素子の動作例］
図７は、本技術の第１の実施の形態における検出モードの固体撮像素子２００の動作の一例を示すタイミングチャートである。例えば、タイミングＴ０において検出モードが設定されると、駆動回路２１１は、制御信号ＲＳＴ_ＤＶＭと転送信号ＴＲＧとをハイレベルにする。一方、検出モードにおいて、選択信号ＳＥＬは、例えば、ローレベルに制御される。
ハイレベルの制御信号ＲＳＴ_ＤＶＭおよび転送信号ＴＲＧにより、接続トランジスタ３１３および転送トランジスタ３１２が両方とも閉状態に移行する。これにより、アドレスイベント検出部４００と浮遊拡散層３１４とが接続され、接続トランジスタ３１３および転送トランジスタ３１２を介して光電流が流れる。そして、アドレスイベント検出部４００は、その光電流の変化量を閾値と比較してアドレスイベントの有無を検出する。
図８は、本技術の第１の実施の形態における撮像モードの固体撮像素子２００の動作の一例を示すタイミングチャートである。
制御部１３０は、垂直同期信号ＶＳＹＮＣを供給する。垂直同期信号ＶＳＹＮＣは、例えば、タイミングＴ１において立上り、次にタイミングＴ７において立ち上がる。
駆動回路２１１は、行を順に選択して露光させるローリングシャッター制御を行う。例えば、タイミングＴ２に１行目の露光を開始させ、タイミングＴ３で２行目の露光を開始させる。
また、駆動回路２１１は、露光終了時に画素信号のＡＤ変換（言い換えれば、読出し）をカラム信号処理部２５０に行わせる。例えば、駆動回路２１１は、１行目の露光終了時のタイミングＴ４乃至Ｔ５において１行目の読出しを行わせ、２行目の露光終了時のタイミングＴ５乃至Ｔ６において２行目の読出しを行わせる。
タイミングＴ４乃至Ｔ５などの読出しの期間において、駆動回路２１１は、所定のタイミングＴ１１からＴ１２までのリセット期間に亘ってハイレベルの制御信号ＲＳＴ_ＤＶＭを供給して浮遊拡散層３１４を初期化する。これにより、初期化時の浮遊拡散層３１４の電位Ｖｆｄを増幅したリセットレベルが生成される。そして、駆動回路２１１は、タイミングＴ１３からＴ１４までの変換期間において、選択信号ＳＥＬをハイレベルにする。この期間において、カラム信号処理部２５０は、そのリセットレベルをＡＤ変換する。
続いて駆動回路２１１は、タイミングＴ１５からタイミングＴ１６までの転送期間に亘ってハイレベルの転送信号ＴＲＧを供給して電荷を浮遊拡散層３１４へ転送させる。これにより、露光量に応じた浮遊拡散層３１４の電位Ｖｆｄを増幅した信号レベルが生成される。そして、駆動回路２１１は、タイミングＴ１７からＴ１８までの変換期間において、選択信号ＳＥＬをハイレベルにする。この期間において、カラム信号処理部２５０は、信号レベルをＡＤ変換し、ＣＤＳ処理を行う。
なお、カラム信号処理部２５０がＣＤＳ処理を行っているが、ＣＤＳ処理を行わない構成とすることもできる。この場合には、図９に例示するように、タイミングＴ１４までにおいて、選択信号ＳＥＬがローレベルに設定され、リセットレベルが変換されない。
図１０は、本技術の第１の実施の形態における撮像処理の一例を示すフローチャートである。この撮像処理は、例えば、画像データを撮像するための所定のアプリケーションが実行されたときに開始される。
固体撮像素子２００内の駆動回路２１１は、垂直同期信号ＶＳＹＮＣの立下りのタイミングであるか否かを判断する（ステップＳ９０１）。ＶＳＹＮＣの立下りのタイミングである場合に（ステップＳ９０１：Ｙｅｓ）、駆動回路２１１は、いずれかの行を選択する（ステップＳ９０２）。駆動回路２１１は、制御信号ＲＳＴ_ＤＶＭにより、選択した行の浮遊拡散層３１４（ＦＤ：Floating Diffusion）を初期化する（ステップＳ９０３）。カラム信号処理部２５０は、リセットレベルをＡＤ変換する（ステップＳ９０４）。
そして、駆動回路２１１は、選択した行に転送信号ＴＲＧを供給して浮遊拡散層３１４（ＦＤ）へ電荷を転送させる（ステップＳ９０５）。カラム信号処理部２５０は、信号レベルをＡＤ変換する（ステップＳ９０６）。
駆動回路２１１は、全行のＡＤ変換（すなわち、読出し）が完了したか否かを判断する（ステップＳ９０７）。全行の読出しが完了していない場合に（ステップＳ９０７：Ｎｏ）、駆動回路２１１は、ステップＳ９０２以降を繰り返す。
一方、全行の読出しが完了した場合に（ステップＳ９０７：Ｙｅｓ）、固体撮像素子２００は、ステップＳ９０１以降を繰り返し実行する。
図１１は、本技術の第１の実施の形態における検出処理の一例を示すフローチャートである。この動作は、例えば、アドレスイベントを検出するための所定のアプリケーションが実行された際に開始される。
駆動回路２１１は、全画素にハイレベルの転送信号ＴＲＧおよび制御信号ＲＳＴ_ＤＶＭを供給して、浮遊拡散層３１４とアドレスイベント検出部４００とを接続させる（ステップＳ９１１）。そして、駆動回路２１１は、微分回路４３０を初期化する（ステップＳ９１２）。
電流電圧変換部４１０は、光電流を画素電圧Ｖｐに変換する（ステップＳ９１３）。微分回路４３０は、画素電圧Ｖｐの変化量に応じた微分信号Ｖｏｕｔを出力する（ステップＳ９１４）。
コンパレータ４４０は、微分信号Ｖｏｕｔ（変化量）が、上限閾値を超えるか否かを判断する（ステップＳ９１５）。変化量が上限閾値を超える場合に（ステップＳ９１５：Ｙｅｓ）、アドレスイベント検出部４００はオンイベントを検出する（ステップＳ９１６）。
変化量が上限閾値以下の場合に（ステップＳ９１５：Ｎｏ）、コンパレータ４４０は、変化量が、下限閾値を下回るか否かを判断する（ステップＳ９１８）。変化量が下限閾値を下回る場合に（ステップＳ９１８：Ｙｅｓ）、アドレスイベント検出部４００はオフイベントを検出する（ステップＳ９１９）。
変化量が下限閾値以上の場合に（ステップＳ９１８：Ｎｏ）、アドレスイベント検出部４００はステップＳ９１３以降を繰り返す。また、ステップＳ９１６およびＳ９１７の後に転送部４５０は、検出結果を転送する（ステップＳ９２０）。ステップＳ９２０の後に、固体撮像素子２００は、ステップＳ９１２以降を繰り返し実行する。２回目の以降の微分回路４３０の初期化は、転送部４５０により実行される。
このように、本技術の第１の実施の形態によれば、アドレスイベント検出部４００と画素回路３１０内の浮遊拡散層３１４とを接続トランジスタ３１３が接続するため、アドレスイベントの有無の検出と、アナログの画素信号の出力とを行うことができる。これにより、アドレスイベントの有無の検出に加えて画像データの撮像を行うことができる。
＜２．第２の実施の形態＞
上述の第１の実施の形態では、アドレスイベント検出部４００を画素毎に配置していたが、画素数が多くなるほど、画素アレイ部２１４の回路規模が増大してしまう。この第２の実施の形態の固体撮像素子２００は、複数の画素が１つのアドレスイベント検出部４００を共有する点において第１の実施の形態と異なる。
図１２は、本技術の第２の実施の形態における画素アレイ部２１４の一構成例を示す平面図である。この第２の実施の形態の画素アレイ部２１４には、複数の検出回路共有ブロック３０１が二次元格子状に配列される。それぞれの検出回路共有ブロック３０１には、１つのアドレスイベント検出部４００を共有する複数の画素３００が配列される。
図１３は、本技術の第２の実施の形態における検出回路共有ブロック３０１の一構成例を示すブロック図である。この検出回路共有ブロック３０１には、１つのアドレスイベント検出部４００と、複数の画素回路３１０とが設けられる。画素回路３１０の個数は、検出回路共有ブロック３０１内の画素数と同じである。
画素回路３１０のそれぞれの接続トランジスタ３１３のドレインは、アドレスイベント検出部４００に共通に接続される。また、同図において１組の画素回路３１０およびアドレスイベント検出部４００が、１つの画素３００を構成する。
上述の接続構成により、検出回路共有ブロック３０１内の複数の画素３００は、１つのアドレスイベント検出部４００を共有する。
駆動回路２１１は、検出モードにおいて検出回路共有ブロック３０１内の複数の画素３００のいずれかを選択し、その画素３００に制御信号ＲＳＴ_ＤＶＭを供給する。選択する画素３００は、例えば、一定時間ごとに切り替えられる。
このように、本技術の第２の実施の形態によれば、複数の画素が１つのアドレスイベント検出部４００を共有するため、画素毎にアドレスイベント検出部４００を設ける場合と比較して、画素アレイ部２１４の回路規模を削減することができる。
＜３．第３の実施の形態＞
上述の第１の実施の形態では、接続トランジスタ３１３や浮遊拡散層３１４を画素毎に配置していたが、画素数が多くなるほど、画素アレイ部２１４の回路規模が増大してしまう。この第２の実施の形態の固体撮像素子２００は、複数の画素が１つの浮遊拡散層３１４を共有する点において第１の実施の形態と異なる。
図１４は、本技術の第３の実施の形態における画素アレイ部２１４の一構成例を示す平面図である。この第３の実施の形態の画素アレイ部２１４には、複数のＦＤ共有ブロック３０２が二次元格子状に配列される。それぞれのＦＤ共有ブロック３０２には、１つの浮遊拡散層３１４を共有する複数の画素３００が配列される。
図１５は、本技術の第３の実施の形態におけるＦＤ共有ブロック３０２の一構成例を示すブロック図である。このＦＤ共有ブロック３０２内には、アドレスイベント検出部４００および画素回路３１０が配置される。画素回路３１０内には、複数の光電変換素子３１１と、複数の転送トランジスタ３１２と、接続トランジスタ３１３、浮遊拡散層３１４、増幅トランジスタ３１５および選択トランジスタ３１６とが配置される。
光電変換素子３１１および転送トランジスタ３１２のそれぞれの個数は、ＦＤ共有ブロック３０２内の画素数と同じである。また、接続トランジスタ３１３、浮遊拡散層３１４、増幅トランジスタ３１５および選択トランジスタ３１６の接続構成は、第１の実施の形態と同様である。
ｎ（ｎは、整数）個目の転送トランジスタ３１２は、転送信号ＴＲＧｎに従って、ｎ個目の光電変換素子３１１から浮遊拡散層３１４へ電荷を転送する。また、同図において１組の光電変換素子３１１および転送トランジスタ３１２と、その後段の回路とが、１つの画素３００を構成する。
上述の接続構成により、浮遊拡散層３１４と、その後段の回路（アドレスイベント検出部４００など）とが複数の画素３００により共有される。
駆動回路２１１は、撮像モードおよび検出モードのそれぞれにおいてＦＤ共有ブロック３０２内の複数の画素３００のいずれかを選択し、その画素３００に制御信号ＲＳＴ_ＤＶＭを供給する。選択する画素３００は、例えば、一定時間ごとに切り替えられる。
なお、第３の実施の形態の固体撮像素子２００に、第２の実施の形態を適用することもできる。この場合には、図１２に例示した画素回路３１０のそれぞれを、図１４に例示した回路に置き換えればよい。
このように、本技術の第３の実施の形態によれば、複数の画素が浮遊拡散層３１４と、その後段の回路とを共有するため、画素毎に浮遊拡散層３１４等を設ける場合と比較して、画素アレイ部２１４の回路規模を削減することができる。
＜４．第４の実施の形態＞
上述の第１の実施の形態では、接続トランジスタ３１３を閉状態にして浮遊拡散層３１４を初期化していたが、この構成では、その初期化時に浮遊拡散層３１４に接続する電源電圧がアドレスイベント検出部４００と同一となる。したがって、アドレスイベント検出部４００の電源電圧と異なる値に、初期化に用いる電源電圧を調整することができず、リセットレベルの調整が困難になるおそれがある。この第４の実施の形態の固体撮像素子２００は、浮遊拡散層３１４を初期化するリセットトランジスタを、接続トランジスタ３１３と別途に追加した点において第１の実施の形態と異なる。
図１６は、本技術の第４の実施の形態における画素３００の一構成例を示すブロック図である。この第４の実施の形態の画素３００は、画素回路３１０内にリセットトランジスタ３１７がさらに設けられる点において第１の実施の形態と異なる。リセットトランジスタ３１７として、例えば、Ｎ型のＭＯＳトランジスタが用いられる。
リセットトランジスタ３１７は、駆動回路２１１からのリセット信号ＲＳＴに従って、浮遊拡散層３１４を電源電圧ＶＤＤ２に接続し、その浮遊拡散層３１４を初期化するものである。また、アドレスイベント検出部４００の電源電圧をＶＤＤ１とする。駆動回路２１１は、接続トランジスタ３１３に制御信号ＤＶＭを供給する。
初期化に用いる電源電圧ＶＤＤ２は、アドレスイベント検出部４００の電源電圧ＶＤＤ１と同じであってもよいし、異なる値であってもよい。リセットトランジスタ３１７の追加により、初期化に用いる電源電圧ＶＤＤ２をアドレスイベント検出部４００の電源電圧ＶＤＤ１と異なる値に調整することができる。これにより、リセットレベルの調整が容易となる。
図１７は、本技術の第４の実施の形態における検出モードの固体撮像素子２００の動作の一例を示すタイミングチャートである。例えば、タイミングＴ０において検出モードが設定されると、駆動回路２１１は、制御信号ＤＶＭと転送信号ＴＲＧとをハイレベルにする。一方、検出モードにおいて、リセット信号ＲＳＴおよび選択信号ＳＥＬは、例えば、ローレベルに制御される。
図１８は、本技術の第４の実施の形態における撮像モードの固体撮像素子２００の動作の一例を示すタイミングチャートである。例えば、タイミングＴ０において撮像モードが設定されると、駆動回路２１１は、制御信号ＤＶＭをローレベルにする。
駆動回路２１１は、タイミングＴ１１からＴ１２までのリセット期間に亘ってハイレベルのリセット信号ＲＳＴを供給して浮遊拡散層３１４を初期化する。これ以降の制御は、第１の実施の形態と同様である。
なお、第４の実施の形態の固体撮像素子２００に、第２や第３の実施の形態を適用することができる。
このように、本技術の第４の実施の形態によれば、浮遊拡散層３１４を初期化するリセットトランジスタ３１７を追加したため、初期化に用いる電源電圧をアドレスイベント検出部４００の電源電圧と異なる値に調整することができる。これにより、リセットレベルの調整が容易となる。
＜５．第５の実施の形態＞
上述の第１の実施の形態では、一定の電荷電圧変換効率により画素３００が画素信号を生成していたが、低照度の際のノイズを低減する観点から、その変換効率を切り替えて画素信号を生成することが望ましい。この第５の実施の形態の固体撮像素子２００は、電荷電圧変換効率を制御する変換効率制御トランジスタを追加した点において第１の実施の形態と異なる。
図１９は、本技術の第５の実施の形態における画素３００の一構成例を示すブロック図である。この第５の実施の形態の画素３００は、画素回路３１０内に変換効率制御トランジスタ３１８がさらに設けられる点において第１の実施の形態と異なる。変換効率制御トランジスタ３１８として、例えば、Ｎ型のＭＯＳトランジスタが用いられる。また、変換効率制御トランジスタ３１８は、接続トランジスタ３１３と浮遊拡散層３１４との間に挿入される。
変換効率制御トランジスタ３１８は、駆動回路２１１からの制御信号ＦＤＧに従って、電荷電圧変換効率を制御するものである。
また、第５の実施の形態において、撮像モードは、異なる２つの電荷電圧変換効率のうち高い方を設定した高効率撮像モードと、低い方を設定した低効率撮像モードとを含む。画像データの撮像の際には、例えば、高効率撮像モードおよび低効率撮像モードの一方による画素信号の生成と、他方による画素信号の生成とが順に行われる。
図２０は、本技術の第５の実施の形態における検出モードの固体撮像素子２００の動作の一例を示すタイミングチャートである。例えば、タイミングＴ０において検出モードが設定されると、駆動回路２１１は、制御信号ＲＳＴ_ＤＶＭと制御信号ＦＤＧと転送信号ＴＲＧとをハイレベルにする。一方、検出モードにおいて、選択信号ＳＥＬは、例えば、ローレベルに制御される。
図２１は、本技術の第５の実施の形態における高効率撮像モードの固体撮像素子２００の動作の一例を示すタイミングチャートである。
タイミングＴ４乃至Ｔ５などの読出しの期間において、駆動回路２１１は、タイミングＴ１１からタイミングＴ１２までのリセット期間に亘ってハイレベルのリセット信号ＲＳＴとハイレベルの制御信号ＦＤＧとを供給して浮遊拡散層３１４を初期化する。これにより、リセットレベルが生成される。そして、駆動回路２１１は、タイミングＴ１３からＴ１４までの変換期間において、選択信号ＳＥＬをハイレベルにし、カラム信号処理部２５０は、リセットレベルをＡＤ変換する。
続いて駆動回路２１１は、タイミングＴ１５からタイミングＴ１６までの転送期間に亘って制御信号ＦＤＧをローレベルにしつつ、ハイレベルの転送信号ＴＲＧを供給して電荷を浮遊拡散層３１４へ転送させる。これにより、高い方の変換効率で信号レベルが生成される。そして、駆動回路２１１は、タイミングＴ１７からＴ１８までの変換期間において、選択信号ＳＥＬをハイレベルにし、カラム信号処理部２５０は、信号レベルをＡＤ変換する。
図２２は、本技術の第５の実施の形態における低効率撮像モードの固体撮像素子２００の動作の一例を示すタイミングチャートである。
タイミングＴ１１からタイミングＴ１２までのリセット期間に亘ってハイレベルのリセット信号ＲＳＴとハイレベルの制御信号ＦＤＧとを供給して浮遊拡散層３１４を初期化する。これにより、リセットレベルが生成される。また、タイミングＴ１２以降も駆動信号ＦＤＧはハイレベルに維持される。そして、駆動回路２１１は、タイミングＴ１３からＴ１４までの変換期間において、選択信号ＳＥＬをハイレベルにし、カラム信号処理部２５０は、リセットレベルをＡＤ変換する。
続いて駆動回路２１１は、タイミングＴ１５からタイミングＴ１６までの転送期間に亘って制御信号ＦＤＧをハイレベルにしつつ、ハイレベルの転送信号ＴＲＧを供給して電荷を浮遊拡散層３１４へ転送させる。これにより、低い方の変換効率で信号レベルが生成される。そして、駆動回路２１１は、タイミングＴ１７からＴ１８までの変換期間において、選択信号ＳＥＬをハイレベルにし、カラム信号処理部２５０は、信号レベルをＡＤ変換する。
撮像モードにおいてカラム信号処理部２５０は、ＡＤ変換処理およびＣＤＳ処理によりデジタル信号Ｄｏｕｔを生成する。そして、カラム信号処理部２５０は、画素毎に、高い変換効率によるデジタル信号Ｄｏｕｔがフルスケール未満の場合に、その信号を必要に応じて補正し、その画素の信号として出力する。一方、高い変換効率によるデジタル信号Ｄｏｕｔがフルスケールの場合に、カラム信号処理部２５０は、低い変換効率によるデジタル信号Ｄｏｕｔを必要に応じて補正し、その画素の信号として出力する。これにより、ダイナミックレンジを拡大し、低照度の信号のノイズを低減することができる。
なお、カラム信号処理部２５０がＣＤＳ処理を行っているが、ＣＤＳ処理を行わない構成とすることもできる。この場合には、図２３および図２４に例示するように、タイミングＴ１４までにおいて、選択信号ＳＥＬがローレベルに設定され、リセットレベルが変換されない。
なお、第５の実施の形態の固体撮像素子２００に、第２や第３の実施の形態を適用することができる。
このように、本技術の第５の実施の形態によれば、電荷電圧変換効率を制御する変換効率制御トランジスタ３１８を追加したため、変換効率を切り替えて画素信号を生成し、低照度の際のノイズを低減することができる。
＜６．第６の実施の形態＞
上述の第５の実施の形態では、接続トランジスタ３１３および変換効率制御トランジスタ３１８を閉状態にして浮遊拡散層３１４を初期化していた。しかし、この構成では、その初期化時に浮遊拡散層３１４に接続する電源電圧は、アドレスイベント検出部４００と同一となる。したがって、アドレスイベント検出部４００の電源電圧と異なる値に、初期化に用いる電源電圧を調整することができず、リセットレベルの調整が困難になるおそれがある。この第６の実施の形態の固体撮像素子２００は、第４の実施の形態をさらに適用した点において、第５の実施の形態と異なる。
図２５は、本技術の第６の実施の形態における画素３００の一構成例を示すブロック図である。この第６の実施の形態の画素３００は、画素回路３１０内にリセットトランジスタ３１７がさらに設けられる点において第５の実施の形態と異なる。
リセットトランジスタ３１７は、駆動回路２１１からのリセット信号ＲＳＴに従って浮遊拡散層３１４を初期化するものである。リセットトランジスタ３１７は、電源電圧ＶＳＤＤ２の端子と、接続トランジスタ３１３および変換効率制御トランジスタ３１８の接続点との間に挿入される。また、アドレスイベント検出部４００の電源電圧をＶＤＤ１とする。駆動回路２１１は、接続トランジスタ３１３に制御信号ＤＶＭを供給する。
初期化に用いる電源電圧ＶＤＤ２は、アドレスイベント検出部４００の電源電圧ＶＤＤ１と同じであってもよいし、異なる値であってもよい。リセットトランジスタ３１７の追加により、初期化に用いる電源電圧ＶＤＤ２をアドレスイベント検出部４００の電源電圧ＶＤＤ１と異なる値に調整することができる。
図２６は、本技術の第６の実施の形態における検出モードの固体撮像素子２００の動作の一例を示すタイミングチャートである。例えば、タイミングＴ０において検出モードが設定されると、駆動回路２１１は、制御信号ＤＶＭと制御信号ＦＤＧと転送信号ＴＲＧとをハイレベルにする。一方、検出モードにおいて、リセット信号ＲＳＴおよび選択信号ＳＥＬは、例えば、ローレベルに制御される。
図２７は、本技術の第６の実施の形態における高効率撮像モードの固体撮像素子２００の動作の一例を示すタイミングチャートである。例えば、タイミングＴ０において撮像モードが設定されると、駆動回路２１１は、制御信号ＤＶＭをローレベルにする。
駆動回路２１１は、所定のタイミングＴ１１からタイミングＴ１２までのリセット期間に亘ってハイレベルのリセット信号ＲＳＴとハイレベルの制御信号ＦＤＧとを供給して浮遊拡散層３１４を初期化する。これ以降の制御は、第５の実施の形態と同様である。
図２８は、本技術の第６の実施の形態における低効率撮像モードの固体撮像素子２００の動作の一例を示すタイミングチャートである。制御信号ＤＶＭはローレベルに設定される。
このように、本技術の第６の実施の形態によれば、浮遊拡散層３１４を初期化するリセットトランジスタ３１７を追加したため、初期化に用いる電源電圧をアドレスイベント検出部４００の電源電圧と異なる値に調整することができる。これにより、リセットレベルの調整が容易となる。
＜７．第７の実施の形態＞
上述の第１の実施の形態では、浮遊拡散層３１４の電圧を増幅トランジスタ３１５により一定のゲインで増幅していたが、増幅トランジスタ３１５のみではゲインが不足することがある。この第７の実施の形態の固体撮像素子２００は、一対の画素のそれぞれの画素信号の差分を増幅して読み出す点において第１の実施の形態と異なる。
図２９は、本技術の第７の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この第７の実施の形態の固体撮像素子２００は、カラム読出し回路２６０をさらに備える点において第１の実施の形態と異なる。
カラム読出し回路２６０は、隣接する一対の画素のそれぞれの画素信号の差分を増幅して読み出すものである。このカラム読出し回路２６０は、増幅した信号をカラム信号処理部２５０に供給する。なお、カラム読出し回路２６０は、特許請求の範囲に記載の読出し回路の一例である。
図３０は、本技術の第７の実施の形態におけるカラム読出し回路２６０の一構成例を示すブロック図である。カラム読出し回路２６０には、複数の単位読出し回路２７０が水平方向に沿って配列される。単位読出し回路２７０は、２列ごとに配置される。画素アレイ部２１４の列数をＹとすると、単位読出し回路２７０の個数は、Ｙ／２である。
単位読出し回路２７０は、対応する２列のそれぞれの画素信号の差分を増幅し、カラム信号処理部２５０へ供給するものである。
また、第７の実施の形態のカラム信号処理部２５０には、列ごとにでなく、単位読出し回路２７０ごとに、ＡＤ変換器２５１が配置される。
図３１は、本技術の第７の実施の形態における単位読出し回路２７０の一構成例を示す回路図である。単位読出し回路２７０は、Ｐ型トランジスタ２７１および２７２と、スイッチ２７３乃至２７６と、電流源２７７とを備える。Ｐ型トランジスタ２７１および２７２として、例えば、ＭＯＳトランジスタが用いられる。
また、画素アレイ部２１４には、列ごとに垂直信号線ＶＳＬに加えて、垂直電流線ＶＰＸが列方向に沿って配線される。２ｋ（ｋは、整数）列目の垂直信号線ＶＳＬおよび垂直電流線ＶＰＸを、垂直信号線ＶＳＬ２ｋおよび垂直電流線ＶＰＸ２ｋとする。また、２ｋ＋１列目の垂直信号線ＶＳＬおよび垂直電流線ＶＰＸを、垂直信号線ＶＳＬ２ｋ＋１および垂直電流線ＶＰＸ２ｋ＋１とする。
２ｋ列目の増幅トランジスタ３１５のドレインは、垂直電流線ＶＰＸ２ｋに接続され、２ｋ＋１列目の増幅トランジスタ３１５のドレインは、垂直電流線ＶＰＸ２ｋ＋１に接続される。
Ｐ型トランジスタ２７１および２７２は、電源電圧ＶＤＤの端子に並列に接続される。また、これらのトランジスタのゲートは互いに接続される。
スイッチ２７３は、駆動回路２１１からの制御信号ＳＷ３に従ってＰ型トランジスタ２７１のゲートとドレインとの間の経路を開閉するものである。スイッチ２７４は、駆動回路２１１からの制御信号ＳＷ４に従ってＰ型トランジスタ２７２のゲートとドレインとの間の経路を開閉するものである。
スイッチ２７５は、駆動回路２１１からの制御信号ＳＷ２に従って、Ｐ型トランジスタ２７１のドレインと、カラム信号処理部２５０との間の経路を開閉するものである。スイッチ２７６は、駆動回路２１１からの制御信号ＳＷ１に従って、Ｐ型トランジスタ２７２のドレインと、カラム信号処理部２５０との間の経路を開閉するものである。
電流源２７７は、所定の定電流を供給するものである。この電流源２７７は、垂直電流線ＶＰＸ２ｋおよびＶＰＸ２ｋ＋１に共通に接続される。
駆動回路２１１は、選択した行内の２ｋ列および２ｋ＋１列の一方を参照画素、他方を信号画素とする。駆動回路２１１は、例えば、最初に２ｋ列目の画素を信号画素とし、２ｋ＋１列目の画素を参照画素とする。次いで駆動回路２１１は、２ｋ列目の画素を参照画素とし、２ｋ＋１列目の画素を信号画素とする。また、２ｋ列には、転送信号ＴＲＧ１が供給され、２ｋ＋１列には転送信号ＴＲＧ２が供給されるものとする。
２ｋ列目を信号画素とする場合、駆動回路２１１は、制御信号によりスイッチ２７４および２７５を閉状態にし、スイッチ２７３および２７６を開状態にする。これにより、単位読出し回路２７０と、信号画素および参照画素とは、差動増幅回路を構成する。一方、２ｋ＋１列目を信号画素とする場合、駆動回路２１１は、制御信号によりスイッチ２７４および２７５を開状態にし、スイッチ２７３および２７６を閉状態にする。
単位読出し回路２７０は、参照画素および信号画素のそれぞれの画素信号の差分を増幅し、増幅した信号を信号画素の画素信号としてカラム信号処理部２５０に供給する。
図３２は、本技術の第７の実施の形態における検出モードの固体撮像素子の動作の一例を示すタイミングチャートである。この第７の実施の形態の制御は、２ｋ列と２ｋ＋１列との転送タイミングが異なる点以外は、図１８に例示した第４の実施の形態の制御と同様である。
２ｋ列を先に読み出す場合、駆動回路２１１は、タイミングＴ１５乃至１６の転送期間において、その２ｋ列にハイレベルの転送信号ＴＲＧ１を供給する。一方、この転送期間において、２ｋ＋１列目への転送信号ＴＲＧ２はローレベルのままである。２ｋ列目の浮遊拡散層３１４の電位Ｖｆｄ１は、転送によりリセットレベルから信号レベルとなる一方で、２ｋ列目の浮遊拡散層３１４の電位Ｖｆｄ２は、リセットレベルのままである。そして、２ｋ列の読出しの次に転送信号ＴＲＧ２により２ｋ＋１列が読み出される。
なお、第７の実施の形態の固体撮像素子２００に、第２から第６までの実施の形態のそれぞれを適用することができる。
このように、本技術の第７の実施の形態によれば、カラム読出し回路２６０は、一対の画素のそれぞれの画素信号の差分を増幅するため、増幅トランジスタ３１５のみにより増幅する場合と比較して、ゲインを大きくすることができる。
＜８．第８の実施の形態＞
上述の第７の実施の形態では、カラム読出し回路２６０は、一対の画素のそれぞれの画素信号の差分を増幅していたが、信号とともにノイズも増幅されてしまう。この第８の実施の形態の固体撮像素子２００は、単位読出し回路２７０を横繋ぎにして、ノイズを抑制する点において第７の実施の形態と異なる。
図３３は、本技術の第８の実施の形態における単位読出し回路２７０の一構成例を示す回路図である。この第８の実施の形態の単位読出し回路２７０は、スイッチ２７８および２７９をさらに備える点において第７の実施の形態と異なる。
スイッチ２７９は、カレントミラー回路を構成するＰ型トランジスタ２７１および２７２のゲートと、隣接する単位読出し回路２７０との間の経路を、駆動回路２１１からの制御信号ＳＷ６に従って開閉するものである。なお、スイッチ２７９は、特許請求の範囲に記載の第１のスイッチの一例である。
スイッチ２７８は、駆動回路２１１からの制御信号ＳＷ５に従って電流源２７７と、隣接する単位読出し回路２７０との間の経路を開閉するものである。なお、スイッチ２７８は、特許請求の範囲に記載の第２のスイッチの一例である。
駆動回路２１１は、撮像モードにおいてスイッチ２７８および２７９を閉状態にすることにより、水平方向に配列された複数の電流源２７７と、複数のカレントミラー回路とを横繋ぎに接続することができる。これにより、横繋ぎするノード数に応じて、それらのノードで発生するノイズを抑制することができる。
このように、本技術の第８の実施の形態によれば、複数の電流源２７７と、複数のカレントミラー回路とを横繋ぎに接続するため、一対の画素信号のそれぞれの差分を増幅しつつ、ノイズを抑制することができる。
＜９．第９の実施の形態＞
上述の第１の実施の形態では、列ごとにＡＤ変換器２５１を配置して、行単位でＡＤ変換を行っていたが、行数が多くなるほど、ＡＤ変換に要する時間が長くなってしまう。この第９の実施の形態の固体撮像素子２００は、画素毎にＡＤ変換器を配置して、ＡＤ変換に要する時間を短くした点において第１の実施の形態と異なる。
図３４は、本技術の第９の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この第９の実施の形態の固体撮像素子２００は、時刻コード生成部２１５をさらに備える点において第１の実施の形態と異なる。
時刻コード生成部２１５は、参照信号がスロープ状に変換する期間内の時刻を表す時刻コードを生成するものである。
図３５は、本技術の第９の実施の形態における画素アレイ部２１４の一構成例を示す平面図である。この第９の実施の形態の画素アレイ部２１４は、複数の時刻コード転送部３０３をさらに備える。
時刻コード転送部３０３は、列方向に沿って、時刻コードを転送するものである。この時刻コード転送部３０３は、時刻コードを両側の画素３００に転送する。時刻コード転送部３０３の両側にＭ（Ｍは、整数）列が配置される場合、Ｍ列ごとに時刻コード転送部３０３が配置される。
画素３００は、参照信号と画素信号との比較結果が反転するタイミングで時刻コードを保持する。そして、画素３００は、保持した時刻コードを、ＡＤ変換後のデジタル信号として時刻コード転送部３０３に出力する。時刻コード転送部３０３は、デジタル信号をカラム信号処理部２５０に転送する。
また、第９の実施の形態のカラム信号処理部２５０には、ＡＤ変換器２５１は配置されず、カラム信号処理部２５０は、ＣＤＳ処理などを行う。
図３６は、本技術の第９の実施の形態における画素３００の一構成例を示すブロック図である。この第９の実施の形態の画素３００は、ＡＤ変換器３２０をさらに備える点において第１の実施の形態と異なる。
また、第９の実施の形態の画素回路３１０には、増幅トランジスタ３１５および選択トランジスタ３１６が配置されず、浮遊拡散層３１４の電圧が画素信号ＶｓｉｇとしてＡＤ変換器３２０に供給される。
ＡＤ変換器３２０は、画素回路３１０からのアナログの画素信号Ｖｓｉｇをデジタル信号に変換するものである。このＡＤ変換器３２０は、比較回路３２１およびデータ記憶部３７０を備える。比較回路３２１は、差動入力回路３４０、電圧変換回路３５０および正帰還回路３６０を備える。
差動入力回路３４０は、アナログの画素信号Ｖｓｉｇと、所定の参照信号ＲＥＦとの差分を増幅して電圧変換回路３５０に供給するものである。参照信号ＲＥＦとして、例えば、スロープ状に変化するランプ信号が用いられる。
電圧変換回路３５０は、差動入力回路３４０からの信号の電圧を変換して正帰還回路３６０に出力するものである。
正帰還回路３６０は、出力の一部を入力に加算し、出力信号ＶＣＯとしてデータ記憶部３７０に出力するものである。
データ記憶部３７０は、出力信号ＶＣＯが反転したときの時刻コードを保持するものである。このデータ記憶部３７０は、保持した時刻コードを、ＡＤ変換後のデジタル信号として時刻コード転送部３０３に出力する。
上述のように、画素毎にＡＤ変換器３２０を配置することにより、固体撮像素子２００は、全画素で同時にＡＤ変換を行うことができる。これにより、行ごとにＡＤ変換を行う場合と比較して、ＡＤ変換に要する時間を短縮することができる。
なお、画素３００は、時刻コードを保持しているが、時刻コードの代わりに、参照信号ＲＥＦの値を示す輝度コードを保持することもできる。この場合には、時刻コード生成部２１５および時刻コード転送部３０３の代わりに、輝度コード生成部および輝度コード転送部が配置される。
また、第９の実施の形態の固体撮像素子２００に、第２から第６の実施の形態を適用することもできる。
このように、本技術の第９の実施の形態によれば、画素毎にＡＤ変換器３２０を配置したため、全ての画素３００は、同時にＡＤ変換を行うことができる。これにより、行ごとにＡＤ変換を行う場合と比較して、ＡＤ変換に要する時間を短縮することができる。
＜１０．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図３７は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３７に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３７の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図３８は、撮像部１２０３１の設置位置の例を示す図である。
図３８では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図３８には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、例えば、図１の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、アドレスイベントを検出しつつ、高画質の画像データを撮像することができる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
なお、本技術は以下のような構成もとることができる。
（１）光電変換により電荷を生成する光電変換素子と、
前記電荷を蓄積して前記電荷の量に応じた電圧を生成する電荷蓄積部と、
前記光電変換素子から前記電荷蓄積部へ前記電荷を転送する転送トランジスタと、
前記電荷の量に応じた光電流の変化量が所定の閾値を超えるか否かを検出する検出部と、
前記電荷蓄積部と前記検出部とを接続して前記光電流を流す接続トランジスタと
を具備する固体撮像素子。
（２）前記光電変換素子、前記電荷蓄積部および前記接続トランジスタは、所定数の画素のそれぞれに配置され、
前記所定数の画素のそれぞれは、前記検出部を共有する
前記（１）記載の固体撮像素子。
（３）前記光電変換素子および前記転送トランジスタは、所定数の画素のそれぞれに配置され、
前記所定数の画素は、前記電荷蓄積部を共有する
前記（１）または（２）に記載の固体撮像素子。
（４）前記接続トランジスタは、前記変化量が前記閾値を超えるか否かを検出するための所定の検出モードが設定された場合には閉状態に移行して前記電荷蓄積部と前記検出部とを接続し、画像データを撮像するための所定の撮像モードが設定された場合には前記電荷が転送される前の第１のパルス期間に亘って前記電荷蓄積部と前記検出部とを接続する
前記（１）から（３）のいずれかに記載の固体撮像素子。
（５）前記電荷蓄積部を初期化するリセットトランジスタをさらに具備する
前記（１）から（４）のいずれかに記載の固体撮像素子。
（６）前記接続トランジスタは、前記変化量が前記閾値を超えるか否かを検出するための所定の検出モードが設定された場合には閉状態に移行して前記電荷蓄積部と前記検出部とを接続し、画像データを撮像するための所定の撮像モードが設定された場合には開状態に移行し、
前記リセットトランジスタは、前記撮像モードが設定された場合には所定のリセット期間に亘って前記電荷蓄積部を初期化する
前記（５）記載の固体撮像素子。
（７）前記電荷を前記電圧に変換する変換効率を制御する変換効率制御トランジスタをさらに具備する
前記（１）に記載の固体撮像素子。
（８）前記接続トランジスタは、前記変化量が前記閾値を超えるか否かを検出するための所定の検出モードが設定された場合には閉状態に移行して前記電荷蓄積部と前記検出部とを接続し、画像データを撮像するための所定の撮像モードが設定された場合には所定のリセット期間に亘って前記電荷蓄積部と前記検出部とを接続し、
前記変換効率制御トランジスタは、前記撮像モードが設定された場合には前記電荷が転送される転送期間内に前記変換効率を制御する
前記（７）記載の固体撮像素子。
（９）前記電荷蓄積部を初期化するリセットトランジスタと、
前記電荷を前記電圧に変換する変換効率を制御する変換効率制御トランジスタと
をさらに具備する前記（１）に記載の固体撮像素子。
（１０）前記接続トランジスタは、前記変化量が前記閾値を超えるか否かを検出するための所定の検出モードが設定された場合には閉状態に移行して前記電荷蓄積部と前記検出部とを接続し、画像データを撮像するための所定の撮像モードが設定された場合には開状態に移行し、
前記リセットトランジスタは、前記撮像モードが設定された場合には所定のリセット期間内に前記電荷蓄積部を初期化し、
前記変換効率制御トランジスタは、前記撮像モードが設定された場合には前記電荷が転送される転送期間内に前記変換効率を制御する
前記（９）記載の固体撮像素子。
（１１）一対の画素のそれぞれの前記電圧に応じた信号の差分を増幅して出力する読出し回路をさらに具備し、
前記光電変換素子、前記電荷蓄積部および前記接続トランジスタは、前記一対の画素のそれぞれに配置される
前記（１）から（１０）のいずれかに記載の固体撮像素子。
（１２）前記転送トランジスタは、第１および第２の転送トランジスタを含み、
前記一対の画素の一方に前記第１の転送トランジスタが配置され、前記一対の画素の他方に前記第２の転送トランジスタが配置され、
前記第１および第２の転送トランジスタの一方が前記電荷を転送し、前記一方による転送中において他方はオフ状態である
前記（１１）記載の固体撮像素子。
（１３）前記読出し回路は、所定数の単位読出し回路を備え、
前記単位読出し回路のそれぞれは、
電流源と、
カレントミラー回路と、
前記所定数の単位読出し回路のそれぞれの前記電流源を接続する第１のスイッチと、
前記所定数の単位読出し回路のそれぞれの前記カレントミラー回路を接続する第２のスイッチと
を備える前記（１１）または（１２）に記載の固体撮像素子。
（１４）前記電圧に応じたアナログ信号をデジタル信号に変換するアナログデジタル変換器をさらに具備し、
前記光電変換素子、前記電荷蓄積部、前記転送トランジスタ、前記検出部、前記接続トランジスタおよび前記アナログデジタル変換器は、複数の画素のそれぞれに配置される
前記（１）に記載の固体撮像素子。
（１５）光電変換により電荷を生成する光電変換素子と、
前記電荷を蓄積して前記電荷の量に応じた電圧を生成する電荷蓄積部と、
前記光電変換素子から前記電荷蓄積部へ前記電荷を転送する転送トランジスタと、
前記電荷の量に応じた光電流の変化量が所定の閾値を超えるか否かを検出する検出部と、
前記電荷蓄積部と前記検出部とを接続して前記光電流を流す接続トランジスタと、
前記電圧に応じたアナログ信号をアナログデジタル変換したデジタル信号を処理するデジタル信号処理部と
を具備する撮像装置。
（１６）光電変換により電荷を生成する光電変換素子から、前記電荷を蓄積して前記電荷の量に応じた電圧を生成する電荷蓄積部へ前記電荷を転送する転送手順と、
前記電荷の量に応じた光電流の変化量が所定の閾値を超えるか否かを検出する検出手順と、
前記電荷蓄積部と前記検出部とを接続して前記光電流を流す接続手順と
を具備する固体撮像素子の制御方法。
１００ 撮像装置
１１０ 撮像レンズ
１２０ 記録部
１３０ 制御部
２００ 固体撮像素子
２０１ 受光チップ
２０２ 回路チップ
２１１ 駆動回路
２１２ 検出信号処理部
２１３ アービタ
２１４ 画素アレイ部
２１５ 時刻コード生成部
２５０ カラム信号処理部
２５１、３２０ ＡＤ変換器
２５２ メモリ
２５３ 出力部
２５４ デジタル演算部
２５５ インターフェース部
２６０ カラム読出し回路
２７０ 単位読出し回路
２７１、２７２、４１４、４２１、４２２、４３２、４３３、４４１、４４３ Ｐ型トランジスタ
２７３〜２７６、２７８、２７９ スイッチ
２７７ 電流源
３００ 画素
３０１ 検出回路共有ブロック
３０２ ＦＤ共有ブロック
３０３ 時刻コード転送部
３１０ 画素回路
３１１ 光電変換素子
３１２ 転送トランジスタ
３１３ 接続トランジスタ
３１４ 浮遊拡散層
３１５ 増幅トランジスタ
３１６ 選択トランジスタ
３１７ リセットトランジスタ
３１８ 変換効率制御トランジスタ
３２１ 比較回路
３４０ 差動入力回路
３５０ 電圧変換回路
３６０ 正帰還回路
３７０ データ記憶部
４００ アドレスイベント検出部
４１０ 電流電圧変換部
４１２、４１５、４３５、４４２、４４４ Ｎ型トランジスタ
４１３、４３１、４３４ 容量
４２０ バッファ
４３０ 微分回路
４４０ コンパレータ
４５０ 転送部
１２０３１ 撮像部

Claims (16)

  1. 光電変換により電荷を生成する光電変換素子と、
    前記電荷を蓄積して前記電荷の量に応じた電圧を生成する電荷蓄積部と、
    前記光電変換素子から前記電荷蓄積部へ前記電荷を転送する転送トランジスタと、
    前記電荷の量に応じた光電流の変化量が所定の閾値を超えるか否かを検出する検出部と、
    前記電荷蓄積部と前記検出部とを接続して前記光電流を流す接続トランジスタと
    を具備する固体撮像素子。
  2. 前記光電変換素子、前記電荷蓄積部および前記接続トランジスタは、所定数の画素のそれぞれに配置され、
    前記所定数の画素のそれぞれは、前記検出部を共有する
    請求項１記載の固体撮像素子。
  3. 前記光電変換素子および前記転送トランジスタは、所定数の画素のそれぞれに配置され、
    前記所定数の画素は、前記電荷蓄積部を共有する
    請求項１記載の固体撮像素子。
  4. 前記接続トランジスタは、前記変化量が前記閾値を超えるか否かを検出するための所定の検出モードが設定された場合には閉状態に移行して前記電荷蓄積部と前記検出部とを接続し、画像データを撮像するための所定の撮像モードが設定された場合には前記電荷が転送される前の第１のパルス期間に亘って前記電荷蓄積部と前記検出部とを接続する
    請求項１記載の固体撮像素子。
  5. 前記電荷蓄積部を初期化するリセットトランジスタをさらに具備する
    請求項１記載の固体撮像素子。
  6. 前記接続トランジスタは、前記変化量が前記閾値を超えるか否かを検出するための所定の検出モードが設定された場合には閉状態に移行して前記電荷蓄積部と前記検出部とを接続し、画像データを撮像するための所定の撮像モードが設定された場合には開状態に移行し、
    前記リセットトランジスタは、前記撮像モードが設定された場合には所定のリセット期間に亘って前記電荷蓄積部を初期化する
    請求項５記載の固体撮像素子。
  7. 前記電荷を前記電圧に変換する変換効率を制御する変換効率制御トランジスタをさらに具備する
    請求項１記載の固体撮像素子。
  8. 前記接続トランジスタは、前記変化量が前記閾値を超えるか否かを検出するための所定の検出モードが設定された場合には閉状態に移行して前記電荷蓄積部と前記検出部とを接続し、画像データを撮像するための所定の撮像モードが設定された場合には所定のリセット期間に亘って前記電荷蓄積部と前記検出部とを接続し、
    前記変換効率制御トランジスタは、前記撮像モードが設定された場合には前記電荷が転送される転送期間内に前記変換効率を制御する
    請求項７記載の固体撮像素子。
  9. 前記電荷蓄積部を初期化するリセットトランジスタと、
    前記電荷を前記電圧に変換する変換効率を制御する変換効率制御トランジスタと
    をさらに具備する請求項１記載の固体撮像素子。
  10. 前記接続トランジスタは、前記変化量が前記閾値を超えるか否かを検出するための所定の検出モードが設定された場合には閉状態に移行して前記電荷蓄積部と前記検出部とを接続し、画像データを撮像するための所定の撮像モードが設定された場合には開状態に移行し、
    前記リセットトランジスタは、前記撮像モードが設定された場合には所定のリセット期間内に前記電荷蓄積部を初期化し、
    前記変換効率制御トランジスタは、前記撮像モードが設定された場合には前記電荷が転送される転送期間内に前記変換効率を制御する
    請求項９記載の固体撮像素子。
  11. 一対の画素のそれぞれの前記電圧に応じた信号の差分を増幅して出力する読出し回路をさらに具備し、
    前記光電変換素子、前記電荷蓄積部および前記接続トランジスタは、前記一対の画素のそれぞれに配置される
    請求項１記載の固体撮像素子。
  12. 前記転送トランジスタは、第１および第２の転送トランジスタを含み、
    前記一対の画素の一方に前記第１の転送トランジスタが配置され、前記一対の画素の他方に前記第２の転送トランジスタが配置され、
    前記第１および第２の転送トランジスタの一方が前記電荷を転送し、前記一方による転送中において他方はオフ状態である
    請求項１１記載の固体撮像素子。
  13. 前記読出し回路は、所定数の単位読出し回路を備え、
    前記単位読出し回路のそれぞれは、
    電流源と、
    カレントミラー回路と、
    前記所定数の単位読出し回路のそれぞれの前記電流源を接続する第１のスイッチと、
    前記所定数の単位読出し回路のそれぞれの前記カレントミラー回路を接続する第２のスイッチと
    を備える請求項１１記載の固体撮像素子。
  14. 前記電圧に応じたアナログ信号をデジタル信号に変換するアナログデジタル変換器をさらに具備し、
    前記光電変換素子、前記電荷蓄積部、前記転送トランジスタ、前記検出部、前記接続トランジスタおよび前記アナログデジタル変換器は、複数の画素のそれぞれに配置される
    請求項１記載の固体撮像素子。
  15. 光電変換により電荷を生成する光電変換素子と、
    前記電荷を蓄積して前記電荷の量に応じた電圧を生成する電荷蓄積部と、
    前記光電変換素子から前記電荷蓄積部へ前記電荷を転送する転送トランジスタと、
    前記電荷の量に応じた光電流の変化量が所定の閾値を超えるか否かを検出する検出部と、
    前記電荷蓄積部と前記検出部とを接続して前記光電流を流す接続トランジスタと、
    前記電圧に応じたアナログ信号をアナログデジタル変換したデジタル信号を処理するデジタル信号処理部と
    を具備する撮像装置。
  16. 光電変換により電荷を生成する光電変換素子から、前記電荷を蓄積して前記電荷の量に応じた電圧を生成する電荷蓄積部へ前記電荷を転送する転送手順と、
    前記電荷の量に応じた光電流の変化量が所定の閾値を超えるか否かを検出する検出手順と、
    前記電荷蓄積部と前記検出部とを接続して前記光電流を流す接続手順と
    を具備する固体撮像素子の制御方法。
JP2018223480A 2018-11-29 2018-11-29 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 Pending JP2020088724A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018223480A JP2020088724A (ja) 2018-11-29 2018-11-29 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US17/309,344 US11627268B2 (en) 2018-11-29 2019-11-11 Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
CN201980076627.6A CN113170064B (zh) 2018-11-29 2019-11-11 固态成像元件、成像装置和用于控制固态成像元件的方法
PCT/JP2019/044097 WO2020110679A1 (ja) 2018-11-29 2019-11-11 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US18/178,091 US11832013B2 (en) 2018-11-29 2023-03-03 Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
US18/488,273 US20240048871A1 (en) 2018-11-29 2023-10-17 Solid-state image sensor, imaging device, and method of controlling solid-state image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018223480A JP2020088724A (ja) 2018-11-29 2018-11-29 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Publications (1)

Publication Number Publication Date
JP2020088724A true JP2020088724A (ja) 2020-06-04

Family

ID=70853772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018223480A Pending JP2020088724A (ja) 2018-11-29 2018-11-29 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Country Status (4)

Country Link
US (3) US11627268B2 (ja)
JP (1) JP2020088724A (ja)
CN (1) CN113170064B (ja)
WO (1) WO2020110679A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021256095A1 (ja) * 2020-06-18 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
WO2022004502A1 (ja) * 2020-07-02 2022-01-06 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
WO2022009573A1 (ja) * 2020-07-09 2022-01-13 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
WO2022107641A1 (ja) * 2020-11-17 2022-05-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、電子機器、及び撮像方法
WO2022215371A1 (ja) * 2021-04-09 2022-10-13 ソニーセミコンダクタソリューションズ株式会社 情報処理装置及び情報処理方法
WO2022254813A1 (ja) * 2021-06-01 2022-12-08 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器、および光検出方法
WO2023132129A1 (ja) * 2022-01-06 2023-07-13 ソニーセミコンダクタソリューションズ株式会社 光検出装置
US11736830B2 (en) 2021-10-06 2023-08-22 Denso Corporation Solid-state imaging element

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088480A (ja) * 2018-11-19 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
KR20220096978A (ko) * 2020-12-31 2022-07-07 삼성전자주식회사 다이나믹 비전 센서 및 그 이미지 처리 장치
TWI813943B (zh) * 2021-02-04 2023-09-01 神盾股份有限公司 影像感測器晶片及其感測方法
WO2023186469A1 (en) * 2022-03-31 2023-10-05 Sony Semiconductor Solutions Corporation Solid-state imaging device with differencing circuit for frame differencing
CN117119323A (zh) * 2022-05-11 2023-11-24 深圳时识科技有限公司 像素电路及视觉传感器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT504582B1 (de) * 2006-11-23 2008-12-15 Arc Austrian Res Centers Gmbh Verfahren zur generierung eines bildes in elektronischer form, bildelement für einen bildsensor zur generierung eines bildes sowie bildsensor
JP5458540B2 (ja) * 2008-09-29 2014-04-02 セイコーエプソン株式会社 画素回路の駆動方法、発光装置および電子機器
US8625012B2 (en) * 2009-02-05 2014-01-07 The Hong Kong University Of Science And Technology Apparatus and method for improving dynamic range and linearity of CMOS image sensor
TWI583195B (zh) * 2012-07-06 2017-05-11 新力股份有限公司 A solid-state imaging device and a solid-state imaging device, and an electronic device
JP6087780B2 (ja) * 2013-10-10 2017-03-01 ソニーセミコンダクタソリューションズ株式会社 撮像素子、放射線検出装置および撮像素子の制御方法
CN106165399B (zh) * 2014-04-07 2019-08-20 三星电子株式会社 高分辨率、高帧率、低功率的图像传感器
KR101867345B1 (ko) * 2017-02-20 2018-06-18 (주)픽셀플러스 픽셀의 구동방법 및 이를 이용하는 cmos 이미지센서
WO2018198691A1 (ja) 2017-04-25 2018-11-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2018186478A (ja) * 2017-04-25 2018-11-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021256095A1 (ja) * 2020-06-18 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
WO2022004502A1 (ja) * 2020-07-02 2022-01-06 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
WO2022009573A1 (ja) * 2020-07-09 2022-01-13 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
WO2022107641A1 (ja) * 2020-11-17 2022-05-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、電子機器、及び撮像方法
WO2022215371A1 (ja) * 2021-04-09 2022-10-13 ソニーセミコンダクタソリューションズ株式会社 情報処理装置及び情報処理方法
WO2022254813A1 (ja) * 2021-06-01 2022-12-08 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器、および光検出方法
US11736830B2 (en) 2021-10-06 2023-08-22 Denso Corporation Solid-state imaging element
WO2023132129A1 (ja) * 2022-01-06 2023-07-13 ソニーセミコンダクタソリューションズ株式会社 光検出装置

Also Published As

Publication number Publication date
US20220021837A1 (en) 2022-01-20
WO2020110679A1 (ja) 2020-06-04
CN113170064B (zh) 2024-06-07
US20230209224A1 (en) 2023-06-29
US20240048871A1 (en) 2024-02-08
CN113170064A (zh) 2021-07-23
US11832013B2 (en) 2023-11-28
US11627268B2 (en) 2023-04-11

Similar Documents

Publication Publication Date Title
WO2020110679A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP7284714B2 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2020105314A1 (ja) 固体撮像素子、および、撮像装置
WO2020110537A1 (ja) 固体撮像素子、および、撮像装置
JP2018186478A (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP7181868B2 (ja) アナログデジタル変換器、固体撮像素子、および、アナログデジタル変換器の制御方法
JP7307725B2 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2020072471A (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2020105313A1 (ja) 固体撮像素子、および、撮像装置
WO2021039142A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2021170691A (ja) 撮像素子、制御方法、および電子機器
WO2020105301A1 (ja) 固体撮像素子、および、撮像装置
US11283417B2 (en) Amplification circuit, imaging device, and control method of amplification circuit
WO2020090311A1 (ja) 固体撮像素子
WO2022004125A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2024116605A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023067961A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023089958A1 (ja) 固体撮像素子
WO2020090272A1 (ja) 電子回路、固体撮像素子、および、電子回路の制御方法
CN117957854A (zh) 固态图像传感器、成像设备和固态图像传感器的控制方法