JP2020088255A - 配線基板 - Google Patents

Abstract

【課題】キャパシタが搭載される配線基板において、デバイスとキャパシタとの間での電源の供給を良好とする。【解決手段】第１絶縁層６１、第２絶縁層６２、第３絶縁層６３夫々の一方主面に、少なくともグランド層、電源層を含む導体層７が位置し、第２絶縁層に位置する導体層は信号配線をさらに含み、グランド層の一部が、信号配線の両側に沿うように位置し、第３絶縁層に位置するグランド層の一部が、信号配線および信号配線の両側に沿うように位置するグランド層と対向するように位置し、第２絶縁層の電源層と、第３絶縁層の電源層とが、ビア８を介して接続されている。第２絶縁層において、信号配線の両側に沿うように位置するグランド層間、第３絶縁層において、信号配線及び信号配線の両側に沿うように位置するグランド層と対向するように位置するグランド層間、のうち、一方に形状的に独立したグランド層が形成され、他方には電源層が位置している。【選択図】図１

Description

本開示は、配線基板に関する。

近年、配線基板において、電源層とグランド層との間に信号配線を含む信号層を配置し、信号層と同じ層に電源電位の配線領域（電源ベタ層）を配置した配線基板が提案されている（例えば、特許文献１）。

特開２００７−１１５７７２号公報

本開示の配線基板は、キャパシタが搭載される側から順に、第１絶縁層、第２絶縁層および第３絶縁層の少なくとも３層の絶縁層が積層された構造を有しており、第１絶縁層、第２絶縁層および第３絶縁層それぞれの一方の主面には、少なくともグランド層および電源層を含む導体層が位置している。キャパシタは、第１絶縁層に位置している導体層に含まれるグランド層および電源層に接続されるように配置されている。第２絶縁層に位置している導体層が複数の信号配線をさらに含み、第２絶縁層に位置している導体層に含まれるグランド層の一部が、信号配線の両側に沿うように位置している。第３絶縁層に位置している導体層に含まれるグランド層の一部が、信号配線および信号配線の両側に沿うように位置しているグランド層と対向するように位置している。第２絶縁層に位置している導体層に含まれる電源層と、第３絶縁層に位置している導体層に含まれる電源層とが、ビアを介して接続されている。下記の領域（Ａ）および領域（Ｂ）のうち、一方には形状的に独立したグランド層が形成され、他方には電源層が位置している。
領域（Ａ）：第２絶縁層において、信号配線の両側に沿うように位置しているグランド層間。
領域（Ｂ）：第３絶縁層において、信号配線および信号配線の両側に沿うように位置しているグランド層と対向するように位置しているグランド層間。

本開示の一実施形態に係る配線基板を示す断面図である。 図１に示す配線基板の領域Ｘを矢印Ａ方向から見た際の第１絶縁層に形成された導体層の一部を示す平面図である。 図１に示す配線基板の領域Ｘを矢印Ａ方向から見た際の第２絶縁層に形成された導体層の一部を示す平面図である。 図１に示す配線基板の領域Ｘを矢印Ａ方向から見た際の第３絶縁層に形成された導体層の一部を示す平面図である。 本開示の他の実施形態に係る配線基板を、図１に示す配線基板と同様、領域Ｘに相当する領域を矢印Ａ方向から見た際の第１絶縁層に形成された導体層の一部を示す平面図である。 本開示の他の実施形態に係る配線基板を、図１に示す配線基板と同様、領域Ｘに相当する領域を矢印Ａ方向から見た際の第２絶縁層に形成された導体層の一部を示す平面図である。 本開示の他の実施形態に係る配線基板を、図１に示す配線基板と同様、領域Ｘに相当する領域を矢印Ａ方向から見た際の第３絶縁層に形成された導体層の一部を示す平面図である。

特許文献１に記載の配線基板のように、導体層における電源ベタ層の割合を高めると、電力の供給量を増加させることができる。しかし、電源ベタ層の割合が高くなると、絶縁層を介して対向する導体層において、電源ベタ層が互いに対向する位置に形成される可能性が高くなる。電源ベタ層が互いに対向する位置に形成されると、電源ベタ層がグランドベタ層と対向する面積が小さくなり、電源ベタ層とグランドベタ層との間の相互インダクタンスが小さくなる。さらに、電源を安定化させるためにキャパシタ（積層セラミックコンデンサ（ＭＬＣＣ））を搭載した配線基板では、上記の相互インダクタンスが小さくなると、下記の式（１）に示すように、デバイスとキャパシタとの間で生じるループインダクタンスが大きくなる。その結果、キャパシタからデバイスへの電力の供給が阻害される。
ループインダクタンス＝（Ｐ＋Ｇ）−（相互インダクタンス×２） （１）
Ｐ：電源層で生じる自己インダクタンス
Ｇ：グランド層で生じる自己インダクタンス

本開示の配線基板は、上記の領域（Ａ）および領域（Ｂ）のうち、一方には形状的に独立したグランド層が形成され、他方には電源層が形成されている。すなわち、形状的に独立したグランド層と電源層とが対向するように形成されている。したがって、グランド層と電源層との相互インダクタンスが小さくなるのを抑制しながら、導体層における電源層の割合を高めることができる。その結果、キャパシタが搭載される配線基板であっても、デバイスとキャパシタとの間で生じるループインダクタンスも抑制され、電源の供給を良好とすることができる。

以下、本開示の一実施形態に係る配線基板を、図１〜４に基づいて説明する。図１に示す一実施形態に係る配線基板１は、ＩＣチップなどの半導体素子２およびキャパシタ３を備えている。半導体素子２は、配線基板１の略中央部にフリップチップ実装などで実装される。キャパシタ３は、半導体素子２の周囲に複数搭載されている。キャパシタ３は、半導体素子２にかかる電圧が低下した際に、電圧が低下しないように補助するために使用される。キャパシタ３は特に限定されず、例えば積層セラミックコンデンサ（ＭＬＣＣ）などが挙げられる。

一実施形態に係る配線基板１において、半導体素子２およびキャパシタ３の搭載面と反対の面には、絶縁層と導体層とが積層されたビルドアップ層が形成されている。ビルドアップ層の表面には、ハンダバンプ４が形成されており、マザーボード（図示せず）などと接続される。一実施形態に係る配線基板１は、コア層６３の上下面に導体層７と絶縁層６とを積層させた構造を有しており、配線基板１の両表面には、ソルダーレジスト５が形成されている。一実施形態に係る配線基板１には、導体層７同士を電気的に接続するためのビア８、および配線基板１の上下面を電気的に接続するためのスルーホール９が、絶縁層６に形成されている。

図２〜４は、一実施形態に係る配線基板１に形成された導体層７を示す。図２は、図１に示す配線基板の領域Ｘを矢印Ａ方向から見た際の第１絶縁層６１に形成された導体層７（第１導体層７１と記載する場合がある）の一部を示す平面図である。図３は、図１に示す配線基板の領域Ｘを矢印Ａ方向から見た際の第２絶縁層６２に形成された導体層７（第２導体層７２と記載する場合がある）の一部を示す平面図である。図４は、図１に示す配線基板の領域Ｘを矢印Ａ方向から見た際の第３絶縁層（コア層）６３に形成された導体層７（第３導体層７３と記載する場合がある）の一部を示す平面図である。

第１導体層７１、第２導体層７２および第３導体層７３は、少なくともグランド層および電源層を含む。グランド層および電源層は、導電性を有する材料で形成されていれば限定されない。導電性を有する材料としては、例えば、銅、ニッケル、金、錫、クロム、チタン、タングステン、モリブデンなどが挙げられる。グランド層および電源層の形成方法は限定されず、例えば、予め絶縁層６の表面に形成された銅などの導電材料で形成された層を、公知の方法でレジストを露光および現像して、導電材料の一部をエッチングする方法や、パターンめっきによって形成する方法などが挙げられる。第１導体層７１、第２導体層７２および第３導体層７３は、例えば５〜５０μｍ程度の厚みを有しており、それぞれ同じ厚みを有していてもよく、異なる厚みを有していてもよい。

図２に示すように、第１導体層７１は、グランド層７１１および電源層７１２を含む。グランド層７１１および電源層７１２には、破線で示すようにキャパシタ３が電気的に接続される。さらに、第１導体層７１には、半導体素子２の電極が接続される位置に、半導体素子パッド２１が形成されている。半導体素子パッド２１は、グランド用の半導体素子パッド２１１、電源用の半導体素子パッド２１２および信号用の半導体素子パッド２１３を含む。グランド用の半導体素子パッド２１１は、グランド層７１１の一部を円形に形成して得られるのではない。ソルダーレジスト５に形成された開口部から露出している部分のグランド層７１１が、半導体素子パッド２１として機能する。図２には、ソルダーレジスト５を図示していないが、半導体素子パッド２１の位置を便宜上示している。

半導体素子２は、一実施形態に係る配線基板１のほぼ中央部に搭載される。図２は、一実施形態に係る配線基板１を十字に４等分したうちの１つの部分（図１の領域Ｘ）を示しているため、半導体素子２が搭載される位置を破線で示している。

図３に示すように、第２導体層７２は、グランド層７２１、電源層７２２および信号配線７２３を含む。信号配線７２３の一方の端部は、第１導体層７１に形成された半導体素子パッド２１３と接続するため、第１絶縁層６１に形成されたビア８（図示せず）と接続されている。信号配線７２３の他方の端部は、外部接続パッド（図示せず）と接続するため、第２絶縁層６２に形成されたビア８（図示せず）と接続されている。

図３に示すように、第２導体層７２に含まれるグランド層７２１の一部は、電源層７２２からのノイズが信号配線７２３に影響しないように、信号配線７２３の両側に沿うように形成されている。この信号配線７２３の両側に沿うように形成されたグランド層７２１間、すなわち領域（Ａ）には、電源層７２２が形成されている。グランド層７２１は、半導体素子パッド２１１と第１導体層７１に含まれるグランド層７１１に形成されたキャパシタ接続部（図示せず）とを電気的に接続している。電源層７２２は、半導体素子パッド２１２と第１導体層７１に含まれる電源層７１２とを電気的に接続している。

図４に示すように、第３導体層７３は、グランド層７３１と電源層７３２とを含む。第３絶縁層７３に形成された導体層に含まれるグランド層７３１の一部は、第２絶縁層７２に形成された信号配線７２３および信号配線７２３の両側に沿うように形成されたグランド層７２１と対向するように形成されている。電源層７３２は、第２導体層７２に含まれる電源層７２２と、第２絶縁層６２に形成されたビア８（図示せず）を介して電気的に接続されている。

図４に示すように、第２導体層７２に含まれる電源層７２２が形成されている領域（Ａ）に対向する位置、すなわち領域（Ｂ）には、形状的に独立したグランド層７３１が形成されている。このように、領域（Ａ）に電源層７２２が形成され、この領域（Ａ）と対向する領域（Ｂ）に形状的に独立したグランド層７３１が形成されることによって、電源層７２２と形状的に独立したグランド層７３１との間で相互インダクタンスが発生しやすくなる。その結果、半導体素子２とキャパシタ３とをつなぐ回路内で生じるループインダクタンスが小さくなり、キャパシタ３から半導体素子２へ、電力が供給されやすくなる。

ここで、導体層７が形成される絶縁層６について説明する。絶縁層６、すなわち一実施形態に係る配線基板１において、第１絶縁層６１、第２絶縁層６２および第３絶縁層６３は、絶縁性を有する素材で形成されていれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド−トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は単独で使用してもよく、２種以上を混合して使用してもよい。

第１絶縁層６１、第２絶縁層６２および第３絶縁層６３は、同じ樹脂で形成されていてもよく、異なる樹脂で形成されていてもよい。第１絶縁層６１、第２絶縁層６２および第３絶縁層６３は、例えば１０〜１０００μｍ程度の厚みを有しており、それぞれ同じ厚みを有していてもよく、異なる厚みを有していてもよい。一実施形態に係る配線基板１では、第３絶縁層６３をコア層として扱っているため、第３絶縁層６３は、第１絶縁層６１および第２絶縁層６２と比べて厚く形成されている。

第１絶縁層６１、第２絶縁層６２および第３絶縁層６３には、補強材が含まれていてもよい。補強材としては、例えば、ガラス繊維、ガラス不織布、アラミド不織布、アラミド繊維、ポリエステル繊維などが挙げられる。これらの補強材は単独で使用してもよく、２種以上を併用してもよい。さらに、第１絶縁層６１、第２絶縁層６２および第３絶縁層６３には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機充填材が含まれていてもよい。これらの無機充填材は単独で使用してもよく、２種以上を併用してもよい。

上述のように、第１絶縁層６１および第２絶縁層６２にはビア８が形成されている。ビア８の形成方法は限定されず、例えばレーザー加工が採用される。ビア８には、各絶縁層６に形成された電源層を電気的に接続するための電源用ビア、各絶縁層６に形成されたグランド層を電気的に接続するためのグランド用ビア、信号配線に接続される信号用ビアが存在する。第３絶縁層（コア層）６３には、一実施形態に係る配線基板１の上下面を電気的に接続するためのスルーホール９が形成されている。スルーホール９の形成方法も限定されず、例えばドリル加工が採用される。

次に、本開示の他の実施形態に係る配線基板について、図５〜７に基づいて説明する。上述の部材と同じ部材には、同符号を付して説明は省略する。

他の実施形態に係る配線基板は、第２絶縁層に形成された導体層および第３絶縁層に形成された導体層の構造の点で、一実施形態に係る配線基板１と相違する。図５〜７は、他の実施形態に係る配線基板に形成された導体層を示す。

図５は、他の実施形態に係る配線基板について、図１に示す配線基板と同様、領域Ｘに相当する領域を矢印Ａ方向から見た際の第１絶縁層に形成された導体層（第１導体層７１）の一部を示す平面図である。図５に示す第１導体層７１は、図２に示す第１導体層７１と同じであり、詳細な説明は省略する。第１絶縁層、第２絶縁層および第３絶縁層についても、一実施形態に係る配線基板１と同じであり、詳細な説明は省略する。

図６は、他の実施形態に係る配線基板について、図１に示す配線基板と同様、領域Ｘに相当する領域を矢印Ａ方向から見た際の第２絶縁層に形成された導体層（第２導体層７２’）の一部を示す平面図である。

図６に示すように、第２導体層７２’は、グランド層７２１’、電源層７２２’および信号配線７２３’を含む。信号配線７２３’の一方の端部は、第１導体層７１に形成された半導体素子パッド２１３と接続するため、第１絶縁層６１に形成されたビア８（図示せず）と接続されている。信号配線７２３’の他方の端部は、外部接続パッド（図示せず）と接続するため、第２絶縁層６２に形成されたビア８（図示せず）と接続されている。

図６に示すように、第２導体層７２’に含まれるグランド層７２１’の一部は、電源層７２２’からのノイズが信号配線７２３’に影響しないように、信号配線７２３’の両側に沿うように形成されている。この信号配線７２３’の両側に沿うように形成されたグランド層７２１’間、すなわち領域（Ａ）には、形状的に独立したグランド層７２１’が形成されている。グランド層７２１’は、半導体素子パッド２１１と第１導体層７１に含まれるグランド層７１１に形成されたキャパシタ接続部（図示せず）とを電気的に接続している。電源層７２２’は、半導体素子パッド２１２と第１導体層７１に含まれる電源層７１２とを電気的に接続している。

図７は、他の実施形態に係る配線基板について、図１に示す配線基板と同様、領域Ｘに相当する領域を矢印Ａ方向から見た際の第３絶縁層（コア層）に形成された導体層（第３導体層７３’）の一部を示す平面図である。

図７に示すように、第３導体層７３’は、グランド層７３１’と電源層７３２’とを含む。第３絶縁層７３’に形成された導体層に含まれるグランド層７３１’の一部は、第２絶縁層７２’に形成された信号配線７２３’および信号配線７２３’の両側に沿うように形成されたグランド層７２１’と対向するように形成されている。電源層７３２’は、第２導体層７２’に含まれる電源層７２２’と、第２絶縁層６２に形成されたビア８（図示せず）を介して電気的に接続されている。

図７に示すように、第２導体層７２’に含まれる形状的に独立したグランド層７２１’が形成されている領域（Ａ）に対向する位置、すなわち領域（Ｂ）には、電源層７３２’が形成されている。このように、領域（Ａ）に形状的に独立したグランド層７２１’が形成され、この領域（Ａ）と対向する領域（Ｂ）に電源層７３２’が形成されることによって、電源層７３２’と形状的に独立したグランド層７２１’との間で相互インダクタンスが発生しやすくなる。その結果、半導体素子２とキャパシタ３との間で生じるループインダクタンスが小さくなり、キャパシタ３から半導体素子２へ電力が供給されやすくなる。

次に、一実施形態に係る配線基板１および他の実施形態に係る配線基板を用いて、１００ＭＨｚの周波数におけるループインダクタンスを検証した。具体的には電磁界シミュレータを用いて、配線基板全体の電源およびグランドにおける半導体素子の全ての半導体素子パッドおよび配線基板の上面に実装されるキャパシタを経由する回路内のループインダクタンスを測定した。比較として、一実施形態に係る配線基板１において、第３導体層７３に電源層を含まない（第３導体層がグランド層のみである）従来の配線基板を用いた。

まず、従来の配線基板について、発生したループインダクタンスは１１８．６ｐＨであった。一方、一実施形態に係る配線基板１について、発生したループインダクタンスは１０６．３ｐＨであり、従来の配線基板と比べて約１０．４％小さくなっていることがわかる。さらに、他の実施形態に係る配線基板について、発生したループインダクタンスは１１０．２ｐＨであり、従来の配線基板と比べて約７．１％小さくなっていることがわかった。

本開示の配線基板は、上述の実施形態に限定されない。例えば、上述の実施形態に係る配線基板では、半導体素子が搭載される側に形成されている３絶縁層のうち、第３絶縁層がコア層として扱われている。しかし、コア層用の絶縁層をさらに設けてもよく、半導体素子が搭載される側の絶縁層の層数を増加させてもよい。

さらに、本開示の配線基板は、信号配線が形成される第２絶縁層を中心に上下各１層の絶縁層が形成された積層構造を１つのユニットとして、このユニットが複数積層された構造を有していてもよい。

１ 配線基板
２ 半導体素子
２１ 半導体素子パッド
２１１ グランド用の半導体素子パッド
２１２ 電源用の半導体素子パッド
２１３ 信号用の半導体素子パッド
３ キャパシタ
４ ハンダバンプ
５ ソルダーレジスト
６ 絶縁層
６１ 第１絶縁層
６２ 第２絶縁層
６３ 第３絶縁層（コア層）
７ 導体層
７１ 第１導体層
７２、７２’ 第２導体層
７３、７３’ 第３導体層
７１１、７２１、７３１、７２１’、７３１’ グランド層
７１２、７２２、７３２、７２２’、７３２’ 電源層層
７２３、７２３’ 信号配線
８ ビア
９ スルーホール

Claims (2)

1. キャパシタが搭載される側から順に、第１絶縁層、第２絶縁層および第３絶縁層の少なくとも３層の絶縁層が積層された構造を有しており、
   前記第１絶縁層、前記第２絶縁層および前記第３絶縁層それぞれの一方の主面には、少なくともグランド層および電源層を含む導体層が位置しており、
   前記キャパシタが、前記第１絶縁層に位置している導体層に含まれるグランド層および電源層に接続されるように配置されており、
   前記第２絶縁層に位置している導体層が複数の信号配線をさらに含み、前記第２絶縁層に位置している導体層に含まれるグランド層の一部が、前記信号配線の両側に沿うように位置しており、
   前記第３絶縁層に位置している導体層に含まれるグランド層の一部が、前記信号配線および前記信号配線の両側に沿うように位置しているグランド層と対向するように位置しており、
   前記第２絶縁層に位置している導体層に含まれる電源層と、前記第３絶縁層に位置している導体層に含まれる電源層とが、ビアを介して接続されており、
   下記の領域（Ａ）および領域（Ｂ）のうち、一方には形状的に独立したグランド層が位置しており、他方には電源層が位置している、
   配線基板。
   領域（Ａ）：前記第２絶縁層において、前記信号配線の両側に沿うように位置しているグランド層間。
   領域（Ｂ）：前記第３絶縁層において、前記信号配線および前記信号配線の両側に沿うように位置しているグランド層と対向するように位置しているグランド層間。
2. 前記領域（Ａ）に電源層が位置しており、前記領域（Ｂ）に形状的に独立したグランド層が位置している請求項１に記載の配線基板。

Images