JP2020087990A

JP2020087990A - Semiconductor device and power conversion apparatus using the same

Info

Publication number: JP2020087990A
Application number: JP2018215271A
Authority: JP
Inventors: 悠次郎竹内; Yujiro Takeuchi; 森　睦宏; Mutsuhiro Mori; 森　　睦宏; 智康古川; Tomoyasu Furukawa
Original assignee: Hitachi Power Semiconductor Device Ltd
Current assignee: Hitachi Power Semiconductor Device Ltd
Priority date: 2018-11-16
Filing date: 2018-11-16
Publication date: 2020-06-04
Anticipated expiration: 2038-11-16
Also published as: JP7033049B2

Abstract

To provide a semiconductor device where a temperature detection element is provided in the same semiconductor substrate as IGBT, highly accurate temperature detection is possible, and which can be manufactured at a low cost.SOLUTION: In a semiconductor device having an active region, a temperature detector, and a carrier withdrawal region formed between the active region and the temperature detector, the temperature detector includes multiple second trenches formed adjacently to the carrier withdrawal region, multiple second gate electrodes comprising a conductor formed on the inside of the second trench, and an insulator film formed around the conductor, a second conductivity type sixth semiconductor layer formed while sandwiched by the multiple second gate electrodes, a first conductivity type seventh semiconductor layer formed adjacently to the second gate electrode on the surface of the fifth semiconductor layer, and having a surface in contact with an emitter electrode, and an anode electrode formed on the surface of the sixth semiconductor layer.SELECTED DRAWING: Figure 1

Description

本発明は、半導体装置の構造に係り、特に、温度検知機能を備えるＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）に適用して有効な技術に関する。 The present invention relates to the structure of a semiconductor device, and particularly to a technique effectively applied to an IGBT (insulated gate bipolar transistor) having a temperature detection function.

半導体素子（半導体装置）としてＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いた電力変換装置が幅広い分野で利用されており、また、その利用が拡大している。これらの電力変換装置において、動作中に半導体素子の温度を検出することは重要である。検出した半導体素子の温度から、例えば過電流による過熱を検知し、電力変換の動作を停止させたり、取り扱う電力の大きさを制限することで装置の破壊を未然に防ぐことができる。 A power converter using an IGBT (Insulated Gate Bipolar Transistor) as a semiconductor element (semiconductor device) is used in a wide range of fields, and its use is expanding. In these power converters, it is important to detect the temperature of the semiconductor element during operation. From the detected temperature of the semiconductor element, for example, overheat due to overcurrent is detected, the operation of power conversion is stopped, or the magnitude of the power to be handled is limited, whereby the device can be prevented from being destroyed in advance.

ＩＧＢＴの温度を検出する手段は様々に知られているが、その一つにＩＧＢＴと同一の半導体基体に温度検出用の素子を設ける方法がある。この方法は、検出の対象であるＩＧＢＴの直近に温度検出素子を設けることができるため、検出精度が高い利点がある。また、ＩＧＢＴは種々の不純物導入工程や拡散工程を経て製造されるが、これらの工程を兼用して温度検出素子を形成すれば、低コストに温度検出の手段を提供することができる。 Various means for detecting the temperature of the IGBT are known, and one of them is a method of providing an element for temperature detection on the same semiconductor substrate as the IGBT. This method has the advantage of high detection accuracy because the temperature detection element can be provided in the immediate vicinity of the IGBT to be detected. Further, the IGBT is manufactured through various impurity introduction steps and diffusion steps. If the temperature detection element is formed by using these steps also, a temperature detection means can be provided at low cost.

本技術分野の背景技術として、例えば、特許文献１のような技術がある。特許文献１には「インバータ装置等に使用する温度検知部を備えたバイポーラ半導体素子」が開示されている。 BACKGROUND ART As a background art in this technical field, for example, there is a technology as disclosed in Patent Document 1. Patent Document 1 discloses "a bipolar semiconductor element including a temperature detection unit used in an inverter device or the like".

そしてその実施例の一つとして、「ｐ引き抜き領域２１から隔離して、ｎベース層３の表面層にｐアノード領域１３が形成され、その表面上にアノード電極１５が設けられ、電流源１８がつながれており、ゲートオン時には、ゲート電極７直下に生じたチャネルを通じて、アノード電極１５とエミッタ電極８間にダイオードができ、そのダイオードに一定電流を流し、順方向電圧を測定する」ことが記載されている。（図６および段落［００５３］等） As one of the embodiments, “a p anode region 13 is formed in the surface layer of the n base layer 3 so as to be separated from the p extraction region 21, an anode electrode 15 is provided on the surface, and a current source 18 is provided. It is connected, and when the gate is turned on, a diode is formed between the anode electrode 15 and the emitter electrode 8 through the channel formed immediately below the gate electrode 7, and a constant current is passed through the diode to measure the forward voltage.” There is. (Fig. 6 and paragraph [0053] etc.)

特許第３５３８５０５号公報Japanese Patent No. 3538505

しかしながら、本願発明の発明者らの検討によれば、特許文献１に開示された技術には、次に述べるような課題がある。すなわち、温度検出部で検出される値が、アクティブ領域を流れる電流（主電流）の大小によって影響を受けるため、その検出精度が低いという課題がある。 However, according to the study by the inventors of the present invention, the technique disclosed in Patent Document 1 has the following problems. In other words, the value detected by the temperature detection unit is affected by the magnitude of the current (main current) flowing in the active region, so there is a problem that the detection accuracy is low.

そこで、本発明の目的は、ＩＧＢＴと同一の半導体基体に温度検出素子を設けた半導体装置において、温度センス電流への主電流の影響を抑制し、高精度な温度検出が可能であり、かつ、低コストで製造可能な半導体装置を提供することにある。 Therefore, an object of the present invention is to suppress the influence of the main current on the temperature sensing current in a semiconductor device in which a temperature detecting element is provided on the same semiconductor substrate as the IGBT, and to perform highly accurate temperature detection, and It is to provide a semiconductor device that can be manufactured at low cost.

上記課題を解決するために、本発明は、アクティブ領域と、温度検出部と、前記アクティブ領域および前記温度検出部の間に形成されたキャリア引き抜き領域と、を有する半導体装置であって、前記アクティブ領域は、第１導電型の第１半導体層と、前記第１半導体層の第１表面に形成された第２導電型の第２半導体層と、前記第２半導体層の表面から前記第２半導体層を貫通して前記第１半導体層まで達する複数の第１のトレンチと、前記第１のトレンチの内側に形成された導電体及び前記導電体の周囲に形成された絶縁膜を含んで構成される複数の第１のゲート電極と、前記第２半導体層の表面において、前記第１のゲート電極と隣接して形成された第１導電型の第３半導体層と、前記第１半導体層の第２表面に形成された第２導電型の第４半導体層と、前記第２半導体層と前記第３半導体層の表面に形成されたエミッタ電極と、前記第４半導体層の表面に形成されたコレクタ電極と、を備え、前記キャリア引き抜き領域は、表面に前記エミッタ電極が接触する第２導電型の第５半導体層を備え、前記温度検出部は、前記キャリア引き抜き領域と隣接して形成された複数の第２のトレンチと、前記第２のトレンチの内側に形成された導電体及び前記導電体の周囲に形成された絶縁膜を含んで構成される複数の第２のゲート電極と、前記複数の第２のゲート電極に挟まれて形成された第２導電型の第６半導体層と、前記第５半導体層の表面において、前記第２のゲート電極と隣接して形成され、表面に前記エミッタ電極が接触する第１導電型の第７半導体層と、前記第６半導体層の表面に形成されたアノード電極と、を備えることを特徴とする。 In order to solve the above problems, the present invention is a semiconductor device having an active region, a temperature detection unit, and a carrier extraction region formed between the active region and the temperature detection unit, wherein The region includes a first conductive type first semiconductor layer, a second conductive type second semiconductor layer formed on a first surface of the first semiconductor layer, and a surface of the second semiconductor layer from the second semiconductor layer. A plurality of first trenches penetrating a layer to reach the first semiconductor layer; a conductor formed inside the first trench; and an insulating film formed around the conductor. A plurality of first gate electrodes, a third semiconductor layer of the first conductivity type formed adjacent to the first gate electrode on the surface of the second semiconductor layer, and a third semiconductor layer of the first semiconductor layer. Second conductive type fourth semiconductor layer formed on the surface, emitter electrodes formed on the surfaces of the second semiconductor layer and the third semiconductor layer, and a collector formed on the surface of the fourth semiconductor layer An electrode, the carrier extraction region includes a fifth semiconductor layer of a second conductivity type, the surface being in contact with the emitter electrode, and the temperature detection unit includes a plurality of electrodes formed adjacent to the carrier extraction region. A second trench, a plurality of second gate electrodes configured to include a conductor formed inside the second trench and an insulating film formed around the conductor, and the plurality of second gate electrodes. The sixth semiconductor layer of the second conductivity type formed so as to be sandwiched by the second gate electrode and the surface of the fifth semiconductor layer are formed adjacent to the second gate electrode, and the emitter electrode is formed on the surface. Is provided with a seventh semiconductor layer of the first conductivity type, and an anode electrode formed on the surface of the sixth semiconductor layer.

また、本発明は、複数のスイッチング素子と、複数の還流ダイオードと、電圧源と、を備え、前記スイッチング素子と前記還流ダイオードとが逆並列に接続されて１個のアームを構成し、前記アームが２個直列に接続されて相を構成し、３個の前記相がそれぞれ前記電圧源と並列に接続され、前記３個の相の各々の前記２個のアーム間に、誘導性負荷が接続される電力変換装置であって、前記複数のスイッチング素子の各々に、上記の半導体装置を用いることを特徴とする。 Further, the present invention comprises a plurality of switching elements, a plurality of freewheeling diodes, and a voltage source, wherein the switching elements and the freewheeling diodes are connected in antiparallel to form one arm, and the arm Are connected in series to form a phase, each of the three phases is connected in parallel with the voltage source, and an inductive load is connected between the two arms of each of the three phases. In the power conversion device, the semiconductor device is used for each of the plurality of switching elements.

本発明によれば、ＩＧＢＴと同一の半導体基体に温度検出素子を設けた半導体装置において、高精度な温度検出が可能であり、かつ、低コストで製造可能な半導体装置を実現することができる。 According to the present invention, in a semiconductor device in which a temperature detecting element is provided on the same semiconductor substrate as the IGBT, it is possible to realize a semiconductor device capable of highly accurate temperature detection and manufactured at low cost.

上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。 Problems, configurations, and effects other than those described above will be clarified by the following description of the embodiments.

本発明の実施例１に係る半導体装置の部分断面図である。FIG. 3 is a partial cross-sectional view of the semiconductor device according to the first embodiment of the present invention. 従来技術によって構成される半導体装置の部分断面図である。FIG. 11 is a partial cross-sectional view of a semiconductor device configured by a conventional technique. 本発明の実施例２に係る半導体装置の部分断面図である。FIG. 6 is a partial cross-sectional view of a semiconductor device according to a second embodiment of the present invention. 本発明の実施例３に係る半導体装置の部分断面図である。FIG. 6 is a partial cross-sectional view of a semiconductor device according to Example 3 of the present invention. 本発明の実施例４に係る半導体装置の部分断面図である。FIG. 6 is a partial cross-sectional view of a semiconductor device according to Example 4 of the present invention. 本発明の実施例５に係る電力変換装置の回路図である。It is a circuit diagram of the power converter device which concerns on Example 5 of this invention. 本発明の実施例６に係る半導体装置の部分断面図である。FIG. 9 is a partial cross-sectional view of a semiconductor device according to Example 6 of the present invention.

以下、図面を用いて本発明の実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。また、ある二つの構成部分が、互いに異なる図面で参照されており、その形状や、周囲に位置するその他の構成部分が異なっていたとしても、それらの機能の本質に差異がない場合には、同一の符号を用いて参照する。 Embodiments of the present invention will be described below with reference to the drawings. In each drawing, the same components are designated by the same reference numerals, and detailed description of overlapping portions will be omitted. Also, two certain components are referred to in different drawings, and even if the shape and other components located in the periphery are different, if there is no difference in the essence of their functions, References will be made using the same symbols.

≪比較例≫
はじめに、本発明の目的と構成および作用効果の理解を助けることを目的として、本発明の実施例の説明に先立ち、従来技術によって構成される半導体装置において、温度検出部で検出される値が主電流の影響を受け、検出精度が低くなる原因を説明する。 ≪Comparison example≫
First, for the purpose of helping the understanding of the object and the configuration and the operation and effect of the present invention, prior to the description of the embodiments of the present invention, in the semiconductor device configured by the conventional technique, the value detected by the temperature detecting unit The reason why the detection accuracy is lowered due to the influence of the current will be described.

図２に従来技術によって構成される半導体装置の一例を示す。図２の半導体装置では、ＩＧＢＴと同一の半導体基体に温度検出素子を設けている。ｎ型のバルク層１０１の表面に、複数のｐ型のチャネル層１０２が選択的に形成されている。また、ｐ型チャネル層１０２の表面には複数のｎ型のソース領域１０５が選択的に形成されている。ｎ型バルク層１０１とｐ型チャネル層１０２とｎ型ソース領域１０５との表面において、導電体及び導電体の周囲に形成された絶縁膜を含んで構成される複数のゲート電極１０４が形成されている。 FIG. 2 shows an example of a semiconductor device configured by the conventional technique. In the semiconductor device of FIG. 2, the temperature detecting element is provided on the same semiconductor substrate as the IGBT. A plurality of p-type channel layers 102 are selectively formed on the surface of the n-type bulk layer 101. A plurality of n-type source regions 105 are selectively formed on the surface of the p-type channel layer 102. On the surfaces of the n-type bulk layer 101, the p-type channel layer 102, and the n-type source region 105, a plurality of gate electrodes 104 including a conductor and an insulating film formed around the conductor are formed. There is.

ｐ型チャネル層１０２とｎ型ソース領域１０５の表面にはエミッタ電極１０７が形成されている。ｎ型バルク層１０１の裏面にはｐ型のコレクタ層１０６が形成され、ｐ型コレクタ層１０６の裏面にはコレクタ電極１０８が形成されている。以上まで述べた部分を以下、アクティブ領域１１５と呼ぶ。アクティブ領域１１５は、プレーナ型のＩＧＢＴを構成している。 An emitter electrode 107 is formed on the surfaces of the p-type channel layer 102 and the n-type source region 105. A p-type collector layer 106 is formed on the back surface of the n-type bulk layer 101, and a collector electrode 108 is formed on the back surface of the p-type collector layer 106. The part described above is hereinafter referred to as an active region 115. The active region 115 constitutes a planar type IGBT.

アクティブ領域１１５と隣接して、ｐ型チャネル層１０２と一部を重複してｐ型のキャリア引き抜き層１０９が形成されている。ｐ型キャリア引き抜き層１０９が形成されている部分を以下、キャリア引き抜き領域１１６と呼ぶ。 A p-type carrier extraction layer 109 is formed adjacent to the active region 115 and partially overlapping the p-type channel layer 102. The portion where the p-type carrier extraction layer 109 is formed is hereinafter referred to as a carrier extraction region 116.

キャリア引き抜き領域１１６と隣接して、ｎ型バルク層１０１の表面にｐ型のアノード層１１２が選択的に形成されている。また、ｐ型アノード層１１２の表面にはアノード電極１１４が形成されている。ｐ型アノード層１１２とアノード電極１１４からなる部分を以下、温度検出部１１７と呼ぶ。 Adjacent to the carrier extraction region 116, a p-type anode layer 112 is selectively formed on the surface of the n-type bulk layer 101. An anode electrode 114 is formed on the surface of the p-type anode layer 112. Hereinafter, the portion including the p-type anode layer 112 and the anode electrode 114 will be referred to as a temperature detection unit 117.

図２の半導体装置を用いて温度を検出する場合、例えばアノード電極１１４に、アノード電極１１４に電流を流し込む向きの電流源を接続した状態で、エミッタ電極１０７の電位を基準とし、アノード電極１１４の電位を測定する、などの方法がとられる。 When the temperature is detected using the semiconductor device of FIG. 2, for example, in a state in which a current source that directs a current to the anode electrode 114 is connected to the anode electrode 114, the potential of the emitter electrode 107 is used as a reference and the Methods such as measuring the electric potential are taken.

図２の半導体装置を電力変換装置に用いる場合、アクティブ領域１１５を働かせるために、ゲート電極１０４はオン・オフを繰り返す。ここで、ゲート電極１０４がオンするとは、ｐ型チャネル層１０２のゲート電極１０４と隣接する部分にｎ型反転層を形成させる電圧がゲート電極１０４に与えられることをいう。同様に、ゲート電極１０４がオフするとは、前記ｎ型反転層が形成されない電圧がゲート電極１０４に与えられることをいう。 When the semiconductor device of FIG. 2 is used for a power conversion device, the gate electrode 104 is repeatedly turned on and off in order to activate the active region 115. Here, turning on the gate electrode 104 means that a voltage for forming an n-type inversion layer in a portion of the p-type channel layer 102 adjacent to the gate electrode 104 is applied to the gate electrode 104. Similarly, turning off the gate electrode 104 means that a voltage that does not form the n-type inversion layer is applied to the gate electrode 104.

ゲート電極１０４がオンしている場合、図２の半導体装置の内部には、アノード層１１２をｐ型領域とし、バルク層１０１、反転層、ソース領域１０５をｎ型領域とするｐｎダイオードが形成されている。このとき、電流源から供給された電流は、ｐ型アノード層１１２からｎ型バルク層１０１へ注入され、反転層、ｎ型ソース領域１０５を経由してエミッタ電極１０７へ流れる。すなわち、前記ｐｎダイオードに順バイアス電流が流れることになる。このとき、エミッタ電極１０７の電位を基準としてアノード電極１１４の電位を測定すれば、ｐｎダイオードの順方向電圧の温度依存性を利用することで、半導体装置の温度検出が可能となる。 When the gate electrode 104 is on, a pn diode having the anode layer 112 as a p-type region and the bulk layer 101, the inversion layer, and the source region 105 as an n-type region is formed inside the semiconductor device of FIG. ing. At this time, the current supplied from the current source is injected from the p-type anode layer 112 into the n-type bulk layer 101, and flows into the emitter electrode 107 via the inversion layer and the n-type source region 105. That is, a forward bias current flows through the pn diode. At this time, if the potential of the anode electrode 114 is measured with reference to the potential of the emitter electrode 107, the temperature of the semiconductor device can be detected by utilizing the temperature dependence of the forward voltage of the pn diode.

ゲート電極１０４がオンしている場合、アクティブ領域１１５に着目すると、アクティブ領域１１５を形成するプレーナ型ＩＧＢＴは導通状態にある。すなわち、ｎ型ソース領域１０５から反転層を介して電子がｎ型バルク層１０１に注入され、それに呼応して、裏面のｐ型コレクタ層１０６からホールがｎ型バルク層１０１に注入される。その結果として、ｎ型バルク層１０１には多量のホールが過剰キャリアとして蓄積されている状態にある。また、アクティブ領域１１５に流す電流、すなわち主電流が大きければ大きいほどｎ型バルク層１０１に蓄積されるホールの量は多くなる。 When the gate electrode 104 is turned on, focusing on the active region 115, the planar IGBT forming the active region 115 is in a conductive state. That is, electrons are injected into the n-type bulk layer 101 from the n-type source region 105 through the inversion layer, and correspondingly, holes are injected into the n-type bulk layer 101 from the p-type collector layer 106 on the back surface. As a result, a large amount of holes are accumulated in the n-type bulk layer 101 as excess carriers. The larger the current flowing in the active region 115, that is, the main current, the larger the amount of holes accumulated in the n-type bulk layer 101.

前述したｐｎダイオードに電流を流し、その順方向電圧を温度検出に用いる場合、アクティブ領域１１５の働きによって既にｎ型バルク層１０１に蓄積されているホールの多寡は、ｐｎダイオードの電圧−電流特性に大きな影響を与える。すなわち、本半導体装置において温度検出部１１７で検出される値は主電流の影響を受け、検出精度が低くなる。より具体的には、同一の温度において、例えば主電流がゼロの場合に検出されるｐｎダイオードの順方向電圧と、主電流に半導体装置の定格電流を流している場合に検出されるｐｎダイオードの順方向電圧が異なってしまう。 When a current is applied to the pn diode and its forward voltage is used for temperature detection, the amount of holes already accumulated in the n-type bulk layer 101 due to the action of the active region 115 depends on the voltage-current characteristic of the pn diode. Have a big impact. That is, in the present semiconductor device, the value detected by the temperature detection unit 117 is affected by the main current, and the detection accuracy becomes low. More specifically, at the same temperature, for example, the forward voltage of the pn diode detected when the main current is zero and the pn diode detected when the rated current of the semiconductor device is flowing to the main current. The forward voltage will be different.

次に、ｐ型キャリア引き抜き層１０９、キャリア引き抜き領域１１６の働きについて説明する。既に述べたように、従来技術によって構成される図２の半導体装置には、温度検出の精度が低いという課題があるが、ｐ型キャリア引き抜き層１０９、ならびにキャリア引き抜き領域１１６を設けることによってこれをある程度改善することができる。 Next, the functions of the p-type carrier extraction layer 109 and the carrier extraction region 116 will be described. As described above, the semiconductor device of FIG. 2 configured by the conventional technique has a problem that the temperature detection accuracy is low. However, by providing the p-type carrier extraction layer 109 and the carrier extraction region 116, the problem can be solved. It can be improved to some extent.

上述したように、図２の半導体装置で温度検出の精度が低くなる原因は、主電流の大小によってｎ型バルク層１０１に蓄積されるホールの量が変化することにある。ここで、キャリア引き抜き層１０９はｐ型であり、ホールに対するポテンシャルが低い半導体層であるから、その近辺のホールは、ｐ型キャリア引き抜き層１０９へ流れ込み、隣接するｐ型チャネル層１０２を経由してエミッタ電極１０７へと排出される。 As described above, the reason why the temperature detection accuracy in the semiconductor device of FIG. 2 is low is that the amount of holes accumulated in the n-type bulk layer 101 changes depending on the magnitude of the main current. Here, since the carrier extraction layer 109 is a p-type and is a semiconductor layer having a low potential for holes, holes in the vicinity thereof flow into the p-type carrier extraction layer 109 and pass through the adjacent p-type channel layer 102. It is discharged to the emitter electrode 107.

この作用によって、ｐ型キャリア引き抜き層１０９近辺のｎ型バルク層１０１に蓄積されるホールの量は、ｐ型キャリア引き抜き層１０９を設けない場合と比較して、少なくなる。よって、この場合は主電流の大小によるｎ型バルク層１０１のホールの蓄積量の変化を、部分的には抑制することができ、温度検出の精度を改善することができる。 Due to this action, the amount of holes accumulated in the n-type bulk layer 101 near the p-type carrier extraction layer 109 is smaller than that in the case where the p-type carrier extraction layer 109 is not provided. Therefore, in this case, the change in the amount of holes accumulated in the n-type bulk layer 101 due to the magnitude of the main current can be partially suppressed, and the temperature detection accuracy can be improved.

しかしながら、上述したｐ型キャリア引き抜き層１０９の作用から分かる通り、ｐ型キャリア引き抜き層１０９によってホールの蓄積量の変化を抑制できるのは、ｐ型キャリア引き抜き層１０９の近辺に限られる。一方、電流源がｐｎダイオードに流す電流は、前述のように図２の半導体装置内部の広い領域に渡って流れるため（ｐ型アノード層１１２、ｎ型バルク層１０１、反転層、ｎ型ソース領域１０５）、上記の検出精度の改善効果は限定的とならざるを得ない。 However, as can be seen from the action of the p-type carrier extraction layer 109 described above, the p-type carrier extraction layer 109 can suppress the change in the amount of accumulated holes only in the vicinity of the p-type carrier extraction layer 109. On the other hand, the current flowing through the pn diode by the current source flows over a wide area inside the semiconductor device of FIG. 2 as described above (p-type anode layer 112, n-type bulk layer 101, inversion layer, n-type source region). 105), the effect of improving the detection accuracy is inevitably limited.

以上、従来技術によって構成される半導体装置において、温度検出部で検出される値が主電流の影響を受け、検出精度が低くなる原因を説明した。続いて、本発明の実施例を説明する。 The reason why the value detected by the temperature detection unit is affected by the main current and the detection accuracy is lowered in the semiconductor device configured by the conventional technique has been described above. Next, examples of the present invention will be described.

図１を参照して、本発明の実施例１の半導体装置について説明する。図１は本実施例に係る半導体装置の部分断面図である。本実施例の半導体装置は、ｎ型のバルク層１０１の表面に、ｐ型のチャネル層１０２が形成されている。ｐ型チャネル層１０２の表面から、ｐ型チャネル層１０２を貫通してｎ型バルク層１０１まで達する複数の第１のトレンチ１０３が形成されている。 A semiconductor device according to a first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a partial cross-sectional view of a semiconductor device according to this embodiment. In the semiconductor device of this embodiment, a p-type channel layer 102 is formed on the surface of an n-type bulk layer 101. A plurality of first trenches 103 that penetrate the p-type channel layer 102 and reach the n-type bulk layer 101 from the surface of the p-type channel layer 102 are formed.

第１のトレンチ１０３の内側には、導電体および導電体の周囲に形成された絶縁膜を含んで構成される複数の第１のゲート電極１０４が形成されている。第１のゲート電極１０４を構成する導電体の各々は、トレンチの側壁と底部角に対向しており、トレンチ底辺の中央付近には存在していない。つまり、第１のゲート電極１０４は、第１のトレンチ１０３の側壁と底部角に対向して形成された導電体および導電体の周囲に形成された絶縁膜を含んで構成されるサイドゲート型ゲート電極である。 Inside the first trench 103, a plurality of first gate electrodes 104 including an electric conductor and an insulating film formed around the electric conductor are formed. Each of the conductors forming the first gate electrode 104 faces the side wall and the bottom corner of the trench and does not exist near the center of the bottom of the trench. That is, the first gate electrode 104 is a side gate type gate including a conductor formed to face the sidewall of the first trench 103 and a bottom corner and an insulating film formed around the conductor. It is an electrode.

ｐ型チャネル層１０２の表面において、前記第１のゲート電極１０４と隣接するようにｎ型のソース領域１０５が形成されている。ｐ型チャネル層１０２とｎ型ソース領域１０５の表面において、エミッタ電極１０７が形成されている。ｎ型バルク層１０１の裏面にはｐ型のコレクタ層１０６が形成され、ｐ型コレクタ層１０６の裏面にはコレクタ電極１０８が形成されている。以上まで述べた部分を以下、アクティブ領域１１５と呼ぶ。アクティブ領域１１５は、サイドゲート型のＩＧＢＴを構成している。 On the surface of the p-type channel layer 102, an n-type source region 105 is formed so as to be adjacent to the first gate electrode 104. An emitter electrode 107 is formed on the surfaces of the p-type channel layer 102 and the n-type source region 105. A p-type collector layer 106 is formed on the back surface of the n-type bulk layer 101, and a collector electrode 108 is formed on the back surface of the p-type collector layer 106. The part described above is hereinafter referred to as an active region 115. The active region 115 constitutes a side gate type IGBT.

アクティブ領域１１５と隣接して、ｐ型チャネル層１０２と一部を重複してｐ型のキャリア引き抜き層１０９が形成されている。ｐ型キャリア引き抜き層１０９の表面には、エミッタ電極１０７が接触している。ｐ型キャリア引き抜き層１０９が形成されている部分を以下、キャリア引き抜き領域１１６と呼ぶ。 A p-type carrier extraction layer 109 is formed adjacent to the active region 115 and partially overlapping the p-type channel layer 102. The emitter electrode 107 is in contact with the surface of the p-type carrier extraction layer 109. The portion where the p-type carrier extraction layer 109 is formed is hereinafter referred to as a carrier extraction region 116.

キャリア引き抜き領域１１６と隣接して、複数の第２のトレンチ１１０が形成されている。第２のトレンチ１１０の内側には、導電体および導電体の周囲に形成された絶縁膜を含んで構成され、前記第１のゲート電極１０４と互いに電気的に接続された複数の第２のゲート電極１１１が形成されている。第２のゲート電極１１１を構成する導電体の各々は、トレンチの側壁と底部に対向しており、第２のトレンチ１１０の全域を充填している。 A plurality of second trenches 110 are formed adjacent to the carrier extraction region 116. Inside the second trench 110, a plurality of second gates configured to include a conductor and an insulating film formed around the conductor and electrically connected to the first gate electrode 104 are provided. The electrode 111 is formed. Each of the conductors forming the second gate electrode 111 faces the sidewall and the bottom of the trench and fills the entire area of the second trench 110.

第２のゲート電極１１１に挟まれるようにｐ型のアノード層１１２が形成されている。ｐ型キャリア引き抜き層１０９の表面において、第２のゲート電極１１１と隣接して、ｎ型のカソード層１１３が形成されている。また、ｎ型カソード層１１３の表面（側面）には、エミッタ電極１０７が接触している。ｐ型アノード層１１２の表面にはアノード電極１１４が形成されている。ｐ型アノード層１１２、アノード電極１１４、第２のトレンチ１１０、第２のゲート電極１１１、ｎ型カソード層１１３からなる部分を以下、温度検出部１１７と呼ぶ。 A p-type anode layer 112 is formed so as to be sandwiched between the second gate electrodes 111. An n-type cathode layer 113 is formed adjacent to the second gate electrode 111 on the surface of the p-type carrier extraction layer 109. The emitter electrode 107 is in contact with the surface (side surface) of the n-type cathode layer 113. An anode electrode 114 is formed on the surface of the p-type anode layer 112. Hereinafter, a portion including the p-type anode layer 112, the anode electrode 114, the second trench 110, the second gate electrode 111, and the n-type cathode layer 113 will be referred to as a temperature detection unit 117.

図１の半導体装置を用いて温度を検出する場合、例えばアノード電極１１４に、アノード電極１１４に電流を流し込む向きの電流源を接続した状態で、エミッタ電極１０７の電位を基準とし、アノード電極１１４の電位を測定する、などの方法がとられる。 When the temperature is detected using the semiconductor device of FIG. 1, for example, in a state in which a current source that directs a current to the anode electrode 114 is connected to the anode electrode 114, the potential of the emitter electrode 107 is used as a reference and the Methods such as measuring the electric potential are taken.

図１の半導体装置では、第１のゲート電極１０４と第２のゲート電極１１１とが互いに電気的に接続されている。したがって、第１のゲート電極１０４がオンしている場合、第２のゲート電極１１１もオンし、その周囲にも反転層（または蓄積層）が形成される。この場合、図１の半導体装置の内部には、アノード層１１２をｐ型領域とし、第２のゲート電極１１１周囲に形成された反転層（または蓄積層）、カソード層１１３をｎ型領域とするｐｎダイオードが形成されている。 In the semiconductor device of FIG. 1, the first gate electrode 104 and the second gate electrode 111 are electrically connected to each other. Therefore, when the first gate electrode 104 is turned on, the second gate electrode 111 is also turned on, and the inversion layer (or the storage layer) is also formed around it. In this case, inside the semiconductor device of FIG. 1, the anode layer 112 is a p-type region, the inversion layer (or storage layer) formed around the second gate electrode 111, and the cathode layer 113 are an n-type region. A pn diode is formed.

このとき、電流源から供給された電流は、ｐ型アノード層１１２から反転層、ｎ型カソード層１１３を経由してエミッタ電極１０７へ流れる。すなわち、ｐｎダイオードに順バイアス電流が流れることになる。このとき、エミッタ電極１０７の電位を基準としてアノード電極１１４の電位を測定すれば、ｐｎダイオードの順方向電圧の温度依存性を利用することで、半導体装置の温度検出が可能となる。 At this time, the current supplied from the current source flows from the p-type anode layer 112 to the emitter electrode 107 via the inversion layer and the n-type cathode layer 113. That is, a forward bias current flows through the pn diode. At this time, if the potential of the anode electrode 114 is measured with reference to the potential of the emitter electrode 107, the temperature of the semiconductor device can be detected by utilizing the temperature dependence of the forward voltage of the pn diode.

第１のゲート電極１０４がオンしている場合、アクティブ領域１１５に着目すると、アクティブ領域１１５を形成するサイドゲート型ＩＧＢＴは導通状態にある。すなわち、ｎ型ソース領域１０５から第１のゲート電極１０４周囲の反転層を介して電子がｎ型バルク層１０１に注入される。すると、それに呼応して裏面のｐ型コレクタ層１０６からホールがｎ型バルク層１０１に注入される。その結果として、ｎ型バルク層１０１には多量のホールが過剰キャリアとして蓄積された状態になる。また、アクティブ領域１１５に流す電流、すなわち主電流が大きければ大きいほどｎ型バルク層１０１に蓄積されるホールの量は多くなる。 When the first gate electrode 104 is on, focusing on the active region 115, the side gate type IGBT forming the active region 115 is in a conductive state. That is, electrons are injected into the n-type bulk layer 101 from the n-type source region 105 via the inversion layer around the first gate electrode 104. Then, correspondingly, holes are injected into the n-type bulk layer 101 from the p-type collector layer 106 on the back surface. As a result, a large amount of holes are accumulated in the n-type bulk layer 101 as excess carriers. The larger the current flowing in the active region 115, that is, the main current, the larger the amount of holes accumulated in the n-type bulk layer 101.

図１に示す半導体装置においても、前記したｐｎダイオードに電流を流し、その順方向電圧を温度検出に用いる場合、アクティブ領域１１５の働きによってｎ型バルク層１０１に蓄積されているホールの多寡は、ｐｎダイオードの電圧−電流特性に多少の影響を与え得る。しかしながら、その影響の程度は、比較例として示した従来技術によって構成される半導体装置と比較して大幅に小さい。なぜならば、比較例においてはｐ型アノード層１１２からｎ型バルク層１０１に注入されたホールが、ｎ型バルク層１０１中を移動してエミッタ電極１０７へと流れていくのに対し、図１に示される半導体装置では、ｐ型アノード層１１２から反転層に注入されたホールが、すぐさま直近のｎ型カソード層１１３へと到達し、エミッタ電極１０７へ回収されるからである。 Also in the semiconductor device shown in FIG. 1, when a current is passed through the pn diode and its forward voltage is used for temperature detection, the number of holes accumulated in the n-type bulk layer 101 by the action of the active region 115 is It may have some influence on the voltage-current characteristics of the pn diode. However, the degree of the influence is significantly smaller than that of the semiconductor device constituted by the conventional technique shown as the comparative example. This is because in the comparative example, the holes injected from the p-type anode layer 112 into the n-type bulk layer 101 move in the n-type bulk layer 101 and flow to the emitter electrode 107, whereas in FIG. This is because in the semiconductor device shown, the holes injected from the p-type anode layer 112 into the inversion layer immediately reach the nearest n-type cathode layer 113 and are collected by the emitter electrode 107.

すなわち、温度検出部を構成するｐｎダイオードの主たる電流経路にｎ型バルク層１０１が含まれておらず、ｎ型バルク層１０１に蓄積されたホールの多寡が、ｐｎダイオードの電圧−電流特性に影響を与えづらくなるように構成されており、主電流の大小が温度検出の精度に及ぼす影響が小さい。 That is, the n-type bulk layer 101 is not included in the main current path of the pn diode that constitutes the temperature detection unit, and the amount of holes accumulated in the n-type bulk layer 101 affects the voltage-current characteristics of the pn diode. It is configured so that it is difficult to give a temperature difference, and the influence of the magnitude of the main current on the accuracy of temperature detection is small.

次に、ｐ型キャリア引き抜き層１０９、キャリア引き抜き領域１１６の働きについて説明する。既に述べたように、図１の半導体装置では、ｎ型バルク層１０１に蓄積されたホールの多寡がｐｎダイオードの電圧−電流特性に与える影響は本質的に小さいが、全くない訳ではない。なぜならば、第２のゲート電極１１１はその一部がｎ型バルク層１０１に突出しているため、第２のゲート電極１１１の周囲に形成される反転層（または蓄積層）も、その一部がｎ型バルク層１０１中に形成されることとなり、当該部分においては、ｎ型バルク層１０１に蓄積されたホールの影響を受けるためである。 Next, the functions of the p-type carrier extraction layer 109 and the carrier extraction region 116 will be described. As described above, in the semiconductor device of FIG. 1, the influence of the number of holes accumulated in the n-type bulk layer 101 on the voltage-current characteristics of the pn diode is essentially small, but not completely free. Because part of the second gate electrode 111 protrudes into the n-type bulk layer 101, part of the inversion layer (or storage layer) formed around the second gate electrode 111 also exists. This is because it will be formed in the n-type bulk layer 101, and at that portion, it will be affected by the holes accumulated in the n-type bulk layer 101.

このため、ｐ型のキャリア引き抜き層１０９を設け、その近辺のｎ型バルク層１０１に蓄積されるホールの量を少なく抑制することは、図１の半導体装置においても有効に働く。すなわち、主電流の大小によるｎ型バルク層１０１のホールの蓄積量の変化を、特にｐ型キャリア引き抜き層１０９の近辺において抑制し、温度検出の精度をさらに改善することができる。以上述べたｐ型キャリア引き抜き層１０９の作用から鑑みて、ｐ型キャリア引き抜き層１０９は、第２のゲート電極１１１より深く形成されることが望ましい。 Therefore, providing the p-type carrier extraction layer 109 and suppressing the amount of holes accumulated in the n-type bulk layer 101 near the p-type carrier extraction layer 109 works effectively also in the semiconductor device of FIG. That is, a change in the amount of holes accumulated in the n-type bulk layer 101 due to the magnitude of the main current can be suppressed, particularly near the p-type carrier extraction layer 109, and the temperature detection accuracy can be further improved. Considering the action of the p-type carrier extraction layer 109 described above, the p-type carrier extraction layer 109 is preferably formed deeper than the second gate electrode 111.

また、キャリア引き抜き層の形状を調整し、前記の第２ゲート電極１１１のｎ型バルク層１０１に突出する部分を可能な限り小さく形成することも、温度検出の精度向上（主電流による影響の抑制）に有効である。 Further, by adjusting the shape of the carrier extraction layer and forming the portion of the second gate electrode 111 protruding to the n-type bulk layer 101 as small as possible, the accuracy of temperature detection is improved (the influence of the main current is suppressed). ) Is effective.

以上説明したように、本実施例の半導体装置は、アクティブ領域１１５と、温度検出部１１７と、アクティブ領域１１５および温度検出部１１７の間に形成されたキャリア引き抜き領域１１６と、を有する半導体装置であって、アクティブ領域１１５は、第１導電型（例えばｎ型）の第１半導体層（ｎ型バルク層１０１）と、第１半導体層（ｎ型バルク層１０１）の第１表面に形成された第２導電型（例えばｐ型）の第２半導体層（ｐ型チャネル層１０２）と、第２半導体層（ｐ型チャネル層１０２）の表面から第２半導体層（ｐ型チャネル層１０２）を貫通して第１半導体層（ｎ型バルク層１０１）まで達する複数の第１のトレンチ１０３と、第１のトレンチ１０３の内側に形成された導電体及び導電体の周囲に形成された絶縁膜を含んで構成される複数の第１のゲート電極１０４と、第２半導体層（ｐ型チャネル層１０２）の表面において、第１のゲート電極１０４と隣接して形成された第１導電型の第３半導体層（ｎ型ソース領域１０５）と、第１半導体層（ｎ型バルク層１０１）の第２表面に形成された第２導電型の第４半導体層（ｐ型コレクタ層１０６）と、第２半導体層（ｐ型チャネル層１０２）と第３半導体層（ｎ型ソース領域１０５）の表面に形成されたエミッタ電極１０７と、第４半導体層（ｐ型コレクタ層１０６）の表面に形成されたコレクタ電極１０８と、を備え、キャリア引き抜き領域１１６は、表面にエミッタ電極１０７が接触する第２導電型の第５半導体層（ｐ型キャリア引き抜き層１０９）を備え、温度検出部１１７は、キャリア引き抜き領域１１６と隣接して形成された複数の第２のトレンチ１１０と、第２のトレンチ１１０の内側に形成された導電体及び導電体の周囲に形成された絶縁膜を含んで構成される複数の第２のゲート電極１１１と、複数の第２のゲート電極１１１に挟まれて形成された第２導電型の第６半導体層（ｐ型アノード層１１２）と、第５半導体層（ｐ型キャリア引き抜き層１０９）の表面において第２のゲート電極１１１と隣接して形成され、表面にエミッタ電極１０７が接触する第１導電型の第７半導体層（ｎ型カソード層１１３）と、第６半導体層（ｐ型アノード層１１２）の表面に形成されたアノード電極１１４と、を備えている。 As described above, the semiconductor device of this embodiment is a semiconductor device including the active region 115, the temperature detection unit 117, and the carrier extraction region 116 formed between the active region 115 and the temperature detection unit 117. Therefore, the active region 115 is formed on the first semiconductor layer (n-type bulk layer 101) of the first conductivity type (for example, n-type) and the first surface of the first semiconductor layer (n-type bulk layer 101). The second semiconductor layer (p-type channel layer 102) of the second conductivity type (for example, p-type) and the surface of the second semiconductor layer (p-type channel layer 102) penetrate the second semiconductor layer (p-type channel layer 102). And a plurality of first trenches 103 reaching the first semiconductor layer (n-type bulk layer 101) and a conductor formed inside the first trench 103 and an insulating film formed around the conductor. And a plurality of first gate electrodes 104 formed by the above, and a first conductivity type third semiconductor formed adjacent to the first gate electrode 104 on the surfaces of the second semiconductor layer (p-type channel layer 102). Layer (n-type source region 105), second semiconductor layer (p-type collector layer 106) of the second conductivity type formed on the second surface of the first semiconductor layer (n-type bulk layer 101), and second semiconductor Layer (p-type channel layer 102) and the third semiconductor layer (n-type source region 105) formed on the surface of the emitter electrode 107, and the fourth semiconductor layer (p-type collector layer 106) formed on the surface of the collector electrode 108, the carrier extraction region 116 is provided with a fifth conductivity type fifth semiconductor layer (p-type carrier extraction layer 109) on the surface of which the emitter electrode 107 is in contact, and the temperature detection unit 117 is provided with the carrier extraction region 116. A plurality of second trenches 110 formed adjacent to the plurality of second trenches 110, and a plurality of second trenches 110 including a conductor formed inside the second trench 110 and an insulating film formed around the conductor. Gate electrode 111, the second conductive type sixth semiconductor layer (p-type anode layer 112) sandwiched between the plurality of second gate electrodes 111, and the fifth semiconductor layer (p-type carrier extraction layer 109). ), a seventh semiconductor layer (n-type cathode layer 113) of the first conductivity type, which is formed adjacent to the second gate electrode 111 and is in contact with the emitter electrode 107, and a sixth semiconductor layer (p-type). An anode electrode 114 formed on the surface of the anode layer 112).

また、キャリア引き抜き領域１１６の第５半導体層（ｐ型キャリア引き抜き層１０９）は、アクティブ領域１１５と隣接し、第２半導体層（ｐ型チャネル層１０２）と一部を重複して形成されている。 The fifth semiconductor layer (p-type carrier extraction layer 109) in the carrier extraction region 116 is formed adjacent to the active region 115 and partially overlapping the second semiconductor layer (p-type channel layer 102 ). ..

本実施例によれば、ＩＧＢＴと同一の半導体基体に温度検出素子を設けた半導体装置において、温度センス電流への主電流の影響を抑制でき、高精度な温度検出が可能であり、なおかつ、ＩＧＢＴを製造する工程を兼用して温度検出素子を形成することで、低コストで温度検出素子を備えた半導体装置を製造することができる。 According to the present embodiment, in the semiconductor device in which the temperature detecting element is provided on the same semiconductor substrate as the IGBT, the influence of the main current on the temperature sensing current can be suppressed, highly accurate temperature detection can be performed, and the IGBT can be detected. By forming the temperature detecting element also using the step of manufacturing the temperature sensor, it is possible to manufacture a semiconductor device including the temperature detecting element at low cost.

図３を参照して、本発明の実施例２の半導体装置について説明する。図３は本実施例に係る半導体装置の部分断面図である。本実施例の特徴は、アクティブ領域１１５に形成される第１のゲート電極１０４の形状にある。第１のゲート電極１０４を構成する導電体の各々は、第１のトレンチ１０３の側壁と底部に対向しており、第１のトレンチ１０３の全域を充填している。つまり、第１のゲート電極１０４は、第１のトレンチ１０３の側壁と底部に対向して形成され、第１のトレンチ１０３の全域を充填しているトレンチゲート型ゲート電極である。 A semiconductor device according to a second embodiment of the present invention will be described with reference to FIG. FIG. 3 is a partial cross-sectional view of the semiconductor device according to this embodiment. The feature of this embodiment is the shape of the first gate electrode 104 formed in the active region 115. Each of the conductors forming the first gate electrode 104 faces the side wall and the bottom of the first trench 103 and fills the entire area of the first trench 103. That is, the first gate electrode 104 is a trench gate type gate electrode that is formed so as to face the side wall and the bottom of the first trench 103 and fills the entire area of the first trench 103.

すなわち、図３に示す半導体装置のアクティブ領域１１５は、トレンチゲート型のＩＧＢＴを構成している。その他の構成は、実施例１（図１）の半導体装置と同様である。 That is, the active region 115 of the semiconductor device shown in FIG. 3 constitutes a trench gate type IGBT. Other configurations are the same as those of the semiconductor device of the first embodiment (FIG. 1).

実施例１に係る半導体装置の作用効果の説明において示したように、本発明の本質は、ｐ型アノード層１１２とｎ型カソード層１１３が第２のゲート電極１１１を挟んで対向しており、以て、温度検出に用いるｐｎダイオードの電流経路が短いことにある。したがって、アクティブ領域１１５に形成される第１のゲート電極１０４の形状は本発明の作用効果を左右するものではない。図３に示すようにトレンチゲート型であっても何ら問題はなく、実施例１（図１）に示すサイドゲート型と同様の効果を得ることができる。 As described in the description of the function and effect of the semiconductor device according to the first embodiment, the essence of the present invention is that the p-type anode layer 112 and the n-type cathode layer 113 are opposed to each other with the second gate electrode 111 interposed therebetween. Therefore, the current path of the pn diode used for temperature detection is short. Therefore, the shape of the first gate electrode 104 formed in the active region 115 does not influence the operation and effect of the present invention. As shown in FIG. 3, there is no problem even if it is a trench gate type, and the same effect as that of the side gate type shown in Example 1 (FIG. 1) can be obtained.

図４を参照して、本発明の実施例３の半導体装置について説明する。図４は本実施例に係る半導体装置の部分断面図である。本実施例の特徴は、アクティブ領域１１５に形成される第１のゲート電極１０４と、温度検出部１１７に形成される第２のゲート電極１１１とが、電気的に接続されていないことにある。その他の構成は、実施例１（図１）の半導体装置と同様である。 A semiconductor device according to a third embodiment of the present invention will be described with reference to FIG. FIG. 4 is a partial cross-sectional view of the semiconductor device according to this embodiment. The feature of the present embodiment is that the first gate electrode 104 formed in the active region 115 and the second gate electrode 111 formed in the temperature detection unit 117 are not electrically connected. Other configurations are the same as those of the semiconductor device of the first embodiment (FIG. 1).

これまでの説明で明らかなように、本発明において第１のゲート電極１０４と第２のゲート電極１１１が電気的に接続され、同時にオン・オフすることは、必ずしも必要ではない。そこで、本実施例のように第１のゲート電極１０４と第２のゲート電極１１１とを個別に（互いに独立して）制御できるように構成しておき、第１のゲート電極１０４をアクティブ領域１１５を電力変換の用に供するためにオン・オフ制御し、第１のゲート電極１０４がオン状態にある任意のタイミングで、第２のゲート電極１１１をオンさせることで温度検出部１１７にｐｎダイオードを形成し、半導体装置の温度を取得してもよい。 As is apparent from the above description, in the present invention, it is not always necessary that the first gate electrode 104 and the second gate electrode 111 are electrically connected and turned on and off at the same time. Therefore, as in the present embodiment, the first gate electrode 104 and the second gate electrode 111 are configured so as to be individually (independently) controlled, and the first gate electrode 104 is set to the active region 115. Is turned on and off to be used for power conversion, and the second gate electrode 111 is turned on at an arbitrary timing when the first gate electrode 104 is in an on state, so that a pn diode is attached to the temperature detection unit 117. It may be formed and the temperature of the semiconductor device may be acquired.

本実施例によれば、実施例１の効果に加え、温度検出部１１７による温度検出のタイミングを任意に設定することができる。 According to the present embodiment, in addition to the effect of the first embodiment, the temperature detection timing by the temperature detection unit 117 can be set arbitrarily.

図５を参照して、本発明の実施例４の半導体装置について説明する。図５は本実施例に係る半導体装置の部分断面図である。本実施例の特徴は、例えば図１に示した本発明の実施例１に係る半導体装置において、ｐ型キャリア引き抜き層１０９が形成されていた場所に、それに代えて、ｐ型チャネル層１０２が形成されていることにある。 A semiconductor device according to a fourth embodiment of the present invention will be described with reference to FIG. FIG. 5 is a partial cross-sectional view of the semiconductor device according to this embodiment. The feature of this embodiment is that, for example, in the semiconductor device according to the first embodiment of the present invention shown in FIG. 1, a p-type channel layer 102 is formed in place of the p-type carrier extraction layer 109. Is being done.

既に述べたように、本発明においてｐ型キャリア引き抜き層１０９を設けることは、温度検出の精度を高めるために有効であるが、必須ではない。本発明の本質は、ｐ型アノード層１１２とｎ型カソード層１１３が第２のゲート電極１１１を挟んで対向しており、以て、温度検出に用いるｐｎダイオードの電流経路が短いことにあるからである。したがって、本実施例のように、キャリア引き抜き層に代えてｐ型チャネル層１０２が形成されていてもよい。 As described above, the provision of the p-type carrier extraction layer 109 in the present invention is effective for increasing the accuracy of temperature detection, but it is not essential. The essence of the present invention is that the p-type anode layer 112 and the n-type cathode layer 113 are opposed to each other with the second gate electrode 111 interposed therebetween, and thus the current path of the pn diode used for temperature detection is short. Is. Therefore, as in this embodiment, the p-type channel layer 102 may be formed instead of the carrier extraction layer.

つまり、本実施例では、キャリア引き抜き領域１１６の第５半導体層は、第２半導体層（ｐ型チャネル層１０２）と同一の工程で形成され、同一の不純物濃度である。 That is, in this embodiment, the fifth semiconductor layer of the carrier extraction region 116 is formed in the same step as the second semiconductor layer (p-type channel layer 102) and has the same impurity concentration.

なお、ｐ型チャネル層１０２はｐ型キャリア引き抜き層１０９と同じくｐ型の半導体層であるから、その効果は限定されるものの、ｐ型キャリア引き抜き層１０９と同様の効果を発揮することができる。その限定された効果で十分であれば、本実施例のように構成した場合、ｐ型キャリア引き抜き層１０９を導入せずに済む分、半導体装置の構成が簡単となり、低コストとすることができる。 Since the p-type channel layer 102 is a p-type semiconductor layer like the p-type carrier extraction layer 109, its effect is limited, but the same effect as the p-type carrier extraction layer 109 can be exhibited. If the limited effect is sufficient, in the case of the configuration according to the present embodiment, it is not necessary to introduce the p-type carrier extraction layer 109, so that the configuration of the semiconductor device is simple and the cost can be reduced. ..

図６を参照して、本発明の実施例５の電力変換装置について説明する。図６は本実施例に係る電力変換装置の回路図である。本実施例で示す電力変換装置は、温度検出部を有する複数の半導体装置６０１と、複数の還流ダイオード６０２と、電圧源６０３からなり、誘導性負荷（モータ）６０４に接続されている。 A power converter according to a fifth embodiment of the present invention will be described with reference to FIG. FIG. 6 is a circuit diagram of the power conversion device according to this embodiment. The power conversion device shown in this embodiment includes a plurality of semiconductor devices 601 each having a temperature detection unit, a plurality of freewheeling diodes 602, and a voltage source 603, and is connected to an inductive load (motor) 604.

半導体装置６０１と還流ダイオード６０２は逆並列に接続され、一つのアームを形成している。そして、二つのアームが直列に接続され、一つの相を形成している。本実施例で示す電力変換装置は、三つの相からなる。電圧源６０３は、各相と並列に接続され、電力の供給源となる。誘導性負荷６０４は、各相を形成する二つのアーム間に接続されている。 The semiconductor device 601 and the free wheeling diode 602 are connected in anti-parallel and form one arm. And two arms are connected in series and form one phase. The power converter shown in this embodiment has three phases. The voltage source 603 is connected in parallel with each phase and serves as a power supply source. The inductive load 604 is connected between the two arms forming each phase.

つまり、本実施例の電力変換装置は、複数のスイッチング素子（半導体装置６０１）と、複数の還流ダイオード６０２と、電圧源６０３と、を備え、スイッチング素子（半導体装置６０１）と還流ダイオード６０２とが逆並列に接続されて１個のアームを構成し、そのアームが２個直列に接続されて相を構成し、３個の相がそれぞれ電圧源６０３と並列に接続され、３個の相の各々の２個のアーム間に、誘導性負荷（モータ）６０４が接続される電力変換装置であって、複数のスイッチング素子（半導体装置６０１）の各々に、本発明の半導体装置を適用する。 That is, the power converter of the present embodiment includes a plurality of switching elements (semiconductor device 601), a plurality of freewheeling diodes 602, and a voltage source 603, and the switching elements (semiconductor device 601) and freewheeling diode 602 are combined. They are connected in anti-parallel to form one arm, two of the arms are connected in series to form a phase, and the three phases are connected in parallel with the voltage source 603, and each of the three phases is connected. The semiconductor device of the present invention is applied to each of a plurality of switching elements (semiconductor device 601), which is a power conversion device in which an inductive load (motor) 604 is connected between the two arms.

これにより、高精度かつ低コストに半導体装置の温度検出が可能となる電力変換装置が提供できる。 Accordingly, it is possible to provide a power conversion device that can detect the temperature of the semiconductor device with high accuracy and low cost.

図７を参照して、本発明の実施例６の半導体装置について説明する。図７は本実施例に係る半導体装置の部分断面図である。本実施例では、半導体装置の構造は実施例１に係る半導体装置と同一である。既に述べたように、本発明が提供する半導体装置を用いて温度を検出する場合、例えばアノード電極１１４に、アノード電極１１４に電流を流し込む向きの電流源を接続した状態で、エミッタ電極１０７の電位を基準とし、アノード電極１１４の電位を測定する、などの方法がとられると述べた。 A semiconductor device according to a sixth embodiment of the present invention will be described with reference to FIG. FIG. 7 is a partial sectional view of the semiconductor device according to the present embodiment. In this embodiment, the structure of the semiconductor device is the same as that of the semiconductor device according to the first embodiment. As described above, when the temperature is detected using the semiconductor device provided by the present invention, for example, the potential of the emitter electrode 107 is changed in the state where the current source for flowing the current into the anode electrode 114 is connected to the anode electrode 114. It is described that a method such as measuring the potential of the anode electrode 114 with reference to

しかしながら、温度検出の方法は上記の方法に限定されるものではなく、例えば図７に示すような方法であってもよい。図７に示す実施例では、アノード電極１１４に抵抗７０１と、電圧源７０２とが直列に接続されている。 However, the method of temperature detection is not limited to the above method, and may be the method shown in FIG. 7, for example. In the embodiment shown in FIG. 7, a resistor 701 and a voltage source 702 are connected in series to the anode electrode 114.

ここで、抵抗７０１の抵抗値を、温度検出に用いるｐｎダイオードの抵抗値と比較して十分に大きい値として選択しておく。この状態で、エミッタ電極１０７の電位を基準とし、アノード電極１１４の電位を測定する。温度検出に用いるｐｎダイオードの抵抗値は、半導体装置の温度により様々に変化し得るが、抵抗７０１の抵抗値がそれと比較して十分に大きければ、電圧源７０２からｐｎダイオードに供される電流の大きさは、主として抵抗７０１により制限され、ほぼ一定値とみなせる。 Here, the resistance value of the resistor 701 is selected as a sufficiently large value as compared with the resistance value of the pn diode used for temperature detection. In this state, the potential of the anode electrode 114 is measured with the potential of the emitter electrode 107 as a reference. The resistance value of the pn diode used for temperature detection may change variously depending on the temperature of the semiconductor device. However, if the resistance value of the resistor 701 is sufficiently larger than that, the current supplied from the voltage source 702 to the pn diode may be changed. The size is mainly limited by the resistance 701 and can be regarded as a substantially constant value.

すなわち、本実施例に示す方法で、アノード電極１１４に電流源を接続した場合と等価な状態とすることができる。一般的に、電流源と比較して電圧源の方が容易に、かつ低コストに用意することができるため、本実施例で示す温度検出の方法は簡便であり、有用である。 That is, with the method shown in this embodiment, a state equivalent to the case where a current source is connected to the anode electrode 114 can be obtained. In general, a voltage source can be prepared more easily and at a lower cost than a current source, and thus the temperature detection method shown in this embodiment is simple and useful.

なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。 It should be noted that the present invention is not limited to the above-described embodiments, but includes various modifications. For example, the above-described embodiments have been described in detail in order to explain the present invention in an easy-to-understand manner, and are not necessarily limited to those having all the configurations described. Further, a part of the configuration of a certain embodiment can be replaced with the configuration of another embodiment, and the configuration of another embodiment can be added to the configuration of a certain embodiment. Further, with respect to a part of the configuration of each embodiment, other configurations can be added/deleted/replaced.

１０１…ｎ型バルク層
１０２…ｐ型チャネル層
１０３…（第１の）トレンチ
１０４…（第１の）ゲート電極
１０５…ｎ型ソース領域
１０６…ｐ型コレクタ層
１０７…エミッタ電極
１０８…コレクタ電極
１０９…ｐ型キャリア引き抜き層
１１０…（第２の）トレンチ
１１１…（第２の）ゲート電極
１１２…ｐ型アノード層
１１３…ｎ型カソード層
１１４…アノード電極
１１５…アクティブ領域
１１６…キャリア引き抜き領域
１１７…温度検出部
６０１…（温度検出部を有する）半導体装置
６０２…還流ダイオード
６０３…電圧源
６０４…誘導性負荷（モータ）
７０１…抵抗
７０２…電圧源 101... N-type bulk layer 102... P-type channel layer 103... (First) trench 104... (First) gate electrode 105... N-type source region 106... P-type collector layer 107... Emitter electrode 108... Collector electrode 109 ... p-type carrier extraction layer 110 ... (second) trench 111 ... (second) gate electrode 112 ... p-type anode layer 113 ... n-type cathode layer 114 ... anode electrode 115 ... active region 116 ... carrier extraction region 117 ... Temperature detection unit 601... (Semiconductor device having temperature detection unit) 602... Reflux diode 603... Voltage source 604... Inductive load (motor)
701... Resistor 702... Voltage source

Claims

アクティブ領域と、温度検出部と、前記アクティブ領域および前記温度検出部の間に形成されたキャリア引き抜き領域と、を有する半導体装置であって、
前記アクティブ領域は、第１導電型の第１半導体層と、
前記第１半導体層の第１表面に形成された第２導電型の第２半導体層と、
前記第２半導体層の表面から前記第２半導体層を貫通して前記第１半導体層まで達する複数の第１のトレンチと、
前記第１のトレンチの内側に形成された導電体及び前記導電体の周囲に形成された絶縁膜を含んで構成される複数の第１のゲート電極と、
前記第２半導体層の表面において、前記第１のゲート電極と隣接して形成された第１導電型の第３半導体層と、
前記第１半導体層の第２表面に形成された第２導電型の第４半導体層と、
前記第２半導体層と前記第３半導体層の表面に形成されたエミッタ電極と、
前記第４半導体層の表面に形成されたコレクタ電極と、を備え、
前記キャリア引き抜き領域は、表面に前記エミッタ電極が接触する第２導電型の第５半導体層を備え、
前記温度検出部は、前記キャリア引き抜き領域と隣接して形成された複数の第２のトレンチと、
前記第２のトレンチの内側に形成された導電体及び前記導電体の周囲に形成された絶縁膜を含んで構成される複数の第２のゲート電極と、
前記複数の第２のゲート電極に挟まれて形成された第２導電型の第６半導体層と、
前記第５半導体層の表面において、前記第２のゲート電極と隣接して形成され、表面に前記エミッタ電極が接触する第１導電型の第７半導体層と、
前記第６半導体層の表面に形成されたアノード電極と、を備えることを特徴とする半導体装置。 A semiconductor device having an active region, a temperature detection unit, and a carrier extraction region formed between the active region and the temperature detection unit,
The active region includes a first conductive type first semiconductor layer,
A second semiconductor layer of the second conductivity type formed on the first surface of the first semiconductor layer;
A plurality of first trenches that extend from the surface of the second semiconductor layer to the first semiconductor layer through the second semiconductor layer;
A plurality of first gate electrodes each including a conductor formed inside the first trench and an insulating film formed around the conductor;
A third semiconductor layer of a first conductivity type formed adjacent to the first gate electrode on a surface of the second semiconductor layer;
A second semiconductor layer of the second conductivity type formed on the second surface of the first semiconductor layer;
An emitter electrode formed on the surfaces of the second semiconductor layer and the third semiconductor layer,
A collector electrode formed on the surface of the fourth semiconductor layer,
The carrier extraction region includes a fifth semiconductor layer of the second conductivity type, the surface of which is in contact with the emitter electrode.
The temperature detection unit includes a plurality of second trenches formed adjacent to the carrier extraction region,
A plurality of second gate electrodes configured to include a conductor formed inside the second trench and an insulating film formed around the conductor;
A second conductive type sixth semiconductor layer sandwiched between the plurality of second gate electrodes;
A seventh semiconductor layer of a first conductivity type formed adjacent to the second gate electrode on the surface of the fifth semiconductor layer, and in contact with the emitter electrode on the surface;
A semiconductor device, comprising: an anode electrode formed on the surface of the sixth semiconductor layer.

請求項１に記載の半導体装置であって、
前記キャリア引き抜き領域の前記第５半導体層は、前記アクティブ領域と隣接し、前記第２半導体層と一部を重複して形成されていることを特徴とする半導体装置。 The semiconductor device according to claim 1, wherein
The semiconductor device, wherein the fifth semiconductor layer in the carrier extraction region is adjacent to the active region and partially overlaps with the second semiconductor layer.

請求項１に記載の半導体装置であって、
前記キャリア引き抜き領域の前記第５半導体層は、前記第２半導体層と同一工程で形成され、同一不純物濃度であることを特徴とする半導体装置。 The semiconductor device according to claim 1, wherein
The fifth semiconductor layer in the carrier extraction region is formed in the same process as the second semiconductor layer and has the same impurity concentration.

請求項１に記載の半導体装置であって、
前記第１のゲート電極と前記第２のゲート電極が互いに電気的に接続されていることを特徴とする半導体装置。 The semiconductor device according to claim 1, wherein
A semiconductor device, wherein the first gate electrode and the second gate electrode are electrically connected to each other.

請求項１に記載の半導体装置であって、
前記第１のゲート電極と前記第２のゲート電極が互いに独立して制御可能に構成されていることを特徴とする半導体装置。 The semiconductor device according to claim 1, wherein
A semiconductor device, wherein the first gate electrode and the second gate electrode are controllable independently of each other.

請求項１に記載の半導体装置であって、
前記第１のゲート電極は、前記第１のトレンチの側壁と底部角に対向して形成された導電体および前記導電体の周囲に形成された絶縁膜を含んで構成されるサイドゲート型ゲート電極であることを特徴とする半導体装置。 The semiconductor device according to claim 1, wherein
The first gate electrode is a side gate type gate electrode configured to include a conductor formed to face a sidewall of the first trench and a bottom corner, and an insulating film formed around the conductor. Is a semiconductor device.

請求項１に記載の半導体装置であって、
前記第１のゲート電極は、前記第１のトレンチの側壁と底部に対向して形成され、前記第１のトレンチの全域を充填しているトレンチゲート型ゲート電極であることを特徴とする半導体装置。 The semiconductor device according to claim 1, wherein
The semiconductor device, wherein the first gate electrode is a trench gate type gate electrode that is formed so as to face a sidewall and a bottom of the first trench and fills the entire area of the first trench. ..

請求項１に記載の半導体装置であって、
前記アノード電極に、当該アノード電極に電流を流し込む向きの電流源を接続した状態で、前記エミッタ電極の電位を基準として前記アノード電極の電位を測定することで、前記半導体装置の温度を検出することを特徴とする半導体装置。 The semiconductor device according to claim 1, wherein
Detecting the temperature of the semiconductor device by measuring the potential of the anode electrode with the potential of the emitter electrode as a reference in a state where a current source that directs a current to the anode electrode is connected to the anode electrode. A semiconductor device characterized by.

請求項１に記載の半導体装置であって、
前記アノード電極に、前記温度検出部に形成されるｐｎダイオードの抵抗値よりも大きな抵抗値を有する抵抗を介して電圧源を直列に接続した状態で、前記エミッタ電極の電位を基準として前記アノード電極の電位を測定することで、前記半導体装置の温度を検出することを特徴とする半導体装置。 The semiconductor device according to claim 1, wherein
A voltage source is connected in series to the anode electrode through a resistor having a resistance value larger than that of a pn diode formed in the temperature detection unit, and the anode electrode is based on the potential of the emitter electrode. A semiconductor device, wherein the temperature of the semiconductor device is detected by measuring the potential of the semiconductor device.

複数のスイッチング素子と、
複数の還流ダイオードと、
電圧源と、を備え、
前記スイッチング素子と前記還流ダイオードとが逆並列に接続されて１個のアームを構成し、
前記アームが２個直列に接続されて相を構成し、
３個の前記相がそれぞれ前記電圧源と並列に接続され、
前記３個の相の各々の前記２個のアーム間に、誘導性負荷が接続される電力変換装置であって、
前記複数のスイッチング素子の各々に、請求項１から９のいずれか１項に記載の半導体装置を用いることを特徴とする電力変換装置。 Multiple switching elements,
A plurality of freewheeling diodes,
And a voltage source,
The switching element and the free wheeling diode are connected in anti-parallel to form one arm,
The two arms are connected in series to form a phase,
Three said phases each connected in parallel with said voltage source,
A power converter in which an inductive load is connected between the two arms of each of the three phases,
A power converter comprising the semiconductor device according to any one of claims 1 to 9 for each of the plurality of switching elements.