JP2020072084A - 電界発光表示装置 - Google Patents

電界発光表示装置 Download PDF

Info

Publication number
JP2020072084A
JP2020072084A JP2019153518A JP2019153518A JP2020072084A JP 2020072084 A JP2020072084 A JP 2020072084A JP 2019153518 A JP2019153518 A JP 2019153518A JP 2019153518 A JP2019153518 A JP 2019153518A JP 2020072084 A JP2020072084 A JP 2020072084A
Authority
JP
Japan
Prior art keywords
bank
light emitting
region
display device
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019153518A
Other languages
English (en)
Other versions
JP6827504B2 (ja
Inventor
ソンビン シム，
Sungbin Shim
ソンビン シム，
スヒョン キム，
Suhyeon Kim
スヒョン キム，
ユチョル ヤン，
Yucheol Yang
ユチョル ヤン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of JP2020072084A publication Critical patent/JP2020072084A/ja
Application granted granted Critical
Publication of JP6827504B2 publication Critical patent/JP6827504B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】漏洩電流に起因する画像品質の低下を軽減する。【解決手段】第１サブ画素及び第２サブ画素を備えた基板１００、基板１００上に備えられた平坦化層２７０、平坦化層２７０上で第１サブ画素に備えられた第１電極３１０、及び第２サブ画素に備えられた第１電極３２０、第１サブ画素の第１電極３１０と第２サブ画素の第１電極３２０の間に備えられたバンク４００、第１電極及びバンク４００上に備えられた発光層５００、および発光層５００上に備えられた第２電極６００を含んでなり、平坦化層２７０は、バンク４００と重畳する領域に複数個の窪みＧが備えられていて、バンク４００は、複数個の窪みの中で一部の窪みＧと重畳する領域にバンクホール４５０が備えられていて、バンクホール４５０は、第１サブ画素と第２サブ画素間の境界に沿って延長されている電界発光表示装置を提供する。【選択図】図３

Description

本発明は、電界発光表示装置に関するものであり、より詳細には、白色光を発光する電界発光表示装置に関するものである。
電界発光表示装置は、アノード電極とカソード電極の間に発光層が形成された構造からなり、前記二つの電極間の電界により前記発光層が発光することによって画像を表示する装置である。
前記発光層は、電子と正孔の結合によりエキシトン（exciton）が生成され、生成されたエキシトンが励起状態（excited state）から基底状態（ground state）に落ちながら発光する有機物からなり得、量子ドット（Quantum dot）のような無機物からもなり得る。
前記発光層は、サブ画素ごとに異なる色、例えば、赤色、緑色、および青色の光を発光するように形成することができ、サブ画素ごとに同じ色、例えば、白色の光を発光するように形成することもできる。
前記発光層がサブ画素ごとに異なる色の光を発光する場合には、所定のマスクを用いて、サブ画素ごとに異なる発光層を蒸着しなければならないので、マスク工程が追加されるという限界があり、また、マスクを精密にアラインしていない場合、発光層をサブ画素ごとに精密に蒸着することが難しいという問題がある。
それに対して、前記発光層がサブ画素ごとに同じ色、例えば、白色の光が発光する場合には、前記発光層のパターン形成のためのマスクが必要ないので、マスク工程による問題が発生しない。
しかし、マスク工程なしに、サブ画素ごとに同じ色の光を発光する発光層を形成する場合において、互いに隣接するサブ画素間で発光層を介して電荷が移動して漏洩電流が発生し、それによって画像品質が低下するという問題がある。
本発明は、前述した従来の問題点を解決するために考案されたものであり、本発明は、漏洩電流に起因する画像品質の低下を軽減することができる電界発光表示装置を提供することを目的とする。
前記目的を達成するために、本発明は、第1サブ画素及び第2サブ画素を備えた基板、前記基板上に備えられた平坦化層、前記平坦化層上で前記第1サブ画素及び前記第2サブ画素にそれぞれ備えられた第1電極、前記第1サブ画素の第1電極と前記第2サブ画素の第1電極の間に備えられたバンク、前記第1電極及び前記バンク上に備えられた発光層、および前記発光層上に備えられた第2電極を含んでなり、前記平坦化層は、前記バンクと重畳する領域に複数個の窪みが備えられていて、前記バンクは、前記複数個の窪みの中で、一部の窪みと重畳する領域にバンクホールが備えられていて、前記バンクホールは、前記第1サブ画素と前記第2サブ画素間の境界に沿って延長されている電界発光表示装置を提供する。
本発明は、また、第1サブ画素及び第2サブ画素を備えた基板、前記第1サブ画素と前記第2サブ画素間の境界に備えられたバンクが位置するバンク領域、前記バンク領域によって定義され、前記第1サブ画素及び前記第2サブ画素のそれぞれに備えられた発光領域、前記第1サブ画素と前記第2サブ画素間の境界に沿って延長され、前記バンクを貫通するバンクホールが位置するバンクホール領域、前記バンクホール領域の下で、前記バンクホール領域と重畳し、複数個の窪みを備えた窪み形成領域を含んでなる電界発光表示装置を提供する。
本発明の一実施例に係ると、隣接するサブ画素間の境界領域にバンクホールが備えられ、前記バンクホールの下には、前記複数個の窪みが備えられているので、前記バンクホールと重畳する領域で発光層の少なくとも一部が断絶され得るため、隣接するサブ画素間の漏洩電流の発生を防止することができ、それによって漏洩電流に起因する画像品質低下の問題が解消され得る。
本発明の一実施例に係る電界発光表示装置の概略的な平面図である。 図1のA領域を拡大した図であり、図1に平坦化層を追加で示したものである。 本発明の一実施例に係る電界発光表示装置の概略的な断面図で、図2のABラインの断面図である。 本発明の一実施例に係る電界発光表示装置の概略的な断面図で、図2のCDラインの断面図である。 本発明の他の実施例に係る電界発光表示装置の概略的な平面図で、図1のA領域に該当し、図1に平坦化層を追加で示したものである。 本発明の他の実施例に係る電界発光表示装置の概略的な断面図で、図5のABラインの断面図である。 本発明の他の実施例に係る電界発光表示装置の概略的な断面図で、これは、図5のCDラインの断面図である。 本発明のまた他の実施例に係る電界発光表示装置の概略的な平面図で、図1のA領域に該当し、図1に平坦化層を追加で示したものである。 本発明のまた他の実施例に係る電界発光表示装置の概略的な平面図で、図1のA領域に該当し、図1に平坦化層を追加で示したものである。 本発明のまた他の実施例に係る電界発光表示装置に関するものであり、これはヘッドマウント表示（HMD）装置に関するものである。 本発明のまた他の実施例に係る電界発光表示装置に関するものであり、これはヘッドマウント表示（HMD）装置に関するものである。 本発明のまた他の実施例に係る電界発光表示装置に関するものであり、これはヘッドマウント表示（HMD）装置に関するものである。
本発明の利点および特徴、そしてそれらを達成する方法は添付する図面と共に詳細に後述されている実施例を参照すると明確になるだろう。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、異なる多様な形態で具現されるものであり、単に本実施例は、本発明の開示が完全にし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されているものであり、本発明は、請求項の範疇によって定義されるだけである。
本発明の実施例を説明するための図に開示された形状、大きさ、比率、角度、数などは例示的なものなので、本発明は、図に示した事項に限定されるものではない。明細書全体にわたって同一参照符号は同一の構成要素を指す。また、本発明を説明するにおいて、関連する公知技術に対する詳細な説明が本発明の要旨を不必要に曖昧にすると判断された場合、その詳細な説明は省略する。本明細書で言及した「含む」、「有する」、「からなる」などが使用されている場合は、「〜だけ」が使用されていない限り、他の部分が追加され得る。構成要素を単数表現の場合に特に明示的な記載事項がない限り、複数が含まれる場合を含む。
構成要素を解釈するに当たり、別途の明示的な記載がなくても誤差の範囲を含むものと解釈する。
位置関係の説明である場合には、例えば、「〜の上に」、「〜の上部に」、「〜の下部に」、「〜の隣に」など2つの部分の位置関係が説明されている場合は、「すぐに」または「直接」が使用されていない限り、二つの部分の間に一つ以上の他の部分が位置することもできる。
時間の関係に対する説明である場合には、例えば、「〜の後」、「〜に続いて」、「〜次の」、「〜前に」などで時間的前後関係が説明されている場合は、「すぐに」または「直接」が使用されていない限り、連続していない場合も含むことができる。
第1、第2などが多様な構成要素を記述するために使用されるが、これらの構成要素はこれらの用語によって制限されない。これらの用語は、ただ一つの構成要素を他の構成要素と区別するために使用されるものである。したがって、以下に記載されている第1構成要素は、本発明の技術的思想内で第2構成要素であることもある。
本発明の一部の実施例のそれぞれの特徴が部分的または全体的に互いに結合または組み合わせ可能で、技術的に多様な連動および駆動が可能であり、各実施例が互いに独立して実施可能であり得、関連の関係で一緒に実施することもできる。
以下、図を参照して、本発明の好ましい実施例について詳細に説明することにする。
図1は、本発明の一実施例に係る電界発光表示装置の概略的な平面図である。
図1に示すように、本発明の一実施例に係る電界発光表示装置は、基板１００、第1電極３１０、３２０、３３０、およびバンク４００を含んでなる。
前記基板１００上には、複数のサブ画素（P1、P2、P3）が形成されている。
前記複数のサブ画素（P1、P2、P3）は、第1サブ画素（P1）、第2サブ画素（P2）および第3サブ画素（P3）を含んでなる。前記第1サブ画素（P1）、第2サブ画素（P2）および第3サブ画素（P3）が横方向に順に配列されることで、第1サブ画素（P1）と前記第2サブ画素（P2）は、互いに隣接するように配置され、前記第2サブ画素（P2）と第3サブ画素（P3）も互いに隣接するように配置され得る。前記第1サブ画素（P1）は、赤色（R）、緑色（G）及び青色（B）のうちいずれか一つの光を放出するように備えられ、前記第2サブ画素（P2）は、赤色（R）、緑色（G）及び青色（B）の中で、他の一つの光を放出するように備えられ、前記第3サブ画素（P3）は、赤色（R）、緑色（G）及び青色（B）のうち、残りの一つの光を放出するように備えることができる。
縦方向には同じ色の光を放出するサブ画素（P1、P2、P3）が一列に配列され得るが、必ずしもそれに限定されるものではない。前記複数のサブ画素（P1、P2、P3）の配列構造は、当業界に公知された多様な構造に変更することができる。
前記第1電極３１０、３２０、３３０は、個々のサブ画素（P1、P2、P3）ごとにパターン形成されている。すなわち、第1サブ画素（P1）に一つの第1電極３１０が形成されていて、第2サブ画素（P2）の他の一つの第1電極３２０が形成されていて、第3サブ画素（P3）にもう一つの第1電極３３０が形成されている。前記第1電極３１０、３２０、３３０は、電界発光表示装置の陽極として機能することができる。前記第1電極３１０、３２０、３３０は、四角形の構造からなり得るが、必ずしもそれに限定されるものではなく、当業界に公知された多様な構造に変更することができる。
前記バンク４００は、前記第1電極３１０、３２０、３３０の端を覆いながら、複数のサブ画素（P1、P2、P3）間の境界領域に形成される。前記バンク４００は、上下左右に隣接する複数のサブ画素（P1、P2、P3）間の境界領域に形成されることによって、全体的にマトリックス構造で形成することができる。前記バンク４００によって、複数のサブ画素（P1、P2、P3）に発光領域（EA）が定義される。すなわち、前記バンク４００によって覆われずに露出した前記第1電極３１０、３２０、３３０の露出領域が発光領域（EA）を構成することになる。
前記バンク４００には、バンクホール４５０が備えられている。前記バンクホール４５０は、前記バンク４００の所定の領域が上下方向に貫通して形成され得る。それによって、前記バンクホール４５０の領域には、前記バンク４００を構成する物質が形成されず、前記バンク４００の下に形成される平坦化層が露出し得る。
前記バンクホール４５０は、前記複数のサブ画素（P1、P2、P3）間の境界領域に形成され、それによって前記バンクホール４５０は、前記発光領域（EA）と重畳しないように形成され、特に前記第1電極３１０、３２０、３３０と重畳しないように形成することができる。
詳細には、前記バンクホール４５０は、前記複数のサブ画素（P1、P2、P3）間の境界領域に沿って延長され、前記バンク４００と同様に、全体的にマトリックス構造で形成することができる。したがって、前記バンクホール４５０は、第1方向、例として上下方向に延長された第1バンクホール４５１、及び第2方向、例として左右方向に延長された第2バンクホール４５２を含んでなる。前記第1バンクホール４５１は、互いに隣接する第1サブ画素（P1）と第2サブ画素（P2）の間、および互いに隣接する第2サブ画素（P2）と第3サブ画素（P3）の間に形成することができる。また、前記第2バンクホール４５２は、互いに隣接する一つの第1サブ画素（P1）と他の一つの第1サブ画素（P1）の間、互いに隣接する一つの第2サブ画素（P2）と他の一つの第2サブ画素（P2）、および互いに隣接する一つの第3サブ画素（P3）と他の一つの第3サブ画素（P3）の間に形成され得る。
前記バンクホール４５０は、幅が一定ではない。詳細には、前記バンクホール４５０は、第1幅（D1）を有する領域および第2幅（D2）を有する領域を備えることができる。前記バンクホール４５０の幅（D1、D2）は、前記バンクホール４５０の延長方向と垂直方向での距離を意味する。したがって、上下方向に延びる第1バンクホール４５１の場合には、左右方向の距離に該当する第1幅（D1）及び第2幅（D2）を有することができ、左右方向に延びる第2バンクホール４５２の場合には、上下方向の距離に該当する第1幅（D1）及び第2幅（D2）を有することができる。ここで、前記第2バンクホール４５２の幅（D1、D2）は、位置によって異なるように形成される。後述する断面図を介して分かるように、平面図上でバンクホール４５０の幅（D1、D2）は、前記バンク４００の上面に備えられるバンクホール４５０の入口領域の幅（D1、D2）に該当する。
詳細には、前記バンクホール４５０の幅（D1、D2）は、相対的に大きな第1幅（D1）および相対的に小さな第2幅（D2）を含む。また、前記バンクホール４５０は、前記第1幅（D1）から前記第2幅（D2）方向に漸次的に幅が小さくなる領域を備える。特に、前記バンクホール４５０の幅（D1、D2）を定義することになる前記バンクホール４５０の一端４５０aと他端４５０bはそれぞれ、前記バンクホール４５０の延長方向に沿って波動柄構造または波柄構造からなり得、それによって前記バンクホール４５０は、その幅が漸次に増加した後、漸次に減少することが繰り返される波動柄構造または波柄構造をなして、サブ画素（P1、P2、P3）間の境界に沿って延長され得る。ここで、前記バンクホール４５０の一端４５０aと他端４５０bが最も近接した位置での前記バンクホール４５０の幅が前記第2幅（D2）になり、前記バンクホール４５０の一端４５０aと他端４５０bが最も離れた位置での前記バンクホール４５０の幅が、前記第1幅（D1）になる。
このようなバンクホール４５０は、隣接するサブ画素（P1、P2、P3）間に漏洩電流が発生することを防止する役割をする。高解像度を実現するために、サブ画素（P1、P2、P3）間の間隔が稠密に構成された場合において、いずれか一つのサブ画素（P1、P2、P3）内の発光層で発光した場合、その発光層内の電荷が隣接する他のサブ画素（P1、P2、P3）内の発光層に移動して漏洩電流が発生する可能性がある。
したがって、本発明の一実施例では、サブ画素（P1、P2、P3）間の境界にバンクホール４５０を形成することにより、前記バンクホール４５０と重畳する領域で、前記発光層の一部が断絶すようにして、隣接するサブ画素（P1、P2、P3）間で漏洩電流が発生することを防止することができる。
図2は図1のA領域を拡大した図であり、図1に平坦化層２７０を追加で示したものである。
図2を参照すると、第1サブ画素（P1）に一つの第1電極３１０が形成されていて、第2サブ画素（P2）に他の一つの第1電極３２０が形成されていて、前記第1電極３１０、３２０の端を覆いながら第1サブ画素（P1）と第2サブ画素（P2）間の境界領域にバンク４００が形成されていて、前記バンク４００には、バンクホール４５０が形成されている。
前記バンク４００によって覆われずに露出する第1電極３１０、３２０の領域が発光領域（EA）になり、前記バンク４００が形成された領域がバンク領域（BA）になり、互いに隣接する一つの第1電極３１０と、他の一つの第2電極３２０の間で前記バンク４００が形成されない領域がバンクホール領域（BHA）となる。
前記第1電極３１０、３２０と前記バンク４００の下には、平坦化層２７０が形成されている。前記平坦化層２７０は、窪み形成領域（GA）および窪み未形成領域（NGA）を含んでなる。
前記窪み形成領域（GA）は、前記バンク領域（BA）及び前記バンクホール領域（BHA）と重畳し、また、前記発光領域（EA）とも一部重畳することができる。前記窪み形成領域（GA）には、前記平坦化層２７０の上面に複数個の窪み（Groove;G）が形成されている。
前記複数個の窪み（G）は、前記平坦化層２７０を上下方向に貫通しないで、前記平坦化層２７０の上面に凹形態からなり得る。前記複数個の窪み（G）は、平面図上で円形状からなり得るが、必ずしもそれに限定されるものではなく楕円形状からなることもあり、場合によっては、多角形構造からなることもある。
前記複数個の窪み（G）の間には、前記平坦化層２７０の上面が平らな複数個の第1平坦面（F1）を備える。したがって、前記窪み形成領域（GA）は、前記複数個の窪み（G）と前記複数個の第1平坦面（F1）が備えられる。
前記複数個の窪み（G）は、前記バンクホール４５０の延長方向と垂直方向に配列された（C1、C2、C3、C4、C5）の形態を有するように配置され得る。それぞれの列（C1、C2、C3、C4、C5）には、複数個の窪み（G）を一列に配列することができる。それぞれの列（C1、C2、C3、C4、C5）に配列された複数個の窪み（G）は、互いに接するように配置され得るが、必ずしもそれに限定されるものではない。
前記窪み形成領域（GA）は、前記バンクホール４５０と重畳し、前記バンクホール４５０と重畳する前記窪み形成領域（GA）には、前記複数個の窪み（G）の中で一部の窪み（G）および前記複数個の第1平坦面（F1）の中で、一部の第1平坦面（F1）が位置する。ここで、前記複数個の第1平坦面（F1）の高さは、前記複数個の窪み（G）の高さよりも高くなるので、前記複数個の第1平坦面（F1）より前記複数個の窪み（G）領域でより深い空隙を得ることができる。これは後述する断面図を参照すると、より容易に理解できるだろう。前記バンクホール４５０と重畳する領域で深い空隙が形成されることが前記発光層の少なくとも一部を断絶させるのに好ましいことがあり得る。したがって、前記複数個の窪み（G）が、互いに離隔していることより、前記複数個の窪み（G）が互いに重畳していることが、前記バンクホール４５０と重畳する領域で深い空隙を形成するにおいてより好ましいことがあり得るが、必ずしもそれに限定されるものではない。同様の理由から、前記窪み形成領域（GA）で前記複数個の窪み（G）の領域が前記第1平坦面（F1）の領域よりも広いことが好ましいことがあり得る。
本発明の一実施例に係ると、前記複数個の窪み（G）が前記複数個の列（C1、C2、C3、C4、C5）の間で互いに行き違う配列構造からなり得る。例えば、前記複数個の窪み（G）が前記バンクホール４５０の延長方向と同じ縦方向には一列に配列されるが、前記バンクホール４５０の延長方向と垂直な横方向には一列に配列されず、ジグザグに配列され得る。それによって、いずれか一つの列（C1、C2、C3、C4、C5）に備えられた一つの窪み（G）は、それと隣接する他の一つの列（C1、C2、C3、C4、C5）に備えられた複数の窪み（G）のうち二つの窪み（G）と接することができる。
このように、前記複数個の窪み（G）が前記複数個の列（C1、C2、C3、C4、C5）の間で互いに行き違う配列構造からなる場合には、ABライン、CDラインそれぞれで第1平坦面（F1）と窪み（G）が交互に形成され、前記バンクホール４５０と重畳する領域で深い空隙が形成され得、それによって前記発光層の少なくとも一部が容易に断絶され得るが、これは後述する断面図を参照すると容易に理解されるだろう。
前記窪み未形成の領域（NGA）は、前記発光領域（EA）と重畳する。前記窪み未形成の領域（NGA）には、前記平坦化層２７０の上面が平らな第2平坦面（F2）を備える。ただし、前記窪み未形成の領域（NGA）において、前記平坦化層２７０の上面全体が平坦なものではなく、前記窪み未形成の領域（NGA）には、前記第1電極３１０、３２０を駆動薄膜トランジスタと接続するためのコンタクトホールが備えられ得、前記コンタクトホールの領域では、前記平坦化層２７０の上面が平らな構造からならない。前記コンタクトホールは、前記平坦化層２７０を上下方向に貫通して前記平坦化層２７０の下に備えられた駆動薄膜トランジスタのソース電極またはドレイン電極を露出させるものである。
以下では、断面構造を介して、本発明の一実施例に係る電界発光表示装置についてより詳細に説明することにする。
図3は、本発明の一実施例に係る電界発光表示装置の概略的な断面図であって、これは、図2のAB線の断面図である。
図3に示すように、本発明の一実施例に係る電界発光表示装置は、基板１００、回路素子層２００、第1電極３１０、３２０、バンク４００、発光層５００ 、第2電極６００、封止層７００、およびカラーフィルタ層８１０、８２０を含んでなる。
前記基板１００は、ガラスやプラスチックからなり得るが、必ずしもそれに限定されるものではなく、シリコンウエハのような半導体物質からもなり得る。前記基板１００は、透明な材料からもなり得、不透明な材料からもなり得る。前記基板１００上に第1サブ画素（P1）及び第2サブ画素（P2）が備えられている。
本発明の一実施例に係る電界発光表示装置は、発光した光が上部に向かって放出される、いわゆる上部発光（Top emisison）方式からなり、したがって、前記基板１００の材料としては、透明な材料だけでなく、不透明な材料も用いられ得る。
前記回路素子層２００は、前記基板１００上に形成されている。
前記回路素子層２００には、各種の信号配線、薄膜トランジスタ、及びコンデンサなどを含む回路素子がサブ画素（P1、P2）ごとに備えられている。
前記信号配線は、ゲート配線、データ配線、電源配線、および基準配線を含んでなり得、前記薄膜トランジスタは、スイッチング薄膜トランジスタ、駆動薄膜トランジスタおよびセンシング薄膜トランジスタを含んでなり得る。
前記スイッチング薄膜トランジスタは、前記ゲート配線に供給されるゲート信号によってスイッチングされ、前記データ配線から供給されるデータ電圧を駆動薄膜トランジスタに供給する役割をする。
前記駆動薄膜トランジスタは、前記スイッチング薄膜トランジスタから供給されるデータ電圧によってスイッチングされ、前記電源配線から供給される電源からのデータ電流を生成して前記第1電極３１０、３２０に供給する役割をする。
前記センシング薄膜トランジスタは、画質劣化の原因となる前記駆動薄膜トランジスタの閾値電圧の偏差をセンシングする役割をするものであり、前記ゲート配線または別のセンシング配線から供給されるセンシング制御信号に応答して前記駆動薄膜トランジスタの電流を前記基準配線に供給する。
前記コンデンサは、前記駆動薄膜トランジスタに供給されるデータ電圧を一フレームの間、維持させる役割をするものであり、前記駆動薄膜トランジスタのゲート端子とソース端子にそれぞれ接続する。
前記スイッチング薄膜トランジスタ、駆動薄膜トランジスタおよびセンシング薄膜トランジスタのそれぞれは、前記基板１００上に備えられたゲート電極２１０、前記ゲート電極２１０上に備えられたゲート絶縁膜２２０、前記ゲート絶縁膜２２０上に備えられた半導体層２３０、及び前記半導体層２３０上で互いに向い合うように備えられたソース電極２４０およびドレイン電極２５０を含んでなり得る。このようなスイッチング薄膜トランジスタ、駆動薄膜トランジスタおよびセンシング薄膜トランジスタは、ボトムゲート（Bottom Gate）構造以外に、トップゲート（Top Gate）構造からなり得、当業界に公知された多様な構造に変更することができる。
前記回路素子層２００は、前記ソース電極２４０およびドレイン電極２５０上に備えられたパッシベーション層２６０及び前記パッシベーション層２６０上に備えられた平坦化層２７０をさらに含むことができる。前記パッシベーション層２６０は、前記スイッチング薄膜トランジスタ、駆動薄膜トランジスタおよびセンシング薄膜トランジスタを保護する役割をするものであって、無機絶縁物からなり得るが、必ずしもそれに限定されるものではない。前記平坦化層２７０は、前記基板１００の上面を平坦化する役割をするものであり、有機絶縁物からなり得るが、必ずしもそれに限定されるものではない。
前記平坦化層２７０の上面には、複数個の窪み（G）が形成されていて、前記複数個の窪み（G）の間の領域に第1平坦面（F1）が形成されている。前記複数個の窪み（G）は、凹面レンズ形状からなり得る。また、発光領域（EA）と重畳する前記平坦化層２７０の上面には、第2平坦面（F2）が形成されている。前記第1平坦面（F1）と前記第2平坦面（F2）は、互いに同じ高さに形成される。前記平坦化層２７０に備えられた複数個の窪み（G）は、露光及び現像を利用したフォトリソグラフィー工程などのように、当業界に公知された多様なパターニング工程を経て形成され得る。
前記第1電極３１０、３２０は、前記回路素子層２００、より詳細には、前記平坦化層２７０上でサブ画素（P1、P2）ごとにパターン形成されている。前記第1電極３１０、３２０の一部は、前記平坦化層２７０の上面に形成されたいずれかの窪み（G）の内部まで延長することができる。すなわち、前記第1電極３１０、３２０の一部は、前記平坦化層２７０の上面に形成された複数個の窪み（G）の一部と重畳することができる。前記第1サブ画素（P1）に備えられた第1電極３１０と前記第2サブ画素（P2）に備えられた第1電極３２０は、互いに離間していて、特に、前記平坦化層２７０の上面に形成された第1平坦面（F1）を挟んで互いに離隔され得る。
前記第1電極３１０、３２０は、前記回路素子層２００に備えられた駆動薄膜トランジスタと接続している。詳細には、前記第1電極３１０、３２０は、前記のパッシベーション層２６０と、前記平坦化層２７０に備えられたコンタクトホール（CH）を介して前記駆動薄膜トランジスタのドレイン電極２５０と接続している。ただし、前記第1電極３１０、３２０が、前記パッシベーション層２６０と、前記平坦化層２７０に備えられたコンタクトホール（CH）を介して前記駆動薄膜トランジスタのソース電極２４０と接続することもできる。したがって、前記コンタクトホール（CH）は、前記パッシベーション層２６０と、前記平坦化層２７０を貫通するように形成され、前記駆動薄膜トランジスタのソース電極２４０またはドレイン電極２５０を露出させる。
前記バンク４００は、前記第1電極３１０、３２０上に形成されている。特に、前記バンク４００は、前記第1電極３１０、３２０の端の上面を覆うように形成され、前記第1電極３１０、３２０の端の側面は、前記バンク４００によって覆われずに露出し得る。ただし、必ずしもそれに限定されるものではなく、第1電極３１０、３２０の端の側面が、前記バンク４００によって覆われることもある。
前記バンク４００には、バンクホール４５０が形成されていて、前記バンクホール４５０の下の部分に、前記平坦化層２７０の複数個の窪み（G）及び第1平坦面（F1）が位置することができる。
前記バンクホール４５０の入口は、第1幅（D1）を有して、前記第1幅（D1）を有するバンクホール４５０の入口から下方向に延びる前記バンクホール４５０の内部は、第3幅（D3）を有するが、第3幅（D3）が、前記第1幅（D1）よりも大きい。前記バンクホール４５０は、前記バンク４００の所定の領域を露光した後、エッチングする工程を経て形成され得るが、ここで、前記バンク４００の下部に露光されない領域が発生し得、それによって前記バンクホール４５０と接する前記バンク４００の一側下部に過食刻が発生し、アンダーカット（uc）が生じるようになる。このようにアンダーカット（uc）が生じることで前記バンクホール４５０内部の第3幅（D3）が、前記バンクホール４５０の入口の第1幅（D1）より大きくなる。また、前記バンクホール４５０内部の第3幅（D3）が、前記バンクホール４５０の入口の第1幅（D1）より大きくなるにつれて、前記バンクホール４５０の内部で前記複数の窪み（G）が露出し得、それによって前記バンクホール４５０の深さがより深くなるようになって発光層５００の少なくとも一部が前記バンクホール４５０と重畳する領域でより簡単に断絶し得る。このように、前記バンク４００の下部に露光されない領域を形成して前記アンダーカット（uc）の構造を得るために、前記バンク４００は、光を吸収する物質、例としてブラック物質を含むことができるが、必ずそれに限定されるものではない。
前記発光層５００は、前記第1電極３１０、３２０及び前記バンク４００上に形成される。前記発光層５００は、複数のサブ画素（P1、P2）間の境界領域にも形成することができる。即ち、前記発光層５００は、発光領域（EA）に具備され、バンク領域（BA）とも重畳するように形成される。
前記発光層５００は、白色（W）光を発光するように備えることができる。そのために、前記発光層５００は、互いに異なる色の光を発光する複数のスタック（stack）を含んでなり得る。詳細には、前記発光層５００は、第1スタック５１０、第2スタック５３０、及び前記第1スタック５１０と第2スタック５３０の間に備えられた電荷生成層（Charge generation layer; CGL）５２０を含んでなり得る。
前記発光層５００は、前記バンクホール４５０の内部及び前記バンクホール４５０の上部に形成され得る。本発明の一実施例によれば、前記発光層５００の少なくとも一部が前記バンクホール４５０の内部又は前記バンクホール４５０の上部で断絶することにより、隣接するサブ画素（P1、P2）の間で漏洩電流の発生を防止することができる。
前記第1スタック５１０は、前記バンクホール４５０内部の側面に形成され、前記バンクホール４５０内部の下面にも形成することができる。それによって、前記第1スタック５１０は、前記平坦化層２７０の第1平坦面（F1）上に形成され得、場合によっては、前記平坦化層２７０の複数個の窪み（G）内にも形成することができる。ここで、前記バンクホール４５０内部の側面に形成された第1スタック５１０の一部と、前記バンクホール４５０内部の下面に形成された第1スタック５１０の一部は、相互に接続せず、断絶され得る。したがって、前記バンクホール４５０内部の左側面に形成された第1スタック５１０の一部は、前記バンクホール４５０内部の右側面に形成された第1スタック５１０の一部と接続せず、断絶し得る。これにより、前記バンクホール４５０を挟んで隣接するように配置されたサブ画素（P1、P2）の間では、前記第1スタック５１０を介して電荷が移動することはできない。
また、前記電荷生成層５２０は、前記バンクホール４５０内部の側面で前記第1スタック５１０上に形成されるか、または、前記バンクホール４５０の内部まで延長されずに前記バンクホール４５０の上部で前記第1スタック５１０上に形成され得る。ここで、前記バンクホール４５０内部の左側面と、前記バンクホール４５０内部の右側面の間、又は前記バンクホール４５０の左側上部と前記バンクホール４５０の右側上部の間で電荷生成層５２０は接続せず、断絶し得る。これにより、前記バンクホール４５０を挟んで隣接するように配置されたサブ画素（P1、P2）の間では、前記電荷生成層５２０を介して電荷が移動することはない。
また、前記第2スタック５３０は、前記電荷生成層５２０上で、前記バンクホール４５０を挟んで隣接するように配置されたサブ画素（P1、P2）の間で断絶されずに、互いに接続することができる。したがって、前記バンクホール４５０を挟んで隣接するように配置されたサブ画素（P1、P2）の間では、前記第2スタック５３０を介して電荷が移動することはできる。ただし、必ずしもそれに限定されるものではなく、前記バンクホール４５０の形状および発光層５００の蒸着工程を適切に調節することにより、前記第2スタック５３０も前記バンクホール４５０を間に置いて隣接するように配置されたサブ画素（P1、P2）の間で断絶するように構成することもできる。特に、前記電荷生成層５２０と隣接する前記第2スタック５３０の下部の一部分だけがサブ画素（P1、P2）間の領域で断絶し得る。
以上のような第1スタック５１０、電荷生成層５２０、及び第2スタック５３０によって、前記バンクホール４５０の内部及び前記バンクホール４５０の上部領域には、空隙（H）が形成される。前記空隙（H）は、前記平坦化層２７０、前記バンク４００、及び前記発光層５００によって定義され得、前記バンクホール４５０を含んでなり、前記バンクホール４５０より大きなサイズで形成される。前記空隙（H）も隣接するように配置されたサブ画素（P1、P2）間の境界に形成される。
前記第1スタック５１０は、正孔注入層（Hole Injecting Layer; HIL）、正孔輸送層（Hole Transporting Layer; HTL）、青色（B）発光層（Emitting Layer; EML（B））、および電子輸送層（Electron Transporting Layer; ETL）が順番に積層された構造からなり得るが、必ずしもそれに限定されるものではない。
前記電荷生成層５２０は、前記第1スタック５１０及び前記第2スタック５３０の間に形成されて前記第1スタック５１０及び第2スタック５３０に電荷を供給する役割をする。前記電荷生成層５２０は、前記第1スタック５１０に電子（electron）を供給するためのN型電荷生成層及び前記第2スタック５３０に正孔（hole）を供給するためのP型電荷生成層を含んでなり得る。前記N型電荷生成層は、金属物質をドーパントとして含んでなり得る。
前記電荷生成層５２０を構成するN型電荷生成層は、金属物質を含んでなり得るので、前記電荷生成層５２０は、前記第1スタック５１０及び前記第2スタック５３０に比べて導電性が大きい。したがって、互いに隣接するように配置されたサブ画素（P1、P2）間での電荷の移動は主に電荷生成層５２０を介してなされ、前記第2スタック５３０を介してなされる電荷の移動量は非常に少ない。したがって、本発明の一実施例によれば、前記電荷生成層５２０を、前記バンクホール４５０と重畳する領域で断絶するように構成することにより、互いに隣接するように配置されたサブ画素（P1、P2）間での電荷の移動を遮断して漏洩電流の発生を防止することができる。
前記第2スタック５３０は、前記電荷生成層５２０上に具備され、正孔輸送層（HTL）、黄緑色（YG）発光層（Emitting Layer; EML（YG））、電子輸送層（ETL）、および電子注入層（Electron Injecting Layer; EIL）が順番に積層された構造からなり得るが、必ずしもそれに限定されるものではない。
本発明では、前記第1スタック５１０と前記第2スタック５３０の積層構造および、前記第1スタック５１０と前記第2スタック５３０のそれぞれから放出される光の波長は、当業界に公知された多様な構造に変更することができる。
前記第2電極６００は、前記発光層５００上に形成されている。前記第2電極６００は、電界発光表示装置の陰極（Cathode）として機能することができる。前記第2電極６００は、それぞれのサブ画素（P1、P2）および、それらの間の境界領域にも形成される。
本発明の一実施例に係る電界発光表示装置は、上部発光方式からなるので、前記第2電極６００は、前記発光層５００で発光した光を上部に向かって透過させるために、透明な導電物質を含んでなり得る。また、前記第2電極６００は、半透明電極からもなり得、それによって、サブ画素（P1、P2）別にマイクロキャビティ（Micro Cavity）の効果を得ることができる。前記第2電極６００が半透明電極からなる場合、前記第2電極６００と、前記第1電極３１０、３２０間で光の反射と再反射が繰り返され、マイクロキャビティ効果を得ることができ、発光効率を向上することができる。
前記封止層７００は、前記第2電極６００上に形成されて前記発光層５００に外部の水分が浸透することを防止する役割をする。このような封止層７００は、無機絶縁物からなり得、無機絶縁と有機絶縁物が交互に積層された構造からもなり得るが、必ずしもそれに限定されるものではない。
前記カラーフィルタ層８１０、８２０は、前記封止層７００上に形成されている。前記カラーフィルタ層８１０、８２０は、第1サブ画素（P1）に備えられた第1カラーフィルタ８１０、及び第2サブ画素（P2）に備えられた第2カラーフィルタ８２０を含んでなる。図に示していないが、第2サブ画素（P2）と隣接するように第3サブ画素が配置され、前記第3サブ画素には、第3カラーフィルタが備えられ得る。前記第1カラーフィルタ８１０は、赤色（R）、緑色（G）及び青色（B）のうちのいずれか一つのカラーフィルタからなり、前記第2カラーフィルタ８２０は、赤色（R）、緑色（G）および青色（B）の中で、他の一つのカラーフィルタからなり、前記第3カラーフィルタは、赤色（R）、緑色（G）及び青色（B）のうち、残りの一つのカラーフィルタからなり得る。一方、図に示していないが、前記のカラーフィルタ層８１０、８２０の間にブラックマトリックスをさらに形成して、サブ画素（P1、P2）間の境界で光が漏洩することを防止することができる。
図4は、本発明の一実施例に係る電界発光表示装置の概略的な断面図であって、これは、図2のCDラインの断面図である。
図4に示すように、基板１００上に回路素子層２００が形成され、前記回路素子層２００上に第1電極３１０、３２０が形成され、前記第1電極３１０、３２０上にバンク４００が形成され、前記第1電極３１０、３２０およびバンク４００上に発光層５００が形成され、前記発光層５００上に第2電極６００が形成され、前記第2電極６００上に封止層７００が形成され、前記封止層７００上にカラーフィルタ層８１０、８２０が形成される。
前記回路素子層２００は、前述した図3の場合と同様であるので、便宜上、図4では、回路素子層２００の詳細な構成は省略した。ただし、薄膜トランジスタと回路配線などの場合において、図2のCDラインでの回路素子層２００の断面構造は、図2のABラインでの回路素子層２００の断面構造とは異なるようになるだろう。一方、図4の場合には、回路素子層２００の上面、すなわち、平坦化層２７０の上面に窪み（G）と第1平坦面（F1）が交互に配置され得る。
前記第1電極３１０、３２０の一部は、前記回路素子層２００の上面に形成された窪み（G）及び第1平坦面（F1）まで延長することができ、第1サブ画素（P1）に備えられた第1電極３１０と前記第2サブ画素（P2）に備えられた第1電極３２０は、前記窪み（G）を挟んで互いに離隔され得る。
前記バンク４００は、前記第1電極３１０、３２０の端の上面および端の側面の両方を覆うように形成され得る。また、前記バンク４００に備えられたバンクホール４５０の下の部分には、前記回路素子層２００の窪み（G）が位置することができ、それによって、前記バンクホール４５０の深さを深くすることができて、発光層５００の少なくとも一部が前記バンクホール４５０と重畳する領域で、より簡単に断絶し得る。
前記バンクホール４５０の入口は、第2幅（D2）を有し、前記第2幅（D2）を有するバンクホール４５０の入口から下方向に延びる前記バンクホール４５０の内部は、第4幅（D4）を有するが、第4幅（D4）が前記第2幅（D2）より大きい。これは、前述した図3の場合と同様に、前記バンクホール４５０と接する前記バンク４００の一側下部に過食刻が発生し、アンダーカット（uc）が生じるからである。このようにアンダーカット（uc）が生じることによって前記バンクホール４５０内部の第4幅（D4）が前記第2幅（D2）より大きくなって発光層５００の少なくとも一部が前記バンクホール４５０と重畳する領域でより簡単に断絶させることができる。
前記発光層５００は、前述した図3と類似に、構成され得る。
詳細には、第1スタック５１０は、前記バンクホール４５０内部の側面と下面に形成され得、それによって、前記平坦化層２７０の窪み（G）内に形成され得る。ここで、前記バンクホール４５０内部の側面に形成された第1スタック５１０の一部と、前記バンクホール４５０内部の下面に形成された第1スタック５１０の一部は、相互に接続せず、断絶し得、したがって、前記バンクホール４５０を挟んで隣接するように配置されたサブ画素（P1、P2）の間では、前記第1スタック５１０を介して電荷が移動することはできない。
また、前記電荷生成層５２０は、前記バンクホール４５０内部の左側面と、前記バンクホール４５０内部の右側面の間、又は前記バンクホール４５０の左側上部と前記バンクホール４５０の右側上部の間で接続せず、断絶し得、したがって、前記バンクホール４５０を挟んで隣接するように配置されたサブ画素（P1、P2）の間では、前記電荷生成層５２０を介して電荷が移動することはできない。
また、前記第2スタック５３０は、前記電荷生成層５２０上で、前記バンクホール４５０を挟んで隣接するように配置されたサブ画素（P1、P2）の間で断絶されず、互いに接続し得るが、必ずしもそれに限定されるものではなく、前記電荷生成層５２０と隣接する前記第2スタック５３０の下部の一部分がサブ画素（P1、P2）の間の領域で断絶し得る。
前記第2電極６００、前記封止層７００、及び前記カラーフィルタ層８１０、８２０は、前述した図3の場合と同様であるので反復する説明は省略する。
図5は、本発明の他の実施例に係る電界発光表示装置の概略的な平面図であり、これは、前述した図1のA領域に該当し、図1に平坦化層２７０を追加で示したものである。
図5による電界発光表示装置は、平坦化層２７０の窪み形成領域（GA）の構成を変更したことを除いて前述した図2による電界発光表示装置と同じである。したがって、同一の構成に対しては同一の符号を付与し、以下では、異なる構成についてのみ説明することにする。
図5に示すように、平坦化層２７０の窪み形成領域（GA）には、複数個の窪み（G）及び複数個の第1平坦面（F1）が備えられ、前記複数個の窪み（G）は、複数個の列（C1、C2、C3、C4、C5）の形態を有するように配置され得る。
ここで、前記複数個の窪み（G）が前記複数個の列（C1、C2、C3、C4、C5）のそれぞれで、互いに同じ配列構造からなり、それによって、前記複数個の窪み（G）が前記複数個の列（C1、C2、C3、C4、C5）の間で相互に一列に配列することができる。例えば、前記複数個の窪み（G）が前記バンクホール４５０の延長方向と同じ縦方向に一列に配列されて、前記バンクホール４５０の延長方向と垂直な横方向にも一列に配列され得る。それによって、いずれか一つの列（C1、C2、C3、C4、C5）に備えられた一つの窪み（G）は、その隣接する他の一つの列（C1、C2、C3、C4、C5）に備えられた複数の窪み（G）の中から一つの窪み（G）と接することができる。
このように、前記複数個の窪み（G）が前記複数個の列（C1、C2、C3、C4、C5）の間で相互に一列に配列される構造からなる場合には、ABラインでバンクホール４５０と重畳する領域とCDラインでバンクホール４５０と重畳する領域が互いに異なるように構成され得るが、これについて図6及び図7の断面図を介して詳細に説明することにする。
図6は、本発明の他の実施例に係る電界発光表示装置の概略的な断面図であって、これは、図5のABラインの断面図である。
図6に示すように、本発明の他の実施例に係る電界発光表示装置は、基板１００、回路素子層２００、第1電極３１０、３２０、バンク４００、発光層５００、第2電極６００、封止層７００、およびカラーフィルタ層８１０、８２０を含んでなる。
前記基板１００、前記第2電極６００、前記封止層７００、及び前記カラーフィルタ層８１０、８２０は、前述した図3と同じなので、以下では、異なる構成についてのみ説明することにする。
前記回路素子層２００は、平坦化層２７０の構成を除いて、前述した図3と同様である。前記平坦化層２７０の上面には、複数個の窪み（G）が形成されず、バンク４００と重畳する第1平坦面（F1）および発光領域（EA）と重畳する第2平坦面（F2）が形成される。
前記第1電極３１０、３２０は、前記平坦化層２７０の上面に形成され、特に、前記第1平坦面（F1）および前記第2平坦面（F2）上に形成される。
前記バンク４００は、前記第1電極３１０、３２０の端の上面および端の側面を覆うように形成され得る。前記バンク４００には、バンクホール４５０が形成されていて、前記バンクホール４５０の下の部分に、前記平坦化層２７０の第1平坦面（F1）が位置することができる。
前記バンクホール４５０の入口は、第1幅（D1）を有し、前記バンクホール４５０の内部は、第3幅（D3）を有するが、第3幅（D3）が、前記第1幅（D1）より大きいことがあり得る。これは、前記バンクホール４５０と接する前記バンク４００の一側下部に過食刻が発生し、アンダーカット（uc）が生じ得るからである。
ただし、前述した図3とは異なり、図6の場合には、前記バンクホール４５０の下の部分に窪み（G）が位置しないで第1平坦面（F1）だけが位置するので、前記の過食刻の程度が小さく、アンダーカット（uc）の大きさが減少し得、それによって、図6の第3幅（D3）は、図3の第3幅（D3）より小さくなり得る。また、図6の場合には、前記バンクホール４５０の下の部分に窪み（G）が位置していないので、図3の場合に比べて、前記バンクホール４５０の深さが浅くなる。したがって、前記バンクホール４５０の深さを深くして発光層５００の少なくとも一部を、前記バンクホール４５０と重畳する領域で、より簡単に断絶させるために、前記バンク４００の高さを図3の場合よりも高くすることが好ましい。
前記発光層５００は、前述した図3と同様に、前記バンクホール４５０の内部又は前記バンクホール４５０の上部で断絶することにより、隣接するサブ画素（P1、P2）の間で漏洩電流の発生を防止することができる。すなわち、第1スタック５１０と電荷生成層５２０のそれぞれは、前記バンクホール４５０と重畳する領域で断絶し得、したがって、前記バンクホール４５０を挟んで隣接するように配置されたサブ画素（P1、P2）の間では、前記第1スタック５１０および電荷生成層５２０を介して電荷が移動することはない。それに対して、第2スタック５３０は、前記バンクホール４５０を挟んで隣接するように配置されたサブ画素（P1、P2）の間で断絶されず、互いに接続することができるが、必ずしもそれに限定されるものではなく、前記電荷生成層５２０と隣接する前記第2スタック５３０の下部の一部分がサブ画素（P1、P2）の間の領域で断絶し得る。
図7は、本発明の他の実施例に係る電界発光表示装置の概略的な断面図であって、これは、図5のCDラインの断面図である。
図7は、回路素子層２００の上面が変更され、それによって第1電極３１０、３２０とバンク４００の構成が変更されたことを除いて前述した図4と同じなので、以下では、回路素子層２００の上面、第1電極３１０、３２０およびバンク４００についてのみ説明することにする。
図7から分かるように、回路素子層２００の上面、すなわち、平坦化層２７０の上面には、バンク４００と重畳する複数個の窪み（G）が互いに隣接して配置され、発光領域（EA）と重畳する第2平坦面（F2）が形成される。
それによって、第1電極３１０、３２０の一部は、前記回路素子層２００の上面に形成された窪み（G）まで延長することができ、第1サブ画素（P1）に備えられた第1電極３１０と前記第2サブ画素（P2）に備えられた第1電極３２０は、前記窪み（G）を挟んで互いに離隔され得る。
前記バンク４００は、前記第1電極３１０、３２０の端の上面および端の側面の両方を覆うように形成され、前記回路素子層２００の窪み（G）内に形成され得る。また、前記バンク４００に備えられたバンクホール４５０の下の部分には、前記回路素子層２００の窪み（G）が位置することができる。図には、前記バンクホール４５０の下の部分に一つの窪み（G）のみが位置する例を示したが、複数個の窪み（G）が位置することもできる。
前記バンクホール４５０の入口は、第2幅（D2）を有し、前記バンクホール４５０の内部は、第4幅（D4）を有するが、第4幅（D4）が前記第2幅（D2）より大きい。特に、前記バンクホール４５０の下に複数個の窪み（G）が隣接して配列されているので、過食刻によってアンダーカット（uc）の大きさが大きくなり得、図7の第4幅（D4）が図4の第4幅（D4）より大きくなることもあり得る。
図8は、本発明の他の実施例に係る電界発光表示装置の概略的な平面図であり、これは、前述した図1のA領域に該当し、図1に平坦化層２７０を追加で示したものである。
図8による電界発光表示装置は、バンクホール４５０の構成が変更されたことを除いて前述した図2による電界発光表示装置と同じである。したがって、同一の構成に対して同一の符号を付与し、以下では、異なる構成についてのみ説明することにする。
前述した図2の場合には、バンクホール４５０が平坦化層２７０に備えられた複数個の窪み（G）が配列された複数個の列（C1、C2、C3、C4、C5）の中からいずれか一つの列（C3）と重畳するように形成されている。それに対して、図8の場合には、バンクホール４５０が平坦化層２７０に備えられた複数個の窪み（G）が配列された複数個の列（C1、C2、C3、C4、C5）の中から、複数個の列（C2、C3、C4）と重畳するように形成されている。特に、前記バンクホール４５０は、いずれか一つの列（C3）とは、全体的に重畳して、他の列（C2、C4）とは、一部が重畳するように形成することができる。したがって、図8のバンクホール４５０の幅（D1、D2）は、図2のバンクホール４５０の幅（D1、D2）より大きく形成され得る。
前記バンクホール４５０の幅（D1、D2）の幅が小さ過ぎると、前記バンクホール４５０と重畳する領域で発光層５００の少なくとも一部が断絶されないで漏洩電流が発生することがあり得、前記バンクホール４５０の幅（D1、D2）が大き過ぎると、前記バンクホール４５０と重畳する領域で第2電極６００が断絶され、サブ画素（P1、P2）で発光が起きないことがあり得る。したがって、前記バンクホール４５０の幅（D1、D2）は、前記バンクホール４５０と重畳する領域で発光層５００の少なくとも一部が断絶され、第2電極６００は、断絶されないように適切に調節する必要があり、これを考慮すると、前記バンクホール４５０の幅（D1、D2）は、0.1μm〜0.2μmの範囲であり得るが、必ずしもそれに限定されるものではない。
前記バンクホール４５０が、前記複数個の列（C2、C3、C4）と重畳するように形成されるために、前記平坦化層２７０に備えられた窪み（G）の直径は、前記バンクホール４５０の第1幅（D1）よりも小さいことがあり得る。
前記バンクホール４５０が、複数個の列（C2、C3、C4）と重畳するように形成される場合には、前記バンクホール４５０と重畳する領域で窪み（G）と第1平坦面（F1）が交互に繰り返し形成され得、発光層５００の少なくとも一部が効果的に断絶し得る。
図9は、本発明のまた他の実施例に係る電界発光表示装置の概略的な平面図であり、これは、前述した図1のA領域に該当し、図1に平坦化層２７０を追加で示したものである。
図9による電界発光表示装置は、平坦化層２７０に備えられた複数個の窪み（G）の配列構造が変更されたことを除いて、前述した図2による電界発光表示装置と同じである。したがって、同一の構成に対して同一の符号を付与し、以下では、異なる構成についてのみ説明することにする。
前述した図2の場合には、平坦化層２７０に備えられた窪み（G）が発光領域（EA）と一部重畳するように形成されている。それに対して、図9の場合には、平坦化層２７０に備えられた窪み（G）が発光領域（EA）と重畳しないように形成されている。つまり、窪み形成領域（GA）は、バンク領域（BA）およびバンクホール領域（BHA）とは重畳するが、発光領域（EA）とは重畳せず、窪み未形成の領域（NGA）が前記発光領域（EA）と重畳する。
このように、前記窪み（G）が発光領域（EA）と重畳しないように形成される場合には、前記発光領域（EA）に備えられた平坦化層２７０の上面が平坦になり得、前記発光領域（EA）で発光層５００の表面をより均一にすることができる。
図10a〜図10cは、本発明の他の実施例に係る電界発光表示装置に関するものであり、これはヘッドマウント表示（HMD）装置に関するものである。図10aは概略的な斜視図であり、図10bは、VR（Virtual Reality）構造の概略的な平面図であり、図10cは、AR（Augmented Reality）構造の概略的な断面図である。
図10aから分かるように、本発明に係るヘッドマウント表示装置は、収納ケース１０、とヘッド装着バンド３０を含んでなる。
前記収納ケース１０は、その内部に表示装置、レンズアレイ、および接眼レンズなどの構成を収納している。
前記ヘッド装着バンド３０は、前記収納ケース１０に固定される。前記ヘッド装着バンド３０は、使用者の頭の上面と両側面を囲むように形成された例を示したが、これに限定されない。前記ヘッド装着バンド３０は、使用者の頭にヘッドマウントディスプレイを固定するためのものであり、メガネフレーム形態やヘルメット形態の構造物に代替することができる。
図10bから分かるように、本発明に係るVR（Virtual Reality）構造のヘッドマウントディスプレイは、左眼用表示装置１２と右眼用表示装置１１、レンズアレイ１３、および左眼接眼レンズ２０aと右眼接眼レンズ２０bを含んでなる。
前記左眼用表示装置１２と右眼用表示装置１１は、前記レンズアレイ１３、及び前記左眼接眼レンズ２０aと右眼接眼レンズ２０bは、前述した収納ケース１０に収納される。
前記左眼用表示装置１２と右眼用表示装置１１は、同じ映像を表示することができ、この場合、使用者は、2D映像を視聴することができる。または、前記左眼用表示装置１２は、左眼映像を表示して、前記右眼用表示装置１１は、右眼映像を表示することができ、この場合、使用者は、立体映像を視聴することができる。前記左眼用表示装置１２と前記右眼用表示装置１１のそれぞれは、前述した図1〜図9による電界発光表示装置からなり得る。ここで、図1〜図9に画像が表示される面に該当する上側の部分、例として、カラーフィルタ層８１０、８２０が、前記レンズアレイ１３と向き合うことになる。
前記レンズアレイ１３は、前記左眼接眼レンズ２０aと前記左眼用表示装置１２のそれぞれと離隔し、前記左眼接眼レンズ２０aと前記左眼用表示装置１２の間に備えることができる。すなわち、前記レンズアレイ１３は、前記左眼接眼レンズ２０aの前方及び前記左眼用表示装置１２の後方に位置することができる。また、前記レンズアレイ１３は、前記右眼接眼レンズ２０bと前記右眼用表示装置１１のそれぞれと離隔し、前記右眼接眼レンズ２０bと前記右眼用表示装置１１の間に備えることができる。すなわち、前記レンズアレイ１３は、前記右眼接眼レンズ２０bの前方及び前記右眼用表示装置１１の後方に位置することができる。
前記レンズアレイ１３は、マイクロレンズアレイ（Micro Lens Array）であり得る。前記レンズアレイ１３は、ピンホールアレイ（Pin Hole Array）に代替することができる。前記レンズアレイ１３により、左眼用表示装置１２または右眼用表示装置１１に表示される映像は、使用者に拡大して見え得る。
前記左眼接眼レンズ２０aには、使用者の左眼（LE）が位置し、前記右眼接眼レンズ２０bには、使用者の右眼（RE）が位置することができる。
図10cから分かるように、本発明に係るAR（Augmented Reality）構造のヘッドマウントディスプレイは、左眼用表示装置１２、レンズアレイ１３、左眼接眼レンズ２０a、透過反射部１４ 、および透過窓１５を含んでなる。図10cは便宜上、左内側の構成だけを示し、右内側の構成も左内側の構成と同じである。
前記左眼用表示装置１２、レンズアレイ１３、左眼接眼レンズ２０a、透過反射部１４、および透過窓１５は、前述した収納ケース１０に収納される。
前記左眼用表示装置１２は、前記透過窓１５を覆わずに、前記の透過反射部１４の一側、例として上側に位置することができる。これにより、前記左眼用表示装置１２が前記透過窓１５を介して見える外部の背景を遮らずに、前記透過反射部１４に映像を提供することができる。
前記左眼用表示装置１２は、前述した図1〜図9による電界発光表示装置からなり得る。ここで、図1〜図9に画像が表示される面に該当する上側の部分、例として、カラーフィルタ層８１０、８２０が、前記透過反射部１４と向き合うことになる。
前記レンズアレイ１３は、前記の左眼接眼レンズ２０aと前記透過反射部１４の間に備えることができる。
前記左眼接眼レンズ２０aには、使用者の左眼が位置する。
前記透過反射部１４は、前記レンズアレイ１３と前記透過窓１５の間に配置される。前記透過反射部１４は、光の一部を透過させ、光の他の一部を反射させる反射面１４aを含むことができる。前記反射面１４aは、前記左眼用表示装置１２に示される映像が、前記レンズアレイ１３に進むように形成される。したがって、使用者は、前記透過窓１５を介して、外部の背景と前記左眼用表示装置１２によって表示される映像の両方を見ることができる。つまり、使用者は現実の背景と仮想の映像を重ねて一つの映像として見ることができるので、拡張現実（Augmented Reality,AR）を具現することができる。
前記透過窓１５は、前記透過反射部１４の前方に配置されている。
以上、添付した図面を参照して、本発明の実施例をさらに詳細に説明したが、本発明は、必ずしもこのような実施例で限定されるわけではなく、本発明の技術思想を逸脱しない範囲内で多様に変形実施することができる。したがって、本発明に開示した実施例は、本発明の技術思想を限定するためのものではなく説明するためのものであり、このような実施例により、本発明の技術思想の範囲が限定されるものではない。従って、以上で記述した実施例は、すべての面で例示的なものであり限定的ではないと理解されなければならない。本発明の保護範囲は、特許請求の範囲によって解釈されなければならず、それと同等の範囲内にあるすべての技術思想は、本発明の権利範囲に含まれるものと解釈されなければならない。
１００：基板
２００：回路素子層
２７０：平坦化層
３１０、３２０：第１電極
４００：バンク
５００：発光層
６００：第２電極
７００：封止層
８１０、８２０：カラーフィルタ層

Claims (19)

  1. 第1サブ画素および第2サブ画素を備えた基板、
    前記基板上に備えられた平坦化層、
    前記平坦化層上で前記第1サブ画素及び前記第2サブ画素にそれぞれ備えられた第1電極、
    前記第1サブ画素の第1電極と前記第2サブ画素の第1電極の間に備えられたバンク、
    前記第1電極及び前記バンク上に備えられた発光層、および
    前記発光層上に備えられた第2電極を含んでなり、
    前記平坦化層は、前記バンクと重畳する領域に複数個の窪みが備えられていて、前記バンクは、前記複数個の窪みの中で一部の窪みと重畳する領域ににバンクホールが備えられていて、前記のバンクホールは、前記第1サブ画素と前記第2サブ画素間の境界に沿って延長されている電界発光表示装置。
  2. 前記バンクホールが、前記バンクを貫通して延長されていて、前記平坦化層に備えられた一部の窪みは、前記バンクホール内に露出している請求項１に記載の電界発光表示装置。
  3. 前記バンクホール入口が、第1幅を有する領域、前記第1幅よりも小さい第2幅を有する領域、および前記第1幅から前記第2幅に漸次的に幅が小さくなる領域を含む請求項１に記載の電界発光表示装置。
  4. 前記第1幅を有する領域から下方向に延びる前記バンクホールの内部が、前記第1幅よりも大きい第3幅を有し、前記第2幅を有する領域から下方向に延びる前記バンクホールの内部は、前記第2幅よりも大きい第4幅を有する請求項３に記載の電界発光表示装置。
  5. 前記バンクホールの入口が、その幅が漸次に増加した後、漸次に減少することが繰り返される波動パターン構造からなる請求項１に記載の電界発光表示装置。
  6. 前記平坦化層が、前記バンクと重畳する領域において、前記一部の窪みの間に平坦面がさらに備えられていて、前記平坦面の少なくとも一部は、前記バンクホール内に露出している請求項１に記載の電界発光表示装置。
  7. 前記複数個の窪みは、互いに接するように備えられている請求項１に記載の電界発光表示装置。
  8. 前記複数個の窪みが、前記バンクホールの延長方向と同じ方向には一列に配列され、前記バンクホールの延長方向と垂直な方向には一列に配列されない請求項１に記載の電界発光表示装置。
  9. 前記複数個の窪みが、前記バンクホールの延長方向と垂直方向に配列された複数個の列の形態を有するように配列され、前記バンクホールは、前記複数個の列のうち少なくとも一つの列と重畳するよう備えられている請求項１に記載の電界発光表示装置。
  10. 前記バンクが、前記第1電極の端を覆っていて、前記バンクによって覆われずに露出した前記第1電極の露出領域が発光領域を構成し、前記複数個の窪みは、前記発光領域と重畳しない請求項１に記載の電界発光表示装置。
  11. 前記第1電極の一部が、前記複数個の窪みのうちのいずれか一つの窪みの内部まで延長されている請求項１に記載の電界発光表示装置。
  12. 前記発光層の少なくとも一部が、前記バンクホールと重畳する領域で断絶している請求項１に記載の電界発光表示装置。
  13. 前記発光層の少なくとも一部が、前記バンクホール内に露出した一部の窪みの内に備えられている請求項１２に記載の電界発光表示装置。
  14. 第1サブ画素および第2サブ画素を備えた基板、
    前記第1サブ画素と前記第2サブ画素間の境界に備えられたバンクが位置するバンク領域、
    前記バンク領域によって定義され、前記第1サブ画素及び前記第2サブ画素のそれぞれに備えられた発光領域、
    前記第1サブ画素と前記第2サブ画素間の境界に沿って延長され、前記バンクを貫通するバンクホールが位置するバンクホール領域、および
    前記バンクホール領域の下で、前記バンクホール領域と重畳し、複数個の窪みを備えた窪み形成領域を含んでなる電界発光表示装置。
  15. 前記バンクホール入口の幅が一定ではなく、前記のバンクホール入口から延長される前記バンクホールの内部の幅は、前記バンクホール入口の幅よりも大きい請求項１４に記載の電界発光表示装置。
  16. 前記窪み形成領域が、前記バンク領域と重畳する請求項１４に記載の電界発光表示装置。
  17. 前記窪み形成領域が、前記複数個の窪みの間に備えられた平坦面を含み、前記平坦面および前記複数個の窪みは、前記バンクホール内に露出している請求項１４に記載の電界発光表示装置。
  18. 前記発光領域に備えられた発光層をさらに含み、前記発光層が、前記バンク領域と重畳し、前記発光層の少なくとも一部は、前記バンクホール領域と重畳する領域で断絶した請求項１４に記載の電界発光表示装置。
  19. 前記基板と離隔するレンズアレイ、及び前記基板と前記レンズアレイを収納する収納ケースをさらに含んでなる請求項１または請求項１４に記載の電界発光表示装置。
JP2019153518A 2018-11-02 2019-08-26 電界発光表示装置 Active JP6827504B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180133246A KR102646218B1 (ko) 2018-11-02 2018-11-02 전계 발광 표시 장치
KR10-2018-0133246 2018-11-02

Publications (2)

Publication Number Publication Date
JP2020072084A true JP2020072084A (ja) 2020-05-07
JP6827504B2 JP6827504B2 (ja) 2021-02-10

Family

ID=70459089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019153518A Active JP6827504B2 (ja) 2018-11-02 2019-08-26 電界発光表示装置

Country Status (4)

Country Link
US (1) US11302757B2 (ja)
JP (1) JP6827504B2 (ja)
KR (1) KR102646218B1 (ja)
CN (1) CN111146244B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114122084A (zh) * 2021-11-09 2022-03-01 深圳市华星光电半导体显示技术有限公司 顶发射oled显示面板
WO2022149040A1 (ja) * 2021-01-08 2022-07-14 株式会社半導体エネルギー研究所 表示装置、表示装置の作製方法、及び電子機器
WO2023053451A1 (ja) * 2021-10-01 2023-04-06 シャープディスプレイテクノロジー株式会社 発光素子、表示装置、および発光素子の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11997906B2 (en) * 2020-12-18 2024-05-28 Lg Display Co., Ltd. Light emitting display device
KR20220090025A (ko) * 2020-12-22 2022-06-29 엘지디스플레이 주식회사 전계 발광 표시 장치
CN113540194B (zh) * 2021-07-12 2022-08-23 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置
WO2023015488A1 (zh) * 2021-08-11 2023-02-16 京东方科技集团股份有限公司 显示基板及电子装置
CN115132948B (zh) * 2022-06-30 2024-02-27 武汉华星光电半导体显示技术有限公司 显示面板和电子装置
CN116075188B (zh) * 2023-03-21 2023-08-22 北京京东方技术开发有限公司 一种显示基板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332069A (ja) * 2002-05-16 2003-11-21 Tohoku Pioneer Corp 有機ｅｌ素子及びその製造方法
JP2005141960A (ja) * 2003-11-05 2005-06-02 Denso Corp 有機ｅｌ表示装置
US20180061907A1 (en) * 2016-08-31 2018-03-01 Lg Display Co., Ltd. Organic light emitting display device and method for manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW535454B (en) 1999-10-21 2003-06-01 Semiconductor Energy Lab Electro-optical device
KR20160063709A (ko) * 2014-11-27 2016-06-07 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102492730B1 (ko) * 2015-10-02 2023-01-27 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102413365B1 (ko) * 2015-11-03 2022-06-27 엘지디스플레이 주식회사 유기발광다이오드표시장치 및 이의 제조방법
KR101797018B1 (ko) * 2015-11-30 2017-11-13 엘지디스플레이 주식회사 유기발광 표시장치와 그를 포함한 헤드 장착형 디스플레이
KR102479673B1 (ko) * 2015-12-29 2022-12-21 엘지디스플레이 주식회사 유기전계발광표시 장치 및 이의 제조방법
WO2017158477A1 (en) * 2016-03-18 2017-09-21 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102624878B1 (ko) * 2016-06-30 2024-01-16 엘지디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
KR102594346B1 (ko) * 2016-08-31 2023-10-25 엘지디스플레이 주식회사 유기발광표시장치와 그의 제조방법
KR102656232B1 (ko) * 2016-08-31 2024-04-09 엘지디스플레이 주식회사 유기 발광 어레이 및 이를 이용한 유기 발광 표시 장치
CN108735791A (zh) * 2018-07-05 2018-11-02 云谷（固安）科技有限公司 显示面板及其制造方法和显示终端

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332069A (ja) * 2002-05-16 2003-11-21 Tohoku Pioneer Corp 有機ｅｌ素子及びその製造方法
JP2005141960A (ja) * 2003-11-05 2005-06-02 Denso Corp 有機ｅｌ表示装置
US20180061907A1 (en) * 2016-08-31 2018-03-01 Lg Display Co., Ltd. Organic light emitting display device and method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022149040A1 (ja) * 2021-01-08 2022-07-14 株式会社半導体エネルギー研究所 表示装置、表示装置の作製方法、及び電子機器
WO2023053451A1 (ja) * 2021-10-01 2023-04-06 シャープディスプレイテクノロジー株式会社 発光素子、表示装置、および発光素子の製造方法
CN114122084A (zh) * 2021-11-09 2022-03-01 深圳市华星光电半导体显示技术有限公司 顶发射oled显示面板
CN114122084B (zh) * 2021-11-09 2024-04-30 深圳市华星光电半导体显示技术有限公司 顶发射oled显示面板

Also Published As

Publication number Publication date
US11302757B2 (en) 2022-04-12
CN111146244B (zh) 2023-07-25
JP6827504B2 (ja) 2021-02-10
US20200144342A1 (en) 2020-05-07
KR102646218B1 (ko) 2024-03-08
KR20200050547A (ko) 2020-05-12
CN111146244A (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
JP2020072084A (ja) 電界発光表示装置
KR102643070B1 (ko) 전계 발광 표시 장치
KR20210019256A (ko) 전계 발광 표시 장치
KR20210085248A (ko) 표시장치
KR102565182B1 (ko) 전계 발광 표시 장치
KR20200048264A (ko) 전계 발광 표시 장치
US20220199709A1 (en) Electroluminescent display device
KR102516722B1 (ko) 전계 발광 표시 장치
KR102513769B1 (ko) 전계 발광 표시 장치
US11158696B2 (en) Electroluminescent display apparatus
KR20220096501A (ko) 전계 발광 표시 장치
KR20220036556A (ko) 표시장치
CN112713173A (zh) 电致发光显示装置
KR20210043927A (ko) 전계 발광 표시 장치
KR20210083715A (ko) 표시장치
KR102671914B1 (ko) 전계 발광 표시 장치
KR102679757B1 (ko) 전계 발광 표시 장치
KR102655936B1 (ko) 표시장치
KR102633038B1 (ko) 표시장치
KR102675957B1 (ko) 전계 발광 표시 장치
KR20210045639A (ko) 전계 발광 표시 장치
KR20220090022A (ko) 전계 발광 표시 장치
KR20220068547A (ko) 전계 발광 표시 장치
KR20210037950A (ko) 전계 발광 표시 장치
KR20220096855A (ko) 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210119

R150 Certificate of patent or registration of utility model

Ref document number: 6827504

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250