JP2020071491A - 系切替制御システム - Google Patents
系切替制御システム Download PDFInfo
- Publication number
- JP2020071491A JP2020071491A JP2018202392A JP2018202392A JP2020071491A JP 2020071491 A JP2020071491 A JP 2020071491A JP 2018202392 A JP2018202392 A JP 2018202392A JP 2018202392 A JP2018202392 A JP 2018202392A JP 2020071491 A JP2020071491 A JP 2020071491A
- Authority
- JP
- Japan
- Prior art keywords
- state
- control
- pulse signal
- control device
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Hardware Redundancy (AREA)
Abstract
Description
また、パルスの長短によりオン/オフ状態を決定する手法もある。長いパルスの場合をオン状態、短いパルスの場合をオフ状態と対応させることにより、上記で説明した基準パルスを不要とすることができる(例えば、特許文献1参照)。
実施の形態1を図1から図6までに基づいて説明する。図1は実施の形態1における系切替制御システムの全体構成を示すブロック図である。図2は実施の形態1における系切替制御システムでの6つの状態パルス信号を示す波形図である。図3は実施の形態1における6つの状態パルス信号の信号定義を示す図表である。図4は実施の形態1における系切替制御システムでの2系の状態パルス信号を例にした波形図である。図5は実施の形態1における他系状態推測方式を示す図表である。図6は実施の形態1における系切替制御システムの状態パルス信号の授受に関する構成を示すブロック図である。
自系制御装置としての1系制御装置2は、1系処理演算部3とパルス信号の入出力等を行うパルス発生回路としての1系FPGA4、1系処理演算部3と1系FPGA4間でデータのやり取りを行う1系データ伝送バス5により構成される。また、他系制御装置としての2系制御装置6は、2系処理演算部7とパルス信号の入出力等を行うパルス発生回路としての2系FPGA8、2系処理演算部7と2系FPGA8間でデータのやり取りを行う2系データ伝送バス9により構成される。各系の状態を決定するためのパルス信号は信号ライン11にて系間通信路10を介して両系のFPGA4,8でやり取りされる。また、各種信号はネットワーク12により伝送され、制御対象装置13を制御する。
これらの信号から冗長化制御システムの制御装置は、制御、待機に加えてネットワークから切り離された場合の状態である除外の3つの状態に分けられる。
次に、図4(b)のようなパルス信号が検出された場合、図5の8)の結果と一致する。そのため、他系状態は他系待機状態と推定でき、すなわち2系が待機状態となるため、自系である1系は制御状態または除外状態と決定できる。このとき、制御状態か除外状態かを判断するために、1系制御パルス信号16および1系除外パルス信号18を確認し自系である1系の状態を正確に決定する。ただし、自系を除外状態と決定した場合、他系は待機状態から制御状態に遷移する。
例えば、他系制御パルス信号、他系待機パルス信号、他系除外パルス信号のうち2つ以上が1になった場合などの他系状態推測方式にて設定していない組合せの場合、すなわち図5の18)その他の場合、自系の状態は状態遷移過程と判断し、前値保持とする。
第1の系である1系と第2の系である2系を切替制御する1系制御装置2からなる第1制御装置および2系制御装置6からなる第2制御装置を備え、前記第1制御装置および前記第2制御装置は、それぞれ前記第1の系および前記第2の系に関する制御パルス信号および待機パルス信号ならびに除外パルス信号からなる状態パルス信号に応じて制御動作を行うものであり、前記状態パルス信号は、それぞれパルス周期の長短でオン状態あるいはオフ状態が設定され、信号レベルが一定時間変化しない場合は動作不全状態として無効とされるものであって、第1制御装置および第2制御装置は無効とされていない前記状態パルス信号に応じて制御動作を行うことを特徴とする。
この構成により、系切替の対象となる各系に関する制御パルス信号および待機パルス信号ならびに除外パルス信号からなる状態パルス信号により、動作不全状態にある状態パルス信号による影響を回避しつつ、的確に系切替を行える系切替制御システムを提供することができる。
前記第1制御装置および前記第2制御装置は、制御パルス信号16,20および待機パルス信号17,21ならびに除外パルス信号18,22からなる前記状態パルス信号と、前記第1の系および前記第2の系がそれぞれ正常に起動したことを示す1系正常パルス信号19および2系正常パルス信号23からなる第1および第2の正常パルス信号とに応じて制御動作を行うことを特徴とする。
この構成により、系切替の対象となる各系に関する制御パルス信号および待機パルス信号ならびに除外パルス信号からなる状態パルス信号により、動作不全状態にある状態パルス信号による影響を回避しつつ、的確に系切替を行えるとともに、1系および2系の両系が同時に制御状態となることを確実に回避できる系切替制御システムを提供することができる。
実施の形態2を図7および図8に基づいて説明する。図7は実施の形態2における系切替制御システムにおいて系切替を行う系切替カードを有した冗長化制御装置の一部構成を示すブロック図である。図8は実施の形態2による系切替制御システムにおいて系切替を行う系切替カードの構成を示すブロック図である。
図8に示す構成によれば、系切替カード26は系間信号46の絶縁を行い、系切替を実施するが、同時に各信号45によってLEDからなる表示要素の点灯を行うことができ、これにより制御装置の状態を表示することが可能となる。状態表示LED27〜32では動作中であるか制御状態であるか除外状態であるかをLED点灯により表示することができる。また、故障状態表示LED35〜38では各制御装置が故障しているかどうかを表示すると同時に、故障状態を解除するスイッチをそれぞれ内蔵している。これにより故障状態が解除された際に故障状態表示LED35〜38を消灯することができる。
系切替カード26が抜去操作により実装状態から離脱される場合には、系切替カード26の代わりに接続カード(図示せず)が挿入され、系間通信路10における各伝送路が接続状態となって系間通信路10におけるパルス信号の伝送が可能となる。
前記第1の系と前記第2の系の間で前記状態パルス信号の絶縁を行った状態において制御装置2,6からなる前記第1制御装置および前記第2制御装置の状態を表示するLED27〜32,35〜42からなる表示要素を設けたことを特徴とする。
制御装置2,6からなる前記第1制御装置および前記第2制御装置を備えた冗長系制御装置に系切替カード26が実装され、系切替カード26の実装状態への挿入により系間通信路における系間信号46の通信が遮断され絶縁状態になるものであって、系切替カード26に設けられた状態表示LED27〜32および故障状態表示LED35〜38IOならびに状態表示LED38〜42からなる表示要素により制御装置2,6において動作中であるか制御状態であるか除外状態であるかを確認でき、各制御装置が故障しているかどうかを認識できるものであり、系切替カード26に設けられた制御/待機切替スイッチ33,34により手動操作によって各制御装置2,6の状態を切り替えることができるものである。
この構成により、系切替カードが挿入され実装状態とされることによって、手動スイッチによる機械的な系切替が可能となるとともに各系の状態をLEDからなる表示要素により直接確認することが可能となる。
実施の形態3を図9に基づいて説明する。図9は実施の形態3による系切替制御システムにおいてソフトウエアによる系切替を行う場合の制御処理動作を示すフロー図である。
しかし、障害発生等の要因により1系制御装置2または2系制御装置6に強制自系制御または強制自系待機あるいは自系除外などの強制信号が生起される場合がある。この実施の形態4では、1系制御装置2および2系制御装置6の作動を制御する応用ソフトウエアとしての切替制御用プログラムにより前記強制信号を検知する検知動作を行い(ステップS2)、前記強制信号が検知された場合には、1系制御装置2および2系制御装置6の状態を前記切替制御用プログラムによる指令に従って遷移させることにより系切替制御を行うものである(ステップS3〜9)。
第1制御装置2および第2制御装置6は、応用ソフトウエアとしての切替制御用プログラムの指令に応じて制御動作を行うものであって、前記第1制御装置2または前記第2制御装置6を強制的に作動させる強制信号が生起された場合には、前記第1制御装置2および前記第2制御装置6の状態を前記切替制御用プログラムによる指令に従って遷移させることにより系切替制御を行うことを特徴とするとする。
この構成により、系切替の対象となる各系に関する制御パルス信号および待機パルス信号ならびに除外パルス信号からなる状態パルス信号により、動作不全状態にある状態パルス信号による影響を回避しつつ、的確に系切替を行えるとともに、強制信号が生起された場合の対応を的確に遂行できる系切替制御システムを提供することができるものである。
Claims (4)
- 第1の系と第2の系を切替制御する第1制御装置および第2制御装置を備え、前記第1制御装置および前記第2制御装置は、それぞれ前記第1の系および前記第2の系に関する制御パルス信号および待機パルス信号ならびに除外パルス信号からなる状態パルス信号に応じて制御動作を行うものであり、前記状態パルス信号は、それぞれパルスの長短でオン状態あるいはオフ状態が設定され、信号レベルが一定時間変化しない場合は動作不全状態として無効とされるものであって、無効とされていない前記状態パルス信号に応じて制御動作を行うことを特徴とする系切替制御システム。
- 前記第1制御装置および前記第2制御装置は、前記状態パルス信号ならびに前記第1の系および前記第2の系がそれぞれ正常に起動したことを示す第1および第2の正常パルス信号に応じて制御動作を行うことを特徴とする請求項1に記載の系切替制御システム。
- 前記第1の系と前記第2の系の間で前記状態パルス信号の絶縁を行った状態において前記第1制御装置および前記第2制御装置の状態を表示する表示要素を設けたことを特徴とする請求項1または請求項2に記載の系切替制御システム。
- 前記第1制御装置および前記第2制御装置は、応用ソフトウエアとしての切替制御用プログラムの指令に応じて制御動作を行うものであって、前記第1制御装置または前記第2制御装置を強制的に作動させる強制信号が生起された場合には、前記第1制御装置および前記第2制御装置の状態を前記切替制御用プログラムによる指令に従って遷移させることにより系切替制御を行うことを特徴とするとする請求項1から請求項3までの何れか1項に記載の系切替制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018202392A JP6976235B2 (ja) | 2018-10-29 | 2018-10-29 | 系切替制御システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018202392A JP6976235B2 (ja) | 2018-10-29 | 2018-10-29 | 系切替制御システム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020071491A true JP2020071491A (ja) | 2020-05-07 |
JP2020071491A5 JP2020071491A5 (ja) | 2021-01-21 |
JP6976235B2 JP6976235B2 (ja) | 2021-12-08 |
Family
ID=70549483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018202392A Active JP6976235B2 (ja) | 2018-10-29 | 2018-10-29 | 系切替制御システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6976235B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112578723A (zh) * | 2020-12-07 | 2021-03-30 | 天津津航计算技术研究所 | 一种多余度cpld切换控制装置 |
-
2018
- 2018-10-29 JP JP2018202392A patent/JP6976235B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112578723A (zh) * | 2020-12-07 | 2021-03-30 | 天津津航计算技术研究所 | 一种多余度cpld切换控制装置 |
CN112578723B (zh) * | 2020-12-07 | 2022-09-13 | 天津津航计算技术研究所 | 一种多余度cpld切换控制装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6976235B2 (ja) | 2021-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4967433B2 (ja) | スイッチ故障検出回路 | |
US9934111B2 (en) | Control and data transmission system, process device, and method for redundant process control with decentralized redundancy | |
EP2595019A2 (en) | Method and apparatus for analogue output current control | |
JP7014140B2 (ja) | 電磁ブレーキ制御装置及び制御装置 | |
JP6968119B2 (ja) | 安全スイッチ | |
JP2020071491A (ja) | 系切替制御システム | |
EP0642080A2 (en) | Clock selection control device | |
JP4684917B2 (ja) | 電子制御装置 | |
JP7163576B2 (ja) | 車両制御システムおよび車両制御装置 | |
JP2012068907A (ja) | バス接続回路及びバス接続方法 | |
KR101224523B1 (ko) | 멀티 드롭 통신 회로의 데이터 라인 이상 감지회로 | |
JP2006344023A (ja) | 制御装置 | |
KR200403626Y1 (ko) | 통신 시스템의 이중화 제어장치 | |
JP2861595B2 (ja) | 冗長化cpuユニットの切り替え制御装置 | |
JP3392938B2 (ja) | 2重系装置 | |
JP3125864B2 (ja) | 二重化システム | |
JP2003216451A (ja) | 2重系装置 | |
JP3231743B2 (ja) | 電源制御装置の制御方式と方法 | |
JP2021012517A (ja) | コントローラ冗長化システム及びその制御方法 | |
JP2626484B2 (ja) | 系切り替え試験方法 | |
JP4788469B2 (ja) | Cpu二重化システム | |
JP3804224B2 (ja) | 通信装置および制御システム | |
KR20220144693A (ko) | 제어기 및 이를 포함하는 통신 시스템 | |
JP2007028488A (ja) | セレクタ装置 | |
JP2946731B2 (ja) | 冗長系の選択切替装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201127 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201127 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20201127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211012 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211109 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6976235 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |