JP2020068489A - 伝送路構造 - Google Patents

Abstract

【課題】広帯域性の確保が容易な伝送路構造を得る。【解決手段】開示の伝送路構造は、第１導波路４０と、前記第１導波路４０の導波方向一端側に設けられ、前記第１導波路４０のＨ面よりも幅狭のＨ面を有するトランス導波路５１を含むインピーダンス調整部５０と、スリット５５を介して前記トランス導波路５１に接続され、前記第１導波路５０よりもインピーダンスが低く、前記第１導波路５０のＥ面に交差する方向に延びる第２導波路６０と、を備える。【選択図】図２

Description

本開示は、伝送路構造に関する。

ミリ波アンテナ等のように非常に高い周波数用のアンテナへの入力には、導波路（中空方形導波路など）が用いられることが多い。また、ミリ波アンテナ等のように非常に高い周波数用のアンテナとしては、廉価性から、プリント基板アンテナが採用される。プリント基板アンテナへの給電は、プリント基板に形成されたマイクロストリップラインが用いられることが多い。

K. Seo, "Planar Microstrip-To-Waveguide Transition in Millimeter-Wave Band,"Advancement in Microstrip Antennas with RecentApplications, ed. A. Kishk, pp.249-277, 2013.[平成３０年９月２５日検索],インターネット<URL:https://www.intechopen.com/books/advancement-in-microstrip-antennas-with-recent-applications>

このため、給電のための伝送路は、導波路とマイクロストリップラインとによって構成されることになる。その結果、導波路−マイクロストリップライン間でモードを変換する変換器（導波路−マイクロストリップライン変換器）が必要となる。

アンテナの広帯域性を確保するには、導波路−マイクロストリップライン変換器も、広帯域性を有する必要がある。例えば、ミリ波レーダでは、７６ＧＨｚ帯では、帯域が１ＧＨｚであるが、７９ＧＨｚ帯では、４ＧＨｚ帯となる。したがって、より広帯域な導波路−マイクロストリップライン変換器が望まれる。しかし、そのような広帯域化は容易ではない。

ここで、非特許文献１は、ミリ波帯における導波路−マイクロストリップライン変換のための構造を開示している。非特許文献１に開示された構造は、マイクロストリップラインが形成されたプリント基板に導波路が接続されたものである。非特許文献１では、プリント基板の上に取り付けられたバックショートと呼ばれる金属製の部品によって、導波路−マイクロストリップライン変換を実現している。しかし、非特許文献１の構造では、バックショートという部品が必要であり、コスト増加を招く。また、バックショートをプリント基板に取り付ける必要があり、製造作業が煩雑になる。

本発明者らは、バックショートのような部品を用いることなく広帯域な導波路−マイクロストリップライン変換などを実現するのに適した、新規な伝送路構造を見出した。

本開示のある側面は、伝送路構造に関する。伝送路構造は、第１導波路と、前記第１導波路の導波方向一端側に設けられ、前記第１導波路のＨ面よりも幅狭のＨ面を有するトランス導波路を含むインピーダンス調整部と、スリットを介して前記トランス導波路に接続され、前記第１導波路よりもインピーダンスが低く、前記第１導波路のＥ面に交差する方向に延びる第２導波路と、を備える。

本開示によれば、広帯域性の確保が容易な伝送路構造が得られる。

図１は、アンテナ装置の平面図である。 図２は、アンテナ装置の断面図である。 図３は、図２のＩＩＩ−ＩＩＩ線断面図である。 図４は、図２のＩＶ−ＩＶ線断面図である。 図５は、図２のＶ−Ｖ線断面図である。 図６は、図２のＶＩ−ＶＩ線断面図である。 図７は、図２の変形例の断面図である。 図８は、図２の等価回路断面図である。 図９は、図２の変形例の断面図である。 図１０は、第２実施形態に係るアンテナ装置の平面図である。 図１１は、第２実施形態に係るアンテナ装置の平面図である。 第１実施形態のシミュレーション結果を示すポーラチャートである。 第１実施形態のシミュレーション結果を示すＶＳＷＲ特性図である。 図１４Ａは、第３実施形態においてスタブ無しの場合の反射特性のポーラチャートである。図１４Ｂは、第３実施形態（スタブ有）の場合の反射特性のポーラチャートである。 図１５Ａは、第３実施形態においてスタブ無しの場合の反射特性のＶＳＷＲ特性図である。図１５Ｂは、第３実施形態（スタブ有）の場合の反射特性のＶＳＷＲ特性図である。 図１６Ａは、第３実施形態においてスタブ無しの場合の通過特性図である。図１６Ｂは、第３実施形態（スタブ有）の場合の通過特性図である。

［１．実施形態の概要］

（１）実施形態の伝送路構造は、第１導波路と、前記第１導波路の導波方向一端側に設けられ、前記第１導波路のＨ面よりも幅狭のＨ面を有するトランス導波路を含むインピーダンス調整部と、スリットを介して前記トランス導波路に接続され、前記第１導波路よりもインピーダンスが低く、前記第１導波路のＥ面に交差する方向に延びる第２導波路と、を備える。この伝送路構造によれば、第１導波路が、インピーダンスの低い第２導波路に変換されるため、第２導波路をマイクロストリップラインに接続した場合の広帯域性の確保が容易となる。

（２）伝送路構造は、プリント基板に形成されたマイクロストリップラインと、前記プリント基板に形成された、前記第２導波路と前記マイクロストリップラインとの変換器と、
を更に備えることができる。前記第２導波路は、前記プリント基板に形成されているのが好ましい。この場合、変換器における広帯域性の確保が容易である。

（３）伝送路構造は、前記プリント基板に形成され、前記マイクロストリップラインによって給電されるアンテナを更に備えるのが好ましい。この場合、第２伝送路、マイクロストリップライン、変換器、及びアンテナが、プリント基板に形成された一体的構造が得られる。

（４）前記第２導波路は、第１導電体パターンとグランド面となる第２導電体パターンとを接続する複数のビアによってポスト壁を構成した基板集積導波路であるのが好ましい。この場合、薄くインピーダンスの低い第２導波路が容易に得られる。

（５）前記インピーダンス調整部は、前記基板集積導波路において前記ポスト壁を構成する複数の前記ビアによって囲まれた範囲内に設けられた１又は複数のインピーダンス調整用ビアを含むのが好ましい。この場合、インピーダンス調整が容易となる。

（６）前記第１導電体パターンは、前記基板集積導波路の出力端となるパターン端を有し、前記ポスト壁を構成する複数の前記ビアのうち前記パターン端に最も近い出力端ビアの中心から、前記パターン端までの長さが、０．１λｇ（λｇは前記基板集積導波路における波長）以下であるのが好ましい。この場合、出力端ビアからパターン端までの間が、電磁波の漏洩パスとなるのを抑制できる。

（７）前記第１導電体パターンは、前記基板集積導波路の出力端となるパターン端と、
前記ポスト壁を構成する複数の前記ビアのうち前記パターン端に最も近い出力端ビアと、前記パターン端と、の間をショートにするスタブと、を有するのが好ましい。この場合、出力端ビアからパターン端までの間が、ショートになることで、出力端ビアからパターン端までの間が、漏洩パスとなることを抑制できる。

（８）前記スタブは、前記出力端ビアと前記パターン端との間をショートにする位置に形成された、オープンスタブであるのが好ましい。この場合、出力端ビアからパターン端までの間を容易にショートにすることができる。

（９）スタブによって出力端ビアからパターン端までの間をショートにする場合、前記出力端ビアの中心から、前記パターン端までの長さが、０．１λｇ（λｇは前記基板集積導波路における波長）よりも大きくてもよい。出力端ビアからパターン端までの長さが大きくても、出力端ビアからパターン端までの間が、ショートになることで、出力端ビアからパターン端までの間が、漏洩パスとなることを抑制できる。

（１０）前記第２導波路のインピーダンスは、前記第１導波路のインピーダンスの１／４５以上であって、前記第１導波路の前記インピーダンスの１／１．２以下であるのが好ましい。

（１１）前記第２導波路の前記インピーダンスは、前記第１導波路の前記インピーダンスの１／２０以上であるのが好ましい。

（１２）前記第２導波路の前記インピーダンスは、前記第１導波路の前記インピーダンスの１／１．３以下であるのが好ましい。

［２ 実施形態の詳細］

［２．１ 第１実施形態に係る伝送路構造を有するアンテナ装置］

図１から図６は、第１実施形態に係る伝送路構造を有するアンテナ装置１０を示している。アンテナ装置１０は、例えば、ミリ波レーダ用であり、電磁波の受信又は送信に用いられる。以下の説明において、アンテナ装置１０は、一例として、７６．５ＧＨｚ（波長λ：３．９２ｍｍ）用であるものとする。

図２に示すように、実施形態に係るアンテナ装置１０は、アンテナ３０が形成されるプリント基板１３と、プリント基板１３に取り付けられた導波路ブロック１１と、を備えている。アンテナ装置１０は、導波路ブロック１１及びプリント基板１３に形成された伝送路２０と、プリント基板１３に形成されたアンテナ３０と、を備える。実施形態の伝送路２０は、第１導波路４０、トランス導波路５１、スリット５５、第２導波路６０、変換器７０、及びマイクロストリップライン８０を備える。

図２に示すように、プリント基板１３は、第１導電体パターン１５と、第２導電体パターン１７と、誘電体基材１９と、を備える。第１導電体パターン１５は、誘電体基材１９における一面側（図２において上側）に設けられている。第２導電体パターン１７は、誘電体基材１９における、第１導電体パターン１５の反対面側（図２において下側）に設けられている。第２導電体パターン１７は、グランド面である。

図４に示すように、第２導電体パターン１７は、誘電体基材１９において、第１導電体パターン１５の反対面の全面（スリット５５の範囲を除く）に形成されている。なお、以下の説明において、誘電体基材１９は、一例として、非誘電率εｒ：３．２、誘電正接ｔａｎδ：０．００１、基板厚さ：０．１２７ｍｍであるものとする。

図１に示すように、実施形態において、第１導電体パターン１５は、第２導波路６０を構成するパターン６５と、変換器（テーパ部）７０を構成するパターンと、マイクロストリップライン８０を構成するパターンと、アンテナ３０を構成するパターンと、を含む。この結果、実施形態のプリント基板１３は、第２導波路６０と、変換器７０と、マイクロストリップライン８０と、アンテナ３０と、を一体的に備えていることになる。

図２に示すように、導波路ブロック１１は、プリント基板１３の第２導電体パターン１７側に取り付けられている。導波路ブロック１１は、その内部に、第１導波路４０として機能する開口と、トランス導波路５１として機能する開口と、を備えている。

第１導波路４０としては、例えば、導波路に関する標準規格に定められた標準導波路を用いることができる。例えば、第１導波路４０は、ＥＩＡ規格の型名ＷＲ−１０の中空方形導波路（内径呼寸法：１．２７ｍｍ×２．５４ｍｍ）である。第１導波路４０のインピーダンスは、例えば、３６８．２Ωである。図２において、第１導波路４０の導波方向（電磁波が伝送される方向）は、ｙ方向（図２の上下方向）である。図２おいて、第１導波路４０は、導波路終端を上端に有し、導波路始端を図外に有する。なお、図１に示すように、プリント基板１３は、ｙ方向と直交するｘｚ平面に平行に設けられている。すなわち、第１導波路４０の導波方向は、プリント基板１３の面方向に対して交差、より具体的には直交、している。

図６に示すように、第１導波路４０は、ｘｙ平面に平行に形成された、広壁であるＥ面を備える。また、第１導波路４０は、ｙｚ平面に平行に形成された、狭壁であるＨ面を備える。Ｈ面は、Ｅ面に対して直交する。

図２に示すトランス導波路５１は、第１導波路４０の導波路終端である導波方向一端側（図２において上端側）において、第１導波路４０を形成する開口と連通するように形成されている。トランス導波路５１は、インピーダンス調整部５０として機能する。インピーダンス調整部５０は、第１導波路４０と第２導波路６０とを整合させる。トランス導波路５１のインピーダンスは、第１導波路４０と第２導波路６０の各々のインピーダンスの間の任意の値に設定される。

トランス導波路５１は、導波方向（ｙ方向）において約λ／４の長さを持つ。トランス導波路５１は、中空方形導波路である。トランス導波路５１は、第１導波路４０より小さいインピーダンスを持つように、ｚ方向において、第１導波路４０よりも幅狭である。図５及び図６に示すように、トランス導波路５１は、第１導波路４０のＥ面と同一幅のＥ面を有する。また、トランス導波路５１は、第１導波路４０のＨ面よりも幅狭のＨ面を有する。すなわち、トランス導波路５１のＨ面は、第１導波路４０のＨ面に比べて、ｚ方向の寸法が狭い。なお、トランス導波路５１においても、Ｅ面はｘｙ平面に平行であり、Ｈ面はｙｚ平面に平行である。

幅狭のＨ面を有するトランス導波路５１は、図７に示すように、第１導波路４０のｚ方向幅内において、ｚ方向中央付近に配置されてもよい。ただし、トランス導波路５１は、図２に示すように、一方のＥ面が、第１導波路４０の一方のＥ面と面一になるように配置されているのが好ましい。図２のトランス導波路５１の配置であると、第１導波路４０及びトランス導波路５１の加工が容易となる。

トランス導波路５１の導波路終端（図２において上端）は、プリント基板１３の第２導電体パターン１７に形成されたスリット５５を介して、プリント基板１３に形成された第２導波路６０に接続されている。

図１に示すように、第２導波路６０は、基板集積導波路（Substrate Integrated Waveguide;ＳＩＷ）として構成されている。基板集積導波路は、プリント基板に形成された導波路である。基板集積導波路は、複数のビア６１，６３によってポスト壁が構成されている。図１に示すように、第１導電体パターン１５は、第２導波路６０を構成するため、平面視において方形状の第２導波路パターン６５を有する。ビア６１，６３は、第２導波路パターン６５内において、第１導電体パターン１５とグランド面となる第２導電体パターン１７とを接続するために、誘電体基材１９を貫通するよう形成されている（図３参照）。なお、ビアは、スルーホールと呼ばれることもある。ここでは、「ビア」という用語は、スルーホールも含む概念として使用される。

なお、図１において、第２導波路６０の導波方向は、ｚ方向（図１及び図２の左右方向）である。図１において、第２導波路６０は、スリット５５が入力端であり、マイクロストリップライン８０側の前端６５Ａが第２導波路終端（出力端）である。すなわち、第２導波路６０は、第１導波路４０のＥ面に交差する方向であるｚ方向に延びる。第２導波路６０を第１導波路４０のＥ面に対して交差する方向に延ばすことで、マイクロストリップライン８０と同一面に第２導波路６０を形成することができる。

ポスト壁を構成するビア６１，６３は、導波方向後側に形成されたビア６１と、導波方向（ｚ方向）にみて幅方向（ｘ方向）両側に形成されたビア６３と、を含む。図１に示すように、ビア６１は、第２導波路パターン６５の後端６５Ｄの辺に沿って設けられている。ビア６３は、第２導波路パターン６５の左端６５Ｂの辺及び右端６５Ｃの辺に沿って設けられている。

なお、第２導波路６０は、ｘ方向の幅Ｌ２が、第１導波路４０及びトランス導波路５１と同一である２．５４ｍｍになるよう形成される。また、誘電体基材１９の厚さが０．１２７ｍｍであるため、第２導波路６０は、内径が０．１２７ｍｍ×２．５４ｍｍのＳＩＷになっている。第２導波路６０のインピーダンスは、例えば、１４．４Ωである。

図４に示すように、前述のスリット５５は、ポスト壁を構成する複数のビア６１，６３によって囲まれた範囲内に設けられている。スリット５５は、その長手方向が、ｘ方向に一致するように形成されている。また、図５に示すように、スリット５５は、トランス導波路５１の開口の範囲に位置するように形成されている。

ここで、図８は、図１〜図６に示す伝送路構造の変形例を示している。図８に示す第２導波路６０では、ビア６１によって、パターン後端６５Ｄ側のポスト壁が構成されているのではなく、誘電体基材１９の後端の側面に形成された導電体膜１０１によってポスト壁が構成されている。図８の伝送路構造の回路と図２の伝送路構造の回路とは等価である。この場合、導電体膜１０１の近傍に、トランス導波路５１と第２導波路６０とを接続するスリット５５を形成することになる。

さらに、図９は、図８に示す導電体膜１０１の位置にビア６１が形成された伝送路構造を示している。図９も、図２及び図８と等価な回路構造を示している。図９のビア６１は、図２のビア６１よりも、スリット５５の近くに形成されている。図９の構造と図２の構造とを比較すると、図２の方が、製造が容易となる。すなわち、図９では、ビア６１とスリット５５とが非常に近接している。ビア６１及びスリット５５は、第２導電体パターン１７の加工が必要となる部分であるため、ビア６１及びスリット５５が近接していると、加工が困難となる。

これに対して、図２に示すように、ビア６１をλｇ／２（λｇは前記基板集積導波路における波長）ほど離すと、図９の構造と等価でありつつ、ビア６１とスリット５５との距離Ｌ１を大きくできるため、加工が容易となる。なお、ビア６１とスリット５５との距離は、（λｇ／２）×Ｎ（Ｎは、１以上の整数）でもよいが、Ｎは小さいほうが、広帯域性の確保に有利である。

また、スリット５５は、図８に示すように、トランス導波路５１の後端面（図８の左側面）に近接しているほうがよい。ただし、この場合、スリット５５がトランス導波路５１の開口周辺に位置しつつ、トランス導波路５１の開口内に位置する必要があり、高い組み立て精度が要求されることになる。すなわち、プリント基板１３と導波路ブロック１１との組み立て誤差により、スリット５５が、トランス導波路５１の開口外に位置すると特性が著しく劣化する。比較的大きな組み立て誤差を許容するため、スリット５５は、図２に及び図５に示すように、トランス導波路５１の開口の幅方向中央付近にあるのが好ましい。

図１、図３及び図４に示すように、実施形態においては、インピーダンス調整部５０として、前述のトランス導波路５１のほか、第２導波路６０（プリント基板１３）内に形成されたビア（インピーダンス調整用ビア）５３を備えている。ビア５３により、インピーダンスのより大きな調整が可能となる。ビア５３は、ポスト壁を構成する複数のビア６１，６３によって囲まれた範囲内に設けられている。実施形態において、ビア５３は、スリット５５と、第２導波路終端６５Ａの間に設けられている。ビア５３は、第１導電体パターン１５とグランド面となる第２導電体パターン１７とを接続するために、誘電体基材１９を貫通するよう形成されている。

実施形態において、ビア５３は、インピーダンス調整を容易にするため、スリット５５の近傍に設けられている。ビア５３におけるインピーダンス調整要素としては、例えば、ビア５３の径、又は、ビア５３とスリット５５との間隔である。ビア５３は、１個でもよいが、図示のように２個又はそれ以上とすることで、インピーダンス調整が容易となる。すなわち、複数のビア５３が設けられている場合、複数のビア５３の間隔をもインピーダンス調整要素として利用することができる。なお、複数のビア５３を並べる方向は、スリット５５の長手方向（ｘ方向）と平行であるのが好ましい。

図１に示すように、第１導電体パターン１５は、第２導波路パターン６５の前端６５Ａに形成された変換器７０を構成するパターンを備えている。変換器７０を構成するパターンは、テーパ状である。変換器７０は、第２導波路６０とマイクロストリップライン８０との間でモード変換をする。

第１導電体パターン１５は、変換器７０を構成するパターンに連続してマイクロストリップライン８０を構成するパターンを有している。マイクロストップラインのインピーダンスは、例えば、６７Ωである。マイクロストリップライン８０は、プリント基板１３に形成されたアンテナ３０に接続されている。アンテナ３０は、例えば、パッチアンテナであり、マイクロストリップライン８０により給電される。

第２導波路６０及びマイクロストリップライン８０は、いずれもプリント基板１３に設けられているため、プリント基板１３に形成されたテーパ状のパターンによる変換器７０によって、変換器７０における広帯域性の確保は容易である。

第１導波路４０のような中空導波路と、プリント基板１３に形成されたマイクロストリップライン８０と、の間でモード変換をする場合には、中空導波路のインピーダンスが大きいために、広帯域化は容易ではない。この結果、広帯域化のため、例えば、非特許文献１に記載のバックショートのような別部品が必要となる。これに対して、本実施形態では、中空方形導波路である第１導波路４０が、トランス導波路５１を介して、マイクロストリップライン８０と同様に薄く低インピーダンスである第２導波路６０に変換されている。この結果、変換器７０は、薄い第２導波路６０とマイクロストリップライン８０との間のモード変換を行えばよいため、変換器７０における広帯域性の確保は容易である。したがって、第２導波路−マイクロストリップライン８０の変換器７０は、プリント基板１３に形成されたテーパ状のパターンで足りる。

一方、本実施形態の伝送路２０は、中空導波路である第１導波路４０とプリント基板１３に形成された第２導波路６０とを有する。したがって、第１導波路４０と第２導波路６０との整合をとるためインピーダンス調整部５０が必要となる。しかも、中空導波路である第１導波路４０のインピーダンスは比較的大きい（例えば、３６８．２Ω）のに対して、プリント基板１３に形成されているため薄い第２導波路６０のインピーダンスは比較的小さい（例えば、１４．４Ω）。

第２導波路６０のインピーダンスは、マイクロストリップライン８０との関係上、小さいほうが好ましい。かかる観点から、第２導波路６０のインピーダンスは、例えば、第１導波路４０のインピーダンスの１／１．２以下である。第２導波路６０のインピーダンスが、第１導波路４０のインピーダンスの１／１．２以下になると、トランス導波路５１のようなインピーダンス調整部５０が必要となることが多い。第２導波路６０のインピーダンスは、第１導波路４０のインピーダンスの１／１．３以下であってもよく、１／２以下であってもよく、１／５以下であってもよく、１／１０以下であってもよい。

第２導波路６０のインピーダンスは、小さすぎると、インピーダンス調整部５０を設けても整合が困難になるため、小さすぎない方が好ましい。かかる観点からは、第２導波路６０のインピーダンスは、例えば、第１導波路４０のインピーダンスの１／４５以上である。第２導波路６０のインピーダンスは、第１導波路４０のインピーダンスの１／３０以上であってもよく、１／２０以上であってもよい。

上記のように、第１導波路４０と第２導波路６０とのインピーダンス比が大きくても、本実施形態によればインピーダンス調整部５０により、第１導波路４０と第２導波路６０との整合が確保される。しかも、インピーダンス調整部５０が、トランス導波路５１だけでなく、ビア５３を有することで、大きなインピーダンス比にも対応することができる。

インピーダンス比の一例として、第２導波路６０のインピーダンスは、例えば、第１導波路４０のインピーダンスの１／４５以上であって、１／１．３以下とすることができる。この場合、周波数７６．５ＧＨｚ帯の±２ＧＨｚ帯域において、ＶＳＷＲ＜１．３への調整が可能となり、広帯域性を容易に確保できる。

インピーダンス比の他の例として、第２導波路６０のインピーダンスは、例えば、第１導波路４０のインピーダンスの１／２０以上であって、１／１．２以下とすることができる。この場合、周波数７６．５ＧＨｚ帯の±２ＧＨｚ帯域において、ＶＳＷＲ＜１．２への調整が可能となり、広帯域性を容易に確保することができる。

［２．２ 第２実施形態］

図１０は、第２実施形態に係る伝送路構造を有するアンテナ装置を示している。第２実施形態において、第１実施形態と異なる点は、第２導波路パターン６５の大きさである。第２実施形態において、第２導波路パターン６５は、その左端６５Ｂ，右端６５Ｃ，後端６５Ｄがプリント基板１３の周縁に達する大きさに形成されている。すなわち、ポスト壁を構成するビア６３からパターン左端６５Ｂまでの距離は、第１実施形態（図１）では、Ｌ１２である一方、第２実施形態（図１０）では、Ｌ２２であり、Ｌ１２＜Ｌ２２である。また、ポスト壁を構成するビア６３からパターン右端６５Ｃまでの距離は、第１実施形態（図１）では、Ｌ１３である一方、第２実施形態（図１０）では、Ｌ２３であり、Ｌ１３＜Ｌ２３である。さらに、ポスト壁を構成するビア６１からパターン後端６５Ｄまでの距離は、第１実施形態（図１）では、Ｌ１４である一方、第２実施形態（図１０）では、Ｌ２４であり、Ｌ１４＜Ｌ２４である。

図１０に示す第２実施形態ように、第１導電体パターン１５が、第２導波路６０として必要な大きさよりも大きくても、第１実施形態と同様の特性が得られる。

なお、ビア６３のうち、第２導波路６０の出力端（パターン端）６５Ａに最も近いビア（出力端ビア）６３の中心からパターン端６５Ａまでの長さＬ１１，Ｌ２１は、第１実施形態及び第２実施形態ともに同じである。Ｌ１１，Ｌ２１は、例えば、０．３ｍｍである。ここでは、出力端ビア６３の中心から、パターン端６５Ａまでの長さＬ１１，Ｌ２１が、０．１λｇ（λｇは前基板集積導波路における波長）以下となっている。０．１λｇ以下とすることで、出力端ビア６３からパターン端６５Ａの間において、第２導波路６０内から第２導波路６０外への電磁波の漏洩を防止できる。

また、第２実施形態では、Ｌ２２，Ｌ２３を大きくしたことに対応して、パターン端６５Ａからの電磁波の進入を防止するため、追加的にビア６７が、パターン端６５Ａに沿って設けられている。ビア６７は省略してもよい。

なお、第２実施形態において、説明を省略した点については、第１実施形態と同様である。

［２．３ 第３実施形態］

図１１は、第３実施形態に係る伝送路構造を有するアンテナ装置を示している。第３実施形態において、第１実施形態と異なる点は、第２導波路パターン６５の大きさが異なることと、第２導波路パターン６５に形成されたスタブ１１０の存在である。

第３実施形態の第２導波路パターン６５は、第１実施形態の第２導波路パターン６５よりも大きく形成されている。すなわち、図１１のＬ３１は図１のＬ１１よりも長く、図１１のＬ３２は図１のＬ１２よりも長く、図１１のＬ３は図１のＬ１３よりも長くなっている。第２導波路パターン６５を大きく形成することで、ビア６３から第２導波路パターン６５のパターン端６５Ａ，６５Ｂ，６５Ｃまでの長さを大きくでき、第２導波路パターン６５の製造が容易となる。

第３実施形態では、第２実施形態とは異なり、ビア６３のうち、第２導波路パターン端６５Ａに最も近い出力端ビア６３の中心からパターン端６５Ａまでの長さＬ３１を、０．１λｇ（λｇは前基板集積導波路における波長）よりも大きい、０．６５ｍｍとしている。このため、出力端ビア６３からパターン端６５Ａの間は、第２導波路６０内から第２導波路６０外への電磁波の漏洩パスとなるおそれがある。

そこで、第３実施形態では、出力端ビア６３からパターン端６５Ａの間が漏洩パスとなるのを抑制するための構造が採用されている。この構造は、出力端ビア６３からパターン端６５Ａの間に実際のビア６３を設けるのではなく、出力端ビア６３からパターン端６５Ａの間に仮想的なビア６３Ａを配置するための構造である。この構造は、第２導波路パターン６５に形成されたスタブ１１０を有している。第３実施形態において、スタブ１１０はオープンスタブとして構成されている。オープンスタブ１１０は、λｇ／４の線路長を有する。オープンスタブ１１０は、先端がオープンであり、根元がショートである。また、根元のショートである位置から、λｇ／２離れた位置にも、ショートとなる。

したがって、第２導波路パターン６５のパターン端（図８では、パターン端６５Ｂ，６５Ｃ）において、仮想ビア６３Ａを配置したい位置（出力端ビア６３からパターン端６５Ａの間）からλｇ／２離れた位置に、オープンスタブ１１０の根元を形成することで、仮想ビア６３Ａを配置したい位置がショートとなる。ショートは、ビア６３と同様にポスト壁を構成することができる。なお、図１１において、スタブ１１０は、屈曲状に形成されているが、直線状であってもよい。スタブを屈曲状に形成した場合、プリント基板１３の大型化を抑制できる。また、スタブ１１０としては、ショートスタブを採用してもよい。

［２．４ シミュレーション結果］

図１２及び図１３は、第１実施形態の伝送路構造の反射特性のシミュレーション結果を示している。図１２は、反射特性のポーラチャートを示し、図１３は、ＶＳＷＲ（電圧定在波比）を示している。なお、シミュレーションでは、ビア６１，６３の直径を０．２ｍｍとし、ビア６１，６３間の間隔（中心間隔）を０．７ｍｍとした。また、図１に示すＬ１１，Ｌ１２，Ｌ１３，Ｌ１４が、約０．１λｇになるように、それぞれ、０．３ｍｍに設定した。

図１３に示すように、ＶＳＷＲが、１．２以下となる範囲は、７３．４８ＧＨｚから８２．２８ＧＨｚの範囲（８．８ＧＨｚの範囲）であり、広帯域性が確保できていることがわかる。

図１４から図１６は、第３実施形態の伝送路構造の反射特性及び通過特性のシミュレーション結果を示している。図１４から図１６において、図１４Ａ，１５Ａ，１６Ａは、第３実施形態からスタブ１１０を省略した場合のシミュレーション結果を示し、図１４Ｂ，１５Ｂ，１６Ｂは、第３実施形態のシミュレーション結果を示している。シミュレーションでは、ビア６１，６３の直径を０．３ｍｍとし、ビア６１，６３間の間隔を０．８ｍｍとした。また、図１１に示すＬ３１，Ｌ３２，Ｌ３３をそれぞれ、０．６５ｍｍに設定した。０．６５ｍｍは、０．１λｇよりも大きい。

反射特性のポーラチャート（図１４Ａ，図１４Ｂ）、反射特性のＶＳＷＲ（図１５Ａ，図１５Ｂ）、通過特性（図１６Ａ，図１６Ｂ）ともに、スタブ１１０を省略した場合（図１４Ａ，１５Ａ，１６Ａ）よりも、スタブを備えている場合（図１４Ｂ，１５Ｂ，１６Ｂ）の方が、特性が向上している。

［３．付記］

なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。

１０ ：アンテナ装置
１１ ：導波路ブロック
１３ ：プリント基板
１５ ：第１導電体パターン
１７ ：第２導電体パターン
１９ ：誘電体基材
２０ ：伝送路
３０ ：アンテナ
４０ ：第１導波路
５０ ：インピーダンス調整部
５１ ：トランス導波路
５３ ：ビア
５５ ：スリット
６０ ：第２導波路
６１ ：ビア
６３ ：ビア
６３Ａ ：仮想ビア
６５ ：第２導波路パターン
６５Ａ ：前端
６５Ｂ ：左端
６５Ｃ ：右端
６５Ｄ ：後端
６７ ：ビア
７０ ：変換器
８０ ：マイクロストリップライン
１０１ ：導電体膜
１１０ ：オープンスタブ

Claims (12)

1. 第１導波路と、
   前記第１導波路の導波方向一端側に設けられ、前記第１導波路のＨ面よりも幅狭のＨ面を有するトランス導波路を含むインピーダンス調整部と、
   スリットを介して前記トランス導波路に接続され、前記第１導波路よりもインピーダンスが低く、前記第１導波路のＥ面に交差する方向に延びる第２導波路と、
   を備える伝送路構造。
2. プリント基板に形成されたマイクロストリップラインと、
   前記プリント基板に形成された、前記第２導波路と前記マイクロストリップラインとの変換器と、
   を更に備え、
   前記第２導波路は、前記プリント基板に形成されている
   請求項１に記載の伝送路構造。
3. 前記プリント基板に形成され、前記マイクロストリップラインによって給電されるアンテナを更に備える
   請求項２に記載の伝送路構造。
4. 前記第２導波路は、第１導電体パターンとグランド面となる第２導電体パターンとを接続する複数のビアによってポスト壁を構成した基板集積導波路である
   請求項１から３のいずれか１項に記載の伝送路構造。
5. 前記インピーダンス調整部は、前記基板集積導波路において前記ポスト壁を構成する複数の前記ビアによって囲まれた範囲内に設けられた１又は複数のインピーダンス調整用ビアを含む
   請求項４に記載の伝送路構造。
6. 前記第１導電体パターンは、前記基板集積導波路の出力端となるパターン端を有し、
   前記ポスト壁を構成する複数の前記ビアのうち前記パターン端に最も近い出力端ビアの中心から、前記パターン端までの長さが、０．１λｇ（λｇは前記基板集積導波路における波長）以下である
   請求項４又は５に記載の伝送路構造。
7. 前記第１導電体パターンは、
   前記基板集積導波路の出力端となるパターン端と、
   前記ポスト壁を構成する複数の前記ビアのうち前記パターン端に最も近い出力端ビアと、前記パターン端と、の間をショートにするスタブと、
   を有する
   請求項４又は５に記載の伝送路構造。
8. 前記スタブは、前記出力端ビアと前記パターン端との間をショートにする位置に形成された、オープンスタブである
   請求項７に記載の伝送路構造。
9. 前記出力端ビアの中心から、前記パターン端までの長さが、０．１λｇ（λｇは前記基板集積導波路における波長）よりも大きい
   請求項７又は８に記載の伝送路構造。
10. 前記第２導波路のインピーダンスは、前記第１導波路のインピーダンスの１／４５以上であって、前記第１導波路の前記インピーダンスの１／１．２以下である
    請求項１から９のいずれか１項に記載の伝送路構造。
11. 前記第２導波路の前記インピーダンスは、前記第１導波路の前記インピーダンスの１／２０以上である
    請求項１０に記載の伝送路構造。
12. 前記第２導波路の前記インピーダンスは、前記第１導波路の前記インピーダンスの１／１．３以下である
    請求項１０又は１１に記載の伝送路構造。
    
    

Images