JP2020068300A - 半導体ウェハおよび半導体装置の製造方法 - Google Patents

Abstract

【課題】ダイシングラインに沿って分割した際、カット領域の外側に位置する下層配線層および上層配線層が剥離することを抑制する。【解決手段】下層配線層４３、４４は、カット領域２０ａの内側に位置する第１下層配線層４３ａと、カット領域２０ａの外側に位置する第２下層配線層４３ｂ、４４と、第１下層配線層４３ａと第２下層配線層４３ａとを繋ぎ、カット領域２０ａにおけるチップ形成領域１０側の端部と交差する境界部分４３ｄを有する第３下層配線層４３ｃとを有する構成とする。そして、上層配線層４２は、貫通ビア５２ａを通じて第２下層配線層４３ｂと電気的、機械的に接続され、第３下層配線層４３ｃは、境界部分４３ｄにおける長さＬ１が、第１下層配線層４３ａにおける第３下層配線層４３ｃとの境界部分における長さＬ２より短くなるようにする。【選択図】図４

Description

本発明は、ダイシングラインを有する半導体ウェハおよび半導体装置の製造方法に関するものである。

従来より、シリコン等で構成されるウェハのチップ形成領域に所定の半導体素子が形成されると共に、ダイシングラインに当該半導体素子の特性を検査するための検査素子（すなわち、ＴＥＧ素子）が形成された半導体ウェハが知られている（例えば、特許文献１参照）。具体的には、この半導体ウェハでは、ダイシングラインには、検査素子に加え、当該検査素子と電気的に接続されると共に検査機器のプローブ針が当接される金属膜で構成された検査用パッドも形成されている。

より詳しくは、半導体ウェハにおけるダイシングラインには、第１層間絶縁膜が形成され、第１層間絶縁膜上に検査素子と電気的に接続される配線パターンが形成されている。そして、第１層間絶縁膜上には、配線パターンを覆うように第２層間絶縁膜が形成され、第２層間絶縁膜上には、配線パターンと電気的に接続される検査用パッドが形成されている。なお、検査用パッドは、第２層間絶縁膜に形成された貫通ビアを通じて配線パターンと電気的に接続されている。つまり、このような半導体ウェハでは、配線パターンが下層配線層となり、検査用パッドが上層配線層となる。

そして、このような半導体ウェハを用いて半導体装置を製造する場合には、まず、検査用パッドにプローブ針を当接させて検査素子の特性を検査することにより、各チップ形成領域に形成された半導体素子の特性を検査する。その後、半導体ウェハをダイシングラインに沿って分割することにより、半導体装置が製造される。

特開２０１６−１０５４６３号公報

ところで、上記のような半導体ウェハを用いて半導体装置を構成する場合、検査用パッドにプローブ針を当接させて検査素子の検査を行うが、検査用パッドが大きいほど検査工程を容易に行うことができる。このため、検査用パッドは、ダイシングブレードでダイシングされるカット領域の外側まで形成される場合がある。

この場合、半導体ウェハをダイシングラインにて分割する際、または分割した後に、カット領域の外側に位置する検査用パッドが飛散する可能性がある。このため、本発明者らは、カット領域の外側において、検査用パッドを配線パターンと機械的に接続することにより、半導体ウェハをダイシングラインにて分割した際、カット領域の外側に位置する検査用パッドが飛散することを抑制できると考えた。

しかしながら、本発明者らの検討によれば、このような半導体ウェハとしても、半導体ウェハをダイシングラインに沿って分割した際や分割した後、カット領域の外側に位置する検査用パッドが飛散する場合があった。具体的には、半導体ウェハをダイシングラインに沿って分割した際や分割した後、カット領域の外側に位置する配線パターンが第１層間絶縁膜から剥離することにより、検査用パッドも配線パターンと共に剥離してしまう場合があった。そして、これら配線パターンおよび検査用パッドが剥離して飛散すると金属異物となり、例えば、ショート等の原因となる可能性がある。

なお、このような問題は、ダイシングラインに検査用パッドが形成されている場合のみではなく、例えば、ダイシングラインに、チップ形成領域に形成されるパターンの加工精度を検査するための検査用パターン等が形成されている場合についても同様である。

本発明は上記点に鑑み、ダイシングラインに沿って分割した際、カット領域の外側に位置する下層配線層および上層配線層が剥離することを抑制できる半導体ウェハおよび半導体装置の製造方法を提供することを目的とする。

上記目的を達成するための請求項１では、ダイシングライン（２０）にて区画された複数のチップ形成領域（１０）を有する半導体ウェハであって、ダイシングラインに形成された第１層間絶縁膜（５１）と、第１層間絶縁膜上に形成された下層配線層（４３、４４）と、第１層間絶縁膜上に形成された第２層間絶縁膜（５２）と、第２層間絶縁膜上に形成され、第２層間絶縁膜に形成された貫通ビア（５２ａ）を通じて下層配線層と電気的、機械的に接続される上層配線層（４２）と、を備え、ダイシングラインの延びる方向を第１方向とし、第１方向と直交し、半導体ウェハの面方向と平行な方向を第２方向とすると、上層配線層は、第２方向の長さがダイシングライン内におけるダイシングブレード（３０）でカットされるカット領域（２０ａ）の第２方向の長さより長くされ、カット領域の内側からカット領域の外側に渡って形成されており、下層配線層は、カット領域の内側に位置する第１下層配線層（４３ａ）と、カット領域の外側に位置する第２下層配線層（４３ｂ、４４）と、第１下層配線層と第２下層配線層とを繋ぎ、カット領域におけるチップ形成領域側の端部と交差する境界部分（４３ｄ）を有する第３下層配線層（４３ｃ）とを有し、上層配線層は、貫通ビアを通じて第２下層配線層と電気的、機械的に接続されており、第３下層配線層は、境界部分における第１方向の長さ（Ｌ１）が、第１下層配線層の第３下層配線層との境界部分における第１方向の長さ（Ｌ２）より短くされている。

これによれば、第３下層配線層は、境界部分の長さが、第１下層配線層における第３下層配線層との境界部分における長さより短くされている。このため、ダイシングブレードでカット領域をカットした際、カット領域の外側に位置する下層配線層が第１層間絶縁膜から剥離する起点が少なくなる。したがって、下層配線層が第１層間絶縁膜から剥離することを抑制でき、下層配線層および上層配線層が飛散することを抑制できる。

また、請求項５では、ダイシングライン（２０）にて区画された複数のチップ形成領域（１０）を有する半導体ウェハであって、ダイシングラインに形成された第１層間絶縁膜（５１）と、第１層間絶縁膜上に形成された下層配線層（７１）と、第１層間絶縁膜上に形成された第２層間絶縁膜（５２）と、第２層間絶縁膜上に形成され、第２層間絶縁膜に形成された貫通ビア（５２ａ）を通じて下層配線層と機械的に接続される上層配線層（８１）と、を備え、上層配線層は、ダイシングラインにおけるダイシングブレードでカットされるカット領域（２０ａ）の内側からカット領域の外側に渡って形成されており、下層配線層は、カット領域の外側にのみ配置された下地パターン（７１ｂ）を有し、上層配線層は、貫通ビアを通じて下地パターンと機械的に接続されている。

これによれば、ダイシングブレードでカット領域をカットした際、上層配線層と機械的に接続される下地パターンは、ダイシングブレードでカットされない。このため、下地パターンが第１層間絶縁膜から剥離することを抑制でき、下層配線層および上層配線層が飛散することを抑制できる。

また、請求項７では、半導体ウェハ（１）をダイシングライン（２０）にて分割することで構成される半導体装置の製造方法であって、ダイシングラインにて区画された複数のチップ形成領域（１０）を有する半導体ウェハを用意することと、半導体ウェハをダイシングラインに沿ってダイシングブレード（３０）でカットすることと、を行う。そして、半導体ウェハを用意することでは、ダイシングラインに形成された第１層間絶縁膜（５１）と、第１層間絶縁膜上に形成された下層配線層（４３、４４）と、第１層間絶縁膜上に形成された第２層間絶縁膜（５２）と、第２層間絶縁膜上に形成され、第２層間絶縁膜に形成された貫通ビア（５２ａ）を通じて下層配線層と電気的、機械的に接続される上層配線層（４２）と、を備え、ダイシングラインの延びる方向を第１方向とし、第１方向と直交し、半導体ウェハの面方向と平行な方向を第２方向とすると、上層配線層は、第２方向の長さがダイシングライン内におけるダイシングブレード（３０）でカットされるカット領域（２０ａ）の第２方向の長さより長くされ、カット領域の内側からカット領域の外側に渡って形成されており、下層配線層は、カット領域の内側に位置する第１下層配線層（４３ａ）と、カット領域の外側に位置する第２下層配線層（４３ｂ、４４）と、第１下層配線層と第２下層配線層とを繋ぎ、カット領域におけるチップ形成領域側の端部と交差する境界部分（４３ｄ）を有する第３下層配線層（４３ｃ）とを有し、上層配線層は、貫通ビアを通じて第２下層配線層と電気的、機械的に接続されており、第３下層配線層は、境界部分における第１方向の長さ（Ｌ１）が、第１下層配線層の第３下層配線層との境界部分における第１方向の長さ（Ｌ２）より短くされている半導体ウェハを用意する。

これによれば、請求項１に記載の半導体ウェハを用意し、当該半導体ウェハをカットすることで半導体装置を製造している。このため、半導体ウェハをカットする際、カット領域の外側に位置する下層配線層が第１層間絶縁膜から剥離する起点が少なくなる。したがって、下層配線層が第１層間絶縁膜から剥離することを抑制でき、下層配線層および上層配線層が飛散することを抑制できる。

そして、請求項８では、半導体ウェハ（１）をダイシングライン（２０）にて分割することで構成される半導体装置の製造方法であって、ダイシングラインにて区画された複数のチップ形成領域（１０）を有する半導体ウェハを用意することと、半導体ウェハをダイシングラインに沿ってダイシングブレード（３０）でカットすることと、を行う。そして、半導体ウェハを用意することでは、ダイシングラインに形成された第１層間絶縁膜（５１）と、第１層間絶縁膜上に形成された下層配線層（７１）と、第１層間絶縁膜上に形成された第２層間絶縁膜（５２）と、第２層間絶縁膜上に形成され、第２層間絶縁膜に形成された貫通ビア（５２ａ）を通じて下層配線層と機械的に接続される上層配線層（８１）と、を備え、上層配線層は、ダイシングラインにおけるダイシングブレードでカットされるカット領域（２０ａ）の内側からカット領域の外側に渡って形成されており、下層配線層は、カット領域の外側にのみ配置された下地パターン（７１）を有し、上層配線層は、貫通ビアを通じて下地パターンと機械的に接続されている半導体ウェハを用意する。

これによれば、請求項５に記載の半導体ウェハを用意し、当該半導体ウェハをカットすることで半導体装置を製造している。このため、半導体ウェハをカットする際、上層配線層と機械的に接続される下地パターンは、ダイシングブレードでカットされない。このため、下地パターンが第１層間絶縁膜から剥離することを抑制でき、下層配線層および上層配線層が飛散することを抑制できる。

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。

第１実施形態における半導体ウェハの平面図である。 図１中のダイシングライン近傍の平面模式図である。 図２中のIII−III線に相当する断面図である。 図３に示す配線層の平面図である。 ダイシングブレードでカット領域をカットする際の断面図である。 配線層における第１方向の長さが一定とされている比較例において、ダイシングブレードでカット領域をカットする際の断面図である。 配線層における第１方向の長さが一定とされている比較例において、ダイシングブレードでカット領域をカットする際の平面図である。 図５に対応する平面図である。 第１実施形態の変形例における配線層の平面図である。 第１実施形態の変形例における配線層の平面図である。 第１実施形態の変形例における配線層の平面図である。 第２実施形態におけるダイシングラインの断面図である。 図１０に示す配線パターンの平面図である。 第３実施形態におけるダイシングラインの断面図である。 図１２に示す配線パターンの平面図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

（第１実施形態）
第１実施形態における半導体ウェハについて、図面を参照しつつ説明する。

まず、図１に示されるように、半導体ウェハ１は、複数のチップ形成領域１０を有し、各チップ形成領域１０がダイシングライン２０にて区画されている。言い換えると、半導体ウェハ１は、各チップ形成領域１０の間にダイシングライン２０を有している。なお、ダイシングライン２０の幅は、後述するダイシングブレード３０の厚みよりも広くされている。ダイシングブレード３０の厚みとは、図２に示されるように、ダイシングブレード３０で実際にダイシングされるカット領域２０ａのことである。

半導体ウェハ１の各チップ形成領域１０には、特に図示しないが、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistorの略）素子やダイオード素子等の半導体素子が形成されている。そして、半導体ウェハ１の各チップ形成領域１０には、層間絶縁膜、配線パターン、パッド等が適宜形成されている。なお、半導体ウェハ１は、図３に示されるように、シリコン基板等で構成される基材ウェハ１ａを有しており、基材ウェハ１ａに半導体素子が形成されていると共に基材ウェハ１ａ上に層間絶縁膜や配線パターン等が適宜形成されて構成されている。

半導体ウェハ１におけるダイシングライン２０には、図２に示されるように、検査素子４１が形成されている。この検査素子４１は、チップ形成領域１０に形成された半導体素子と同じ特性を有するように形成されている。また、ダイシングライン２０には、検査素子４１と電気的に接続されると共に、検査工程において検査機器に備えられているプローブ針が当接される検査用パッド４２、および検査素子４１と検査用パッド４２とを接続する配線パターン４３が形成されている。

なお、検査素子４１は、詳細な構成については図示しないが、基材ウェハ１ａに形成されており、検査用パッド４２および配線パターン４３は基材ウェハ１ａ上に形成されている。そして、図２は、ダイシングライン２０の近傍における平面模式図であるが、検査素子４１、検査用パッド４２、配線パターン４３の位置関係を単に示す平面模式図である。つまり、検査素子４１、検査用パッド４２、配線パターン４３は、実際には異なる高さに形成されている。

以下、ダイシングライン２０の具体的な構成について図２〜図４を参照しつつ説明するが、図２中のダイシングライン２０に沿った方向を第１方向とし、第１方向と直交し、半導体ウェハ１の面方向と平行な方向を第２方向として説明する。つまり、図２および図４では、紙面上下方向が第１方向となり、紙面左右方向が第２方向となる。図３では、紙面奥行方向が第１方向となり、紙面左右方向が第２方向となる。

なお、半導体ウェハ１におけるダイシングライン２０は、図１に示されるように、交差する２方向に沿って延びている。本実施形態では、図２のように紙面上下方向に延びるダイシングライン２０を例に挙げて説明するが、当該ダイシングライン２０と交差する方向に延びるダイシングライン２０についても同様である。但し、図２に示すダイシングライン２０と交差する方向に延びる方向のダイシングライン２０については、第１方向が当該ダイシングライン２０に沿った方向となり、この第１方向と直交する方向が第２方向となる。つまり、交差する２つのダイシングライン２０においては、それぞれ第１方向および第２方向が異なった方向となる。

図３に示されるように、ダイシングライン２０では、基材ウェハ１ａ上に第１層間絶縁膜５１が形成されており、第１層間絶縁膜５１上に配線パターン４３が形成されている。なお、配線パターン４３は、ダイシングライン２０にて適宜引き回され、第１層間絶縁膜５１に形成された貫通ビアを介して検査素子４１と電気的に接続される。

第１層間絶縁膜５１上には、配線パターン４３を覆うように第２層間絶縁膜５２が形成されている。第２層間絶縁膜５２には、配線パターン４３を露出させる貫通ビア５２ａが形成されている。そして、第２層間絶縁膜５２上には、貫通ビア５２ａを通じて配線パターン４３と電気的、機械的に接続される検査用パッド４２が形成されている。つまり、検査用パッド４２は、貫通ビア５２ａに埋め込まれた部分をビアアンカーとして配線パターン４３と電気的、機械的に接続されている。

また、検査用パッド４２および配線パターン４３は、それぞれダイシングライン２０において、カット領域２０ａの内側からカット領域２０ａの外側に渡って配置されている。具体的には、検査用パッド４２は、第２方向の長さがカット領域２０ａの第２方向の長さ（すなわち、カット領域２０ａの幅）より長くされている。そして、検査用パッド４２は、本実施形態では、カット領域２０ａの片側において、カット領域２０ａの内側からカット領域２０ａの外側に渡って形成されている。つまり、検査用パッド４２は、本実施形態では、カット領域２０ａの片側において、カット領域２０ａの内側からカット領域２０ａの外側に突出するように形成されている。配線パターン４３は、検査用パッド４２と同様に、カット領域２０ａの内側からカット領域２０ａの外側に突出するように形成されている。

以下、配線パターン４３について詳細に説明する。配線パターン４３は、図４に示されるように、カット領域２０ａの内側に位置する第１配線パターン４３ａと、カット領域２０ａの外側に位置する第２配線パターン４３ｂとを有する構成とされている。さらに、配線パターン４３は、第１配線パターン４３ａと第２配線パターン４３ｂとを繋ぎ、カット領域２０ａにおけるチップ形成領域１０側の端部と交差（すなわち、一致する）する境界部分４３ｄを有する構成とされている。

なお、境界部分４３ｄとは、言い換えると、第３配線パターン４３ｃのうちのカット領域２０ａにおける第２方向の端部となる部分と一致する部分のことである。さらに言い換えると、境界部分４３ｄとは、第３配線パターン４３ｃのうちのカット領域２０ａにおける内側と外側との境界部分と交差する部分のことである。そして、本実施形態では、第１配線パターン４３ａが第１下層配線層に相当し、第２配線パターン４３ｂが第２下層配線層に相当し、第３配線パターン４３ｃが第３下層配線層に相当している。

そして、第３配線パターン４３ｃは、第１方向の長さにおいて、境界部分４３ｄにおける長さＬ１が、第１配線パターン４３ａにおける第３配線パターン４３ｃとの境界部分における長さＬ２よりも短くされている。本実施形態では、第３配線パターン４３ｃは、境界部分４３ｄの長さＬ１を短辺とする平面矩形状とされている。

なお、本実施形態では、第１配線パターン４３ａおよび第２配線パターン４３ｂは、それぞれ検査用パッド４２と対向するように形成されている。また、第１配線パターン４３ａおよび第２配線パターン４３ｂは、それぞれ第１方向の長さを長さＬ２とし、当該長さＬ２を長辺とする平面矩形状とされ、第２方向に沿って配置されている。そして、第３配線パターン４３ｃは、第１配線パターン４３ａのうちの第１方向における略中央部と繋がっていると共に、第２配線パターン４３ｂのうちの第１方向における略中央部と繋がっている。すなわち、本実施形態の配線パターン４３は、略Ｉ字状とされている。

そして、第２層間絶縁膜５２に形成される貫通ビア５２ａは、第２配線パターン４３ｂを露出させるように形成されている。このため、検査用パッド４２は、第２配線パターン４３ｂと機械的に接続されている。つまり、検査用パッド４２は、カット領域２０ａの外側において、配線パターン４３と機械的に接続されている。なお、図４中では、配線パターン４３のうちの検査用パッド４２と当接する部分を接続部分４３ｅとして破線で示している。

ここで、本実施形態における第３配線パターン４３ｃの接続部分４３ｅの位置について、さらに詳細に説明する。まず、第２配線パターン４３ｂと第３配線パターン４３ｃとの連結部分における外縁端部を基準点６１とする。本実施形態では、第２配線パターン４３ｂおよび第３配線パターン４３ｃが共に平面矩形状とされているため、接続部分における角部が基準点６１となる。また、基準点６１と第２配線パターン４３ｂにおける外縁端部との間の長さにおいて、最も短い長さを基準長さＡとする。本実施形態では、基準長さＡは、第２配線パターン４３ｂのうちの基準点から第２方向に沿った方向の長さとなる。さらに、第２配線パターン４３ｂのうちの基準点６１から基準長さＡの範囲に含まれる領域を仮想領域Ｒとする。なお、図４は、断面図ではないが、理解をし易くするために仮想領域Ｒにハッチングを施してある。

そして、貫通ビア５２ａは、仮想領域Ｒの外側の部分に接続部分４３ｅが位置するように形成されている。つまり、検査用パッド４２は、第２配線パターン４３ｂのうちの仮想領域Ｒの外側で当該第２配線パターン４３ｂと機械的に接続されている。

なお、本実施形態では、貫通ビア５２ａは、第２配線パターン４３ｂのうちの仮想領域Ｒの外側において、第１方向における両端部に接続部分４３ｅが構成されるように形成されている。つまり、検査用パッド４２は、第２配線パターン４３ｂと２箇所において接続されている。

以上が本実施形態における半導体ウェハ１の構成である。なお、第１層間絶縁膜５１および第２層間絶縁膜５２は、例えば、ＴＥＯＳ（Tetra Ethyl Ortho Silicateの略）等で構成される。検査用パッド４２および配線パターン４３は、例えば、Ａｌ（アルミニウム）等で構成される。

そして、上記半導体ウェハ１を用いて半導体装置を製造する場合には、上記半導体ウェハ１を用意した後、各チップ形成領域１０に形成された半導体素子の特性検査を行う。具体的には、ダイシングライン２０に形成された検査素子４１は、各チップ形成領域１０に形成された半導体素子と同じ特性を有する構成とされている。このため、ダイシングライン２０に形成された検査素子４１と電気的に接続される検査用パッド４２に検査機器のプローブ針を当接し、検査素子４１の特性検査を行うことによって各チップ形成領域１０に形成された半導体素子の特性検査を行う。

この際、本実施形態では、検査用パッド４２における第２方向の長さがカット領域２０ａの幅よりも広くされている。このため、検査用パッドがカット領域２０ａの幅よりも狭くされている場合と比較して、検査機器のプローブ針を当接させ易くなる。つまり、検査工程において、プローブ針の位置調整を容易に行うことができ、検査工程の簡略化を図ることができる。

続いて、図５に示されるように、半導体ウェハ１をダイシングライン２０に沿ってダイシングブレード３０でダイシングすることにより、半導体ウェハ１をチップ単位に分割する。本実施形態では、ダイヤモンド砥粒層を有するダイシングブレード３０を用い、ダイシングライン２０のカット領域２０ａを当該ダイシングブレード３０によってダイシングすることにより、各チップ形成領域１０をチップ単位に分割して半導体装置を製造する。なお、図５は、図３に相当する断面図である。

この際、本実施形態では、検査用パッド４２および配線パターン４３が上記構成とされているため、配線パターン４３が第１層間絶縁膜５１から剥離することを抑制でき、配線パターン４３および検査用パッド４２が飛散することを抑制できる。

ここで、まず、図６および図７に示されるように、配線パターン４３の境界部分４３ｄの長さがＬ２とされている場合において、ダイシングブレード３０でカット領域２０ａをカットした際の状態について説明する。すなわち、ダイシングブレード３０でカット領域２０ａをカットした際、カット領域２０ａの外側に位置する配線パターン４３には、第１層間絶縁膜５１から剥離する起点が長さＬ２に渡って形成される。そして、図６および図７中の矢印Ｂに示されるように、剥離が進行すると、検査用パッド４２を含めて配線パターン４３が第１層間絶縁膜５１から剥離してしまう可能性がある。

一方、本実施形態では、配線パターン４３は、境界部分４３ｄの長さがＬ２より短いＬ１とされている。このため、図８に示されるように、ダイシングブレード３０でカット領域２０ａをカットした際、カット領域２０ａの外側に位置する配線パターン４３には、第１層間絶縁膜５１から剥離する起点が長さＬ２に渡って形成されるものの、剥離の起点が少なくなる。このため、図８中の矢印Ｂに示されるように剥離が進行したとしても、配線パターン４３が第１層間絶縁膜５１から完全に剥離することが抑制される。したがって、配線パターン４３および検査用パッド４２が飛散することを抑制できる。

以上説明したように、本実施形態では、配線パターン４３は、第１〜第３配線パターン４３ａ〜４３ｃを有する構成とされている。そして、第３配線パターン４３ｃは、境界部分４３ｄの長さＬ１が、第１配線パターン４３ａにおける第３配線パターン４３ｃとの境界部分における長さＬ２より短くされている。このため、境界部分４３ｄの長さがＬ２とされている場合と比較して、カット領域２０ａをカットした際、カット領域２０ａの外側に位置する配線パターン４３では、第１層間絶縁膜５１から剥離する起点が少なくなる。したがって、配線パターン４３が第１層間絶縁膜５１から剥離することを抑制でき、配線パターン４３および検査用パッド４２が飛散することを抑制できる。

また、カット領域２０ａがカットされることで第３配線パターン４３ｃが剥離する場合、剥離は第３配線パターン４３ｃに沿って進行する。そして、当該剥離は、仮に第２配線パターン４３ｂに達した場合には、第２配線パターン４３ｂ内を等方的に進行する。つまり、剥離が第２配線パターン４３ｂに達した場合、仮想領域Ｒの内側が剥離し易い領域となる。そして、本実施形態では、検査用パッド４２は、第２配線パターン４３ｂのうちの仮想領域Ｒの外側で第２配線パターン４３ｂと接続されるようにしている。このため、検査用パッド４２が配線パターン４３から剥離することをさらに抑制できる。

（第１実施形態の変形例）
第１実施形態の変形例について説明する。第１実施形態において、第２配線パターン４３ｂおよび第３配線パターン４３ｃの配置、形状は適宜変更してもよい。

例えば、図９Ａに示されるように、第３配線パターン４３ｃは、第１配線パターン４３ａ側から第２配線パターン４３ｂ側に向かって第１方向の長さが順に短くなるテーパ状とされていてもよい。

また、図９Ｂに示されるように、第２配線パターン４３ｂは、第３配線パターン４３ｃと接続される接続部分から第１方向における一方向に沿って延びる平面矩形状とされていてもよい。この場合、検査用パッド４２は、第２配線パターン４３ｂと１箇所において接続されるようにしてもよい。なお、第２配線パターン４３ｂは、図９Ｂでは紙面下方向に沿って延びているが、紙面上方向に延びていてもよい。

さらに、図９Ｃに示されるように、第３配線パターン４３ｃは、第１配線パターン４３ａにおける第１方向の両端部と、第２配線パターン４３ｂにおける第１方向の両端部とをそれぞれ接続するように備えられていてもよい。つまり、配線パターン４３は、内部に、カット領域２０ａの内側からカット領域２０ａの外側に渡る開口部が形成された形状とされていてもよい。この場合、検査用パッド４２は、第２配線パターン４３ｂと１箇所において接続されるようにしてもよい。

（第２実施形態）
第２実施形態について説明する。第２実施形態は、第１実施形態に対し、配線パターン４３および第１層間絶縁膜５１の構成を変更したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態では、ダイシングライン２０では、第１層間絶縁膜５１と第２層間絶縁膜５２との間に第３層間絶縁膜５３が配置されている。そして、第３層間絶縁膜５３には、第２配線パターン４３ｂを露出させる貫通ビア５３ａが形成されている。第３層間絶縁膜５３上には、貫通ビア５３ａを通じて配線パターン４３と電気的、機械的に接続される接続パターン４４が形成されている。

なお、本実施形態では、配線パターン４３および接続パターン４４が下層配線層に相当している。また、本実施形態では、配線パターン４３が第１配線層に相当し、接続パターン４４が第２配線層に相当している。さらに、本実施形態では、第２配線パターン４３ｂおよび接続パターン４４が第２下層配線層に相当している。そして、図１０の配線パターン４３および接続パターン４４は、図１１中のX−X線に沿った断面図である。

接続パターン４４は、カット領域２０ａの外側のみに形成されている。つまり、接続パターン４４は、カット領域２０ａと交差しないように形成されている。そして、貫通ビア５３ａは、第２配線パターン４３ｂのうちの仮想領域Ｒの外側の部分に接続パターン４４との接続部分４３ｆが位置するように形成されている。つまり、接続パターン４４は、第２配線パターン４３ｂのうちの仮想領域Ｒの外側で当該第２配線パターン４３ｂと接続されている。

なお、本実施形態では、接続パターン４４は、第２配線パターン４３ｂにおける第１方向の両端部と対向する部分を含むように、２つ備えられている。但し、接続パターン４４は、第２配線パターン４３ｂにおける第１方向の両端部と対向する部分を含むように１つのみ備えられるようにしてもよい。

第２層間絶縁膜５２に形成される貫通ビア５２ａは、接続パターン４４を露出させるように形成されている。具体的には、貫通ビア５３ａは、第１層間絶縁膜５１と第２層間絶縁膜５２との積層方向（以下では、単に積層方向という）から視たとき、接続パターン４４のうちの仮想領域Ｒと重複する領域と異なる領域を露出させるように形成されている。

そして、検査用パッド４２は、貫通ビア５２ａを通じて接続パターン４４と接続されている。つまり、検査用パッド４２は、積層方向から視たとき、接続パターン４４のうちの仮想領域Ｒと重複する領域の外側で当該接続パターン４４と接続されている。

以上説明したように、本実施形態では、配線パターン４３は、第２層間絶縁膜５２および第３層間絶縁膜５３で覆われている。このため、配線パターン４３が第２層間絶縁膜５２のみで覆われる場合と比較して、配線パターン４３が第１層間絶縁膜５１から剥離することを抑制できる。なお、接続パターン４４は、カット領域２０ａの外側にのみ配置されている。このため、カット領域２０ａがカットされた際、接続パターン４４が剥離の起点となることはない。

また、配線パターン４３と検査用パッド４２との間に接続パターン４４を配置することにより、配線の引き回しの自由度を向上できる。このため、用途に応じた設計の自由度を向上できる。

（第３実施形態）
第３実施形態について説明する。本実施形態は、第１実施形態に対して、ダイシングライン２０に下地パターン、検査用ビア、および検査用パターンを形成したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態では、図１２および図１３に示されるように、ダイシングライン２０では、基材ウェハ１ａ上に第１層間絶縁膜５１が形成されており、第１層間絶縁膜５１上に下地パターン７１が形成されている。

第１層間絶縁膜５１上には、下地パターン７１を覆うように第２層間絶縁膜５２が形成されており、第２層間絶縁膜５２には、下地パターン７１を露出させる検査用ビア５２ｂが形成されている。そして、第２層間絶縁膜５２上には、検査用ビア５２ｂを通じて下地パターン７１と機械的に接続される検査用パターン８１が形成されている。つまり、検査用パターン８１は、検査用ビア５２ｂに埋め込まれた部分をビアアンカーとして下地パターン７１と機械的に接続されている。なお、図１２中の下地パターン７１および検査用パターン８１は、図１３中のXII−XII線に沿った断面図である。

具体的には、下地パターン７１は、第２層間絶縁膜５２に検査用ビア５２ｂを形成する際のストッパーとして機能するものである。そして、下地パターン７１は、カット領域２０ａの内側に配置される第１下地パターン７１ａと、カット領域２０ａの外側に配置される第２下地パターン７１ｂとを有している。但し、第１下地パターン７１ａおよび第２下地パターン７１ｂは、分離されており、互いに独立して配置されている。つまり、下地パターン７１は、カット領域２０ａの内側と外側との境界部分と交差しないように形成されている。
また、本実施形態では、上記第１下地パターン７１ａおよび第２下地パターン７１ｂは、検査用パターン８１を形成する際のパターン崩れ等を抑制できるように、検査用パターン８１における外縁部と対向する部分を含むように形成されている。

検査用ビア５２ｂは、本実施形態では、複数形成されており、第１下地パターン７１ａを露出させるように形成されていると共に、第２下地パターン７１ｂを露出させるように形成されている。

検査用パターン８１は、カット領域２０ａの内側から外側に渡って形成されており、各検査用ビア５２ｂを通じて下地パターン７１と機械的に接続されている。なお、本実施形態では、検査用パターン８１は、カット領域２０ａの片側において、カット領域２０ａの内側からカット領域２０ａの外側に突出するように形成されている。また、図１３中では、下地パターン７１のうちの検査用パターン８１と当接する部分を接続部分７１ｃとして破線で示している。

以上が本実施形態における半導体ウェハ１の構成である。なお、本実施形態では、下地パターン７１が下層配線層に相当し、検査用パターン８１が上層配線層に相当する。

そして、上記半導体ウェハ１を用いて半導体装置を製造する場合には、半導体素子の特性検査を行う前に、各種の検査を行う。すなわち、上記半導体ウェハ１では、特に図示しないが、チップ形成領域１０上にも第２層間絶縁膜５２が形成されており、チップ形成領域１０上の第２層間絶縁膜５２には、検査用ビア５２ｂと同じ大きさの貫通ビアが形成されている。このため、検査用ビア５２ｂを形成した後、当該検査用ビア５２ｂの大きさや形状等を検査することにより、チップ形成領域１０上の第２層間絶縁膜５２に形成される貫通ビアの大きさや形状等の検査を行う。なお、本実施形態では、検査用ビア５２ｂが下地パターン７１を露出させるように形成されるため、検査用ビア５２ｂの深さがばらつくことを抑制できる。

また、特に図示しないが、チップ形成領域１０上にも第２層間絶縁膜５２が形成されており、チップ形成領域１０上の第２層間絶縁膜５２上には、所定の配線パターンが形成されている。このため、検査用パターン８１を形成した後に当該検査用パターンの加工精度を検査することにより、チップ形成領域１０上の第２層間絶縁膜５２上に形成される配線パターンの加工精度を検査する。なお、本実施形態では、第１下地パターン７１ａおよび第２下地パターン７１ｂが検査用パターン８１における外縁部と対向する部分を含むように形成されるため、検査用パターン８１を形成する際にパターン崩れが発生することを抑制できる。

その後、半導体ウェハ１をダイシングライン２０に沿ってダイシングブレード３０でダイシングすることにより、半導体ウェハ１をチップ単位に分割して半導体装置を製造する。この場合、第１下地パターン７１ａおよび第２下地パターン７１ｂは、カット領域２０ａの内側と外側との境界部分と交差しないように形成されているため、カット領域２０ａをカットした際、第２下地パターン７１ｂが第１層間絶縁膜５１から剥離することが抑制される。このため、第２下地パターン７１ｂおよび検査用パターン８１が飛散することを抑制できる。

以上説明したように、本実施形態では、下地パターン７１は、第１下地パターン７１ａと、第２下地パターン７１ｂとを有している。そして、第２下地パターン７１ｂは、第１下地パターン７１ａと分離され、カット領域２０ａの外側のみに形成されている。このため、カット領域２０ａをカットした際、第２下地パターン７１ｂに剥離の起点が形成されない。したがって、第２下地パターン７１ｂが剥離することを抑制でき、第２下地パターン７１ｂおよび検査用パターン８１が飛散することを抑制できる。

さらに、本実施形態では、第１下地パターン７１ａおよび第２下地パターン７１ｂが検査用パターン８１における外縁部と対向する部分を含むように形成されている。このため、検査用パターン８１を形成する際にパターン崩れが発生することを抑制できる。

（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。

例えば、上記第１実施形態において、第２配線パターン４３ｂと検査用パッド４２との接続箇所の数は適宜変更可能である。すなわち、第２配線パターン４３ｂと検査用パッド４２との接続箇所の数は、１つであってもよいし、３つ以上であってもよい。同様に、上記第２実施形態において、接続パターン４４と第２配線パターン４３ｂとの接続箇所の数、および接続パターン４４と検査用パッド４２との接続箇所の数は適宜変更可能である。また、上記第３実施形態において、下地パターン７１と検査用パターン８１との接続箇所の数は適宜変更可能である。なお、上記第３実施形態では、検査用パターン８１は、カット領域２０ａの外側においてのみ下地パターン７１と接続されるようにしてもよい。この場合、下地パターン７１は、第２下地パターン７１ｂのみで構成されるようにしてもよい。

さらに、上記第１実施形態において、検査用パッド４２は、カット領域２０ａの両側において、カット領域２０ａの内側からカット領域２０ａの外側に突出するように形成されていてもよい。この場合は、配線パターン４３もカット領域２０ａの両側において、カット領域２０ａの内側から外側に突出するようにする。そして、カット領域２０ａを挟んだ両側において、それぞれ検査用パッド４２が配線パターン４３と貫通ビア５２ａを通じて機械的に接続されるようにすればよい。同様に、上記第２実施形態においても、検査用パッド４２は、カット領域２０ａの両側において、カット領域２０ａの内側からカット領域２０ａの外側に突出するように形成されていてもよい。また、上記第３実施形態においても、検査用パターン８１は、カット領域２０ａの両側において、カット領域２０ａの内側からカット領域２０ａの外側に突出するように形成されていてもよい。

また、上記第１、第２実施形態において、第１配線パターン４３ａは、検査用パッド４２と対向する部分を備えていなくてもよい。つまり、配線パターン４３は、第２配線パターン４３ｂが検査用パッド４２と貫通ビア５２ａを通じて接続される構成であれば、第１配線パターン４３ａの形状は適宜変更可能である。

さらに、上記第３実施形態において、検査素子４１や検査用パッド４２等は備えられていなくてもよい。

１ 半導体ウェハ
１０ チップ形成領域
２０ ダイシングライン
２０ａ カット領域
４２ 検査用パッド（上層配線層）
４３ 配線パターン（下層配線層）
４３ａ 第１配線パターン
４３ｂ 第２配線パターン
４３ｃ 第３配線パターン
４３ｄ 境界部分

Claims (8)

1. ダイシングライン（２０）にて区画された複数のチップ形成領域（１０）を有する半導体ウェハであって、
   前記ダイシングラインに形成された第１層間絶縁膜（５１）と、
   前記第１層間絶縁膜上に形成された下層配線層（４３、４４）と、
   前記第１層間絶縁膜上に形成された第２層間絶縁膜（５２）と、
   前記第２層間絶縁膜上に形成され、前記第２層間絶縁膜に形成された貫通ビア（５２ａ）を通じて前記下層配線層と電気的、機械的に接続される上層配線層（４２）と、を備え、
   前記ダイシングラインの延びる方向を第１方向とし、前記第１方向と直交する方向を第２方向とすると、
   前記上層配線層は、前記第２方向の長さが前記ダイシングライン内におけるダイシングブレード（３０）でカットされるカット領域（２０ａ）の前記第２方向の長さより長くされ、前記カット領域の内側から前記カット領域の外側に渡って形成されており、
   前記下層配線層は、前記カット領域の内側に位置する第１下層配線層（４３ａ）と、前記カット領域の外側に位置する第２下層配線層（４３ｂ、４４）と、前記第１下層配線層と前記第２下層配線層とを繋ぎ、前記カット領域における前記チップ形成領域側の端部と交差する境界部分（４３ｄ）を有する第３下層配線層（４３ｃ）とを有し、
   前記上層配線層は、前記貫通ビアを通じて前記第２下層配線層と電気的、機械的に接続されており、
   前記第３下層配線層は、前記境界部分における前記第１方向の長さ（Ｌ１）が、前記第１下層配線層の前記第３下層配線層との境界部分における前記第１方向の長さ（Ｌ２）より短くされている半導体ウェハ。
2. 前記第２下層配線層と前記第３下層配線層との連結部分における外縁端部を基準点（６１）とし、前記基準点から前記第２下層配線層の端部と交差する部分までの長さのうちの最も短い長さを基準長さ（Ａ）とし、前記第２下層配線層のうちの前記基準長さ内に位置する領域を仮想領域（Ｒ）とすると、
   前記上層配線層は、前記第１層間絶縁膜と前記第２層間絶縁膜との積層方向から視たとき、前記仮想領域または前記仮想領域と重複する領域と異なる領域に対して機械的に接続されている請求項１に記載の半導体ウェハ。
3. 前記ダイシングラインには、前記チップ形成領域に形成された半導体素子と同じ特性を有する検査素子（２１）が形成され、
   前記上層配線層は、検査機器と当接される検査用パッドであり、
   前記下層配線層は、前記検査素子と前記検査用パッドとを接続する配線パターンである請求項１または２に記載の半導体ウェハ。
4. 前記第１層間絶縁膜と前記第２層間絶縁膜との間に配置された第３層間絶縁膜（５３）を有し、
   前記下層配線層は、前記第１層間絶縁膜と前記第３層間絶縁膜との間に配置され、前記境界部分を有する第１配線層（４３）と、前記第３層間絶縁膜と前記第２層間絶縁膜との間に配置されると共に、前記カット領域の外側にのみ配置され、前記第３層間絶縁膜に形成された貫通ビア（５３ａ）を通じて前記第１配線層と接続された第２配線層（４４）とを有し、
   前記第２下層配線層は、前記第１配線層のうちの前記カット領域の外側に位置する部分、および前記第２配線層で構成され、
   前記上層配線層は、前記第２配線層と電気的、機械的に接続されている請求項１ないし３のいずれか１つに記載の半導体ウェハ。
5. ダイシングライン（２０）にて区画された複数のチップ形成領域（１０）を有する半導体ウェハであって、
   前記ダイシングラインに形成された第１層間絶縁膜（５１）と、
   前記第１層間絶縁膜上に形成された下層配線層（７１）と、
   前記第１層間絶縁膜上に形成された第２層間絶縁膜（５２）と、
   前記第２層間絶縁膜上に形成され、前記第２層間絶縁膜に形成された貫通ビア（５２ａ）を通じて前記下層配線層と機械的に接続される上層配線層（８１）と、を備え、
   前記上層配線層は、前記ダイシングラインにおけるダイシングブレードでカットされるカット領域（２０ａ）の内側から前記カット領域の外側に渡って形成されており、
   前記下層配線層は、前記カット領域の外側にのみ配置された下地パターン（７１ｂ）を有し、前記上層配線層は、前記貫通ビアを通じて前記下地パターンと機械的に接続されている半導体ウェハ。
6. 前記下層配線層は、前記下地パターンと分離され、前記カット領域の内側にのみ配置されると共に、前記上層配線層における外縁部と対向する部分を備える下地パターン（７１ａ）を有する請求項５に記載の半導体ウェハ。
7. 半導体ウェハ（１）をダイシングライン（２０）にて分割することで構成される半導体装置の製造方法であって、
   前記ダイシングラインにて区画された複数のチップ形成領域（１０）を有する前記半導体ウェハを用意することと、
   前記半導体ウェハを前記ダイシングラインに沿ってダイシングブレード（３０）でカットすることと、を行い、
   前記半導体ウェハを用意することでは、
   前記ダイシングラインに形成された第１層間絶縁膜（５１）と、
   前記第１層間絶縁膜上に形成された下層配線層（４３、４４）と、
   前記第１層間絶縁膜上に形成された第２層間絶縁膜（５２）と、
   前記第２層間絶縁膜上に形成され、前記第２層間絶縁膜に形成された貫通ビア（５２ａ）を通じて前記下層配線層と電気的、機械的に接続される上層配線層（４２）と、を備え、
   前記ダイシングラインの延びる方向を第１方向とし、前記第１方向と直交し、前記半導体ウェハの面方向と平行な方向を第２方向とすると、
   前記上層配線層は、前記第２方向の長さが前記ダイシングライン内におけるダイシングブレード（３０）でカットされるカット領域（２０ａ）の前記第２方向の長さより長くされ、前記カット領域の内側から前記カット領域の外側に渡って形成されており、
   前記下層配線層は、前記カット領域の内側に位置する第１下層配線層（４３ａ）と、前記カット領域の外側に位置する第２下層配線層（４３ｂ、４４）と、前記第１下層配線層と前記第２下層配線層とを繋ぎ、前記カット領域における前記チップ形成領域側の端部と交差する境界部分（４３ｄ）を有する第３下層配線層（４３ｃ）とを有し、
   前記上層配線層は、前記貫通ビアを通じて前記第２下層配線層と電気的、機械的に接続されており、
   前記第３下層配線層は、前記境界部分における前記第１方向の長さ（Ｌ１）が、前記第１下層配線層の前記第３下層配線層との境界部分における前記第１方向の長さ（Ｌ２）より短くされている前記半導体ウェハを用意する半導体装置の製造方法。
8. 半導体ウェハ（１）をダイシングライン（２０）にて分割することで構成される半導体装置の製造方法であって、
   前記ダイシングラインにて区画された複数のチップ形成領域（１０）を有する前記半導体ウェハを用意することと、
   前記半導体ウェハを前記ダイシングラインに沿ってダイシングブレード（３０）でカットすることと、を行い、
   前記半導体ウェハを用意することでは、
   前記ダイシングラインに形成された第１層間絶縁膜（５１）と、
   前記第１層間絶縁膜上に形成された下層配線層（７１）と、
   前記下層配線層を覆うように前記第１層間絶縁膜上に形成された第２層間絶縁膜（５２）と、
   前記第２層間絶縁膜上に形成され、前記第２層間絶縁膜に形成された貫通ビア（５２ａ）を通じて前記下層配線層と機械的に接続される上層配線層（８１）と、を備え、
   前記上層配線層は、前記ダイシングラインにおけるダイシングブレードでカットされるカット領域（２０ａ）の内側から前記カット領域の外側に渡って形成されており、
   前記下層配線層は、前記カット領域の外側にのみ配置された下地パターン（７１）を有し、前記上層配線層は、前記貫通ビアを通じて前記下地パターンと機械的に接続されている前記半導体ウェハを用意する半導体装置の製造方法。
   

Images