JP2020064975A - Method for inspecting laminated ceramic capacitor and method for manufacturing laminated ceramic capacitor - Google Patents
Method for inspecting laminated ceramic capacitor and method for manufacturing laminated ceramic capacitor Download PDFInfo
- Publication number
- JP2020064975A JP2020064975A JP2018195842A JP2018195842A JP2020064975A JP 2020064975 A JP2020064975 A JP 2020064975A JP 2018195842 A JP2018195842 A JP 2018195842A JP 2018195842 A JP2018195842 A JP 2018195842A JP 2020064975 A JP2020064975 A JP 2020064975A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic capacitor
- voltage
- monolithic ceramic
- monolithic
- laminated ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 172
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000005259 measurement Methods 0.000 claims abstract description 36
- 230000007847 structural defect Effects 0.000 claims abstract description 26
- 230000002159 abnormal effect Effects 0.000 claims abstract description 25
- 238000007689 inspection Methods 0.000 claims abstract description 20
- 239000000919 ceramic Substances 0.000 description 19
- 230000003247 decreasing effect Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- -1 rare earth compounds Chemical class 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
Abstract
Description
本発明は、積層セラミックコンデンサの検査方法及び積層セラミックコンデンサの製造方法に関する。 The present invention relates to a method for inspecting a laminated ceramic capacitor and a method for manufacturing a laminated ceramic capacitor.
従来、種々の電子装置に、積層セラミックコンデンサが用いられている。積層セラミックコンデンサは、通常、セラミック素体と、セラミック素体内に配されており、セラミック部を介して対向している第1及び第2の内部電極を有する。積層セラミックコンデンサでは、セラミック素体にデラミネーションなどの構造欠陥が存在すると、電圧印加時に絶縁不良が発生する場合がある。このため、製造された積層セラミックコンデンサに対して、出荷前に、構造欠陥の有無を検査することが行われている。特許文献1では、検査方法の一例として、第1及び第2の内部電極間に高電圧を印加することにより、絶縁不良の原因となり得る構造欠陥の有無を検査する方法が提案されている。第1及び第2の内部電極間に高電圧を印加すると、構造欠陥を有する積層セラミックコンデンサは、絶縁破壊される。このため、積層セラミックコンデンサの電気抵抗が低下し、積層セラミックコンデンサを流れる電流が増大する。よって、第1及び第2の内部電極間に高電圧を印加した後に、第1及び第2の内部電極間に流れる電流をモニタリングすることにより積層セラミックコンデンサの構造欠陥を検査し得る。
Conventionally, multilayer ceramic capacitors have been used in various electronic devices. The monolithic ceramic capacitor usually has a ceramic body and first and second internal electrodes that are arranged inside the ceramic body and face each other with a ceramic portion interposed therebetween. In a monolithic ceramic capacitor, if there is a structural defect such as delamination in the ceramic body, insulation failure may occur when a voltage is applied. Therefore, the manufactured monolithic ceramic capacitors are inspected for structural defects before shipment.
しかしながら、構造欠陥を検査する際に積層セラミックコンデンサに高電圧を印加すると、電歪と呼ばれるセラミックの歪みが顕著となる。このため、積層セラミックコンデンサに新たにクラックが生じることがある。この新たに生じたクラックは、構造欠陥の検査中に生じるものであり、クラックが生じても検査中に絶縁破壊されない場合がある。しかしながら、クラックが存在すると、積層セラミックコンデンサの使用時において、クラックが進展し、絶縁不良が生じるおそれがある。従って、検査工程において生じたクラックも検出する必要がある。 However, when a high voltage is applied to the multilayer ceramic capacitor when inspecting for structural defects, distortion of the ceramic called electrostriction becomes significant. Therefore, a crack may newly occur in the monolithic ceramic capacitor. The newly generated cracks are generated during the inspection of structural defects, and even if the cracks are generated, dielectric breakdown may not occur during the inspection. However, if cracks exist, there is a possibility that cracks may develop and insulation failure may occur when the multilayer ceramic capacitor is used. Therefore, it is necessary to detect cracks generated in the inspection process.
しかしながら、特許文献1に記載の検査方法では、構造欠陥を検査するために高電圧を印加したときに生じたクラックを検出することはできない。
However, the inspection method described in
本発明の主な目的は、構造欠陥の検査中に生じた新たなクラックも高い確実性で検出し得る積層セラミックコンデンサの検査方法を提供することにある。 A main object of the present invention is to provide a method for inspecting a monolithic ceramic capacitor that can detect a new crack generated during an inspection for structural defects with high reliability.
本発明に係る積層セラミックコンデンサの検査方法では、積層セラミックコンデンサに電圧を印加しながら、積層セラミックコンデンサに流れる電流値を測定する測定工程を行う。測定工程において異常電流が検出された積層セラミックコンデンサを異常と判定する判定工程を行う。測定工程において、構造欠陥が存在しない場合に積層セラミックコンデンサを流れる電流が予め定められた電流値を下回るように積層セラミックコンデンサに電圧を印加する。 In the method for inspecting a monolithic ceramic capacitor according to the present invention, a measurement step of measuring a current value flowing through the monolithic ceramic capacitor while applying a voltage to the monolithic ceramic capacitor is performed. A determination process is performed to determine that the monolithic ceramic capacitor in which an abnormal current is detected in the measurement process is abnormal. In the measuring step, a voltage is applied to the monolithic ceramic capacitor such that the current flowing through the monolithic ceramic capacitor falls below a predetermined current value when no structural defect exists.
本発明に係る積層セラミックコンデンサの検査方法のある特定の局面では、測定工程において、構造欠陥が存在しない場合に積層セラミックコンデンサを流れる電流が予め定められた電流値を下回るように、積層セラミックコンデンサに印加する電圧を、積層セラミックコンデンサの定格電圧よりも高い電圧まで漸増させる。 In a specific aspect of the method for inspecting a monolithic ceramic capacitor according to the present invention, in the measuring step, the monolithic ceramic capacitor is so arranged that the current flowing through the monolithic ceramic capacitor falls below a predetermined current value when there is no structural defect. The applied voltage is gradually increased to a voltage higher than the rated voltage of the monolithic ceramic capacitor.
本発明に係る積層セラミックコンデンサの検査方法の別の特定の局面では、測定工程において、構造欠陥が存在しない場合に積層セラミックコンデンサを流れる電流が予め定められた電流値を下回るように、積層セラミックコンデンサに印加する電圧を、積層セラミックコンデンサの定格電圧よりも高い電圧から定格電圧以下まで漸減させる。 In another specific aspect of the method for inspecting a monolithic ceramic capacitor according to the present invention, in the measuring step, the monolithic ceramic capacitor is controlled so that the current flowing through the monolithic ceramic capacitor falls below a predetermined current value when no structural defect exists. The voltage applied to is gradually reduced from a voltage higher than the rated voltage of the multilayer ceramic capacitor to a rated voltage or less.
本発明に係る積層セラミックコンデンサの検査方法の他の特定の局面では、測定工程において、積層セラミックコンデンサに印加する電圧を、積層セラミックコンデンサの定格電圧よりも高い電圧まで上昇させた後に、当該電圧で保持し、その後、積層セラミックコンデンサの定格電圧以下の電圧まで低下させる。 In another specific aspect of the method for inspecting a monolithic ceramic capacitor according to the present invention, in the measurement step, after increasing the voltage applied to the monolithic ceramic capacitor to a voltage higher than the rated voltage of the monolithic ceramic capacitor, Hold and then reduce to a voltage below the rated voltage of the monolithic ceramic capacitor.
本発明に係る積層セラミックコンデンサの検査方法のさらに他の特定の局面では、測定工程において、積層セラミックコンデンサに正電圧及び負電圧の一方を印加した後に正電圧及び負電圧の他方を印加するサイクルを少なくとも一回行う。 In still another specific aspect of the method for inspecting a laminated ceramic capacitor according to the present invention, in the measuring step, a cycle of applying one of the positive voltage and the negative voltage to the laminated ceramic capacitor and then applying the other of the positive voltage and the negative voltage is performed. Do at least once.
本発明に係る積層セラミックコンデンサの製造方法では、積層セラミックコンデンサを作製する。積層セラミックコンデンサに電圧を印加しながら、積層セラミックコンデンサに流れる電流値を測定する測定工程を行う。測定工程において異常電流が検出された積層セラミックコンデンサを異常と判定する判定工程を行う。測定工程において、構造欠陥が存在しない場合に積層セラミックコンデンサを流れる電流が予め定められた電流値を下回るように積層セラミックコンデンサに電圧を印加する。 In the method for manufacturing a monolithic ceramic capacitor according to the present invention, a monolithic ceramic capacitor is manufactured. A measurement process of measuring a current value flowing through the multilayer ceramic capacitor while applying a voltage to the multilayer ceramic capacitor is performed. A determination process is performed to determine that the monolithic ceramic capacitor in which an abnormal current is detected in the measurement process is abnormal. In the measuring step, a voltage is applied to the monolithic ceramic capacitor such that the current flowing through the monolithic ceramic capacitor falls below a predetermined current value when no structural defect exists.
本発明によれば、構造欠陥の検査中に、新たに生じたクラックも高い確実性で検出し得る積層セラミックコンデンサの検査方法を提供することができる。 According to the present invention, it is possible to provide a method for inspecting a monolithic ceramic capacitor that can detect a newly-generated crack with high reliability during inspection of a structural defect.
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。 Hereinafter, an example of a preferable mode for carrying out the present invention will be described. However, the following embodiments are merely examples. The present invention is not limited to the embodiments described below.
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものである。図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。 In each drawing referred to in the embodiments and the like, members having substantially the same function are referred to by the same reference numeral. Further, the drawings referred to in the embodiments and the like are schematically described. The dimensional ratio of the object drawn in the drawing may be different from the dimensional ratio of the actual object. The dimensional ratio of objects may be different between the drawings. Specific dimensional ratios of objects should be determined in consideration of the following description.
図1は、本実施形態における積層セラミックコンデンサの略図的斜視図である。図2は、図1の線II−IIにおける略図的断面図である。まず、図1及び図2を参照しながら、検査対象となる積層セラミックコンデンサの一例について説明する。本発明において、積層セラミックコンデンサは、以下に説明する積層セラミックコンデンサ1に特に限定されない。本発明において、積層セラミックコンデンサは、セラミック素体を有するものである限りにおいて特に限定されない。
FIG. 1 is a schematic perspective view of a monolithic ceramic capacitor according to this embodiment. 2 is a schematic sectional view taken along line II-II in FIG. First, an example of a monolithic ceramic capacitor to be inspected will be described with reference to FIGS. 1 and 2. In the present invention, the laminated ceramic capacitor is not particularly limited to the laminated
(積層セラミックコンデンサ1の構成)
図1及び図2に示されるように、積層セラミックコンデンサ1は、セラミック素体10を備えている。セラミック素体10は、略直方体状である。セラミック素体10は、第1及び第2の主面10a,10bと、第1及び第2の側面10c,10dと、第1及び第2の端面10e,10f(図2を参照)とを有する。第1及び第2の主面10a,10bは、それぞれ、長さ方向L及び幅方向Wに沿って延びている。第1の主面10aと第2の主面10bとは、互いに平行である。第1及び第2の側面10c,10dは、それぞれ、長さ方向L及び厚み方向Tに沿って延びている。第1の側面10cと第2の側面10dとは、互いに平行である。第1及び第2の端面10e,10fは、それぞれ、幅方向W及び厚み方向Tに沿って延びている。第1の端面10eと第2の端面10fとは互いに平行である。
(Structure of monolithic ceramic capacitor 1)
As shown in FIGS. 1 and 2, the monolithic
セラミック素体10は、例えば、誘電体セラミックを主成分とする材料により構成することができる。誘電体セラミックの具体例としては、例えば、BaTiO3、CaTiO3、SrTiO3、CaZrO3などが挙げられる。セラミック素体10には、例えば、Mn化合物、Mg化合物、Si化合物、Co化合物、Ni化合物、希土類化合物などの副成分を適宜添加してもよい。
The
なお、「略直方体」には、角部や稜線部が面取りされた直方体や、角部や稜線部が丸められた直方体が含まれるものとする。 The “substantially rectangular parallelepiped” includes a rectangular parallelepiped whose corners and ridges are chamfered and a rectangular parallelepiped whose corners and ridges are rounded.
図2に示されるように、セラミック素体10の内部には、複数の内部電極11,12が設けられている。複数の内部電極11,12は、厚み方向Tに沿って積層されている。各内部電極11,12は、長さ方向L及び幅方向Wに平行に設けられている。セラミック素体10の内部において、内部電極11と内部電極12とは、厚み方向Tに沿って交互に設けられている。厚み方向Tにおいて隣り合う内部電極11,12間には、セラミック部15が配されている。すなわち、厚み方向Tにおいて隣り合う内部電極11,12は、セラミック部15を介して対向している。
As shown in FIG. 2, a plurality of
内部電極11は、第1の端面10eに引き出されている。第1の端面10eの上には、外部電極13が設けられている。外部電極13は、内部電極11と電気的に接続されている。
The
内部電極12は、第2の端面10fに引き出されている。第2の端面10fの上には、外部電極14が設けられている。外部電極14は、内部電極12と電気的に接続されている。
The
内部電極11,12及び外部電極13,14は、例えば、Ni,Cu,Ag,Pd,Au,Ag−Pd合金などの適宜の導電材料により構成することができる。
The
(積層セラミックコンデンサ1の製造方法)
積層セラミックコンデンサ1の製造に際しては、まず、積層セラミックコンデンサ1を作製する。その後、下記の検査方法による検査を行う。その検査結果を踏まえ、良品と不良品とに選別する。このようにすることにより、絶縁不良品や検査中に新たに生じたクラックを有する積層セラミックコンデンサの割合が低い、複数の積層セラミックコンデンサを製造することができる。
(Method of manufacturing laminated ceramic capacitor 1)
In manufacturing the monolithic
(積層セラミックコンデンサ1の検査方法)
本実施形態における積層セラミックコンデンサ1の検査方法では、検査前に生じていた構造欠陥を有する積層セラミックコンデンサの判別だけでなく、検査中に新たに生じたクラックも高い確実性で検出することができる。
(Inspection method for monolithic ceramic capacitor 1)
In the method for inspecting the monolithic
具体的には、積層セラミックコンデンサ1に電圧を印加しながら、積層セラミックコンデンサ1に流れる電流値を測定する(測定工程)。測定工程において、異常電流が検出された積層セラミックコンデンサ1を異常(不良品)と判断する(判定工程)。測定工程において、積層セラミックコンデンサ1に構造欠陥が存在しない場合に積層セラミックコンデンサ1を流れる電流が予め定められた電流値(制限電流値)を下回るように積層セラミックコンデンサ1に電圧を印加する。予め定められた電流値は、例えば、10mA、30mA、50mAなどの値である。予め定められた電流値は、検査に用いられる電源や回路上に設けられた過電流を防止する機構により設定された電流の制限値であることが好ましい。
Specifically, the value of the current flowing through the laminated
例えば、積層セラミックコンデンサに印加する電圧を一気に上昇させた場合は、積層セラミックコンデンサに大電流が流れる。このため、積層セラミックコンデンサ1に流れる電流が制限電流値に達する場合がある。一方、本実施形態では、積層セラミックコンデンサ1に印加する電圧を、積層セラミックコンデンサ1の定格電圧よりも低い電圧(例えば、0V)から、積層セラミックコンデンサ1の定格電圧よりも高い電圧(V1)まで漸増させる。また、積層セラミックコンデンサ1に印加する電圧を、積層セラミックコンデンサ1の定格電圧よりも高い電圧(V1)から積層セラミックコンデンサ1の定格電圧よりも低い電圧(例えば、0V)まで漸減させる。より具体的には、本実施形態では、積層セラミックコンデンサ1に印加する電圧を、積層セラミックコンデンサ1の定格電圧よりも低い電圧(例えば、0V)から、積層セラミックコンデンサ1の定格電圧よりも高い電圧(V1)まで漸増させる。その後、積層セラミックコンデンサ1に印加する電圧をV1で所定の時間保持し、その後、積層セラミックコンデンサ1に印加する電圧を、積層セラミックコンデンサ1の定格電圧よりも高い電圧(V1)から積層セラミックコンデンサ1の定格電圧よりも低い電圧(例えば、0V)まで漸減させる。このため、積層セラミックコンデンサ1に構造欠陥が存在しない場合に積層セラミックコンデンサ1を流れる電流が予め定められた電流値(制限電流値)を下回る。
For example, when the voltage applied to the monolithic ceramic capacitor is increased at once, a large current flows through the monolithic ceramic capacitor. Therefore, the current flowing through the monolithic
上記のような電圧の印加を行った場合、積層セラミックコンデンサ1に構造欠陥がなければ、積層セラミックコンデンサ1を流れる電流は、図3の実線で示すグラフのようになる。すなわち、まず、積層セラミックコンデンサ1に対して電圧の印加が開始されると、積層セラミックコンデンサ1への充電が開始する。このため、積層セラミックコンデンサ1を流れる電流値が増大する。図3においては、電圧を直線的に漸増させている。その後、積層セラミックコンデンサ1のDCバイアス特性に従って電流が漸減する。印加電圧が一定の状態では、積層セラミックコンデンサ1の充電がさらに進み、電流はさらに漸減する。一方、電圧が漸減すると、放電が起こるため、正逆が反対方向の電流が流れる。図3においては、電圧を直線的に漸減させている。
When the voltage is applied as described above, if the multilayer
図4に、測定工程において積層セラミックコンデンサに印加される電圧と、積層セラミックコンデンサに短絡不良が発生した場合に測定される電流とを表すグラフを示す。例えば、測定工程の途中で積層セラミックコンデンサ1に短絡不良が発生すると、積層セラミックコンデンサ1を流れる電流値が制限電流値に達し、積層セラミックコンデンサ1への電圧印加が終了するまで、制限電流値の電流が流れる。図4に示す例では、時間t1において短絡不良が発生したため、時間t1までは、図3に示す場合と同様に電流値が変化するが、時間t1から積層セラミックコンデンサ1への電圧印加が終了する時間t2までは、積層セラミックコンデンサ1に制限電流値の電流が流れ続ける。仮に、測定工程の実施前から積層セラミックコンデンサ1に短絡不良が発生している場合は、測定工程の全期間において積層セラミックコンデンサ1に制限電流値の電流が流れ続ける。
FIG. 4 is a graph showing the voltage applied to the laminated ceramic capacitor in the measurement process and the current measured when a short circuit defect occurs in the laminated ceramic capacitor. For example, if a short circuit failure occurs in the monolithic
このため、測定工程において、測定された電流値が、制限電流値に達した場合は、測定対象である積層セラミックコンデンサ1に短絡不良があるものと判断することができる。
Therefore, when the measured current value reaches the limited current value in the measurement step, it can be determined that the multilayer
図5に、測定工程において積層セラミックコンデンサに印加する電圧と、積層セラミックコンデンサに短絡不良は発生しなかったものの、クラックが発生した場合に測定される電流とを表すグラフを示す。図5に示される例では、時間t3において、図3に示される良品の場合とは異なり、積層セラミックコンデンサ1を流れる電流値の一時的な増大が生じている。すなわち、異常電流が検出されている。本発明者らが鋭意研究した結果、このような異常電流が検出された積層セラミックコンデンサ1には、クラックが発生していることが見いだされた。よって、積層セラミックコンデンサ1を流れる電流が制限電流値に至らないものの、図5に示されるような異常電流が発生した場合は、測定対象である積層セラミックコンデンサ1にクラックが発生したものと判断することができる。なお、このような異常電流が生じている区間において、積層セラミックコンデンサを流れる電流が制限電流値に達することはあり得る。
FIG. 5 is a graph showing the voltage applied to the monolithic ceramic capacitor in the measuring step and the current measured when a crack occurs although no short circuit failure has occurred in the monolithic ceramic capacitor. In the example shown in FIG. 5, unlike the non-defective product shown in FIG. 3, at time t3, the current value flowing through the monolithic
本実施形態のように、測定工程において、構造欠陥が存在しない場合に積層セラミックコンデンサ1を流れる電流が予め定められた電流値(例えば、制限電流値)を下回るように積層セラミックコンデンサ1に電圧を印加することにより、図5に示されるような異常電流を正確に検出することが可能となる。従って、絶縁不良が発生していないものの、クラックが発生した積層セラミックコンデンサ1を判別することが可能となる。よって、検査前に生じていた構造欠陥だけでなく、検査中に新たに生じたクラックも高い確実性で検出し得る。また、クラックの検出に、超音波探傷等の他の工程を必要としないため、積層セラミックコンデンサ1の測定工程に要する工数及び時間を低減することができる。
As in the present embodiment, in the measurement process, when a structural defect does not exist, a voltage is applied to the laminated
一方、測定工程において、例えば電圧を一気に昇圧した場合は、積層セラミックコンデンサに流れる電流が制限電流値に達するため、その時点でクラックが生じたとしても、図5において観測されるような異常電流のピークは観測されない。電圧印加が開始する時間から電圧印加が終了する時間までの全区間において、積層セラミックコンデンサに流れる電流が制限電流値を下回ることが好ましい。 On the other hand, in the measurement process, for example, when the voltage is boosted at once, the current flowing through the multilayer ceramic capacitor reaches the limiting current value, so even if a crack occurs at that time, an abnormal current as observed in FIG. No peak is observed. In the entire section from the time when the voltage application starts to the time when the voltage application ends, it is preferable that the current flowing through the monolithic ceramic capacitor falls below the limiting current value.
なお、積層セラミックコンデンサ1にクラックが発生した場合に異常電流が流れる理由としては、定かではないが、クラックが発生した瞬間に積層セラミックコンデンサ1の性状が変化するためであると考えられる。
The reason why the abnormal current flows when a crack occurs in the monolithic
本発明において、「異常電流」とは、測定工程において、良品である積層セラミックコンデンサに流れる電流の変化とは異なり、一時的な増大を示す電流のことである。「異常電流」は、例えば、積層セラミックコンデンサが良品である場合には検出されない電流のピーク(正電圧の場合は極大ピーク、負電圧の場合は極小ピーク)である。通常、「異常電流」は急峻なピークとして観測され、電流の増大が観測される時間は1〜300μsec程度である。この時間は、測定する積層セラミックコンデンサの静電容量などによって60μsec程度、150μsec程度、200μsec程度などと変化する。 In the present invention, the “abnormal current” is a current that shows a temporary increase, unlike a change in the current flowing through a good quality laminated ceramic capacitor in the measurement process. The “abnormal current” is, for example, a peak of current that is not detected when the monolithic ceramic capacitor is a good product (a maximum peak when the voltage is positive, and a minimum peak when the voltage is negative). Usually, the "abnormal current" is observed as a steep peak, and the time when the increase in current is observed is about 1 to 300 µsec. This time changes to about 60 μsec, about 150 μsec, about 200 μsec, etc. depending on the capacitance of the multilayer ceramic capacitor to be measured.
本実施形態では、積層セラミックコンデンサ1に印加する電圧を漸増させた後ないし漸減させる前に、一定の電圧で保持する時間を設ける例について説明したが、図6に示されるように、電圧を漸増させた後に、直ちに電圧を漸減させてもよい。
In the present embodiment, an example in which the voltage applied to the monolithic
本実施形態では、電圧を漸増する速度、電圧を漸減する速度が、それぞれ一定である例について説明した。但し、本発明は、この構成に限定されない。例えば、図7及び図8に示されるように、電圧を漸増する速度、電圧を漸減する速度を、それぞれ変化させてもよい。図7及び図8に示す例では、電圧を漸増する速度を、時間と共に低くしている。図7に示す例では、電圧を漸減する速度を、時間と共に高くしている。図8に示す例では、電圧を漸減する速度を、時間と共に低くしている。 In this embodiment, the example in which the speed of gradually increasing the voltage and the speed of gradually decreasing the voltage are constant has been described. However, the present invention is not limited to this configuration. For example, as shown in FIGS. 7 and 8, the speed of gradually increasing the voltage and the speed of gradually decreasing the voltage may be changed. In the example shown in FIGS. 7 and 8, the rate of gradually increasing the voltage is lowered with time. In the example shown in FIG. 7, the speed of gradually decreasing the voltage is increased with time. In the example shown in FIG. 8, the speed at which the voltage is gradually reduced is lowered with time.
本実施形態では、電圧を漸増させた後に漸減させる例について説明したが、図9に示されるように、電圧を漸増させた後に、電圧を一気に低下させてもよい。また、電圧を一気に上昇させた後に、電圧を漸減してもよい。好ましくは、電圧を漸増させた後に漸減させる。 In the present embodiment, an example in which the voltage is gradually increased and then gradually decreased has been described. However, as shown in FIG. 9, the voltage may be gradually decreased after the voltage is gradually increased. Further, the voltage may be gradually decreased after the voltage is increased at once. Preferably, the voltage is gradually increased and then gradually decreased.
図10に示されるように、定格電圧以下の電圧まで一気に昇圧した後に、電圧を漸増させ、その後、定格電圧以下の電圧まで漸減した後に、一気に電圧を低下させてもよい。このようにすることにより、クラックが発生する可能性の低い低電圧領域にかかる時間を縮め、測定工程の実施に要する時間を短縮することができる。 As shown in FIG. 10, the voltage may be boosted to a voltage equal to or lower than the rated voltage at once, then gradually increased, then gradually decreased to a voltage equal to or lower than the rated voltage, and then the voltage may be reduced at once. By doing so, it is possible to shorten the time required for the low voltage region where cracks are unlikely to occur and to shorten the time required for carrying out the measurement process.
図11や図12に示されるように、測定工程において、積層セラミックコンデンサ1に正電圧及び負電圧の一方を印加した後に、正電圧及び負電圧の他方を印加するサイクルを少なくとも一回行ってもよい。例えば、正弦波状の電圧を積層セラミックコンデンサ1に印加してもよい。そうすることにより、積層セラミックコンデンサ1の検査中に新たに生じたクラックをさらに確実に検出することが可能となる。
As shown in FIG. 11 and FIG. 12, in the measurement step, after applying one of the positive voltage and the negative voltage to the monolithic
なお、積層セラミックコンデンサ1に流れる電流を測定する電流測定部と、異常電流を検出する異常電流検出部との間に、DCカットフィルタ(ハイパスフィルタ)を配してもよい。そうすることにより、周波数の低い電流変化をカットすることができるため、異常電流の検出が容易となる。
A DC cut filter (high-pass filter) may be arranged between the current measuring unit that measures the current flowing through the monolithic
1…積層セラミックコンデンサ
10…セラミック素体
10a…第1の主面
10b…第2の主面
10c…第1の側面
10d…第2の側面
10e…第1の端面
10f…第2の端面
11,12…内部電極
13,14…外部電極
15…セラミック部
DESCRIPTION OF
Claims (6)
前記測定工程において異常電流が検出された積層セラミックコンデンサを異常と判定する判定工程と、
を備え、
前記測定工程において、構造欠陥が存在しない場合に前記積層セラミックコンデンサを流れる電流が予め定められた電流値を下回るように前記積層セラミックコンデンサに電圧を印加する、積層セラミックコンデンサの検査方法。 While applying a voltage to the multilayer ceramic capacitor, a measurement step of measuring the current value flowing in the multilayer ceramic capacitor,
A determination step of determining that the multilayer ceramic capacitor in which an abnormal current is detected in the measurement step is abnormal,
Equipped with
A method for inspecting a monolithic ceramic capacitor, wherein in the measuring step, a voltage is applied to the monolithic ceramic capacitor such that a current flowing through the monolithic ceramic capacitor falls below a predetermined current value when no structural defect exists.
前記積層セラミックコンデンサに電圧を印加しながら、前記積層セラミックコンデンサに流れる電流値を測定する測定工程と、
前記測定工程において異常電流が検出された積層セラミックコンデンサを異常と判定する判定工程と、
を備え、
前記測定工程において、構造欠陥が存在しない場合に前記積層セラミックコンデンサを流れる電流が予め定められた電流値を下回るように前記積層セラミックコンデンサに電圧を印加する、積層セラミックコンデンサの製造方法。 A step of producing a monolithic ceramic capacitor,
While applying a voltage to the multilayer ceramic capacitor, a measurement step of measuring the current value flowing in the multilayer ceramic capacitor,
A determination step of determining that the multilayer ceramic capacitor in which an abnormal current is detected in the measurement step is abnormal,
Equipped with
In the measuring step, a method of manufacturing a laminated ceramic capacitor, wherein a voltage is applied to the laminated ceramic capacitor such that a current flowing through the laminated ceramic capacitor falls below a predetermined current value when no structural defect exists.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018195842A JP7110902B2 (en) | 2018-10-17 | 2018-10-17 | Multilayer Ceramic Capacitor Inspection Method and Multilayer Ceramic Capacitor Manufacturing Method |
KR1020190125079A KR102253401B1 (en) | 2018-10-17 | 2019-10-10 | Method for inspecting multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor |
JP2022069405A JP7352209B2 (en) | 2018-10-17 | 2022-04-20 | Mechanism to detect abnormal current |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018195842A JP7110902B2 (en) | 2018-10-17 | 2018-10-17 | Multilayer Ceramic Capacitor Inspection Method and Multilayer Ceramic Capacitor Manufacturing Method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022069405A Division JP7352209B2 (en) | 2018-10-17 | 2022-04-20 | Mechanism to detect abnormal current |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020064975A true JP2020064975A (en) | 2020-04-23 |
JP7110902B2 JP7110902B2 (en) | 2022-08-02 |
Family
ID=70388418
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018195842A Active JP7110902B2 (en) | 2018-10-17 | 2018-10-17 | Multilayer Ceramic Capacitor Inspection Method and Multilayer Ceramic Capacitor Manufacturing Method |
JP2022069405A Active JP7352209B2 (en) | 2018-10-17 | 2022-04-20 | Mechanism to detect abnormal current |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022069405A Active JP7352209B2 (en) | 2018-10-17 | 2022-04-20 | Mechanism to detect abnormal current |
Country Status (2)
Country | Link |
---|---|
JP (2) | JP7110902B2 (en) |
KR (1) | KR102253401B1 (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08227826A (en) * | 1995-02-20 | 1996-09-03 | Matsushita Electric Ind Co Ltd | Method for screening laminated ceramic capacitor |
JPH09152455A (en) * | 1995-12-01 | 1997-06-10 | Matsushita Electric Ind Co Ltd | Internal defect detector and method thereof for laminated ceramic capacitor |
JP2000228338A (en) * | 1999-02-04 | 2000-08-15 | Matsushita Electric Ind Co Ltd | Screening method for multilayer ceramic capacitor |
JP2003107118A (en) * | 2001-10-01 | 2003-04-09 | Murata Mfg Co Ltd | Quality determination method of capacitor |
JP2005223253A (en) * | 2004-02-09 | 2005-08-18 | Murata Mfg Co Ltd | Method for screening laminated ceramic capacitors |
JP2008180546A (en) * | 2007-01-23 | 2008-08-07 | Showa Denki Kk | Withstand voltage test method for three-terminal capacitor, and withstand voltage tester thereof |
JP2009295606A (en) * | 2008-06-02 | 2009-12-17 | Panasonic Corp | Method for testing multilayer ceramic capacitor and method for manufacturing the multilayer ceramic capacitor |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000124088A (en) * | 1998-10-13 | 2000-04-28 | Matsushita Electric Ind Co Ltd | Method for sorting stacked ceramic capacitor |
JP2001035758A (en) | 1999-07-15 | 2001-02-09 | Murata Mfg Co Ltd | Method and apparatus for screening laminated ceramic electronic component |
JP5927623B1 (en) * | 2015-02-03 | 2016-06-01 | 株式会社ジェイ・イー・ティ | Power storage device manufacturing method, structure inspection device |
-
2018
- 2018-10-17 JP JP2018195842A patent/JP7110902B2/en active Active
-
2019
- 2019-10-10 KR KR1020190125079A patent/KR102253401B1/en active IP Right Grant
-
2022
- 2022-04-20 JP JP2022069405A patent/JP7352209B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08227826A (en) * | 1995-02-20 | 1996-09-03 | Matsushita Electric Ind Co Ltd | Method for screening laminated ceramic capacitor |
JPH09152455A (en) * | 1995-12-01 | 1997-06-10 | Matsushita Electric Ind Co Ltd | Internal defect detector and method thereof for laminated ceramic capacitor |
JP2000228338A (en) * | 1999-02-04 | 2000-08-15 | Matsushita Electric Ind Co Ltd | Screening method for multilayer ceramic capacitor |
JP2003107118A (en) * | 2001-10-01 | 2003-04-09 | Murata Mfg Co Ltd | Quality determination method of capacitor |
JP2005223253A (en) * | 2004-02-09 | 2005-08-18 | Murata Mfg Co Ltd | Method for screening laminated ceramic capacitors |
JP2008180546A (en) * | 2007-01-23 | 2008-08-07 | Showa Denki Kk | Withstand voltage test method for three-terminal capacitor, and withstand voltage tester thereof |
JP2009295606A (en) * | 2008-06-02 | 2009-12-17 | Panasonic Corp | Method for testing multilayer ceramic capacitor and method for manufacturing the multilayer ceramic capacitor |
Also Published As
Publication number | Publication date |
---|---|
JP7352209B2 (en) | 2023-09-28 |
JP7110902B2 (en) | 2022-08-02 |
KR102253401B1 (en) | 2021-05-18 |
JP2022089962A (en) | 2022-06-16 |
KR20200043279A (en) | 2020-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5711696B2 (en) | Multilayer ceramic electronic components | |
JP5567647B2 (en) | Ceramic electronic components | |
JP2000228338A (en) | Screening method for multilayer ceramic capacitor | |
JP2020064975A (en) | Method for inspecting laminated ceramic capacitor and method for manufacturing laminated ceramic capacitor | |
JP2002260949A (en) | Laminated ceramic capacitor | |
JP4779976B2 (en) | Manufacturing method of electronic parts | |
JP2009295606A (en) | Method for testing multilayer ceramic capacitor and method for manufacturing the multilayer ceramic capacitor | |
JP4466106B2 (en) | Screening method for multilayer ceramic capacitors | |
JP7127369B2 (en) | Determination method for quality of multilayer ceramic capacitors | |
JP2017040563A (en) | Particulate matter detection sensor and method for manufacturing particulate matter detection sensor | |
JPH10293107A (en) | Internal defect inspection method for multilayer ceramic capacitor | |
US6509741B2 (en) | Method for screening multi-layer ceramic electronic component | |
JP3760373B2 (en) | Screening method for ceramic electronic components | |
JP2003347175A (en) | Method for discriminating capacitor | |
JPH08227826A (en) | Method for screening laminated ceramic capacitor | |
JP2994911B2 (en) | Screening method for ceramic electronic components | |
KR101528432B1 (en) | Three terminal condenser | |
JP5464282B2 (en) | Capacitor array selection method | |
JP2003059784A (en) | Method for sorting multilayer ceramic capacitor | |
JP2003249424A (en) | Selecting method of laminated capacitor | |
KR101574443B1 (en) | Three terminal condenser | |
JP2005064245A (en) | Laminated ceramic capacitor and short-circuiting detection method thereof | |
JP2005159250A (en) | Cleaning method for laminated ceramic condenser | |
KR101543973B1 (en) | Three terminal condenser | |
JP2003257800A (en) | Method and system for sorting capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210930 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220420 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220420 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220427 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220704 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7110902 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |