JP2020053827A - 固体撮像素子、および、撮像装置 - Google Patents

固体撮像素子、および、撮像装置 Download PDF

Info

Publication number
JP2020053827A
JP2020053827A JP2018181151A JP2018181151A JP2020053827A JP 2020053827 A JP2020053827 A JP 2020053827A JP 2018181151 A JP2018181151 A JP 2018181151A JP 2018181151 A JP2018181151 A JP 2018181151A JP 2020053827 A JP2020053827 A JP 2020053827A
Authority
JP
Japan
Prior art keywords
signal
pixel
light
solid
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018181151A
Other languages
English (en)
Inventor
伸 北野
Shin Kitano
伸 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2018181151A priority Critical patent/JP2020053827A/ja
Priority to PCT/JP2019/036623 priority patent/WO2020066803A1/ja
Priority to EP19864173.0A priority patent/EP3860114A4/en
Priority to US17/276,231 priority patent/US11503233B2/en
Priority to CN201980061169.9A priority patent/CN112740659A/zh
Publication of JP2020053827A publication Critical patent/JP2020053827A/ja
Priority to US17/952,663 priority patent/US11770629B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H04N25/69—SSIS comprising testing or correcting structures for circuits other than pixel cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】アドレスイベントを検出する固体撮像素子において、信号品質を向上させる。【解決手段】固体撮像素子には、開口画素と遮光画素とが配列される。この固体撮像素子において、開口画素は、入射された光量の変化量が所定の閾値を超えるか否かを検出して検出結果を示す検出信号を出力する。一方、固体撮像素子において、遮光画素は、入射された光量の変化量が所定の閾値を超えるか否かを検出して検出結果を示す検出信号を出力する開口画素に生じるノイズの量に応じた補正信号を出力する。【選択図】図１

Description

本技術は、固体撮像素子、および、撮像装置に関する。詳しくは、入射光量と閾値とを比較する固体撮像素子、および、撮像装置に関する。
従来より、垂直同期信号などの同期信号に同期して画像データ（フレーム）を撮像する同期型の固体撮像素子が、撮像装置などにおいて用いられている。この一般的な同期型の固体撮像素子では、同期信号の周期（例えば、１／６０秒）ごとにしか画像データを取得することができないため、交通やロボットなどに関する分野において、より高速な処理が要求された場合に対応することが困難になる。そこで、画素アドレスごとに、その画素の光量の変化量が閾値を超えた旨をアドレスイベントとしてリアルタイムに検出する検出回路を、画素毎に設けた非同期型の固体撮像素子が提案されている（例えば、特許文献１参照。）。このように、画素毎にアドレスイベントを検出する固体撮像素子は、ＤＶＳ（Dynamic Vision Sensor）と呼ばれる。
特表２０１７−５３５９９９号公報
上述の非同期型の固体撮像素子（すなわち、ＤＶＳ）では、同期型の固体撮像素子よりも遥かに高速にデータを生成して出力する。このため、例えば、交通分野において、人や障害物を画像認識する処理が高速に実行される。しかしながら、画素内においては、光が入射されない場合であってもフォトダイオードから暗電流と呼ばれる電流が出力されることがあり、この暗電流により暗電流ノイズが生じる。また、画素内において、フォトダイオードの後段の回路では、差動対のトランジスタのそれぞれの特性の差などの原因により、一定のオフセット電圧が発生することがあり、このオフセット電圧によりオフセットノイズが生じる。上述の固体撮像素子では、これらの暗電流ノイズやオフセットノイズにより、画素が生成する信号の信号品質が低下してしまうという問題がある。
本技術はこのような状況に鑑みて生み出されたものであり、アドレスイベントを検出する固体撮像素子において、信号品質を向上させることを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、入射された光量の変化量が所定の閾値を超えるか否かを検出して検出結果を示す検出信号を出力する開口画素と、上記開口画素に生じるノイズの量に応じた補正信号を出力する遮光画素とを具備する固体撮像素子である。これにより、開口画素に生じるノイズの量に応じた補正信号が生成されるという作用をもたらす。
また、この第１の側面において、上記開口画素および上記遮光画素は、所定平面に配列される構成であってもよい。これにより、開口画素と同一の平面に配列された遮光画素により補正信号が生成されるという作用をもたらす。
また、この第１の側面において、上記開口画素は、対向する一対の平面の一方に配列され、上記遮光画素は、上記一対の平面の他方に配列される構成であってもよい。これにより、開口画素を配列した領域の面積が広くなるという作用をもたらす。
また、この第１の側面において、上記遮光画素は、上記開口画素ごとに配置される構成であってもよい。これにより、開口画素ごとに補正信号が生成されるという作用をもたらす。
また、この第１の側面において、上記一対の平面の他方には、所定数の上記遮光画素をそれぞれに設けた複数の遮光画素ブロックが配列され、上記複数の遮光画素ブロックは、互いに一定の間隔を空けて配列される構成であってもよい。これにより、遮光画素ブロックごとに補正信号が生成されるという作用をもたらす。
また、この第１の側面において、上記遮光画素は、不規則に配置される構成であってもよい。これにより、不規則に配置された遮光画素により補正信号が生成されるという作用をもたらす。
また、この第１の側面において、上記補正信号に基づいて上記光量に応じた画素信号から上記ノイズを除去する補正処理を行う信号処理部をさらに具備し、上記開口画素は、上記画素信号をさらに出力してもよい。これにより、画素信号からノイズが除去されるという作用をもたらす。
また、この第１の側面において、上記遮光画素は、光電変換素子と、上記光電変換素子に生じた暗電流を電圧信号に変換する電流電圧変換部と、上記電圧信号の変化量が上記閾値を超えるか否かを検出する量子化器と、上記光量に応じた画素信号を上記補正信号として生成する画素信号生成部とを備えてもよい。これにより、遮光画素において検出信号および画素信号が生成されるという作用をもたらす。
また、この第１の側面において、上記電流電圧変換部は、上記暗電流を複数段のループ回路により上記電圧信号に変換してもよい。これにより、変換ゲインが増大するという作用をもたらす。
また、この第１の側面において、上記光電変換素子と上記画素信号生成部の一部とは、所定の受光チップに配置され、上記画素信号生成部の残りと上記電流電圧変換部と上記量子化器とは、所定の回路チップに配置されてもよい。これにより、回路チップの回路規模が削減されるという作用をもたらす。
また、この第１の側面において、上記光電変換素子と上記画素信号生成部の一部と上記電流電圧変換部の一部とは、所定の受光チップに配置され、上記画素信号生成部の残りと上記電流電圧変換部の残りと上記量子化器とは、所定の回路チップに配置されてもよい。これにより、回路チップの回路規模が削減されるという作用をもたらす。
また、この第１の側面において、上記光電変換素子と上記画素信号生成部と上記電流電圧変換部の一部とは、所定の受光チップに配置され、上記電流電圧変換部の残りと上記量子化器とは、所定の回路チップに配置されてもよい。これにより、回路チップの回路規模が削減されるという作用をもたらす。
また、この第１の側面において、上記遮光画素は、所定のテスト信号と上記電圧信号とのいずれかを選択して選択信号として出力するセレクタをさらに具備し、上記量子化器は、上記選択信号の変化量が上記閾値を超えるか否かを検出してもよい。これにより、アドレスイベントの有無に関わらず、画素信号が出力されるという作用をもたらす。
また、この第１の側面において、上記開口画素は、光電変換により光電流を生成する光電変換素子と、上記光電流と暗電流との差分を電圧信号に変換する電流電圧変換部と、上記電圧信号の変化量が上記閾値を超えるか否かを検出する量子化器とを備え、上記遮光画素は、上記暗電流を上記補正信号として出力してもよい。これにより、暗電流ノイズが抑制されるという作用をもたらす。
また、この第１の側面において、上記補正信号に基づいて上記閾値を調整する閾値調整部をさらに具備してもよい。これにより、アドレスイベントの検出精度が向上するという作用をもたらす。
また、本技術の第２の側面は、入射された光量の変化量が所定の閾値を超えるか否かを検出して検出結果を示す開口画素と、上記開口画素に生じるノイズの量に応じた補正信号を出力する遮光画素と、上記検出信号を処理する信号処理部とを具備する固体撮像素子である。これにより、開口画素に生じるノイズを補正するための補正信号が生成され、検出信号が処理されるという作用をもたらす。
本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の積層構造の一例を示す図である。 本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。 本技術の第１の実施の形態における画素アレイ部の一構成例を示すブロック図である。 本技術の第１の実施の形態における開口画素ブロックの一構成例を示すブロック図である。 本技術の第１の実施の形態における画素信号生成部および遮光部の一構成例を示す回路図である。 本技術の第１の実施の形態における固体撮像素子の断面図の一例である。 本技術の第１の実施の形態におけるアドレスイベント検出部の一構成例を示すブロック図である。 本技術の第１の実施の形態における電流電圧変換部の一構成例を示す回路図である。 本技術の第１の実施の形態における減算器および量子化器の一構成例を示す回路図である。 本技術の第１の実施の形態におけるカラムＡＤＣの一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第１の実施の形態における信号処理部の一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。 本技術の第１の実施の形態の第１の変形例における遮光画素ブロックの一構成例を示す回路図である。 本技術の第１の実施の形態の第２の変形例における遮光画素ブロックの一構成例を示す回路図である。 本技術の第１の実施の形態の第３の変形例における遮光画素ブロックの一構成例を示す回路図である。 本技術の第１の実施の形態の第４の変形例におけるアドレスイベント検出部の一構成例を示すブロック図である。 本技術の第２の実施の形態における画素信号生成部および遮光部の一構成例を示す回路図である。 本技術の第２の実施の形態における電流電圧変換部の一構成例を示す回路図である。 本技術の第３の実施の形態における固体撮像素子の断面図の一例である。 本技術の第３の実施の形態における受光チップおよび回路チップの平面図の一例である。 本技術の第３の実施の形態における回路チップの平面図の一例である。 本技術の第３の実施の形態における開口画素および遮光画素の一構成例を示すブロック図である。 本技術の第３の実施の形態における電流電圧変換部の一構成例を示す回路図である。 本技術の第４の実施の形態における固体撮像素子の一構成例を示すブロック図である。 本技術の第４の実施の形態における信号処理部の一構成例を示すブロック図である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（遮光画素および開口画素を同じ平面に配列した例）
２．第２の実施の形態（遮光画素および開口画素を配列し、２段のループ回路を設けた例）
３．第３の実施の形態（遮光画素および開口画素を異なる平面に配列した例）
４．第４の実施の形態（遮光画素および開口画素を配列し、閾値を調整する例））
５．移動体への応用例
＜１．第１の実施の形態＞
［撮像装置の構成例］
図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、撮像レンズ１１０、固体撮像素子２００、記録部１２０および制御部１３０を備える。撮像装置１００としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
撮像レンズ１１０は、入射光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、入射光を光電変換して画像データを撮像するものである。この固体撮像素子２００は、撮像した画像データに対して、画像認識処理などの所定の信号処理を画像データに対して実行し、その処理結果とアドレスイベントの検出信号とを示すデータを記録部１２０に信号線２０９を介して出力する。検出信号の生成方法については後述する。
記録部１２０は、固体撮像素子２００からのデータを記録するものである。制御部１３０は、固体撮像素子２００を制御して画像データを撮像させるものである。
［固体撮像素子の構成例］
図２は、本技術の第１の実施の形態における固体撮像素子２００の積層構造の一例を示す図である。この固体撮像素子２００は、回路チップ２０２と、その回路チップ２０２に積層された受光チップ２０１とを備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Ｃｕ−Ｃｕ接合やバンプにより接続することもできる。
図３は、本技術の第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、駆動回路２１１、信号処理部２２０、アービタ２１３、カラムＡＤＣ２３０および画素アレイ部３００を備える。
画素アレイ部３００には、複数の画素が二次元格子状に配列される。また、画素アレイ部３００は、それぞれが所定数の画素からなる複数の画素ブロックに分割される。以下、水平方向に配列された画素または画素ブロックの集合を「行」と称し、行に垂直な方向に配列された画素または画素ブロックの集合を「列」と称する。
画素のそれぞれは、光電流に応じた電圧のアナログ信号を画素信号として生成する。また、画素ブロックのそれぞれは、光電流の変化量が所定の閾値を超えたか否かにより、アドレスイベントの有無を検出する。そして、アドレスイベントが生じた際に画素ブロックは、リクエストをアービタに出力する。
駆動回路２１１は、画素のそれぞれを駆動して画素信号をカラムＡＤＣ２３０に出力させるものである。
アービタ２１３は、それぞれの画素ブロックからのリクエストを調停し、調停結果に基づいて画素ブロックに応答を送信するものである。応答を受け取った画素ブロックは、検出結果を示す検出信号を駆動回路２１１および信号処理部２２０に供給する。
カラムＡＤＣ２３０は、画素ブロックの列ごとに、その列からのアナログの画素信号をデジタル信号に変換するものである。このカラムＡＤＣ２３０は、デジタル信号を信号処理部２２０に供給する。
信号処理部２２０は、カラムＡＤＣ２３０からのデジタル信号に対し、ＣＤＳ（Correlated Double Sampling）処理、ノイズの補正処理や画像認識処理などの所定の信号処理を実行するものである。この信号処理部２２０は、処理結果を示すデータと検出信号とを信号線２０９を介して記録部１２０に供給する。
また、駆動回路２１１および信号処理部２２０には、制御部１３０により生成されたモード信号ＭＯＤＥが入力される。このモード信号ＭＯＤＥは、キャリブレーションモードおよび撮像モードを含む複数のモードのいずれかを設定する信号である。ここで、キャリブレーションモードは、暗電流ノイズやオフセットノイズを補正するための補正値を求めるモードである。一方、撮像モードは、画像データを撮像するモードである。キャリブレーションモードは、例えば、撮像装置１００への電源投入などの所定のイベントが生じたとき、あるいは、一定時間ごとに実行される。
［画素アレイ部の構成例］
図４は、本技術の第１の実施の形態における画素アレイ部３００の一構成例を示すブロック図である。この画素アレイ部３００の受光面には、遮光されていない開口領域と、遮光された遮光領域とが設けられる。同図における斜線の部分は、遮光領域を示す。遮光領域は、例えば、開口領域の周囲に配置される。また、画素アレイ部３００の受光面に平行な所定方向をＸ方向とし、その受光面に垂直な方向をＺ方向とする。Ｘ方向およびＺ方向に垂直な方向をＹ方向とする。
遮光領域および開口領域は、複数の画素ブロックに分割される。遮光領域の画素ブロックを遮光画素ブロック３１０とし、開口領域の画素ブロックを開口画素ブロック３４０とする。遮光画素ブロック３１０のそれぞれには、Ｉ行×Ｊ列（ＩおよびＪは整数）の複数の遮光画素が配列される。また、開口画素ブロック３４０のそれぞれには、Ｉ行×Ｊ列の複数の開口画素が配列される。
遮光画素ブロック３１０は、画素信号生成部３２０と、Ｉ行×Ｊ列の複数の遮光部３３０と、アドレスイベント検出部４００とを備える。この遮光画素ブロック３１０内の複数の遮光部３３０は、画素信号生成部３２０およびアドレスイベント検出部４００を共有している。そして、ある座標の遮光部３３０と画素信号生成部３２０およびアドレスイベント検出部４００とからなる回路が、その座標の遮光画素として機能する。また、遮光画素ブロック３１０の列ごとに、垂直信号線ＶＳＬが配線される。
遮光部３３０は、光電変換素子に生じた暗電流を出力するものである。この遮光部３３０は、駆動回路２１１の制御に従って、画素信号生成部３２０およびアドレスイベント検出部４００のいずれかに暗電流を供給する。
画素信号生成部３２０は、暗電流に応じた電圧の信号を画素信号ＳＩＧとして生成するものである。この画素信号生成部３２０は、生成した画素信号ＳＩＧを垂直信号線ＶＳＬを介してカラムＡＤＣ２３０に供給する。
アドレスイベント検出部４００は、遮光部３３０のそれぞれからの暗電流の変化量が所定の閾値を超えたか否かにより、アドレスイベントの有無を検出するものである。このアドレスイベントは、例えば、変化量が上限の閾値を超えた旨を示すオンイベントと、その変化量が下限の閾値を下回った旨を示すオフイベントとからなる。また、アドレスイベントの検出信号は、例えば、オンイベントの検出結果を示す１ビットと、オフイベントの検出結果を示す１ビットからなる。なお、アドレスイベント検出部４００は、オンイベントのみを検出することもできる。
アドレスイベントが発生した際に、アドレスイベント検出部４００は、検出信号の送信を要求するリクエストをアービタ２１３に供給する。そして、リクエストに対する応答をアービタ２１３から受け取ると、アドレスイベント検出部４００は、検出信号を駆動回路２１１および信号処理部２２０に供給する。
図５は、本技術の第１の実施の形態における開口画素ブロック３４０の一構成例を示すブロック図である。この開口画素ブロック３４０は、画素信号生成部３４１と、Ｉ行×Ｊ列の複数の受光部３４２と、アドレスイベント検出部３４３とを備える。開口画素ブロック３４０内の複数の受光部３４２は、画素信号生成部３４１およびアドレスイベント検出部３４３を共有している。そして、ある座標の受光部３４２と画素信号生成部３４１およびアドレスイベント検出部３４３とからなる回路が、その座標の開口画素として機能する。また、開口画素ブロック３４０の列ごとに、垂直信号線ＶＳＬが配線される。
受光部３４２は、光電変換により光電流を生成して出力するものである。画素信号生成部３４１およびアドレスイベント検出部３４３の構成は、遮光画素ブロック３１０内の対応する回路と同様である。
［遮光画素ブロックの構成例］
図６は、本技術の第１の実施の形態における遮光画素ブロック３１０の一構成例を示す回路図である。遮光画素ブロック３１０において、画素信号生成部３２０は、リセットトランジスタ３２１、増幅トランジスタ３２２、選択トランジスタ３２３および浮遊拡散層３２４を備える。複数の遮光部３３０は、所定の接続ノードを介してアドレスイベント検出部４００に共通に接続されている。
また、遮光部３３０のそれぞれは、転送トランジスタ３３１、ＯＦＧ（OverFlow Gate）トランジスタ３３２および光電変換素子３３３を備える。遮光画素ブロック３１０内の画素数をＮ（Ｎは整数）とすると、転送トランジスタ３３１、ＯＦＧトランジスタ３３２および光電変換素子３３３は、それぞれＮ個ずつ配置される。遮光画素ブロック３１０内のｎ（ｎは１乃至Ｎの整数）個目の転送トランジスタ３３１には、駆動回路２１１により転送信号ＴＲＧｎが供給される。ｎ個目のＯＦＧトランジスタ３３２には、駆動回路２１１により制御信号ＯＦＧｎが供給される。
また、リセットトランジスタ３２１、増幅トランジスタ３２２および選択トランジスタ３２３として、例えば、Ｎ型のＭＯＳ（Metal-Oxide-Semiconductor）トランジスタが用いられる。転送トランジスタ３３１およびＯＦＧトランジスタ３３２についても、同様にＮ型のＭＯＳトランジスタが用いられる。
また、光電変換素子３３３のそれぞれは、受光チップ２０１に配置される。光電変換素子３３３以外の素子の全ては、回路チップ２０２に配置される。
光電変換素子３３３は、入射光を光電変換して電荷を生成するものである。ただし、遮光部３３０は遮光されているため、光電変換素子３３３には暗電流が生じる。転送トランジスタ３３１は、転送信号ＴＲＧｎに従って、対応する光電変換素子３３３から浮遊拡散層３２４へ電荷を転送するものである。ＯＦＧトランジスタ３３２は、制御信号ＯＦＧｎに従って、対応する光電変換素子３３３に生じた暗電流を接続ノードに供給するものである。
浮遊拡散層３２４は、電荷を蓄積して蓄積した電荷の量に応じた電圧を生成するものである。リセットトランジスタ３２１は、駆動回路２１１からのリセット信号ＲＳＴに従って浮遊拡散層３２４の電荷量を初期化するものである。増幅トランジスタ３２２は、浮遊拡散層３２４の電圧を増幅するものである。選択トランジスタ３２３は、駆動回路２１１からの選択信号ＳＥＬに従って、増幅された電圧の信号を画素信号ＳＩＧとして垂直信号線ＶＳＬを介してカラムＡＤＣ２３０へ出力するものである。
なお、開口画素ブロック３４０の回路構成は、同図に例示した遮光画素ブロック３１０と同様である。
キャリブレーションモードにおいて駆動回路２１１は、遮光画素ブロック３１０のアドレスイベントの有無に関わらず、転送信号ＴＲＧｎにより、遮光画素を順に駆動して、電荷を浮遊拡散層３２４に転送させる。これにより、開口画素ブロック３４０内の複数の遮光画素のそれぞれの画素信号が順に出力される。この画素信号は、開口画素に生じた暗電流ノイズやオフセットノイズの量に応じた信号であり、それらのノイズを補正するための補正信号として用いられる。
一方、撮像モードにおいて駆動回路２１１は、全ての開口画素を制御信号ＯＦＧｎにより駆動して開口画素ブロック３４０の単位で、入射された光量の変化量が閾値を超えるか否か（すなわち、アドレスイベントの有無）を検出させる。
そして、ある開口画素ブロック３４０においてアドレスイベントが検出されると、駆動回路２１１は、そのブロックの全ての開口画素を順に駆動して、光量に応じた画素信号を生成させる。そして、信号処理部２２０は、遮光画素の画素信号（補正信号）に基づいて、開口画素の画素信号からノイズを除去する補正処理を行う。
このように、固体撮像素子２００は、アドレスイベントが検出された開口画素ブロック３４０の画素信号のみをカラムＡＤＣ２３０に出力する。これにより、アドレスイベントの有無に関わらず、全開口画素の画素信号を出力する場合と比較して、固体撮像素子２００の消費電力や、画像処理の処理量を低減することができる。
また、複数の開口画素がアドレスイベント検出部４００を共有するため、開口画素毎にアドレスイベント検出部４００を配置する場合と比較して固体撮像素子２００の回路規模を削減することができる。
さらに、信号処理部２２０は、遮光画素の画素信号を補正信号として用いることにより、開口画素で生じた暗電流ノイズやオフセットノイズを除去することができる。
図７は、本技術の第１の実施の形態における固体撮像素子２００の断面図の一例である。同図は、図４のＸ１乃至Ｘ２の線分に垂直な平面に沿って切断した際の断面図を示す。受光面には、遮光画素３６０と開口画素３７０とが配列される。
遮光画素３６０のそれぞれには、オンチップマイクロレンズ３６１および光電変換素子３３３が配置される。また、遮光領域において、オンチップマイクロレンズ３６１と光電変換素子３３３との間に遮光部材３６２が配置される。
一方、開口画素３７０のそれぞれには、オンチップマイクロレンズ３７１および光電変換素子３７２が配置される。
なお、遮光画素３６０に光電変換素子３３３を配置しているが、開口画素３７０内の光電変換素子３７２に生じる暗電流を供給する定電流源を光電変換素子３３３の代わりに配置することもできる。
同図に例示するように、遮光画素３６０および開口画素３７０は、いずれも受光チップ２０１の受光面に配列される。
［アドレスイベント検出部の構成例］
図８は、本技術の第１の実施の形態におけるアドレスイベント検出部４００の一構成例を示すブロック図である。このアドレスイベント検出部４００は、電流電圧変換部４１０、バッファ４２０、減算器４３０、量子化器４４０および転送部４５０を備える。
電流電圧変換部４１０は、対応する遮光部３３０からの電流信号を、その対数の電圧信号に変換するものである。この電流電圧変換部４１０は、電圧信号をバッファ４２０に供給する。
バッファ４２０は、電流電圧変換部４１０からの電圧信号を減算器４３０に出力するものである。このバッファ４２０により、後段を駆動する駆動力を向上させることができる。また、バッファ４２０により、後段のスイッチング動作に伴うノイズのアイソレーションを確保することができる。
減算器４３０は、駆動回路２１１からの行駆動信号に従ってバッファ４２０からの電圧信号のレベルを低下させるものである。この減算器４３０は、低下後の電圧信号を量子化器４４０に供給する。
量子化器４４０は、減算器４３０からの電圧信号をデジタル信号に量子化して検出信号として転送部４５０に出力するものである。
転送部４５０は、量子化器４４０からの検出信号を信号処理部２２０等に転送するものである。この転送部４５０は、アドレスイベントが検出された際に、検出信号の送信を要求するリクエストをアービタ２１３に供給する。そして、転送部４５０は、リクエストに対する応答をアービタ２１３から受け取ると、検出信号を駆動回路２１１および信号処理部２２０に供給する。
［電流電圧変換部の構成例］
図９は、本技術の第１の実施の形態における電流電圧変換部４１０の一構成例を示す回路図である。この電流電圧変換部４１０は、Ｎ型トランジスタ４１１および４１３とＰ型トランジスタ４１２とを備える。これらのトランジスタとして、例えば、ＭＯＳトランジスタが用いられる。
Ｎ型トランジスタ４１１のソースは、遮光部３３０に接続され、ドレインは電源端子に接続される。Ｐ型トランジスタ４１２およびＮ型トランジスタ４１３は、電源端子と接地端子との間において、直列に接続される。また、Ｐ型トランジスタ４１２およびＮ型トランジスタ４１３の接続ノードは、Ｎ型トランジスタ４１１のゲートとバッファ４２０の入力端子とに接続される。また、Ｐ型トランジスタ４１２のゲートには、所定のバイアス電圧Ｖｂｉａｓが印加される。
Ｎ型トランジスタ４１１および４１３のドレインは電源側に接続されており、このような回路はソースフォロワと呼ばれる。これらのループ状に接続された２つのソースフォロワにより、遮光部３３０からの電流は、その対数の電圧信号に変換される。また、Ｐ型トランジスタ４１２は、一定の電流をＮ型トランジスタ４１３に供給する。
［減算器および量子化器の構成例］
図１０は、本技術の第１の実施の形態における減算器４３０および量子化器４４０の一構成例を示す回路図である。減算器４３０は、コンデンサ４３１および４３３と、インバータ４３２と、スイッチ４３４とを備える。また、量子化器４４０は、コンパレータ４４１を備える。
コンデンサ４３１の一端は、バッファ４２０の出力端子に接続され、他端は、インバータ４３２の入力端子に接続される。コンデンサ４３３は、インバータ４３２に並列に接続される。スイッチ４３４は、コンデンサ４３３の両端を接続する経路を駆動信号に従って開閉するものである。
インバータ４３２は、コンデンサ４３１を介して入力された電圧信号を反転するものである。このインバータ４３２は反転した信号をコンパレータ４４１の非反転入力端子（＋）に出力する。
スイッチ４３４をオンした際にコンデンサ４３１のバッファ４２０側に電圧信号Ｖｉｎｉｔが入力され、その逆側は仮想接地端子となる。この仮想接地端子の電位を便宜上、ゼロとする。このとき、コンデンサ４３１に蓄積されている電位Ｑｉｎｉｔは、コンデンサ４３１の容量をＣ１とすると、次の式により表される。一方、コンデンサ４３３の両端は、短絡されているため、その蓄積電荷はゼロとなる。
Ｑｉｎｉｔ＝Ｃ１×Ｖｉｎｉｔ ・・・式１
次に、スイッチ４３４がオフされて、コンデンサ４３１のバッファ４２０側の電圧が変化してＶａｆｔｅｒになった場合を考えると、コンデンサ４３１に蓄積される電荷Ｑａｆｔｅｒは、次の式により表される。
Ｑａｆｔｅｒ＝Ｃ１×Ｖａｆｔｅｒ ・・・式２
一方、コンデンサ４３３に蓄積される電荷Ｑ２は、出力電圧をＶｏｕｔとすると、次の式により表される。
Ｑ２＝−Ｃ２×Ｖｏｕｔ ・・・式３
このとき、コンデンサ４３１および４３３の総電荷量は変化しないため、次の式が成立する。
Ｑｉｎｉｔ＝Ｑａｆｔｅｒ＋Ｑ２ ・・・式４
式４に式１乃至式３を代入して変形すると、次の式が得られる。
Ｖｏｕｔ＝−（Ｃ１／Ｃ２）×（Ｖａｆｔｅｒ−Ｖｉｎｉｔ） ・・・式５
式５は、電圧信号の減算動作を表し、減算結果の利得はＣ１／Ｃ２となる。通常、利得を最大化することが望まれるため、Ｃ１を大きく、Ｃ２を小さく設計することが好ましい。一方、Ｃ２が小さすぎると、ｋＴＣノイズが増大し、ノイズ特性が悪化するおそれがあるため、Ｃ２の容量削減は、ノイズを許容することができる範囲に制限される。また、画素ブロックごとに減算器４３０を含むアドレスイベント検出部４００が搭載されるため、容量Ｃ１やＣ２には、面積上の制約がある。これらを考慮して、容量Ｃ１およびＣ２の値が決定される。
コンパレータ４４１は、減算器４３０からの電圧信号と、反転入力端子（−）に印加された所定の閾値を示す閾値電圧Ｖｔｈとを比較するものである。コンパレータ４４１は、比較結果を示す信号を検出信号として転送部４５０に出力する。
また、上述のアドレスイベント検出部４００全体のゲインＡは、電流電圧変換部４１０の変換ゲインをＣＧlogとし、バッファ４２０のゲインを「１」とすると、次の式により表される。
Figure 2020053827
 上式において、ｉphoto_ｎは、ｎ番目の画素の光電流であり、単位は例えば、アンペア（Ａ）である。Ｎは、画素ブロック（遮光画素ブロック３１０および開口画素ブロック３４０）内の画素数である。
［カラムＡＤＣの構成例］
図１１は、本技術の第１の実施の形態におけるカラムＡＤＣ２３０の一構成例を示すブロック図である。このカラムＡＤＣ２３０は、画素ブロック（遮光画素ブロック３１０および開口画素ブロック３４０）の列ごとにＡＤＣ２３１を備える。
ＡＤＣ２３１は、垂直信号線ＶＳＬを介して供給されたアナログの画素信号ＳＩＧをデジタル信号に変換するものである。この画素信号ＳＩＧは、検出信号よりもビット数の多いデジタル信号に変換される。例えば、検出信号を２ビットとすると、画素信号は、３ビット以上（１６ビットなど）のデジタル信号に変換される。ＡＤＣ２３１は、生成したデジタル信号を信号処理部２２０に供給する。
［固体撮像素子の動作例］
図１２は、本技術の第１の実施の形態における固体撮像素子２００の動作の一例を示すタイミングチャートである。タイミングＴ０において、制御部１３０により撮像モードが設定されたものとする。駆動回路２１１は、制御信号ＯＦＧｎを全てハイレベルにして、全開口画素のＯＦＧトランジスタをオン状態にする。これにより、全開口画素の光電流の和がアドレスイベント検出部３４３に供給される。一方、転送信号ＴＲＧｎは全てローレベルであり、全開口画素の転送トランジスタはオフ状態である。
そして、タイミングＴ１において、アドレスイベント検出部３４３がアドレスイベントを検出し、ハイレベルの検出信号を出力したものとする。ここで、検出信号は、オンイベントの検出結果を示す１ビットの信号であるものとする。
駆動回路２１１は、検出信号を受け取ると、タイミングＴ２において制御信号ＯＦＧｎを全てローレベルにしてアドレスイベント検出部３４３への光電流の供給を停止させる。また、駆動回路２１１は、選択信号ＳＥＬをハイレベルにし、リセット信号ＲＳＴを一定のパルス期間に亘ってハイレベルにして浮遊拡散層の初期化を行う。この初期化時の電圧を画素信号生成部３４１は、リセットレベルとして出力し、ＡＤＣ２３１は、そのリセットレベルをデジタル信号に変換する。
リセットレベルの変換後のタイミングＴ３において、駆動回路２１１は、一定のパルス期間に亘ってハイレベルの転送信号ＴＲＧ１を供給して、１つ目の画素に電圧を信号レベルとして出力させる。ＡＤＣ２３１は、その信号レベルをデジタル信号に変換する。信号処理部２２０は、リセットレベルと信号レベルとの差分を正味の画素信号として求める。この処理は、ＣＤＳ処理と呼ばれる。
信号レベルの変換後のタイミングＴ４において、駆動回路２１１は、一定のパルス期間に亘ってハイレベルの転送信号ＴＲＧ２を供給して、２つ目の画素に信号レベルを出力させる。信号処理部２２０は、リセットレベルと信号レベルとの差分を正味の画素信号として求める。以下、同様の処理が実行されて、開口画素ブロック３４０内のそれぞれの開口画素の画素信号が順に出力される。
全ての画素信号が出力されると、駆動回路２１１は、制御信号ＯＦＧｎを全てハイレベルにして、全開口画素のＯＦＧトランジスタをオン状態にする。
なお、キャリブレーションモードにおいて駆動回路２１１は、アドレスイベントの有無に関わらずに全遮光画素を駆動して順に画素信号を出力させる。
図１３は、本技術の第１の実施の形態における信号処理部２２０の一構成例を示すブロック図である。この信号処理部２２０は、スイッチ２２１、補正処理部２２２、補正値演算部２２３および補正値保持部２２４を備える。
スイッチ２２１は、制御部１３０からのモード信号ＭＯＤＥに従って、カラムＡＤＣ２３０からの画素信号の出力先を切り替えるものである。このスイッチ２２１は、キャリブレーションモードの場合に開口画素の画素信号を補正値演算部２２３に出力し、撮像モードの場合に遮光画素の画素信号を補正処理部２２２に出力する。
補正値演算部２２３は、遮光画素３６０の画素信号の統計量（平均や合計など）の演算により、ノイズを補正するための補正値を開口画素ごとに演算するものである。そして、補正値演算部２２３は、演算した補正値を補正値保持部２２４に保持させる。補正値保持部２２４は、開口画素ごとに補正値を保持するものである。
補正処理部２２２は、補正値を用いて、開口画素３７０の画素信号を補正するものである。この補正処理部２２２は、例えば、開口画素３７０の画素信号から、その画素に対応する補正値を減算する補正処理を行う。この補正処理により、開口画素３７０で生じた暗電流ノイズやオフセットノイズが除去される。補正処理部２２２は、処理後の信号を記録部１２０に供給する。また、信号処理部２２０は、補正処理の他、ＣＤＳ処理や画像認識処理などの処理を必要に応じて実行する。ＣＤＳ処理等を行う回路は、同図において省略されている。
図１４は、本技術の第１の実施の形態における固体撮像素子２００の動作の一例を示すフローチャートである。この動作は、例えば、モード信号ＭＯＤＥによりキャリブレーションモードが設定されたときに開始される。
固体撮像素子２００内の駆動回路２１１は、遮光画素３６０のそれぞれを駆動して画素信号を出力させる（ステップＳ９０１）。そして、信号処理部２２０は、それらの画素信号に基づいて補正値を演算して保持する（ステップＳ９０２）。
固体撮像素子２００は、モード信号ＭＯＤＥにより撮像モードが設定されたか否かを判断する（ステップＳ９０３）。撮像モードが設定されていない場合に（ステップＳ９０３：Ｎｏ）固体撮像素子２００は、ステップＳ９０３以降を繰り返す。
一方、撮像モードが設定された場合に（ステップＳ９０３：Ｙｅｓ）駆動回路２１１は、いずれかの開口画素ブロック３４０においてアドレスイベントがあったか否かを判断する（ステップＳ９０４）。アドレスイベントがあった場合に（ステップＳ９０４：Ｙｅｓ）、駆動回路２１１は、アドレスイベントの生じた開口画素ブロック３４０内のそれぞれの画素の画素信号を順に出力させる（ステップＳ９０５）。そして、信号処理部２２０は、それらの画素信号を補正値を用いて補正する（ステップＳ９０６）。
アドレスイベントが無い場合に（ステップＳ９０４：Ｎｏ）、または、ステップＳ９０６の後に固体撮像素子２００は、ステップＳ９０４以降を繰り返し実行する。
このように、本技術の第１の実施の形態によれば、開口画素３７０に生じたノイズに応じた信号を遮光画素３６０が出力するため、信号処理部２２０は、その信号を用いて開口画素３７０の画素信号からノイズを除去することができる。これにより、画素信号の信号品質を向上させることができる。
［第１の変形例］
上述の第１の実施の形態では、光電変換素子３３３以外の素子を回路チップ２０２に配置していたが、この構成では、画素数の増大に伴って回路チップ２０２の回路規模が増大するおそれがある。この第１の実施の形態の第１の変形例における固体撮像素子２００は、回路チップ２０２の回路規模を削減した点において第１の実施の形態と異なる。
図１５は、本技術の第１の実施の形態の第１の変形例における遮光画素ブロック３１０の一構成例を示す回路図である。この第１の実施の形態の第１の変形例の遮光画素ブロック３１０は、リセットトランジスタ３２１および浮遊拡散層３２４と複数の遮光部３３０とが受光チップ２０１に配置される点において第１の実施の形態と異なる。これら以外の素子は、回路チップ２０２に配置される。なお、開口画素ブロック３４０内の素子のチップごとの配置方法は、遮光画素ブロック３１０と同様である。
このように、本技術の第１の実施の形態の第１の変形例によれば、リセットトランジスタ３２１等と複数の遮光部３３０とを受光チップ２０１に配置したため、第１の実施の形態と比較して回路チップ２０２の回路規模を削減することができる。
［第２の変形例］
上述の第１の実施の形態の第１の変形例では、リセットトランジスタ３２１等と複数の遮光部３３０とを受光チップ２０１に配置していたが、画素数の増大に伴って回路チップ２０２の回路規模が増大するおそれがある。この第１の実施の形態の第２の変形例における固体撮像素子２００は、回路チップ２０２の回路規模をさらに削減した点において第１の実施の形態の第１の変形例と異なる。
図１６は、本技術の第１の実施の形態の第２の変形例における遮光画素ブロック３１０の一構成例を示す回路図である。この第１の実施の形態の第２の変形例の遮光画素ブロック３１０は、Ｎ型トランジスタ４１１および４１３がさらに受光チップ２０１に配置される点において第１の実施の形態の第１の変形例と異なる。このように、受光チップ２０１内のトランジスタをＮ型のみにすることにより、Ｎ型トランジスタおよびＰ型トランジスタを混在させる場合と比較して、トランジスタを形成する際の工程数を削減することができる。これにより、受光チップ２０１の製造コストを削減することができる。なお、開口画素ブロック３４０内の素子のチップごとの配置方法は、遮光画素ブロック３１０と同様である。
このように、本技術の第１の実施の形態の第２の変形例によれば、Ｎ型トランジスタ４１１および４１３をさらに受光チップ２０１に配置したため、第１の実施の形態の第１の変形例と比較して回路チップ２０２の回路規模を削減することができる。
［第３の変形例］
上述の第１の実施の形態の第２の変形例では、Ｎ型トランジスタ４１１および４１３をさらに受光チップ２０１に配置していたが、画素数の増大に伴って回路チップ２０２の回路規模が増大するおそれがある。この第１の実施の形態の第３の変形例における固体撮像素子２００は、回路チップ２０２の回路規模をさらに削減した点において第１の実施の形態の第２の変形例と異なる。
図１７は、本技術の第１の実施の形態の第３の変形例における遮光画素ブロック３１０の一構成例を示す回路図である。この第１の実施の形態の第３の変形例の遮光画素ブロック３１０は、増幅トランジスタ３２２および選択トランジスタ３２３がさらに受光チップ２０１に配置される点において第１の実施の形態の第２の変形例と異なる。すなわち、画素信号生成部３２０全体が受光チップ２０１に配置される。
このように、本技術の第１の実施の形態の第３の変形例によれば、画素信号生成部３２０を受光チップ２０１に配置したため、第１の実施の形態の第２の変形例と比較して回路チップ２０２の回路規模を削減することができる。
［第４の変形例］
上述の第１の実施の形態では、キャリブレーションモードにおいて補正値を演算していたが、さらに開口画素の異常の有無をテストすることもできる。この第１の実施の形態の第４の変形例の固体撮像素子２００は、異常の有無をテストするための回路を画素ごとに設けた点において第１の実施の形態と異なる。
図１８は、本技術の第１の実施の形態の第４の変形例における遮光画素ブロック３１０内のアドレスイベント検出部４００の一構成例を示すブロック図である。この第１の実施の形態の第４の変形例のアドレスイベント検出部４００は、セレクタ４６０をさらに備える点において第１の実施の形態と異なる。
セレクタ４６０は、所定のテスト信号ＴＩＮと、電流電圧変換部４１０からの電圧信号とのいずれかを選択するものである。このセレクタ４６０は、駆動回路２１１からの選択信号ＳＥＬに従って、テスト信号ＴＩＮおよび電圧信号のいずれかを選択してバッファ４２０に供給する。
なお、開口画素ブロック３４０内のアドレスイベント検出部３４３の構成は、遮光画素ブロック３１０内のアドレスイベント検出部４００と同様である。
駆動回路２１１は、キャリブレーションモードにおいて、全画素について、選択信号ＳＥＬによりテスト信号ＴＩＮを選択させる。バッファ４２０以降に異常が生じた際には、アドレスイベントが検出されなくなるため、信号処理部２２０は、検出信号に基づいて異常の有無を判断することができる。
また、セレクタ４６０により、全ての正常な遮光画素３６０において、アドレスイベントの有無に関わらず、検出信号を強制的に出力させることができる。これにより、アドレスイベントの有無に関わらず、遮光画素３６０から画素信号が出力される。
なお、セレクタ４６０を電流電圧変換部４１０およびバッファ４２０の間に配置しているが、この構成に限定されない。例えば、バッファ４２０および減算器４３０の間や、減算器４３０および量子化器４４０の間にセレクタ４６０を配置してもよい。また、２つ以上のセレクタ４６０を配置することもできる。また、第４の変形例の固体撮像素子２００において、第１乃至第３の変形例を適用することもできる。
このように、本技術の第１の実施の形態の第４の変形例によれば、テスト信号と電圧信号とのいずれかを選択するセレクタ４６０を配置したため、信号処理部２２０は、画素毎の異常の有無を判断することができる。
＜２．第２の実施の形態＞
上述の第１の実施の形態では、電流電圧変換部４１０は、１つのループ回路により暗電流を電圧信号に変換していたが、一般に暗電流は非常に小さいため、１つのループ回路では変換ゲインが不足するおそれがある。この第２の実施の形態の電流電圧変換部４１０は、複数段のループ回路により電流電圧変換を行う点において第１の実施の形態と異なる。
図１９は、本技術の第２の実施の形態における画素信号生成部３２０および遮光部３３０の一構成例を示す回路図である。この第１の実施の形態の複数の遮光部３３０のそれぞれは、暗電流を互いに異なる信号線を介してアドレスイベント検出部４００に供給する点において第１の実施の形態と異なる。
図２０は、本技術の第２の実施の形態における電流電圧変換部４１０の一構成例を示す回路図である。この第２の実施の形態の電流電圧変換部４１０は、複数のＮ型トランジスタ４１４と、複数のＮ型トランジスタ４１５と、電流源４１６と、Ｎ型トランジスタ４１７および４１８とを備える。Ｎ型トランジスタ４１４、４１５、４１７および４１８として、例えば、ＭＯＳトランジスタが用いられる。Ｎ型トランジスタ４１５およびＮ型トランジスタ４１７は、遮光画素３６０ごとに配置される。遮光画素ブロック３１０内の遮光画素３６０の画素数をＮとすると、Ｎ型トランジスタ４１５およびＮ型トランジスタ４１７は、Ｎ個ずつ配置される。
Ｎ型トランジスタ４１４および４１５は、バッファ４２０と、対応する遮光部３３０との間において直列に接続される。また、電流源４１６とＮ型トランジスタ４１７および４１８とは、電源端子と接地端子との間において直列に接続される。また、Ｎ型トランジスタ４１８のゲートは、Ｎ個のＮ型トランジスタ４１５のそれぞれのソースに共通に接続される。Ｎ型トランジスタ４１７のゲートは、Ｎ組のＮ型トランジスタ４１５およびＮ型トランジスタ４１７のそれぞれの接続ノードに共通に接続される。
上述の構成により、Ｎ型トランジスタ４１５および４１８からなるループ回路と、Ｎ型トランジスタ４１４および４１７からなるループ回路とからなる２段のループ回路が構成される。この２段のループ回路により、ループ回路が１段の場合と比較して、暗電流を電圧信号に変換する変換ゲインが２倍となる。また、Ｎ個の暗電流のそれぞれを変換したＮ個の電圧信号の平均がバッファ４２０へ出力される。
なお、第２の実施の形態の固体撮像素子２００において、第１乃至第４の変形例を適用することもできる。
このように、本技術の第２の実施の形態によれば、電流電圧変換部４１０は、２段のループ回路により暗電流を電圧信号に変換するため、ループ回路が１段の場合と比較して変換ゲインが２倍となり、電圧信号のレベルを高くすることができる。
＜３．第３の実施の形態＞
上述の第１の実施の形態では、遮光画素３６０および開口画素３７０の両方を受光チップ２０１の同一の面に配置していた。この構成では、受光チップ２０１の面積を一定とした場合、遮光画素３６０を配列した遮光領域の面積が広いほど、開口画素３７０を配列した開口領域の面積が狭くなってしまう。この第３の実施の形態の固体撮像素子２００は、受光面に遮光画素３６０のみを配列し、その受光面に対向する面に遮光画素３６０を配列した点において第１の実施の形態と異なる。
図２１は、本技術の第３の実施の形態における固体撮像素子２００の断面図の一例である。この断面図は、Ｚ方向に平行な所定の切断面の断面図を示す。固体撮像素子２００は、対向する一対の平面を有する。これらの平面は、Ｚ方向に垂直であり、一方の平面が受光面として用いられ、開口画素３７０が配列される。また、他方の平面には、遮光画素３６０が配列される。積層構造の場合、受光チップ２０１に開口画素３７０が配列され、回路チップ２０２に遮光画素３６０が配列される。遮光画素３６０が配列された面は、例えば、パッケージなどに対向し、光が入射されない。また、受光面への入射光は、配線や回路に遮られ、反対側の面の遮光画素３６０まで届かない。このため、遮光部材は不要である。
図２２は、本技術の第３の実施の形態における受光チップ２０１および回路チップ２０２の平面図の一例である。同図におけるａは、受光チップ２０１の平面図の一例であり、同図におけるｂは、回路チップ２０２の平面図の一例である。
受光チップ２０１内の開口領域には、複数の開口画素３７０が二次元格子状に配列される。また、回路チップ２０２内の遮光領域には、複数の遮光画素３６０が二次元格子状に配列される。遮光領域には、例えば、開口画素３７０と同じ個数の遮光画素３６０が配列される。
なお、遮光画素３６０の個数を、開口画素３７０より少なくすることもできる。この場合、例えば、図２３におけるａに例示するように、Ｎ個の遮光画素３６０をそれぞれに設けた複数の遮光画素ブロック３１０を互いに一定の間隔を空けて二次元格子状に配列することもできる。また、同図におけるｂに例示するように、遮光画素３６０を不規則に配置することもできる。
図２４は、本技術の第３の実施の形態における開口画素３７０および遮光画素３６０の一構成例を示すブロック図である。
開口画素３７０は、光電変換素子３７２、電流電圧変換部４８０、バッファ４７１、減算器４７２、量子化器４７３および転送部４７４を備える。バッファ４７１、減算器４７２、量子化器４７３および転送部４７４のそれぞれの構成は、図８に例示したアドレスイベント検出部４００内の対応する回路と同様である。
第３の実施の形態の光電変換素子３７２は、光電流を電流電圧変換部４８０に供給する。
また、第３の実施の形態の遮光画素３６０は、光電変換素子３３３およびＯＦＧトランジスタ３３２を備える。ＯＦＧトランジスタ３３２は、制御信号ＯＦＧｎに従って、光電変換素子３３３の電荷を電流電圧変換部４８０に出力する。これにより、電流電圧変換部４８０から光電変換素子３３３へ暗電流が流れる。この暗電流は、暗電流ノイズを補正する補正信号として用いられる。
また、第３の実施の形態の固体撮像素子２００には、キャリブレーションモードが設定されない。駆動回路２１１は、アドレスイベントの検出の際に、制御信号ＯＦＧｎにより、光電変換素子３３３の電荷を電流電圧変換部４８０に出力させる。
電流電圧変換部４８０は、光電変換素子３７２が生成した光電流と暗電流との差分を電圧信号に変換するものである。これにより、暗電流ノイズを低減することができる。
上述したように、第３の実施の形態の開口画素３７０は、アドレスイベントの有無を検出するが、画素信号は出力しない。また、第３の実施の形態の遮光画素３６０は、暗電流を出力するが、アドレスイベントの検出信号と、画素信号とをいずれも出力しない。
図２５は、本技術の第３の実施の形態における電流電圧変換部４８０の一構成例を示す回路図である。この第３の実施の形態の電流電圧変換部４８０は、Ｎ型トランジスタ４８１、４８２、４８４、４８５および４８６と、電流源４８３とを備える。
Ｎ型トランジスタ４８１および４８２は、電源電圧ＶＤＤの端子と光電変換素子３７２との間において直列に接続される。また、Ｎ型トランジスタ４８１のドレインは、遮光画素３６０に接続される。電流源４８３と、Ｎ型トランジスタ４８４および４８５とは、電源電圧ＶＤＤの端子と接地端子との間において直列に接続される。
また、Ｎ型トランジスタ４８１のゲートは、電流源４８３およびＮ型トランジスタ４８４の接続ノードに接続され、Ｎ型トランジスタ４８２のゲートは、Ｎ型トランジスタ４８４および４８５の接続ノードに接続される。Ｎ型トランジスタ４８４のゲートは、Ｎ型トランジスタ４８１および４８２の接続ノードに接続され、Ｎ型トランジスタ４８５のゲートは、Ｎ型トランジスタ４８２および光電変換素子３７２の接続ノードに接続される。また、電流源４８３およびＮ型トランジスタ４８４の接続ノードは、バッファ４７１に接続される。
上述の構成により、遮光画素３６０で生じた暗電流と、光電変換素子３７２の生成した光電流との差分が電圧信号に変換される。暗電流および光電流の差分を用いて電圧信号を生成することにより、電圧信号から得られる検出信号において暗電流ノイズが軽減される。
なお、第３の実施の形態の開口画素３７０および遮光画素３６０は、画素信号を出力していないが、第１の実施の形態と同様に、さらに画素信号を出力し、補正値により画素信号を補正する構成とすることもできる。
このように、本技術の第３の実施の形態によれば、対向する一対の平面の一方に開口画素３７０を配列し、他方に遮光画素３６０を配列したため、それらの画素を同じ平面に配列する場合と比較して、開口画素３７０を配列する領域を広くすることができる。
また、電流電圧変換部４１０は、遮光画素３６０からの暗電流と開口画素３７０内の光電変換素子３７２の生成した光電流との差分を電圧信号に変換するため、その電圧信号内の暗電流ノイズを除去することができる。
＜４．第４の実施の形態＞
上述の第１の実施の形態では、開口画素３７０は、画素信号から暗電流ノイズなどのノイズを除去していたが、アドレスイベントの検出の際に、暗電流ノイズなどの影響により誤検出が生じるおそれがある。この第４の実施の形態の固体撮像素子２００は、アドレスイベントの検出精度を向上させた点において第１の実施の形態と異なる。
図２６は、本技術の第４の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この第４の実施の形態の固体撮像素子２００は、ＤＡＣ２１４をさらに備える点において第１の実施の形態と異なる。
ＤＡＣ２１４は、信号処理部２２０からの制御信号に対するＤＡ変換により、閾値電圧Ｖｔｈを生成するものである。このＤＡＣ２１４は、閾値電圧Ｖｔｈを画素アレイ部３００内の開口画素３７０および遮光画素３６０に供給する。
図２７は、本技術の第４の実施の形態における信号処理部２２０の一構成例を示すブロック図である。この第４の実施の形態の信号処理部２２０は、設定値レジスタ２２５および閾値調整部２２６をさらに備える点において第１の実施の形態と異なる。
閾値調整部２２６は、閾値を示す閾値電圧Ｖｔｈを、ＤＡＣ２１４への制御信号により調整するものである。この閾値調整部２２６には、画素アレイ部３００内の複数の遮光画素のそれぞれからの検出信号が入力される。
キャリブレーションモードにおいて閾値調整部２２６は、検出信号の検出頻度を求め、その検出頻度に応じた設定値を設定値レジスタ２２５から読み出す。そして、閾値調整部２２６は、制御信号により、設定値を示す電圧に閾値電圧Ｖｔｈを更新させる。適切な閾値電圧Ｖｔｈへの更新により、暗電流ノイズやオフセットノイズによるアドレスイベントの誤検出を抑制することができる。
設定値レジスタ２２５は、検出頻度に応じた設定値を保持するものである。設定値は、上限の閾値を示す上限設定値と、下限の閾値を示す下限設定値とを含む。例えば、オンイベントの出力頻度が高いほど、低い上限設定値が保持される。一方、オフイベントの検出頻度が高いほど、高い下限設定値が保持される。
なお、設定値レジスタ２２５は、上限設定値のみを保持することもできる。また、閾値調整部２２６は、設定値レジスタ２２５から設定値を読み出しているが、検出頻度に対する所定の演算により設定値を求めることもできる。この場合には、設定値レジスタ２２５は不要である。また、第４の実施の形態の固体撮像素子２００において、第１乃至第４の変形例を適用することもできる。
このように、本技術の第４の実施の形態によれば、閾値調整部２２６は、遮光画素３６０のアドレスイベントの検出頻度に応じた値に閾値電圧を更新するため、ノイズによるアドレスイベントの誤検出を抑制し、検出精度を向上させることができる。
＜５．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２９は、撮像部１２０３１の設置位置の例を示す図である。
図２９では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、例えば、図１の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
なお、本技術は以下のような構成もとることができる。
（１）入射された光量の変化量が所定の閾値を超えるか否かを検出して検出結果を示す検出信号を出力する開口画素と、
前記開口画素に生じるノイズの量に応じた補正信号を出力する遮光画素と
を具備する固体撮像素子。
（２）前記開口画素および前記遮光画素は、所定平面に配列される
前記（１）記載の固体撮像素子。
（３）前記開口画素は、対向する一対の平面の一方に配列され、
前記遮光画素は、前記一対の平面の他方に配列される
前記（１）記載の固体撮像素子。
（４）前記遮光画素は、前記開口画素ごとに配置される
前記（３）記載の固体撮像素子。
（５）前記一対の平面の他方には、所定数の前記遮光画素をそれぞれに設けた複数の遮光画素ブロックが配列され、
前記複数の遮光画素ブロックは、互いに一定の間隔を空けて配列される
前記（３）記載の固体撮像素子。
（６）前記遮光画素は、不規則に配置される
前記（３）記載の固体撮像素子。
（７）前記補正信号に基づいて前記光量に応じた画素信号から前記ノイズを除去する補正処理を行う信号処理部をさらに具備し、
前記開口画素は、前記画素信号をさらに出力する
前記（１）から（８）のいずれかに記載の固体撮像素子。
（８）前記遮光画素は、
光電変換素子と、
前記光電変換素子に生じた暗電流を電圧信号に変換する電流電圧変換部と、
前記電圧信号の変化量が前記閾値を超えるか否かを検出する量子化器と、
前記光量に応じた画素信号を前記補正信号として生成する画素信号生成部と
を備える前記（１）から（７）のいずれかに記載の固体撮像素子。
（９）前記電流電圧変換部は、前記暗電流を複数段のループ回路により前記電圧信号に変換する
前記（８）記載の固体撮像素子。
（１０）前記光電変換素子と前記画素信号生成部の一部とは、所定の受光チップに配置され、
前記画素信号生成部の残りと前記電流電圧変換部と前記量子化器とは、所定の回路チップに配置される
前記（８）記載の固体撮像素子。
（１１）前記光電変換素子と前記画素信号生成部の一部と前記電流電圧変換部の一部とは、所定の受光チップに配置され、
前記画素信号生成部の残りと前記電流電圧変換部の残りと前記量子化器とは、所定の回路チップに配置される
前記（８）記載の固体撮像素子。
（１２）前記光電変換素子と前記画素信号生成部と前記電流電圧変換部の一部とは、所定の受光チップに配置され、
前記電流電圧変換部の残りと前記量子化器とは、所定の回路チップに配置される
前記（８）記載の固体撮像素子。
（１３）前記遮光画素は、所定のテスト信号と前記電圧信号とのいずれかを選択して選択信号として出力するセレクタをさらに具備し、
前記量子化器は、前記選択信号の変化量が前記閾値を超えるか否かを検出する
前記（８）から（１２）のいずれかに記載の固体撮像素子。
（１４）前記開口画素は、
光電変換により光電流を生成する光電変換素子と、
前記光電流と暗電流との差分を電圧信号に変換する電流電圧変換部と、
前記電圧信号の変化量が前記閾値を超えるか否かを検出する量子化器と
を備え、
前記遮光画素は、前記暗電流を前記補正信号として出力する
前記（１）記載の固体撮像素子。
（１５）前記補正信号に基づいて前記閾値を調整する閾値調整部をさらに具備する
前記（１）に記載の固体撮像素子。
（１６）入射された光量の変化量が所定の閾値を超えるか否かを検出して検出結果を示す開口画素と、
前記開口画素に生じるノイズの量に応じた補正信号を出力する遮光画素と、
前記検出信号を処理する信号処理部と
を具備する固体撮像素子。
１００ 撮像装置
１１０ 撮像レンズ
１２０ 記録部
１３０ 制御部
２００ 固体撮像素子
２０１ 受光チップ
２０２ 回路チップ
２１１ 駆動回路
２１３ アービタ
２１４ ＤＡＣ
２２０ 信号処理部
２２１、４３４ スイッチ
２２２ 補正処理部
２２３ 補正値演算部
２２４ 補正値保持部
２２５ 設定値レジスタ
２２６ 閾値調整部
２３０ カラムＡＤＣ
２３１ ＡＤＣ
３００ 画素アレイ部
３１０ 遮光画素ブロック
３２０、３４１ 画素信号生成部
３２１ リセットトランジスタ
３２２ 増幅トランジスタ
３２３ 選択トランジスタ
３２４ 浮遊拡散層
３３０ 遮光部
３３１ 転送トランジスタ
３３２ ＯＦＧトランジスタ
３３３、３７２ 光電変換素子
３４０ 開口画素ブロック
３４２ 受光部
３４３、４００ アドレスイベント検出部
３６０ 遮光画素
３６１、３７１ オンチップマイクロレンズ
３６２ 遮光部材
３７０ 開口画素
４１０、４８０ 電流電圧変換部
４１１、４１３、４１４、４１５、４１７、４１８、４８１、４８２、４８４、４８５ Ｎ型トランジスタ
４１２ Ｐ型トランジスタ
４１６、４８３ 電流源
４２０、４７１ バッファ
４３０、４７２ 減算器
４３１、４３３ コンデンサ
４３２ インバータ
４４０、４７３ 量子化器
４４１ コンパレータ
４５０、４７４ 転送部
４６０ セレクタ
１２０３１ 撮像部

Claims (16)

  1. 入射された光量の変化量が所定の閾値を超えるか否かを検出して検出結果を示す検出信号を出力する開口画素と、
    前記開口画素に生じるノイズの量に応じた補正信号を出力する遮光画素と
    を具備する固体撮像素子。
  2. 前記開口画素および前記遮光画素は、所定平面に配列される
    請求項１記載の固体撮像素子。
  3. 前記開口画素は、対向する一対の平面の一方に配列され、
    前記遮光画素は、前記一対の平面の他方に配列される
    請求項１記載の固体撮像素子。
  4. 前記遮光画素は、前記開口画素ごとに配置される
    請求項３記載の固体撮像素子。
  5. 前記一対の平面の他方には、所定数の前記遮光画素をそれぞれに設けた複数の遮光画素ブロックが配列され、
    前記複数の遮光画素ブロックは、互いに一定の間隔を空けて配列される
    請求項３記載の固体撮像素子。
  6. 前記遮光画素は、不規則に配置される
    請求項３記載の固体撮像素子。
  7. 前記補正信号に基づいて前記光量に応じた画素信号から前記ノイズを除去する補正処理を行う信号処理部をさらに具備し、
    前記開口画素は、前記画素信号をさらに出力する
    請求項１記載の固体撮像素子。
  8. 前記遮光画素は、
    光電変換素子と、
    前記光電変換素子に生じた暗電流を電圧信号に変換する電流電圧変換部と、
    前記電圧信号の変化量が前記閾値を超えるか否かを検出する量子化器と、
    前記光量に応じた画素信号を前記補正信号として生成する画素信号生成部と
    を備える請求項１記載の固体撮像素子。
  9. 前記電流電圧変換部は、前記暗電流を複数段のループ回路により前記電圧信号に変換する
    請求項８記載の固体撮像素子。
  10. 前記光電変換素子と前記画素信号生成部の一部とは、所定の受光チップに配置され、
    前記画素信号生成部の残りと前記電流電圧変換部と前記量子化器とは、所定の回路チップに配置される
    請求項８記載の固体撮像素子。
  11. 前記光電変換素子と前記画素信号生成部の一部と前記電流電圧変換部の一部とは、所定の受光チップに配置され、
    前記画素信号生成部の残りと前記電流電圧変換部の残りと前記量子化器とは、所定の回路チップに配置される
    請求項８記載の固体撮像素子。
  12. 前記光電変換素子と前記画素信号生成部と前記電流電圧変換部の一部とは、所定の受光チップに配置され、
    前記電流電圧変換部の残りと前記量子化器とは、所定の回路チップに配置される
    請求項８記載の固体撮像素子。
  13. 前記遮光画素は、所定のテスト信号と前記電圧信号とのいずれかを選択して選択信号として出力するセレクタをさらに具備し、
    前記量子化器は、前記選択信号の変化量が前記閾値を超えるか否かを検出する
    請求項８記載の固体撮像素子。
  14. 前記開口画素は、
    光電変換により光電流を生成する光電変換素子と、
    前記光電流と暗電流との差分を電圧信号に変換する電流電圧変換部と、
    前記電圧信号の変化量が前記閾値を超えるか否かを検出する量子化器と
    を備え、
    前記遮光画素は、前記暗電流を前記補正信号として出力する
    請求項１記載の固体撮像素子。
  15. 前記補正信号に基づいて前記閾値を調整する閾値調整部をさらに具備する
    請求項１記載の固体撮像素子。
  16. 入射された光量の変化量が所定の閾値を超えるか否かを検出して検出結果を示す開口画素と、
    前記開口画素に生じるノイズの量に応じた補正信号を出力する遮光画素と、
    前記検出信号を処理する信号処理部と
    を具備する固体撮像素子。
JP2018181151A 2018-09-27 2018-09-27 固体撮像素子、および、撮像装置 Pending JP2020053827A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018181151A JP2020053827A (ja) 2018-09-27 2018-09-27 固体撮像素子、および、撮像装置
PCT/JP2019/036623 WO2020066803A1 (ja) 2018-09-27 2019-09-18 固体撮像素子、および、撮像装置
EP19864173.0A EP3860114A4 (en) 2018-09-27 2019-09-18 SOLID IMAGING ELEMENT AND IMAGING DEVICE
US17/276,231 US11503233B2 (en) 2018-09-27 2019-09-18 Solid-state imaging element and imaging device
CN201980061169.9A CN112740659A (zh) 2018-09-27 2019-09-18 固态摄像元件和摄像装置
US17/952,663 US11770629B2 (en) 2018-09-27 2022-09-26 Solid-state imaging element and imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018181151A JP2020053827A (ja) 2018-09-27 2018-09-27 固体撮像素子、および、撮像装置

Publications (1)

Publication Number Publication Date
JP2020053827A true JP2020053827A (ja) 2020-04-02

Family

ID=69952446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018181151A Pending JP2020053827A (ja) 2018-09-27 2018-09-27 固体撮像素子、および、撮像装置

Country Status (5)

Country Link
US (2) US11503233B2 (ja)
EP (1) EP3860114A4 (ja)
JP (1) JP2020053827A (ja)
CN (1) CN112740659A (ja)
WO (1) WO2020066803A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021205937A1 (ja) * 2020-04-10 2021-10-14 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
WO2021256290A1 (ja) * 2020-06-19 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2022239345A1 (ja) * 2021-05-10 2022-11-17 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像装置及び撮像素子の制御方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111149353B (zh) * 2017-11-06 2023-08-15 索尼半导体解决方案公司 固态成像元件、成像装置和控制固态成像元件的方法
JP2020053827A (ja) 2018-09-27 2020-04-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
TWI831962B (zh) * 2019-04-26 2024-02-11 日商索尼半導體解決方案公司 事件檢測裝置、具備事件檢測裝置之系統及事件檢測方法
TWI788818B (zh) * 2020-05-28 2023-01-01 日商索尼半導體解決方案公司 攝像裝置及攝像方法
DE112021003436T5 (de) * 2020-06-26 2023-04-20 Sony Semiconductor Solutions Corporation Festkörperbildgebungsvorrichtung und bildgebungsvorrichtung
CN116409247A (zh) * 2021-12-29 2023-07-11 博泰车联网(南京)有限公司 用于车辆后备箱的控制方法、控制***及车辆
CN114823938A (zh) * 2022-04-02 2022-07-29 武汉华星光电半导体显示技术有限公司 光电探测装置与方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT502551B1 (de) * 2005-06-15 2010-11-15 Arc Seibersdorf Res Gmbh Verfahren und bildauswertungseinheit zur szenenanalyse
JP5266916B2 (ja) * 2008-07-09 2013-08-21 ソニー株式会社 撮像素子、カメラ、撮像素子の制御方法、並びにプログラム
KR101887988B1 (ko) * 2012-07-03 2018-08-14 삼성전자 주식회사 이미지 센서 칩, 이의 동작 방법, 및 이를 포함하는 시스템
JP6186900B2 (ja) * 2013-06-04 2017-08-30 ソニー株式会社 固体撮像装置、電子機器、レンズ制御方法、および撮像モジュール
US9986179B2 (en) 2014-09-30 2018-05-29 Qualcomm Incorporated Sensor architecture using frame-based and event-based hybrid scheme
US20180146149A1 (en) * 2016-11-21 2018-05-24 Samsung Electronics Co., Ltd. Event-based sensor, user device including the same, and operation method of the same
JP6696695B2 (ja) * 2017-03-16 2020-05-20 株式会社東芝 光検出装置およびこれを用いた被写体検知システム
JP7148269B2 (ja) * 2018-05-02 2022-10-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
US10893199B2 (en) * 2018-06-07 2021-01-12 Canon Kabushiki Kaisha Imaging apparatus and control method thereof
JP2020053827A (ja) 2018-09-27 2020-04-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021205937A1 (ja) * 2020-04-10 2021-10-14 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
WO2021256290A1 (ja) * 2020-06-19 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2022239345A1 (ja) * 2021-05-10 2022-11-17 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像装置及び撮像素子の制御方法

Also Published As

Publication number Publication date
CN112740659A (zh) 2021-04-30
US20230011899A1 (en) 2023-01-12
WO2020066803A1 (ja) 2020-04-02
US11770629B2 (en) 2023-09-26
EP3860114A4 (en) 2021-11-17
US20220053154A1 (en) 2022-02-17
US11503233B2 (en) 2022-11-15
EP3860114A1 (en) 2021-08-04

Similar Documents

Publication Publication Date Title
JP7141440B2 (ja) 固体撮像素子
JP7284714B2 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2020066803A1 (ja) 固体撮像素子、および、撮像装置
CN112913224B (zh) 固态成像元件和成像装置
US11582416B2 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
JP7181868B2 (ja) アナログデジタル変換器、固体撮像素子、および、アナログデジタル変換器の制御方法
JP2019195135A (ja) 固体撮像素子および撮像装置
WO2020129657A1 (ja) センサ及び制御方法
JP2021093610A (ja) 固体撮像素子、および、撮像装置
EP3780579B1 (en) Solid-state imaging element, imaging device, and control method for solid-state imaging element
JP2021170691A (ja) 撮像素子、制御方法、および電子機器
JP2023040318A (ja) 撮像回路および撮像装置
WO2022254832A1 (ja) 撮像装置、電子機器、および撮像方法
WO2024042946A1 (ja) 光検出素子
JP2023167559A (ja) 撮像素子および電子機器