JP2020053487A - Solar cell module - Google Patents

Solar cell module Download PDF

Info

Publication number
JP2020053487A
JP2020053487A JP2018179316A JP2018179316A JP2020053487A JP 2020053487 A JP2020053487 A JP 2020053487A JP 2018179316 A JP2018179316 A JP 2018179316A JP 2018179316 A JP2018179316 A JP 2018179316A JP 2020053487 A JP2020053487 A JP 2020053487A
Authority
JP
Japan
Prior art keywords
wiring
electrode
electrodes
photoelectric conversion
conversion element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018179316A
Other languages
Japanese (ja)
Other versions
JP7203546B2 (en
Inventor
土津田　義久
Yoshihisa Totsuta
義久 土津田
柳民 鄒
Zou Liumin
柳民 鄒
浩一 上遠野
Koichi Katono
浩一 上遠野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2018179316A priority Critical patent/JP7203546B2/en
Publication of JP2020053487A publication Critical patent/JP2020053487A/en
Application granted granted Critical
Publication of JP7203546B2 publication Critical patent/JP7203546B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells

Abstract

To provide a solar cell module capable of suppressing occurrence of short-circuit failures and connection failures.SOLUTION: The solar cell module includes a back-junction photoelectric conversion element 10, a wiring board, and insulating members 6 and 7. In the back-junction photoelectric conversion element 10, a conductive adhesive layer 8 is surrounded by the insulating member 6 in an x-axis direction and surrounded by the insulating member 7 in a y-axis direction. The conductive adhesive layer 8 is disposed between an electrode 4 disposed on a first semiconductor layer having a first conductivity type and wiring having one polarity of the wiring board, electrically connects the electrode 4 to the wiring having one polarity, and is also disposed between an electrode 5 disposed on a second semiconductor layer having a conductivity type opposite to the first conductivity type and wiring having the other polarity of the wiring board, and electrically connects the electrode 5 to the wiring having the other polarity.SELECTED DRAWING: Figure 2B

Description

この発明は、太陽電池モジュールに関する。   The present invention relates to a solar cell module.

特許文献１には、光電変換装置として裏面接合型太陽電池を用いた太陽電池モジュールの製造方法が開示されている。この製造方法によって製造された太陽電池モジュールは、裏面接合型太陽電池の電極の伸張方向と配線基板の配線材の伸張方向とが直交する方向に配線材が配置された構造を有する。   Patent Document 1 discloses a method for manufacturing a solar cell module using a back junction solar cell as a photoelectric conversion device. The solar cell module manufactured by this manufacturing method has a structure in which the wiring members are arranged in a direction in which the direction of extension of the electrodes of the back junction solar cell and the direction of extension of the wiring members of the wiring board are orthogonal.

また、特許文献２には、太陽電池モジュールが開示されている。この太陽電池モジュールは、複数の太陽電池と、導電性配線とを備える。複数の太陽電池の各々は、半導体基板と半導体基板の背面に第１方向に長く形成され、互いに異なる極性を有する第１電極と第２電極とを備える。導電性配線は、各太陽電池に備えられた半導体基板の背面に第１方向と交差する第２方向に長く配置され、第１および第２電極に導電性接着剤を介して接続され、複数の絶縁層によって第１および第２電極と絶縁されている。そして、第１電極と導電性配線との接続部は、第１方向において、第２電極と導電性配線との接続部と異なる位置に配置されている。   Patent Document 2 discloses a solar cell module. This solar cell module includes a plurality of solar cells and conductive wiring. Each of the plurality of solar cells includes a semiconductor substrate and a first electrode and a second electrode that are formed on the back surface of the semiconductor substrate to be long in a first direction and have polarities different from each other. The conductive wiring is disposed on the back surface of the semiconductor substrate provided in each solar cell in a long direction in a second direction intersecting the first direction, and is connected to the first and second electrodes via a conductive adhesive. It is insulated from the first and second electrodes by the insulating layer. And the connection part of a 1st electrode and a conductive wiring is arrange | positioned in the 1st direction in a different position from the connection part of a 2nd electrode and a conductive wiring.

特許第５０９３８２１号公報Japanese Patent No. 5093821 特許第６３２１０９９号公報Japanese Patent No. 6321099

しかし、特許文献１，２に開示された太陽電池モジュールにおいては、電極と配線とを接続する半田ペーストおよび導電性接着剤等の接続材料が太陽電池の面内方向において広がり、流れ出すことによって短絡不良を生じる可能性がある。また、流れ広がることによって、電極と配線とを接続するために十分な接続高さを確保できず、接続不良を生じる可能性がある。   However, in the solar cell modules disclosed in Patent Literatures 1 and 2, a connection material such as a solder paste for connecting an electrode and a wiring and a conductive adhesive spread in an in-plane direction of the solar cell and flow out, thereby causing a short circuit failure. May occur. In addition, by spreading, it is not possible to secure a sufficient connection height for connecting the electrode and the wiring, and there is a possibility that a connection failure may occur.

また、特許文献１においては、裏面接合型太陽電池と配線基材との接合強度を十分に確保できず、接続不良を生じるという問題がある。   Further, Patent Literature 1 has a problem in that the bonding strength between the back junction solar cell and the wiring base material cannot be sufficiently secured, resulting in poor connection.

そこで、この発明の実施の形態によれば、短絡不良および接続不良を抑制可能な太陽電池モジュールを提供する。   Therefore, according to an embodiment of the present invention, a solar cell module capable of suppressing short circuit failure and connection failure is provided.

（構成１）
この発明の実施の形態によれば、太陽電池モジュールは、裏面接合型光電変換素子と、配線基板と、第１および第２の絶縁部材とを備える。裏面接合型光電変換素子は、第１の導電型を有する複数の第１の半導体層上に配置された複数の第１の電極と、第１の導電型と反対の第２の導電型を有する複数の第２の半導体層上に配置され、かつ、複数の第１の電極と交互に配置された複数の第２の電極とを有する。配線基板は、第１および第２の半導体層の長手方向である第１の方向に交差する第２の方向に沿って配置され、かつ、複数の第１の電極に電気的に接続された第１の配線と、第２の方向に沿って配置され、かつ、複数の第２の電極に電気的に接続された第２の配線とを有する。第１の絶縁部材は、複数の第１の電極と第２の配線との複数の第１の交差部において第１の電極と第２の配線との間に配置されるとともに、複数の第２の電極と第１の配線との複数の第２の交差部において第２の電極と第１の配線との間に配置される。第２の絶縁部材は、第１の方向における第１の配線と第２の配線との間に第２の方向に沿って配置される。そして、第１の電極は、第１および第２の方向において第１および第２の絶縁部材によって囲まれた導電性接着層によって第１の配線に接続され、第２の電極は、第１および第２の方向において第１および第２の絶縁部材によって囲まれた導電性接着層によって第２の配線に接続される。 (Configuration 1)
According to an embodiment of the present invention, a solar cell module includes a back junction photoelectric conversion element, a wiring board, and first and second insulating members. The back junction photoelectric conversion element has a plurality of first electrodes disposed on the plurality of first semiconductor layers having the first conductivity type and a second conductivity type opposite to the first conductivity type. The semiconductor device includes a plurality of first electrodes and a plurality of second electrodes alternately arranged on the plurality of second semiconductor layers. The wiring substrate is disposed along a second direction intersecting a first direction that is a longitudinal direction of the first and second semiconductor layers, and is electrically connected to the plurality of first electrodes. One wiring and a second wiring arranged along the second direction and electrically connected to the plurality of second electrodes. The first insulating member is disposed between the first electrode and the second wiring at a plurality of first intersections between the plurality of first electrodes and the second wiring, and is disposed between the first electrode and the second wiring. Are disposed between the second electrode and the first wiring at a plurality of second intersections of the first electrode and the first wiring. The second insulating member is disposed along the second direction between the first wiring and the second wiring in the first direction. The first electrode is connected to the first wiring by a conductive adhesive layer surrounded by the first and second insulating members in the first and second directions, and the second electrode is connected to the first and second wires. The second wiring is connected to the second wiring by a conductive adhesive layer surrounded by the first and second insulating members in the second direction.

（構成２）
構成１において、第１の絶縁部材と第２の絶縁部材とは、異なる樹脂からなる。 (Configuration 2)
In Configuration 1, the first insulating member and the second insulating member are made of different resins.

（構成３）
構成１または構成２において、第１の絶縁部材は、第２の絶縁部材よりも粘度が高い。 (Configuration 3)
In the first or second configuration, the first insulating member has a higher viscosity than the second insulating member.

（構成４）
構成１から構成３のいずれかにおいて、第２の絶縁部材の一部は、第１の絶縁部材の一部に重なっている。 (Configuration 4)
In any one of Configurations 1 to 3, a part of the second insulating member overlaps a part of the first insulating member.

（構成５）
構成１から構成４のいずれかにおいて、裏面接合型光電変換素子と配線基板との距離は、第１の絶縁部材の厚みによって決定される。 (Configuration 5)
In any one of Configurations 1 to 4, the distance between the back junction photoelectric conversion element and the wiring board is determined by the thickness of the first insulating member.

太陽電池モジュールにおいて、短絡不良および接続不良を抑制できる。   In the solar cell module, short-circuit failure and connection failure can be suppressed.

この発明の実施の形態１による太陽電池モジュールの構造を概略的に示す断面図である。FIG. 2 is a sectional view schematically showing a structure of a solar cell module according to Embodiment 1 of the present invention. 図１に示す裏面接合型光電変換素子の第１の平面図である。FIG. 2 is a first plan view of the back junction type photoelectric conversion element shown in FIG. 1. 図１に示す裏面接合型光電変換素子の第２の平面図である。FIG. 2 is a second plan view of the back junction type photoelectric conversion element shown in FIG. 1. 図１に示す裏面接合型光電変換素子の第３の平面図である。FIG. 3 is a third plan view of the back junction type photoelectric conversion element shown in FIG. 1. 図２Ａ〜図２Ｃに示す線ＩＩＩ−ＩＩＩ間における裏面接合型光電変換素子の断面図である。FIG. 3B is a cross-sectional view of the back junction type photoelectric conversion element taken along line III-III shown in FIGS. 2A to 2C. 図２Ａ〜図２Ｃに示す線ＩＶ−ＩＶ間における裏面接合型光電変換素子の断面図である。FIG. 4B is a cross-sectional view of the back junction type photoelectric conversion element between lines IV-IV shown in FIGS. 2A to 2C. 図１に示す太陽電池モジュールの製造工程を示す第１の工程図である。FIG. 2 is a first process chart illustrating a manufacturing process of the solar cell module illustrated in FIG. 1. 図１に示す太陽電池モジュールの製造工程を示す第２の工程図である。FIG. 2 is a second process diagram illustrating a manufacturing process of the solar cell module illustrated in FIG. 1. 図１に示す太陽電池モジュールの製造工程を示す第３の工程図である。FIG. 5 is a third process diagram illustrating a manufacturing process of the solar cell module illustrated in FIG. 1. 図１に示す太陽電池モジュールの製造工程を示す第４の工程図である。FIG. 11 is a fourth process diagram illustrating a manufacturing process of the solar cell module illustrated in FIG. 1. 図３に示す絶縁部材６，７および配線２２の領域における拡大図である。FIG. 4 is an enlarged view of a region of insulating members 6 and 7 and wiring 22 shown in FIG. 実施の形態２による太陽電池モジュールの構造を概略的に示す断面図である。FIG. 9 is a cross-sectional view schematically showing a structure of a solar cell module according to a second embodiment. 図１０に示す裏面接合型光電変換素子の第１の平面図である。FIG. 11 is a first plan view of the back junction type photoelectric conversion element shown in FIG. 10. 図１０に示す裏面接合型光電変換素子の第２の平面図である。FIG. 11 is a second plan view of the back junction type photoelectric conversion element shown in FIG. 10. 図１０に示す裏面接合型光電変換素子の第３の平面図である。FIG. 11 is a third plan view of the back junction type photoelectric conversion element shown in FIG. 10. 図１１Ａ〜図１１Ｃに示す線ＸＩＩ−ＸＩＩ間における裏面接合型光電変換素子の断面図である。FIG. 12B is a cross-sectional view of the back junction type photoelectric conversion element between lines XII-XII shown in FIGS. 11A to 11C. 図１１Ａ〜図１１Ｃに示す線ＸＩＩＩ−ＸＩＩＩ間における裏面接合型光電変換素子の断面図である。FIG. 13 is a cross-sectional view of the back junction type photoelectric conversion element between lines XIII-XIII shown in FIGS. 11A to 11C. 実施の形態３による太陽電池モジュールの構造を概略的に示す断面図である。FIG. 13 is a cross-sectional view schematically showing a structure of a solar cell module according to a third embodiment. 図１４に示す裏面接合型光電変換素子の第１の平面図である。FIG. 15 is a first plan view of the back junction type photoelectric conversion element shown in FIG. 14. 図１４に示す裏面接合型光電変換素子の第２の平面図である。FIG. 15 is a second plan view of the back junction type photoelectric conversion element shown in FIG. 14. 図１４に示す裏面接合型光電変換素子の第３の平面図である。FIG. 15 is a third plan view of the back junction type photoelectric conversion element shown in FIG. 14. 図１５Ａ〜図１５Ｃに示す線ＸＶＩ−ＸＶＩ間における裏面接合型光電変換素子の断面図である。FIG. 16 is a cross-sectional view of the back junction type photoelectric conversion element between lines XVI-XVI shown in FIGS. 15A to 15C. 図１５Ａ〜図１５Ｃに示す線ＸＶＩＩ−ＸＶＩＩ間における裏面接合型光電変換素子の断面図である。It is sectional drawing of the back surface junction type photoelectric conversion element between lines XVII-XVII shown to FIG. 15A-15C. 図１４に示す太陽電池モジュールの製造工程を示す第１の工程図である。FIG. 15 is a first process chart showing a manufacturing process of the solar cell module shown in FIG. 14. 図１４に示す太陽電池モジュールの製造工程を示す第２の工程図である。FIG. 15 is a second process chart illustrating a manufacturing process of the solar cell module illustrated in FIG. 14. 図１４に示す太陽電池モジュールの製造工程を示す第３の工程図である。FIG. 15 is a third process chart illustrating a manufacturing process of the solar cell module illustrated in FIG. 14. 図１４に示す太陽電池モジュールの製造工程を示す第４の工程図である。FIG. 15 is a fourth process chart illustrating a manufacturing process of the solar cell module illustrated in FIG. 14.

本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。   Embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding portions have the same reference characters allotted, and description thereof will not be repeated.

［実施の形態１］
図１は、この発明の実施の形態１による太陽電池モジュールの構造を概略的に示す断面図である。 [Embodiment 1]
FIG. 1 is a sectional view schematically showing a structure of a solar cell module according to Embodiment 1 of the present invention.

図１を参照して、この発明の実施の形態１による太陽電池モジュール１００は、裏面接合型光電変換素子１０と、配線基板２０と、透光性基板３０と、裏面保護材４０とを備える。   Referring to FIG. 1, a solar cell module 100 according to Embodiment 1 of the present invention includes a back junction type photoelectric conversion element 10, a wiring board 20, a translucent substrate 30, and a back protection member 40.

接着剤５０は、後述する絶縁部材６，７および導電性接着層８を含む。そして、接着剤５０は、絶縁部材６，７によって裏面接合型光電変換素子１０を配線基板２０に固定するとともに裏面接合型光電変換素子１０と配線基板２０の配線とを電気的に絶縁し、導電性接着層８によって裏面接合型光電変換素子１０を配線基板２０の配線に電気的に接続する。即ち、裏面接合型光電変換素子１０Ａは、接着剤５０によって配線基板２０に固定され、配線基板２０の配線と電気的に絶縁されるとともに配線基板２０の配線に電気的に接続される。そして、裏面接合型光電変換素子１０、配線基板２０および接着剤５０は、封止剤６０によって封止される。   The adhesive 50 includes insulating members 6 and 7 and a conductive adhesive layer 8 described below. The adhesive 50 fixes the back junction type photoelectric conversion element 10 to the wiring board 20 by the insulating members 6 and 7 and electrically insulates the back junction type photoelectric conversion element 10 from the wiring of the wiring board 20, The back junction type photoelectric conversion element 10 is electrically connected to the wiring of the wiring board 20 by the conductive adhesive layer 8. That is, the back junction photoelectric conversion element 10A is fixed to the wiring board 20 by the adhesive 50, is electrically insulated from the wiring of the wiring board 20, and is electrically connected to the wiring of the wiring board 20. Then, the back junction photoelectric conversion element 10, the wiring board 20, and the adhesive 50 are sealed by the sealant 60.

裏面接合型光電変換素子１０の光入射側には、透光性基板３０が配置され、裏面接合型光電変換素子１０の裏面側には、裏面保護材４０が配置される。   A light-transmitting substrate 30 is arranged on the light incident side of the back junction type photoelectric conversion element 10, and a back surface protection member 40 is arranged on the back side of the back junction type photoelectric conversion element 10.

透光性基板３０は、透光性を有する材料からなる板状部材であり、例えば、ガラスおよび透明プラスチックである。裏面保護材４０は、耐候性を有する樹脂製のフィルムまたはシート部材、またはガラス、プラスチックおよび金属等を含む板状部材からなる。   The translucent substrate 30 is a plate-shaped member made of a translucent material, and is, for example, glass and transparent plastic. The back surface protection member 40 is made of a weather-resistant resin film or sheet member, or a plate member containing glass, plastic, metal, or the like.

なお、図１には、１個の裏面接合型光電変換素子１０のみが示されているが、実際には、太陽電池モジュール１００は、配線基板２０によって電気的に接続された複数の裏面接合型光電変換素子１０を含む。   Although FIG. 1 shows only one back junction type photoelectric conversion element 10, actually, the solar cell module 100 includes a plurality of back junction type photoelectric conversion elements electrically connected by the wiring board 20. The photoelectric conversion device 10 is included.

図２Ａ〜図２Ｃは、それぞれ、図１に示す裏面接合型光電変換素子１０の第１から第３の平面図である。図３は、図２Ａ〜図２Ｃに示す線ＩＩＩ−ＩＩＩ間における裏面接合型光電変換素子１０の断面図である。図４は、図２Ａ〜図２Ｃに示す線ＩＶ−ＩＶ間における裏面接合型光電変換素子１０の断面図である。なお、図２Ａは、光入射側と反対側から見た裏面接合型光電変換素子１０のｐ型拡散層、ｎ型拡散層および電極の平面図である。図２Ｂは、光入射側と反対側から見た裏面接合型光電変換素子１０の導電性接着層および絶縁部材の平面図である。図２Ｃは、光入射側と反対側から見た裏面接合型光電変換素子１０の配線、配線基板の平面図である。この図では、配線基板は、透過しており、配線が見えている。また、図２Ａ〜図２Ｃ、図３および図４においては、ｘ軸、ｙ軸およびｚ軸を規定する。   2A to 2C are first to third plan views of the back junction type photoelectric conversion element 10 shown in FIG. 1, respectively. FIG. 3 is a cross-sectional view of the back junction type photoelectric conversion element 10 taken along line III-III shown in FIGS. 2A to 2C. FIG. 4 is a cross-sectional view of the back junction photoelectric conversion element 10 taken along line IV-IV shown in FIGS. 2A to 2C. FIG. 2A is a plan view of the p-type diffusion layer, the n-type diffusion layer, and the electrodes of the back junction photoelectric conversion element 10 as viewed from the side opposite to the light incident side. FIG. 2B is a plan view of the conductive adhesive layer and the insulating member of the back junction photoelectric conversion element 10 viewed from the side opposite to the light incident side. FIG. 2C is a plan view of the wiring and the wiring board of the back junction type photoelectric conversion element 10 as viewed from the side opposite to the light incident side. In this figure, the wiring board is transparent and the wiring is visible. 2A to 2C, 3 and 4, the x-axis, y-axis and z-axis are defined.

図２Ａ〜図２Ｃ、図３および図４を参照して、裏面接合型光電変換素子１０は、半導体基板１と、反射防止膜２と、パッシベーション膜３と、電極４，５とを含む。   Referring to FIGS. 2A to 2C, 3 and 4, back junction type photoelectric conversion element 10 includes semiconductor substrate 1, antireflection film 2, passivation film 3, and electrodes 4 and 5.

半導体基板１は、例えば、ｎ型単結晶シリコン基板からなり、１００〜２００μｍの厚さを有する。また、半導体基板１は、例えば、（１００）の面方位および１〜１０Ωｃｍの比抵抗を有する。そして、半導体基板１は、光入射側の表面にテクスチャ構造を有する。   The semiconductor substrate 1 is made of, for example, an n-type single-crystal silicon substrate and has a thickness of 100 to 200 μm. The semiconductor substrate 1 has, for example, a plane orientation of (100) and a specific resistance of 1 to 10 Ωcm. The semiconductor substrate 1 has a texture structure on the light incident side surface.

半導体基板１は、光入射側の表面と反対側の表面（テクスチャ構造が形成された面と反対側の面）側にｐ型拡散層１１およびｎ型拡散層１２を有する。ｐ型拡散層１１は、ｘ−ｙ平面においてｎ型拡散層１２を取り囲むように配置される。   The semiconductor substrate 1 has a p-type diffusion layer 11 and an n-type diffusion layer 12 on the surface opposite to the surface on the light incident side (the surface opposite to the surface on which the texture structure is formed). The p-type diffusion layer 11 is arranged so as to surround the n-type diffusion layer 12 in the xy plane.

ｐ型拡散層１１は、ｙ軸方向に離間して配置された複数のｐ型拡散層を含む領域を有する。ｎ型拡散層１２は、ｙ軸方向に複数のｐ型拡散層と交互に配置された複数のｎ型拡散層を含む領域を有する。   The p-type diffusion layer 11 has a region including a plurality of p-type diffusion layers spaced apart in the y-axis direction. The n-type diffusion layer 12 has a region including a plurality of n-type diffusion layers alternately arranged with a plurality of p-type diffusion layers in the y-axis direction.

ｐ型拡散層１１は、ｐ型不純物として、例えば、ボロン（Ｂ）を含む。ボロンの濃度は、例えば、１×１０１９ｃｍ−３〜１×１０２０ｃｍ−３である。また、ｐ型拡散層１１の深さは、例えば、０．１μｍ〜０．５μｍである。 The p-type diffusion layer 11 contains, for example, boron (B) as a p-type impurity. The concentration of boron is, for example, 1 × 10 19 cm −3 to 1 × 10 20 cm −3 . Further, the depth of the p-type diffusion layer 11 is, for example, 0.1 μm to 0.5 μm.

ｎ型拡散層１２は、ｎ型不純物として、例えば、リン（Ｐ）を含む。リンの濃度は、例えば、１×１０１９ｃｍ−３〜１×１０２０ｃｍ−３である。また、ｎ型拡散層１２の深さは、例えば、０．１μｍ〜０．５μｍである。 The n-type diffusion layer 12 contains, for example, phosphorus (P) as an n-type impurity. The concentration of phosphorus is, for example, 1 × 10 19 cm −3 to 1 × 10 20 cm −3 . Further, the depth of the n-type diffusion layer 12 is, for example, 0.1 μm to 0.5 μm.

反射防止膜２は、半導体基板１の光入射側の表面に配置される。反射防止膜２は、例えば、酸化シリコンおよびシリコンナイトライドの積層構造からなる。この場合、酸化シリコンが半導体基板１に接して配置され、シリコンナイトライドが酸化シリコンに接して配置される。そして、反射防止膜２は、例えば、１００〜１０００ｎｍの膜厚を有する。   The antireflection film 2 is disposed on the surface of the semiconductor substrate 1 on the light incident side. The antireflection film 2 has, for example, a laminated structure of silicon oxide and silicon nitride. In this case, silicon oxide is arranged in contact with semiconductor substrate 1, and silicon nitride is arranged in contact with silicon oxide. The antireflection film 2 has a thickness of, for example, 100 to 1000 nm.

パッシベーション層３は、半導体基板１の光入射側の表面と反対の表面側においてｐ型拡散層１１およびｎ型拡散層１２に接してｐ型拡散層１１およびｎ型拡散層１２上に配置される。   Passivation layer 3 is disposed on p-type diffusion layer 11 and n-type diffusion layer 12 in contact with p-type diffusion layer 11 and n-type diffusion layer 12 on the surface side opposite to the light incident side surface of semiconductor substrate 1. .

パッシベーション膜３は、酸化シリコン、窒化シリコンおよびアルミナ等からなる。そして、パッシベーション膜３は、例えば、５０ｎｍ〜１００ｎｍの膜厚を有する。   The passivation film 3 is made of silicon oxide, silicon nitride, alumina, or the like. The passivation film 3 has a thickness of, for example, 50 nm to 100 nm.

電極４は、パッシベーション膜３に設けられた複数の開口を介してｐ型拡散層１１およびパッシベーション膜３に接して配置される。そして、電極４は、ｙ軸方向に離間して配置され、ｘ軸方向に連続して配置される（図２Ａおよび図４参照）。   The electrode 4 is arranged in contact with the p-type diffusion layer 11 and the passivation film 3 through a plurality of openings provided in the passivation film 3. The electrodes 4 are arranged apart from each other in the y-axis direction and are arranged continuously in the x-axis direction (see FIGS. 2A and 4).

電極５は、パッシベーション膜３に設けられた複数の開口を介してｎ型拡散層１２およびパッシベーション膜３に接して配置される。そして、電極５は、ｙ軸方向に離間して配置され、ｘ軸方向に連続して配置される（図２Ａおよび図３参照）。   The electrode 5 is arranged in contact with the n-type diffusion layer 12 and the passivation film 3 through a plurality of openings provided in the passivation film 3. The electrodes 5 are arranged apart from each other in the y-axis direction and are arranged continuously in the x-axis direction (see FIGS. 2A and 3).

電極４，５の各々は、例えば、銀からなり、１００〜３０００ｎｍの厚さを有する。   Each of the electrodes 4 and 5 is made of, for example, silver and has a thickness of 100 to 3000 nm.

絶縁部材６は、ｘ軸方向において所定の間隔でｙ軸方向に沿って配置される（図２Ｂ参照）。即ち、絶縁部材６は、配線２２と配線２３との間においてｙ軸方向に沿って配置される（図２Ｃ参照）。   The insulating members 6 are arranged at predetermined intervals in the x-axis direction along the y-axis direction (see FIG. 2B). That is, the insulating member 6 is arranged along the y-axis direction between the wiring 22 and the wiring 23 (see FIG. 2C).

絶縁部材７は、電極４上において、ｘ軸に沿って導電性接着層８と交互に配置されるとともに、電極５上において、ｘ軸に沿って導電性接着層８と交互に配置される。そして、電極４上における絶縁部材７の配置位置は、ｘ軸方向において、電極５上における絶縁部材７の配置位置と異なる。また、絶縁部材７は、電極４上および電極５上において、ｘ軸方向において隣接する２つの絶縁部材６，６間に配置される。   The insulating members 7 are alternately arranged on the electrode 4 with the conductive adhesive layer 8 along the x-axis, and are alternately arranged on the electrode 5 with the conductive adhesive layer 8 along the x-axis. The position of the insulating member 7 on the electrode 4 is different from the position of the insulating member 7 on the electrode 5 in the x-axis direction. Further, the insulating member 7 is disposed between the two adjacent insulating members 6 and 6 in the x-axis direction on the electrode 4 and the electrode 5.

絶縁部材６は、例えば、０．１〜２ｍｍの幅（ｘ軸方向の長さ）を有し、絶縁部材７は、電極４，５の幅（ｘ軸方向の長さ）よりも大きい幅（ｘ軸方向の長さ）を有する。絶縁部材７の厚みは、例えば、５〜５０μｍである。この絶縁部材７の厚みは、電極４，５の材料である金属の凹凸度合いよりも大きい厚みである。絶縁部材７の厚みを５〜５０μｍに設定することによって、電極４，５の凸部が絶縁部材７を突き破って短絡するのを防止できる。   The insulating member 6 has a width (length in the x-axis direction) of, for example, 0.1 to 2 mm, and the insulating member 7 has a width (length larger than the width of the electrodes 4 and 5 (the length in the x-axis direction)). (length in the x-axis direction). The thickness of the insulating member 7 is, for example, 5 to 50 μm. The thickness of the insulating member 7 is larger than the degree of unevenness of the metal as the material of the electrodes 4 and 5. By setting the thickness of the insulating member 7 to 5 to 50 μm, it is possible to prevent the protrusions of the electrodes 4 and 5 from breaking through the insulating member 7 and causing a short circuit.

絶縁部材６は、裏面接合型光電変換素子１０と配線基板２０とを圧着保持することにより裏面接合型光電変換素子１０と配線基板２０との接合強度を増し、太陽電池モジュール１００の信頼性が向上する。   The insulating member 6 increases the bonding strength between the back junction type photoelectric conversion element 10 and the wiring board 20 by pressing and holding the back junction type photoelectric conversion element 10 and the wiring board 20, and improves the reliability of the solar cell module 100. I do.

絶縁部材６，７の各々は、例えば、樹脂からなる。そして、絶縁部材６，７は、相互に異なる樹脂からなる。絶縁部材６が樹脂Ａからなり、絶縁部材７が樹脂Ｂからなるとすると、樹脂Ｂは、樹脂Ａよりも粘度が高く、樹脂Ａよりもハロゲン系の不純物が少ない。樹脂Ａは、例えば、エポキシ樹脂からなり、樹脂Ｂは、例えば、エポキシ樹脂またはポリイミドからなる。樹脂Ａは、例えば、後述する図８の工程（ｒ）において１００〜１８０℃の温度で１０５Ｐａ・ｓ以下の粘度を有し、樹脂Ｂは、例えば、後述する図８の工程（ｒ）において１００〜１８０℃の温度で１０５Ｐａ・ｓ以上の粘度を有する。樹脂Ａは、１００℃前後で柔らかくなり、１００℃〜１８０℃で溶融するものが好ましい。樹脂Ｂは、１００〜１８０℃前後で高粘度のものが好ましい。樹脂Ｂの粘度を上述した範囲に設定することによって、絶縁部材７が裏面接合型光電変換素子１０の面内方向に広がり、流れ出ることを抑制できる。その結果、太陽電池モジュール１００における短絡不良を抑制できる。 Each of the insulating members 6 and 7 is made of, for example, a resin. The insulating members 6 and 7 are made of mutually different resins. Assuming that the insulating member 6 is made of the resin A and the insulating member 7 is made of the resin B, the resin B has a higher viscosity than the resin A and has less halogen-based impurities than the resin A. The resin A is made of, for example, an epoxy resin, and the resin B is made of, for example, an epoxy resin or polyimide. The resin A has, for example, a viscosity of 10 5 Pa · s or less at a temperature of 100 to 180 ° C. in the step (r) of FIG. Has a viscosity of 10 5 Pa · s or more at a temperature of 100 to 180 ° C. Preferably, the resin A becomes soft at around 100 ° C. and melts at 100 ° C. to 180 ° C. The resin B preferably has a high viscosity at around 100 to 180 ° C. By setting the viscosity of the resin B within the above-described range, the insulating member 7 can be prevented from spreading in the in-plane direction of the back junction type photoelectric conversion element 10 and flowing out. As a result, short circuit failure in the solar cell module 100 can be suppressed.

導電性接着層８は、電極４または電極５に接して配置される。（図２Ｂ参照）。そして、電極４上の導電性接着層８は、配線基板２０の配線２２と電気的に接続され、電極５上の導電性接着層８は、配線基板２０の配線２３と電気的に接続される（図２Ｂ，図２Ｃ，図３，図４参照）。そして、導電性接着層８は、例えば、低融点はんだ、導電性接着剤および導電性ペースト等からなる。   The conductive adhesive layer 8 is arranged in contact with the electrode 4 or the electrode 5. (See FIG. 2B). Then, the conductive adhesive layer 8 on the electrode 4 is electrically connected to the wiring 22 of the wiring board 20, and the conductive adhesive layer 8 on the electrode 5 is electrically connected to the wiring 23 of the wiring board 20. (See FIGS. 2B, 2C, 3 and 4). The conductive adhesive layer 8 is made of, for example, a low melting point solder, a conductive adhesive, a conductive paste, or the like.

導電性接着層８は、電極４上において、ｘ軸に沿って絶縁部材７と交互に配置されるとともに、電極５上において、ｘ軸に沿って絶縁部材７と交互に配置される。そして、電極４上における導電性接着層８の配置位置は、ｘ軸方向において、電極５上における導電性接着層８の配置位置と異なる。また、導電性接着層８は、電極４上および電極５上において、ｘ軸方向において隣接する２つの絶縁部材６，６間に配置される。   The conductive adhesive layers 8 are alternately arranged on the electrode 4 along the x-axis with the insulating members 7 and alternately arranged on the electrode 5 along the x-axis. The position of the conductive adhesive layer 8 on the electrode 4 is different from the position of the conductive adhesive layer 8 on the electrode 5 in the x-axis direction. Further, the conductive adhesive layer 8 is disposed between the two insulating members 6 and 6 adjacent on the electrode 4 and the electrode 5 in the x-axis direction.

その結果、絶縁部材７および導電性接着層８の各々は、ｘ軸方向およびｙ軸方向に沿ってジグザグ状に配置される。そして、ｘ軸方向およびｙ軸方向の両端部に配置された導電性接着層８以外の１つの導電性接着層８は、ｘ軸方向およびｙ軸方向の両方において絶縁部材６または絶縁部材７によって囲まれている。また、ｘ軸方向の両端部に配置された導電性接着層８は、ｘ軸方向の両側で絶縁部材６によって囲まれるとともにｙ軸方向の一方側で絶縁部材７によって囲まれており、ｙ軸方向の両端部に配置された導電性接着層８は、ｘ軸方向の両側で絶縁部材６によって囲まれるとともにｙ軸方向の一方側で絶縁部材７によって囲まれている。   As a result, each of the insulating member 7 and the conductive adhesive layer 8 is arranged in a zigzag shape along the x-axis direction and the y-axis direction. One conductive adhesive layer 8 other than the conductive adhesive layers 8 arranged at both ends in the x-axis direction and the y-axis direction is separated by the insulating member 6 or the insulating member 7 in both the x-axis direction and the y-axis direction. being surrounded. In addition, the conductive adhesive layers 8 disposed at both ends in the x-axis direction are surrounded by the insulating members 6 on both sides in the x-axis direction and surrounded by the insulating members 7 on one side in the y-axis direction. The conductive adhesive layers 8 arranged at both ends in the direction are surrounded by the insulating members 6 on both sides in the x-axis direction and by the insulating members 7 on one side in the y-axis direction.

従って、後述する太陽電池モジュール１００の製造工程において、塗布された導電性接着層８は、ｘ軸方向およびｙ軸方向へ広がり、流れるのを抑制され、太陽電池モジュール１００における短絡不良を抑制できる。また、導電性接着層８のｘ軸方向およびｙ軸方向への広がりを抑制することで、電極４と配線２２を接続するために必要な導電性接着層８の高さ、および電極５と配線２３を接続するために必要な導電性接着層８の高さを確保でき、接続不良を抑制できる。   Therefore, in the manufacturing process of the solar cell module 100 described later, the applied conductive adhesive layer 8 spreads in the x-axis direction and the y-axis direction, and is prevented from flowing, so that a short circuit failure in the solar cell module 100 can be suppressed. Further, by suppressing the spread of the conductive adhesive layer 8 in the x-axis direction and the y-axis direction, the height of the conductive adhesive layer 8 necessary for connecting the electrode 4 and the wiring 22 and the electrode 5 and the wiring The height of the conductive adhesive layer 8 necessary for connecting the connection 23 can be secured, and connection failure can be suppressed.

配線基板２０は、絶縁性基板２１と、配線２２，２３とを含む。配線２２，２３は、絶縁性基板２１上に配置される。配線２２，２３は、櫛形の平面形状を有する（図２Ｃ参照）。そして、配線２２は、ｙ軸方向に延び、導電性接着層８によって電極４に電気的に接続される。また、配線２３は、ｙ軸方向に延び、導電性接着層８によって電極５に電気的に接続される。配線２２，２３の各々は、例えば、０．５〜２ｍｍの幅（ｘ軸方向の長さ）を有する。そして、配線２２と配線２３との間隔（ｘ軸方向の長さ）は、例えば、０．１〜１．５ｍｍである。   The wiring board 20 includes an insulating substrate 21 and wirings 22 and 23. The wirings 22 and 23 are arranged on the insulating substrate 21. The wirings 22 and 23 have a comb-shaped planar shape (see FIG. 2C). The wiring 22 extends in the y-axis direction and is electrically connected to the electrode 4 by the conductive adhesive layer 8. The wiring 23 extends in the y-axis direction, and is electrically connected to the electrode 5 by the conductive adhesive layer 8. Each of the wirings 22 and 23 has, for example, a width (length in the x-axis direction) of 0.5 to 2 mm. The distance between the wirings 22 and 23 (the length in the x-axis direction) is, for example, 0.1 to 1.5 mm.

絶縁性基板２１は、絶縁性材料からなり、例えば、ポリエステル、ポリエチレンテレフタレート、ポリエチレンナフタレート、およびポリイミド等のフィルムからなる。   The insulating substrate 21 is made of an insulating material, for example, a film of polyester, polyethylene terephthalate, polyethylene naphthalate, polyimide, or the like.

配線２２，２３の各々は、導電性材料からなり、例えば、アルミニウム、銅、銀、スズおよび亜鉛等の少なくとも１種を含む導電性材料からなる。配線２２，２３の各々は、１層のみからなる単層構造であってもよく、２層以上からなる複数層構造であってもよい。配線２２，２３の少なくとも一部の表面には、例えば、防錆処理および黒化処理等の表面処理を施してもよい。   Each of the wirings 22 and 23 is made of a conductive material, for example, a conductive material containing at least one of aluminum, copper, silver, tin, and zinc. Each of the wirings 22 and 23 may have a single-layer structure composed of only one layer, or a multilayer structure composed of two or more layers. At least a part of the surfaces of the wirings 22 and 23 may be subjected to a surface treatment such as a rust prevention treatment and a blackening treatment.

上述したように、電極４は、導電性接着層８によって配線基板２０の配線２２に電気的に接続されており、電極５は、導電性接着層８によって配線基板２０の配線２３に電気的に接続されているが、電極４と配線２２との電気的な接続および電極５と配線２３との電気的な接続は、圧着等の電気的に接続が取れる方法であればよい。   As described above, the electrode 4 is electrically connected to the wiring 22 of the wiring board 20 by the conductive adhesive layer 8, and the electrode 5 is electrically connected to the wiring 23 of the wiring board 20 by the conductive adhesive layer 8. Although the connection is made, the electrical connection between the electrode 4 and the wiring 22 and the electrical connection between the electrode 5 and the wiring 23 may be any method that allows electrical connection such as crimping.

また、上述したように、絶縁部材７は、絶縁部材６よりも粘度が高いので、裏面接合型光電変換素子１０と配線基板２０との間隔は、絶縁部材７によって確保され、絶縁部材７の厚みによって決定される。そして、絶縁部材７は、電極４と配線２２との間の絶縁性、および電極５と配線２３との間の絶縁性を保持する。一方、絶縁部材６は、裏面接合型光電変換素子１０と配線基板２０の絶縁性基板２１とを接着させる。   Further, as described above, since the insulating member 7 has a higher viscosity than the insulating member 6, the interval between the back junction type photoelectric conversion element 10 and the wiring board 20 is ensured by the insulating member 7, and the thickness of the insulating member 7 Is determined by Then, the insulating member 7 maintains the insulation between the electrode 4 and the wiring 22 and the insulation between the electrode 5 and the wiring 23. On the other hand, the insulating member 6 bonds the back junction type photoelectric conversion element 10 and the insulating substrate 21 of the wiring board 20.

なお、図２Ａにおいては、電極４、電極５およびｎ型拡散層１２は、ｙ軸方向において、複数配置されているが、その数は、限定されない。   In FIG. 2A, a plurality of electrodes 4, electrodes 5, and n-type diffusion layers 12 are arranged in the y-axis direction, but the number is not limited.

また、図２Ｃにおいては、配線２２，２３の各々は、ｘ軸方向において、複数配置されているが、配線２２，２３の各々の数は、限定されない。   In FIG. 2C, a plurality of wirings 22 and 23 are arranged in the x-axis direction, but the number of wirings 22 and 23 is not limited.

図５から図８は、それぞれ、図１に示す太陽電池モジュール１００の製造工程を示す第１から第４の工程図である。なお、図５から図８に示す工程図は、図２Ａ〜図２Ｃに示す線ＩＩＩ−ＩＩＩ間における断面図を用いて示されている。   5 to 8 are first to fourth process diagrams, respectively, showing the manufacturing process of the solar cell module 100 shown in FIG. The process diagrams shown in FIGS. 5 to 8 are shown using the cross-sectional views taken along the line III-III shown in FIGS. 2A to 2C.

図５を参照して、裏面接合型光電変換素子１０の製造が開始されると、半導体基板１’を準備する（図５の工程（ａ））。なお、半導体基板１’は、半導体基板１と同じ面方位、比抵抗および導電型を有する。   Referring to FIG. 5, when the manufacture of back junction photoelectric conversion element 10 is started, semiconductor substrate 1 'is prepared (step (a) in FIG. 5). Note that the semiconductor substrate 1 ′ has the same plane orientation, specific resistance, and conductivity type as the semiconductor substrate 1.

そして、半導体基板１’の一方の面に保護膜２９を形成する（図５の工程（ｂ））。保護膜２９は、例えば、酸化シリコンおよび窒化シリコンからなり、例えば、スパッタリングによって形成される。   Then, a protective film 29 is formed on one surface of the semiconductor substrate 1 '(step (b) in FIG. 5). The protection film 29 is made of, for example, silicon oxide and silicon nitride, and is formed by, for example, sputtering.

その後、保護膜２９が形成された半導体基板１’をＮａＯＨおよびＫＯＨ等のアルカリ溶液（例えば、ＫＯＨ：１〜５ｗｔ％、イソプロピルアルコール：１〜１０ｗｔ％の水溶液）を用いてエッチングする。これによって、保護膜２９が形成された半導体基板１’の面と反対側の表面が異方性エッチングされ、ピラミッド形状のテクスチャ構造が形成される。そして、保護膜２９を除去することによって半導体基板１が得られる（図５の工程（ｃ）参照）。   Thereafter, the semiconductor substrate 1 'on which the protective film 29 is formed is etched using an alkaline solution such as NaOH and KOH (e.g., an aqueous solution of KOH: 1 to 5 wt%, isopropyl alcohol: 1 to 10 wt%). As a result, the surface opposite to the surface of the semiconductor substrate 1 'on which the protective film 29 is formed is anisotropically etched, and a pyramid-shaped texture structure is formed. Then, the semiconductor substrate 1 is obtained by removing the protective film 29 (see step (c) in FIG. 5).

引き続いて、半導体基板１のテクスチャ構造が形成された表面に反射防止膜２を形成する（図５の工程（ｄ））。より具体的には、例えば、スパッタリング法によって、酸化シリコンおよびシリコンナイトライドを半導体基板１上に順次堆積することによって反射防止膜２を形成する。   Subsequently, the antireflection film 2 is formed on the surface of the semiconductor substrate 1 on which the texture structure is formed (step (d) in FIG. 5). More specifically, the antireflection film 2 is formed by, for example, sequentially depositing silicon oxide and silicon nitride on the semiconductor substrate 1 by a sputtering method.

工程（ｄ）の後、半導体基板１のテクスチャ構造が形成された表面と反対側の表面（＝裏面）の一部にＢＳＧ（Boron Silicate Glass）膜３１を形成する（図５の工程（ｅ））。この場合、ＢＳＧ膜３１の膜厚は、例えば、３００〜１０００ｎｍである。   After the step (d), a BSG (Boron Silicate Glass) film 31 is formed on a part of the surface (= back surface) opposite to the surface on which the texture structure of the semiconductor substrate 1 is formed (step (e) in FIG. 5). ). In this case, the thickness of the BSG film 31 is, for example, 300 to 1000 nm.

その後、ＢＳＧ膜３１を８５０〜９００℃で熱処理することによって、ＢＳＧ膜３１からボロン（Ｂ）を半導体基板１へ拡散させ、残ったＢＳＧ膜３１をフッ化水素水溶液によって除去する。これによって、ｐ型拡散層１１が半導体基板１の裏面側に形成される（図６の工程（ｆ））。   Thereafter, the BSG film 31 is heat-treated at 850 to 900 ° C. to diffuse boron (B) from the BSG film 31 into the semiconductor substrate 1 and remove the remaining BSG film 31 with an aqueous hydrogen fluoride solution. Thereby, the p-type diffusion layer 11 is formed on the back surface side of the semiconductor substrate 1 (step (f) in FIG. 6).

引き続いて、半導体基板１の裏面の一部にＰＳＧ（Phosphorus Silicate Glass）膜３２を形成する（図６の工程（ｇ））。この場合、ＰＳＧ膜３２の膜厚は、例えば、３００〜１０００ｎｍである。   Subsequently, a PSG (Phosphorus Silicate Glass) film 32 is formed on a part of the back surface of the semiconductor substrate 1 (step (g) in FIG. 6). In this case, the thickness of the PSG film 32 is, for example, 300 to 1000 nm.

その後、ＰＳＧ膜３２を８５０〜９００℃で熱処理することによって、ＰＳＧ膜３２からリン（Ｐ）を半導体基板１へ拡散させ、残ったＰＳＧ膜３２をフッ化水素水溶液によって除去する。これによって、ｎ型拡散層１２が半導体基板１の裏面側に形成される（図６の工程（ｈ））。   Thereafter, the PSG film 32 is subjected to a heat treatment at 850 to 900 ° C., whereby phosphorus (P) is diffused from the PSG film 32 into the semiconductor substrate 1 and the remaining PSG film 32 is removed with an aqueous hydrogen fluoride solution. Thereby, the n-type diffusion layer 12 is formed on the back surface side of the semiconductor substrate 1 (step (h) in FIG. 6).

そして、パッシベーション膜３をｐ型拡散層１１およびｎ型拡散層１２上に形成する（図６の工程（ｉ））。この場合、例えば、スパッタリング法によって酸化シリコンを形成することによってパッシベーション膜３をｐ型拡散層１１およびｎ型拡散層１２上に形成する。   Then, the passivation film 3 is formed on the p-type diffusion layer 11 and the n-type diffusion layer 12 (step (i) in FIG. 6). In this case, for example, the passivation film 3 is formed on the p-type diffusion layer 11 and the n-type diffusion layer 12 by forming silicon oxide by a sputtering method.

次に、レジストをパッシベーション膜３上に塗布し、フォトリソグラフィを用いてレジストをパターンニングし、そのパターンニングしたレジストをマスクとしてパッシベーション膜３をエッチングすることによって開口３３をパッシベーション膜３に形成する（図７の工程（ｊ））。   Next, a resist is applied on the passivation film 3, the resist is patterned using photolithography, and the passivation film 3 is etched using the patterned resist as a mask, thereby forming an opening 33 in the passivation film 3 ( Step (j) of FIG. 7).

その後、例えば、蒸着法によって金属（例えば、銀）を、開口３３を有するパッシベーション膜３の全面に形成し、その形成した金属（例えば、銀）をレジストとフォトリソグラフィを用いてパターンニングすることによって電極５を形成する（図７の工程（ｋ））。なお、図７の工程（ｋ）においては、スクリーン印刷によって電極５を形成してもよい。また、図７の工程（ｋ）には、図示されていないが、電極４も、電極５と同時に形成される。これによって、裏面接合型光電変換素子１０が完成する。   Then, for example, a metal (for example, silver) is formed on the entire surface of the passivation film 3 having the opening 33 by a vapor deposition method, and the formed metal (for example, silver) is patterned by using a resist and photolithography. The electrode 5 is formed (step (k) in FIG. 7). In the step (k) of FIG. 7, the electrodes 5 may be formed by screen printing. Although not shown in the step (k) of FIG. 7, the electrode 4 is formed simultaneously with the electrode 5. Thereby, the back junction type photoelectric conversion element 10 is completed.

工程（ｋ）の後、絶縁性基板２１の全面に金属箔３４（例えば、銅箔）を接着剤によって接着する（図７の工程（ｌ））。   After the step (k), a metal foil 34 (for example, a copper foil) is bonded to the entire surface of the insulating substrate 21 with an adhesive (step (l) in FIG. 7).

そして、金属箔３４の全面にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン３５を形成する（図７の工程（ｍ））。   Then, a resist is applied to the entire surface of the metal foil 34, and the applied resist is patterned by photolithography to form a resist pattern 35 (step (m) in FIG. 7).

引き続いて、レジストパターン３５をマスクとして金属箔３４をエッチングし、配線２２，２３を形成する（図８の工程（ｎ））。   Subsequently, the metal foil 34 is etched using the resist pattern 35 as a mask to form the wirings 22 and 23 (step (n) in FIG. 8).

その後、樹脂Ｂを配線２２上に印刷し、その印刷した樹脂Ｂを１００〜２００℃前後で硬化して絶縁部材７を配線２２上に形成する（図８の工程（ｏ））。   Thereafter, the resin B is printed on the wiring 22, and the printed resin B is cured at about 100 to 200 ° C. to form the insulating member 7 on the wiring 22 (step (o) in FIG. 8).

そして、樹脂Ａを絶縁部材７と配線２３との間に印刷し、その印刷した樹脂Ａを１００℃程度で熱処理して絶縁部材６を絶縁性基板２１上に形成する（図８の工程（ｐ））。この場合、樹脂Ａは、絶縁部材７（樹脂Ｂ）よりも高くなるように供給される。   Then, the resin A is printed between the insulating member 7 and the wiring 23, and the printed resin A is heat-treated at about 100 ° C. to form the insulating member 6 on the insulating substrate 21 (step (p in FIG. 8). )). In this case, the resin A is supplied so as to be higher than the insulating member 7 (resin B).

引き続いて、導電性接着層８を配線２３上に塗布する（図８の工程（ｑ））。なお、図８の工程（ｑ）には、図示されていないが、導電性接着層８は、工程（ｑ）において、配線２２上にも塗布される。そうすると、裏面接合型光電変換素子１０の電極４，５が導電性接着層８に接するように裏面接合型光電変換素子１０を配線基板２０上に配置し、１００〜１８０℃の温度で裏面接合型光電変換素子１０と配線基板２０とを圧着する（図８の工程（ｒ））。そして、裏面接合型光電変換素子１０および配線基板２０を封止剤６０で封止し、透光性基板３０および裏面保護材４０を取り付けて太陽電池モジュール１００が完成する。   Subsequently, the conductive adhesive layer 8 is applied on the wiring 23 (step (q) in FIG. 8). Although not shown in the step (q) of FIG. 8, the conductive adhesive layer 8 is also applied on the wiring 22 in the step (q). Then, the back-side junction type photoelectric conversion element 10 is arranged on the wiring board 20 so that the electrodes 4 and 5 of the back-side junction type photoelectric conversion element 10 are in contact with the conductive adhesive layer 8, and at a temperature of 100 to 180 ° C. The photoelectric conversion element 10 and the wiring board 20 are pressure-bonded (step (r) in FIG. 8). Then, the back junction type photoelectric conversion element 10 and the wiring substrate 20 are sealed with the sealing agent 60, and the translucent substrate 30 and the back surface protection material 40 are attached to complete the solar cell module 100.

なお、絶縁部材６、絶縁部材７および導電性接着剤８は、裏面接合型光電変換素子１０上に形成してもよい。この場合、絶縁部材６、絶縁部材７および導電性接着剤８を配線基材上に形成する必要はない。また、絶縁部材６、絶縁部材７および導電性接着剤８を形成する方法は、印刷に限らず、ディスペンサー方式等であってもよい。   Note that the insulating member 6, the insulating member 7, and the conductive adhesive 8 may be formed on the back junction type photoelectric conversion element 10. In this case, it is not necessary to form the insulating member 6, the insulating member 7, and the conductive adhesive 8 on the wiring base material. The method for forming the insulating member 6, the insulating member 7, and the conductive adhesive 8 is not limited to printing, but may be a dispenser method or the like.

更に、図８の工程（ｒ）によって、絶縁部材６は、低くなり、裏面接合型光電変換素子１０と配線基板２０との距離は、絶縁部材７の厚みとほぼ同じになるように絶縁部材７によって確保される。   Further, the insulating member 6 is lowered by the step (r) of FIG. 8, and the distance between the back junction type photoelectric conversion element 10 and the wiring board 20 is substantially equal to the thickness of the insulating member 7. Secured by

更に、図８の工程（ｒ）によって、絶縁部材６が裏面接合型光電変換素子１０と配線基板２０とを圧着保持することにより裏面接合型光電変換素子１０と配線基板２０との接合強度を増し、太陽電池モジュール１００の信頼性が向上する。   Further, by the step (r) in FIG. 8, the insulating member 6 presses and holds the back junction type photoelectric conversion element 10 and the wiring board 20 to increase the bonding strength between the back junction type photoelectric conversion element 10 and the wiring board 20. Thus, the reliability of the solar cell module 100 is improved.

更に、図８の工程（ｑ）からも明らかなように、導電性接着層８は、図８の紙面上、左右方向および図８の紙面に垂直な方向において絶縁部材６または絶縁部材７によって囲まれているので、絶縁性基板２１の面内方向において、広がり、流れ出ることはない。従って、太陽電池モジュール１００における短絡不良を抑制できる。   Further, as is clear from the step (q) of FIG. 8, the conductive adhesive layer 8 is surrounded by the insulating member 6 or the insulating member 7 in the left-right direction and the direction perpendicular to the paper surface of FIG. Therefore, it does not spread and flow out in the in-plane direction of the insulating substrate 21. Therefore, short circuit failure in the solar cell module 100 can be suppressed.

更に、工程（ｎ）に示すように、配線２２，２３は、レジストパターン３５をマスクとして金属箔３４をエッチングすることによって形成されるので、配線２２と配線２３との間隔を狭く設定することが可能であり、配線２２，２３の密度を高くできる。その結果、配線２２，２３は、電極４，５の長手方向（＝ｘ軸方向）と交差する方向（＝ｙ軸方向）に沿って配置されるので、配線２２と電極４の接続箇所および配線２３と電極５との接続箇所を増加できる。   Further, as shown in the step (n), the wirings 22 and 23 are formed by etching the metal foil 34 using the resist pattern 35 as a mask, so that the distance between the wirings 22 and 23 can be set to be small. It is possible to increase the density of the wirings 22 and 23. As a result, the wirings 22 and 23 are arranged along the direction (= y-axis direction) that intersects the longitudinal direction (= x-axis direction) of the electrodes 4 and 5, so that the connection point between the wiring 22 and the electrode 4 and the wiring The number of connection points between the electrode 23 and the electrode 5 can be increased.

即ち、配線２２，２３を電極４，５の長手方向（＝ｘ軸方向）に沿って配置した場合、配線２２，２３の密度は、ｙ軸方向における電極４と電極５との間隔によって律速されるが、配線２２，２３を電極４，５の長手方向（＝ｘ軸方向）と交差する方向に沿って配置した場合、配線２２，２３の配置位置は制限されないので、配線２２と電極４の接続箇所および配線２３と電極５との接続箇所を増加できる。また、配線２２，２３を電極４，５の長手方向（＝ｘ軸方向）に沿って配置した場合、電極４と電極５との間隔が配線２２，２３の密度によって律速されることもあるが、配線２２，２３を電極４，５の長手方向（＝ｘ軸方向）と交差する方向に沿って配置した場合、電極４と電極５との配置位置が制限されないので、電極密度を増加できる。   That is, when the wirings 22 and 23 are arranged along the longitudinal direction (= x-axis direction) of the electrodes 4 and 5, the density of the wirings 22 and 23 is limited by the distance between the electrode 4 and the electrode 5 in the y-axis direction. However, when the wirings 22 and 23 are arranged along a direction intersecting the longitudinal direction (= x-axis direction) of the electrodes 4 and 5, the arrangement positions of the wirings 22 and 23 are not limited. The number of connection points and the connection points between the wiring 23 and the electrode 5 can be increased. When the wirings 22 and 23 are arranged along the longitudinal direction (= x-axis direction) of the electrodes 4 and 5, the distance between the electrode 4 and the electrode 5 may be limited by the density of the wirings 22 and 23. When the wirings 22 and 23 are arranged along a direction intersecting the longitudinal direction (= x-axis direction) of the electrodes 4 and 5, the arrangement positions of the electrodes 4 and 5 are not limited, so that the electrode density can be increased.

従って、電極４，５を介してより多くのキャリア（電子および正孔）を収集し易くなり、裏面接合型光電変換素子１０の変換効率を向上できる。   Therefore, more carriers (electrons and holes) can be easily collected through the electrodes 4 and 5, and the conversion efficiency of the back junction photoelectric conversion element 10 can be improved.

なお、スリット加工等により線状に加工した金属箔線を接着剤によって絶縁性基板２１に接着することで配線基板２０を形成してもよい。この場合、上述したフォトリソグラフィ方式に比べると、配線の密度が低くなるが、フォトリソグラフィ方式に比べ、安価に配線基板２０を製作できることから、太陽電池モジュール１００を低コスト化できる。   Note that the wiring board 20 may be formed by bonding a metal foil wire processed into a linear shape by slit processing or the like to the insulating substrate 21 with an adhesive. In this case, although the wiring density is lower than in the above-described photolithography method, the wiring substrate 20 can be manufactured at a lower cost than in the photolithography method, so that the cost of the solar cell module 100 can be reduced.

図９は、図３に示す絶縁部材６，７および配線２２の領域における拡大図である。図９を参照して、図８の工程（ｒ）において、裏面接合型光電変換素子１０が配線基板２０と圧着されるとき、絶縁部材６（樹脂Ａ）が溶融されるので、絶縁部材６は、図９の紙面上、左右方向に突出し、一部が絶縁部材７（樹脂Ｂ）上に配置される。   FIG. 9 is an enlarged view in the region of the insulating members 6 and 7 and the wiring 22 shown in FIG. Referring to FIG. 9, in step (r) of FIG. 8, when back-surface-joined photoelectric conversion element 10 is pressed against wiring substrate 20, insulating member 6 (resin A) is melted. 9 protrudes in the left-right direction on the paper surface of FIG. 9, and a part thereof is disposed on the insulating member 7 (resin B).

その結果、絶縁部材７（樹脂Ｂ）は、絶縁部材６（樹脂Ａ）によって絶縁性基板２１の方向へ押さえられる。従って、太陽電池モジュール１００においては、裏面接合型光電変換素子１０が配線基板２０からはがれるのを抑制できる。   As a result, the insulating member 7 (resin B) is pressed toward the insulating substrate 21 by the insulating member 6 (resin A). Therefore, in the solar cell module 100, the back junction type photoelectric conversion element 10 can be prevented from coming off the wiring board 20.

なお、上記においては、半導体基板１は、ｎ型単結晶シリコンからなると説明したが、この発明の実施の形態においては、これに限らず、半導体基板１は、ｐ型単結晶シリコン、ｎ型多結晶シリコンおよびｐ型多結晶シリコンのいずれかからなっていてもよい。   In the above description, the semiconductor substrate 1 is described as being made of n-type single crystal silicon. However, the present invention is not limited to this, and the semiconductor substrate 1 may be made of p-type single crystal silicon and n-type polycrystalline silicon. It may be made of either crystalline silicon or p-type polycrystalline silicon.

［実施の形態２］
図１０は、実施の形態２による太陽電池モジュールの構造を概略的に示す断面図である。 [Embodiment 2]
FIG. 10 is a cross-sectional view schematically showing a structure of a solar cell module according to Embodiment 2.

図１０を参照して、実施の形態２による太陽電池モジュール１００Ａは、図１に示す太陽電池モジュール１００の裏面接合型光電変換素子１０を裏面接合型光電変換素子１０Ａに変えたものであり、その他は、太陽電池モジュール１００と同じである。   Referring to FIG. 10, solar cell module 100A according to the second embodiment is obtained by changing back junction photoelectric conversion element 10 of solar cell module 100 shown in FIG. 1 to back junction photoelectric conversion element 10A. Is the same as the solar cell module 100.

裏面接合型光電変換素子１０Ａは、接着剤５０によって、配線基板２０に固定され、配線基板２０の配線と電気的に絶縁されるとともに配線基板２０の配線に電気的に接続される。そして、裏面接合型光電変換素子１０Ａ、配線基板２０および接着剤５０は、封止剤６０によって封止される。   The back junction type photoelectric conversion element 10 </ b> A is fixed to the wiring board 20 by the adhesive 50, is electrically insulated from the wiring of the wiring board 20, and is electrically connected to the wiring of the wiring board 20. Then, the back junction type photoelectric conversion element 10 </ b> A, the wiring board 20, and the adhesive 50 are sealed by the sealant 60.

裏面接合型光電変換素子１０Ａの光入射側には、透光性基板３０が配置され、裏面接合型光電変換素子１０Ａの裏面側には、裏面保護材４０が配置される。   A light-transmitting substrate 30 is arranged on the light incident side of the back junction type photoelectric conversion element 10A, and a back surface protection member 40 is arranged on the back side of the back junction type photoelectric conversion element 10A.

なお、図１０には、１個の裏面接合型光電変換素子１０Ａのみが示されているが、実際には、太陽電池モジュール１００Ａは、配線基板２０によって電気的に接続された複数の裏面接合型光電変換素子１０Ａを含む。   Note that FIG. 10 shows only one back junction type photoelectric conversion element 10 </ b> A, but in actuality, the solar cell module 100 </ b> A includes a plurality of back junction type photoelectric conversion elements electrically connected by the wiring board 20. Including the photoelectric conversion element 10A.

図１１Ａ〜図１１Ｃは、それぞれ、図１０に示す裏面接合型光電変換素子１０Ａの第１から第３の平面図である。図１２は、図１１Ａ〜図１１Ｃに示す線ＸＩＩ−ＸＩＩ間における裏面接合型光電変換素子１０Ａの断面図である。図１３は、図１１Ａ〜図１１Ｃに示す線ＸＩＩＩ−ＸＩＩＩ間における裏面接合型光電変換素子１０Ａの断面図である。なお、図１１Ａは、光入射側と反対側から見た裏面接合型光電変換素子１０Ａのｐ型拡散層、ｎ型拡散層および電極の平面図である。図１１Ｂは、光入射側と反対側から見た裏面接合型光電変換素子１０Ａの導電性接着層および絶縁部材の平面図である。図１１Ｃは、光入射側と反対側から見た裏面接合型光電変換素子１０Ａの配線、配線基板の平面図である。この図では、配線基板は、透過しており、配線が見えている。また、図１１Ａ〜図１１Ｃ、図１２および図１３においては、ｘ軸、ｙ軸およびｚ軸を規定する。   11A to 11C are first to third plan views, respectively, of the back junction type photoelectric conversion element 10A shown in FIG. FIG. 12 is a cross-sectional view of the back junction photoelectric conversion element 10A between the lines XII-XII shown in FIGS. 11A to 11C. FIG. 13 is a cross-sectional view of the back junction type photoelectric conversion element 10A between the lines XIII-XIII shown in FIGS. 11A to 11C. FIG. 11A is a plan view of the p-type diffusion layer, the n-type diffusion layer, and the electrode of the back junction type photoelectric conversion element 10A viewed from the side opposite to the light incident side. FIG. 11B is a plan view of the conductive adhesive layer and the insulating member of the back junction photoelectric conversion element 10A as viewed from the side opposite to the light incident side. FIG. 11C is a plan view of the wiring and the wiring substrate of the back junction type photoelectric conversion element 10A as viewed from the side opposite to the light incident side. In this figure, the wiring board is transparent and the wiring is visible. 11A to 11C, 12 and 13, the x-axis, the y-axis, and the z-axis are defined.

図１１Ａ〜１１Ｃ、図１２および図１３を参照して、裏面接合型光電変換素子１０Ａは、図２Ａ〜２Ｃ、図３および図４に示す裏面接合型光電変換素子１０の電極４，５をそれぞれ電極４Ａ，５Ａに変え、導電性接着層８を導電性接着層８Ａに変えたものであり、その他は、裏面接合型光電変換素子１０と同じである。   With reference to FIGS. 11A to 11C, FIGS. 12 and 13, back-side junction type photoelectric conversion element 10A has electrodes 4 and 5 of back-side junction type photoelectric conversion element 10 shown in FIGS. 2A to 2C, 3 and 4, respectively. Instead of the electrodes 4A and 5A, the conductive adhesive layer 8 is replaced with the conductive adhesive layer 8A, and the other components are the same as those of the back junction photoelectric conversion element 10.

電極４Ａは、パッシベーション膜３に設けられた複数の開口を介してｐ型拡散層１１およびパッシベーション膜３に接して配置される。そして、電極４Ａは、ｙ軸方向に離間して配置され、ｘ軸方向に配置された複数の電極４０Ａを含む。複数の電極４０Ａは、ｘ軸方向において所定の間隔で離間してｐ型拡散層１１上に配列される（図１１Ａ，１３参照）。   The electrode 4A is arranged in contact with the p-type diffusion layer 11 and the passivation film 3 through a plurality of openings provided in the passivation film 3. The electrode 4A includes a plurality of electrodes 40A that are arranged apart from each other in the y-axis direction and arranged in the x-axis direction. The plurality of electrodes 40A are arranged on the p-type diffusion layer 11 at predetermined intervals in the x-axis direction (see FIGS. 11A and 13).

このように、拡散層が形成される場合、離間して電極を配置する構成は、電極面積が小さくなるので、電極とパッシベーション膜の界面による光吸収ロスが低減され、特性が向上するので好ましい。   As described above, in the case where the diffusion layer is formed, the configuration in which the electrodes are arranged apart from each other is preferable because the electrode area is reduced, the light absorption loss due to the interface between the electrode and the passivation film is reduced, and the characteristics are improved.

電極５Ａは、パッシベーション膜３に設けられた複数の開口を介してｎ型拡散層１２およびパッシベーション膜３に接して配置される。そして、電極５Ａは、ｙ軸方向に離間して配置され、ｘ軸方向に配置された複数の電極５０Ａを含む。複数の電極５０Ａは、ｘ軸方向において所定の間隔で離間してｎ型拡散層１２上に配列される（図１１Ａ，図１２参照）。   The electrode 5A is arranged in contact with the n-type diffusion layer 12 and the passivation film 3 through a plurality of openings provided in the passivation film 3. The electrode 5A includes a plurality of electrodes 50A that are arranged apart from each other in the y-axis direction and arranged in the x-axis direction. The plurality of electrodes 50A are arranged on the n-type diffusion layer 12 at predetermined intervals in the x-axis direction (see FIGS. 11A and 12).

ｘ軸方向において、複数の電極４０Ａの隣り合う電極４０Ａ間のギャップは、複数の電極５０Ａの隣り合う電極５０Ａ間のギャップと異なる位置に配置される（図１１Ａ参照）。このように、電極４０Ａ，４０Ａ間と電極５０Ａ，５０Ａ間のギャップの位置が異なる構成は、配線との接続位置を互いに異なる位置にでき、配線接続が容易になるので、好ましい。   In the x-axis direction, the gap between the adjacent electrodes 40A of the plurality of electrodes 40A is arranged at a position different from the gap between the adjacent electrodes 50A of the plurality of electrodes 50A (see FIG. 11A). As described above, the configuration in which the gap positions between the electrodes 40A, 40A and the electrodes 50A, 50A are different is preferable because the connection positions with the wiring can be different from each other and the wiring connection becomes easy.

電極４Ａ，５Ａの各々は、例えば、銀からなり、１００〜３０００ｎｍの厚さを有する。   Each of the electrodes 4A and 5A is made of, for example, silver and has a thickness of 100 to 3000 nm.

導電性接着層８Ａは、ｘ軸方向における電極４Ａ，５Ａの両端部上に電極４Ａ，５Ａに接して配置される（図１１Ｂ参照）。そして、電極４Ａ上の導電性接着層８Ａは、配線基板２０の配線２３と電気的に接続され、電極５Ａ上の導電性接着層８Ａは、配線基板の配線２２と電気的に接続される（図１１Ｂ、図１１Ｃ、図１２および図１３参照）。そして、導電性接着層８Ａは、例えば、低融点はんだ、導電性接着剤および導電性ペースト等からなる。   The conductive adhesive layer 8A is disposed on both ends of the electrodes 4A and 5A in the x-axis direction in contact with the electrodes 4A and 5A (see FIG. 11B). Then, the conductive adhesive layer 8A on the electrode 4A is electrically connected to the wiring 23 on the wiring substrate 20, and the conductive adhesive layer 8A on the electrode 5A is electrically connected to the wiring 22 on the wiring substrate ( 11B, 11C, 12 and 13). The conductive adhesive layer 8A is made of, for example, a low melting point solder, a conductive adhesive, a conductive paste, or the like.

配線２３が導電性接着層８Ａによって電極４Ａに電気的に接続される場合、例えば、ｘ軸方向において隣り合う２つの電極４０Ａ，４０Ａと２箇所で導電性接着層８Ａによって配線２３に接続される（図１１Ｂ，図１３参照）。また、配線２２が導電性接着層８Ａによって電極５Ａに電気的に接続される場合、例えば、ｘ軸方向において隣り合う２つの電極５０Ａ，５０Ａと２箇所で導電性接着層８Ａによって配線２２に接続される（図１１Ｂ，図１２参照）。このような構成は、隣り合う１組の電極４０Ａ，４０Ａにおいて、一方の電極４０Ａを介して収集される電荷は、他方の電極４０Ａを介して収集される電荷とほぼ等しくなり、隣り合う１組の電極４０Ａ，４０Ａ間の特性差が低減される。隣り合う１組の電極５０Ａ，５０Ａについても同じである。その結果、良好な特性を有する配線接続を実現できる。   When the wiring 23 is electrically connected to the electrode 4A by the conductive adhesive layer 8A, for example, it is connected to the wiring 23 by the conductive adhesive layer 8A at two locations with two electrodes 40A, 40A adjacent in the x-axis direction. (See FIGS. 11B and 13). When the wiring 22 is electrically connected to the electrode 5A by the conductive adhesive layer 8A, for example, the wiring 22 is connected to the wiring 22 by the conductive adhesive layer 8A at two locations with two electrodes 50A, 50A adjacent in the x-axis direction. (See FIGS. 11B and 12). In such a configuration, in one pair of adjacent electrodes 40A, 40A, the electric charge collected through one electrode 40A is substantially equal to the electric charge collected through the other electrode 40A, The characteristic difference between the electrodes 40A, 40A is reduced. The same applies to a pair of adjacent electrodes 50A, 50A. As a result, a wiring connection having good characteristics can be realized.

また、ｘ軸方向において、隣り合う１組の電極４０Ａ，４０Ａは、隣り合う１組の電極４０Ａ，４０Ａの端部付近に設けられた導電性接着層８Ａによって同じ配線２３に接続され、隣り合う１組の電極５０Ａ，５０Ａは、隣り合う１組の電極５０Ａ，５０Ａの端部付近に設けられた導電性接着層８Ａによって同じ配線２２に接続される。このように、端部付近で接続する構成は、電極４Ａ，５Ａで収集された電流を配線に有効に収集するとともに、隣り合う１組の電極４０Ａ，４０Ａ、隣り合う１組の電極５０Ａ，５０Ａの接続を配線２３，２３に容易に接続することができるので、好ましい。   In the x-axis direction, a pair of adjacent electrodes 40A, 40A are connected to the same wiring 23 by a conductive adhesive layer 8A provided near an end of the pair of adjacent electrodes 40A, 40A. One set of electrodes 50A, 50A is connected to the same wiring 22 by a conductive adhesive layer 8A provided near the end of one pair of adjacent electrodes 50A, 50A. As described above, the configuration of connection near the end portion effectively collects the current collected by the electrodes 4A and 5A in the wiring, and sets one pair of adjacent electrodes 40A and 40A and one pair of adjacent electrodes 50A and 50A. Is preferably connected to the wirings 23, 23.

また、電極４Ａを構成する１つの電極４０Ａは、複数の配線２３に接続され、電極５Ａを構成する１つの電極５０Ａは、複数の配線２２に接続される。このような構成は、電極と配線との接続の不良や配線の断線が発生しても、電極と他の配線の接続が維持されているので、特性の低下を最低限にすることができるので好ましい。   One electrode 40A forming the electrode 4A is connected to a plurality of wirings 23, and one electrode 50A forming the electrode 5A is connected to a plurality of wirings 22. In such a configuration, even if a connection failure between the electrode and the wiring or a disconnection of the wiring occurs, the connection between the electrode and the other wiring is maintained, so that deterioration in characteristics can be minimized. preferable.

上述したように、電極４Ａは、導電性接着層８Ａによって配線基板２０の配線２３に電気的に接続されており、電極５Ａは、導電性接着層８Ａによって配線基板２０の配線２２に電気的に接続されているが、電極４Ａと配線２３との電気的な接続および電極５Ａと配線２２との電気的な接続は、圧着等の電気的に接続が取れる方法であればよい。   As described above, the electrode 4A is electrically connected to the wiring 23 of the wiring board 20 by the conductive adhesive layer 8A, and the electrode 5A is electrically connected to the wiring 22 of the wiring board 20 by the conductive adhesive layer 8A. Although the connection is made, the electrical connection between the electrode 4A and the wiring 23 and the electrical connection between the electrode 5A and the wiring 22 may be any method as long as electrical connection such as crimping can be obtained.

なお、図１１Ａにおいては、電極４Ａ、電極５Ａおよびｎ型拡散層１２は、ｙ軸方向において、複数配置されているが、その数は、限定されない。   In FIG. 11A, a plurality of electrodes 4A, electrodes 5A and n-type diffusion layers 12 are arranged in the y-axis direction, but the number is not limited.

太陽電池モジュール１００Ａは、図５から図８に示す工程（ａ）〜工程（ｒ）に従って製造される。この場合、図７に示す工程（ｊ）において、複数の電極５０Ａが形成される位置に開口３３が形成され、図７に示す工程（ｋ）において、マスクを用いて金属（例えば、銀）を蒸着することによって複数の電極５０Ａが形成される。複数の電極４０Ａについても同じである。   The solar cell module 100A is manufactured according to the steps (a) to (r) shown in FIGS. In this case, in step (j) shown in FIG. 7, an opening 33 is formed at a position where the plurality of electrodes 50A are formed. In step (k) shown in FIG. 7, metal (for example, silver) is formed using a mask. A plurality of electrodes 50A are formed by vapor deposition. The same applies to the plurality of electrodes 40A.

太陽電池モジュール１００Ａにおいても、上述した太陽電池モジュール１００と同じ効果が得られる。   In the solar cell module 100A, the same effects as those of the solar cell module 100 described above can be obtained.

実施の形態２におけるその他の説明は、実施の形態１における説明と同じである。   Other descriptions in the second embodiment are the same as those in the first embodiment.

［実施の形態３］
図１４は、実施の形態３による太陽電池モジュールの構造を概略的に示す断面図である。 [Embodiment 3]
FIG. 14 is a cross-sectional view schematically showing a structure of a solar cell module according to Embodiment 3.

図１４を参照して、実施の形態２による太陽電池モジュール１００Ｂは、図１に示す太陽電池モジュール１００の裏面接合型光電変換素子１０を裏面接合型光電変換素子１０Ｂに変えたものであり、その他は、太陽電池モジュール１００と同じである。   Referring to FIG. 14, solar cell module 100B according to Embodiment 2 is different from solar cell module 100 shown in FIG. 1 in that back junction photoelectric conversion element 10 is changed to back junction photoelectric conversion element 10B. Is the same as the solar cell module 100.

裏面接合型光電変換素子１０Ｂは、接着剤５０によって、配線基板２０に固定され、配線基板２０の配線と電気的に絶縁されるとともに配線基板２０の配線に電気的に接続される。そして、裏面接合型光電変換素子１０Ｂ、配線基板２０および接着剤５０は、封止剤６０によって封止される。   The back junction type photoelectric conversion element 10B is fixed to the wiring board 20 by the adhesive 50, is electrically insulated from the wiring of the wiring board 20, and is electrically connected to the wiring of the wiring board 20. Then, the back junction type photoelectric conversion element 10 </ b> B, the wiring board 20, and the adhesive 50 are sealed by the sealant 60.

裏面接合型光電変換素子１０Ｂの光入射側には、透光性基板３０が配置され、裏面接合型光電変換素子１０Ｂの裏面側には、裏面保護材４０が配置される。   A light-transmitting substrate 30 is arranged on the light incident side of the back junction type photoelectric conversion element 10B, and a back surface protection member 40 is arranged on the back side of the back junction type photoelectric conversion element 10B.

なお、図１４には、１個の裏面接合型光電変換素子１０Ｂのみが示されているが、実際には、太陽電池モジュール１００Ｂは、配線基板２０によって電気的に接続された複数の裏面接合型光電変換素子１０Ｂを含む。   Although FIG. 14 shows only one back junction type photoelectric conversion element 10 </ b> B, actually, the solar cell module 100 </ b> B includes a plurality of back junction type photoelectric conversion elements electrically connected by the wiring board 20. Includes photoelectric conversion element 10B.

図１５Ａから図１５Ｃは、それぞれ、図１４に示す裏面接合型光電変換素子１０Ｂの第１から第３の平面図である。図１６は、図１５Ａ〜図１５Ｃに示す線ＸＶＩ−ＸＶＩ間における裏面接合型光電変換素子の断面図である。図１７は、図１５Ａ〜図１５Ｃに示す線ＸＶＩＩ−ＸＶＩＩ間における裏面接合型光電変換素子の断面図である。なお、図１５Ａは、光入射側と反対側から見た裏面接合型光電変換素子の第１非晶質半導体層、第２非晶質半導体層および電極の平面図である。図１５Ｂは、光入射側と反対側から見た裏面接合型光電変換素子の導電性接着層および絶縁部材の平面図である。図１５Ｃは、光入射側と反対側から見た裏面接合型光電変換素子の配線、絶縁性基板の平面図である。この図では、絶縁性基板２１は、透過しており、配線が見えている。また、図１５Ａ〜図１５Ｃ、図１６および図１７においては、ｘ軸、ｙ軸およびｚ軸を規定する。   15A to 15C are first to third plan views of the back junction photoelectric conversion element 10B shown in FIG. 14, respectively. FIG. 16 is a cross-sectional view of the back junction type photoelectric conversion element between lines XVI-XVI shown in FIGS. 15A to 15C. FIG. 17 is a cross-sectional view of the back junction photoelectric conversion element between lines XVII-XVII shown in FIGS. 15A to 15C. FIG. 15A is a plan view of the first amorphous semiconductor layer, the second amorphous semiconductor layer, and the electrodes of the back junction photoelectric conversion element as viewed from the side opposite to the light incident side. FIG. 15B is a plan view of the conductive adhesive layer and the insulating member of the back junction type photoelectric conversion element as viewed from the side opposite to the light incident side. FIG. 15C is a plan view of the wiring and the insulating substrate of the back junction photoelectric conversion element viewed from the side opposite to the light incident side. In this figure, the insulating substrate 21 is transparent and the wiring is visible. 15A to 15C, 16 and 17, the x-axis, the y-axis, and the z-axis are defined.

図１５Ａ〜図１５Ｃ、図１６および図１７を参照して、実施の形態３による裏面接合型光電変換素子１０Ｂは、図２Ａ〜図２Ｃ、図３および図４に示す裏面接合型光電変換素子１０の半導体基板１を半導体基板１Ａに代え、パッシベーション膜３を複数の第１非晶質半導体層４１および複数の第２非晶質半導体層４２に変えたものであり、その他は、裏面接合型光電変換素子１０と同じである。   15A to FIG. 15C, FIG. 16 and FIG. 17, the back junction type photoelectric conversion element 10B according to the third embodiment is different from the back junction type photoelectric conversion element 10 shown in FIG. 2A to FIG. 2C, FIG. The semiconductor substrate 1 is replaced by a semiconductor substrate 1A, and the passivation film 3 is replaced by a plurality of first amorphous semiconductor layers 41 and a plurality of second amorphous semiconductor layers 42. It is the same as the conversion element 10.

半導体基板１Ａは、例えば、ｎ型単結晶シリコン基板からなり、１００〜２００μｍの厚さを有する。また、半導体基板１Ａは、例えば、（１００）の面方位および１〜１０Ωｃｍの比抵抗を有する。そして、半導体基板１Ａは、光入射側の表面にテクスチャ構造を有する。   The semiconductor substrate 1A is made of, for example, an n-type single-crystal silicon substrate and has a thickness of 100 to 200 μm. The semiconductor substrate 1A has, for example, a (100) plane orientation and a specific resistance of 1 to 10 Ωcm. The semiconductor substrate 1A has a texture structure on the light incident side surface.

複数の第１非晶質半導体層４１は、半導体基板１Ａの光入射側の表面と反対側の表面に離間して配置される。この場合、複数の第１非晶質半導体層４１は、ｘ−ｙ平面において複数の第２非晶質半導体層４２の周囲を囲むように配置される。そして、複数の第１非晶質半導体層４１の各々は、ｉ型非晶質半導体層４１１と、ｐ型非晶質半導体層４１２とを含む。   The plurality of first amorphous semiconductor layers 41 are spaced apart from each other on the surface of the semiconductor substrate 1A on the side opposite to the light incident side. In this case, the plurality of first amorphous semiconductor layers 41 are arranged so as to surround the periphery of the plurality of second amorphous semiconductor layers 42 on the xy plane. Each of the plurality of first amorphous semiconductor layers 41 includes an i-type amorphous semiconductor layer 411 and a p-type amorphous semiconductor layer 412.

ｉ型非晶質半導体層４１１は、半導体基板１Ａに接して半導体基板１Ａ上に配置される。ｉ型非晶質半導体層４１１は、例えば、ｉ型非晶質シリコン、ｉ型非晶質シリコンカーバイド、ｉ型非晶質シリコンナイトライド、ｉ型非晶質シリコンオキサイドおよびｉ型非晶質シリコンナイトライドオキサイド等からなる。そして、ｉ型非晶質半導体層４１１は、例えば、５〜３０ｎｍの膜厚を有する。   The i-type amorphous semiconductor layer 411 is arranged on the semiconductor substrate 1A in contact with the semiconductor substrate 1A. The i-type amorphous semiconductor layer 411 is made of, for example, i-type amorphous silicon, i-type amorphous silicon carbide, i-type amorphous silicon nitride, i-type amorphous silicon oxide, and i-type amorphous silicon. It is made of nitride oxide or the like. The i-type amorphous semiconductor layer 411 has a thickness of, for example, 5 to 30 nm.

「ｉ型」とは、完全な真性の状態だけでなく、十分に低濃度（ｎ型不純物濃度が１×１０１５個／ｃｍ３未満、かつｐ型不純物濃度が１×１０１５個／ｃｍ３未満）であればｎ型またはｐ型の不純物が混入された状態のものも含む意味である。 The “i-type” means not only a completely intrinsic state but also a sufficiently low concentration (the n-type impurity concentration is less than 1 × 10 15 / cm 3 and the p-type impurity concentration is 1 × 10 15 / cm 3) ) Means that n-type or p-type impurities are mixed.

また、この発明の実施の形態において、「非晶質シリコン」には、シリコン原子の未結合手（ダングリングボンド）が水素で終端されていない非晶質シリコンだけでなく、水素化非晶質シリコンなどのシリコン原子の未結合手が水素等で終端されたものも含まれるものとする。   In the embodiment of the present invention, “amorphous silicon” includes not only amorphous silicon in which dangling bonds of silicon atoms are not terminated with hydrogen, but also hydrogenated amorphous silicon. The term also includes those in which dangling bonds of silicon atoms such as silicon are terminated by hydrogen or the like.

ｐ型非晶質半導体層４１２は、ｉ型非晶質半導体層４１１に接してｉ型非晶質半導体層４１１上に配置される。ｐ型非晶質半導体層４１２は、例えば、ｐ型非晶質シリコン、ｐ型非晶質シリコンカーバイド、ｐ型非晶質シリコンナイトライド、ｐ型非晶質シリコンオキサイドおよびｐ型非晶質シリコンナイトライドオキサイド等からなる。そして、ｐ型非晶質半導体層４１２は、例えば、５〜３０ｎｍの膜厚を有する。   The p-type amorphous semiconductor layer 412 is disposed on and in contact with the i-type amorphous semiconductor layer 411. The p-type amorphous semiconductor layer 412 is made of, for example, p-type amorphous silicon, p-type amorphous silicon carbide, p-type amorphous silicon nitride, p-type amorphous silicon oxide, and p-type amorphous silicon. It is made of nitride oxide or the like. The p-type amorphous semiconductor layer 412 has a thickness of, for example, 5 to 30 nm.

ｐ型非晶質半導体層４１２に含まれるｐ型不純物としては、例えば、ボロン（Ｂ）を用いることができる。また、この発明の実施の形態において、「ｐ型」とは、ｐ型不純物濃度が１×１０１５個／ｃｍ３以上の状態を意味する。 As the p-type impurity contained in the p-type amorphous semiconductor layer 412, for example, boron (B) can be used. In the embodiments of the present invention, “p-type” means a state in which the p-type impurity concentration is 1 × 10 15 / cm 3 or more.

複数の第２非晶質半導体層４２は、半導体基板１Ａの光入射側の表面と反対側の表面において、第１非晶質半導体層４１の幅方向（ｙ軸方向）に複数の第１非晶質半導体層４１と交互に配置される。そして、複数の第２非晶質半導体層４２の各々は、ｉ型非晶質半導体層４２１と、ｎ型非晶質半導体層４２２とを含む。   The plurality of second amorphous semiconductor layers 42 are formed on the surface of the semiconductor substrate 1A opposite to the light incident side surface in the width direction (y-axis direction) of the first amorphous semiconductor layer 41. The crystalline semiconductor layers 41 are alternately arranged. Each of the plurality of second amorphous semiconductor layers 42 includes an i-type amorphous semiconductor layer 421 and an n-type amorphous semiconductor layer 422.

ｉ型非晶質半導体層４２１は、半導体基板１Ａに接して半導体基板１Ａ上に配置される。ｉ型非晶質半導体層４２１は、例えば、ｉ型非晶質シリコン、ｉ型非晶質シリコンカーバイド、ｉ型非晶質シリコンナイトライド、ｉ型非晶質シリコンオキサイドおよびｉ型非晶質シリコンナイトライドオキサイド等からなる。そして、ｉ型非晶質半導体層４２１は、例えば、５〜３０ｎｍの膜厚を有する。   The i-type amorphous semiconductor layer 421 is disposed on the semiconductor substrate 1A in contact with the semiconductor substrate 1A. The i-type amorphous semiconductor layer 421 is made of, for example, i-type amorphous silicon, i-type amorphous silicon carbide, i-type amorphous silicon nitride, i-type amorphous silicon oxide, and i-type amorphous silicon. It is made of nitride oxide or the like. The i-type amorphous semiconductor layer 421 has a thickness of, for example, 5 to 30 nm.

ｎ型非晶質半導体層４２２は、ｉ型非晶質半導体層４２１に接してｉ型非晶質半導体層４２１上に配置される。ｎ型非晶質半導体層４２２は、例えば、ｎ型非晶質シリコン、ｎ型非晶質シリコンカーバイド、ｎ型非晶質シリコンナイトライド、ｎ型非晶質シリコンオキサイドおよびｎ型非晶質シリコンナイトライドオキサイド等からなる。そして、ｎ型非晶質半導体層４２２は、例えば、５〜３０ｎｍの膜厚を有する。   The n-type amorphous semiconductor layer 422 is disposed on and in contact with the i-type amorphous semiconductor layer 421. The n-type amorphous semiconductor layer 422 is made of, for example, n-type amorphous silicon, n-type amorphous silicon carbide, n-type amorphous silicon nitride, n-type amorphous silicon oxide, and n-type amorphous silicon. It is made of nitride oxide or the like. The n-type amorphous semiconductor layer 422 has a thickness of, for example, 5 to 30 nm.

なお、ｎ型非晶質半導体層４２２に含まれるｎ型不純物としては、例えば、リン（Ｐ）を用いることができる。また、この発明の実施の形態において、「ｎ型」とは、ｎ型不純物濃度が１×１０１５個／ｃｍ３以上の状態を意味する。 Note that as the n-type impurity included in the n-type amorphous semiconductor layer 422, for example, phosphorus (P) can be used. In the embodiments of the present invention, “n-type” means a state in which the concentration of n-type impurities is 1 × 10 15 / cm 3 or more.

電極４，５の設置、および配線基板２０との接続は、実施の形態１と同様に実施することができる。   The installation of the electrodes 4 and 5 and the connection with the wiring board 20 can be performed in the same manner as in the first embodiment.

図１８から図２１は、それぞれ、図１４に示す太陽電池モジュール１００Ｂの製造工程を示す第１から第４の工程図である。なお、図１８から図２１に示す工程図は、図１５Ａ〜図１５Ｃに示す線ＸＶＩ−ＸＶＩ間における断面図を用いて示されている。   FIGS. 18 to 21 are first to fourth process diagrams, respectively, showing the manufacturing process of the solar cell module 100B shown in FIG. The process diagrams shown in FIGS. 18 to 21 are shown using the cross-sectional views taken along line XVI-XVI shown in FIGS. 15A to 15C.

図１８を参照して、太陽電池モジュール１００Ｂの製造が開始されると、図５に示す工程（ａ）〜工程（ｄ）と同じ工程が順次実行される。これによって、半導体基板１Ａが得られ（図１８の工程（ｃ））、反射防止膜２が半導体基板１Ａの光入射側の表面に形成される（図１８の工程（ｄ））。   Referring to FIG. 18, when the production of solar cell module 100B is started, the same steps as steps (a) to (d) shown in FIG. 5 are sequentially performed. Thus, the semiconductor substrate 1A is obtained (step (c) in FIG. 18), and the antireflection film 2 is formed on the light incident side surface of the semiconductor substrate 1A (step (d) in FIG. 18).

工程（ｄ）の後、半導体基板１Ａのテクスチャ構造が形成された表面と反対側の表面にｉ型非晶質半導体層３６およびｐ型非晶質半導体層３７を順次形成する（図１８の工程（ｅ））。ｉ型非晶質半導体層３６およびｐ型非晶質半導体層３７の形成方法は、特に限定されないが、例えば、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が用いられる。   After the step (d), an i-type amorphous semiconductor layer 36 and a p-type amorphous semiconductor layer 37 are sequentially formed on the surface of the semiconductor substrate 1A opposite to the surface on which the texture structure is formed (step of FIG. 18). (E)). The method for forming the i-type amorphous semiconductor layer 36 and the p-type amorphous semiconductor layer 37 is not particularly limited. For example, a plasma CVD (Chemical Vapor Deposition) method is used.

ｉ型非晶質半導体層３６がｉ型非晶質シリコン、ｉ型非晶質シリコンカーバイド、ｉ型非晶質シリコンナイトライド、ｉ型非晶質シリコンオキサイドおよびｉ型非晶質シリコンナイトライドオキサイド等からなる場合、プラズマＣＶＤ法を用いてｉ型非晶質半導体層３６を形成するときの条件は、公知であるので、その公知の条件を用いてｉ型非晶質半導体層３６を形成できる。   The i-type amorphous semiconductor layer 36 is made of i-type amorphous silicon, i-type amorphous silicon carbide, i-type amorphous silicon nitride, i-type amorphous silicon oxide, and i-type amorphous silicon nitride oxide. In such a case, since the conditions for forming the i-type amorphous semiconductor layer 36 by using the plasma CVD method are known, the i-type amorphous semiconductor layer 36 can be formed using the known conditions. .

また、ｐ型非晶質半導体層３７がｐ型非晶質シリコン、ｐ型非晶質シリコンカーバイド、ｐ型非晶質シリコンナイトライド、ｐ型非晶質シリコンオキサイドおよびｐ型非晶質シリコンナイトライドオキサイド等からなる場合、プラズマＣＶＤ法を用いてｐ型非晶質半導体層３７を形成するときの条件は、公知であるので、その公知の条件を用いてｐ型非晶質半導体層３７を形成できる。   The p-type amorphous semiconductor layer 37 is made of p-type amorphous silicon, p-type amorphous silicon carbide, p-type amorphous silicon nitride, p-type amorphous silicon oxide, and p-type amorphous silicon nitride. In the case where the p-type amorphous semiconductor layer 37 is made of a light-emitting oxide or the like, the conditions for forming the p-type amorphous semiconductor layer 37 by using the plasma CVD method are known. Can be formed.

工程（ｅ）の後、ｐ型非晶質半導体層３７上にエッチングペースト３８を塗布する（図１９の工程（ｆ））。ここで、エッチングペースト３８としては、ｉ型非晶質半導体層３６およびｐ型非晶質半導体層３７の積層体をエッチングすることができるものであれば、特に限定されない。   After the step (e), an etching paste 38 is applied on the p-type amorphous semiconductor layer 37 (step (f) in FIG. 19). Here, the etching paste 38 is not particularly limited as long as it can etch a stacked body of the i-type amorphous semiconductor layer 36 and the p-type amorphous semiconductor layer 37.

次に、エッチングペースト３８を加熱することによってｉ型非晶質半導体層３６およびｐ型非晶質半導体層３７の積層体の一部を厚さ方向にエッチングする（図１９の工程（ｇ））。これによって、半導体基板１Ａの裏面（テクスチャ構造が形成された面と反対側の表面）の一部を露出させる。また、ｉ型非晶質半導体層４１１およびｐ型非晶質半導体層４１２を含む複数の第１非晶質半導体層４１が形成される。   Next, by heating the etching paste 38, a part of the stacked body of the i-type amorphous semiconductor layer 36 and the p-type amorphous semiconductor layer 37 is etched in the thickness direction (step (g) in FIG. 19). . Thereby, a part of the back surface (the surface opposite to the surface on which the texture structure is formed) of the semiconductor substrate 1A is exposed. Further, a plurality of first amorphous semiconductor layers 41 including the i-type amorphous semiconductor layer 411 and the p-type amorphous semiconductor layer 412 are formed.

そして、半導体基板１Ａの裏面の露出面およびｐ型非晶質半導体層４１２に接するようにｉ型非晶質半導体層５１を形成し、その後、ｉ型非晶質半導体層５１の全面に接するようにｎ型非晶質半導体層５２を形成する（図１９の工程（ｈ））。ｉ型非晶質半導体層５１およびｎ型非晶質半導体層５２の形成方法は、特に限定されないが、例えば、プラズマＣＶＤ法が用いられる。   Then, the i-type amorphous semiconductor layer 51 is formed so as to be in contact with the exposed surface of the back surface of the semiconductor substrate 1A and the p-type amorphous semiconductor layer 412, and then to be in contact with the entire surface of the i-type amorphous semiconductor layer 51. Next, an n-type amorphous semiconductor layer 52 is formed (step (h) in FIG. 19). The method for forming the i-type amorphous semiconductor layer 51 and the n-type amorphous semiconductor layer 52 is not particularly limited. For example, a plasma CVD method is used.

ｉ型非晶質半導体層５１がｉ型非晶質シリコン、ｉ型非晶質シリコンカーバイド、ｉ型非晶質シリコンナイトライド、ｉ型非晶質シリコンオキサイドおよびｉ型非晶質シリコンナイトライドオキサイド等からなる場合、プラズマＣＶＤ法を用いてｉ型非晶質半導体層５１を形成するときの条件は、公知であるので、その公知の条件を用いてｉ型非晶質半導体層５１を形成できる。   i-type amorphous semiconductor layer 51 is made of i-type amorphous silicon, i-type amorphous silicon carbide, i-type amorphous silicon nitride, i-type amorphous silicon oxide, and i-type amorphous silicon nitride oxide In such a case, since the conditions for forming the i-type amorphous semiconductor layer 51 using the plasma CVD method are known, the i-type amorphous semiconductor layer 51 can be formed using the known conditions. .

また、ｎ型非晶質半導体層５２がｎ型非晶質シリコン、ｎ型非晶質シリコンカーバイド、ｎ型非晶質シリコンナイトライド、ｎ型非晶質シリコンオキサイドおよびｎ型非晶質シリコンナイトライドオキサイド等からなる場合、プラズマＣＶＤ法を用いてｎ型非晶質半導体層５２を形成するときの条件は、公知であるので、その公知の条件を用いてｎ型非晶質半導体層５２を形成できる。   The n-type amorphous semiconductor layer 52 is formed of n-type amorphous silicon, n-type amorphous silicon carbide, n-type amorphous silicon nitride, n-type amorphous silicon oxide, and n-type amorphous silicon nitride. In the case where the n-type amorphous semiconductor layer 52 is formed of a nitride oxide or the like, the conditions for forming the n-type amorphous semiconductor layer 52 using the plasma CVD method are known. Can be formed.

工程（ｈ）の後、ｎ型非晶質半導体層５２上にエッチングマスク５３を塗布する（図１９の工程（ｉ））。エッチングマスク５３としては、ｉ型非晶質半導体層５１およびｎ型非晶質半導体層５２の積層体をエッチングする際にマスクとして機能することができるものであれば、特に限定されない。   After the step (h), an etching mask 53 is applied on the n-type amorphous semiconductor layer 52 (step (i) in FIG. 19). The etching mask 53 is not particularly limited as long as it can function as a mask when the stacked body of the i-type amorphous semiconductor layer 51 and the n-type amorphous semiconductor layer 52 is etched.

次に、エッチングマスク５３をマスクとして用いてエッチングを行い、ｉ型非晶質半導体層５１およびｎ型非晶質半導体層５２の積層体の一部を厚さ方向にエッチングし、その後、エッチングマスク５３を除去する。これによって、ｐ型非晶質半導体層４１２の表面の一部を露出させる（図２０の工程（ｊ））。また、ｉ型非晶質半導体層４２１およびｎ型非晶質半導体層４２２を含む複数の第２非晶質半導体層４２が形成される。   Next, etching is performed using the etching mask 53 as a mask, and a part of the stacked body of the i-type amorphous semiconductor layer 51 and the n-type amorphous semiconductor layer 52 is etched in the thickness direction. 53 is removed. As a result, a part of the surface of the p-type amorphous semiconductor layer 412 is exposed (step (j) in FIG. 20). Further, a plurality of second amorphous semiconductor layers 42 including the i-type amorphous semiconductor layer 421 and the n-type amorphous semiconductor layer 422 are formed.

そして、ｎ型非晶質半導体層４２２上に電極５を形成する（図２０の工程（ｋ））。これによって、裏面接合型光電変換素子１０Ｂが完成する。なお、工程（ｋ）には図示されていないが、電極５の形成と同時に、電極４がｐ型非晶質半導体層４１２上に形成される。ここで、電極４，５は、メタルマスク等によるマスクを用いてスパッタリングまたは蒸着で形成することができる。メタルマスクは、電極を形成したい場所が開口されており、メタルマスクの機械的強度を維持するために、開口と開口していない部分との比率、最小開口幅、および形状等の制限があるので、開口は、矩形等の単純な形が望ましい。また、開口が様々な場所にあるよりも、開口が配列している方が、機械的強度を維持し易い。また、このようにして形成した電極４，５は、開口幅と形成条件により、膜厚が周辺部から中心部に向かって厚くなる場合がある。   Then, the electrode 5 is formed on the n-type amorphous semiconductor layer 422 (step (k) in FIG. 20). Thereby, the back junction type photoelectric conversion element 10B is completed. Although not shown in the step (k), the electrode 4 is formed on the p-type amorphous semiconductor layer 412 simultaneously with the formation of the electrode 5. Here, the electrodes 4 and 5 can be formed by sputtering or vapor deposition using a mask such as a metal mask. The metal mask has an opening at the place where the electrode is to be formed, and there are restrictions on the ratio of the opening to the unopened portion, the minimum opening width, the shape, etc. in order to maintain the mechanical strength of the metal mask. The opening is desirably a simple shape such as a rectangle. In addition, mechanical strength is easier to maintain when the openings are arranged than when the openings are located in various places. Further, the thickness of the electrodes 4 and 5 formed as described above may increase from the peripheral part toward the center part depending on the opening width and the forming conditions.

工程（ｋ）の後、図７に示す工程（ｌ），工程（ｍ）および図８に示す工程（ｎ）〜工程（ｒ）と同じ工程を順次実行する（図２０の工程（ｌ），工程（ｍ）および図２１の工程（ｎ）〜工程（ｒ））。これによって、太陽電池モジュール１００Ｂが完成する。   After step (k), the same steps as steps (l) and (m) shown in FIG. 7 and steps (n) to (r) shown in FIG. 8 are sequentially executed (steps (l) and (l) in FIG. 20). Step (m) and Steps (n) to (r) in FIG. 21). Thereby, the solar cell module 100B is completed.

太陽電池モジュール１００Ｂにおいても、上述した太陽電池モジュール１００と同じ効果が得られる。   In the solar cell module 100B, the same effects as those of the solar cell module 100 described above can be obtained.

なお、裏面接合型光電変換素子１０Ｂにおいては、第１非晶質半導体層４１は、ｘ軸方向に離間して配列された複数の第１非晶質半導体層からなり、第２非晶質半導体層４２は、ｘ軸方向に離間して配列された複数の第２非晶質半導体層からなっていてもよい。   Note that, in the back junction photoelectric conversion element 10B, the first amorphous semiconductor layer 41 is composed of a plurality of first amorphous semiconductor layers that are arranged apart from each other in the x-axis direction. The layer 42 may be composed of a plurality of second amorphous semiconductor layers that are spaced apart in the x-axis direction.

また、実施の形態３による太陽電池モジュール１００Ｂは、図１１Ａ〜１１Ｃ、図１２および図１３に示す裏面接合型光電変換素子１０Ａの半導体基板１を半導体基板１Ａに変え、パッシベーション膜３を複数の第１非晶質半導体層４１および複数の第２非晶質半導体層４２に変えた裏面接合型光電変換素子を裏面接合型光電変換素子１０Ｂに代えて備えていてもよい。   Further, in the solar cell module 100B according to the third embodiment, the semiconductor substrate 1 of the back junction type photoelectric conversion element 10A shown in FIGS. 11A to 11C, 12 and 13 is changed to the semiconductor substrate 1A, and the passivation film 3 A back-junction type photoelectric conversion element that is replaced with one amorphous semiconductor layer 41 and a plurality of second amorphous semiconductor layers 42 may be provided instead of the back-side junction type photoelectric conversion element 10B.

実施の形態３におけるその他の説明は、実施の形態１，２における説明と同じである。   Other descriptions in the third embodiment are the same as those in the first and second embodiments.

なお、上記においては、配線２２，２３は、ｙ軸方向に沿って配置され、電極４，５（または電極４Ａ，５Ａ）は、ｘ軸方向に沿って配置されると説明したが、この発明の実施の形態においては、これに限らず、配線２２，２３は、電極４，５（または電極４Ａ，５Ａ）の長手方向に交差する方向に沿って配置されていればよい。   In the above description, it has been described that the wirings 22 and 23 are arranged along the y-axis direction, and the electrodes 4 and 5 (or the electrodes 4A and 5A) are arranged along the x-axis direction. In the first embodiment, the present invention is not limited to this, and the wirings 22 and 23 may be arranged along a direction intersecting the longitudinal direction of the electrodes 4 and 5 (or the electrodes 4A and 5A).

この発明の実施の形態においては、ｘ軸方向は、「第１の方向」を構成し、ｙ軸方向は、「第２の方向」を構成する。   In the embodiment of the present invention, the x-axis direction constitutes a “first direction”, and the y-axis direction constitutes a “second direction”.

また、この発明の実施の形態においては、ｙ軸方向に配置された複数のｐ型拡散層１１または複数の第１非晶質半導体層４１は、「複数の第１の半導体層」を構成し、ｙ軸方向に配置された複数のｎ型拡散層１２または複数の第２非晶質半導体層４２は、「複数の第２の半導体層」を構成する。   Further, in the embodiment of the present invention, the plurality of p-type diffusion layers 11 or the plurality of first amorphous semiconductor layers 41 arranged in the y-axis direction constitute “a plurality of first semiconductor layers”. , The plurality of n-type diffusion layers 12 or the plurality of second amorphous semiconductor layers 42 arranged in the y-axis direction constitute “a plurality of second semiconductor layers”.

更に、この発明の実施の形態においては、ｘ軸方向に配置された複数の電極４０Ａは、「複数の第１の電極」を構成し、ｘ軸方向に配置された複数の電極５０Ａは、「複数の第２の電極」を構成する。   Further, in the embodiment of the present invention, the plurality of electrodes 40A arranged in the x-axis direction constitute “a plurality of first electrodes”, and the plurality of electrodes 50A arranged in the x-axis direction are “ A plurality of second electrodes ".

上述した実施の形態１から実施の形態３によれば、この発明の実施の形態による太陽電池モジュールは、第１の導電型を有する複数の第１の半導体層上に配置された複数の第１の電極と、第１の導電型と反対の第２の導電型を有する複数の第２の半導体層上に配置され、かつ、複数の第１の電極と交互に配置された複数の第２の電極とを有する裏面接合型光電変換素子と、第１および第２の半導体層の長手方向である第１の方向に交差する第２の方向に沿って配置され、かつ、複数の第１の電極に電気的に接続された第１の配線と、第２の方向に沿って配置され、かつ、複数の第２の電極に電気的に接続された第２の配線とを有する配線基板と、複数の第１の電極と第２の配線との複数の第１の交差部において第１の電極と第２の配線との間に配置されるとともに、複数の第２の電極と第１の配線との複数の第２の交差部において第２の電極と第１の配線との間に配置された第１の絶縁部材と、第１の方向における第１の配線と第２の配線との間に第２の方向に沿って配置された第２の絶縁部材とを備え、第１の電極は、第１および第２の方向において第１および第２の絶縁部材によって囲まれた導電性接着層によって第１の配線に接続され、第２の電極は、第１および第２の方向において第１および第２の絶縁部材によって囲まれた導電性接着層によって第２の配線に接続されるものであればよい。   According to the above-described first to third embodiments, the solar cell module according to the embodiment of the present invention includes a plurality of first semiconductor layers arranged on a plurality of first semiconductor layers having the first conductivity type. And a plurality of second semiconductor layers arranged on a plurality of second semiconductor layers having a second conductivity type opposite to the first conductivity type and alternately arranged with the plurality of first electrodes. A back junction type photoelectric conversion element having an electrode and a plurality of first electrodes arranged along a second direction intersecting a first direction which is a longitudinal direction of the first and second semiconductor layers; A wiring board having a first wiring electrically connected to the first wiring, a second wiring arranged along the second direction, and electrically connected to the plurality of second electrodes; Between the first electrode and the second wiring at a plurality of first intersections between the first electrode and the second wiring A first insulating member disposed between the second electrode and the first wiring at a plurality of second intersections between the plurality of second electrodes and the first wiring; A second insulating member disposed along the second direction between the first wiring and the second wiring in the first direction, wherein the first electrode is provided in the first and second directions. The first electrode is connected to the first wiring by a conductive adhesive layer surrounded by the first and second insulating members, and the second electrode is surrounded by the first and second insulating members in the first and second directions. Any material may be used as long as it is connected to the second wiring by the conductive adhesive layer.

第１および第２の電極が、第１および第２の方向において第１および第２の絶縁部材によって囲まれた導電性接着層によってそれぞれ第１の配線および第２の配線に接続されていれば、太陽電池モジュールの製造過程において、塗布された導電性接着層が裏面接合型光電変換素子の面内方向に広がり、流れ出ることを抑制できるので、太陽電池モジュールの短絡不良を抑制できるからである。   If the first and second electrodes are connected to the first and second wirings by a conductive adhesive layer surrounded by the first and second insulating members in the first and second directions, respectively. This is because, in the manufacturing process of the solar cell module, the applied conductive adhesive layer spreads in the in-plane direction of the back junction type photoelectric conversion element and can be prevented from flowing out, so that a short circuit failure of the solar cell module can be suppressed.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiments disclosed this time are to be considered in all respects as illustrative and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description of the embodiments, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

この発明は、太陽電池モジュールに適用される。   The present invention is applied to a solar cell module.

１，１Ａ 半導体基板、２ 反射防止膜、３ パッシベーション膜、４，５，４Ａ，５Ａ，４０Ａ，５０Ａ 電極、６，７ 絶縁部材、８，８Ａ 導電性接着層、１０，１０Ａ，１０Ｂ 裏面接合型光電変換素子、１１ ｐ型拡散層、１２ ｎ型拡散層、２０ 配線基板、２１ 絶縁性基板、２２，２３ 配線、４１ 第１非晶質半導体層、４２ 第２非晶質半導体層、１００，１００Ａ，１００Ｂ 太陽電池モジュール、４１１，４２１ ｉ型非晶質半導体層、４１２ ｐ型非晶質半導体層、４２２ ｎ型非晶質半導体層。   1, 1A semiconductor substrate, 2 anti-reflection film, 3 passivation film, 4, 5, 4A, 5A, 40A, 50A electrode, 6, 7 insulating member, 8, 8A conductive adhesive layer, 10, 10A, 10B back surface bonding type Photoelectric conversion element, 11 p-type diffusion layer, 12 n-type diffusion layer, 20 wiring substrate, 21 insulating substrate, 22, 23 wiring, 41 first amorphous semiconductor layer, 42 second amorphous semiconductor layer, 100, 100A, 100B Solar cell module, 411, 421 i-type amorphous semiconductor layer, 412 p-type amorphous semiconductor layer, 422 n-type amorphous semiconductor layer.

Claims (5)

第１の導電型を有する複数の第１の半導体層上に配置された複数の第１の電極と、前記第１の導電型と反対の第２の導電型を有する複数の第２の半導体層上に配置され、かつ、前記複数の第１の電極と交互に配置された複数の第２の電極とを有する裏面接合型光電変換素子と、
前記第１および第２の半導体層の長手方向である第１の方向に交差する第２の方向に沿って配置され、かつ、前記複数の第１の電極に電気的に接続された第１の配線と、前記第２の方向に沿って配置され、かつ、前記複数の第２の電極に電気的に接続された第２の配線とを有する配線基板と、
前記複数の第１の電極と前記第２の配線との複数の第１の交差部において前記第１の電極と前記第２の配線との間に配置されるとともに、前記複数の第２の電極と前記第１の配線との複数の第２の交差部において前記第２の電極と前記第１の配線との間に配置された第１の絶縁部材と、
前記第１の方向における前記第１の配線と前記第２の配線との間に前記第２の方向に沿って配置された第２の絶縁部材とを備え、
前記第１の電極は、前記第１および第２の方向において前記第１および第２の絶縁部材によって囲まれた導電性接着層によって前記第１の配線に接続され、
前記第２の電極は、前記第１および第２の方向において前記第１および第２の絶縁部材によって囲まれた導電性接着層によって前記第２の配線に接続される、太陽電池モジュール。 A plurality of first electrodes disposed on a plurality of first semiconductor layers having a first conductivity type; and a plurality of second semiconductor layers having a second conductivity type opposite to the first conductivity type A back-junction-type photoelectric conversion element having a plurality of second electrodes alternately arranged on the plurality of first electrodes and the plurality of first electrodes;
A first electrode arranged along a second direction intersecting a first direction that is a longitudinal direction of the first and second semiconductor layers, and electrically connected to the plurality of first electrodes. A wiring board having a wiring and a second wiring arranged along the second direction and electrically connected to the plurality of second electrodes;
At a plurality of first intersections between the plurality of first electrodes and the second wiring, the plurality of second electrodes are disposed between the first electrode and the second wiring. A first insulating member disposed between the second electrode and the first wiring at a plurality of second intersections between the first wiring and the second wiring;
A second insulating member disposed along the second direction between the first wiring and the second wiring in the first direction;
The first electrode is connected to the first wiring by a conductive adhesive layer surrounded by the first and second insulating members in the first and second directions;
The solar cell module, wherein the second electrode is connected to the second wiring by a conductive adhesive layer surrounded by the first and second insulating members in the first and second directions. 前記第１の絶縁部材と前記第２の絶縁部材とは、異なる樹脂からなる、請求項１に記載の太陽電池モジュール。   The solar cell module according to claim 1, wherein the first insulating member and the second insulating member are made of different resins. 前記第１の絶縁部材は、前記第２の絶縁部材よりも粘度が高い、請求項１または請求項２に記載の太陽電池モジュール。   The solar cell module according to claim 1, wherein the first insulating member has a higher viscosity than the second insulating member. 前記第２の絶縁部材の一部は、前記第１の絶縁部材の一部に重なっている、請求項１から請求項３のいずれか１項に記載の太陽電池モジュール。   4. The solar cell module according to claim 1, wherein a part of the second insulating member overlaps a part of the first insulating member. 5. 前記裏面接合型光電変換素子と前記配線基板との距離は、前記第１の絶縁部材の厚みによって決定される、請求項１から請求項４のいずれか１項に記載の太陽電池モジュール。   The solar cell module according to any one of claims 1 to 4, wherein a distance between the back junction photoelectric conversion element and the wiring board is determined by a thickness of the first insulating member.
JP2018179316A 2018-09-25 2018-09-25 solar module Active JP7203546B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018179316A JP7203546B2 (en) 2018-09-25 2018-09-25 solar module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018179316A JP7203546B2 (en) 2018-09-25 2018-09-25 solar module

Publications (2)

Publication Number Publication Date
JP2020053487A true JP2020053487A (en) 2020-04-02
JP7203546B2 JP7203546B2 (en) 2023-01-13

Family

ID=69997799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018179316A Active JP7203546B2 (en) 2018-09-25 2018-09-25 solar module

Country Status (1)

Country Link
JP (1) JP7203546B2 (en)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054831A (en) * 2009-09-03 2011-03-17 Sharp Corp Back contact type solar cell, solar cell string, and solar cell module
US20120103408A1 (en) * 2010-08-05 2012-05-03 Solexel, Inc. Backplane reinforcement and interconnects for solar cells
KR20120116120A (en) * 2011-04-12 2012-10-22 엘지전자 주식회사 Solar cell module and interconnector used in solar cell module
JP2014127553A (en) * 2012-12-26 2014-07-07 Sharp Corp Solar battery, and solar battery manufacturing method
JP2015088754A (en) * 2013-10-29 2015-05-07 エルジー エレクトロニクス インコーポレイティド Solar cell and solar cell module
JP2015159286A (en) * 2014-02-24 2015-09-03 エルジー エレクトロニクス インコーポレイティド Solar cell module and method for manufacturing the same
JP2016092421A (en) * 2014-11-04 2016-05-23 エルジー エレクトロニクス インコーポレイティド Solar battery module
JP2017055117A (en) * 2015-09-09 2017-03-16 エルジー エレクトロニクス インコーポレイティド Solar cell module and manufacturing method therefor
JP2017228629A (en) * 2016-06-22 2017-12-28 シャープ株式会社 Solar battery module

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054831A (en) * 2009-09-03 2011-03-17 Sharp Corp Back contact type solar cell, solar cell string, and solar cell module
US20120103408A1 (en) * 2010-08-05 2012-05-03 Solexel, Inc. Backplane reinforcement and interconnects for solar cells
KR20120116120A (en) * 2011-04-12 2012-10-22 엘지전자 주식회사 Solar cell module and interconnector used in solar cell module
JP2014127553A (en) * 2012-12-26 2014-07-07 Sharp Corp Solar battery, and solar battery manufacturing method
JP2015088754A (en) * 2013-10-29 2015-05-07 エルジー エレクトロニクス インコーポレイティド Solar cell and solar cell module
JP2015159286A (en) * 2014-02-24 2015-09-03 エルジー エレクトロニクス インコーポレイティド Solar cell module and method for manufacturing the same
JP2016092421A (en) * 2014-11-04 2016-05-23 エルジー エレクトロニクス インコーポレイティド Solar battery module
JP2017055117A (en) * 2015-09-09 2017-03-16 エルジー エレクトロニクス インコーポレイティド Solar cell module and manufacturing method therefor
JP2017228629A (en) * 2016-06-22 2017-12-28 シャープ株式会社 Solar battery module

Also Published As

Publication number Publication date
JP7203546B2 (en) 2023-01-13

Similar Documents

Publication Publication Date Title
US10636921B2 (en) Solar cell module and method for manufacturing the same
EP2911207B1 (en) Solar cell module
JP4958187B2 (en) Solar cell, wiring sheet, solar cell with wiring sheet and solar cell module
JP4988065B2 (en) Wiring sheet, solar cell with wiring sheet, solar cell module, and wiring sheet roll
WO2010122935A1 (en) Wiring sheet, solar cell provided with wiring sheet, and solar cell module
JP5046308B2 (en) Wiring sheet, solar cell with wiring sheet, solar cell module, and wiring sheet roll
JP2019523564A (en) Back contact type solar cell string and manufacturing method, module and system thereof
JP5203176B2 (en) Wiring sheet, solar cell with wiring sheet and solar cell module
JP2020509585A (en) Back contact type solar cell string, method for manufacturing the same, module and system
JPWO2010150735A1 (en) WIRING SHEET, SOLAR CELL WITH WIRING SHEET, WIRING SHEET ROLL, SOLAR CELL MODULE, AND WIRING SHEET MANUFACTURING METHOD
JP2015053303A (en) Solar cell, solar cell module, and method for manufacturing solar cell
US11515436B2 (en) Photovoltaic device and photovoltaic unit
JP7203546B2 (en) solar module
US11049981B2 (en) Photovoltaic device and solar cell string including photovoltaic devices
JP2014179406A (en) Solar cell connection body, solar cell module, wiring sheet and wiring sheet manufacturing method
WO2015072241A1 (en) Photoelectric conversion element module and method for manufacturing photoelectric conversion element module
JP6792709B2 (en) Photoelectric converter, solar cell string with it, and solar cell module with any of them
KR102303464B1 (en) Manufacturing method of patterned wire substrate and manufacturing method of solar cell module
JP2019117860A (en) Double-sided light-receiving solar cell module
WO2018207312A1 (en) Solar cell and method for manufacturing solar cell
JP2014075532A (en) Solar cell module
US20230146682A1 (en) Conductive interconnection member of imbricate assembly, imbricate assembly, and manufacturing method
WO2017150104A1 (en) Photoelectric conversion element and photoelectric conversion module
JP2013258310A (en) Solar cell string, solar cell module, and manufacturing method of wiring sheet
JP2022046158A (en) Solar cell and solar cell manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220301

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220809

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221227

R150 Certificate of patent or registration of utility model

Ref document number: 7203546

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150