JP2020047823A - 窒化物半導体装置とその製造方法 - Google Patents
窒化物半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2020047823A JP2020047823A JP2018175871A JP2018175871A JP2020047823A JP 2020047823 A JP2020047823 A JP 2020047823A JP 2018175871 A JP2018175871 A JP 2018175871A JP 2018175871 A JP2018175871 A JP 2018175871A JP 2020047823 A JP2020047823 A JP 2020047823A
- Authority
- JP
- Japan
- Prior art keywords
- region
- nitride semiconductor
- jfet
- concentration
- body region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
20:窒化物半導体層
21:ドレイン領域
22:ドリフト領域
23:JFET領域
23a:高濃度部分
24:ボディ領域
24a:高濃度ボディ領域
24b:低濃度ボディ領域
25:ソース領域
32:ドレイン電極
34:ソース電極
36:絶縁ゲート部
36a:ゲート絶縁膜
36b:ゲート電極
40:空洞
Claims (2)
- 第1導電型のドリフト領域と第2導電型のボディ領域が積層している窒化物半導体層の一方の主面から前記ボディ領域を貫通して前記ドリフト領域に達するトレンチを形成する工程と、
前記トレンチ内に空洞が形成される条件で、前記トレンチ内に窒化物半導体の第1導電型のJFET領域を結晶成長させる工程と、を備える、窒化物半導体装置の製造方法。 - 窒化物半導体層と、
前記窒化物半導体層の一方の主面上に設けられているソース電極と、
前記窒化物半導体層の他方の主面上に設けられているドレイン電極と、
絶縁ゲート部と、を備えており、
前記窒化物半導体層は、
第1導電型のドリフト領域と、
前記ドリフト領域上に設けられており、その中央部に空洞が形成されている第1導電型のJFET領域と、
前記ドリフト領域上に設けられており、前記JFET領域に隣接している第2導電型のボディ領域と、
前記ボディ領域によって前記JFET領域から隔てられている第1導電型のソース領域と、を有しており、
前記絶縁ゲート部は、前記JFET領域と前記ソース領域を隔てている部分の前記ボディ領域に対向しており、
前記JFET領域は、前記空洞に露出する部分に残部よりも不純物濃度が濃い高濃度部分を有している、窒化物半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018175871A JP7052659B2 (ja) | 2018-09-20 | 2018-09-20 | 窒化物半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018175871A JP7052659B2 (ja) | 2018-09-20 | 2018-09-20 | 窒化物半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020047823A true JP2020047823A (ja) | 2020-03-26 |
JP7052659B2 JP7052659B2 (ja) | 2022-04-12 |
Family
ID=69901683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018175871A Active JP7052659B2 (ja) | 2018-09-20 | 2018-09-20 | 窒化物半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7052659B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010182881A (ja) * | 2009-02-05 | 2010-08-19 | Toshiba Corp | 半導体装置の製造方法 |
JP2011142269A (ja) * | 2010-01-08 | 2011-07-21 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2018060985A (ja) * | 2016-10-07 | 2018-04-12 | トヨタ自動車株式会社 | 半導体装置 |
JP2018107339A (ja) * | 2016-12-27 | 2018-07-05 | トヨタ自動車株式会社 | スイッチング素子の製造方法 |
-
2018
- 2018-09-20 JP JP2018175871A patent/JP7052659B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010182881A (ja) * | 2009-02-05 | 2010-08-19 | Toshiba Corp | 半導体装置の製造方法 |
JP2011142269A (ja) * | 2010-01-08 | 2011-07-21 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2018060985A (ja) * | 2016-10-07 | 2018-04-12 | トヨタ自動車株式会社 | 半導体装置 |
JP2018107339A (ja) * | 2016-12-27 | 2018-07-05 | トヨタ自動車株式会社 | スイッチング素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7052659B2 (ja) | 2022-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7182594B2 (ja) | ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法 | |
US8698164B2 (en) | Vertical GaN JFET with gate source electrodes on regrown gate | |
US11201239B2 (en) | Semiconductor device including saturation current suppression layer | |
TWI650861B (zh) | 半導體裝置及其製造方法 | |
JP6593294B2 (ja) | 半導体装置 | |
JP6996302B2 (ja) | 窒化物半導体装置とその製造方法 | |
JP6493372B2 (ja) | 半導体装置 | |
JP2018060923A (ja) | 半導体装置および半導体装置の製造方法 | |
US9660046B2 (en) | Method of manufacturing semiconductor device | |
JP2019175908A (ja) | 半導体装置とその製造方法 | |
CN110828572A (zh) | 半导体装置及其制造方法 | |
JP2017191817A (ja) | スイッチング素子の製造方法 | |
JP2013243272A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2015133447A (ja) | 半導体装置 | |
US9548399B2 (en) | Junction field effect transistor cell with lateral channel region | |
JP2022100379A (ja) | 半導体装置とその製造方法 | |
JP7188971B2 (ja) | 半導体装置とその製造方法 | |
JP2006086549A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP7052659B2 (ja) | 窒化物半導体装置とその製造方法 | |
JP7139820B2 (ja) | 窒化物半導体装置とその製造方法 | |
JP7120886B2 (ja) | スイッチング素子の製造方法 | |
JP7181045B2 (ja) | 窒化物半導体装置の製造方法 | |
JP7115145B2 (ja) | 半導体装置の製造方法 | |
JP2022093077A (ja) | 半導体装置とその製造方法 | |
JP2020080369A (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200401 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210415 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220314 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7052659 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |