JP2020017692A - 電子部品パッケージ - Google Patents

電子部品パッケージ Download PDF

Info

Publication number
JP2020017692A
JP2020017692A JP2018141111A JP2018141111A JP2020017692A JP 2020017692 A JP2020017692 A JP 2020017692A JP 2018141111 A JP2018141111 A JP 2018141111A JP 2018141111 A JP2018141111 A JP 2018141111A JP 2020017692 A JP2020017692 A JP 2020017692A
Authority
JP
Japan
Prior art keywords
electronic component
plating layer
sensor
component chip
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018141111A
Other languages
English (en)
Inventor
永福 蔡
Yongfu Cai
永福 蔡
州平 宮崎
Shuhei Miyazaki
州平 宮崎
和真 山脇
Kazuma Yamawaki
和真 山脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2018141111A priority Critical patent/JP2020017692A/ja
Priority to US16/407,623 priority patent/US11569143B2/en
Priority to CN201910427721.3A priority patent/CN110767644A/zh
Priority to DE102019114490.6A priority patent/DE102019114490A1/de
Publication of JP2020017692A publication Critical patent/JP2020017692A/ja
Priority to US18/090,664 priority patent/US20230140621A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Measuring Magnetic Variables (AREA)
  • Measuring Fluid Pressure (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】より動作信頼性に優れる電子部品パッケージを提供する。【解決手段】この電子部品パッケージは、第１の面と第２の面とを含むベース部と、第１の面を覆う第１のめっき層と、その第１のめっき層上に第１の絶縁層を介して設けられた第１の電子部品チップと、第２の面を覆う第２のめっき層と、その第２のめっき層上に第２の絶縁層を介して設けられた第２の電子部品チップとを有する電子部品モジュールを備える。ここで、第１のめっき層および第２のめっき層は、Ａｇ（銀）よりもイオンマイグレーション現象を生じにくい第１の金属材料を有する。【選択図】図１

Description

本発明は、一のリードフレームに２以上の電子部品チップが設けられた電子部品パッケージに関する。
近年、電子機器等に搭載されるセンサ装置などの電子部品パッケージにおいて、動作系統の冗長化を図るようにした技術が提案されている（例えば特許文献１参照）。
特開２０１７−１９１０９３号公報
ところで、このような電子部品パッケージに対し、動作信頼性のさらなる向上が求められつつある。
したがって、より動作信頼性に優れる電子部品パッケージを提供することが望まれる。
本発明の一実施態様としての電子部品パッケージは、第１の面と第２の面とを含むベース部と、第１の面を覆う第１のめっき層と、その第１のめっき層上に、第１の絶縁層を介して設けられた第１の電子部品チップと、第２の面を覆う第２のめっき層と、その第２のめっき層上に、第２の絶縁層を介して設けられた第２の電子部品チップと を備える。第１のめっき層および第２のめっき層は、Ａｇ（銀）よりもイオンマイグレーション現象を生じにくい第１の金属材料を有する。
本発明の一実施態様としての電子部品パッケージでは、第１のめっき層および第２のめっき層が、いずれも、Ａｇ（銀）よりもイオンマイグレーション現象を生じにくい金属材料を有する。このため、その金属材料が、それらを覆う第１の絶縁層および第２の絶縁層へ浸透し、第１の絶縁層および第２の絶縁層の絶縁性を破壊することが生じにくい。
本発明の一実施態様としての電子部品パッケージによれば、より動作信頼性に優れる。
本発明の一実施の形態としてのセンサパッケージの全体構成例を表す断面図である。 図１に示したセンサモジュールの構成例を表すブロック図である。 本発明の第１の変形例としての磁気検出装置の全体構成を表す断面図である。 本発明の第２の変形例としての磁気検出装置の全体構成を表す断面図である。 本発明の第３の変形例としての磁気検出装置の全体構成を表す断面図である。 本発明の第４の変形例としての磁気検出装置の全体構成を表す断面図である。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．一実施の形態
一体のめっき層に覆われたベース部の両面に、それぞれ絶縁層を介してセンサチップが設けられた一対のセンサモジュールを備えたセンサパッケージの例。
２．変形例
２．１ ベース部の両面に、それぞれめっき層と絶縁層とを介してセンサチップが設けられた一対のセンサモジュールを備えたセンサパッケージの例。
２．２ めっき層に覆われたベース部の片面に、共通の絶縁層を介して一対のセンサチップが設けられたセンサモジュールを備えたセンサパッケージの例。
２．３ めっき層に覆われていないベース部の両面に、それぞれ絶縁層を介して一対のセンサチップが設けられたセンサモジュールを備えたセンサパッケージの例。
２．４ モールドの内側に空隙を設け、その空隙にセンサなどを配置するようにしたセンサパッケージの例。
３．その他の変形例
＜１．一実施の形態＞
［センサパッケージ１の構成］
最初に、図１を参照して、本発明における一実施の形態としてのセンサパッケージ１の構成について説明する。図１は、センサパッケージ１の全体構成例を表す断面模式図である。このセンサパッケージ１は、例えば磁場の変化を検出する磁気センサであり、本発明の「電子部品パッケージ」に対応する一具体例である。
図１に示したように、センサパッケージ１は、モールド７に埋設されたセンサモジュール２と、リード３，４と、ワイヤ５，６とを備えている。但し、リード３，４は、各々の一端がモールド７に埋設され、各々の他端はモールド７の外部に引き出されている。モールド７は、例えば絶縁性樹脂により構成されている。絶縁性樹脂としては、例えばマトリックス樹脂としてエポキシ樹脂に、充填材として主にシリカフィラーを分散させた熱硬化性樹脂が挙げられる。なお、センサパッケージ１は、本発明の「電子部品パッケージ」に対応する一具体例である。また、モールド７は、本発明の「保護膜」に対応する一具体例である。本発明の「保護膜」の構成材料として、上述の絶縁性樹脂のほか、セラミックやガラスを用いてもよい。
［センサモジュール２の構成］
図１に示したように、センサモジュール２は、ベース部１１と、めっき層１２と、絶縁層１３および絶縁層１４と、電子部品チップＣ１および電子部品チップＣ２とを有している。図２のブロック図は、センサモジュール２の構成例を表している。
（ベース部１１）
ベース部１１は、例えば銅などの導電性材料からなる板部材もしくは箔部材であり、互いに反対側に位置する面１１Ａおよび面１１Ｂを含んでいる。
（めっき層１２）
めっき層１２は、面１１Ａおよび面１１Ｂを含むベース部１１の表面を一体に覆う、金属材料からなる被膜である。
めっき層１２は、Ａｇ（銀）よりもイオンマイグレーション現象を生じにくい金属材料、具体的には、Ａｕ（金），Ｐｄ（パラジウム）およびＮｉ（ニッケル）のうちの少なくとも１種を含む金属材料を有しているとよい。また、めっき層１２は、上記金属材料からなる単層構造を有していてもよいし、複数層が積層されてなる多層構造を有していてもよい。多層構造としては、例えばＮｉ／Ａｕの２層構造、ＮｉＰ／Ａｕの２層構造、またはＮｉ／Ｐｄ／Ａｕの３層構造などが好ましい。なお、めっき層１２は、本発明の「第１のめっき層」と「第２のめっき層」とが一体に形成されたものに対応する一具体例である。
また、めっき層１２についてのイオンマイグレーションの評価は、例えばＨＡＳＴ（Highly Accelerated Temperature Humidity Stress Test）と呼ばれる不飽和型の加圧水蒸気試験により行うことができる。具体的な試験条件は、例えばＩＥＣ（国際電気標準会議）の規格Ｎｏ．６００６８−２−６６−６０７４９に定められている。本実施の形態でいう、「Ａｇ（銀）よりもイオンマイグレーション現象を生じにくい金属材料」とは、１１０±２℃の温度範囲および８５±５％ＲＨの湿度範囲において１９２時間に亘ってＨＡＳＴを実施した場合、または１３０±２℃の温度範囲および８５±５％ＲＨの湿度範囲において９６時間に亘ってＨＡＳＴを実施した場合に、Ａｇ（銀）と比較して故障に至るまでの時間が長い、または故障に至らないような金属材料をいう。
（絶縁層１３および絶縁層１４）
絶縁層１３は、めっき層１２のうち、ベース部１１の面１１Ａを覆う部分の上に設けられている。一方、絶縁層１４は、めっき層１２のうち、ベース部１１の面１１Ｂを覆う部分の上に設けられている。絶縁層１３および絶縁層１４は、いずれも、例えば絶縁性接着フィルム（ＤＡＦ：Die Attach Film）である。したがって、絶縁層１３および絶縁層１４は、めっき層１２により覆われたベース部１１に電子部品チップＣ１および電子部品チップＣ２をそれぞれ接着固定している。また、電子部品チップＣ１と電子部品チップＣ２とは、絶縁層１３と、絶縁層１４と、センサモジュール２の全体を封止するモールド７との存在により、相互に電気的に分離されている。
（電子部品チップＣ１および電子部品チップＣ２）
図１に示したように、電子部品チップＣ１は、めっき層１２上に、絶縁層１３を介して設けられている。図１および図２に示したように、電子部品チップＣ１は、特定用途集積回路（ＡＳＩＣ：application specific integrated circuit）１５と、センサ素子１７と、パッドＰ１とを含んでいる。なお、図示しないが、センサ素子１７とＡＳＩＣ１５とは電気的に接続されている。また、図１に示したように、電子部品チップＣ２は、めっき層１２上に、絶縁層１４を介して設けられている。図１および図２に示したように、電子部品チップＣ２は、ＡＳＩＣ１６と、センサ素子１８と、パッドＰ２とを含んでいる。なお、図示しないが、センサ素子１８とＡＳＩＣ１６とは電気的に接続されている。センサ素子１８とＡＳＩＣ１６との電気的な接続は、例えば導電性ワイヤや、めっき膜などの導電性薄膜などを用いてなされている。それらの導電性ワイヤおよび導電性薄膜は、例えばＡｕ（金），Ａｌ（アルミニウム），Ｃｕ（銅）などの金属を有している。さらに、図２に示したように、センサパッケージ１では、電子部品チップＣ１に対し電力を供給する電源Ｖｃｃ１と、電子部品チップＣ２に対し電力を供給する電源Ｖｃｃ２とがそれぞれ接続されるようになっている。電源Ｖｃｃ１は、電子部品チップＣ１におけるＡＳＩＣ１５およびセンサ素子１７にそれぞれ接続されている。電源Ｖｃｃ２は、電子部品チップＣ２におけるＡＳＩＣ１６およびセンサ素子１８にそれぞれ接続されている。
電子部品チップＣ１、ＡＳＩＣ１５およびセンサ素子１７は、それぞれ、本発明の「第１の電子部品チップ」、「第１の特定用途集積回路」および「第１のセンサ」に対応する一具体例である。同様に、電子部品チップＣ２、ＡＳＩＣ１６およびセンサ素子１８は、それぞれ、本発明の「第２の電子部品チップ」、「第２の特定用途集積回路」および「第２のセンサ」に対応する一具体例である。
（センサ素子１７およびセンサ素子１８）
センサ素子１７およびセンサ素子１８は、例えば磁性体の変位に伴う外部磁場の変化を検出する磁気センサであり、例えばホール素子、異方性磁気抵抗効果（ＡＭＲ：Anisotropic Magneto-Resistive effect）素子、巨大磁気抵抗効果（ＧＭＲ：Giant Magneto-Resistive effect）素子、またはトンネル磁気抵抗効果（ＴＭＲ：Tunnel Magneto-Resistance effect）素子などを含む。センサ素子１７およびセンサ素子１８は、それぞれ、外部磁場の変化に伴う検出信号をＡＳＩＣ１５およびＡＳＩＣ１６に向けて送信するようになっている。
（ＡＳＩＣ１５およびＡＳＩＣ１６）
図２に示したように、ＡＳＩＣ１５は、例えばＡ／Ｄ変換部１５１と、演算部１５２と、通信部１５３とを有している。Ａ／Ｄ変換部１５１は、センサ素子１７からの検出信号をディジタル変換し、演算部１５２へ出力するようになっている。演算部１５２は、ディジタル変換されたセンサ素子１７からの検出信号に基づき、例えば磁性体の変位量を演算して求め、その演算結果を通信部１５３へ出力するようになっている。通信部１５３は、演算部１５２からの演算結果に係る出力信号を生成し、パッドＰ１を介して外部へ出力するようになっている。同様に、ＡＳＩＣ１６は、例えばＡ／Ｄ変換部１６１と、演算部１６２と、通信部１６３とを有している。Ａ／Ｄ変換部１６１は、センサ素子１８からの検出信号をディジタル変換し、演算部１６２へ出力するようになっている。演算部１６２は、ディジタル変換されたセンサ素子１８からの検出信号に基づき、例えば磁性体の変位量を演算して求め、その演算結果を通信部１６３へ出力するようになっている。通信部１６３は、演算部１６２からの演算結果に係る出力信号を生成し、パッドＰ２を介して外部へ出力するようになっている。
リード３は、電子部品チップＣ１からの出力信号を外部に引き出すための導電性部材であり、例えばＣｕ（銅）などの高導電性材料からなるコア３Ａと、その周囲を覆うように形成されたクラッド３Ｂとを有している。クラッド３Ｂは、例えばめっき層１２と同じ構造を有するめっき層である。モールド７に埋設されたリード３の一端がワイヤ５を介してパッドＰ１と接続されている。
リード４は、電子部品チップＣ２からの出力信号を外部に引き出すための導電性部材であり、例えばＣｕ（銅）などの高導電性材料からなるコア４Ａと、その周囲を覆うように形成されたクラッド４Ｂとを有している。クラッド４Ｂは、例えばめっき層１２と同じ構造を有するめっき層である。モールド７に埋設されたリード４の一端がワイヤ６を介してパッドＰ２と接続されている。
［センサパッケージ１の効果］
このセンサパッケージ１は、一のベース部１１に、互いに電気的に絶縁された電子部品チップＣ１および電子部品チップＣ２を設けるようにした。さらに、電子部品チップＣ１および電子部品チップＣ２のそれぞれに対し異なる電源Ｖｃｃ１および電源Ｖｃｃ２から個別に電力供給を行うようにした。このため、例えば磁性体の変位に伴う、センサパッケージ１に及ぶ外部磁場の変化を、電子部品チップＣ１と電子部品チップＣ２とで互いに独立して検出することができる。したがって、このセンサパッケージ１では動作系統の冗長化が実現される。すなわち、センサパッケージ１では、例えば通常時には電子部品チップＣ１のみを稼働させ、電子部品チップＣ１を予備として待機させることができる。センサパッケージ１では、電子部品チップＣ１の故障が疑われる場合などには、予備としての電子部品チップＣ２を稼働させることができる。
また、センサパッケージ１では、ベース部１１の表面、すなわち、面１１Ａおよび面１１Ｂを、Ａｇ（銀）よりもイオンマイグレーション現象を生じにくい金属材料を有するめっき層１２により覆うようにした。ここで、電子部品チップＣ１の使用電圧と電子部品チップＣ２の使用電圧とが異なると、電子部品チップＣ１のＡＳＩＣ１５の電位と電子部品チップＣ２のＡＳＩＣ１６の電位との間に電位差が生じることとなる。そうした状況において、例えばめっき層１２がＡｇ（銀）を含む金属材料により形成されている場合、温度条件や湿度条件によっては、イオンマイグレーション現象が発生することが懸念される。すなわち、めっき層１２に含まれるＡｇ（銀）が絶縁層１３または絶縁層１４を透過してＡＳＩＣ１５またはＡＳＩＣ１６へ移動する可能性がある。このようなイオンマイグレーションが発生すると絶縁層１３および絶縁層１４の電気絶縁性が損なわれてリーク電流が発生するので、電子部品チップＣ１および電子部品チップＣ２における正常動作が期待できない。これに対し、本実施の形態のセンサパッケージ１では、めっき層１２をＡｇ（銀）により形成した場合と比較して、めっき層１２を構成する上記金属材料が、絶縁層１３および絶縁層１４へ浸透し、絶縁層１３および絶縁層１４の絶縁性を破壊することが生じにくい。したがって、電子部品チップＣ１の使用電圧と電子部品チップＣ２の使用電圧とが異なる場合であっても、電子部品チップＣ１および電子部品チップＣ２における正常動作が維持される。よって、センサパッケージ１は、より動作信頼性に優れる。
＜２．変形例＞
（２．１ 第１の変形例）
［センサパッケージ１Ａの構成］
図３は、本発明の第１の変形例としてのセンサパッケージ１Ａの全体構成例を表す断面図である。上記実施の形態としてのセンサパッケージ１では、ベース部１１の周囲を一体に覆うめっき層１２を備えるようにした。これに対し、本変形例としてのセンサパッケージ１Ａのセンサモジュール２Ａでは、例えばベース部１１の前面である面１１Ａを覆うめっき層１２Ａと、ベース部１１の背面である面１１Ｂを覆うめっき層１２Ｂとが、互いに分離して設けられている。この点を除き、センサパッケージ１Ａは、センサパッケージ１と実質的に同じ構成を有する。
［センサパッケージ１Ａの作用効果］
本変形例としてのセンサパッケージ１Ａにおいても、上記実施の形態のセンサパッケージ１と同様の効果が得られる。そのうえ、本変形例としてのセンサパッケージ１Ａでは、互いに分離されためっき層１２Ａとめっき層１２Ｂとを設けるようにしたので、めっき層１２Ａの構成材料とめっき層１２Ｂとの構成材料が異なるようにすることができる。めっき層１２Ａの形成とめっき層１２Ｂの形成とを別々の工程で行うこともできる。
（２．２ 第２の変形例）
［センサパッケージ１Ｂの構成］
図４は、本発明の第２の変形例としてのセンサパッケージ１Ｂの全体構成例を表す断面図である。上記実施の形態としてのセンサパッケージ１では、ベース部１１の一方の面１１Ａ上に電子部品チップＣ１を設け、ベース部１１の他方の面１１Ｂ上に電子部品チップＣ２を設けるようにした。これに対し、本変形例としてのセンサパッケージ１Ｂのセンサモジュール２Ｂでは、面１１Ａ上に、一の絶縁層１９を介して電子部品チップＣ１および電子部品チップＣ２の双方を設けるようにしたものである。この点を除き、センサパッケージ１Ｂは、センサパッケージ１と実質的に同じ構成を有する。
［センサパッケージ１Ｂの作用効果］
本変形例としてのセンサパッケージ１Ｂにおいても、上記実施の形態のセンサパッケージ１と同様の効果が得られる。また、センサパッケージ１Ｂによれば、その厚さをセンサパッケージ１の厚さよりも薄くすることができる。
（２．３ 第３の変形例）
［センサパッケージ１Ｃの構成］
図５は、本発明の第３の変形例としてのセンサパッケージ１Ｃの全体構成例を表す断面図である。上記実施の形態としてのセンサパッケージ１では、ベース部１１を覆うようにめっき層１２を設け、そのめっき層１２上に電子部品チップＣ１および電子部品チップＣ２を設けるようにした。これに対し、本変形例としてのセンサパッケージ１Ｃのセンサモジュール２Ｃでは、面１１Ａ上に絶縁層１３を介して電子部品チップＣ１が設けられると共に、面１１Ｂ上に絶縁層１４を介して電子部品チップＣ２が設けられている。この点を除き、センサパッケージ１Ｃは、センサパッケージ１と実質的に同じ構成を有する。
［センサパッケージ１Ｃの作用効果］
本変形例としてのセンサパッケージ１Ｃにおいても、センサパッケージ１と同様の効果が得られる。すなわち、このセンサパッケージ１Ｃでは、一のベース部１１に、互いに電気的に絶縁された電子部品チップＣ１および電子部品チップＣ２を設けるようにした。さらに、電子部品チップＣ１および電子部品チップＣ２のそれぞれに対し異なる電源Ｖｃｃ１および電源Ｖｃｃ２から個別に電力供給を行うようにした。このため、例えば磁性体の変位に伴う、センサパッケージ１Ｃに及ぶ外部磁場の変化を、電子部品チップＣ１と電子部品チップＣ２とで互いに独立して検出することができる。したがって、このセンサパッケージ１Ｃでは動作系統の冗長化が実現される。すなわち、センサパッケージ１では、例えば通常時には電子部品チップＣ１のみを稼働させ、電子部品チップＣ１を予備として待機させることができる。センサパッケージ１Ｃでは、電子部品チップＣ１の故障が疑われる場合などには、予備としての電子部品チップＣ２を稼働させることができる。
また、本変形例としてのセンサパッケージ１Ｃでは、ベース部１１の表面、すなわち、面１１Ａおよび面１１Ｂをめっき層により覆うことなく、絶縁層１３，１４を設けるようにした。このため、めっき層を構成する金属のイオンマイグレーション現象に起因する、ベース部１１、電子部品チップＣ１および電子部品チップＣ２の相互間の短絡が回避される。
（２．４ 第４の変形例）
［センサパッケージ１Ｄの構成］
図６は、本発明の第３の変形例としてのセンサパッケージ１Ｄの全体構成例を表す断面図である。上記実施の形態としてのセンサパッケージ１では、センサモジュール２などを、モールド７により密に覆うようにした。これに対し、本変形例としてのセンサパッケージ１Ｄでは、モールド７Ａの内部に空隙７Ｖを設け、その空隙７Ｖに、センサモジュール２およびワイヤ５，６を設けるようにした。この点を除き、センサパッケージ１Ｄは、センサパッケージ１と実質的に同じ構成を有する。なお、モールド７Ａは、本発明の「保護膜」に対応する一具体例である。
［センサパッケージ１Ｄの作用効果］
本変形例としてのセンサパッケージ１Ｄにおいても、センサパッケージ１と同様の効果が得られる。加えて、センサパッケージ１Ｄによれば、モールド７Ａの内部の空隙７Ｖにセンサモジュール２Ｄおよびワイヤ５，６を設けるようにしたので、センサモジュール２やワイヤ５，６をモールド７Ａから離間させることができる。このため、例えば環境温度の変化に伴うモールド７Ａの膨張収縮が生じた場合であっても、応力がセンサ素子１７，１８に印加されるのを回避することができる。センサ素子１７，１８がモールド７Ａと接している場合、熱膨張係数の相違によりセンサ素子１７，１８に応力が印加され、その応力の大きさによってはセンサ素子１７，１８における検出精度が低下するおそれがある。しかしながら、本変形例のセンサパッケージ１Ｄのように、少なくともセンサ素子１７，１８とモールド７Ａとが離間していることにより、モールド７Ａに起因する応力がセンサ素子１７，１８に及ぶのを防ぐことができる。
なお、図６に示したセンサパッケージ１Ｄでは、センサモジュール２と、ワイヤ５，６とが全て空隙７Ｖに収容されるようにしたが、本開示はこれに限定されるものではない。具体的には、少なくともセンサ素子１７，１８がモールド７Ａと触れることなく空隙７Ｖに収容されているとよい。さらに、ＡＳＩＣ１５，１６がモールド７Ａと触れることなく空隙７Ｖに収容されているとより好ましい。仮にモールド７ＡがＡＳＩＣ１５，１６と接している場合、モールド７Ａの熱膨張係数とＡＳＩＣ１５，１６の熱膨張係数との差によりＡＳＩＣ１５，１６に歪みが生じ、間接的にセンサ素子１７，１８に応力が印加されることがある。しかし、ＡＳＩＣ１５，１６がモールド７Ａから離間していれば、そのような間接的な応力の印加を避けることができる。さらに、同様の理由から、センサ素子１７，１８およびＡＳＩＣ１５，１６に加えてワイヤ５，６がモールド７Ａと触れることなく空隙７Ｖに収容されているとよりいっそう好ましい。
＜３．その他の変形例＞
以上、いくつかの実施の形態および変形例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態等では、センサ素子としてＴＭＲ素子を例示し、磁性体の変位に伴う外部磁場の変化を検出するセンサパッケージについて説明したが、本発明の電子部品パッケージはこれに限定されるものではない。本発明の電子部品パッケージは、例えば、電流検知装置、回転検知装置、相対位置検知装置、磁気コンパスまたは磁気スイッチなどの、他の物理量を検出するセンサデバイスであってもよい。本発明の電子部品パッケージは、さらに、半導体メモリなどの電子部品のほか、コンデンサ、インダクタまたは抵抗などの受動部品を含むパッケージであってもよい。
また、図１などに示したセンサパッケージにおける各構成要素の形状、寸法、および配置位置などは、あくまでも例示であって、それに限定されるものではない。また、図１などに示したセンサパッケージにおける各構成要素の全てを備えている必要なないし、図示しない他の構成要素を備えていてもよい。
また、上記実施の形態等では、電子部品チップを２つ設ける場合を例示したが、３以上の電子部品チップを備えるようにしてもよい。
１，１Ａ〜１Ｄ…センサパッケージ、２…センサモジュール、３，４…リード、３Ａ，４Ａ…コア、３Ｂ，４Ｂ…クラッド、５，６…ワイヤ、７，７Ａ…モールド、７Ｖ…空隙、１１…ベース部、１２…めっき層、１３，１４，１９…絶縁層、１５，１６…ＡＳＩＣ，１７，１８…センサ素子、Ｃ１，Ｃ２…電子部品チップ、Ｐ１，Ｐ２…パッド。

Claims (13)

  1. 第１の面と第２の面とを含むベース部と、
    前記第１の面を覆う第１のめっき層と、
    前記第１のめっき層上に、第１の絶縁層を介して設けられた第１の電子部品チップと、
    前記第２の面を覆う第２のめっき層と、
    前記第２のめっき層上に、第２の絶縁層を介して設けられた第２の電子部品チップと
    を備え、
    前記第１のめっき層および前記第２のめっき層は、Ａｇ（銀）よりもイオンマイグレーション現象を生じにくい第１の金属材料を有する
    電子部品パッケージ。
  2. 前記第１の金属材料は、Ａｕ（金），Ｐｄ（パラジウム）およびＮｉ（ニッケル）のうちの少なくとも１種を含む
    請求項１記載の電子部品パッケージ。
  3. 前記第１のめっき層と前記第２のめっき層とは一体に形成されている
    請求項１または請求項２に記載の電子部品パッケージ。
  4. 第１の面と第２の面とを含むベース部と、
    前記第１の面の上に、第１の絶縁層を介して設けられた第１の電子部品チップと、
    前記第２の面の上に、第２の絶縁層を介して設けられた第２の電子部品チップと
    を備えた
    電子部品パッケージ。
  5. 前記第１の電子部品チップは、第１の特定用途集積回路（ＡＳＩＣ）と、第１のセンサとを含む
    請求項１から請求項４のいずれか１項に記載の電子部品パッケージ。
  6. 前記第２の電子部品チップは、第２の特定用途集積回路（ＡＳＩＣ）と、第２のセンサとを含む
    請求項１から請求項５のいずれか１項に記載の電子部品パッケージ。
  7. 前記第１の絶縁層および前記第２の絶縁層は、いずれも、絶縁性接着フィルムである
    請求項１から請求項６のいずれか１項に記載の電子部品パッケージ。
  8. 前記ベース部において、前記第１の面と前記第２の面とは、互いに反対側に位置する
    請求項１から請求項７のいずれか１項に記載の電子部品パッケージ。
  9. 前記ベース部から離間した位置に設けられた第１のリードと、
    前記第１のリードの表面を覆う第３のめっき層と、
    前記第３のめっき層と前記第１の電子部品チップの第１の端子とを繋ぐ第１の導線と
    をさらに備えた
    請求項１から請求項８のいずれか１項に記載の電子部品パッケージ。
  10. 前記ベース部および前記第１のリードから離間した位置に設けられた第２のリードと、
    前記第２のリードの表面を覆う第４のめっき層と、
    前記第４のめっき層と前記第２の電子部品チップの第２の端子とを繋ぐ第２の導線と
    をさらに備えた
    請求項９記載の電子部品パッケージ。
  11. 前記第１の電子部品チップと、前記第２の電子部品チップと、前記第１のリードの一部と、前記第３のめっき層の一部と、前記第１の導線と、前記第２のリードの一部と、前記第４のめっき層の一部と、前記第２の導線とを覆う保護膜と
    をさらに備えた
    請求項１０記載の電子部品パッケージ。
  12. 前記保護膜は、自らの内部に空隙を有しており、
    前記第１の電子部品チップは、第１の特定用途集積回路（ＡＳＩＣ）と、第１のセンサとを含み、
    前記第２の電子部品チップは、第２の特定用途集積回路（ＡＳＩＣ）と、第２のセンサとを含み、
    少なくとも前記第１のセンサおよび前記第２のセンサは、前記空隙に設けられている
    請求項１１記載の電子部品パッケージ。
  13. 前記第３のめっき層および前記第４のめっき層は、Ａｇ（銀）よりもイオンマイグレーション現象を生じにくい第２の金属材料を有する
    請求項１０から請求項１２のいずれか１項に記載の電子部品パッケージ。
JP2018141111A 2018-07-27 2018-07-27 電子部品パッケージ Pending JP2020017692A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018141111A JP2020017692A (ja) 2018-07-27 2018-07-27 電子部品パッケージ
US16/407,623 US11569143B2 (en) 2018-07-27 2019-05-09 Electronic component package
CN201910427721.3A CN110767644A (zh) 2018-07-27 2019-05-22 电子元器件封装件
DE102019114490.6A DE102019114490A1 (de) 2018-07-27 2019-05-29 Baugruppe für elektronische bauteile
US18/090,664 US20230140621A1 (en) 2018-07-27 2022-12-29 Electronic component package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018141111A JP2020017692A (ja) 2018-07-27 2018-07-27 電子部品パッケージ

Publications (1)

Publication Number Publication Date
JP2020017692A true JP2020017692A (ja) 2020-01-30

Family

ID=69148784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018141111A Pending JP2020017692A (ja) 2018-07-27 2018-07-27 電子部品パッケージ

Country Status (4)

Country Link
US (2) US11569143B2 (ja)
JP (1) JP2020017692A (ja)
CN (1) CN110767644A (ja)
DE (1) DE102019114490A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7061247B1 (ja) * 2020-12-28 2022-04-28 松田産業株式会社 ニッケル電解めっき皮膜及びめっき構造体
JP2022149643A (ja) * 2021-03-25 2022-10-07 三菱電機株式会社 磁気検出装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5111374A (ja) * 1974-07-19 1976-01-29 Hitachi Ltd Aruminiumubeesuriidofureemu
JPH01272144A (ja) * 1988-04-25 1989-10-31 Hitachi Ltd 半導体装置とその組立方法
JPH07335826A (ja) * 1994-04-15 1995-12-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH10506226A (ja) * 1994-06-28 1998-06-16 インテル・コーポレーション オフセット・ワイヤ・ボンディング及びサポート・ブロック・キャビティを使用する両面ワイヤ・ボンディング集積回路チップ・パッケージの製造
JP2001185670A (ja) * 1999-12-10 2001-07-06 Texas Instr Inc <Ti> リードフレームとその製法
JP2004022973A (ja) * 2002-06-19 2004-01-22 Kyocera Corp セラミック回路基板および半導体モジュール
US6927482B1 (en) * 2003-10-01 2005-08-09 General Electric Company Surface mount package and method for forming multi-chip microsensor device
KR20100006104A (ko) * 2008-07-08 2010-01-18 삼성전자주식회사 반도체 패키지
JP2014529743A (ja) * 2011-08-30 2014-11-13 ジャンス マルチディメンション テクノロジー シーオー．， エルティーディー ３軸磁場センサ
JP2017173310A (ja) * 2016-02-29 2017-09-28 メレクシス・テクノロジーズ・ナムローゼフェンノートシャップ 劣悪な媒体用途のための半導体圧力センサ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988536A (en) * 1974-12-30 1976-10-26 Moricca Anthony C Scanning apparatus for television display or pick-up
KR100317648B1 (ko) * 1998-08-26 2002-02-19 윤종용 절연접착테이프에의하여다이접착되는반도체소자및다이접착방법그리고그장치
JP2001015644A (ja) 1999-06-28 2001-01-19 Toshiba Corp 半導体パッケージ及びその製造方法
JP3839267B2 (ja) * 2001-03-08 2006-11-01 株式会社ルネサステクノロジ 半導体装置及びそれを用いた通信端末装置
TWI290365B (en) * 2002-10-15 2007-11-21 United Test Ct Inc Stacked flip-chip package
US20100007007A1 (en) 2008-07-08 2010-01-14 Samsung Electronics Co., Ltd Semiconductor package
JP5324191B2 (ja) * 2008-11-07 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
JP5264939B2 (ja) 2011-01-14 2013-08-14 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
JP6129659B2 (ja) * 2013-06-25 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7035317B2 (ja) 2016-04-06 2022-03-15 株式会社デンソー 回転検出装置、および、これを用いた電動パワーステアリング装置
JP6951838B2 (ja) * 2016-08-29 2021-10-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5111374A (ja) * 1974-07-19 1976-01-29 Hitachi Ltd Aruminiumubeesuriidofureemu
JPH01272144A (ja) * 1988-04-25 1989-10-31 Hitachi Ltd 半導体装置とその組立方法
JPH07335826A (ja) * 1994-04-15 1995-12-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH10506226A (ja) * 1994-06-28 1998-06-16 インテル・コーポレーション オフセット・ワイヤ・ボンディング及びサポート・ブロック・キャビティを使用する両面ワイヤ・ボンディング集積回路チップ・パッケージの製造
JP2001185670A (ja) * 1999-12-10 2001-07-06 Texas Instr Inc <Ti> リードフレームとその製法
JP2004022973A (ja) * 2002-06-19 2004-01-22 Kyocera Corp セラミック回路基板および半導体モジュール
US6927482B1 (en) * 2003-10-01 2005-08-09 General Electric Company Surface mount package and method for forming multi-chip microsensor device
KR20100006104A (ko) * 2008-07-08 2010-01-18 삼성전자주식회사 반도체 패키지
JP2014529743A (ja) * 2011-08-30 2014-11-13 ジャンス マルチディメンション テクノロジー シーオー．， エルティーディー ３軸磁場センサ
JP2017173310A (ja) * 2016-02-29 2017-09-28 メレクシス・テクノロジーズ・ナムローゼフェンノートシャップ 劣悪な媒体用途のための半導体圧力センサ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7061247B1 (ja) * 2020-12-28 2022-04-28 松田産業株式会社 ニッケル電解めっき皮膜及びめっき構造体
JP7096955B1 (ja) * 2020-12-28 2022-07-06 松田産業株式会社 Ｎｉ電解めっき皮膜を備えるめっき構造体及び該めっき構造体を含むリードフレーム
WO2022145290A1 (ja) * 2020-12-28 2022-07-07 松田産業株式会社 Ｎｉ電解めっき皮膜を備えるめっき構造体及び該めっき構造体を含むリードフレーム
JP2022149643A (ja) * 2021-03-25 2022-10-07 三菱電機株式会社 磁気検出装置

Also Published As

Publication number Publication date
CN110767644A (zh) 2020-02-07
US20230140621A1 (en) 2023-05-04
US20200035574A1 (en) 2020-01-30
US11569143B2 (en) 2023-01-31
DE102019114490A1 (de) 2020-01-30

Similar Documents

Publication Publication Date Title
US10753963B2 (en) Current sensor isolation
US20230140621A1 (en) Electronic component package
JP2009520195A (ja) 磁界センサ配置および磁界非接触測定方法
US10324143B2 (en) Apparatus for redundantly measuring a magnetic field
US10308502B2 (en) Semiconductor pressure sensor for harsh media application
EP3185019B1 (en) Method of making a current sensor and current sensor
JP2011080970A (ja) 多相電流の検出装置
US20170222131A1 (en) Hall-effect sensor isolator
US10180468B2 (en) Chip package, a chip package system, a method of manufacturing a chip package, and a method of operating a chip package
US20190250049A1 (en) Heat flux sensor module and method of manufacturing same
US20230326839A1 (en) Electronic component package
US7677109B2 (en) Pressure sense die pad layout and method for direct wire bonding to programmable compensation integrated circuit die
US6573608B2 (en) Semiconductor device with layered semiconductor chips
JP2010133737A (ja) 電流センサ装置、及び電流センサ自己診断装置
CN112242387B (zh) 电子元器件封装件
JP5593704B2 (ja) 磁気検出素子、および、これを用いた回転角度検出装置ならびにストローク量検出装置
US20120212219A1 (en) Magnetic sensor and manufacturing method thereof
US11150276B2 (en) Current detection device
CN114487556B (zh) 一种电流传感器
JP4029376B2 (ja) 磁気式センサーとその製造方法、およびエンコーダー
CN215493794U (zh) 隔离式电流传感器芯片
US20240044946A1 (en) Leadless current sensor package with high isolation
JP2020148614A (ja) 電流検出装置
JP2015200546A (ja) センサ構造
JP2017120204A (ja) 磁気センサモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190605

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190610

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200728