JP2019523597A - アナログ及び/又はデジタル回路のpvt変動を補償するための補償装置 - Google Patents
アナログ及び/又はデジタル回路のpvt変動を補償するための補償装置 Download PDFInfo
- Publication number
- JP2019523597A JP2019523597A JP2019503345A JP2019503345A JP2019523597A JP 2019523597 A JP2019523597 A JP 2019523597A JP 2019503345 A JP2019503345 A JP 2019503345A JP 2019503345 A JP2019503345 A JP 2019503345A JP 2019523597 A JP2019523597 A JP 2019523597A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- voltage
- current
- compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
Description
Theory and Spplication”,IEEE,J.Solid State Circuits,Vol.23,no.3,pp.774−783,June1998に記載されている。この場合、適応性のある基準電圧VREF1が、直列に積層され、ダイオード接続された2つのNMOSトランジスタ及びPMOSトランジスタに所定の電流Iを供給することによって生成される。当該生成された基準電圧VREF1は、NMOSトランジスタTNの閾値電圧VthとPMOSトランジスタTpの閾値電圧VthとこれらのMOSトランジスタの反転係数に依存する項との合計に相当する。したがって、トランジスタTN及びTPの同じ技術の複数のトランジスタから成り、ユニティゲインバッファ10の出力(VREG1=VREF1)によって電力供給される論理ゲートとしてのデジタル回路が、これらのトランジスタの(約1/2VREFのゲート・ソース電圧に対応する)遷移速度を若干制御する切換点で同様な電流によって通電される。
−1つの第1端子と、
−1つの第2端子と、
−1つの第3端子と、
−1つの第4端子とを有する1つのトランジスタを備える。
−当該反転入力端子が、当該電流生成モジュールと当該トランジスタの当該第3端子とに接続されていて、
−当該非反転入力端子が、当該第1供給源に接続されていて、
−当該出力端子が、当該第4端子に接続されていて、
当該第2供給源が、当該トランジスタの当該第1端子に接続されている。
−当該非反転入力端子が、当該電流生成モジュールと当該トランジスタの当該第1端子とに接続されていて、
−当該反転入力端子が、当該第2供給源又は当該トランジスタの飽和を保証する電圧に接続されていて、
−当該出力端子が、当該第4端子に接続されていて、
当該第1供給源が、当該トランジスタの当該第3端子に接続されている。
−第1端子、
−固定された電圧のノード、又は
−第3端子、例えば、VDD/2にほぼ等しい電圧を有するノードに接続され得る。
−当該トランジスタの当該第1端子又は当該第3端子に接続された1つの電流源、又は
−当該トランジスタの当該第1端子又は当該第3端子に接続され、既知の複数の電圧の2つのノード間に設置された1つの抵抗器を有し、
当該トランジスタに通電する電流が、別の電流に関連する。
−P又はN型の1つの第2トランジスタと、
−当該第1電流生成モジュールによって生成された電流と等しい必要のない所定の値の電流を生成するように構成された1つの第2電流生成モジュールと、
−当該第2トランジスタの当該第4端子の電圧を調整することによって当該第2トランジスタの当該第1端子と当該第3端子との間に当該第2電流生成モジュールによって生成された電流を通電させるように構成された1つの補償モジュールとをさらに有し、
当該第2トランジスタが、
−1つの第1端子(ドレイン)と、
−1つの第2端子(ゲート)と、
−1つの第3端子(ソース)と、
−1つの第4端子とを有し、この第4端子は、当該第2トランジスタの閾値電圧を変えることを可能にし、
当該第2トランジスタが、飽和領域内にあるように構成されていて、
当該第2トランジスタの当該第3端子(ソース)の電圧が、予め設定された値を有し、当該第2トランジスタの当該第2端子(G)の電圧と当該第3端子(S)の電圧との間の差が、予め設定された値を有する。
−本発明による少なくとも1つの補償装置と、
−少なくとも1つのトランジスタを有する1つのアナログ及び/又はデジタル回路と、
−補償モジュールの1つの出力端子を当該アナログ及び/又はデジタル回路の当該トランジスタの第4端子に接続するための手段とを有する電子装置にも関する。この場合、
所定の時点では、当該補償装置の当該トランジスタの第2端子の電圧と第3端子の電圧との間の差が、当該アナログ及び/又はデジタル回路の当該トランジスタの当該第2端子の電圧と当該第3端子の電圧との間の差にほぼ等しく、
その同じ時点では、当該補償装置の当該トランジスタの当該第4端子の電圧と当該第3端子の電圧との間の差が、当該アナログ及び/又はデジタル回路の当該トランジスタの当該第4端子の電圧と当該第3端子の電圧との間の差にほぼ等しく、
当該補償装置の当該トランジスタは、当該アナログ及び/又はデジタル回路の当該トランジスタと同じ技術によるものである。
−アナログ及び/又はデジタル回路2のPVT変動を補償するための補償装置1と、
−アナログ及び/又はデジタル回路2と、
−入力/出力回路3とから成る。
−反転入力端子IN−は、ここでは電流生成モジュール20NとトランジスタTNの第3端子Sとに直接に接続されていて、
−非反転端子IN+は、ここでは供給源VSSDに直接に接続されていて、
−出力端子VBNは、ここではトランジスタTNの第4端子に直接に接続されている。この場合、
−その他の供給源VDDDは、ここではトランジスタTNの第1端子Dに直接に接続されている。
−nは、トランジスタの基板バイアス係数である。
−UTは、熱力学的な電力(約25mV)である。
−ION0.5Vは、電流INである。
−ISは、トランジスタの特定電流である。
−VTOは、トランジスタの公称閾値電圧である。
−VDDは、トランジスタに印加されるVDDD−VSSDに等しいゲート・ソース電圧(VGS)である。
−ΔVDDは、電圧VDDの変動である。
−ΔVT,Procは、プロセスの関数における閾値電圧の変動である。
−ΔVT,Tempは、温度の関数における閾値電圧の変動である。
−n,IS及びΔVTは、プロセスによって変わり、
−UT及びVT,Tempは、温度によって変わり、
−ΔVDDは、供給電圧によって変わる点である。
(VDDIO+VSSIO)/2=(VDDD−VSSD)/2
のように、VDDDのレベルとVSSDのレベルとを調整することが有益である。
−当該補償装置のトランジスタに直列にされ、第1供給源と第2供給源との間に設置された電圧生成器、及び/又は
−上記の範囲を可能にするように当該2つの供給源VSSD、VDDDの値を変更するための手段、及び/又は
−当該補償モジュールのオフセットを生成し及び/又は変更するための手段を有し得る。
−この演算増幅器10Nの非反転入力端子IN+が、電流生成モジュール(電流源20N)と当該トランジスタの第1端子Dとに接続されていて、
−この演算増幅器10Nの反転入力端子IN−が、供給源VDDDに接続されていて、
−この演算増幅器10Nの出力端子VBNが、第4端子に接続されていて、及び
−供給源VSSDが、当該トランジスタの第3端子Sに接続されている。
−この演算増幅器10Nの非反転入力端子IN+が、当該電流生成モジュール(電流源20N)と当該トランジスタの第1端子Dとに接続されていて、
−この演算増幅器10Nの反転入力端子IN−が、図4のように供給源VDDDに接続されていないが、当該電流生成モジュールとトランジスタTNとの双方の飽和を保証する電圧(例えば、VDD/2)に接続されていて、
−この演算増幅器10Nの出力端子VBNが、第4端子に接続されていて、及び
−供給源VSSDが、当該トランジスタの第3端子Sに接続されている。
fDIG=K・fXO・(CT・VI)/(CDIG・VDDD)
ここで、Kは、電流DAC利得であり、異なる論理深さを有する設計を考慮して適合され得るパラメータである。その他の全ての項は、複数の等しい物理パラメータの比であり、したがって、これらの物理パラメータは相殺する。結果として、複数のデジタルセルの遅延が、当該発振器の周波数にロックされる。
2 アナログ及び/又はデジタル回路
3 入力/出力回路
10 ユニティゲインバッファ
100 電子装置
30 手段(LDO、DCDCコンバータ)
32 手段(LDO、DCDCコンバータ)
10N 第1補償モジュール
10P 第2補償モジュール
20N 電流生成器
20P 電流生成器
30 電流生成器
D 第1端子
G 第2端子
S 第3端子
G′ 第4端子
G″ 第4端子
VDDD 第1供給源
VSSD 第2供給源
TN 第1トランジスタ
TP 第2トランジスタ
IN+ 非反転端子
IN− 反転端子
IN 電流
IP 電流
VBN 出力端子
B バルク端子
R1−6 抵抗器
Claims (22)
- アナログ及び/又はデジタル回路のPVT変動を補償するための補償装置において、
前記補償装置は、
−1つのトランジスタと、
−予め設定された値の電流を生成するように構成された1つの電流生成モジュールと、
−前記第4端子(B,G′,G″)の電圧を調整することによって前記第1端子(D)と前記第3端子(S)との間に電流を通電させるように構成された1つの補償モジュールとを有し、
前記トランジスタは、
−1つの第1端子(D)と、
−1つの第2端子(G)と、
−1つの第3端子(S)と、
−1つの第4端子(B,G′,G″)とを有し、この第4端子(B,G′,G″)は、前記トランジスタの閾値電圧(Vth)を変えることを可能にし、
前記トランジスタが、飽和領域内にあるように構成されていて、
前記第3端子(S)の電圧が、予め設定された値を有し、
前記第2端子(G)の電圧と前記第3端子(S)の電圧との間の差が、予め設定された値を有する当該補償装置。 - 前記第4端子(B,G′,G″)は、前記トランジスタのバルク端子(B)又は前記トランジスタのバックゲート端子(G′)であり、−前記トランジスタが、2つのゲート端子を有するならば−前記トランジスタの第2ゲート端子(G″)である請求項1に記載の補償装置。
- 1つの第1供給源(VSSD;VDDD)と、好ましくは、この第1供給源とは異なる1つの第2供給源(VDDD;VSSD)とを有する請求項1又は2に記載の補償装置。
- 前記電流生成モジュールによって生成された所定の又は既知の値の電流は、少なくとも1つの供給源の関数であり、好ましくは、前記第1供給源(VSSD;VDDD)と前記第2供給源(VDDD;VSSD)との間の差の関数である請求項1〜3のいずれか1項に記載の補償装置。
- 前記補償モジュールは、1つの反転入力端子(IN−)と1つの非反転入力端子(IN+)と1つの出力端子とから成る1つの演算増幅器を有し、
−前記反転入力端子(IN−)が、前記電流生成モジュールと前記トランジスタの前記第3端子(S)とに接続されていて、
−前記非反転入力端子(IN+)が、前記第1供給源(VSSD;VDDD)に接続されていて、
−前記出力端子(OUT)が、前記第4端子(B,G′,G″)に接続されていて、
前記第2供給源(VDDD;VSSD)が、前記トランジスタの前記第1端子(D)に接続されている請求項3又は4に記載の補償装置。 - 前記補償モジュールは、1つの反転入力端子(IN−)と1つの非反転入力端子(IN+)と1つの出力端子とから成る1つの演算増幅器を有し、
−前記非反転入力端子(IN+)が、前記電流生成モジュールと前記トランジスタの前記第1端子(D)とに接続されていて、
−前記反転入力端子(IN−)が、前記第2供給源(VDDD;VSSD)又は前記トランジスタの飽和を保証する電圧に接続されていて、
−前記出力端子(OUT)が、前記第4端子(B,G′,G″)に接続されていて、
前記第1供給源(VSSD;VDDD)が、前記トランジスタの前記第3端子(S)に接続されている請求項3又は4に記載の補償装置。 - 前記補償モジュールは、1つの比較器並びに後続する1つのチャージポンプモジュレータ及び1つの積分器を有する請求項1〜4のいずれか1項に記載の補償装置。
- 前記トランジスタの前記第2端子(G)は、
−前記第1端子(D)、
−固定電圧(VDD/2)のノード、又は
−前記第3端子(S)に接続されている請求項1〜7のいずれか1項に記載の補償装置。 - 前記電流生成モジュールは、
−前記トランジスタの前記第1端子(D)又は前記第3端子(S)に接続された1つの電流源、又は
−前記トランジスタの前記第1端子(D)又は前記第3端子(S)に接続され、既知の複数の電圧の2つのノード間に設置された1つの抵抗器を有し、
前記トランジスタに通電する電流が、別の電流に関連する請求項1〜8のいずれか1項に記載の補償装置。 - 前記抵抗器は、物理的な抵抗器、スイッチキャップ回路又はバイアスされたトランジスタによって実装される請求項9に記載の補償装置。
- 前記電流生成モジュールは、ユーザによって異なる複数の値から選択され得る所定の値の電流を生成する可変の電流生成モジュールである請求項1〜10のいずれか1項に記載の補償装置。
- 第1供給源(VSSS)の電圧と第2供給源(VDDD)の電圧との間の差は、50mVと900mVとの間にあり、好ましくは500mVにほぼ等しい請求項3〜11のいずれか1項に記載の補償装置。
- 前記トランジスタは、サブスレッショルド領域又はニアスレッショルド領域内で動作するように操作される請求項1〜12のいずれか1項に記載の補償装置。
- 1つのバッテリ、例えば少なくとも1つの低ドロップアウト・レギュレータ及び/又は少なくとも1つのDCDCコンバータから前記第1供給源の電圧と前記第2供給源の電圧とを生成するための前記バッテリ(BAT)及び手段を有し、好ましくは、前記電流生成モジュール及び/又は前記補償モジュールに電流を供給するために前記第1供給源の電圧と前記第2供給源の電圧とよりも高い及び/又は低い電圧を生成する手段を有する請求項3〜13のいずれか1項に記載の補償装置。
- 前記補償装置は、太陽電池又は環境発電源を有し、この太陽電池又はこの環境発電源が、前記第1供給源の電圧と前記第2供給源の電圧との間の差を直接に生成し、
前記補償装置は、好ましくは、前記電流生成モジュール及び/又は前記補償モジュールに電流を供給するために前記第1供給源の電圧と前記第2供給源の電圧とよりも高い及び/又は低い電圧を生成する手段を有する請求項3〜14のいずれか1項に記載の補償装置。 - 少なくとも1つのトランジスタが、完全空乏型シリコンオンインシュレータ(FDSOI)技術又は深い空乏層のチャネル(DDC)技術で実現される請求項1〜15のいずれか1項に記載の補償装置。
- 請求項1〜16のいずれか1項に記載の補償装置において、
前記トランジスタは、N又はP型の第1トランジスタであり、前記電流生成モジュールは、第1電流生成モジュールであり、前記補償モジュールは、第1補償モジュールであり、前記装置は、
−P又はN型の1つの第2トランジスタと、
−前記第1電流生成モジュールによって生成された電流と等しい必要のない所定の値の電流を生成するように構成された1つの第2電流生成モジュールと、
−前記第2トランジスタの前記第4端子(B,G′,G″)の電圧を調整することによって前記第2トランジスタの前記第1端子(D)と前記第3端子(S)との間に前記第2電流生成モジュールによって生成された電流を通電させるように構成された1つの補償モジュールとをさらに有し、
前記第2トランジスタが、
−1つの第1端子(D)と、
−1つの第2端子(G)と、
−1つの第3端子(S)と、
−1つの第4端子(B,G′,G″)とを有し、この第4端子は、前記第2トランジスタの閾値電圧(Vth)を変えることを可能にし、
前記第2トランジスタが、飽和領域内にあるように構成されていて、
前記第2トランジスタの前記第3端子(S)の電圧が、予め設定された値を有し、前記第2トランジスタの前記第2端子(G)の電圧と前記第3端子(S)の電圧との間の差が、予め設定された値を有する当該補償装置。 - −請求項1〜17のいずれか1項に記載の少なくとも1つの補償装置と、
−少なくとも1つのトランジスタを有する1つのアナログ及び/又はデジタル回路と、
−補償モジュールの1つの出力端子(OUT)を前記アナログ及び/又はデジタル回路の前記トランジスタの第4端子(VBP,VBN)に接続するための手段とを有する電子装置において、
所定の時点では、前記補償装置の前記トランジスタの第2端子(G)の電圧と第3端子(S)の電圧との間の差が、前記アナログ及び/又はデジタル回路の前記トランジスタの前記第2端子(G)の電圧と前記第3端子(S)の電圧との間の差にほぼ等しく、
その同じ時点では、前記補償装置の前記トランジスタの前記第4端子(B,G′,G″)の電圧と前記第3端子(S)の電圧との間の差が、前記アナログ及び/又はデジタル回路の前記トランジスタの前記第4端子(B,G′,G″)の電圧と前記第3端子(S)の電圧との間の差にほぼ等しく、
前記補償装置の前記トランジスタは、前記アナログ及び/又はデジタル回路の前記トランジスタと同じ技術によるものである当該電子装置。 - 請求項1〜16のいずれか1項に記載の2つ以上の補償装置を有する請求項18に記載の電子装置において、
前記アナログ及び/又はデジタル回路は、このアナログ及び/又はデジタル回路の前記トランジスタの前記第4端子を前記補償モジュールの2つ以上の前記出力端子(OUT)に接続するために配置された少なくとも1つのスイッチを有する当該電子装置。 - 請求項17に記載の補償装置を有する請求項19に記載の電子装置において、
前記アナログ及び/又はデジタル回路の少なくとも1つのトランジスタは、N又はP型の第1トランジスタであり、
前記アナログ及び/又はデジタル回路は、P又はN型の1つの第2トランジスタを有し、
前記電子装置は、前記第2補償モジュールの前記出力端子(OUT)を前記アナログ及び/又はデジタル回路の前記第2トランジスタの前記第4端子に接続するための手段をさらに有する当該電子装置。 - 1つの発振器と、この発振器によってクロックされ、この発振器の電圧基準が第1供給電圧及び第2供給電圧に関連する結果、これらの供給電圧の比が一定に保持される1つのスイッチトキャパシタ回路と、前記デジタル回路のコンデンサの静電容量の変動を補償するように前記デジタル回路のコンデンサを適合する1つのコンデンサCIとを有する請求項18〜20のいずれか1項に記載の電子装置。
- 前記アナログ及び/又はデジタル回路には、電圧ヘッドルームが存在しない請求項18〜21のいずれか1項に記載の電子装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/IB2016/054383 WO2018015791A1 (en) | 2016-07-22 | 2016-07-22 | Compensation device for compensating pvt variations of an analog and/or digital circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019523597A true JP2019523597A (ja) | 2019-08-22 |
JP7113811B2 JP7113811B2 (ja) | 2022-08-05 |
Family
ID=56738137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019503345A Active JP7113811B2 (ja) | 2016-07-22 | 2016-07-22 | デジタル回路のpvt変動を補償するための補償装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US11012067B2 (ja) |
EP (1) | EP3488527A1 (ja) |
JP (1) | JP7113811B2 (ja) |
KR (1) | KR102627217B1 (ja) |
CN (1) | CN109845110B (ja) |
TW (1) | TWI732904B (ja) |
WO (1) | WO2018015791A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021152948A (ja) * | 2016-11-04 | 2021-09-30 | ディープマインド テクノロジーズ リミテッド | ニューラルネットワークを使用したシーンの理解および生成 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10804864B2 (en) * | 2018-03-16 | 2020-10-13 | Board Of Trustees Of Michigan State University | Digital wireless transmitter with merged cell switching and linearization techniques |
US10796729B2 (en) | 2019-02-05 | 2020-10-06 | Micron Technology, Inc. | Dynamic allocation of a capacitive component in a memory device |
US11194726B2 (en) | 2019-02-25 | 2021-12-07 | Micron Technology, Inc. | Stacked memory dice for combined access operations |
US10705552B1 (en) * | 2019-07-08 | 2020-07-07 | The Boeing Company | Self-optimizing circuits for mitigating total ionizing dose effects, temperature drifts, and aging phenomena in fully-depleted silicon-on-insulator technologies |
JP2021082094A (ja) * | 2019-11-21 | 2021-05-27 | ウィンボンド エレクトロニクス コーポレーション | 電圧生成回路およびこれを用いた半導体装置 |
CN114779868B (zh) * | 2022-06-22 | 2022-10-14 | 成都信息工程大学 | 一种适用于高速数字电路的低噪声稳压电源电路 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08508600A (ja) * | 1993-04-05 | 1996-09-10 | ナショナル・セミコンダクター・コーポレイション | Mosトランジスタの閾値電圧を調整する装置および方法 |
JP2004165649A (ja) * | 2002-10-21 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
WO2004077673A1 (ja) * | 2003-02-25 | 2004-09-10 | Matsushita Electric Industrial Co., Ltd. | 半導体集積回路 |
JP2005536105A (ja) * | 2002-08-08 | 2005-11-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トランジスタのしきい値電圧を制御するための回路および装置 |
US20090167420A1 (en) * | 2007-12-28 | 2009-07-02 | International Business Machines Corporation | Design structure for regulating threshold voltage in transistor devices |
JP2011055459A (ja) * | 2009-08-01 | 2011-03-17 | Semiconductor Technology Academic Research Center | サブスレッショルドディジタルcmos回路のための電源電圧制御回路及び制御方法 |
JP2011096950A (ja) * | 2009-10-30 | 2011-05-12 | Elpida Memory Inc | 半導体装置、センスアンプ回路、半導体装置の制御方法及びセンスアンプ回路の制御方法 |
JP2014106085A (ja) * | 2012-11-27 | 2014-06-09 | Mitsubishi Electric Corp | 半導体装置 |
JP2015188214A (ja) * | 2014-03-12 | 2015-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL9201053A (nl) * | 1992-06-15 | 1994-01-03 | Koninkl Philips Electronics Nv | Switched capacitor ladingspomp, alsmede zaagtandoscillator voorzien van een dergelijke switched capacitor ladingspomp. |
US6411156B1 (en) * | 1997-06-20 | 2002-06-25 | Intel Corporation | Employing transistor body bias in controlling chip parameters |
JP4205969B2 (ja) * | 2003-02-18 | 2009-01-07 | パナソニック株式会社 | 電流ドライバ回路 |
US7816816B2 (en) * | 2005-04-28 | 2010-10-19 | Nec Corporation | Semiconductor device |
TWI451697B (zh) * | 2006-05-03 | 2014-09-01 | Synopsys Inc | 極低功率類比補償電路 |
US8310298B2 (en) * | 2006-09-20 | 2012-11-13 | International Business Machines Corporation | Ratioed feedback body voltage bias generator |
EP2120124B1 (en) * | 2008-05-13 | 2014-07-09 | STMicroelectronics Srl | Circuit for generating a temperature-compensated voltage reference, in particular for applications with supply voltages lower than 1V |
JP2010152995A (ja) | 2008-12-25 | 2010-07-08 | Elpida Memory Inc | 半導体装置 |
FR2957161B1 (fr) * | 2010-03-02 | 2012-11-16 | St Microelectronics Rousset | Circuit interne de tension d'alimentation d'un circuit integre |
TWI501545B (zh) * | 2013-12-13 | 2015-09-21 | Univ Nat Taiwan | 溫度補償電路及用於降低溫度係數的電流源電路 |
US9660647B2 (en) * | 2014-10-27 | 2017-05-23 | Sk Hynix Memory Solutions Inc. | Calibration device and memory system having the same |
US9762245B1 (en) * | 2016-06-14 | 2017-09-12 | Globalfoundries Inc. | Semiconductor structure with back-gate switching |
US10571939B2 (en) * | 2017-09-29 | 2020-02-25 | Arm Limited | Configuration of voltage regulation circuitry |
-
2016
- 2016-07-22 JP JP2019503345A patent/JP7113811B2/ja active Active
- 2016-07-22 KR KR1020197002135A patent/KR102627217B1/ko active IP Right Grant
- 2016-07-22 WO PCT/IB2016/054383 patent/WO2018015791A1/en unknown
- 2016-07-22 CN CN201680087891.6A patent/CN109845110B/zh active Active
- 2016-07-22 US US16/319,369 patent/US11012067B2/en active Active
- 2016-07-22 EP EP16753703.4A patent/EP3488527A1/en active Pending
-
2017
- 2017-07-20 TW TW106124324A patent/TWI732904B/zh active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08508600A (ja) * | 1993-04-05 | 1996-09-10 | ナショナル・セミコンダクター・コーポレイション | Mosトランジスタの閾値電圧を調整する装置および方法 |
JP2005536105A (ja) * | 2002-08-08 | 2005-11-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トランジスタのしきい値電圧を制御するための回路および装置 |
JP2004165649A (ja) * | 2002-10-21 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
WO2004077673A1 (ja) * | 2003-02-25 | 2004-09-10 | Matsushita Electric Industrial Co., Ltd. | 半導体集積回路 |
US20090167420A1 (en) * | 2007-12-28 | 2009-07-02 | International Business Machines Corporation | Design structure for regulating threshold voltage in transistor devices |
JP2011055459A (ja) * | 2009-08-01 | 2011-03-17 | Semiconductor Technology Academic Research Center | サブスレッショルドディジタルcmos回路のための電源電圧制御回路及び制御方法 |
JP2011096950A (ja) * | 2009-10-30 | 2011-05-12 | Elpida Memory Inc | 半導体装置、センスアンプ回路、半導体装置の制御方法及びセンスアンプ回路の制御方法 |
JP2014106085A (ja) * | 2012-11-27 | 2014-06-09 | Mitsubishi Electric Corp | 半導体装置 |
JP2015188214A (ja) * | 2014-03-12 | 2015-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021152948A (ja) * | 2016-11-04 | 2021-09-30 | ディープマインド テクノロジーズ リミテッド | ニューラルネットワークを使用したシーンの理解および生成 |
US11587344B2 (en) | 2016-11-04 | 2023-02-21 | Deepmind Technologies Limited | Scene understanding and generation using neural networks |
Also Published As
Publication number | Publication date |
---|---|
KR102627217B1 (ko) | 2024-01-19 |
KR20190044053A (ko) | 2019-04-29 |
TWI732904B (zh) | 2021-07-11 |
EP3488527A1 (en) | 2019-05-29 |
TW201817167A (zh) | 2018-05-01 |
US20190280688A1 (en) | 2019-09-12 |
CN109845110A (zh) | 2019-06-04 |
CN109845110B (zh) | 2024-04-02 |
JP7113811B2 (ja) | 2022-08-05 |
WO2018015791A1 (en) | 2018-01-25 |
US11012067B2 (en) | 2021-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019523597A (ja) | アナログ及び/又はデジタル回路のpvt変動を補償するための補償装置 | |
JP5649857B2 (ja) | レギュレータ回路 | |
US8115559B2 (en) | Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator | |
JP2004165649A (ja) | 半導体集積回路装置 | |
US5136182A (en) | Controlled voltage or current source, and logic gate with same | |
TWI680366B (zh) | 單一電晶體控制的穩壓器及應用此穩壓器的積體電路 | |
CN107071679B (zh) | 用于优化功耗的cmos处理中的动态反向偏置 | |
US20170160763A1 (en) | Low-power pulsed bandgap reference | |
US7843183B2 (en) | Real time clock (RTC) voltage regulator and method of regulating an RTC voltage | |
JPWO2008032606A1 (ja) | 基準電流回路、基準電圧回路、およびスタートアップ回路 | |
JPH0621732A (ja) | 演算増幅器 | |
US10394264B1 (en) | Back bias regulator circuit and method therefor | |
US10868495B2 (en) | Auto-compensation for control voltage range of VCO at low power supply | |
JP6038100B2 (ja) | 半導体集積回路 | |
CN114172499A (zh) | 复位电路 | |
CN110365293B (zh) | 振荡装置 | |
Kim et al. | Optimal body biasing for minimum leakage power in standby mode | |
US7196505B2 (en) | Device and method for low-power fast-response voltage regulator with improved power supply range | |
CN114115415B (zh) | 一种低压差线性稳压电路 | |
US20240210972A1 (en) | Digital circuitry and power supply method | |
JP2012049925A (ja) | 水晶発振回路用の電圧源回路 | |
CN107783578A (zh) | Ldo电路 | |
KR0143575B1 (ko) | 기준전압 발생 회로 | |
De Lima | A 0.55-V Oscillator with Improved Stability Against Temperature and Supply-Voltage Variations | |
JP2001068992A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190325 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190710 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20200703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200805 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20201007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210317 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220314 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220314 |
|
C11 | Written invitation by the commissioner to file amendments |
Free format text: JAPANESE INTERMEDIATE CODE: C11 Effective date: 20220330 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220512 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220713 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220726 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7113811 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |