JP2019212895A - Power module - Google Patents

Power module Download PDF

Info

Publication number
JP2019212895A
JP2019212895A JP2019043091A JP2019043091A JP2019212895A JP 2019212895 A JP2019212895 A JP 2019212895A JP 2019043091 A JP2019043091 A JP 2019043091A JP 2019043091 A JP2019043091 A JP 2019043091A JP 2019212895 A JP2019212895 A JP 2019212895A
Authority
JP
Japan
Prior art keywords
conductive layer
power module
electrode
region
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019043091A
Other languages
Japanese (ja)
Inventor
洋貴 金井
Hiroki Kanai
洋貴 金井
知稔 佐藤
Tomotoshi Sato
知稔 佐藤
研一 田中
Kenichi Tanaka
研一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to CN201910462477.4A priority Critical patent/CN110556356A/en
Priority to US16/427,675 priority patent/US10811350B2/en
Publication of JP2019212895A publication Critical patent/JP2019212895A/en
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

To increase current carrying capacity of a power module, by restraining increase in current density and wiring temperature directly under a power device.SOLUTION: Between multiple separated primary wiring and secondary wiring in a first conductive layer (3), a primary electrode and a secondary electrode of a power device (1) are placed while straddling. A second conductive layer (4) includes the multiple separated primary wiring and secondary wiring, and an insulation is placed in a region directly under the power device (1) between the primary wiring and the secondary wiring, on a first isolating layer (5). An in-layer insulation (10a) is placed in a region directly under the power device (1), between the primary wiring and the secondary wiring in the second conductive layer (4). In the first isolating layer (5) directly under the primary electrode and the secondary electrode of the power device (1), vias (7) for connecting the first conductive layer (3) and the second conductive layer (4), respectively, with the primary wiring and the secondary wiring are placed.SELECTED DRAWING: Figure 1

Description

本発明は、パワーデバイスを備えたパワーモジュールに関する。   The present invention relates to a power module including a power device.

近年、世界的に環境問題への取り組みが進む中で、風力・太陽光発電等の環境対応型エネルギー市場が拡大している。この市場の拡大に伴い、パワーモジュールの需要が急速に高まっている。このようなパワーモジュールにおいては、電気自動車、風力・太陽光発電装置等への搭載に対応するため、大電流化およびスイッチング速度の向上が要求される。   In recent years, environmentally-friendly energy markets such as wind power and solar power generation are expanding as environmental efforts are progressing globally. With this market expansion, the demand for power modules is rapidly increasing. Such a power module is required to have a large current and an improved switching speed in order to be mounted on an electric vehicle, a wind power / solar power generation device or the like.

従来のパワーモジュールは、例えば、特許文献１に開示されるように、信号用の配線パターンである薄い導体層と、大電流用の厚い導体層とを備えた積層基板の構造により、大電流化およびスイッチング速度の向上を図っている。   For example, as disclosed in Patent Document 1, a conventional power module is configured to have a large current due to a structure of a laminated substrate including a thin conductor layer as a signal wiring pattern and a thick conductor layer for a large current. In addition, the switching speed is improved.

ここで、一般にパワーモジュールにおいて大電流を流すためには回路のパターンを形成する導体層の厚さは厚い方が好ましい。しかしながら、導体層の厚さを厚くした場合には、ウェットエッチング上の制約により隣接パターンとの間に大きな距離を取らなければならず、回路のパターンの微細化が困難となる。   Here, in general, in order to flow a large current in the power module, it is preferable that the thickness of the conductor layer forming the circuit pattern is thick. However, when the thickness of the conductor layer is increased, a large distance must be taken between adjacent patterns due to restrictions on wet etching, which makes it difficult to miniaturize the circuit pattern.

ここで、図１１に基づき、前記ウェットエッチング上の制約について説明する。配線には導電性の良い銅が用いられることがある。ウェットエッチングでは、図１１の（ａ）に示すように、絶縁層２０３の上に銅箔２０２を接着し、パターン形成箇所にレジスト２０１を塗布してエッチングする。   Here, the restrictions on the wet etching will be described with reference to FIG. Copper with good conductivity may be used for the wiring. In the wet etching, as shown in FIG. 11A, a copper foil 202 is bonded onto the insulating layer 203, and a resist 201 is applied to the pattern forming portion and etched.

しかしながら、図１１の（ｂ）および（ｃ）に示すように、ウェットエッチングは等方的にエッチングされていくため、銅箔２０２の底部が完全に分離されるまでエッチングを行うと、銅箔２０２の上部の幅方向も同時にエッチングされる。このため、銅箔２０２が厚いほど、銅箔２０２の上部における回路のパターン２０４ａまたは２０４ｂ間の距離が大きくなってしまう。すなわち、導体層の厚さが厚いほど、回路のパターン間の距離が大きくなるという課題が生じる。   However, as shown in FIGS. 11B and 11C, since wet etching is isotropically etched, if etching is performed until the bottom of the copper foil 202 is completely separated, the copper foil 202 is removed. The width direction of the upper part of the substrate is also etched simultaneously. For this reason, the thicker the copper foil 202, the larger the distance between the circuit patterns 204a or 204b in the upper part of the copper foil 202. That is, there arises a problem that the distance between circuit patterns increases as the thickness of the conductor layer increases.

この点、例えば、特許文献２に開示された技術では、セラミックス基板にアルミニウム板を接合してエッチングした後に、銅板を接合してエッチングを行っている。そのため、１度のエッチングにより深いエッチング溝を形成する必要がなく、厚さ方向におけるエッチング溝幅の差を小さく抑えている。   In this regard, for example, in the technique disclosed in Patent Document 2, an aluminum plate is bonded to a ceramic substrate and etched, and then a copper plate is bonded to perform etching. Therefore, it is not necessary to form a deep etching groove by one etching, and the difference in the etching groove width in the thickness direction is kept small.

次に、図１２に従来のパワーモジュール１０３の構造を示す。同図に示すように、パワーモジュール１０３は、導電性を有する第１導電層３、絶縁性を有する第１絶縁層５と、導電性を有する第２導電層４と、絶縁性を有する第２絶縁層６とが、この順で積層される積層基板を含んでいる。また、パワーデバイス１は、第１導電層３上にはんだ２を介してフリップチップ実装されている。第１導電層３における複数の分離された１次配線、および２次配線間にパワーデバイス１の１次側電極、および２次側電極が跨いで配置されている。また、第２導電層４は、複数の分離された１次配線、および２次配線を備えている。さらに、第２導電層４における前記１次配線と前記２次配線との間で、かつパワーデバイス１の直下の領域には、層内絶縁部１０ｃが配置されている。   Next, FIG. 12 shows the structure of a conventional power module 103. As shown in the figure, the power module 103 includes a first conductive layer 3 having conductivity, a first insulating layer 5 having insulation, a second conductive layer 4 having conductivity, and a second having insulation. The insulating layer 6 includes a laminated substrate that is laminated in this order. The power device 1 is flip-chip mounted on the first conductive layer 3 via the solder 2. The primary side electrode and the secondary side electrode of the power device 1 are disposed across a plurality of separated primary wirings and secondary wirings in the first conductive layer 3. The second conductive layer 4 includes a plurality of separated primary wirings and secondary wirings. Further, an in-layer insulating portion 10 c is disposed between the primary wiring and the secondary wiring in the second conductive layer 4 and in a region immediately below the power device 1.

特開２０１６−９２０３９号公報（２０１６年５月２３日公開）Japanese Patent Laying-Open No. 2006-92039 (released on May 23, 2016) 特開２０１５−７００６３号公報（２０１５年４月１３日公開）Japanese Patent Laying-Open No. 2015-70063 (released on April 13, 2015)

前記の図１２に示すパワーモジュール１０３では、層内絶縁部１０ｃと第２導電層４の境界と、第１絶縁層５とが第２導電層４内に為す角をθとした場合、θ＞π／２を満たしている。このため、パワーデバイス１に電流が流入する際、電流パス５０ｃが薄い第１導電層３のみを通過する領域が存在している。これにより、パワーモジュール１０３では、パワーデバイス１における電極と第１導電層３とが接する箇所において電流が一極集中する恐れがあり、パワーデバイス１の電極直下における電流密度および配線温度が上昇し、パワーモジュール１０３に流す電流の電流容量が制限されてしまうという問題点がある。   In the power module 103 shown in FIG. 12, when the angle between the boundary between the in-layer insulating portion 10c and the second conductive layer 4 and the first insulating layer 5 in the second conductive layer 4 is θ, θ> π / 2 is satisfied. For this reason, when a current flows into the power device 1, there is a region where the current path 50c passes only through the thin first conductive layer 3. As a result, in the power module 103, there is a risk that the current may be concentrated at a location where the electrode of the power device 1 and the first conductive layer 3 are in contact with each other, and the current density and the wiring temperature immediately below the electrode of the power device 1 are increased. There is a problem that the current capacity of the current flowing through the power module 103 is limited.

本発明の一態様は、前記問題点に鑑みて為されたものであり、その目的は、パワーデバイス直下における電流密度および配線温度の上昇を抑制し、パワーモジュールの電流容量を大きくすることができるパワーモジュールを実現することを目的とする。   One aspect of the present invention has been made in view of the above problems, and the object thereof is to suppress an increase in current density and wiring temperature immediately below the power device and to increase the current capacity of the power module. The purpose is to realize a power module.

前記の課題を解決するために、本発明の一態様に係るパワーモジュールは、少なくとも導電性を有する第１導電層と、絶縁性を有する第１絶縁層と、導電性を有する第２導電層とが、この順で積層される積層基板を含むパワーモジュールであって、前記第１導電層における複数の分離された１次配線、および２次配線間にパワーデバイスの１次側電極、および２次側電極が跨いで配置され、前記第２導電層は、複数の分離された前記１次配線、および前記２次配線を備え、前記第１絶縁層には、前記１次配線と前記２次配線との間で、かつ前記パワーデバイスの直下の領域に、絶縁部が配置されており、前記第２導電層における前記１次配線と前記２次配線との間で、かつ前記パワーデバイスの直下の領域に、層内絶縁部が配置されており、前記パワーデバイスの前記１次側電極、および前記２次側電極それぞれの電極直下の前記第１絶縁層には、前記第１導電層と前記第２導電層との前記１次配線と前記２次配線とをそれぞれ接続するビアが配置されている構成である。   In order to solve the above problems, a power module according to one embodiment of the present invention includes at least a first conductive layer having conductivity, a first insulating layer having insulation, and a second conductive layer having conductivity. Is a power module including a laminated substrate laminated in this order, wherein a plurality of separated primary wires in the first conductive layer, and a primary electrode of the power device between the secondary wires, and a secondary Side electrodes are disposed across the second conductive layer, and the second conductive layer includes a plurality of separated primary wirings and secondary wirings, and the first insulating layer includes the primary wiring and the secondary wiring. Between the primary wiring and the secondary wiring in the second conductive layer and directly under the power device. In the region, an in-layer insulation is arranged, The primary wiring and the secondary of the first conductive layer and the second conductive layer are formed on the first insulating layer immediately below the primary electrode and the secondary electrode of the power device. In this configuration, vias that connect the wirings are arranged.

また、前記の課題を解決するために、本発明の一態様に係るパワーモジュールは、少なくとも導電性を有する第１導電層と、絶縁性を有する第１絶縁層と、導電性を有する第２導電層とが、この順で積層される積層基板を含むパワーモジュールであって、前記第１導電層における複数の分離された１次配線、および２次配線間にパワーデバイスの１次側電極、および２次側電極が跨いで配置され、前記第２導電層は、複数の分離された前記１次配線、および前記２次配線を備え、前記第１絶縁層には、前記１次配線と前記２次配線との間で、かつ前記パワーデバイスの直下の領域に、絶縁部が配置されており、前記パワーデバイスの前記１次側電極、および前記２次側電極それぞれの電極直下の前記第１絶縁層には、前記第１導電層と前記第２導電層との前記１次配線と前記２次配線とをそれぞれ接続するビアが配置されている構成である。   In order to solve the above problems, a power module according to one embodiment of the present invention includes at least a first conductive layer having conductivity, a first insulating layer having insulation, and a second conductivity having conductivity. A power module including a laminated substrate laminated in this order, a plurality of separated primary wirings in the first conductive layer, and a primary side electrode of the power device between the secondary wirings, and A secondary electrode is disposed across the second conductive layer, and the second conductive layer includes a plurality of separated primary wirings and the secondary wirings, and the first insulating layer includes the primary wiring and the second wiring. An insulating portion is disposed between the secondary wiring and in a region immediately below the power device, and the first insulation just below the electrodes of the primary electrode and the secondary electrode of the power device, respectively. The layer includes the first conductive layer and the first conductive layer. The primary wire the conductive layer and the second wiring and the a configuration in which the vias connecting each are arranged.

本発明の一態様によれば、パワーデバイス直下における電流密度および配線温度の上昇を抑制し、パワーモジュールの電流容量を大きくすることができるという効果を奏する。   According to one aspect of the present invention, it is possible to suppress an increase in current density and wiring temperature immediately below a power device and to increase the current capacity of the power module.

本発明の実施形態１に係るパワーモジュールの断面図である。It is sectional drawing of the power module which concerns on Embodiment 1 of this invention. 本発明の実施形態２に係るパワーモジュールの断面図である。It is sectional drawing of the power module which concerns on Embodiment 2 of this invention. 本発明の実施形態３に係るパワーモジュールの斜視図である。It is a perspective view of the power module which concerns on Embodiment 3 of this invention. 本発明の実施形態４に係るパワーモジュールのビア設置領域を示す上面図である。It is a top view which shows the via | veer installation area | region of the power module which concerns on Embodiment 4 of this invention. 前記パワーモジュールの、配線端からの距離と最大電流密度との関係を示すグラフである。It is a graph which shows the relationship between the distance from the wiring end of the power module, and the maximum current density. 本発明の実施形態５に係るパワーモジュールのビア設置領域を示す上面図である。It is a top view which shows the via | veer installation area | region of the power module which concerns on Embodiment 5 of this invention. 前記パワーモジュールの、電極長さに対するビア領域外への長さの比と最大電流密度との関係を示すグラフである。It is a graph which shows the relationship between the ratio of the length outside the via | veer area | region with respect to electrode length, and the maximum current density of the said power module. 本発明の実施形態６に係るパワーモジュールのビア設置領域を示す上面図である。It is a top view which shows the via | veer installation area | region of the power module which concerns on Embodiment 6 of this invention. 前記パワーモジュールの、ビア径と最大電流密度との関係を示すグラフである。It is a graph which shows the relationship between the via diameter and the maximum current density of the power module. 本発明の実施形態１に係るパワーモジュールと、比較例のパワーモジュールとにおける、電流密度シミュレーションの比較結果を示す図である。It is a figure which shows the comparison result of the current density simulation in the power module which concerns on Embodiment 1 of this invention, and the power module of a comparative example. ウェットエッチングによる加工工程（ａ）〜（ｃ）を示す断面図である。It is sectional drawing which shows the process process (a)-(c) by wet etching. 従来のパワーモジュールの構造を示す断面図である。It is sectional drawing which shows the structure of the conventional power module. （ａ）は本発明の実施形態５に係るパワーモジュールの電流経路を示す平面図であり、（ｂ）は上記パワーモジュールの電流経路を示す断面図である。（ｃ）は上記パワーモジュールの変形例の電流経路を示す平面図であり、（ｄ）は上記パワーモジュールの変形例の電流経路を示す断面図である。(A) is a top view which shows the current pathway of the power module which concerns on Embodiment 5 of this invention, (b) is sectional drawing which shows the current pathway of the said power module. (C) is a top view which shows the current path of the modification of the said power module, (d) is sectional drawing which shows the current path of the modification of the said power module. （ａ）は上記パワーモジュールにおいて裏面配線およびビアを示す鳥瞰図である。（ｂ）は上記パワーモジュールにおいて裏面配線から表面配線までを示す鳥瞰図である。(A) is a bird's-eye view which shows back surface wiring and a via in the above-mentioned power module. (B) is a bird's-eye view which shows from back surface wiring to front surface wiring in the above-mentioned power module. （ａ）は上記パワーモジュールにおいて裏面配線からＳＷ素子の電極までを示す鳥瞰図である。（ｂ）は上記パワーモジュールにおいて裏面配線からＳＷ素子までを示す鳥瞰図である。(A) is a bird's-eye view which shows from a back surface wiring to the electrode of SW element in the said power module. (B) is a bird's-eye view which shows from back wiring to SW element in the above-mentioned power module. 上記パワーモジュールのビアの配置を説明する平面である。It is a plane explaining arrangement | positioning of the via | veer of the said power module. 上記パワーモジュールにおいて、電流が集中するビアを示す図である。It is a figure which shows the via | veer where an electric current concentrates in the said power module. （ａ）および（ｂ）は上記パワーモジュールの裏面配線の曲がり方の例を示す図である。(A) And (b) is a figure which shows the example of the bending method of the back surface wiring of the said power module. 前記パワーモジュールにおいて、ビアピッチがＳＷ素子の電極長の１／２の場合における、ビア拡大数と最大電流密度との関係を示すグラフである。（ａ）は角度θ３がπ／２の場合を示し、（ｂ）は角度θ３がπ／４の場合を示す。4 is a graph showing the relationship between the number of via expansions and the maximum current density when the via pitch is ½ of the electrode length of the SW element in the power module. (A) shows the case where the angle θ3 is π / 2, and (b) shows the case where the angle θ3 is π / 4. 前記パワーモジュールにおいて、ビアピッチがＳＷ素子の電極長の１／２の場合におけるビア拡大数と最大電流密度との関係を示すグラフであり、長さ方向および幅方向のビア拡大数が同じ場合を示す。In the power module, it is a graph showing the relationship between the via expansion number and the maximum current density when the via pitch is ½ of the electrode length of the SW element, and shows the case where the via expansion numbers in the length direction and the width direction are the same. . 前記パワーモジュールにおいて、ビアピッチがＳＷ素子の電極長の１／４の場合における、ビア拡大数と最大電流密度との関係を示すグラフである。（ａ）は角度θ３がπ／２の場合を示し、（ｂ）は角度θ３がπ／４の場合を示す。In the power module, it is a graph showing the relationship between the number of via expansion and the maximum current density when the via pitch is 1/4 of the electrode length of the SW element. (A) shows the case where the angle θ3 is π / 2, and (b) shows the case where the angle θ3 is π / 4. 前記パワーモジュールにおいて、ビアピッチがＳＷ素子の電極長の１／４の場合におけるビア拡大数と最大電流密度との関係を示すグラフであり、長さ方向および幅方向のビア拡大数が同じ場合を示す。In the power module, it is a graph showing the relationship between the via expansion number and the maximum current density when the via pitch is 1/4 of the electrode length of the SW element, and shows the case where the via expansion numbers in the length direction and the width direction are the same. .

〔実施形態１〕
以下、本発明の一実施形態について、詳細に説明する。図１に示すように、本発明の実施形態１に係るパワーモジュール１００は、パワーデバイス１、はんだ２、第１導電層３、第２導電層４、および第１絶縁層５を備える。第１絶縁層５には、ビア内充填物８が充填されたビア７が複数、形成されている。ただし、ビア７は単数であっても良い。また、第２導電層４間で、かつパワーデバイス１の直下の領域には、層内絶縁部１０ａが配置されている。 Embodiment 1
Hereinafter, an embodiment of the present invention will be described in detail. As shown in FIG. 1, the power module 100 according to the first embodiment of the present invention includes a power device 1, a solder 2, a first conductive layer 3, a second conductive layer 4, and a first insulating layer 5. In the first insulating layer 5, a plurality of vias 7 filled with the via filling 8 are formed. However, the via 7 may be single. In addition, an in-layer insulating portion 10 a is disposed between the second conductive layers 4 and in a region immediately below the power device 1.

（パワーデバイス１）
パワーデバイス１は、電力の変換・制御、交流電源からの直流電源への変換（整流）等を行う半導体素子である。パワーデバイス１の種類としては、ＭＯＳＦＥＴ（酸化膜半導体電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、サイリスタ等を例示することができ、その材料としてはシリコン、窒化ガリウム（ＧａＮ）、シリコンカーバイド（ＳｉＣ）、および酸化ガリウム等を例示することができるが、これらに限定されない。 (Power device 1)
The power device 1 is a semiconductor element that performs conversion / control of power, conversion (rectification) from an AC power source to a DC power source, and the like. Examples of the power device 1 include MOSFETs (oxide semiconductor field effect transistors), IGBTs (insulated gate bipolar transistors), thyristors, etc., and the materials thereof are silicon, gallium nitride (GaN), silicon carbide. (SiC), gallium oxide, and the like can be exemplified, but are not limited thereto.

パワーデバイス１は、第１導電層３上にはんだ２を介してフリップチップ接続などにより配置される。第１導電層３における複数の分離された１次配線、および２次配線間にパワーデバイス１の１次側電極、および２次側電極が跨いで配置されている。また、第２導電層４は、複数の分離された１次配線、および２次配線を備えている。はんだ２は、高温はんだであることが好ましい。高温はんだによれば、パワーモジュール１００が２次実装される際に、接続箇所が溶融する不具合を生じない。フリップチップ接続の接続方法としては、導電性接着剤（導電性ペースト）による接続、熱を加える圧着または超音波による接合等を採用しても良い。   The power device 1 is disposed on the first conductive layer 3 by flip chip connection or the like via the solder 2. The primary side electrode and the secondary side electrode of the power device 1 are disposed across a plurality of separated primary wirings and secondary wirings in the first conductive layer 3. The second conductive layer 4 includes a plurality of separated primary wirings and secondary wirings. The solder 2 is preferably a high temperature solder. According to the high-temperature solder, when the power module 100 is secondarily mounted, there is no problem that the connection portion is melted. As a connection method of the flip chip connection, a connection using a conductive adhesive (conductive paste), a pressure bonding applying heat, or an ultrasonic bonding may be employed.

（積層基板の構成）
第１導電層３、第１絶縁層５、および第２導電層４のそれぞれは、上部からこの順で積層されることで、積層基板を構成する。第１導電層３および第２導電層４は導電性を有する層であり、例えば、銅により形成される。第１導電層３および第２導電層４の材質は、導電性を有する材質であれば特に限定されない。具体的には、銅およびアルミニウム等が挙げられるがこれらに限定されない。 (Configuration of laminated substrate)
Each of the first conductive layer 3, the first insulating layer 5, and the second conductive layer 4 is laminated in this order from the top to constitute a laminated substrate. The 1st conductive layer 3 and the 2nd conductive layer 4 are layers which have electroconductivity, for example, are formed with copper. The material of the first conductive layer 3 and the second conductive layer 4 is not particularly limited as long as it is a conductive material. Specific examples include copper and aluminum, but are not limited thereto.

第１導電層３および第２導電層４のそれぞれは、同じ材質であっても良く、異なる材質であっても良い。また、例えば、第１導電層３の厚さは０．１４ｍｍ、第２導電層４の厚さは１ｍｍとして形成されるが、これらに限定されない。第２導電層４の厚さは、第１導電層３の厚さより厚く形成されることが好ましい。前記構成によれば、第１導電層３を、微細な回路構造を形成可能な薄さとしつつ、第２導電層４を厚くすることで電流容量を大きくすることができる。このため、微細な回路構造を備え、かつ、電流容量の大きいパワーモジュール１００を構成することができる。   The first conductive layer 3 and the second conductive layer 4 may be made of the same material or different materials. Further, for example, the first conductive layer 3 is formed with a thickness of 0.14 mm, and the second conductive layer 4 is formed with a thickness of 1 mm, but is not limited thereto. The thickness of the second conductive layer 4 is preferably formed thicker than the thickness of the first conductive layer 3. According to the configuration, the current capacity can be increased by making the second conductive layer 4 thick while making the first conductive layer 3 thin enough to form a fine circuit structure. For this reason, the power module 100 having a fine circuit structure and a large current capacity can be configured.

第１導電層３において、パワーデバイス１の直下の領域におけるはんだ２に挟まれる位置に、エッチング等により開口部が形成される。前記構成によれば、パワーデバイス１に電流パス５０ａが効率的に流入する。前記開口部は、絶縁性のある材質で埋められていても良い。   In the first conductive layer 3, an opening is formed by etching or the like at a position between the solder 2 in a region immediately below the power device 1. According to the above configuration, the current path 50 a efficiently flows into the power device 1. The opening may be filled with an insulating material.

第１絶縁層５には、前記１次配線と前記２次配線との間で、かつパワーデバイス１の直下の領域に、絶縁部が配置されている。   In the first insulating layer 5, an insulating portion is disposed between the primary wiring and the secondary wiring and in a region immediately below the power device 1.

第１絶縁層５は、絶縁性を有する材質により形成される。具体的には、ガラスエポキシおよびポリイミドなどが挙げられるがこれらに限定されない。   The first insulating layer 5 is formed of an insulating material. Specific examples include glass epoxy and polyimide, but are not limited thereto.

パワーデバイス１の前記１次側電極、および前記２次側電極それぞれの電極直下の第１絶縁層５には、第１導電層３と第２導電層４との前記１次配線と前記２次配線とをそれぞれ接続するビア７が配置されている。   In the first insulating layer 5 immediately below the primary side electrode and the secondary side electrode of the power device 1, the primary wiring and the secondary of the first conductive layer 3 and the second conductive layer 4 are provided. Vias 7 for connecting the wirings are arranged.

ビア７は、第１絶縁層５を貫通するホールとして形成される。ビア７は、第１絶縁層５に複数形成されることが好ましい。ビア７は、例えば円柱形状として形成されるが、これに限定されず、直方体形状などであっても良い。ビア７は、ビア内充填物８により充填される。ビア内充填物８は、導電性を有する材質であり、第１導電層３および／または第２導電層４と同じ材質であることが好ましい。このような材質として、例えば、銅およびアルミニウム等が挙げられるがこれらに限定されない。   The via 7 is formed as a hole penetrating the first insulating layer 5. A plurality of vias 7 are preferably formed in the first insulating layer 5. The via 7 is formed in, for example, a cylindrical shape, but is not limited thereto, and may be a rectangular parallelepiped shape. The via 7 is filled with the via filling 8. The via filling 8 is a conductive material and is preferably the same material as the first conductive layer 3 and / or the second conductive layer 4. Examples of such a material include, but are not limited to, copper and aluminum.

ビア７は、第１絶縁層５に形成した複数の溝に、例えばビアフィルめっきやダマシン法によりビア内充填物８を埋め込んで形成する。ビアフィルめっきは、めっき成長を抑制する抑制剤と、めっき成長を促進する促進剤とが添加された硫酸銅めっき浴を用いて、ビアホール内部に優先的に銅を析出させるめっき法である。ダマシン法は、溝を有する第１絶縁層５の下地構造に、ビア内充填物８を堆積し、ＣＭＰ（Chemical mechanical polishing）研磨することで、溝内にビア内充填物８を残すことができ、表面は平坦となる。   The via 7 is formed by filling the plurality of grooves formed in the first insulating layer 5 with the via filling 8 by, for example, via fill plating or damascene method. Via fill plating is a plating method in which copper is preferentially deposited inside a via hole using a copper sulfate plating bath to which an inhibitor for suppressing plating growth and an accelerator for promoting plating growth are added. In the damascene method, a via filling 8 is deposited on the underlying structure of the first insulating layer 5 having a groove, and the via filling 8 can be left in the groove by CMP (Chemical mechanical polishing) polishing. The surface becomes flat.

なお、第１導電層３の電流が流れる方向に対して垂直な断面の面積よりも複数のビア７の基板面に沿う方向の断面の総和面積が大きいことが好ましい。ここで、第１導電層３の電流が流れる方向に対して垂直な断面の面積は、第１導電層３の厚さ×第１導電層３の奥行の長さにて計算することができる。前記構成によれば、第１導電層３からビア７を介して厚い第２導電層４へ電流を流れ易くすることで、パワーデバイス１の電極直下における電流密度の集中を抑制することができる。   It is preferable that the total area of the cross sections in the direction along the substrate surface of the plurality of vias 7 is larger than the area of the cross section perpendicular to the direction in which the current of the first conductive layer 3 flows. Here, the area of the cross section perpendicular to the direction in which the current flows in the first conductive layer 3 can be calculated by the thickness of the first conductive layer 3 × the length of the first conductive layer 3. According to the above configuration, the current density can be easily flown from the first conductive layer 3 to the thick second conductive layer 4 via the via 7, so that the concentration of current density immediately below the electrode of the power device 1 can be suppressed.

（層内絶縁部１０ａ）
また、層内絶縁部１０ａは、第２導電層４における前記１次配線と前記２次配線との間で、かつパワーデバイス１の直下の領域に配置されている。層内絶縁部１０ａは、絶縁性を有する材質により形成される。具体的には、窒化アルミニウムなどが挙げられるがこれに限定されない。前記絶縁性を有する材質は、第１絶縁層５および／または第２絶縁層６と同じ材質であってもよい。なお、層内絶縁部１０ａは空気などによる空洞で構成することもできる。 (Insulating layer 10a)
Further, the in-layer insulating portion 10 a is disposed between the primary wiring and the secondary wiring in the second conductive layer 4 and in a region immediately below the power device 1. The in-layer insulating portion 10a is formed of an insulating material. Specific examples include aluminum nitride, but are not limited thereto. The insulating material may be the same material as the first insulating layer 5 and / or the second insulating layer 6. The in-layer insulating portion 10a can also be configured with a cavity made of air or the like.

層内絶縁部１０ａは、エッチングなどにより形成された空間に絶縁物を充填された構造となっている。層内絶縁部１０ａは、第２導電層４を下部からウェットエッチングにより加工することで、層内絶縁部１０ａのように、層内絶縁部１０ａの上部が狭く、下部が広いテーパ形状として形成される。その後、テーパ形状に開けられた空間に絶縁物が充填される。   The in-layer insulating portion 10a has a structure in which a space formed by etching or the like is filled with an insulator. The in-layer insulating portion 10a is formed by processing the second conductive layer 4 from the bottom by wet etching so that the upper portion of the in-layer insulating portion 10a is narrow and the lower portion is tapered like the in-layer insulating portion 10a. The Thereafter, the space opened in the tapered shape is filled with an insulator.

このとき、層内絶縁部１０ａが第１導電層３と接触する部分の基板面に沿う方向の横幅Ｗ１が、パワーデバイス１の前記基板面に沿う方向の横幅Ｗ２よりも狭い。このため、パワーデバイス１の電極直下にビアを設置可能となる。よって、パワーデバイス１の電極間距離が短い場合にも、パワーデバイス１における電極直下のビア７を通過する電流パス５０ａを形成することが可能となり、電流が第１導電層３内の許容電流密度以上は流れなくなる。これにより、電流密度の上昇および配線温度の上昇を抑制することが可能となり、パワーモジュール１００の電流容量を大きくすることができる。   At this time, the lateral width W <b> 1 in the direction along the substrate surface of the portion where the in-layer insulating portion 10 a contacts the first conductive layer 3 is narrower than the lateral width W <b> 2 in the direction along the substrate surface of the power device 1. For this reason, a via can be installed directly under the electrode of the power device 1. Therefore, even when the distance between the electrodes of the power device 1 is short, it is possible to form the current path 50a that passes through the via 7 immediately below the electrode in the power device 1, and the current is allowed to flow within the first conductive layer 3. The above will not flow. Thereby, it becomes possible to suppress an increase in current density and an increase in wiring temperature, and the current capacity of the power module 100 can be increased.

また、層内絶縁部１０ａと第２導電層４との境界と、第１絶縁層５とが、第２導電層４内に為す角をθとした場合、θ＜π／２の関係となるようにエッチングされることが好ましい。前記関係を満たす構成によれば、パワーデバイス１の直下の領域における第１絶縁層５と層内絶縁部１０ａとが接触する部分の面積が小さくなる。そのため、ビア７を、第１絶縁層５におけるパワーデバイス１の電極直下の領域にも形成することが可能となる。この場合、電流パス５０ａはパワーデバイス１の電極直下の領域においても、第１導電層３および第２導電層４の両方を通過できる。そのため、電流密度が大きくならず、パワーモジュール１００の電流容量を大きくすることができる。   Further, when the angle between the boundary between the in-layer insulating portion 10a and the second conductive layer 4 and the first insulating layer 5 in the second conductive layer 4 is θ, the relationship is θ <π / 2. It is preferable to be etched. According to the configuration satisfying the relationship, the area of the portion where the first insulating layer 5 and the in-layer insulating portion 10a are in contact with each other in the region immediately below the power device 1 is reduced. Therefore, the via 7 can be formed also in the region immediately below the electrode of the power device 1 in the first insulating layer 5. In this case, the current path 50 a can pass through both the first conductive layer 3 and the second conductive layer 4 even in the region immediately below the electrode of the power device 1. Therefore, the current density is not increased, and the current capacity of the power module 100 can be increased.

ビア７は、パワーデバイス１の電極直下の領域に複数形成されることが好ましい。前記構成によれば、第２導電層４から第１導電層３に電流が流入する電流パス５０ａが複数存在し、電流密度の上昇が抑えられる。ビア７は、パワーデバイス１の電極直下の領域の中でも、はんだ２の直下の領域に複数形成されることがより好ましい。前記構成によれば、電流が第１導電層３内の許容電流密度以上は流れなくなり、電流容量が大きい第２導電層４から、直接パワーデバイス１に電流が流入する、効率的な電流パス５０ａが形成される。   A plurality of vias 7 are preferably formed in a region immediately below the electrode of the power device 1. According to the above configuration, there are a plurality of current paths 50a through which current flows from the second conductive layer 4 to the first conductive layer 3, and an increase in current density is suppressed. More preferably, a plurality of vias 7 are formed in a region immediately below the solder 2 in a region directly below the electrode of the power device 1. According to the above configuration, the current does not flow more than the allowable current density in the first conductive layer 3, and the current flows directly into the power device 1 from the second conductive layer 4 having a large current capacity. Is formed.

＜効果＞
以上のように、本実施形態によれば、層内絶縁部１０ａが、θ＜π／２の関係を満たすように、第２導電層４内に形成される。そのため、パワーデバイス１の電極直下の領域に、ビア７を形成できる。前記構成によれば、電流パス５０ａは、パワーデバイス１の電極直下の領域においても第１導電層３および第２導電層４の両方を通過できる。よって、パワーデバイス１の電極直下の領域における電流密度および配線温度の上昇を抑制し、パワーモジュール１００の電流容量を大きくすることができる。 <Effect>
As described above, according to the present embodiment, the in-layer insulating portion 10a is formed in the second conductive layer 4 so as to satisfy the relationship θ <π / 2. Therefore, the via 7 can be formed in the region immediately below the electrode of the power device 1. According to the above configuration, the current path 50 a can pass through both the first conductive layer 3 and the second conductive layer 4 even in the region directly under the electrode of the power device 1. Therefore, an increase in current density and wiring temperature in a region immediately below the electrode of the power device 1 can be suppressed, and the current capacity of the power module 100 can be increased.

〔実施形態２〕
本発明の他の実施形態について、以下に説明する。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。 [Embodiment 2]
Another embodiment of the present invention will be described below. For convenience of explanation, members having the same functions as those described in the embodiment are given the same reference numerals, and the description thereof will not be repeated.

図２に示すように、本発明の実施形態２に係るパワーモジュール１０１は、パワーデバイス１、はんだ２、第１導電層３、第２導電層４、第１絶縁層５、および第２絶縁層６を備える。第２絶縁層６は、絶縁性を有する材質により形成される。具体的には、ガラスエポキシおよびポリイミドなどが挙げられるがこれらに限定されない。   As shown in FIG. 2, the power module 101 according to the second embodiment of the present invention includes a power device 1, a solder 2, a first conductive layer 3, a second conductive layer 4, a first insulating layer 5, and a second insulating layer. 6 is provided. The second insulating layer 6 is made of an insulating material. Specific examples include glass epoxy and polyimide, but are not limited thereto.

第１導電層３における複数の分離された１次配線、および２次配線間にパワーデバイス１の１次側電極、および２次側電極が跨いで配置されている。また、第２導電層４は、複数の分離された１次配線、および２次配線を備えている。層内絶縁部１０ｂは、第２導電層４における前記１次配線と前記２次配線との間で、かつパワーデバイス１の直下の領域に配置されている。   The primary side electrode and the secondary side electrode of the power device 1 are disposed across a plurality of separated primary wirings and secondary wirings in the first conductive layer 3. The second conductive layer 4 includes a plurality of separated primary wirings and secondary wirings. The in-layer insulating portion 10 b is disposed between the primary wiring and the secondary wiring in the second conductive layer 4 and in a region immediately below the power device 1.

パワーデバイス１の前記１次側電極、および前記２次側電極それぞれの電極直下の第１絶縁層５には、第１導電層３と第２導電層４との前記１次配線と前記２次配線とをそれぞれ接続するビア７が配置されている。なお、層内絶縁部１０ｂは空気などによる空洞で構成することもできる。   In the first insulating layer 5 immediately below the primary side electrode and the secondary side electrode of the power device 1, the primary wiring and the secondary of the first conductive layer 3 and the second conductive layer 4 are provided. Vias 7 for connecting the wirings are arranged. The in-layer insulating portion 10b can also be configured with a cavity made of air or the like.

また、パワーモジュール１０１は、層内絶縁部１０ｂと第２導電層４との境界と、第１絶縁層５とが、第２導電層４内に為す角をθ１とし、層内絶縁部１０ｂと第２導電層４との境界と、第２絶縁層６とが、第２導電層４内に為す角をθ２とした場合に、θ１＞π／２かつθ２＞π／２を満たす点で、実施形態１に係るパワーモジュール１００と異なる。なお、本実施形態では、第２導電層４間で、かつパワーデバイス１の直下の領域には、層内絶縁部１０ｂが配置されている。   Further, the power module 101 has an angle between the boundary between the in-layer insulating portion 10b and the second conductive layer 4 and the first insulating layer 5 in the second conductive layer 4 as θ1, and the in-layer insulating portion 10b When the angle between the boundary with the second conductive layer 4 and the second insulating layer 6 formed in the second conductive layer 4 is θ2, θ1> π / 2 and θ2> π / 2 are satisfied. Different from the power module 100 according to the first embodiment. In the present embodiment, the in-layer insulating portion 10 b is disposed between the second conductive layers 4 and in a region immediately below the power device 1.

また、本実施形態においては、層内絶縁部１０ｂが第１導電層３と接触する部分の基板面に沿う方向の横幅Ｗ１が、パワーデバイス１の前記基板面に沿う方向の横幅Ｗ２よりも狭い。このため、パワーデバイス１の電極直下にビアを設置可能となる。よって、パワーデバイス１の電極間距離が短い場合にも、パワーデバイス１における電極直下のビア７を通過する電流パス５０ｂを形成することが可能となり、電流が第１導電層３内の許容電流密度以上は流れなくなる。これにより、電流密度の上昇および配線温度の上昇を抑制することが可能となり、パワーモジュールの電流容量を大きくすることができる。   In this embodiment, the lateral width W1 in the direction along the substrate surface of the portion where the in-layer insulating portion 10b contacts the first conductive layer 3 is narrower than the lateral width W2 in the direction along the substrate surface of the power device 1. . For this reason, a via can be installed directly under the electrode of the power device 1. Therefore, even when the distance between the electrodes of the power device 1 is short, it is possible to form the current path 50b that passes through the via 7 directly under the electrode in the power device 1, and the current is allowed to flow within the first conductive layer 3. The above will not flow. Thereby, it becomes possible to suppress an increase in current density and an increase in wiring temperature, and the current capacity of the power module can be increased.

本実施形態において、層内絶縁部１０ｂは、第２導電層４を上部および下部からそれぞれハーフエッチングにより、それぞれのエッチング溝が繋がるように加工して形成される。これにより、層内絶縁部１０ｂは、θ１＞π／２かつθ２＞π／２の関係を満たす形状となる。前記構成によれば、上部から形成されるエッチング溝におけるテーパが図１２に示す形態と比べて短くなるため、パワーデバイス１の電極間距離が短い場合でも、パワーデバイス１の電極直下の領域にビア７を形成できる。よって、電流パス５０ｂが第１導電層３内の許容電流密度以上は流れなくなる。そのため、電流密度が抑制され、パワーモジュール１０１の電流容量を大きくすることができる。   In the present embodiment, the in-layer insulating portion 10b is formed by processing the second conductive layer 4 from above and below by half etching so that the respective etching grooves are connected. Accordingly, the in-layer insulating portion 10b has a shape that satisfies the relationship of θ1> π / 2 and θ2> π / 2. According to the above configuration, since the taper in the etching groove formed from above is shorter than that in the form shown in FIG. 12, even when the distance between the electrodes of the power device 1 is short, a via is formed in the region immediately below the electrodes of the power device 1. 7 can be formed. Therefore, the current path 50 b does not flow more than the allowable current density in the first conductive layer 3. Therefore, the current density is suppressed and the current capacity of the power module 101 can be increased.

ハーフエッチング加工の深さは、第２導電層４の上部からのエッチングが、第２導電層４の下部からのエッチングよりも、浅く加工されることが好ましい。すなわち、図２に示す深さＤ１＜深さＤ２を満たすことが好ましい。これにより、パワーデバイス１の直下の領域により多くのビア７を形成でき、電流密度が効果的に抑制される。   As for the depth of the half etching process, it is preferable that the etching from the upper part of the second conductive layer 4 is performed shallower than the etching from the lower part of the second conductive layer 4. That is, it is preferable to satisfy the depth D1 <depth D2 shown in FIG. Thereby, many vias 7 can be formed in the region directly under the power device 1, and the current density is effectively suppressed.

なお、第１導電層３の電流が流れる方向に対して垂直な断面の面積よりも複数のビア７の基板面に沿う方向の断面の総和面積が大きいことが好ましい。ここで、第１導電層３の電流が流れる方向に対して垂直な断面の面積は、第１導電層３の厚さ×第１導電層３の奥行の長さにて計算することができる。前記構成によれば、第１導電層３からビア７を介して厚い第２導電層４へ電流を流れ易くすることで、パワーデバイス１の電極直下における電流密度の集中を抑制することができる。   It is preferable that the total area of the cross sections in the direction along the substrate surface of the plurality of vias 7 is larger than the area of the cross section perpendicular to the direction in which the current of the first conductive layer 3 flows. Here, the area of the cross section perpendicular to the direction in which the current flows in the first conductive layer 3 can be calculated by the thickness of the first conductive layer 3 × the length of the first conductive layer 3. According to the above configuration, the current density can be easily flown from the first conductive layer 3 to the thick second conductive layer 4 via the via 7, so that the concentration of current density immediately below the electrode of the power device 1 can be suppressed.

＜効果＞
以上のように、本実施形態によれば、層内絶縁部１０ｂが、θ１＞π／２かつθ２＞π／２の関係を満たすように、第２導電層４内に形成される。そのため、パワーデバイス１の電極直下の領域に、ビア７を形成できる。前記構成によれば、電流パス５０ｂは、パワーデバイス１の電極直下の領域においても第１導電層３および第２導電層４の両方を通過できる。よって、パワーデバイス１の電極直下の領域における電流密度および配線温度の上昇を抑制し、パワーモジュール１０１の電流容量を大きくすることができる。 <Effect>
As described above, according to the present embodiment, the in-layer insulating portion 10b is formed in the second conductive layer 4 so as to satisfy the relationship of θ1> π / 2 and θ2> π / 2. Therefore, the via 7 can be formed in the region immediately below the electrode of the power device 1. According to the above configuration, the current path 50 b can pass through both the first conductive layer 3 and the second conductive layer 4 even in the region directly under the electrode of the power device 1. Therefore, an increase in current density and wiring temperature in the region immediately below the electrode of the power device 1 can be suppressed, and the current capacity of the power module 101 can be increased.

〔実施形態３〕
本発明の他の実施形態について、以下に説明する。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。 [Embodiment 3]
Another embodiment of the present invention will be described below. For convenience of explanation, members having the same functions as those described in the embodiment are given the same reference numerals, and the description thereof will not be repeated.

図３に示すように、本発明の実施形態３に係るパワーモジュール１０２は、第２導電層４の少なくとも一部に、外部と接続するための一体化端子部（端子構造）３０ａおよび３０ｂが形成されている点で、実施形態２に係るパワーモジュール１０１と異なる。一体化端子部３０ａおよび３０ｂを合わせて、一体化端子部３０と総称する。   As shown in FIG. 3, in the power module 102 according to the third embodiment of the present invention, integrated terminal portions (terminal structures) 30a and 30b for connecting to the outside are formed on at least a part of the second conductive layer 4. This is different from the power module 101 according to the second embodiment. The integrated terminal portions 30a and 30b are collectively referred to as the integrated terminal portion 30.

一体化端子部３０は、積層基板から第２導電層４以外の層（第１導電層３、第１絶縁層５、および第２絶縁層６）を機械研磨などにより除去し、基板一体型の端子構造として形成する。第２導電層４以外の層が除去される領域は、パワーデバイス１が配置される領域および第１絶縁層５におけるビア７が形成される領域を除いて、積層基板の端部から連なる任意の領域とすることができる。換言すれば、パワーモジュール１０２が一体化端子部３０を介して外部と接続される態様に応じ、一体化端子部３０を任意の大きさに形成することができる。   The integrated terminal portion 30 removes layers (the first conductive layer 3, the first insulating layer 5, and the second insulating layer 6) other than the second conductive layer 4 from the laminated substrate by mechanical polishing or the like, and is integrated with the substrate. Formed as a terminal structure. The region where the layers other than the second conductive layer 4 are removed is an arbitrary region continuous from the end of the laminated substrate except for the region where the power device 1 is disposed and the region where the via 7 in the first insulating layer 5 is formed. Can be an area. In other words, the integrated terminal portion 30 can be formed in an arbitrary size according to a mode in which the power module 102 is connected to the outside via the integrated terminal portion 30.

一体化端子部３０ａから流入した電流は、第２導電層４、ビア７、および第１導電層３をこの順に通過してパワーデバイス１に流入する。パワーデバイス１を通過した電流は、再び第１導電層３、ビア７、および第２導電層４をこの順に通過して、一体化端子部３０ｂから流出する。前記とは逆に、電流が一体化端子部３０ｂから流入し、パワーモジュール１０２内を通過して、一体化端子部３０ａから流出してもよい。   The current flowing from the integrated terminal portion 30a passes through the second conductive layer 4, the via 7, and the first conductive layer 3 in this order and flows into the power device 1. The current that has passed through the power device 1 again passes through the first conductive layer 3, the via 7, and the second conductive layer 4 in this order, and flows out from the integrated terminal portion 30b. On the contrary, the current may flow from the integrated terminal portion 30b, pass through the power module 102, and flow out from the integrated terminal portion 30a.

前記構造によれば、第２導電層４に形成された一体化端子部３０から電流が流入および流出することで、第１導電層３に端子を形成した場合に比べて、ビア７を介して第１導電層３から第２導電層４へ電流が流れる頻度が減少し、パワーモジュール１０２の抵抗を減らすことができる。なお、本実施形態の端子構造は、実施形態２のパワーモジュール１０２に適用したものであるが、本実施形態の端子構造を実施形態１に係るパワーモジュール１００に適用しても良い。   According to the structure, the current flows in and out from the integrated terminal portion 30 formed in the second conductive layer 4, so that the terminal is formed through the via 7 as compared with the case where the terminal is formed in the first conductive layer 3. The frequency of current flowing from the first conductive layer 3 to the second conductive layer 4 is reduced, and the resistance of the power module 102 can be reduced. In addition, although the terminal structure of this embodiment is applied to the power module 102 of Embodiment 2, you may apply the terminal structure of this embodiment to the power module 100 which concerns on Embodiment 1. FIG.

〔実施形態４〕
本発明の他の実施形態について、以下に説明する。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。 [Embodiment 4]
Another embodiment of the present invention will be described below. For convenience of explanation, members having the same functions as those described in the embodiment are given the same reference numerals, and the description thereof will not be repeated.

図４に示すように、本発明の実施形態１に係るパワーモジュール１００は、パワーデバイス１の直下の領域であるパワーデバイス実装領域２０において、電極２１ａおよび２１ｂが接続される領域（電極配置領域）の直下の第１絶縁層５に、ビア７が形成されるビア設置領域２２ａおよび２２ｂが存在する。ここで、本発明の実施形態４に係るパワーモジュールは、ビア７が、電極配置領域の端部近傍に形成される点において、本発明の実施形態１に係るパワーモジュール１００と異なる。なお、以下には電極２１ａに対応する電極配置領域について説明するが、電極２１ｂに対応する電極配置領域についても、同様の構成である。また、電極の形状については、長方形に限らず、任意の形状を取ることができる。   As shown in FIG. 4, the power module 100 according to the first embodiment of the present invention includes a region (electrode arrangement region) to which the electrodes 21 a and 21 b are connected in the power device mounting region 20 that is a region immediately below the power device 1. In the first insulating layer 5 immediately below, there are via installation regions 22a and 22b in which the vias 7 are formed. Here, the power module according to Embodiment 4 of the present invention is different from the power module 100 according to Embodiment 1 of the present invention in that the via 7 is formed in the vicinity of the end of the electrode arrangement region. Hereinafter, the electrode arrangement region corresponding to the electrode 21a will be described, but the electrode arrangement region corresponding to the electrode 21b has the same configuration. Further, the shape of the electrode is not limited to a rectangle, and an arbitrary shape can be taken.

ビア７は、ビア設置領域２２ａ内に複数形成され、その中で少なくとも一部のビア７は電極配置領域の端部近傍に形成される。電極配置領域の端部と、前記一部のビア７との距離Ｘ１は０．４ｍｍ以下が好ましく、０．２ｍｍ以下がより好ましい。また、距離Ｘ１を満たすビア７とは異なるビア７が電極配置領域の端部近傍に形成されても良く、前記異なるビア７と電極配置領域の端部との距離Ｘ２は、距離Ｘ１と同じでも良いし、異なっていても良い。距離Ｘ１と距離Ｘ２とが異なる場合、距離Ｘ２もまた、０．４ｍｍ以下が好ましく、０．２ｍｍ以下がより好ましい。その他の電極配置領域の端部近傍に形成されるビア７についても同様である。   A plurality of vias 7 are formed in the via installation region 22a, and at least some of the vias 7 are formed in the vicinity of the end of the electrode arrangement region. The distance X1 between the end portion of the electrode arrangement region and the part of the vias 7 is preferably 0.4 mm or less, and more preferably 0.2 mm or less. A via 7 different from the via 7 satisfying the distance X1 may be formed in the vicinity of the end of the electrode arrangement region, and the distance X2 between the different via 7 and the end of the electrode arrangement region may be the same as the distance X1. Good or different. When the distance X1 and the distance X2 are different, the distance X2 is also preferably 0.4 mm or less, and more preferably 0.2 mm or less. The same applies to the via 7 formed in the vicinity of the end of the other electrode arrangement region.

図５は、ビア７と電極配置領域の端部（配線端）との距離Ｘと、本実施形態に係るパワーモジュールにおける最大電流密度との関係をシミュレーションした結果を示すグラフである。距離Ｘが０．４ｍｍから０．１ｍｍまでは、距離Ｘが短くなるに従って最大電流密度が減少した。これは、距離Ｘが長くなるに従って、第２導電層４における電極配置領域の端部から、当該端部近傍に形成されるビア７の間に流れている全ての電流が、当該ビア７の端部（電極配置領域の端部に隣接する部分）に集中して流れ込むため、電流密度が高くなっていると考えられる。よって、前記構成によれば、ビア設置領域２２ａに多数のビア７を形成する場合、電極配置領域の端部と、当該端部に近接するビア７との距離Ｘ（距離Ｘ１，Ｘ２の総称）が短くなるようにビア７を形成することで、本実施形態に係るパワーモジュールにおける電流密度を減少させることができる。   FIG. 5 is a graph showing the result of simulating the relationship between the distance X between the via 7 and the end (wiring end) of the electrode arrangement region and the maximum current density in the power module according to the present embodiment. When the distance X was 0.4 mm to 0.1 mm, the maximum current density decreased as the distance X became shorter. This is because as the distance X increases, all currents flowing between the end of the electrode arrangement region in the second conductive layer 4 and the via 7 formed in the vicinity of the end are connected to the end of the via 7. It is considered that the current density is high because the gas flows in a concentrated manner (a portion adjacent to the end of the electrode arrangement region). Therefore, according to the above configuration, when a large number of vias 7 are formed in the via installation region 22a, the distance X between the end portion of the electrode arrangement region and the via 7 adjacent to the end portion (a general term for the distances X1 and X2). By forming the via 7 so as to shorten the current density, the current density in the power module according to the present embodiment can be reduced.

〔実施形態５〕
本発明の他の実施形態について、以下に説明する。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。 [Embodiment 5]
Another embodiment of the present invention will be described below. For convenience of explanation, members having the same functions as those described in the embodiment are given the same reference numerals, and the description thereof will not be repeated.

図６に示すように、本発明の実施形態５に係るパワーモジュール１１０（図１３参照）は、ビア設置領域２３ａおよび２３ｂが、電極配置領域と、該電極配置領域外の領域とを含む、第１導電層配線部（ビア形成領域）２４ａおよび２４ｂに形成される点において、本発明の実施形態１に係るパワーモジュール１００と異なる。なお、以下には電極２１ａに対応する電極配置領域について説明するが、電極２１ｂに対応する電極配置領域についても、同様の構成である。また、電極の形状については、長方形に限らず、任意の形状を取ることができる。   As shown in FIG. 6, in the power module 110 (see FIG. 13) according to the fifth embodiment of the present invention, the via placement regions 23a and 23b include an electrode placement region and a region outside the electrode placement region. It differs from the power module 100 according to the first embodiment of the present invention in that it is formed in one conductive layer wiring portion (via formation region) 24a and 24b. Hereinafter, the electrode arrangement region corresponding to the electrode 21a will be described, but the electrode arrangement region corresponding to the electrode 21b has the same configuration. Further, the shape of the electrode is not limited to a rectangle, and an arbitrary shape can be taken.

パワーデバイス実装領域２０の外側の領域にも多数のビア７が形成される。このとき、電極２１ａに対応する電極配置領域における、本実施形態に係るパワーモジュール１１０の長手方向の長さＹ１に対して、第１導電層配線部２４ｂにおける、前記長手方向の長さＹ２は、１．５倍以上が好ましい。   A number of vias 7 are also formed in a region outside the power device mounting region 20. At this time, in the electrode arrangement region corresponding to the electrode 21a, the length Y2 in the longitudinal direction of the first conductive layer wiring portion 24b is equal to the length Y1 in the longitudinal direction of the power module 110 according to the present embodiment. 1.5 times or more is preferable.

前記構成によれば、パワーデバイス実装領域２０の外側の領域に形成されるビア７を電流が通過できるため、本実施形態に係るパワーモジュールの電流密度を小さくすることができる。   According to the said structure, since an electric current can pass through the via | veer 7 formed in the area | region outside the power device mounting area | region 20, the current density of the power module which concerns on this embodiment can be made small.

図７は、電極長さ（長さＹ１）に対するビア領域外への長さ（長さＹ２）の比（長さＹ２／長さＹ１により算出される）と、本実施形態に係るパワーモジュールにおける最大電流密度との関係をシミュレーションした結果を示すグラフである。長さＹ１に対する長さＹ２の比が大きくなるに従い、前記最大電流密度が大きく減少した。長さＹ１に対する長さＹ２の比が２に達すると、以降は前記最大電流密度の減少効果は限定的であった。これは、第２導電層４からビア７、第１導電層３、およびはんだ２を電流が通過してパワーデバイス１に流入する際、電流は各電流パスの抵抗に応じて分流される。しかし、はんだ２から離れたビア７を電流が通過する電流パスにおいては、第１導電層３を通過する距離が長くなることにより抵抗が大きくなるため、電流が流れる量は小さくなる。したがって、長さＹ１に対する長さＹ２の比が２以上の領域にビア７を形成しても、電流密度を小さくする効果は限定的であると考えられる。   FIG. 7 shows the ratio of the length outside the via region (length Y2) to the electrode length (length Y1) (calculated by length Y2 / length Y1) and the power module according to this embodiment. It is a graph which shows the result of having simulated the relationship with the maximum current density. As the ratio of the length Y2 to the length Y1 increased, the maximum current density decreased greatly. When the ratio of the length Y2 to the length Y1 reached 2, the effect of decreasing the maximum current density was limited thereafter. This is because when current flows from the second conductive layer 4 through the via 7, the first conductive layer 3, and the solder 2 and flows into the power device 1, the current is divided according to the resistance of each current path. However, in the current path in which the current passes through the via 7 away from the solder 2, the resistance increases as the distance passing through the first conductive layer 3 increases, and thus the amount of current flowing decreases. Therefore, even if the via 7 is formed in a region where the ratio of the length Y2 to the length Y1 is 2 or more, the effect of reducing the current density is considered to be limited.

（変形例）
（パワーモジュールの構成）
実施形態５の変形例について、以下に説明する。図１３の（ａ）は本発明の実施形態５に係るパワーモジュール１１０の電流経路を示す平面図であり、図１３の（ｂ）はパワーモジュール１１０の電流経路を示す断面図である。図１３の（ｃ）はパワーモジュール１１０の変形例であるパワーモジュール１１０Ａの電流経路を示す平面図であり、図１３の（ｄ）は、パワーモジュール１１０Ａの電流経路を示す断面図である。なお、図１３以降の図面において、ＳＷ素子１１１、表面配線１１３、裏面配線１１４・１１４Ａ、および、ビア１１７は、それぞれ図１におけるパワーデバイス１、第１導電層３、第２導電層４、およびビア７に対応し、図１５の（ａ）・（ｂ）におけるＳＷ素子の電極１１８は、図４における電極２１ａ・２１ｂに対応する。また、本変形例の説明においては、裏面配線１１４Ａに対してＳＷ素子１１１が配置されている側を上側として上下の方向を示すものとする。なお、以下に示す上下方向は説明の便宜上のものであり、本発明の実施に対しこれらの方向に限定されることはない。 (Modification)
(Configuration of power module)
A modification of the fifth embodiment will be described below. FIG. 13A is a plan view showing a current path of the power module 110 according to the fifth embodiment of the present invention, and FIG. 13B is a cross-sectional view showing a current path of the power module 110. FIG. 13C is a plan view showing a current path of a power module 110A that is a modification of the power module 110, and FIG. 13D is a cross-sectional view showing a current path of the power module 110A. In FIG. 13 and subsequent drawings, the SW element 111, the front surface wiring 113, the back surface wiring 114 and 114A, and the via 117 are respectively the power device 1, the first conductive layer 3, the second conductive layer 4, and the like in FIG. Corresponding to the via 7, the electrode 118 of the SW element in FIGS. 15A and 15B corresponds to the electrodes 21 a and 21 b in FIG. 4. In the description of this modification, the up and down directions are shown with the side on which the SW element 111 is disposed as the upper side with respect to the back surface wiring 114A. In addition, the up-down direction shown below is for convenience of explanation, and is not limited to these directions for the implementation of the present invention.

パワーモジュール１１０Ａは、パワーモジュール１１０と比較し、裏面配線１１４に代えて裏面配線１１４Ａを備えている点が異なる。具体的には、パワーモジュール１１０の裏面配線１１４は、積層される基板面に沿う方向（第１方向、図１３の（ａ）の白抜き矢印）に延伸する形状である。したがって、パワーモジュール１１０の電流経路は、図１３の（ａ）および図１３の（ｂ）の黒色矢印に示すように、平面図では直線的であり、断面図ではビア１１７を経由してＳＷ素子１１１側に曲がっている。   The power module 110 </ b> A is different from the power module 110 in that a back surface wiring 114 </ b> A is provided instead of the back surface wiring 114. Specifically, the back surface wiring 114 of the power module 110 has a shape extending in a direction along the laminated substrate surface (first direction, white arrow in FIG. 13A). Accordingly, the current path of the power module 110 is linear in the plan view and is in the SW element via the via 117 in the cross-sectional view, as indicated by the black arrows in FIGS. 13 (a) and 13 (b). Bent to the 111 side.

それに対して、パワーモジュール１１０Ａの裏面配線１１４Ａは、第１方向に延伸する第１領域１１４Ａ＿１と、第１方向と異なる第２方向（図１３の（ｃ）の白抜き矢印）に延伸し第１領域１１４Ａ＿１に隣接する第２領域１１４Ａ＿２と、を有する。言い換えると、パワーモジュール１１０Ａにおいて裏面配線１１４Ａは直線ではなく曲がっている。そのため、パワーモジュール１１０Ａの電流経路は、図１３の（ｃ）および図１３の（ｄ）の黒色矢印に示すように、平面図で曲がっており、断面図においてもビア１１７を経由してＳＷ素子１１１側に曲がっている。   On the other hand, the back surface wiring 114A of the power module 110A extends in the first region 114A_1 extending in the first direction and the second direction different from the first direction (the white arrow in FIG. 13C). A second region 114A_2 adjacent to the region 114A_1. In other words, in the power module 110A, the back surface wiring 114A is bent instead of a straight line. Therefore, the current path of the power module 110A is bent in a plan view as shown by the black arrows in FIG. 13C and FIG. 13D, and the SW element also passes through the via 117 in the cross-sectional view. Bent to the 111 side.

図１４〜図１５は、パワーモジュール１１０Ａの構成をより詳しく図示したものである。図１４〜図１５では、ビア１１７の形状を理解しやすくするために、ビア１１７を立方体で図示している。図１４の（ａ）はパワーモジュール１１０Ａにおいて裏面配線１１４およびビア１１７を示す鳥瞰図である。図１４の（ｂ）はパワーモジュール１１０Ａにおいて裏面配線１１４から表面配線１１３までを示す鳥瞰図である。また、図１５の（ａ）はパワーモジュール１１０Ａにおいて裏面配線１１４ＡからＳＷ素子の電極１１８までを示す鳥瞰図である。図１５の（ｂ）はパワーモジュール１１０Ａにおいて裏面配線１１４ＡからＳＷ素子１１１までを示す鳥瞰図である。図１４〜図１５に示すように、パワーモジュール１１０Ａは、裏面配線１１４Ａ、ビア１１７、および表面配線１１３が下部からこの順で積層され、さらにＳＷ素子の電極１１８、およびＳＷ素子１１１が配置されることで構成されている。   14 to 15 illustrate the configuration of the power module 110A in more detail. In FIG. 14 to FIG. 15, the via 117 is illustrated as a cube in order to facilitate understanding of the shape of the via 117. FIG. 14A is a bird's eye view showing the back surface wiring 114 and the via 117 in the power module 110A. FIG. 14B is a bird's eye view showing the back surface wiring 114 to the front surface wiring 113 in the power module 110A. FIG. 15A is a bird's-eye view showing from the back surface wiring 114A to the SW element electrode 118 in the power module 110A. FIG. 15B is a bird's eye view showing the back wiring 114A to the SW element 111 in the power module 110A. As shown in FIGS. 14 to 15, in the power module 110 </ b> A, the back surface wiring 114 </ b> A, the via 117, and the front surface wiring 113 are stacked in this order from the bottom, and the SW element electrode 118 and the SW element 111 are further disposed. It is composed of that.

（ビアの配置）
パワーモジュール１１０Ａは、図１３の（ｄ）示すように、ＳＷ素子の電極１１８直下の第１絶縁層１１５には、ビア１１７が複数配置されている。また、図１６に示すように、当該複数のビア１１７は、第１絶縁層１１５において、ＳＷ素子１１１と表面配線１１３とを接続するＳＷ素子の電極１１８が配置される電極配置領域１２０と、電極配置領域１２０外の領域とを含むビア形成領域１３０に形成されている。図１６はパワーモジュール１１０Ａのビア１１７の配置を説明する平面図である。電極配置領域１２０は、ＳＷ素子の電極１１８をビア１１７に投影させた範囲に対応する。なお、図１６〜図１８はパワーモジュール１１０Ａの２次側についてのみ図示しているが、一次側についても、同様の構成である。 (Via placement)
In the power module 110A, as shown in FIG. 13D, a plurality of vias 117 are arranged in the first insulating layer 115 immediately below the electrode 118 of the SW element. Further, as shown in FIG. 16, the plurality of vias 117 includes an electrode arrangement region 120 in which the SW element electrode 118 that connects the SW element 111 and the surface wiring 113 is arranged in the first insulating layer 115, and the electrode It is formed in a via formation region 130 including a region outside the arrangement region 120. FIG. 16 is a plan view for explaining the arrangement of the vias 117 of the power module 110A. The electrode arrangement region 120 corresponds to a range in which the electrode 118 of the SW element is projected onto the via 117. 16 to 18 show only the secondary side of the power module 110A, but the primary side has the same configuration.

また、パワーモジュール１１０Ａは、図１６で示すように、ビア形成領域１３０の基板面に沿う方向（第１方向）の長さＹ４が、電極配置領域１２０の第１方向の長さＹ３の１．５倍以上である。さらに、パワーモジュール１１０Ａは、ビア形成領域１３０の電極配置領域１２０外の第２方向の長さＺ２が、電極配置領域１２０の第１方向の長さＹ３の０．５倍以上である。   In addition, as shown in FIG. 16, the power module 110 </ b> A has a length Y <b> 4 in the direction (first direction) along the substrate surface of the via formation region 130. 5 times or more. Furthermore, in the power module 110A, the length Z2 in the second direction outside the electrode arrangement region 120 of the via formation region 130 is 0.5 times or more the length Y3 of the electrode arrangement region 120 in the first direction.

図１７は、パワーモジュール１１０Ａにおいて、電流が集中するビア１１７を示す図である。図１７に示すように、裏面配線１１４Ａが第１方向から第２方向へと曲がるパワーモジュール１１０Ａに電流を流した場合、電極配置領域１２０において最も電流が集中するのは、電流が流れる方向（黒色矢印）に向かって先端に位置するビア１１７＿１である。また、ビア形成領域１３０の電極配置領域１２０外において最も電流が集中するのは、電流が流れる方向に向かって先端に位置するビア１１７＿２である。パワーモジュール１１０Ａによれば、このような電流集中箇所において電流の集中を緩和し、電流密度を小さくすることができる。   FIG. 17 is a diagram showing the via 117 in which current concentrates in the power module 110A. As shown in FIG. 17, when a current flows through the power module 110A in which the back surface wiring 114A bends from the first direction to the second direction, the current is most concentrated in the electrode arrangement region 120 in the direction in which the current flows (black This is the via 117_1 located at the tip toward the arrow. Further, the current is most concentrated outside the electrode arrangement region 120 in the via formation region 130 is the via 117_2 located at the tip in the direction in which the current flows. According to the power module 110 </ b> A, current concentration can be relaxed and current density can be reduced at such current concentration points.

上記効果について、図１８〜図２２に基づき以下に説明する。図１８の（ａ）および図１８の（ｂ）はパワーモジュール１１０Ａの裏面配線１１４Ａの曲がり方の例を示す図である。パワーモジュール１１０Ａは、図１８の（ａ）に示すように、裏面配線１１４Ａの第１領域１１４Ａ＿１と第２領域１１４Ａ＿２との成す角θ３がπ／２となるように、裏面配線１１４Ａが曲がっていてもよい。また、パワーモジュール１１０Ａは、図１８の（ｂ）に示すように、裏面配線１１４Ａの第１領域１１４Ａ＿１と第２領域１１４Ａ＿２との成す角θ３がπ／４となるように、裏面配線１１４Ａが曲がっていてもよい。言い換えると、裏面配線１１４Ａは、第１領域１１４Ａ＿１と第２領域１１４Ａ＿２との成す角θ３とした場合、π／４＜θ３＜π／２となるように形成される。   The above effect will be described below with reference to FIGS. FIGS. 18A and 18B are diagrams showing examples of how the back surface wiring 114A of the power module 110A is bent. As shown in FIG. 18A, in the power module 110A, the back surface wiring 114A is bent so that the angle θ3 formed by the first region 114A_1 and the second region 114A_2 of the back surface wiring 114A is π / 2. Also good. Further, as shown in FIG. 18B, in the power module 110A, the back surface wiring 114A is bent so that the angle θ3 formed by the first region 114A_1 and the second region 114A_2 of the back surface wiring 114A is π / 4. It may be. In other words, the back surface wiring 114A is formed such that π / 4 <θ3 <π / 2 when the angle θ3 formed by the first region 114A_1 and the second region 114A_2 is set.

図１９は、パワーモジュール１１０Ａにおいて、ビアピッチＰがＳＷ素子の電極長Ｙ３の１／２の場合における、ビア拡大数と最大電流密度との関係を示すグラフである。図１９の（ａ）は角度θ３がπ／２の場合を示し、図１９の（ｂ）は角度θ３がπ／４の場合を示す。なお、図１９〜図２２においてビアピッチＰとは、任意のビア１１７の中心と当該ビア１１７に隣接するビア１１７の中心との距離（図１６参照）を示す。また、図１９の「ビア拡大数」とは、ビア形成領域１３０の電極配置領域１２０外における、長さ方向（第１方向）または幅方向（第２方向）に沿って配置されているビア数を示す。具体的には、図１６に示すＮ１が長さ方向のビア拡大数であり、Ｎ２が幅方向のビア拡大数である。   FIG. 19 is a graph showing the relationship between the via expansion number and the maximum current density when the via pitch P is ½ of the SW element electrode length Y3 in the power module 110A. 19A shows the case where the angle θ3 is π / 2, and FIG. 19B shows the case where the angle θ3 is π / 4. 19 to 22, the via pitch P indicates a distance (see FIG. 16) between the center of an arbitrary via 117 and the center of the via 117 adjacent to the via 117. 19 is the number of vias arranged along the length direction (first direction) or the width direction (second direction) outside the electrode arrangement region 120 of the via formation region 130. Indicates. Specifically, N1 shown in FIG. 16 is the number of via expansions in the length direction, and N2 is the number of via expansions in the width direction.

図１９の（ａ）および図１９の（ｂ）に示すように、角度θ３がπ／２およびπ／４である場合いずれにおいても、幅方向に１つ以上および長さ方向に１つ以上のビア１１７が拡大されることで電力集中が緩和され、それ以上の拡大では、上記緩和は飽和している。   As shown in FIG. 19 (a) and FIG. 19 (b), in each case where the angle θ3 is π / 2 and π / 4, one or more in the width direction and one or more in the length direction. The power concentration is relaxed by expanding the via 117, and the relaxation is saturated at further expansion.

図２０はパワーモジュール１１０Ａにおいて、ビアピッチＰがＳＷ素子の電極長Ｙ３の１／２の場合におけるビア拡大数と最大電流密度との関係を示すグラフであり、長さ方向および幅方向のビア拡大数が同じ場合（Ｎ１＝Ｎ２の場合）を示す。図２０に示すように、角度θ３によらず、長さ方向および幅方向に１つ以上のビア１１７が拡大されることで電力集中が緩和され、それ以上の拡大では、上記緩和は飽和している。つまり、ビアピッチＰがＳＷ素子の電極長Ｙ３の１／２の場合、Ｎ１≧１かつＮ２≧１で電力集中が緩和される。   FIG. 20 is a graph showing the relationship between the via expansion number and the maximum current density when the via pitch P is 1/2 of the SW element electrode length Y3 in the power module 110A, and the via expansion numbers in the length direction and the width direction. Are the same (when N1 = N2). As shown in FIG. 20, regardless of the angle θ3, power concentration is relaxed by expanding one or more vias 117 in the length direction and width direction. Yes. That is, when the via pitch P is ½ of the electrode length Y3 of the SW element, power concentration is mitigated by N1 ≧ 1 and N2 ≧ 1.

図２１はパワーモジュール１１０Ａにおいて、ビアピッチＰがＳＷ素子の電極長Ｙ３の１／４の場合における、ビア拡大数と最大電流密度との関係を示すグラフである。図２１の（ａ）は角度θ３がπ／２の場合を示し、図２１の（ｂ）は角度θ３がπ／４の場合を示す。図２１の（ａ）および図２１の（ｂ）に示すように、角度θ３がπ／２およびπ／４である場合において、幅方向に２つ以上および長さ方向に２つ以上のビア１１７が拡大されることで電力集中が緩和され、それ以上の拡大では、上記緩和は飽和している。   FIG. 21 is a graph showing the relationship between the number of enlarged vias and the maximum current density when the via pitch P is 1/4 of the SW element electrode length Y3 in the power module 110A. 21A shows a case where the angle θ3 is π / 2, and FIG. 21B shows a case where the angle θ3 is π / 4. As shown in FIGS. 21A and 21B, when the angle θ3 is π / 2 and π / 4, two or more vias 117 in the width direction and two or more vias 117 in the length direction are used. The power concentration is relaxed by expanding the power, and the relaxation is saturated at further expansion.

図２２はパワーモジュール１１０Ａにおいて、ビアピッチＰがＳＷ素子の電極長Ｙ３の１／４の場合におけるビア拡大数と最大電流密度との関係を示すグラフであり、長さ方向および幅方向のビア拡大数が同じ場合を示す。図２２に示すように、角度θ３によらず、２つ以上のビア１１７が拡大されることで電力集中が緩和され、それ以上の拡大では、上記緩和は飽和している。つまり、ビアピッチＰがＳＷ素子の電極長Ｙ３の１／４の場合、Ｎ１≧２かつＮ２≧２で電力集中が緩和される。   FIG. 22 is a graph showing the relationship between the via expansion number and the maximum current density when the via pitch P is 1/4 of the SW element electrode length Y3 in the power module 110A, and the via expansion numbers in the length direction and the width direction. Indicates the same case. As shown in FIG. 22, regardless of the angle θ3, the power concentration is relaxed by expanding two or more vias 117, and the relaxation is saturated by further expansion. That is, when the via pitch P is 1/4 of the electrode length Y3 of the SW element, power concentration is mitigated by N1 ≧ 2 and N2 ≧ 2.

以上のように、パワーモジュール１１０Ａによれば、このような電流集中箇所において電流の集中を緩和し、電流密度を小さくすることができる。   As described above, according to the power module 110 </ b> A, current concentration can be relaxed and current density can be reduced at such current concentration locations.

〔実施形態６〕
本発明の他の実施形態について、以下に説明する。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。 [Embodiment 6]
Another embodiment of the present invention will be described below. For convenience of explanation, members having the same functions as those described in the embodiment are given the same reference numerals, and the description thereof will not be repeated.

図８に示すように、本発明の実施形態６に係るパワーモジュールは、ビア設置領域２３ａおよび２３ｂに形成されるビア７の直径Ｄが０．１ｍｍ〜０．４ｍｍである点において、本発明の実施形態１に係るパワーモジュール１００と異なる。また、電極の形状については、長方形に限らず、任意の形状を取ることができる。   As shown in FIG. 8, the power module according to Embodiment 6 of the present invention is that the diameter D of the via 7 formed in the via installation regions 23a and 23b is 0.1 mm to 0.4 mm. Different from the power module 100 according to the first embodiment. Further, the shape of the electrode is not limited to a rectangle, and an arbitrary shape can be taken.

本実施形態に係るパワーモジュールにおいて、ビア７はビア設置領域２３ａおよび２３ｂに、格子状に複数形成されることが好ましい。このようにビア７を形成した場合、ビア７の直径Ｄは０．１ｍｍ〜０．４ｍｍであることが好ましく、０．１５ｍｍ〜０．３ｍｍであることがより好ましく、０．２ｍｍであることがより好ましい。   In the power module according to the present embodiment, a plurality of vias 7 are preferably formed in a lattice pattern in the via installation regions 23a and 23b. When the via 7 is formed in this way, the diameter D of the via 7 is preferably 0.1 mm to 0.4 mm, more preferably 0.15 mm to 0.3 mm, and 0.2 mm. More preferred.

前記構成によれば、特定の２つのビア７間を流れる電流が、前記特定の２つのビア７において、それぞれ対向するビア７の端部に集中して通過する現象が抑えられる。そのため、本実施形態に係るパワーモジュールにおいて電流密度を小さくすることができる。   According to the said structure, the phenomenon which the electric current which flows between the specific two vias 7 concentrates on the edge part of the via | veer 7 which opposes in each of the said specific two vias 7 is suppressed. Therefore, the current density can be reduced in the power module according to the present embodiment.

図９は、ビア７の直径Ｄ（ビア径）と、本実施形態に係るパワーモジュールにおける最大電流密度との関係をシミュレーションした結果を示すグラフである。本シミュレーションにおいて、直径Ｄが０．２ｍｍの場合に、前記最大電流密度が最も小さくなり、以降は直径Ｄが大きくなるに従って、前記最大電流密度が大きくなった。すなわち、直径Ｄは０．２ｍｍに近い長さとすることで、本実施形態に係るパワーモジュールにおける電流密度を小さくすることができる。   FIG. 9 is a graph showing a result of simulating the relationship between the diameter D (via diameter) of the via 7 and the maximum current density in the power module according to the present embodiment. In this simulation, when the diameter D was 0.2 mm, the maximum current density was the smallest, and thereafter, the maximum current density was increased as the diameter D was increased. That is, by setting the diameter D to a length close to 0.2 mm, the current density in the power module according to the present embodiment can be reduced.

〔シミュレーション結果〕
図１に示すように、本発明の実施形態１に係るパワーモジュール１００は、角度θは４５度、はんだ２の水平方向の長さは０．８ｍｍ、第１導電層３の厚さは０．１４ｍｍ、第２導電層４の厚さは１ｍｍである。 〔simulation result〕
As shown in FIG. 1, in the power module 100 according to the first embodiment of the present invention, the angle θ is 45 degrees, the length of the solder 2 in the horizontal direction is 0.8 mm, and the thickness of the first conductive layer 3 is 0.2 mm. 14 mm, the thickness of the second conductive layer 4 is 1 mm.

これに対し、図１２に示すように、従来技術に係るパワーモジュール１０３は、角度θは１３５度である点において本発明の実施形態１に係るパワーモジュール１００と異なる。その他の条件についてはパワーモジュール１００と同様である。なお、角度θの違いによって、本発明の実施形態１に係るパワーモジュール１００と、従来技術に係るパワーモジュール１０３との間で、ビア７の形成領域が異なることは言うまでもない。   On the other hand, as shown in FIG. 12, the power module 103 according to the prior art is different from the power module 100 according to the first embodiment of the present invention in that the angle θ is 135 degrees. Other conditions are the same as those of the power module 100. Needless to say, the formation region of the via 7 is different between the power module 100 according to the first embodiment of the present invention and the power module 103 according to the related art due to the difference in the angle θ.

図１０は、本発明の実施形態１に係るパワーモジュール１００と、従来技術に係るパワーモジュール１０３とについて、それぞれ電流を３０Ａ印加した場合の電流密度をシミュレーションした結果を示す図である。図７中、「ＪＤＣ Ｖｏｌ」は直流電流密度（単位：Ａ／ｍ２）を表す。「流入」は、一体化端子部３０ａもしくは３０ｂの一方からの、それぞれのパワーモジュールへの電流の流入を表す。「流出」は、第１導電層３からはんだ２を介してパワーデバイス１へ流れる電流の、はんだ２からの流出を表す。矢印の方向は電流の流れる方向を表し、矢印の濃淡は直流電流密度の大きさに対応する。 FIG. 10 is a diagram showing the results of simulating the current density when a current of 30 A is applied to the power module 100 according to the first embodiment of the present invention and the power module 103 according to the related art. In FIG. 7, “JDC Vol” represents a direct current density (unit: A / m 2 ). “Inflow” represents an inflow of current from one of the integrated terminal portions 30a or 30b to each power module. “Outflow” represents outflow from the solder 2 of the current flowing from the first conductive layer 3 to the power device 1 through the solder 2. The direction of the arrow represents the direction of current flow, and the shading of the arrow corresponds to the magnitude of the DC current density.

図１０の（ａ）に示すように、従来技術に係るパワーモジュール１０３に電流を印加した場合、電流が流出する位置の手前から、第１導電層３における直流電流密度の上昇が見られた。一方、図１０の（ｂ）に示すように、本発明の実施形態１に係るパワーモジュール１００に電流を印加した場合、従来技術に係るパワーモジュール１０３と比較すると、直流電流密度は略３７．２％まで減少した（減少率では略６２．８％）。   As shown in FIG. 10A, when a current was applied to the power module 103 according to the prior art, an increase in the DC current density in the first conductive layer 3 was seen just before the position where the current flowed out. On the other hand, as shown in FIG. 10B, when a current is applied to the power module 100 according to the first embodiment of the present invention, the direct current density is approximately 37.2 compared to the power module 103 according to the related art. % (The rate of decrease was approximately 62.8%).

図１０に示すシミュレーションの結果から、本発明の実施形態１の構成によれば、従来技術に比べて、パワーモジュール１００に電流を印加した場合における、直流電流密度の上昇が小さいことが示された。   The result of the simulation shown in FIG. 10 shows that according to the configuration of the first embodiment of the present invention, the increase in DC current density is small when current is applied to the power module 100 as compared with the conventional technique. .

＜配線寿命について＞
一般的なパワーモジュールが故障する原因として、エレクトロマイグレーションによるものが考えられる。エレクトロマイグレーションにおける故障モデル式は、一般的に次の経験式により表される。 <About wiring life>
A cause of failure of a general power module is considered to be due to electromigration. The failure model formula in electromigration is generally expressed by the following empirical formula.

ここで、ＭＴＦは配線寿命、Ａは配線の構造および材料により決まる定数、Ｊは電流密度、ｎは電流密度に関する定数、Ｅａは活性化エネルギー、ｋはボルツマン定数、Ｔは配線部における絶対温度である。本発明の実施形態１に係るパワーモジュール１００における最大電流密度は、前記シミュレーションの結果より、従来技術に係るパワーモジュール１０３における最大電流密度の略３７．２％である。ここで、電流密度に関する定数ｎは１＜ｎ≦２の値をとるため、本発明の実施形態１に係るパワーモジュール１００における配線寿命は、従来技術に係るパワーモジュール１０３における配線寿命に比べて２．７倍から７．２倍程度に伸びることが予想できる。すなわち、本発明の実施形態１に係るパワーモジュール１００によれば、故障しにくいことから、より長期間の使用に耐えることができる。 Here, MTF is the wiring life, A is a constant determined by the structure and material of the wiring, J is the current density, n is a constant related to the current density, E a is the activation energy, k is the Boltzmann constant, and T is the absolute temperature in the wiring section. It is. The maximum current density in the power module 100 according to the first embodiment of the present invention is approximately 37.2% of the maximum current density in the power module 103 according to the conventional technique, based on the result of the simulation. Here, since the constant n regarding the current density takes a value of 1 <n ≦ 2, the wiring life in the power module 100 according to the first embodiment of the present invention is 2 as compared with the wiring life in the power module 103 according to the related art. It can be expected to increase from 7 times to 7.2 times. That is, according to the power module 100 according to the first embodiment of the present invention, since it is difficult to break down, it can withstand longer use.

〔まとめ〕
本発明の態様１に係るパワーモジュールは、少なくとも導電性を有する第１導電層と、絶縁性を有する第１絶縁層と、導電性を有する第２導電層とが、この順で積層される積層基板を含むパワーモジュールであって、前記第１導電層における複数の分離された１次配線、および２次配線間にパワーデバイスの１次側電極、および２次側電極が跨いで配置され、前記第２導電層は、複数の分離された前記１次配線、および前記２次配線を備え、前記第１絶縁層には、前記１次配線と前記２次配線との間で、かつ前記パワーデバイスの直下の領域に、絶縁部が配置されており、前記第２導電層における前記１次配線と前記２次配線との間で、かつ前記パワーデバイスの直下の領域に、層内絶縁部が配置されており、前記パワーデバイスの前記１次側電極、および前記２次側電極それぞれの電極直下の前記第１絶縁層には、前記第１導電層と前記第２導電層との前記１次配線と前記２次配線とをそれぞれ接続するビアが配置されている構成である。 [Summary]
The power module according to the first aspect of the present invention includes a stack in which at least a first conductive layer having conductivity, a first insulating layer having insulation, and a second conductive layer having conductivity are stacked in this order. A power module including a substrate, wherein a plurality of separated primary wirings in the first conductive layer, and a primary side electrode and a secondary side electrode of a power device are disposed across a secondary wiring, The second conductive layer includes a plurality of the separated primary wirings and the secondary wirings, and the first insulating layer includes the power device between the primary wirings and the secondary wirings. An insulating portion is disposed in a region immediately below the insulating layer, and an in-layer insulating portion is disposed between the primary wiring and the secondary wiring in the second conductive layer and in a region directly below the power device. The primary of the power device Vias connecting the primary wiring and the secondary wiring of the first conductive layer and the second conductive layer are respectively formed in the first insulating layer immediately below the electrode and each of the secondary side electrodes. It is the arrangement which is arranged.

前記構成によれば、前記パワーデバイスの前記１次側電極、および前記２次側電極それぞれの電極直下の前記第１絶縁層には、前記第１導電層と前記第２導電層との前記１次配線と前記２次配線とをそれぞれ接続するビアが配置されている。よって、パワーデバイスの電極間距離が短い場合にも、パワーデバイスにおける電極直下のビアを通過する電流経路を形成することが可能となり、電流が第１導電層内の許容電流密度以上は流れなくなる。これにより、電流密度の上昇および配線温度の上昇を抑制することが可能となり、パワーモジュールの電流容量を大きくすることができる。   According to the above configuration, the first insulating layer immediately below each of the primary side electrode and the secondary side electrode of the power device includes the first conductive layer and the second conductive layer. Vias for connecting the secondary wiring and the secondary wiring are arranged. Therefore, even when the distance between the electrodes of the power device is short, it is possible to form a current path that passes through the via directly under the electrode in the power device, and the current does not flow beyond the allowable current density in the first conductive layer. Thereby, it becomes possible to suppress an increase in current density and an increase in wiring temperature, and the current capacity of the power module can be increased.

本発明の態様２に係るパワーモジュールは、前記態様１において、前記層内絶縁部と前記第２導電層との境界と、前記第１絶縁層とが、前記第２導電層内に為す角をθとした場合、θ＜π／２の関係を満たしていても良い。前記構成によれば、「θ＜π／２」の関係を満たすことにより、パワーデバイスの電極直下にビアを設置可能となる。よって、パワーデバイスの電極間距離が短い場合にも、パワーデバイスにおける電極直下のビアを通過する電流経路を形成することが可能となり、電流が第１導電層内の許容電流密度以上は流れなくなる。これにより、電流密度の上昇および配線温度の上昇を抑制することが可能となり、パワーモジュールの電流容量を大きくすることができる。   The power module according to aspect 2 of the present invention is the power module according to aspect 1, wherein the boundary between the in-layer insulating portion and the second conductive layer and the angle formed by the first insulating layer in the second conductive layer are the same. When θ is set, the relationship of θ <π / 2 may be satisfied. According to the above configuration, vias can be placed directly under the electrodes of the power device by satisfying the relationship of “θ <π / 2”. Therefore, even when the distance between the electrodes of the power device is short, it is possible to form a current path that passes through the via directly under the electrode in the power device, and the current does not flow beyond the allowable current density in the first conductive layer. Thereby, it becomes possible to suppress an increase in current density and an increase in wiring temperature, and the current capacity of the power module can be increased.

本発明の態様３に係るパワーモジュールは、前記態様１において、前記積層基板は、前記第１導電層と、前記第１絶縁層と、前記第２導電層と、さらに絶縁性を有する第２絶縁層とが、この順で積層されたものであり、前記層内絶縁部と前記第２導電層との境界と、前記第１絶縁層とが、前記第２導電層内に為す角をθ１とし、前記層内絶縁部と前記第２導電層との境界と、前記第２絶縁層とが、前記第２導電層内に為す角をθ２とした場合、θ１＞π／２かつθ２＞π／２を満たしていても良い。前記構成によれば、「θ１＞π／２かつθ２＞π／２」の関係を満たすことにより、パワーデバイスの電極直下にビアを設置可能となる。よって、パワーデバイスの電極間距離が短い場合にも、パワーデバイスにおける電極直下のビアを通過する電流経路を形成することが可能となり、電流が第１導電層内の許容電流密度以上は流れなくなる。これにより、電流密度の上昇および配線温度の上昇を抑制することが可能となり、パワーモジュールの電流容量を大きくすることができる。   The power module according to Aspect 3 of the present invention is the power module according to Aspect 1, wherein the laminated substrate includes the first conductive layer, the first insulating layer, the second conductive layer, and a second insulating material having insulating properties. The layers are laminated in this order, and the angle between the boundary between the in-layer insulating portion and the second conductive layer and the first insulating layer formed in the second conductive layer is θ1. When the angle between the boundary between the in-layer insulating portion and the second conductive layer and the second insulating layer formed in the second conductive layer is θ2, θ1> π / 2 and θ2> π / 2 may be satisfied. According to the above configuration, by satisfying the relationship of “θ1> π / 2 and θ2> π / 2”, a via can be installed immediately below the electrode of the power device. Therefore, even when the distance between the electrodes of the power device is short, it is possible to form a current path that passes through the via directly under the electrode in the power device, and the current does not flow beyond the allowable current density in the first conductive layer. Thereby, it becomes possible to suppress an increase in current density and an increase in wiring temperature, and the current capacity of the power module can be increased.

本発明の態様４に係るパワーモジュールは、前記態様１〜３の何れかにおいて、前記第２導電層は、前記第１導電層よりも厚いことが好ましい。前記構成によれば、第２導電層が第１導電層よりも厚いことで、第２導電層の電流容量が大きくなり、パワーモジュールの電流容量を大きくすることができる。   In the power module according to aspect 4 of the present invention, in any one of the aspects 1 to 3, the second conductive layer is preferably thicker than the first conductive layer. According to the above configuration, since the second conductive layer is thicker than the first conductive layer, the current capacity of the second conductive layer is increased, and the current capacity of the power module can be increased.

本発明の態様５に係るパワーモジュールは、前記態様１〜４の何れかにおいて、前記第２導電層の少なくとも一部には、外部と接続するための端子構造が形成されていても良い。前記構成によれば、第２導電層に形成された端子から電流が流入および流出することで、第１導電層に端子を形成した場合に比べてビアを介して第１導電層から第２導電層へ電流が流れる頻度が減少し、抵抗を減らすことが可能となる。   In the power module according to aspect 5 of the present invention, in any one of the aspects 1 to 4, a terminal structure for connecting to the outside may be formed on at least a part of the second conductive layer. According to the above configuration, the current flows in and out from the terminal formed in the second conductive layer, so that the second conductive from the first conductive layer through the via as compared with the case where the terminal is formed in the first conductive layer. The frequency of current flowing to the layer is reduced, and the resistance can be reduced.

本発明の態様６に係るパワーモジュールは、前記態様１〜５の何れかにおいて、前記パワーデバイスの電極直下の前記第１絶縁層には、前記ビアが複数配置されており、当該複数のビアは、前記第１絶縁層において、前記パワーデバイスと前記第１導電層とを接続する電極が配置される電極配置領域に形成され、前記複数のビアの一部が前記電極配置領域の端部の近傍に配置されていることが好ましい。前記構成によれば、パワーデバイス実装領域の電極内部に多数のビアを設置する場合、電極配置領域の端部から最近接のビアの端部までの距離が短くなるようにビアを配置することで、電流密度を減少させることができる。   A power module according to Aspect 6 of the present invention is the power module according to any one of Aspects 1 to 5, wherein the plurality of vias are arranged in the first insulating layer immediately below the electrode of the power device. The first insulating layer is formed in an electrode arrangement region in which an electrode connecting the power device and the first conductive layer is arranged, and a part of the plurality of vias is in the vicinity of an end of the electrode arrangement region It is preferable to arrange | position. According to the above configuration, when a large number of vias are installed inside the electrode in the power device mounting area, the vias are arranged so that the distance from the end of the electrode arrangement area to the end of the nearest via is shortened. , Current density can be reduced.

本発明の態様７に係るパワーモジュールは、前記態様１において、前記パワーデバイスの電極直下の前記第１絶縁層には、前記ビアが複数配置されており、当該複数のビアは、前記第１絶縁層において、前記パワーデバイスと前記第１導電層とを接続する電極が配置される電極配置領域と、前記電極配置領域外の領域とを含むビア形成領域に形成され、前記ビア形成領域の基板面に沿う方向の長さが、前記電極配置領域の前記基板面に沿う方向の長さの１．５倍以上であっても良い。前記構成によれば、パワーデバイス実装領域（電極配置領域）の外側にも多数のビアを設置することで、電流密度を小さくすることができる。この場合、前記ビア形成領域の基板面に沿う方向の長さが、前記電極配置領域の前記基板面に沿う方向の長さの１．５倍以上であることが望ましい。   The power module according to aspect 7 of the present invention is the power module according to aspect 1, wherein a plurality of the vias are arranged in the first insulating layer immediately below the electrode of the power device, and the plurality of vias are the first insulation. And a substrate surface of the via formation region formed in a via formation region including an electrode arrangement region in which an electrode connecting the power device and the first conductive layer is arranged and a region outside the electrode arrangement region. The length in the direction along the substrate may be 1.5 times or more the length in the direction along the substrate surface of the electrode arrangement region. According to the said structure, a current density can be made small by installing many via | veer outside the power device mounting area | region (electrode arrangement | positioning area | region). In this case, it is desirable that the length of the via formation region in the direction along the substrate surface is 1.5 times or more the length of the electrode arrangement region in the direction along the substrate surface.

本発明の態様８に係るパワーモジュールは、前記態様１において、前記パワーデバイスの電極直下の前記第１絶縁層には、前記ビアが複数配置されており、当該複数のビアは、前記第１絶縁層における前記パワーデバイスと前記第１導電層とを接続する電極が配置される電極配置領域に形成され、直径が０．１〜０．４ｍｍであることが好ましい。前記構成によれば、パワーデバイス実装領域の電極内部に多数のビアを設置する場合、製造上の制約から隣接するビアの中心間距離はビア直径の２倍程度が必要となることがある。このような条件下において、ビア直径が０．１〜０．４ｍｍ程度の場合に電流密度を小さくすることができる。   In the power module according to aspect 8 of the present invention, in the aspect 1, the plurality of vias are arranged in the first insulating layer immediately below the electrode of the power device, and the plurality of vias are the first insulation. It is preferable that the electrode is formed in an electrode arrangement region in which an electrode connecting the power device and the first conductive layer is arranged in a layer and has a diameter of 0.1 to 0.4 mm. According to the above configuration, when a large number of vias are installed inside the electrode in the power device mounting area, the distance between the centers of adjacent vias may be about twice the via diameter due to manufacturing restrictions. Under such conditions, the current density can be reduced when the via diameter is about 0.1 to 0.4 mm.

本発明の態様９に係るパワーモジュールは、前記態様４〜８の何れかにおいて、前記パワーデバイスの電極直下の前記第１絶縁層には、前記ビアが複数配置されており、前記第１導電層の電流が流れる方向に対して垂直な断面の面積よりも前記複数のビアの基板面に沿う方向の断面の総和面積が大きいことが好ましい。前記構成によれば、第１導電層からビアを介して厚い第２導電層へ電流を流れ易くすることで、パワーデバイスの電極直下における電流密度の集中を抑制することができる。   The power module according to Aspect 9 of the present invention is the power module according to any one of Aspects 4 to 8, wherein the first insulating layer immediately below the electrode of the power device has a plurality of vias disposed therein, and the first conductive layer. It is preferable that the total area of the cross sections in the direction along the substrate surface of the plurality of vias is larger than the area of the cross section perpendicular to the direction in which the current flows. According to the above configuration, the current density can be easily flown from the first conductive layer to the thick second conductive layer through the via, thereby suppressing the concentration of current density directly under the electrode of the power device.

本発明の態様１０に係るパワーモジュールは、前記態様７において、前記第２導電層は、前記ビア形成領域の基板面に沿う方向である第１方向に延伸する第１領域と、前記第１方向と異なる第２方向に延伸し前記第１領域に隣接する第２領域を有し、前記ビア形成領域の前記電極配置領域外の前記第２方向の長さが、前記電極配置領域の前記第１方向の長さの０．５倍以上であることが好ましい。   In the power module according to aspect 10 of the present invention, in the aspect 7, the second conductive layer extends in a first direction that is a direction along a substrate surface of the via formation region, and the first direction. A second region extending in a second direction different from the first region and adjacent to the first region, and the length in the second direction outside the electrode arrangement region of the via formation region is the first region of the electrode arrangement region. It is preferably 0.5 times or more the length in the direction.

前記構成によれば、第２導電層が第１方向から第２方向へと曲がる場合であっても、パワーデバイス実装領域（電極配置領域）の外側において第２方向の長さが電極配置領域の第１方向の長さの０．５倍以上となるようにビアを設置することで、電流密度を小さくすることができる。   According to the above configuration, even when the second conductive layer bends from the first direction to the second direction, the length in the second direction is outside the power device mounting area (electrode arrangement area). By arranging the vias so as to be 0.5 times or more of the length in the first direction, the current density can be reduced.

本発明の態様１１に係るパワーモジュールは、前記態様１０において、前記第１領域と前記第２領域との成す角をθ３とした場合、π／４＜θ３＜π／２であることが好ましい。前記構成によれば、電流密度を小さく抑えたまま、π／４からπ／２の範囲で曲がる第２導電層を備えたパワーモジュールを実現することができる。   In the power module according to the eleventh aspect of the present invention, in the tenth aspect, it is preferable that π / 4 <θ3 <π / 2 when the angle formed by the first region and the second region is θ3. According to the said structure, the power module provided with the 2nd conductive layer which curves in the range of (pi) / 4 to (pi) / 2, keeping current density small can be implement | achieved.

本発明の態様１２に係るパワーモジュールは、少なくとも導電性を有する第１導電層と、絶縁性を有する第１絶縁層と、導電性を有する第２導電層とが、この順で積層される積層基板を含むパワーモジュールであって、前記第１導電層における複数の分離された１次配線、および２次配線間にパワーデバイスの１次側電極、および２次側電極が跨いで配置され、前記第２導電層は、複数の分離された前記１次配線、および前記２次配線を備え、前記第１絶縁層には、前記１次配線と前記２次配線との間で、かつ前記パワーデバイスの直下の領域に、絶縁部が配置されており、前記パワーデバイスの前記１次側電極、および前記２次側電極それぞれの電極直下の前記第１絶縁層には、前記第１導電層と前記第２導電層との前記１次配線と前記２次配線とをそれぞれ接続するビアが配置されている構成であっても良い。   In the power module according to the twelfth aspect of the present invention, at least a first conductive layer having conductivity, a first insulating layer having insulation, and a second conductive layer having conductivity are stacked in this order. A power module including a substrate, wherein a plurality of separated primary wirings in the first conductive layer, and a primary side electrode and a secondary side electrode of a power device are disposed across a secondary wiring, The second conductive layer includes a plurality of the separated primary wirings and the secondary wirings, and the first insulating layer includes the power device between the primary wirings and the secondary wirings. An insulating portion is disposed in a region directly below the first insulating layer immediately below the primary electrode and the secondary electrode of the power device, and the first conductive layer and the The primary wiring with the second conductive layer and the 2 Via connecting lines and each may be a configuration that is arranged.

前記構成によれば、前記パワーデバイスの前記１次側電極、および前記２次側電極それぞれの電極直下の前記第１絶縁層には、前記第１導電層と前記第２導電層との前記１次配線と前記２次配線とをそれぞれ接続するビアが配置されている。よって、パワーデバイスの電極間距離が短い場合にも、パワーデバイスにおける電極直下のビアを通過する電流経路を形成することが可能となり、電流が第１導電層内の許容電流密度以上は流れなくなる。これにより、電流密度の上昇および配線温度の上昇を抑制することが可能となり、パワーモジュールの電流容量を大きくすることができる。   According to the above configuration, the first insulating layer immediately below each of the primary side electrode and the secondary side electrode of the power device includes the first conductive layer and the second conductive layer. Vias for connecting the secondary wiring and the secondary wiring are arranged. Therefore, even when the distance between the electrodes of the power device is short, it is possible to form a current path that passes through the via directly under the electrode in the power device, and the current does not flow beyond the allowable current density in the first conductive layer. Thereby, it becomes possible to suppress an increase in current density and an increase in wiring temperature, and the current capacity of the power module can be increased.

〔付記事項〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。 [Additional Notes]
The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention. Furthermore, a new technical feature can be formed by combining the technical means disclosed in each embodiment.

１ パワーデバイス
３ 第１導電層
４ 第２導電層
５ 第１絶縁層
６ 第２絶縁層
７ ビア
１０ａ，１０ｂ 層内絶縁部
２２ａ，２２ｂ ビア設置領域
２３ａ，２３ｂ ビア設置領域
２４ａ，２４ｂ 第１導電層配線部（ビア形成領域）
３０ａ，３０ｂ 一体型端子部（端子構造）
１００，１０１，１０２，１１０，１１０Ａ パワーモジュール
１１１ ＳＷ素子（パワーデバイス）
１１３ 表面配線（第１導電層）
１１４，１１４Ａ 裏面配線（第２導電層）
１１４Ａ＿１ 第１領域
１１４Ａ＿２ 第２領域
１１７ ビア
θ，θ１，θ２，θ３ 角度
Ｄ 直径
Ｎ１，Ｎ２ ビア拡大数
Ｗ１，Ｗ２ 横幅
Ｘ１，Ｘ２ 距離
Ｙ１，Ｙ２，Ｙ３，Ｙ４，Ｚ２ 長さ DESCRIPTION OF SYMBOLS 1 Power device 3 1st conductive layer 4 2nd conductive layer 5 1st insulating layer 6 2nd insulating layer 7 Via 10a, 10b Insulating part 22a, 22b Via installation area | region 23a, 23b Via installation area | region 24a, 24b 1st conductivity Layer wiring part (via formation area)
30a, 30b Integrated terminal (terminal structure)
100, 101, 102, 110, 110A Power module 111 SW element (power device)
113 Surface wiring (first conductive layer)
114, 114A Back wiring (second conductive layer)
114A_1 First region 114A_2 Second region 117 Via θ, θ1, θ2, θ3 Angle D Diameter N1, N2 Via expansion number W1, W2 Horizontal width X1, X2 Distance Y1, Y2, Y3, Y4, Z2 Length

Claims (12)

少なくとも導電性を有する第１導電層と、絶縁性を有する第１絶縁層と、導電性を有する第２導電層とが、この順で積層される積層基板を含むパワーモジュールであって、
前記第１導電層における複数の分離された１次配線、および２次配線間にパワーデバイスの１次側電極、および２次側電極が跨いで配置され、
前記第２導電層は、複数の分離された前記１次配線、および前記２次配線を備え、
前記第１絶縁層には、前記１次配線と前記２次配線との間で、かつ前記パワーデバイスの直下の領域に、絶縁部が配置されており、
前記第２導電層における前記１次配線と前記２次配線との間で、かつ前記パワーデバイスの直下の領域に、層内絶縁部が配置されており、
前記パワーデバイスの前記１次側電極、および前記２次側電極それぞれの電極直下の前記第１絶縁層には、前記第１導電層と前記第２導電層との前記１次配線と前記２次配線とをそれぞれ接続するビアが配置されていることを特徴とするパワーモジュール。 A power module including a laminated substrate in which at least a first conductive layer having conductivity, a first insulating layer having insulation, and a second conductive layer having conductivity are laminated in this order,
The primary side electrode of the power device and the secondary side electrode are disposed across the plurality of separated primary wirings and the secondary wirings in the first conductive layer,
The second conductive layer includes a plurality of separated primary wirings and the secondary wirings,
In the first insulating layer, an insulating portion is disposed between the primary wiring and the secondary wiring and in a region immediately below the power device,
An in-layer insulating portion is disposed between the primary wiring and the secondary wiring in the second conductive layer and in a region immediately below the power device,
The primary wiring and the secondary of the first conductive layer and the second conductive layer are provided on the first insulating layer immediately below the primary electrode and the secondary electrode of the power device, respectively. A power module characterized in that vias are respectively connected to wirings. 前記層内絶縁部と前記第２導電層との境界と、前記第１絶縁層とが、前記第２導電層内に為す角をθとした場合、θ＜π／２の関係を満たすことを特徴とする請求項１に記載のパワーモジュール。   When the angle between the boundary between the in-layer insulating portion and the second conductive layer and the first insulating layer formed in the second conductive layer is θ, the relationship θ <π / 2 is satisfied. The power module according to claim 1. 前記積層基板は、前記第１導電層と、前記第１絶縁層と、前記第２導電層と、さらに絶縁性を有する第２絶縁層とが、この順で積層されたものであり、
前記層内絶縁部と前記第２導電層との境界と、前記第１絶縁層とが、前記第２導電層内に為す角をθ１とし、前記層内絶縁部と前記第２導電層との境界と、前記第２絶縁層とが、前記第２導電層内に為す角をθ２とした場合、θ１＞π／２かつθ２＞π／２を満たすことを特徴とする請求項１に記載のパワーモジュール。 The laminated substrate is formed by laminating the first conductive layer, the first insulating layer, the second conductive layer, and a second insulating layer having an insulating property in this order,
The angle between the boundary between the in-layer insulating portion and the second conductive layer and the first insulating layer formed in the second conductive layer is θ1, and the in-layer insulating portion and the second conductive layer are 2. The structure according to claim 1, wherein θ1> π / 2 and θ2> π / 2 are satisfied when an angle formed between the boundary and the second insulating layer in the second conductive layer is θ2. Power module. 前記第２導電層は、前記第１導電層よりも厚いことを特徴とする請求項１から３までの何れか１項に記載のパワーモジュール。   4. The power module according to claim 1, wherein the second conductive layer is thicker than the first conductive layer. 5. 前記第２導電層の少なくとも一部には、外部と接続するための端子構造が形成されていることを特徴とする請求項１から４までの何れか１項に記載のパワーモジュール。   The power module according to any one of claims 1 to 4, wherein a terminal structure for connecting to the outside is formed on at least a part of the second conductive layer. 前記パワーデバイスの電極直下の前記第１絶縁層には、前記ビアが複数配置されており、当該複数のビアは、前記第１絶縁層において、前記パワーデバイスと前記第１導電層とを接続する電極が配置される電極配置領域に形成され、前記複数のビアの一部が前記電極配置領域の端部の近傍に配置されていることを特徴とする請求項１から５までの何れか１項に記載のパワーモジュール。   A plurality of the vias are arranged in the first insulating layer directly under the electrode of the power device, and the plurality of vias connect the power device and the first conductive layer in the first insulating layer. 6. The device according to claim 1, wherein a part of the plurality of vias is formed in the vicinity of an end portion of the electrode arrangement region. The power module described in 1. 前記パワーデバイスの電極直下の前記第１絶縁層には、前記ビアが複数配置されており、当該複数のビアは、前記第１絶縁層において、前記パワーデバイスと前記第１導電層とを接続する電極が配置される電極配置領域と、前記電極配置領域外の領域とを含むビア形成領域に形成され、前記ビア形成領域の基板面に沿う方向の長さが、前記電極配置領域の前記基板面に沿う方向の長さの１．５倍以上であることを特徴とする請求項１に記載のパワーモジュール。   A plurality of the vias are arranged in the first insulating layer directly under the electrode of the power device, and the plurality of vias connect the power device and the first conductive layer in the first insulating layer. A length in the direction along the substrate surface of the via formation region is formed in a via formation region including an electrode arrangement region where an electrode is arranged and a region outside the electrode arrangement region, and the substrate surface of the electrode arrangement region The power module according to claim 1, wherein the length is 1.5 times or more of a length in a direction along the line. 前記パワーデバイスの電極直下の前記第１絶縁層には、前記ビアが複数配置されており、当該複数のビアは、前記第１絶縁層における前記パワーデバイスと前記第１導電層とを接続する電極が配置される電極配置領域に形成され、直径が０．１〜０．４ｍｍであることを特徴とする請求項１に記載のパワーモジュール。   A plurality of the vias are arranged in the first insulating layer directly below the electrode of the power device, and the plurality of vias are electrodes that connect the power device and the first conductive layer in the first insulating layer. 2. The power module according to claim 1, wherein the power module is formed in an electrode arrangement region in which is arranged and has a diameter of 0.1 to 0.4 mm. 前記パワーデバイスの電極直下の前記第１絶縁層には、前記ビアが複数配置されており、
前記第１導電層の電流が流れる方向に対して垂直な断面の面積よりも前記複数のビアの基板面に沿う方向の断面の総和面積が大きいことを特徴とする請求項４から８までの何れか１項に記載のパワーモジュール。 A plurality of the vias are arranged in the first insulating layer directly under the electrode of the power device,
9. The total area of cross sections in a direction along the substrate surface of the plurality of vias is larger than an area of a cross section perpendicular to the direction in which the current of the first conductive layer flows. The power module according to claim 1. 前記第２導電層は、前記ビア形成領域の基板面に沿う方向である第１方向に延伸する第１領域と、前記第１方向と異なる第２方向に延伸し前記第１領域に隣接する第２領域を有し、
前記ビア形成領域の前記電極配置領域外の前記第２方向の長さが、前記電極配置領域の前記第１方向の長さの０．５倍以上であることを特徴とする請求項７に記載のパワーモジュール。 The second conductive layer extends in a first direction that is a direction along the substrate surface of the via formation region, and a second region that extends in a second direction different from the first direction and is adjacent to the first region. Has two regions,
The length in the second direction outside the electrode arrangement region of the via formation region is 0.5 times or more of the length of the electrode arrangement region in the first direction. Power module. 前記第１領域と前記第２領域との成す角をθ３とした場合、π／４＜θ３＜π／２であることを特徴とする請求項１０に記載のパワーモジュール。   11. The power module according to claim 10, wherein π / 4 <θ3 <π / 2, where θ3 is an angle formed between the first region and the second region. 少なくとも導電性を有する第１導電層と、絶縁性を有する第１絶縁層と、導電性を有する第２導電層とが、この順で積層される積層基板を含むパワーモジュールであって、
前記第１導電層における複数の分離された１次配線、および２次配線間にパワーデバイスの１次側電極、および２次側電極が跨いで配置され、
前記第２導電層は、複数の分離された前記１次配線、および前記２次配線を備え、
前記第１絶縁層には、前記１次配線と前記２次配線との間で、かつ前記パワーデバイスの直下の領域に、絶縁部が配置されており、
前記パワーデバイスの前記１次側電極、および前記２次側電極それぞれの電極直下の前記第１絶縁層には、前記第１導電層と前記第２導電層との前記１次配線と前記２次配線とをそれぞれ接続するビアが配置されていることを特徴とするパワーモジュール。 A power module including a laminated substrate in which at least a first conductive layer having conductivity, a first insulating layer having insulation, and a second conductive layer having conductivity are laminated in this order,
The primary side electrode of the power device and the secondary side electrode are disposed across the plurality of separated primary wirings and the secondary wirings in the first conductive layer,
The second conductive layer includes a plurality of separated primary wirings and the secondary wirings,
In the first insulating layer, an insulating portion is disposed between the primary wiring and the secondary wiring and in a region immediately below the power device,
The primary wiring and the secondary of the first conductive layer and the second conductive layer are provided on the first insulating layer immediately below the primary electrode and the secondary electrode of the power device, respectively. A power module characterized in that vias are respectively connected to wirings.
JP2019043091A 2018-06-01 2019-03-08 Power module Pending JP2019212895A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910462477.4A CN110556356A (en) 2018-06-01 2019-05-30 power module
US16/427,675 US10811350B2 (en) 2018-06-01 2019-05-31 Power module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018106507 2018-06-01
JP2018106507 2018-06-01

Publications (1)

Publication Number Publication Date
JP2019212895A true JP2019212895A (en) 2019-12-12

Family

ID=68846964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019043091A Pending JP2019212895A (en) 2018-06-01 2019-03-08 Power module

Country Status (1)

Country Link
JP (1) JP2019212895A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183271A (en) * 1992-01-07 1993-07-23 Mitsubishi Electric Corp Wiring board and manufacture thereof
JP2002299342A (en) * 2001-03-30 2002-10-11 Fujitsu Quantum Devices Ltd High-frequency semiconductor device
JP2009259909A (en) * 2008-04-14 2009-11-05 Nec Corp Clock distribution circuit, semiconductor integrated circuit, and clock distribution method
WO2014087470A1 (en) * 2012-12-03 2014-06-12 株式会社メイコー Circuit board and method for manufacturing circuit board
JP2016058415A (en) * 2014-09-05 2016-04-21 日本特殊陶業株式会社 Semiconductor power module manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183271A (en) * 1992-01-07 1993-07-23 Mitsubishi Electric Corp Wiring board and manufacture thereof
JP2002299342A (en) * 2001-03-30 2002-10-11 Fujitsu Quantum Devices Ltd High-frequency semiconductor device
JP2009259909A (en) * 2008-04-14 2009-11-05 Nec Corp Clock distribution circuit, semiconductor integrated circuit, and clock distribution method
WO2014087470A1 (en) * 2012-12-03 2014-06-12 株式会社メイコー Circuit board and method for manufacturing circuit board
JP2016058415A (en) * 2014-09-05 2016-04-21 日本特殊陶業株式会社 Semiconductor power module manufacturing method

Similar Documents

Publication Publication Date Title
KR102195406B1 (en) Semiconductor devices including finfets and local interconnect layers and methods of fabricating the same
CN1819259B (en) Package for gallium nitride semiconductor devices
US10170433B2 (en) Insulated circuit board, power module and power unit
CN105448864B (en) Electronic building brick
JP2008235944A (en) Semiconductor device and its production process
TWI447884B (en) Semiconductor device with substrate-side exposed device-side electrode and method of fabrication
JP2007110002A (en) Semiconductor device
CN109390300A (en) Semiconductor device
CN111554645B (en) Double-sided water-cooling SiC half-bridge module packaging structure integrated with laminated busbar
US7276803B2 (en) Semiconductor component and method for fabricating
US9859195B1 (en) Semiconductor device
EP2221889A2 (en) Light emitting device package
JP2007266435A (en) Semiconductor device and semiconductor package
JP6875588B1 (en) Semiconductor device
JP5098630B2 (en) Semiconductor device and manufacturing method thereof
JP2003188378A (en) Semiconductor device
JP2019212895A (en) Power module
KR20220025728A (en) Chip redistribution structure and manufacturing method thereof
CN104517921A (en) Bonded substrate and forming method thereof, and three-dimensional package structure and forming method thereof
CN106876350B (en) Power module and method for manufacturing the same
US10811350B2 (en) Power module
CN104867903B (en) Electronic module
US8895436B2 (en) Implementing enhanced power supply distribution and decoupling utilizing TSV exclusion zone
KR20170069322A (en) Power module
JP7342889B2 (en) semiconductor equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220816

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230221