JP2019176077A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2019176077A JP2019176077A JP2018064794A JP2018064794A JP2019176077A JP 2019176077 A JP2019176077 A JP 2019176077A JP 2018064794 A JP2018064794 A JP 2018064794A JP 2018064794 A JP2018064794 A JP 2018064794A JP 2019176077 A JP2019176077 A JP 2019176077A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- electrode
- column
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 136
- 210000000746 body region Anatomy 0.000 claims abstract description 71
- 230000002093 peripheral effect Effects 0.000 claims abstract description 67
- 239000012535 impurity Substances 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 233
- 230000001681 protective effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000011084 recovery Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
- H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
しかしながら、不純物濃度やセルピッチを精度よく制御することは難しく、また、チャージバランスの確保を優先する結果、その他の特性(たとえば、リカバリ特性等)が制約される場合がある。
本発明の他の目的は、半導体層とコラム層とのチャージバランスの確保と、リカバリ特性の向上とを両立させることができる半導体装置を提供することである。
この構成によれば、埋め込み電極が存在していないコラム層の下方部を、半導体層において電圧降下が激しい部分(たとえば、半導体層とボディ領域とのpn接合による寄生ダイオードの近傍)から離すことができ、電圧降下の影響を小さくすることができる。その結果、半導体層とコラム層との接合界面から発生する空乏層を、半導体層の厚さ方向に良好に伸ばすことができる。
半導体層およびコラム層の不純物濃度が上記範囲であることによって、リカバリ特性を効果的に向上させることができる。
本発明の一実施形態に係る半導体装置は、前記外周部において、前記コラム層から前記半導体層の前記第1面側に向かって延び、前記半導体層の前記第1面に露出するコンタクト層をさらに含み、前記外周電極は、前記半導体層の前記第1面において前記コンタクト層に接続されていてもよい。
本発明の一実施形態に係る半導体装置では、前記コラム層は、前記ボディ領域から間隔を空けて形成された分断コラムを含んでいてもよい。
本発明の一実施形態に係る半導体装置は、前記埋め込み電極を包むように前記コラム層の内部に形成された絶縁膜を含んでいてもよい。
本発明の一実施形態に係る半導体装置では、前記ボディ領域は、互いに間隔を空けてストライプ状に延びる複数のボディ領域を含んでいてもよい。
図1は、本発明の一実施形態に係る半導体装置1の模式的な平面図である。なお、図1では、明瞭化のため、電極膜5〜8にハッチングを付して示している。
半導体装置1は、平面視四角形状の本発明の半導体層の一例としての半導体基板2を含む。半導体基板2の第1方向の長さL1(図1では、半導体基板2の側面2Aおよび2Cに沿う長さ)は、たとえば1.0mm〜9.0mmであり、当該第1方向に直交する第2方向の長さL2(図1では、半導体基板2の側面2Bおよび2Dに沿う長さ)は、たとえば1.0mm〜9.0mmであってもよい。
半導体装置1は、アクティブ部3上に形成されたソース電極膜5と、外周部4上に形成されたゲート電極膜6、本発明の第1電極の一例としての外周電極膜7および等電位リング膜8とを含む。これらの電極膜は、共通の電極膜のパターニングによって互いに分離されて形成される。
ゲートパッド12は、表面保護膜48(図3参照)で覆われたゲート電極膜6のうち、当該表面保護膜48から選択的に露出した部分である。ゲートパッド12には、ボンディングワイヤ等の接合部材が接続される。ゲートパッド12は、半導体基板2の互いに対向する一対の側面(図1では、側面2Aおよび側面2C)の一方の側面側に選択的に配置されている。この実施形態では、ゲートパッド12は、平面視において、パッド用凹部10の内方領域に重なるように設けられており、パッド用凹部10の側部を両側から区画するソース電極膜5の一対の突出部14,14によって間隔を空けて挟まれている。
外周パッド17は、表面保護膜48(図3参照)で覆われた外周電極膜7のうち、当該表面保護膜48から選択的に露出した部分である。外周パッド17には、ボンディングワイヤ等の接合部材が接続される。外周パッド17は、半導体基板2の互いに対向する一対の側面(図1では、側面2Aおよび側面2C)の一方の側面側に選択的に配置されている。この実施形態では、外周パッド17は、平面視において、ゲートパッド12の反対側に配置され、フィンガー凹部15の内方領域に重なるように設けられている。これにより、外周パッド17は、フィンガー凹部15の側部を両側から区画するゲートフィンガー13の一対の突出部19,19によって間隔を空けて挟まれている。なお、図1では、外周パッド17は、ゲートパッド12とパッド用凹部10との関係とは異なり、パッド用凹部9の内方領域に重なるように設けられていない。しかしながら、たとえば、ゲートフィンガー13のパッド用凹部9側が開放される態様では、パッド用凹部9がパッド用凹部10とほぼ同じ幅に形成され、外周パッド17が、当該パッド用凹部9の内方領域に重なるように設けられていてもよい。
図2は、図1の半導体装置1の破線IIで囲まれた部分の断面斜視図である。図3は、図1のIII−III断面を示す断面図である。なお、図2では、層間絶縁膜43上の構成を省略して示している。
半導体装置1は、n+型ドレイン層20と、n−型ベース層21と、p型ボディ領域22と、p−型コラム層23と、n+型ソース領域24と、p+型ボディコンタクト領域25と、ゲート絶縁膜26と、ゲート電極27と、ドレイン電極28とを含む。図1の半導体基板2は、n+型ドレイン層20およびn−型ベース層21を合わせた概念であってもよい。
図2に示すように、p−型コラム層23は、各単位セル29のp型ボディ領域22の内方の領域に形成されている。より具体的には、p−型コラム層23は、p型ボディ領域22の幅方向中央の領域においてストライプ状に形成されている。
当該引き出し部32からは、n−型ベース層21の表面側に向かって延び、n−型ベース層21の表面に露出したp−型層33が形成されている。p−型層33は、n−型ベース層21に対してp型不純物をイオン注入(インプラ)することによって形成された半導体層であってもよい。p型不純物としては、前述のものを適用できる。また、p−型層33の不純物濃度は、p−型コラム層23と同じで、たとえば、1.0×1015cm−3〜1.0×1019cm−3程度である。
図2および図3を参照して、p−型コラム層23には、埋め込み電極38が埋め込まれている。埋め込み電極38は、周囲が絶縁膜39で覆われており、p−型コラム層23から電気的に絶縁されている。埋め込み電極38は、たとえば、ポリシリコンからなり、n型またはp型の不純物を含有していてもよい。絶縁膜39は、たとえば、酸化シリコン(SiO2)や窒化シリコン(SiN)からなり、500Å〜2000Å程度の厚さを有していてもよい。
p+型ボディコンタクト領域25は、p−型コラム層23の直上の領域に形成されている。p+型ボディコンタクト領域25は、当該領域において、p型ボディ領域22の表面部に選択的に形成されている。p+型ボディコンタクト領域25は、p型ボディ領域22にp型不純物を選択的にイオン注入することによって形成されてもよい。p型不純物の例は、前述のとおりである。また、p+型ボディコンタクト領域25の不純物濃度は、p型ボディ領域22よりも高く、たとえば、5.0×1017cm−3〜1.0×1019cm−3程度である。
この実施形態では、p+型ボディコンタクト領域25は、ストライプ状に形成されている。図3を参照して、各p+型ボディコンタクト領域25の端部37はアクティブ部3内に配置されており、p型ボディ領域22の端部36に対して内側に間隔を空けた位置に配置されている。これにより、当該端部37とp型ボディ領域22の端部36との間の領域は、p型ボディ領域22の領域となっている。
図2を参照して、アクティブ部3において、ゲート電極27は、ゲート絶縁膜26とほぼ同じパターンに形成されており、ゲート絶縁膜26の表面を覆っている。すなわち、ゲート電極27は、n+型ソース領域24の一部、チャネル領域35およびn−型ベース層21の表面の上方に配置されている。より端的には、ゲート電極27は、各単位セル29のp+型ボディコンタクト領域25およびこのp+型ボディコンタクト領域25に連なるn+型ソース領域24の内縁領域に開口を有するパターンで形成されている。すなわち、ゲート電極27は、複数の単位セル29を共通に制御するように形成されている。これにより、プレーナゲート構造が構成されている。
層間絶縁膜43には、各単位セル29のp+型ボディコンタクト領域25およびn+型ソース領域24を露出させるコンタクト孔44、ゲート電極27のコンタクト部40を露出させるコンタクト孔45、p−型層33を露出させるコンタクト孔46、および等電位リング電極41を露出させるコンタクト孔47が形成されている。これらのコンタクト孔44〜47は、層間絶縁膜43およびゲート絶縁膜26を貫通して形成されている。
外周電極膜7は、アルミニウムその他の金属からなる。外周電極膜7は、図3を参照して、層間絶縁膜43の表面を選択的に覆い、かつコンタクト孔46に埋め込まれるように形成されている。これにより、外周電極膜7は、埋め込みコンタクト60にオーミック接続されている。
半導体基板2の最表面には、電極膜5〜8を覆うように、表面保護膜48が形成されている。表面保護膜48は、たとえば、シリコン窒化膜、ポリイミド膜等の絶縁材料からなる。表面保護膜48には、図3を参照して、ソース電極膜5の一部をソースパッド11として露出させるパッド開口49が形成されている。なお、図示しないが、表面保護膜48には、ゲート電極膜6および外周電極膜7のそれぞれ一部を、ゲートパッド12および外周パッド17として露出させるパッド開口が形成されている。一方、ゲート電極膜6および外周電極膜7のフィンガー部分(ゲートフィンガー13および外周フィンガー18)については、表面保護膜48で覆われている。等電位リング膜8に関しては、その全体が表面保護膜48で覆われている。
ドレイン電極28を高電位側、ソース電極膜5を低電位側として、ソース電極膜5およびドレイン電極28の間に直流電源を接続すると、寄生ダイオード34には逆バイアスが与えられる。このとき、ゲート電極27に所定の閾値電圧よりも低い制御電圧が与えられていると、ドレイン−ソース間にはいずれの電流経路も形成されない。すなわち、半導体装置1は、オフ状態となる。一方、ゲート電極27に閾値電圧以上の制御電圧を与えると、チャネル領域35の表面に電子が引き寄せられて反転層(チャネル)が形成される。これにより、n+型ソース領域24とn−型ベース層21との間が導通する。すなわち、ソース電極膜5から、n+型ソース領域24、チャネル領域35の反転層、n−型ベース層21を順に通って、ドレイン電極28に至る電流経路が形成される。すなわち、半導体装置1は、オン状態となる。
半導体装置1を製造するには、まず、図4Aを参照して、n+型ドレイン層20上に、初期ベース層50が形成される。次に、初期ベース層50の上に、p−型コラム層23を形成すべき位置にp型不純物を選択的に注入しながらn型半導体層51を形成する工程を繰り返すマルチエピタキシャル成長によって、複数層のn型半導体層51を積層させる。これにより、複数枚のn型半導体層51と初期ベース層50とが一体化されて、n−型ベース層21が形成される。
次に、図4Eを参照して、たとえばエッチバックによって、材料53の不要部分(トレンチ52外の部分)が選択的に除去され、埋め込み電極38が形成される。その後、絶縁膜39のトレンチ52外の部分も除去される。
次に、図4Gを参照して、埋め込み電極38を覆うように、p−型コラム層23の残りの部分(埋め込み電極38よりもn−型ベース層21の表面側の部分)およびp−型層33を形成すべき位置にp型不純物を選択的に注入しながらn型半導体層51を形成する工程を繰り返すマルチエピタキシャル成長によって、複数層のn型半導体層51を積層させる。
次に、図4Jを参照して、n−型ベース層21上に、ゲート絶縁膜26が形成される。ゲート絶縁膜26は、半導体結晶表面の熱酸化によって形成されてもよい。さらに、ゲート絶縁膜26上に、ゲート電極27および等電位リング電極41が形成される。ゲート電極27および等電位リング電極41の形成は、たとえば、不純物を添加して低抵抗化したポリシリコン膜を全表面に形成し、その後、そのポリシリコン膜をフォトリソグラフィによって選択的にエッチングすることによって行ってもよい。
次に、図4Jを参照して、ソース電極膜5、ゲート電極膜6、外周電極膜7および等電位リング膜8を覆うように、表面保護膜48が形成され、この表面保護膜48に、フォトリソグラフィによって、パッド開口49が形成される。こうして、半導体装置1のMIS構造が形成される。
以上、この半導体装置1によれば、p−型コラム層23に絶縁膜39を介して埋め込み電極38が埋め込まれている。埋め込み電極38は、埋め込みコンタクト60を介して外周電極膜7に電気的に接続されている。外周電極膜7に電圧を印加することによって、埋め込みコンタクト60を介して埋め込み電極38に電圧を印加することができる。これにより、p−型コラム層23内の負側のチャージを簡単に制御することができる。つまり、p−型コラム層23に相対するn−型ベース層21の不純物濃度が比較的濃くても、p−型コラム層23内の負側のチャージを制御することによって、チャージバランスを簡単に確保することができる。
たとえば、前述の実施形態では、外周フィンガー18は、ソースパッド11を挟むようにソースパッド11の両側(半導体基板2の側面2Bおよび側面2D側)に形成されていたが、図5を参照して、ソースパッド11の片側のみに形成されていてもよい。
また、前述の実施形態では、埋め込み電極38は、p−型コラム層23の深さ方向の中央部よりもn−型ベース層21の表面側に配置されていたが、図6を参照して、p−型コラム層23の深さ方向の中央部よりもn−型ベース層21の裏面側に配置されていてもよい。
また、前述の実施形態では、p−型コラム層23は、p型ボディ領域22から間隔を空けて形成された分断コラム30であったが、図8を参照して、p型ボディ領域22の下方に連なって形成された連続コラム55を含んでいてもよい。図8では、分断コラム30および連続コラム55を、それぞれ1つずつしか示していないが、分断コラム30および連続コラム63は、たとえば、ストライプ方向に直交する方向に、交互に配列されていてもよい。また、この場合、図9を参照して、分断コラム30のみに選択的に埋め込み電極38が形成されていてもよいし、図10を参照して、連続コラム55のみに選択的に埋め込み電極38が形成されていてもよい。
また、前述の実施形態では、p−型コラム層23は、マルチエピタキシャル成長によって形成したが、たとえば、n−型ベース層21にディープトレンチを形成し、当該ディープトレンチにp型半導体層を埋め込むことによっても形成することができる。
また、半導体装置1の各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、半導体装置1において、p型の部分がn型であり、n型の部分がp型であってもよい。
2 半導体基板
3 アクティブセル部
4 外周部
5 ソース電極膜
6 ゲート電極膜
7 外周電極膜
11 ソースパッド
12 ゲートパッド
13 ゲートフィンガー
17 外周パッド
18 外周フィンガー
20 n+型ドレイン層
21 n−型ベース層
22 p型ボディ領域
23 p−型コラム層
24 n+型ソース領域
26 ゲート絶縁膜
27 ゲート電極
29 単位セル
30 分断コラム
38 埋め込み電極
39 絶縁膜
60 埋め込みコンタクト
63 連続コラム
Claims (12)
- 第1面およびその反対側の第2面を有する第1導電型の半導体層と、
前記半導体層の前記第1面に選択的に形成された第2導電型のボディ領域と、
前記ボディ領域の内方部に形成された第1導電型のソース領域と、
ゲート絶縁膜を介して前記ボディ領域の一部に対向するゲート電極と、
前記ボディ領域に対して前記半導体層の前記第2面側に配置された第2導電型のコラム層と、
前記コラム層から電気的に絶縁された状態で前記コラム層に埋め込まれた埋め込み電極と、
前記埋め込み電極に電気的に接続された第1電極とを含む、半導体装置。 - 前記埋め込み電極は、前記コラム層の深さ方向中央部よりも前記半導体層の前記第1面側に配置されている、請求項1に記載の半導体装置。
- 前記半導体層の不純物濃度は、1.0×1010cm−3〜1.0×1016cm−3であり、
前記コラム層の不純物濃度は、1.0×1015cm−3〜1.0×1019cm−3である、請求項1または2に記載の半導体装置。 - 前記半導体層は、アクティブ部および前記アクティブ部の周囲の外周部を含み、
前記コラム層は、前記アクティブ部と前記外周部との間に跨って形成されており、
前記埋め込み電極は、前記アクティブ部と前記外周部との間に跨るように前記コラム層に埋め込まれており、
前記第1電極は、前記外周部において前記埋め込み電極に電気的に接続された外周電極を含む、請求項1〜3のいずれか一項に記載の半導体装置。 - 前記外周部において前記半導体層上に形成され、前記ゲート電極に電気的に接続されたゲートフィンガーをさらに含み、
前記外周電極は、前記ゲートフィンガーよりも外側に配置されている、請求項4に記載の半導体装置。 - 前記外周部において、前記コラム層から前記半導体層の前記第1面側に向かって延び、前記半導体層の前記第1面に露出するコンタクト層をさらに含み、
前記外周電極は、前記半導体層の前記第1面において前記コンタクト層に接続されている、請求項4または5に記載の半導体装置。 - 前記コンタクト層は、前記半導体層に埋め込まれ、前記コラム層に接続された導電材料からなる埋め込みコンタクト部材を含む、請求項6に記載の半導体装置。
- 前記コラム層は、前記ボディ領域から間隔を空けて形成された分断コラムを含む、請求項1〜7のいずれか一項に記載の半導体装置。
- 前記コラム層は、前記ボディ領域に連なって形成された連続コラムを含む、請求項1〜8のいずれか一項に記載の半導体装置。
- 前記埋め込み電極を包むように前記コラム層の内部に形成された絶縁膜を含む、請求項1〜9のいずれか一項に記載の半導体装置。
- 前記ボディ領域は、互いに間隔を空けてストライプ状に延びる複数のボディ領域を含む、請求項1〜10のいずれか一項に記載の半導体装置。
- 前記半導体層は、シリコン基板を含む、請求項1〜11のいずれか一項に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018064794A JP7007971B2 (ja) | 2018-03-29 | 2018-03-29 | 半導体装置 |
US16/357,823 US10720525B2 (en) | 2018-03-29 | 2019-03-19 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018064794A JP7007971B2 (ja) | 2018-03-29 | 2018-03-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019176077A true JP2019176077A (ja) | 2019-10-10 |
JP7007971B2 JP7007971B2 (ja) | 2022-01-25 |
Family
ID=68057329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018064794A Active JP7007971B2 (ja) | 2018-03-29 | 2018-03-29 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10720525B2 (ja) |
JP (1) | JP7007971B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113066866B (zh) * | 2021-03-15 | 2022-07-26 | 无锡新洁能股份有限公司 | 碳化硅mosfet器件及其工艺方法 |
CN117525155A (zh) * | 2024-01-05 | 2024-02-06 | 深圳天狼芯半导体有限公司 | 一种集成sbd二极管的mosfet及其制备方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04356968A (ja) * | 1991-06-03 | 1992-12-10 | Nec Corp | 半導体装置 |
WO2013046537A1 (ja) * | 2011-09-27 | 2013-04-04 | 株式会社デンソー | 縦型半導体素子を備えた半導体装置 |
JP2013115385A (ja) * | 2011-11-30 | 2013-06-10 | Rohm Co Ltd | 半導体装置 |
WO2015114747A1 (ja) * | 2014-01-29 | 2015-08-06 | 三菱電機株式会社 | 電力用半導体装置 |
WO2017165123A1 (en) * | 2016-03-22 | 2017-09-28 | General Electric Company | Superjunction power semiconductor devices with fast switching capability |
JP2017183419A (ja) * | 2016-03-29 | 2017-10-05 | ローム株式会社 | 半導体装置 |
JP2017228794A (ja) * | 2017-09-05 | 2017-12-28 | ルネサスエレクトロニクス株式会社 | パワーmosfet |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4356968B2 (ja) | 2003-05-07 | 2009-11-04 | 清水 紀子 | ダニ抗原変性処理方法 |
KR101614565B1 (ko) | 2008-09-01 | 2016-04-21 | 로무 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
JP6478316B2 (ja) * | 2014-11-10 | 2019-03-06 | ローム株式会社 | トレンチゲート構造を備えた半導体装置およびその製造方法 |
-
2018
- 2018-03-29 JP JP2018064794A patent/JP7007971B2/ja active Active
-
2019
- 2019-03-19 US US16/357,823 patent/US10720525B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04356968A (ja) * | 1991-06-03 | 1992-12-10 | Nec Corp | 半導体装置 |
WO2013046537A1 (ja) * | 2011-09-27 | 2013-04-04 | 株式会社デンソー | 縦型半導体素子を備えた半導体装置 |
JP2013115385A (ja) * | 2011-11-30 | 2013-06-10 | Rohm Co Ltd | 半導体装置 |
WO2015114747A1 (ja) * | 2014-01-29 | 2015-08-06 | 三菱電機株式会社 | 電力用半導体装置 |
WO2017165123A1 (en) * | 2016-03-22 | 2017-09-28 | General Electric Company | Superjunction power semiconductor devices with fast switching capability |
JP2017183419A (ja) * | 2016-03-29 | 2017-10-05 | ローム株式会社 | 半導体装置 |
JP2017228794A (ja) * | 2017-09-05 | 2017-12-28 | ルネサスエレクトロニクス株式会社 | パワーmosfet |
Also Published As
Publication number | Publication date |
---|---|
US10720525B2 (en) | 2020-07-21 |
US20190305130A1 (en) | 2019-10-03 |
JP7007971B2 (ja) | 2022-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10236372B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
JP7059555B2 (ja) | 半導体装置 | |
JP6477885B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5511124B2 (ja) | 絶縁ゲート型半導体装置 | |
US10008592B1 (en) | Semiconductor device | |
US9245995B2 (en) | Semiconductor device having power metal-oxide-semiconductor transistor | |
US10439060B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2023101770A (ja) | 半導体装置 | |
JP2008085188A (ja) | 絶縁ゲート型半導体装置 | |
US10249708B2 (en) | Semiconductor device | |
US11139376B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
US11264451B2 (en) | Semiconductor device exhibiting soft recovery characteristics | |
JP2011243915A (ja) | 半導体装置及びその製造方法 | |
JP7319072B2 (ja) | 半導体装置 | |
JP7343315B2 (ja) | 炭化ケイ素半導体装置 | |
JP7007971B2 (ja) | 半導体装置 | |
JP6299658B2 (ja) | 絶縁ゲート型スイッチング素子 | |
TWI760453B (zh) | 半導體裝置之製造方法 | |
JP6847681B2 (ja) | 半導体装置 | |
US20240178276A1 (en) | Semiconductor device | |
JP7329348B2 (ja) | 半導体装置 | |
JP2023007700A (ja) | 炭化ケイ素半導体装置 | |
CN115732558A (zh) | 半导体器件及其制造方法 | |
JPWO2019189885A1 (ja) | 半導体装置 | |
JP2020174170A (ja) | 超接合半導体装置および超接合半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211223 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7007971 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |