JP6847681B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6847681B2 JP6847681B2 JP2017013381A JP2017013381A JP6847681B2 JP 6847681 B2 JP6847681 B2 JP 6847681B2 JP 2017013381 A JP2017013381 A JP 2017013381A JP 2017013381 A JP2017013381 A JP 2017013381A JP 6847681 B2 JP6847681 B2 JP 6847681B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- region
- semiconductor device
- outer peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 154
- 230000002093 peripheral effect Effects 0.000 claims description 105
- 210000000746 body region Anatomy 0.000 claims description 73
- 239000012535 impurity Substances 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 27
- 239000000969 carrier Substances 0.000 claims description 12
- 230000002401 inhibitory effect Effects 0.000 claims description 9
- 239000002245 particle Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 230
- 230000001681 protective effect Effects 0.000 description 21
- 230000002441 reversible effect Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 15
- 238000011084 recovery Methods 0.000 description 14
- 238000004088 simulation Methods 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 230000006798 recombination Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000009623 Bosch process Methods 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 241000237503 Pectinidae Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- WRQGPGZATPOHHX-UHFFFAOYSA-N ethyl 2-oxohexanoate Chemical compound CCCCC(=O)C(=O)OCC WRQGPGZATPOHHX-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 150000002371 helium Chemical class 0.000 description 1
- 239000003097 hole (electron) Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 1
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 235000020637 scallop Nutrition 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/0865—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
- H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- High Energy & Nuclear Physics (AREA)
- Composite Materials (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明の他の目的は、従来に比べて逆回復時間trrの短縮を図ることができる半導体装置を提供することである。
この構成によれば、キャリヤが多数分布する外周部にキャリヤ阻害部が形成されているので、キャリヤの再結合を促進させることができる。その結果、従来に比べて逆回復時間trrを短縮させることができる。
本発明の一実施形態に係る半導体装置が、前記コラム層に隣接して形成され、前記コラム層が露出する側面を有するディープトレンチをさらに含む場合、前記キャリヤ阻害部は、前記ディープトレンチの前記側面における前記コラム層の露出部に形成された微小な凹凸を含んでいてもよい。この場合、本発明の一実施形態に係る半導体装置は、前記ディープトレンチ内に形成された埋め込み絶縁膜をさらに含んでいてもよい。
本発明の一実施形態に係る半導体装置では、前記コラム層は、前記アクティブセル部において、前記ボディ領域の下方に連なって形成された連続コラムを含んでいてもよい。
本発明の一実施形態に係る半導体装置が、前記ソース電極を取り囲むゲートフィンガーをさらに含む場合、前記外周電極は、前記ゲートフィンガーを取り囲むように形成されていてもよい。
本発明の一実施形態に係る半導体装置が、前記外周部において、前記半導体層の表面から前記前記ボディ領域の下方の深さ位置まで埋め込まれ、当該深さ位置において前記コラム層に接続された埋め込みコンタクト部材をさらに含む場合、前記外周電極は、前記半導体層の表面において前記埋め込みコンタクト部材に接続されていてもよい。
図1は、本発明の一実施形態に係る半導体装置1の模式的な平面図である。なお、図1では、明瞭化のため、電極膜5〜8にハッチングを付して示している。
半導体装置1は、平面視四角形状の本発明の半導体層の一例としての半導体基板2を含む。半導体基板2の第1方向の長さL1(図1では、半導体基板2の側面2Aおよび2Cに沿う長さ)は、たとえば1.0mm〜9.0mmであり、当該第1方向に直交する第2方向の長さL2(図1では、半導体基板2の側面2Bおよび2Dに沿う長さ)は、たとえば1.0mm〜9.0mmであってもよい。
ソース電極膜5は、アクティブセル部3の大部分を覆う平面視略四角形状に形成されている。ソース電極膜5の互いに対向する一対の側部(図1では、半導体基板2の側面2Aに近い側部および側面2Cに近い側部)には、ソース電極膜5の内方に向かって凹むパッド用凹部9,10が形成されている。パッド用凹部9,10は、それぞれ、後述する外周パッド17およびゲートパッド12の配置スペースを有効に確保するために設けられたものである。パッド用凹部9,10を互いに比較すると、外周パッド17用の凹部9が、ゲートパッド12用の凹部10に比べて幅広に形成されている。ソース電極膜5は、表面保護膜48(図3参照)で選択的に覆われており、その一部がソースパッド11として露出している。ソースパッド11には、たとえばボンディングワイヤ等の接合部材が接続される。
ゲートパッド12は、表面保護膜48(図3参照)で覆われたゲート電極膜6のうち、当該表面保護膜48から選択的に露出した部分である。ゲートパッド12には、ボンディングワイヤ等の接合部材が接続される。ゲートパッド12は、半導体基板2の互いに対向する一対の側面(図1では、側面2Aおよび側面2C)の一方の側面側に選択的に配置されている。この実施形態では、ゲートパッド12は、平面視において、パッド用凹部10の内方領域に重なるように設けられており、パッド用凹部10の側部を両側から区画するソース電極膜5の一対の突出部14,14によって間隔を空けて挟まれている。
外周パッド17は、表面保護膜48(図3参照)で覆われた外周電極膜7のうち、当該表面保護膜48から選択的に露出した部分である。外周パッド17には、ボンディングワイヤ等の接合部材が接続される。外周パッド17は、半導体基板2の互いに対向する一対の側面(図1では、側面2Aおよび側面2C)の一方の側面側に選択的に配置されている。この実施形態では、外周パッド17は、平面視において、ゲートパッド12の反対側に配置され、フィンガー凹部15の内方領域に重なるように設けられている。これにより、外周パッド17は、フィンガー凹部15の側部を両側から区画するゲートフィンガー13の一対の突出部19,19によって間隔を空けて挟まれている。なお、図1では、外周パッド17は、ゲートパッド12とパッド用凹部10との関係とは異なり、パッド用凹部9の内方領域に重なるように設けられていない。しかしながら、たとえば、ゲートフィンガー13のパッド用凹部9側が開放される態様では、パッド用凹部9がパッド用凹部10とほぼ同じ幅に形成され、外周パッド17が、当該パッド用凹部9の内方領域に重なるように設けられていてもよい。
図2は、図1の半導体装置1の破線IIで囲まれた部分の断面斜視図である。図3は、図1のIII−III線に沿って半導体装置1を切断したときに現れる断面図である。なお、図2では、層間絶縁膜43上の構成を省略して示している。
半導体装置1は、n+型ドレイン層20と、n−型ベース層21と、p型ボディ領域22と、p−型コラム層23と、n+型ソース領域24と、p+型ボディコンタクト領域25と、ゲート絶縁膜26と、ゲート電極27と、ドレイン電極28とを含む。図1の半導体基板2は、n+型ドレイン層20およびn−型ベース層21を合わせた概念であってもよい。
図2に示すように、p−型コラム層23は、各単位セル29のp型ボディ領域22の内方の領域に形成されている。より具体的には、p−型コラム層23は、p型ボディ領域22の幅方向中央の領域においてストライプ状に形成されている。
図3に示すように、n−型ベース層21の外周部4には、本発明のキャリヤ阻害部の一例としてのトラップレベル領域38が形成されている。トラップレベル領域38は、n−型ベース層21の裏面側から重粒子や電子線を照射することによって形成された領域である。トラップレベル領域38には、キャリヤをトラップして再結合させることにより消失させる再結合中心が多く存在している。
p+型ボディコンタクト領域25は、p−型コラム層23の直上の領域に形成されている。p+型ボディコンタクト領域25は、当該領域において、p型ボディ領域22の表面部に選択的に形成されている。p+型ボディコンタクト領域25は、p型ボディ領域22にp型不純物を選択的にイオン注入することによって形成されてもよい。p型不純物の例は、前述のとおりである。また、p+型ボディコンタクト領域25の不純物濃度は、p型ボディ領域22よりも高く、たとえば、5.0×1017cm−3〜1.0×1019cm−3程度である。
この実施形態では、p+型ボディコンタクト領域25は、ストライプ状に形成されている。図3に示すように、各p+型ボディコンタクト領域25の端部37はアクティブセル部3内に配置されており、p型ボディ領域22の端部36に対して内側に間隔を空けた位置に配置されている。これにより、当該端部37とp型ボディ領域22の端部36との間の領域は、p型ボディ領域22の領域となっている。
図2に示すように、アクティブセル部3において、ゲート電極27は、ゲート絶縁膜26とほぼ同じパターンに形成されており、ゲート絶縁膜26の表面を覆っている。すなわち、ゲート電極27は、n+型ソース領域24の一部、チャネル領域35およびn−型ベース層21の表面の上方に配置されている。より端的には、ゲート電極27は、各単位セル29のp+型ボディコンタクト領域25およびこのp+型ボディコンタクト領域25に連なるn+型ソース領域24の内縁領域に開口を有するパターンで形成されている。すなわち、ゲート電極27は、複数の単位セル29を共通に制御するように形成されている。これにより、プレーナゲート構造が構成されている。
層間絶縁膜43には、各単位セル29のp+型ボディコンタクト領域25およびn+型ソース領域24を露出させるコンタクト孔44、ゲート電極27のコンタクト部40を露出させるコンタクト孔45、p−型コンタクト層33を露出させるコンタクト孔46、および等電位リング電極41を露出させるコンタクト孔47が形成されている。これらのコンタクト孔44〜47は、層間絶縁膜43およびゲート絶縁膜26を貫通して形成されている。
外周電極膜7は、アルミニウムその他の金属からなる。外周電極膜7は、図3に示すように、層間絶縁膜43の表面を選択的に覆い、かつコンタクト孔46に埋め込まれるように形成されている。これにより、外周電極膜7は、p−型コンタクト層33にオーミック接続されている。
半導体基板2の最表面には、電極膜5〜8を覆うように、表面保護膜48が形成されている。表面保護膜48は、たとえば、シリコン窒化膜、ポリイミド膜等の絶縁材料からなる。表面保護膜48には、図3に示すように、ソース電極膜5の一部をソースパッド11として露出させるパッド開口49が形成されている。なお、図示しないが、表面保護膜48には、ゲート電極膜6および外周電極膜7のそれぞれ一部を、ゲートパッド12および外周パッド17として露出させるパッド開口が形成されている。一方、ゲート電極膜6および外周電極膜7のフィンガー部分(ゲートフィンガー13および外周フィンガー18)については、表面保護膜48で覆われている。等電位リング膜8に関しては、その全体が表面保護膜48で覆われている。
ドレイン電極28を高電位側、ソース電極膜5を低電位側として、ソース電極膜5およびドレイン電極28の間に直流電源を接続すると、寄生ダイオード34には逆バイアスが与えられる。このとき、ゲート電極27に所定の閾値電圧よりも低い制御電圧が与えられていると、ドレイン−ソース間にはいずれの電流経路も形成されない。すなわち、半導体装置1は、オフ状態となる。一方、ゲート電極27に閾値電圧以上の制御電圧を与えると、チャネル領域35の表面に電子が引き寄せられて反転層(チャネル)が形成される。これにより、n+型ソース領域24とn−型ベース層21との間が導通する。すなわち、ソース電極膜5から、n+型ソース領域24、チャネル領域35の反転層、n−型ベース層21を順に通って、ドレイン電極28に至る電流経路が形成される。すなわち、半導体装置1は、オン状態となる。
半導体装置1を製造するには、まず、図4Aに示すように、n+型ドレイン層20上に、初期ベース層50が形成される。次に、初期ベース層50の上に、p−型コラム層23およびp−型コンタクト層33を形成すべき位置にp型不純物を選択的に注入しながらn型半導体層51を形成する工程を繰り返すマルチエピタキシャル成長によって、複数層のn型半導体層51を積層させる。これにより、複数枚のn型半導体層51と初期ベース層50とが一体化されて、n−型ベース層21が形成される。
次に、図4Cに示すように、n−型ベース層21の表面部に選択的にp型不純物が注入されることによって、p型ボディ領域22および端面側p型領域42が形成される。次に、p型ボディ領域22の表面部に選択的にn型不純物が注入されることによって、n+型ソース領域24が形成される。次に、p型ボディ領域22の表面部に選択的にp型不純物が注入されることによって、p+型ボディコンタクト領域25が形成される。
次に、図4Cに示すように、ソース電極膜5、ゲート電極膜6、外周電極膜7および等電位リング膜8を覆うように、表面保護膜48が形成され、この表面保護膜48に、フォトリソグラフィによって、パッド開口49が形成される。こうして、図4Cに示すように、半導体装置1のMIS構造が形成される。
この後、n+型ドレイン層20の裏面にドレイン電極28が形成されることによって、図1〜図3の半導体装置1を得ることができる。
図5の半導体装置53は、本発明のキャリヤ阻害部の一例として、前述の半導体装置1のトラップレベル領域38に代えて、ディープトレンチ54の側面56,57に形成された微小な凹凸55を有している。
そして、この半導体装置53によれば、p−型コラム層23の底部からp−型コンタクト層33を介して外周電極膜7に至るキャリヤの移動経路において、p−型コラム層23およびp−型コンタクト層33に微細な凹凸55が形成されている。そのため、この微細な凹凸55がホール(電子)ポケットとしての役割を担い、当該移動経路を通過するキャリヤの消失を促進させることができる。その結果、従来に比べて逆回復時間trrを短縮させることができる。
半導体装置1を製造するには、まず、図6Aに示すように、n+型ドレイン層20上に、初期ベース層50が形成される。次に、初期ベース層50の上に、p−型コラム層23およびp−型コンタクト層33を形成すべき位置にp型不純物を選択的に注入しながらn型半導体層51を形成する工程を繰り返すマルチエピタキシャル成長によって、複数層のn型半導体層51を積層させる。これにより、複数枚のn型半導体層51と初期ベース層50とが一体化されて、n−型ベース層21が形成される。
次に、n−型ベース層21上に、ディープトレンチ54を形成すべき領域に選択的に開口を有するマスク(図示せず)が形成され、当該マスクをハードマスクとする異方性のディープRIE(Reactive Ion Etching:反応性イオンエッチング)によって、具体的にはボッシュプロセスによって、n−型ベース層21に選択的にディープトレンチ54が形成される。ボッシュプロセスでは、たとえば、SF6(六フッ化硫黄)を使用してn−型ベース層21をエッチングする工程と、C4F8(パーフルオロシクロブタン)を使用してエッチング面に保護膜を形成する工程とが交互に繰り返される。これにより、図6Cに示すように、高いアスペクト比でn−型ベース層21をエッチングすることができると共に、エッチング面(ディープトレンチ54の側面56,57)にスキャロップと呼ばれる波状の凹凸(微細な凹凸55)が形成される。
次に、図6Eに示すように、n−型ベース層21の表面部に選択的にp型不純物が注入されることによって、p型ボディ領域22および端面側p型領域42が形成される。次に、p型ボディ領域22の表面部に選択的にn型不純物が注入されることによって、n+型ソース領域24が形成される。次に、p型ボディ領域22の表面部に選択的にp型不純物が注入されることによって、p+型ボディコンタクト領域25が形成される。
次に、図6Eに示すように、ソース電極膜5、ゲート電極膜6、外周電極膜7および等電位リング膜8を覆うように、表面保護膜48が形成され、この表面保護膜48に、フォトリソグラフィによって、パッド開口49が形成される。こうして、半導体装置53のMIS構造が形成される。
図7は、本発明の一実施形態に係る半導体装置59の模式的な断面図である。
図7の半導体装置59は、p−型コンタクト層33に代えて、n−型ベース層21の表面からp−型コラム層23まで埋め込まれ、p−型コラム層23に接続された埋め込みコンタクト部材60を含んでいる。
また、外周電極膜7は、n−型ベース層21の表面に露出した埋め込みコンタクト部材60に接続されている。
たとえば、図8の半導体装置62のように、p−型コラム層23は、アクティブセル部3において、p型ボディ領域22の下方に連なって形成された連続コラム63を含んでいてもよい。図8では、分断コラム30および連続コラム63を、それぞれ1つずつしか示していないが、分断コラム30および連続コラム63は、たとえば、ストライプ方向に直交する方向に、交互に配列されていてもい。
また、単位セル29の構造は、前述の実施形態のようにプレーナゲート構造であってもよいし、トレンチゲート構造であってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
<シミュレーション>
図9A、図9B、図10A、図10B、図11A、図11B、図12Aおよび図12Bのシミュレーション結果は、半導体装置1,53,59,62のターンオフ時における外周電極膜7への電圧の印加によって生じる効果を示すものである。
図13A〜図13Cは、3Dシミュレーションで使用した半導体装置の概略図であって、図13Aおよび図13Bは、互いに異なる角度から半導体装置を見たときの図であり、図13Cは、図13Aの要部拡大図である。図13A〜図13Cでは、図2および図3に示した参照符号のうち、下記の説明で必要な符号のみを示している。
シミュレーションの結果、ContAに流れる電流(図14の「ContA(A)」)と、ContBに流れる電流(図14の「ContB(A)」)とを比較すると、ソース側のContAに電流が少量であり、コラム側のContBに優先的に電流が流れていた。また、ContAおよびContBに流れる逆回復電流は、どちらも、コラム層が分断されていないRef電流(A)に比べて小さいことが確認できた。また、ソース−ドレイン間の電圧(図14の「ContA,B(V)」)についても、ContAおよびContBへの分流効果によって電流変化が穏やかになり、Ref電圧(V)に比べて振動を小さく抑えることができた。
2 半導体基板
3 アクティブセル部
4 外周部
5 ソース電極膜
6 ゲート電極膜
7 外周電極膜
11 ソースパッド
12 ゲートパッド
13 ゲートフィンガー
17 外周パッド
18 外周フィンガー
20 n+型ドレイン層
21 n−型ベース層
22 p型ボディ領域
23 p−型コラム層
24 n+型ソース領域
26 ゲート絶縁膜
27 ゲート電極
29 単位セル
30 分断コラム
33 p−型コンタクト層
34 寄生ダイオード
38 トラップレベル領域
53 半導体装置
54 ディープトレンチ
55 微小な凹凸
56 側面
58 埋め込み絶縁膜
59 半導体装置
60 埋め込みコンタクト部材
62 半導体装置
63 連続コラム
Claims (12)
- アクティブセル部および前記アクティブセル部の周囲の外周部を含む第1導電型の半導体層と、
前記アクティブセル部において前記半導体層の表面部に選択的に形成された第2導電型のボディ領域と、
前記ボディ領域の内方部に形成された第1導電型のソース領域と、
ゲート絶縁膜を介して前記ボディ領域の一部に対向するゲート電極と、
前記半導体層の内部において前記アクティブセル部と前記外周部との間に跨って形成され、前記アクティブセル部においては前記ボディ領域の下方部に配置されている第2導電型のコラム層であって、前記ボディ領域の下方に間隔を空けて形成された分断コラムを含むコラム層と、
前記ソース領域に電気的に接続されたソース電極と、
前記外周部において前記分断コラムに電気的に接続され、前記ソース電極から独立した外周電極とを含む、半導体装置。 - 前記外周部において前記分断コラムに接して形成され、前記分断コラム内のキャリヤをトラップして減少させるためのキャリヤ阻害部をさらに含む、請求項1に記載の半導体装置。
- 前記キャリヤ阻害部は、前記半導体層内に配置されたトラップレベル領域を含む、請求項2に記載の半導体装置。
- 前記トラップレベル領域は、プロトン、3He++、4He++のいずれかを含む重粒子を含む、請求項3に記載の半導体装置。
- 前記分断コラムに隣接して形成され、前記分断コラムが露出する側面を有するディープトレンチをさらに含み、
前記キャリヤ阻害部は、前記ディープトレンチの前記側面における前記分断コラムの露出部に形成された微小な凹凸を含む、請求項2〜4のいずれか一項に記載の半導体装置。 - 前記ディープトレンチ内に形成された埋め込み絶縁膜をさらに含む、請求項5に記載の半導体装置。
- 前記コラム層は、前記アクティブセル部において、前記ボディ領域の下方に連なって形成された連続コラムを含む、請求項1〜6のいずれか一項に記載の半導体装置。
- 前記ボディ領域は、互いに間隔を空けてストライプ状に延びる複数のボディ領域を含む、請求項1〜7のいずれか一項に記載の半導体装置。
- 前記ソース電極を取り囲むゲートフィンガーをさらに含み、
前記外周電極は、前記ゲートフィンガーを取り囲むように形成されている、請求項1〜8のいずれか一項に記載の半導体装置。 - 前記外周部において、前記分断コラムから前記半導体層の表面側に向かって延び、前記半導体層の表面に露出する半導体不純物領域からなるコンタクト層をさらに含み、
前記外周電極は、前記半導体層の表面において前記コンタクト層に接続されている、請求項1〜9のいずれか一項に記載の半導体装置。 - 前記外周部において、前記半導体層の表面から前記ボディ領域の下方の深さ位置まで埋め込まれ、当該深さ位置において前記分断コラムに接続された埋め込みコンタクト部材をさらに含み、
前記外周電極は、前記半導体層の表面において前記埋め込みコンタクト部材に接続されている、請求項1〜9のいずれか一項に記載の半導体装置。 - 前記半導体層は、シリコン基板を含む、請求項1〜11のいずれか一項に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017013381A JP6847681B2 (ja) | 2017-01-27 | 2017-01-27 | 半導体装置 |
US15/879,753 US11127850B2 (en) | 2017-01-27 | 2018-01-25 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017013381A JP6847681B2 (ja) | 2017-01-27 | 2017-01-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018121027A JP2018121027A (ja) | 2018-08-02 |
JP6847681B2 true JP6847681B2 (ja) | 2021-03-24 |
Family
ID=62980809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017013381A Active JP6847681B2 (ja) | 2017-01-27 | 2017-01-27 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11127850B2 (ja) |
JP (1) | JP6847681B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10957759B2 (en) * | 2018-12-21 | 2021-03-23 | General Electric Company | Systems and methods for termination in silicon carbide charge balance power devices |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3692186B2 (ja) * | 1996-09-09 | 2005-09-07 | 沖電気工業株式会社 | 半導体装置 |
JP3908572B2 (ja) * | 2002-03-18 | 2007-04-25 | 株式会社東芝 | 半導体素子 |
JP4955958B2 (ja) * | 2005-08-04 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5132123B2 (ja) * | 2006-11-01 | 2013-01-30 | 株式会社東芝 | 電力用半導体素子 |
JP2009004668A (ja) * | 2007-06-25 | 2009-01-08 | Toshiba Corp | 半導体装置 |
JP2009141307A (ja) * | 2007-11-15 | 2009-06-25 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
CN102138206B (zh) | 2008-09-01 | 2014-03-12 | 罗姆股份有限公司 | 半导体装置及其制造方法 |
US8766325B2 (en) * | 2011-10-17 | 2014-07-01 | Rohm Co., Ltd. | Semiconductor device |
US9041096B2 (en) * | 2013-04-16 | 2015-05-26 | Rohm Co., Ltd. | Superjunction semiconductor device and manufacturing method therefor |
JP6168513B2 (ja) * | 2013-05-13 | 2017-07-26 | ローム株式会社 | 半導体装置およびその製造方法 |
JP6234696B2 (ja) * | 2013-04-16 | 2017-11-22 | ローム株式会社 | 半導体装置 |
JP6468824B2 (ja) * | 2014-12-04 | 2019-02-13 | ローム株式会社 | 半導体装置 |
-
2017
- 2017-01-27 JP JP2017013381A patent/JP6847681B2/ja active Active
-
2018
- 2018-01-25 US US15/879,753 patent/US11127850B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018121027A (ja) | 2018-08-02 |
US20180219092A1 (en) | 2018-08-02 |
US11127850B2 (en) | 2021-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9576841B2 (en) | Semiconductor device and manufacturing method | |
US9536875B2 (en) | Semiconductor device | |
US10103228B2 (en) | Semiconductor device having a super junction structure | |
US9490359B2 (en) | Superjunction semiconductor device with columnar region under base layer and manufacturing method therefor | |
JP7319037B2 (ja) | dV/dt制御性を備えたIGBTを製造する方法 | |
JP6728953B2 (ja) | 半導体装置及びその製造方法 | |
JP6666671B2 (ja) | 半導体装置 | |
JPWO2017010393A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US9929259B2 (en) | Semiconductor device and manufacturing method for semiconductor device | |
JP2023550032A (ja) | 複数のゲート・トレンチを有する半導体パワー・デバイス及びそのようなデバイスを形成する方法 | |
JP7343315B2 (ja) | 炭化ケイ素半導体装置 | |
JP7290973B2 (ja) | 半導体装置 | |
JP7007971B2 (ja) | 半導体装置 | |
JP2017191817A (ja) | スイッチング素子の製造方法 | |
JP6234696B2 (ja) | 半導体装置 | |
JP6847681B2 (ja) | 半導体装置 | |
JP4177229B2 (ja) | 半導体装置とその製造方法 | |
US8222689B2 (en) | High-voltage metal oxide semiconductor device and fabrication method thereof | |
JP7405230B2 (ja) | スイッチング素子 | |
JP6599957B2 (ja) | 半導体装置 | |
JP2013251467A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6847681 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |