JP2019165251A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019165251A
JP2019165251A JP2019108700A JP2019108700A JP2019165251A JP 2019165251 A JP2019165251 A JP 2019165251A JP 2019108700 A JP2019108700 A JP 2019108700A JP 2019108700 A JP2019108700 A JP 2019108700A JP 2019165251 A JP2019165251 A JP 2019165251A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
oxide
transistor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2019108700A
Other languages
English (en)
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019165251A publication Critical patent/JP2019165251A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】酸化物半導体を含み、信頼性の高い半導体装置を提供する。また、酸化物半導体を用いた半導体装置において、酸化物半導体に含まれる不純物濃度を低減する。また、酸化物半導体を用いた半導体装置において、電気特性を向上させる。【解決手段】酸化物半導体膜と、酸化物半導体膜と重なるゲート電極層と、酸化物半導体膜とゲート電極層の間のゲート絶縁膜と、酸化物半導体膜を介して、ゲート絶縁膜と重なる金属酸化物膜と、酸化物半導体膜と電気的に接続するソース電極層及びドレイン電極層と、を有し、金属酸化物膜は、少なくとも酸化物半導体膜のチャネル領域及び側面を覆う。【選択図】図１

Description

本発明は、物、方法、又は製造方法に関する。又は、本発明は、プロセス、マシン、マ
ニュファクチャ、又は組成物（コンポジション・オブ・マター）に関する。また、本発明
の一態様は、半導体装置、表示装置、発光装置、電子機器、それらの作製方法、又はそれ
らの駆動方法に関する。特に、本発明の一態様は、半導体装置及びその作製方法に関する
。
なお、本明細書等において、半導体装置とは、半導体素子自体または半導体素子を含む
ものをいい、このような半導体素子として、例えばトランジスタ（薄膜トランジスタなど
）が挙げられる。また、液晶表示装置などの表示装置は、半導体装置を含む場合がある。
絶縁表面を有する基板上に形成された半導体膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは、集積回路（ＩＣ）や画像表示装置（単に表示装置と
も表記する。）のような電子デバイスに広く応用されている。トランジスタに適用可能な
半導体膜としてシリコン系半導体材料が広く知られているが、その他の材料として半導体
特性を示す金属酸化物（酸化物半導体）が注目されている。
例えば、酸化物半導体として、Ｉｎ、Ｚｎ、Ｇａ、Ｓｎなどを含む非晶質酸化物を用い
てトランジスタを作製する技術が特許文献１で開示されている。
特開２００６−１６５５２９号公報
酸化物半導体を用いたトランジスタは、比較的容易にトランジスタ特性を得られるもの
の、物性が不安定になりやすく、信頼性の確保が困難である。
そこで、本発明の一態様は、酸化物半導体を含み、信頼性の高い半導体装置を提供する
ことを課題の１つとする。または、本発明の一態様は、酸化物半導体を用いた半導体装置
において、酸化物半導体に含まれる不純物濃度を低減することを課題の１つとする。また
は、本発明の一態様は、酸化物半導体を用いた半導体装置において、電気特性を向上させ
ることを課題の１つとする。または、本発明の一態様は、新規な半導体装置を提供するこ
とを課題の１つとする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。上記以外の課題は
、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課
題を抽出することが可能である。
本発明の一態様は、酸化物半導体膜と、酸化物半導体膜と重なるゲート電極層と、酸化
物半導体膜とゲート電極層の間のゲート絶縁膜と、酸化物半導体膜を介して、ゲート絶縁
膜と重なる金属酸化物膜と、酸化物半導体膜と電気的に接続するソース電極層及びドレイ
ン電極層と、を有し、金属酸化物膜は、少なくとも酸化物半導体膜のチャネル領域及び側
面を覆う、ことを特徴とする半導体装置である。
また、本発明の他の一態様は、酸化物半導体膜と、酸化物半導体膜と重なるゲート電極
層と、酸化物半導体膜とゲート電極層の間のゲート絶縁膜と、酸化物半導体膜を介して、
ゲート絶縁膜と重なる金属酸化物膜と、酸化物半導体膜と電気的に接続するソース電極層
及びドレイン電極層と、を有し、金属酸化物膜は、酸化物半導体膜よりも伝導帯下端のエ
ネルギー準位が真空準位に近く、少なくとも酸化物半導体膜のチャネル領域及び側面を覆
う、ことを特徴とする半導体装置である。
また、本発明の他の一態様は、ゲート電極層と、ゲート電極層上のゲート絶縁膜と、ゲ
ート絶縁膜上のゲート電極層と重畳する位置の酸化物半導体膜と、酸化物半導体膜のチャ
ネル領域及び側面を覆う金属酸化物膜と、金属酸化物膜を介して、酸化物半導体膜に電気
的に接続されるソース電極層及びドレイン電極層と、を有することを特徴とする半導体装
置である。
また、上記構成において、金属酸化物膜は、酸化物半導体膜よりも伝導帯下端のエネル
ギー準位が真空準位に近いと好ましい。また、上記構成において、金属酸化物膜は、酸化
物半導体膜に達する開口部を有すると好ましい。
また、上記各構成において、酸化物半導体膜は、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、
Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す。）であると好ましい。また
、上記各構成において、金属酸化物膜は、Ｉｎ−Ｍ−Ｚｎ酸化物、またはＩｎ−Ｍ酸化物
（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す。）であると
好ましい。
また、上記各構成の半導体装置を用いた表示装置も本発明の一態様に含まれる。
本発明の一態様により、酸化物半導体を含み、信頼性の高い半導体装置を提供すること
ができる。または、酸化物半導体を用いた半導体装置において、酸化物半導体に含まれる
不純物濃度を低減することができる。または、酸化物半導体を用いた半導体装置において
、電気特性を向上させることができる。または、新規な半導体装置を提供することができ
る。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明
の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効
果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の上面図、及び断面図。 半導体装置の上面図、及び断面図。 半導体装置の上面図、及び断面図。 半導体装置の上面図、及び断面図。 半導体装置の断面図。 半導体装置の断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の断面図、及び積層膜のエネルギーバンド図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 表示装置を説明するブロック図及び回路図。 表示モジュールを説明する図。 電子機器を説明する図。 本発明の一態様の半導体装置を用いた発光装置の一例を示す図。 本発明の一態様の半導体装置を用いた発光装置の作製方法を示す図。 半導体装置の上面図、及び断面図。 半導体装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルを説明する模式図。 ＩｎＧａＺｎＯ４の結晶、およびペレットを説明する図。 ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は
以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは当業者であれば容
易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈され
るものではない。
なお、以下に説明する本発明の構成において、同一部分又は同様の機能を有する部分に
は同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同
様の機能を有する部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない
場合がある。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明
瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない
。
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度
で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また
、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態を
いう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されてい
る状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」
とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
なお、本明細書等において、第１、第２等として付される序数詞は、便宜上用いるもの
であり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２
の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記
載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない
場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置について、図１乃至図１０を参照して
説明する。
＜半導体装置の構成例１＞
図１（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１５０の上面図であり
、図１（Ｂ）は、図１（Ａ）の一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当し、
図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当す
る。なお、図１（Ａ）において、煩雑になることを避けるため、トランジスタ１５０の構
成要素の一部（ゲート絶縁膜等）を省略して図示している。
トランジスタ１５０は、基板１０２上のゲート電極層としての機能を有する導電膜１０
４と、基板１０２及び導電膜１０４上のゲート絶縁膜としての機能を有する絶縁膜１０６
と、絶縁膜１０６上の導電膜１０４と重畳する位置の酸化物半導体膜１０８と、絶縁膜１
０６及び酸化物半導体膜１０８上の金属酸化物膜１１０と、酸化物半導体膜１０８に電気
的に接続され、トランジスタ１５０のソース電極層及びドレイン電極層として機能する導
電膜１１２ａ、１１２ｂと、を有する。なお、導電膜１１２ａ、１１２ｂは、金属酸化物
膜１１０に設けられる開口部１４０ａ、１４０ｂを介して、酸化物半導体膜１０８と接続
される。
また、図１（Ｂ）、（Ｃ）において、ゲート絶縁膜としての機能を有する絶縁膜１０６
は、絶縁膜１０６ａと絶縁膜１０６ｂを有する２層構造である。ただし、絶縁膜１０６の
構造は、これに限定されず、１層構造または３層以上の積層構造としてもよい。
また、図１（Ｂ）、（Ｃ）において、トランジスタ１５０上、より詳しくは、金属酸化
物膜１１０、及び導電膜１１２ａ、１１２ｂ上には、トランジスタ１５０の保護絶縁膜と
しての機能を有する絶縁膜１１４、１１６、１１８が設けられる。
また、図１（Ｂ）、（Ｃ）に示すように、金属酸化物膜１１０は、少なくとも酸化物半
導体膜１０８のチャネル領域及び側面を覆う。なお、本明細書等において、チャネル領域
とは、電流が主として流れる領域をいう。
トランジスタ１５０において、酸化物半導体膜１０８のチャネル領域及び側面を覆うよ
うに設けられる金属酸化物膜１１０は、ソース電極層及びドレイン電極層として機能する
導電膜１１２ａ、１１２ｂの構成元素が酸化物半導体膜１０８に拡散することを抑制する
バリア膜として機能する。または、金属酸化物膜１１０を設けることで、酸化物半導体膜
１０８の上層に設けられる絶縁膜１１４等の構成元素が、酸化物半導体膜１０８に混入す
ることを抑制することができる。
チャネル領域が形成される酸化物半導体膜１０８への不純物の混入を抑制することで、
トランジスタ１５０の電気特性の低下を抑制することができる。または、金属酸化物膜１
１０を設けることで、ソース電極層及びドレイン電極層として機能する導電膜１１２ａ、
１１２ｂの形成時、例えば、エッチング工程のときに酸化物半導体膜１０８へ与えられる
ダメージを緩和することができる。
酸化物半導体膜１０８には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸
化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す。）を用
いることができる。また、金属酸化物膜１１０には、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＴｉ、
Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す。）、あるいはＩｎ−Ｍ酸化
物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す。）を用い
ることができる。ただし、金属酸化物膜１１０がチャネル領域の一部として機能すること
を防止するため、金属酸化物膜１１０には導電率が十分に低い材料を用いるものとする。
または、金属酸化物膜１１０には、電子親和力（真空準位と伝導帯下端のエネルギー準位
との差）が酸化物半導体膜１０８よりも小さく、伝導帯下端のエネルギー準位が酸化物半
導体膜１０８の伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用
いるものとする。
金属酸化物膜１１０の膜厚は、ソース電極層及びドレイン電極層として機能する導電膜
１１２ａ、１１２ｂの構成元素が酸化物半導体膜１０８に拡散することを抑制することの
できる膜厚以上であって、絶縁膜１１４、１１６から酸化物半導体膜１０８への酸素の供
給を抑制する膜厚未満とする。例えば、金属酸化物膜１１０の膜厚が１０ｎｍ以上である
と、ソース電極層及びドレイン電極層として機能する導電膜１１２ａ、１１２ｂの構成元
素が酸化物半導体膜１０８へ拡散するのを抑制することができる。また、金属酸化物膜１
１０の膜厚を１００ｎｍ以下とすると、絶縁膜１１４、１１６から酸化物半導体膜１０８
へ効果的に酸素を供給することができる。
このように、金属酸化物膜１１０は、酸化物半導体膜１０８のチャネル領域を保護する
ためのチャネル保護膜としての機能を有する。なお、本実施の形態の金属酸化物膜１１０
は、少なくとも、酸化物半導体膜１０８のチャネル領域及び側面を覆う。別言すると、金
属酸化物膜１１０は、ゲート電極層として機能する導電膜１０４と重畳し、ソース電極層
またはドレイン電極層として機能する導電膜１１２ａと、ソース電極層またはドレイン電
極層として機能する導電膜１１２ｂの間の酸化物半導体膜１０８の表面を覆い、且つ酸化
物半導体膜１０８の側面を覆う。上述の導電膜１１２ａと導電膜１１２ｂの間の酸化物半
導体膜１０８の表面は、所謂バックチャネル側の表面である。該バックチャネル側の表面
に酸化物半導体膜１０８に含まれる元素を含む金属酸化物膜１１０が接することで、酸化
物半導体膜１０８に混入しうる不純物を極めて少なくすることが可能となる。
また、本実施の形態に示すトランジスタ１５０において、ソース電極層及びドレイン電
極層として機能する導電膜１１２ａ、１１２ｂとしては、銅、アルミニウム、金、又は銀
等の低抵抗材料からなる単体、若しくは合金、又はこれらを主成分とする化合物を含む、
単層構造又は積層構造とすることが好ましい。導電膜１１２ａ、１１２ｂは配線としても
機能するため、導電膜１１２ａ、１１２ｂを銅、アルミニウム、金又は銀等の低抵抗材料
を含んで形成することで、基板１０２として大面積基板を用いた場合においても配線遅延
を抑制した半導体装置を作製することが可能となる。
また、導電膜１１２ａ、１１２ｂを２層構造とする場合、２層目の導電膜の膜厚を厚く
し、且つ銅、アルミニウム、金、又は銀等の低抵抗材料からなる単体、若しくは合金、又
はこれらを主成分とする化合物を含む導電膜とし、１層目の導電膜には、上述の２層目の
導電膜に対するバリア膜として機能する導電膜を用いて形成することが好ましい。例えば
、チタン、タンタル、モリブデン、タングステンの単体若しくは合金、又は窒化チタン、
窒化タンタル、窒化モリブデン、窒化タングステン等を含む導電膜をバリア膜として用い
ることができる。また、導電膜１１２ａ、１１２ｂを３層構造とする場合、上述の１層目
及び２層目上に接して、２層目の導電膜に対するバリア膜として機能する導電膜を用いて
３層目の導電膜を形成することが好ましい。
例えば、導電膜１１２ａ、１１２ｂを２層構造とする場合、チタン膜上にアルミニウム
膜を積層した構造、タングステン膜上に銅膜を積層した構造、タングステン膜上にアルミ
ニウム膜を積層した構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層した構
造、チタン膜上に銅膜を積層した構造、タングステン膜上に銅膜を積層した構造、モリブ
デン膜上に銅膜を積層した構造、モリブデンとタングステンを含む合金膜上に銅膜を積層
した構造、モリブデンとジルコニウムを含む合金膜上に銅膜を積層した構造、銅とマンガ
ンを含む合金膜上に銅膜を積層した構造等を用いることが好ましい。また、導電膜１１２
ａ、１１２ｂを３層構造とする場合、１層目及び３層目には、チタン、窒化チタン、モリ
ブデン、タングステン、モリブデンとタングステンを含む合金、モリブデンとジルコニウ
ムを含む合金、銅とマンガンを含む合金又は窒化モリブデンでなる膜を形成し、２層目に
は、銅、アルミニウム、金又は銀等の低抵抗材料でなる膜を形成することが好ましい。
本実施の形態で示すトランジスタ１５０は、ソース電極層及びドレイン電極層として機
能する導電膜１１２ａ、１１２ｂとして、銅、アルミニウム、金、又は銀等の低抵抗材料
を含む導電膜を用いることで、配線遅延を抑制した半導体装置を作製することができる。
さらに、酸化物半導体膜１０８には、酸化物半導体膜１０８のチャネル領域及び側面を覆
う金属酸化物膜１１０が設けられるため、ソース電極層及びドレイン電極層として機能す
る導電膜１１２ａ、１１２ｂの構成元素が酸化物半導体膜１０８へ拡散するのを抑制する
ことができる。したがって、電気特性の低下を抑制し、良好な電気特性を有する半導体装
置を提供することが可能となる。
以下に、本実施の形態の半導体装置に含まれるその他の構成要素について、詳細に説明
する。
＜基板＞
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンなど
の単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、
ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたも
のを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用いる場
合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ
）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ
）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の
表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１５
０を形成してもよい。または、基板１０２とトランジスタ１５０の間に剥離層を設けても
よい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より
分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１５０は耐
熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タン
グステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有
機樹脂膜が形成された構成等を用いることができる。
＜導電膜＞
ゲート電極層として機能する導電膜１０４は、クロム、銅、アルミニウム、金、銀、亜
鉛、モリブデン、タンタル、チタン、タングステンから選ばれた金属元素、または上述し
た金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成す
ることができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された
金属元素を用いてもよい。また、導電膜１０４は、単層構造でも、二層以上の積層構造と
してもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチ
タン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン
膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上
にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を
積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、
チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選
ばれた一または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜１０４は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化
物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物
、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加し
たインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上
記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
また、導電膜１０４と絶縁膜１０６ａとの間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜
、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化
物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ、
ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕
事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用
いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフ
特性のスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を
用いる場合、少なくとも酸化物半導体膜１０８より高い窒素濃度、具体的には７原子％以
上のＩｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる。
＜ゲート絶縁膜＞
トランジスタ１５０のゲート絶縁膜として機能する絶縁膜１０６ａ、１０６ｂとしては
、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉ
ｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シ
リコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウ
ム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、
酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオ
ジム膜を一種以上含む絶縁膜を、それぞれ用いることができる。なお、絶縁膜１０６ａ、
１０６ｂの積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上
の絶縁膜を用いてもよい。
なお、トランジスタ１５０のチャネル領域として機能する酸化物半導体膜１０８と接す
る絶縁膜１０６ｂは、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に
酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜
１０６ｂは、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０６ｂに酸素過
剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜１０６ｂを形成すればよい。また
は、成膜後の絶縁膜１０６ｂに酸素を導入して、酸素過剰領域を形成してもよい。酸素の
導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注
入法、プラズマ処理等を用いることができる。
また、絶縁膜１０６ａ、１０６ｂのいずれか一方または双方として、酸化ハフニウムを
用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコン
と比べて比誘電率が高い。したがって、酸化ハフニウムを用いると、等価酸化膜厚に対し
て物理的な膜厚を大きくできるため、等価酸化膜厚を１０ｎｍ以下または５ｎｍ以下とし
た場合でも、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ
電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフ
ニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがっ
て、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを
用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。
ただし、本発明の一態様は、これらに限定されない。
なお、本実施の形態では、絶縁膜１０６ａとして窒化シリコン膜を形成し、絶縁膜１０
６ｂとして酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比
誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、ト
ランジスタ１５０のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に
厚膜化することができる。よって、トランジスタ１５０の絶縁耐圧の低下を抑制、さらに
は絶縁耐圧を向上させて、トランジスタ１５０の静電破壊を抑制することができる。
＜酸化物半導体膜＞
酸化物半導体膜１０８は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−
Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）が
ある。とくに、酸化物半導体膜１０８としては、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇ
ａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す。）を用いると好ましい。
酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す。）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために
用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たす
ことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉ
ｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１
：２が好ましい。なお、成膜される酸化物半導体膜１０８の原子数比はそれぞれ、誤差と
して上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４
０％の変動を含む。
なお、酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｚｎ及びＯを除いて
のＩｎとＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏ
ｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ
％未満とする。
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５
ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸
化物半導体を用いることで、トランジスタ１５０のオフ電流を低減することができる。
また、酸化物半導体膜１０８の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ
以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
また、酸化物半導体膜１０８としては、キャリア密度の低い酸化物半導体膜を用いる。
例えば、酸化物半導体膜１０８は、キャリア密度が１×１０１７個／ｃｍ３以下、好まし
くは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より
好ましくは１×１０１１個／ｃｍ３以下、さらに好ましくは１×１０１０個／ｃｍ３以下
であり、１×１０−９個／ｃｍ３以上とする。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、酸化物半導体膜１０８のキャリア密度や不純
物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとする
ことが好ましい。
なお、酸化物半導体膜１０８として、不純物濃度が低く、欠陥準位密度の低い酸化物半
導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することがで
き好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）こ
とを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性
である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることが
できる。従って、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい
値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。ま
た、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低い
ため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度
真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍで
チャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイ
ン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの
測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
従って、上記高純度真性、又は実質的に高純度真性の酸化物半導体膜にチャネル領域が
形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとする
ことができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまで
に要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラッ
プ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性
が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカ
リ土類金属等がある。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に
、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損
に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が
金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って
、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となり
やすい。このため、酸化物半導体膜１０８は水素ができる限り低減されていることが好ま
しい。具体的には、酸化物半導体膜１０８において、二次イオン質量分析法（ＳＩＭＳ：
Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水
素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／
ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０
１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好
ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍ
ｓ／ｃｍ３以下とする。
酸化物半導体膜１０８において、第１４族元素の一つであるシリコンや炭素が含まれる
と、酸化物半導体膜１０８において酸素欠損が増加し、ｎ型化してしまう。このため、酸
化物半導体膜１０８におけるシリコンや炭素の濃度、または金属酸化物膜１１０と、酸化
物半導体膜１０８との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法により得
られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏ
ｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜１０８において、二次イオン質量分析法により得られるアルカリ
金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましく
は２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、
酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増
大してしまうことがある。このため、酸化物半導体膜１０８のアルカリ金属またはアルカ
リ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜１０８に窒素が含まれていると、キャリアである電子が生じ、キ
ャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を
用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜にお
いて、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法
により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい
。
また、酸化物半導体膜１０８は、例えば非単結晶構造でもよい。非単結晶構造は、例え
ば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、また
は非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、Ｃ
ＡＡＣ−ＯＳは最も欠陥準位密度が低い。
酸化物半導体膜１０８は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は
、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物
膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物半導体膜１０８が、非晶質構造の領域、微結晶構造の領域、多結晶構造の
領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の二種以上を有する混合膜であってもよい。混
合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−
ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する場合がある。また、混
合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−
ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある
。なお、酸化物半導体膜１０８に接する金属酸化物膜１１０は、例えば非晶質構造、微結
晶構造、多結晶構造等とすることができる。
また、酸化物半導体膜１０８と接して酸化物半導体と異なる構成元素（例えばシリコン
）を有する絶縁膜を設けた場合、酸化物半導体膜１０８と該絶縁膜との界面には、異種接
合、不純物の混入等に起因した界面準位が形成されることがある。本実施の形態のトラン
ジスタ１５０では、酸化物半導体膜１０８と、酸化物半導体と異なる構成元素（例えばシ
リコン）を有しうる絶縁膜１１４との間に、酸化物半導体と構成元素が同じである金属酸
化物膜１１０が設けられている。このため、金属酸化物膜１１０と絶縁膜１１４の間にお
いて、不純物及び欠陥によりトラップ準位が形成されても、該トラップ準位と酸化物半導
体膜１０８との間には隔たりがある。この結果、酸化物半導体膜１０８を流れる電子がト
ラップ準位に捕獲されにくく、トランジスタのオン電流を増大させることが可能であると
共に、電界効果移動度を高めることができる。また、トラップ準位に電子が捕獲されると
、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧
が変動してしまう。しかしながら、酸化物半導体膜１０８とトラップ準位との間に隔たり
があるため、トラップ準位における電子の捕獲を低減することが可能であり、しきい値電
圧の変動を低減することができる。
＜金属酸化物膜＞
金属酸化物膜１１０には、Ｉｎ−Ｍ−Ｚｎ酸化物あるいはＩｎ−Ｍ酸化物（Ｍは、Ｔｉ
、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す。）で表される金属酸化物
を用いることができる。なお、金属酸化物膜１１０には、上記記載の効果の他、以下の効
果を奏する。金属酸化物膜１１０に含まれる元素Ｍは、酸素との結合力が高いため、元素
Ｍの原子数比が高い金属酸化物膜１１０は酸素欠損を形成しにくい。よって、金属酸化物
膜１１０に接する酸化物半導体膜１０８における酸素欠損量を低減することが可能である
。
また、金属酸化物膜１１０の伝導帯下端のエネルギー準位が、酸化物半導体膜１０８の
伝導帯下端のエネルギー準位よりも０．２ｅＶより真空準位に近い材料、好ましくは０．
５ｅＶ以上真空準位に近い材料を適用することが好ましい。このような材料を用いること
で、トランジスタのドレイン電圧の大きさに依存する、しきい値電圧の差が生じることを
抑制することが可能となる。
また、Ｉｎに対する元素Ｍの原子数比を高めることで、金属酸化物膜１１０のエネルギ
ーギャップを大きくし、電子親和力を小さくすることができる。例えば、金属酸化物膜１
１０として、Ｉｎ−Ｍ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｎま
たはＨｆを表す。）で構成される材料を用いる場合、酸化物半導体膜１０８との間に伝導
帯のバンドオフセットを形成し、金属酸化物膜１１０にチャネルが形成されることを抑制
するためには、金属酸化物膜１１０は、Ｉｎ：Ｍ＝ｘ：ｙ［原子数比］とすると、ｙ／（
ｘ＋ｙ）を、０．７５以上１以下、好ましくは、０．７８以上１以下、より好ましくは０
．８０以上１以下とすることが好ましい。ただし、金属酸化物膜１１０は、主成分である
インジウム、Ｍ及び酸素以外の元素が不純物として混入していてもよい。その際の不純物
の割合は、０．１％以下が好ましい。
また、金属酸化物膜１１０をスパッタリング法によって形成する場合、Ｉｎに対する元
素Ｍの原子数比を高めることで、成膜時のパーティクル数を低減させることが可能である
。パーティクル数を低減させるためには、Ｉｎ：Ｍ＝ｘ：ｙ［原子数比］とすると、ｙ／
（ｘ＋ｙ）を、０．９０以上、例えば０．９３とするとよい。ただし、金属酸化物膜１１
０をスパッタリング法によって形成する場合、Ｉｎに対するＭの原子数比が高すぎると、
ターゲットの絶縁性が高く、ＤＣ放電を用いた成膜が困難となり、ＲＦ放電を適用する必
要が生じる。よって、大面積基板への対応が可能なＤＣ放電を用いて成膜を行うためには
、ｙ／（ｘ＋ｙ）を０．９６以下、好ましくは０．９５以下、例えば０．９３とするとよ
い。大面積基板に対応した成膜方法を適用することで、半導体装置の生産性を高めること
ができる。
なお、金属酸化物膜１１０は、膜中にスピネル型の結晶構造が含まれないことが好まし
い。金属酸化物膜１１０の膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶
構造に起因してソース電極層及びドレイン電極層として機能する導電膜１１２ａ、１１２
ｂの構成元素が酸化物半導体膜１０８へ拡散してしまう場合があるためである。例えば、
金属酸化物膜１１０としてＩｎ−Ｍ酸化物を適用し、Ｍとして２価の金属原子（例えば、
亜鉛など）を含まない構成とすることで、スピネル型の結晶構造を含有しない金属酸化物
膜１１０を形成することができるため好ましい。
金属酸化物膜１１０としては、Ｉｎ−Ｍ−Ｚｎ酸化物を用いる場合、Ｉｎ−Ｍ−Ｚｎ酸
化物を成膜するために用いるターゲットの金属元素の原子数比の代表例としては、Ｉｎ：
Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：５、Ｉ
ｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：２、Ｉｎ：Ｍ：Ｚｎ＝１：４：４
、Ｉｎ：Ｍ：Ｚｎ＝１：４：５等がある。また、金属酸化物膜１１０としては、Ｉｎ−Ｍ
酸化物を用いる場合、Ｉｎ−Ｍ酸化物を成膜するために用いるターゲットの金属元素の原
子数比の代表例としては、Ｉｎ：Ｍ＝７：９３等がある。
＜保護絶縁膜＞
絶縁膜１１４、１１６、１１８は、保護絶縁膜としての機能を有する。例えば、絶縁膜
１１４は、酸素を透過することのできる絶縁膜である。なお、絶縁膜１１４は、後に形成
する絶縁膜１１６を形成する際の、金属酸化物膜１１０へのダメージ緩和膜としても機能
する。なお、絶縁膜１１４は、必ずしも設ける必要は無く、設けない構成としてもよい。
絶縁膜１１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０
ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。なお、本明細書中
において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜
を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を
指す。
また、絶縁膜１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定によ
り、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度
が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜１１４に
含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜１１４における酸素
の透過量が減少してしまうためである。
また、絶縁膜１１４と金属酸化物膜１１０との界面における欠陥量が少ないことが好ま
しく、代表的には、ＥＳＲ測定により、金属酸化物膜１１０の欠陥に由来するｇ＝１．８
９以上１．９６以下に現れる信号のスピン密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以下、
さらには検出下限以下であることが好ましい。
なお、絶縁膜１１４においては、外部から絶縁膜１１４に入った酸素が全て絶縁膜１１
４の外部に移動せず、絶縁膜１１４にとどまる酸素もある。また、絶縁膜１１４に酸素が
入ると共に、絶縁膜１１４に含まれる酸素が絶縁膜１１４の外部へ移動することで、絶縁
膜１１４において酸素の移動が生じる場合もある。絶縁膜１１４として酸素を透過するこ
とができる酸化物絶縁膜を形成すると、絶縁膜１１４上に設けられる、絶縁膜１１６から
脱離する酸素を、絶縁膜１１４を介して酸化物半導体膜１０８に移動させることができる
。
絶縁膜１１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を
用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、
加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む
酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１
８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である
酸化物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以
上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
絶縁膜１１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上
４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定によ
り、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度
が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３
以下であることが好ましい。なお、絶縁膜１１６は、絶縁膜１１４と比較して酸化物半導
体膜１０８から離れているため、絶縁膜１１４より、欠陥密度が多くともよい。
また、絶縁膜１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁
膜１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の
形態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本
実施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について説明したが、こ
れに限定されず、例えば、絶縁膜１１４の単層構造、絶縁膜１１６の単層構造、または３
層以上の積層構造としてもよい。
絶縁膜１１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング
できる機能を有する。絶縁膜１１８を設けることで、酸化物半導体膜１０８からの酸素の
外部への拡散と、外部から酸化物半導体膜１０８への水素、水等の入り込みを防ぐことが
できる。絶縁膜１１８としては、例えば、窒化物絶縁膜を用いることができる。該窒化物
絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミ
ニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキ
ング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有す
る酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶
縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリ
ウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム
等がある。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜、金属酸化物膜などの様々な膜は
スパッタリング法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、Ａ
ＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、または熱ＣＶＤ（Ｃｈｅ
ｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法
の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法などが挙げられる。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生
成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧
または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが
順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい
。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以
上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の
原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、
第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスは
キャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入しても
よい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した
後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層
を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層さ
れて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り
返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入
順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、
微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法などの熱ＣＶＤ法やＡＬＤ法は、上記の導電膜、絶縁膜、酸化物半導体膜
、金属酸化物膜などの様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜
を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を
用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリ
メチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、
Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウム
に代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチ
ル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒
とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド溶液、代表的にはテトラ
キスジメチルアミドハフニウム（ＴＤＭＡＨ））を気化させた原料ガスと、酸化剤として
オゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの
化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エ
チルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶
媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を
気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチル
アルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（
ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２
，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサ
クロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ
２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６
ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ
６ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代
えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−
Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ
−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａ−Ｏ層
を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎ−Ｏ層を形成す
る。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇ
ａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。
なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用い
ても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガス
にかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえ
て、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良
い。
＜半導体装置の構成例２＞
次に、図２（Ａ）、（Ｂ）、（Ｃ）を用いて、本発明の一態様の半導体装置であるトラ
ンジスタ１６０について説明する。図２（Ａ）は、本発明の一態様の半導体装置であるト
ランジスタ１６０の上面図であり、図２（Ｂ）は、図２（Ａ）の一点鎖線Ｙ３−Ｙ４間に
おける切断面の断面図に相当し、図２（Ｃ）は、図２（Ａ）に示す一点鎖線Ｘ３−Ｘ４間
における切断面の断面図に相当する。なお、図２（Ａ）において、煩雑になることを避け
るため、トランジスタ１６０の構成要素の一部（ゲート絶縁膜等）を省略して図示してい
る。
トランジスタ１６０は、基板１０２上のゲート電極層としての機能を有する導電膜１０
４と、基板１０２及び導電膜１０４上のゲート絶縁膜としての機能を有する絶縁膜１０６
と、絶縁膜１０６上の導電膜１０４と重畳する位置の酸化物半導体膜１０８と、絶縁膜１
０６及び酸化物半導体膜１０８上の金属酸化物膜１１０と、酸化物半導体膜１０８に電気
的に接続され、トランジスタ１６０のソース電極層及びドレイン電極層として機能する導
電膜１１２ａ、１１２ｂと、導電膜１１２ａ、１１２ｂ及び金属酸化物膜１１０上の絶縁
膜１１４、１１６、１１８と、絶縁膜１１８上の導電膜１２０ａ、１２０ｂと、を有する
。なお、導電膜１１２ａ、１１２ｂは、金属酸化物膜１１０に設けられる開口部１４０ａ
、１４０ｂを介して、酸化物半導体膜１０８と接続される。また、導電膜１２０ａは、絶
縁膜１１４、１１６、１１８に設けられる開口部１４２ｃを介して、導電膜１１２ｂと接
続される。また、導電膜１２０ｂは、絶縁膜１１８上の酸化物半導体膜１０８と重畳する
位置に形成される。
また、図２（Ｂ）、（Ｃ）において、ゲート絶縁膜としての機能を有する絶縁膜１０６
は、絶縁膜１０６ａと絶縁膜１０６ｂを有する２層構造である。ただし、絶縁膜１０６の
構造は、これに限定されず、１層構造または３層以上の積層構造としてもよい。
また、図２（Ｂ）、（Ｃ）に示すように、金属酸化物膜１１０は、少なくとも酸化物半
導体膜１０８のチャネル領域及び側面を覆う。
また、トランジスタ１６０において、導電膜１２０ａは、例えば、表示装置に用いる画
素電極層として機能する。また、トランジスタ１６０において、導電膜１２０ｂはバック
ゲート電極層として機能する。また、導電膜１２０ｂと酸化物半導体膜１０８との間に設
けられる金属酸化物膜１１０、絶縁膜１１４、１１６、１１８を含む積層構造は、バック
ゲート電極層に対するゲート絶縁膜として機能する。また、導電膜１２０ｂは、絶縁膜１
０６ａ、１０６ｂ、１１４、１１６、１１８、及び金属酸化物膜１１０に設けられる開口
部１４２ａ、１４２ｂにおいて、ゲート電極層として機能する導電膜１０４に接続される
。よって、導電膜１２０ｂと導電膜１０４とは、同じ電位が与えられる。
トランジスタ１６０は、絶縁膜１１８上に導電膜１２０ａ、１２０ｂを有する点におい
て、図１に示すトランジスタ１５０と相違する。その他の構成は、トランジスタ１５０と
同様であり、同様の効果を奏することができる。すなわち、酸化物半導体膜１０８のチャ
ネル領域及び側面を覆うように設けられる金属酸化物膜１１０は、ソース電極層及びドレ
イン電極層として機能する導電膜１１２ａ、１１２ｂの構成元素が酸化物半導体膜１０８
に拡散することを抑制するバリア膜として機能する。または、金属酸化物膜１１０を設け
ることで、酸化物半導体膜１０８の上層に設けられる絶縁膜１１４等の構成元素が、酸化
物半導体膜１０８に混入することを抑制することもできる。チャネル領域が形成される酸
化物半導体膜１０８への不純物の混入を抑制することで、トランジスタ１６０の電気特性
の低下を抑制することができる。または、金属酸化物膜１１０を設けることで、ソース電
極層及びドレイン電極層として機能する導電膜１１２ａ、１１２ｂの形成時、例えば、エ
ッチング工程のときに酸化物半導体膜１０８へ与えられるダメージを緩和することができ
る。これによって、酸化物半導体膜１０８への不純物の混入及び拡散を抑制することがで
きる。したがって、トランジスタ１６０は電気特性の低下が抑制されたトランジスタであ
る。トランジスタ１６０の各構成要素の詳細は、トランジスタ１５０についての説明を参
酌することができる。
また、図２（Ｂ）の断面図に示すように、酸化物半導体膜１０８は、ゲート電極層とし
て機能する導電膜１０４と、バックゲート電極層として機能する導電膜１２０ｂのそれぞ
れと対向するように位置し、２つのゲート電極層として機能する導電膜に挟まれている。
バックゲート電極層として機能する導電膜１２０ｂのチャネル長方向の長さ及びチャネル
幅方向の長さは、酸化物半導体膜１０８のチャネル長方向の長さ及びチャネル幅方向の長
さよりもそれぞれ長く、酸化物半導体膜１０８の全体は、金属酸化物膜１１０、及び絶縁
膜１１４、１１６、１１８を介して導電膜１２０ｂに覆われている。また、バックゲート
電極層として機能する導電膜１２０ｂとゲート電極層として機能する導電膜１０４とは、
絶縁膜１０６ａ、１０６ｂ、１１４、１１６、１１８及び金属酸化物膜１１０に設けられ
る開口部１４２ａ、１４２ｂにおいて接続されるため、酸化物半導体膜１０８のチャネル
幅方向の側面は、金属酸化物膜１１０を介してバックゲート電極層として機能する導電膜
１２０ｂと対向している。
このような構成を有することで、トランジスタ１６０に含まれる酸化物半導体膜１０８
を、ゲート電極層として機能する導電膜１０４及びバックゲート電極層として機能する導
電膜１２０ｂの電界によって電気的に囲むことができる。トランジスタ１６０のように、
ゲート電極層及びバックゲート電極層の電界によって、チャネルが形成される酸化物半導
体膜を電気的に囲むトランジスタのデバイス構造をｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅ
ｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１６０は、ｓ−ｃｈａｎｎｅｌ構造を有するため、ゲート電極層として機
能する導電膜１０４によってチャネルを誘起させるための電界を効果的に酸化物半導体膜
１０８に印加することができるため、トランジスタ１６０の電流駆動能力が向上し、高い
オン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため
、トランジスタ１６０を微細化することが可能となる。また、トランジスタ１６０は、チ
ャネルがゲート電極層として機能する導電膜１０４及びバックゲート電極層として機能す
る導電膜１２０ｂによって囲まれた構造を有するため、トランジスタ１６０の機械的強度
を高めることができる。
なお、トランジスタ１６０において、開口部１４２ａ、１４２ｂのいずれか一方の開口
部を形成して、該開口部において導電膜１２０ｂと導電膜１０４を接続する構成としても
よい。
また、トランジスタ１６０に用いる導電膜１２０ａ、１２０ｂとしては、例えば、イン
ジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるこ
とができる。とくに、導電膜１２０ａ、１２０ｂとしては、例えば、酸化タングステンを
含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含
むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴ
Ｏ）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を
有する導電性材料を用いることができる。また、導電膜１２０ａ、１２０ｂとしては、例
えば、スパッタリング法を用いて形成することができる。
次に、一例として、導電膜１２０ａの上に液晶層１９０が設けられている場合の例を図
２２に示す。基板１０２ａには、導電層１９１が設けられている。導電層１９１は、一例
としては、導電膜１２０ａ、１２０ｂで述べた内容と同様な材料を有している。導電層１
９１は、共通電極としての機能を有している。よって、導電膜１２０ａと液晶層１９０と
導電層１９１とによって、液晶素子が構成される。別の例として、発光素子を設けた場合
の例を図２３に示す。なお、図２３においては、導電層１９１が基板１０２側に設けられ
、絶縁膜１９２が導電膜１２０ａの上に設けられている。また、導電膜１２０ａ及び絶縁
膜１９２上には、発光層１９３が設けられている。また、導電膜１２０ａと発光層１９３
と導電層１９１とによって、発光素子が構成される。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光
素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々
な素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置の一例として
は、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機Ｅ
Ｌ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤな
ど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、
電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプ
レイ（ＰＤＰ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェ
アレンス・モジュレーション）素子、エレクトロウェッティング素子、圧電セラミックデ
ィスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度
、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素子を用いた表示装
置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例
としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディス
プレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔ
ｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶
ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディス
プレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又
は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
＜半導体装置の構成例３＞
次に、図３（Ａ）、（Ｂ）、（Ｃ）を用いて、本発明の一態様の半導体装置であるトラ
ンジスタ１６２について説明する。図３（Ａ）は、本発明の一態様の半導体装置であるト
ランジスタ１６２の上面図であり、図３（Ｂ）は、図３（Ａ）の一点鎖線Ｙ５−Ｙ６間に
おける切断面の断面図に相当し、図３（Ｃ）は、図３（Ａ）に示す一点鎖線Ｘ５−Ｘ６間
における切断面の断面図に相当する。なお、図３（Ａ）において、煩雑になることを避け
るため、トランジスタ１６２の構成要素の一部（ゲート絶縁膜等）を省略して図示してい
る。
トランジスタ１６２は、基板１０２上のゲート電極層としての機能を有する導電膜１０
４と、基板１０２及び導電膜１０４上のゲート絶縁膜としての機能を有する絶縁膜１０６
と、絶縁膜１０６上の導電膜１０４と重畳する位置の酸化物半導体膜１０８と、絶縁膜１
０６及び酸化物半導体膜１０８上の金属酸化物膜１１０と、酸化物半導体膜１０８に電気
的に接続され、トランジスタ１６２のソース電極層及びドレイン電極層として機能する導
電膜１１２ａ、１１２ｂと、導電膜１１２ａ、１１２ｂ及び金属酸化物膜１１０上の絶縁
膜１１４、１１６、１１８と、絶縁膜１１８上の導電膜１２０ａ、１２０ｂ、１２０ｃ、
１２０ｄと、を有する。なお、導電膜１１２ａ、１１２ｂは、金属酸化物膜１１０に設け
られる開口部１４０ａ、１４０ｂを介して、酸化物半導体膜１０８と接続される。また、
導電膜１２０ａは、絶縁膜１１４、１１６、１１８に設けられる開口部１４２ｃを介して
、導電膜１１２ｂと接続される。また、導電膜１２０ｂは、絶縁膜１１８上の酸化物半導
体膜１０８と重畳する位置に形成される。また、導電膜１２０ｃは、絶縁膜１０６ａ、１
０６ｂ、１１４、１１６、１１８、及び金属酸化物膜１１０に設けられる開口部１４２ｂ
を介して、導電膜１０４と接続される。また、導電膜１２０ｄは、絶縁膜１０６ａ、１０
６ｂ、１１４、１１６、１１８、及び金属酸化物膜１１０に設けられる開口部１４２ａを
介して、導電膜１０４と接続される。
また、図３（Ｂ）、（Ｃ）において、ゲート絶縁膜としての機能を有する絶縁膜１０６
は、絶縁膜１０６ａと絶縁膜１０６ｂを有する２層構造である。ただし、絶縁膜１０６の
構造は、これに限定されず、１層構造または３層以上の積層構造としてもよい。
また、図３（Ｂ）、（Ｃ）に示すように、金属酸化物膜１１０は、少なくとも酸化物半
導体膜１０８のチャネル領域及び側面を覆う。
また、トランジスタ１６２において、導電膜１２０ａは、例えば、表示装置に用いる画
素電極層として機能する。
また、トランジスタ１６２は、先に示すトランジスタ１６０のバックゲート電極層とし
て機能する導電膜１２０ｂが分離する構成を有する点において相違する。その他の構成は
トランジスタ１６０と同様とすることができる。トランジスタ１６２の構成の詳細は、先
に示すトランジスタ１６０についての説明を参酌することが可能である。
トランジスタ１６２に含まれる導電膜１２０ｃ、１２０ｄは、上面形状において酸化物
半導体膜１０８と重なる領域を有し、開口部１４２ａ、１４２ｂにおいて酸化物半導体膜
１０８の側面と対向する。よって、トランジスタ１６２もトランジスタ１６０と同様に、
酸化物半導体膜１０８が導電膜１０４、１２０ｂ、１２０ｃ、１２０ｄによって電気的に
囲まれたｓ−ｃｈａｎｎｅｌ構造を有するため、ゲート電極層として機能する導電膜１０
４によってチャネルを誘起させるための電界を効果的に酸化物半導体膜１０８に印加する
ことができる。よって、トランジスタ１６２の電流駆動能力が向上し、高いオン電流特性
を得ることが可能となる。
また、トランジスタ１６２においては、バックゲート電極層として機能する導電膜１２
０ｂが、ゲート電極層として機能する導電膜１０４と電気的に接続されていないため、導
電膜１０４と導電膜１２０ｂに異なる電位や信号を入力することができる。よって、バッ
クゲート電極層として機能する導電膜１２０ｂへの入力信号や入力電位によりトランジス
タ１６２のしきい値電圧をプラス方向またはマイナス方向へシフトさせることが可能とな
る。トランジスタ１６２のしきい値電圧を適宜制御することにより、トランジスタ１６２
をエンハンスメント型またはデプレッション型に適宜変更することが可能である。なお、
バックゲート電極層として機能する導電膜１２０ｂは、フローティング状態であってもよ
い。
＜半導体装置の構成例４＞
次に、図４（Ａ）、（Ｂ）、（Ｃ）を用いて、本発明の一態様の半導体装置であるトラ
ンジスタ１６４について説明する。図４（Ａ）は、本発明の一態様の半導体装置であるト
ランジスタ１６４の上面図であり、図４（Ｂ）は、図４（Ａ）の一点鎖線Ｙ７−Ｙ８間に
おける切断面の断面図に相当し、図４（Ｃ）は、図４（Ａ）に示す一点鎖線Ｘ７−Ｘ８間
における切断面の断面図に相当する。なお、図４（Ａ）において、煩雑になることを避け
るため、トランジスタ１６４の構成要素の一部（ゲート絶縁膜等）を省略して図示してい
る。
トランジスタ１６４は、基板１０２上のゲート電極層としての機能を有する導電膜１０
４と、基板１０２及び導電膜１０４上のゲート絶縁膜としての機能を有する絶縁膜１０６
と、絶縁膜１０６上の導電膜１０４と重畳する位置の酸化物半導体膜１０８と、絶縁膜１
０６及び酸化物半導体膜１０８上の金属酸化物膜１１０と、酸化物半導体膜１０８に電気
的に接続され、トランジスタ１６４のソース電極層及びドレイン電極層として機能する導
電膜１１２ａ、１１２ｂと、導電膜１１２ａ、１１２ｂ及び金属酸化物膜１１０上の絶縁
膜１１４、１１６、１１８と、絶縁膜１１８上の導電膜１２０ａ、１２０ｃ、１２０ｄと
、を有する。なお、導電膜１１２ａ、１１２ｂは、金属酸化物膜１１０に設けられる開口
部１４０ａ、１４０ｂを介して、酸化物半導体膜１０８と接続される。また、導電膜１２
０ａは、絶縁膜１１４、１１６、１１８に設けられる開口部１４２ｃを介して、導電膜１
１２ｂと接続される。また、導電膜１２０ｃは、絶縁膜１０６ａ、１０６ｂ、１１４、１
１６、１１８、及び金属酸化物膜１１０に設けられる開口部１４２ｂを介して、導電膜１
０４と接続される。また、導電膜１２０ｄは、絶縁膜１０６ａ、１０６ｂ、１１４、１１
６、１１８、及び金属酸化物膜１１０に設けられる開口部１４２ａを介して、導電膜１０
４と接続される。
また、図４（Ｂ）、（Ｃ）において、ゲート絶縁膜としての機能を有する絶縁膜１０６
は、絶縁膜１０６ａと絶縁膜１０６ｂを有する２層構造である。ただし、絶縁膜１０６の
構造は、これに限定されず、１層構造または３層以上の積層構造としてもよい。
また、図４（Ｂ）、（Ｃ）に示すように、金属酸化物膜１１０は、少なくとも酸化物半
導体膜１０８のチャネル領域及び側面を覆う。
また、トランジスタ１６４において、導電膜１２０ａは、例えば、表示装置に用いる画
素電極層として機能する。
なお、絶縁膜１１８と、導電膜１２０ａとの間に、さらに、絶縁膜１９４が設けられて
いてもよい。その場合の例を、図２４、図２５に示す。絶縁膜１９４は、一例としては、
ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂材料を有していてもよい。そ
の場合、上面の凹凸を緩和して、平坦にすることが可能である。
なお、トランジスタをマトリクス状に配置する場合、配線と配線とが交差する領域が存
在することとなる。その領域の上面図と断面図について、一例を図２０（Ａ）、（Ｂ）、
（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す。図２０（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）では、
酸化物半導体膜１０８と同時に成膜し、同時にエッチングし、同時にパターニングして形
成した酸化物半導体膜１０８ａが設けられている。また、図２０（Ａ）、（Ｂ）、（Ｃ）
、（Ｄ）、（Ｅ）、（Ｆ）では、導電膜１０４と同時に成膜し、同時にエッチングし、同
時にパターニングして形成した導電膜１０４ａが設けられている。導電膜１０４ａは、例
えば、配線としての機能を有している。一例としては、導電膜１０４ａは、ゲート信号線
、スキャン線、容量配線、コモン配線などとしての機能を有している。また、図２０（Ａ
）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）では、導電膜１１２ａと同時に成膜し、同
時にエッチングし、同時にパターニングして形成した導電膜１１２ｃが設けられている。
導電膜１１２ｃは、例えば、配線としての機能を有している。一例としては、導電膜１１
２ｃは、ソース信号線、データ線、電流供給線、電源線などとしての機能を有している。
図２０（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）に示すように、酸化物半導体膜１０８ａを設ける
ことにより、配線と配線の膜厚方向の間隔を広げることができる。その結果、配線の寄生
容量を低減することが出来る。
また、トランジスタ１６４は、先に示すトランジスタ１６０のバックゲート電極層とし
て機能する導電膜１２０ｂが分離する構成を有する点において相違する。その他の構成は
トランジスタ１６０と同様とすることができる。トランジスタ１６４の構成の詳細は、先
に示すトランジスタ１６０についての説明を参酌することが可能である。
トランジスタ１６４は、金属酸化物膜１１０、及び絶縁膜１１４、１１６、１１８を介
して酸化物半導体膜１０８と重なる導電膜１２０ｃ、１２０ｄを有する。また、導電膜１
２０ｃは、絶縁膜１０６ａ、１０６ｂ、１１４、１１６、１１８、及び金属酸化物膜１１
０に設けられる開口部１４２ｂにおいて、ゲート電極層として機能する導電膜１０４と接
続する。また、導電膜１２０ｄは、絶縁膜１０６ａ、１０６ｂ、１１４、１１６、１１８
、及び金属酸化物膜１１０に設けられる開口部１４２ａにおいて、ゲート電極層として機
能する導電膜１０４と接続する。すなわち、トランジスタ１６４は、先に示すトランジス
タ１６２からバックゲート電極層として機能する導電膜１２０ｂを省略した構成である。
また、トランジスタ１６４は、トランジスタ１６０及びトランジスタ１６２と同様に、
酸化物半導体膜１０８の上面、下面、２つの側面に対向する導電膜１０４、１２０ｃ、１
２０ｄを有するため、酸化物半導体膜１０８を電気的に囲むｓ−ｃｈａｎｎｅｌ構造とす
ることができる。よって、トランジスタ１６４は、電流駆動能力が向上し、高いオン電流
特性を有するトランジスタとすることが可能となる。また、図２０と同様に、配線交差部
の例を、図２１（Ａ）、（Ｂ）、（Ｃ）に示す。
＜半導体装置の構成例５＞
次に、図５（Ａ）、（Ｂ）、及び図６を用いて、本発明の一態様の半導体装置であるト
ランジスタについて説明する。図５（Ａ）は、図１（Ｃ）に示すトランジスタ１５０の断
面図の変形例であり、図５（Ｂ）は、図１（Ｃ）に示すトランジスタ１５０の断面図の変
形例であり、図６は、図２（Ｃ）に示すトランジスタ１６０の断面図の変形例である。図
５（Ａ）、（Ｂ）及び図６に示すトランジスタの上面形状については、それぞれ、トラン
ジスタ１５０及びトランジスタ１６０の上面図を参酌することができる。
図５（Ａ）に示すトランジスタの断面図において、図１（Ｃ）に示すトランジスタ１５
０の断面図と相違する点は、金属酸化物膜１１０、及びソース電極層及びドレイン電極層
として機能する導電膜１１２ａ、１１２ｂ上に絶縁膜１１４が設けられていない。すなわ
ち、図５（Ａ）に示すトランジスタにおいては、金属酸化物膜１１０、及びソース電極層
及びドレイン電極層として機能する導電膜１１２ａ、１１２ｂ上に絶縁膜１１６が設けら
れる構成である。
図５（Ｂ）に示すトランジスタの断面図において、図１（Ｃ）に示すトランジスタ１５
０の断面図と相違する点は、絶縁膜１１４、１１６の位置が異なり、開口部１４０ａ、１
４０ｂの代わりに、開口部１４１ａ、１４１ｂが設けられる。開口部１４１ａ、１４１ｂ
は、金属酸化物膜１１０、及び絶縁膜１１４、１１６を形成後に一括して開口を行うこと
で形成される。
図６に示すトランジスタの断面図において、図２（Ｃ）に示すトランジスタ１６０の断
面図と相違する点は、絶縁膜１１８、及び導電膜１２０ａ、１２０ｂ上に絶縁膜１２２を
有する。絶縁膜１２２は、例えば、平坦化膜としての機能を有する。絶縁膜１２２として
は、例えば、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、または無機
絶縁膜を用いることができる。
なお、図５（Ａ）、（Ｂ）及び図６に示すトランジスタのその他の構成は、先に示すト
ランジスタ１５０、またはトランジスタ１６０と同様であり、同様の効果を奏することが
できる。
また、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせ
ることが可能である。
＜半導体装置の作製方法１＞
次に、本発明の一態様の半導体装置であるトランジスタ１５０の作製方法について、図
７及び図８を用いて以下詳細に説明する。
まず、基板１０２上に導電膜を形成し、該導電膜を、フォトリソグラフィ工程及びエッ
チング工程を用いて加工してゲート電極層として機能する導電膜１０４を形成する。次に
、ゲート電極層として機能する導電膜１０４上にゲート絶縁膜として機能する絶縁膜１０
６を形成する。なお、絶縁膜１０６は、絶縁膜１０６ａ、１０６ｂを有する（図７（Ａ）
参照）。
ゲート電極層として機能する導電膜１０４は、スパッタリング法、化学気相堆積（ＣＶ
Ｄ）法、真空蒸着法、パルスレーザ堆積（ＰＬＤ）法、を用いて形成することができる。
又は、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、
プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、先に説明した有機金属化学気
相堆積（ＭＯＣＶＤ）法等の熱ＣＶＤ法、又は原子層堆積（ＡＬＤ）法を用いてもよい。
本実施の形態では、基板１０２としてガラス基板を用い、ゲート電極層として機能する
導電膜１０４として厚さ１００ｎｍのタングステン膜をスパッタリング法で形成する。
ゲート絶縁膜として機能する絶縁膜１０６は、スパッタリング法、ＰＥＣＶＤ法、熱Ｃ
ＶＤ法、真空蒸着法、ＰＬＤ法等を用いて形成することができる。本実施の形態では、Ｐ
ＥＣＶＤ法により、絶縁膜１０６ａとして厚さ４００ｎｍの窒化シリコン膜を形成し、絶
縁膜１０６ｂとして厚さ５０ｎｍの酸化窒化シリコン膜を形成する。
次いで、ゲート絶縁膜として機能する絶縁膜１０６上に酸化物半導体膜１０８を形成す
る（図７（Ｂ）参照）。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：
１：１）を用いて、スパッタリング法により酸化物半導体膜を成膜する。その後、当該酸
化物半導体膜を島状に加工することで酸化物半導体膜１０８を形成する。
酸化物半導体膜１０８の形成後、１５０℃以上基板の歪み点未満、好ましくは２００℃
以上４５０℃以下、さらに好ましくは３００℃以上４５０℃以下の加熱処理を行ってもよ
い。ここでの加熱処理は、酸化物半導体膜の高純度化処理の一つであり、酸化物半導体膜
１０８に含まれる水素、水等を低減することができる。なお、水素、水等の低減を目的と
した加熱処理は、酸化物半導体膜１０８を島状に加工する前に行ってもよい。また、水素
、水等の低減を目的とした加熱処理は、後に形成する金属酸化物膜１１０の形成後に行っ
てもよい。
酸化物半導体膜１０８への加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。
ＲＴＡ装置を用いることで、短時間に限り基板の歪み点以上の温度で熱処理を行うことが
できる。そのため、加熱時間を短縮することが可能となる。
なお、酸化物半導体膜１０８への加熱処理は、窒素、酸素、超乾燥空気（水の含有量が
２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または
希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾
燥空気、または希ガスに水素、水等が含まれないことが好ましい。また、窒素または希ガ
ス雰囲気で加熱処理した後、酸素または超乾燥空気雰囲気で加熱してもよい。この結果、
酸化物半導体膜中に含まれる水素、水等を脱離させると共に、酸化物半導体膜中に酸素を
供給することができる。この結果、酸化物半導体膜中に含まれる酸素欠損量を低減するこ
とができる。
次に、絶縁膜１０６及び酸化物半導体膜１０８上に金属酸化物膜１１０を形成する。金
属酸化物膜１１０は、少なくとも酸化物半導体膜１０８のチャネル領域及び側面を覆うよ
うに形成する（図７（Ｃ）参照）。
本実施の形態では、Ｉｎ−Ｇａ金属酸化物ターゲット（Ｉｎ：Ｇａ＝７：９３）を用い
て、スパッタリング法により金属酸化物膜１１０を形成する。
なお、スパッタリング法で酸化物半導体膜１０８、及び金属酸化物膜１１０を形成する
場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源
装置等を適宜用いることができる。ただし、大面積基板への対応が可能なＤＣ放電を用い
て成膜を行うと、半導体装置の生産性を高めることができるため好ましい。また、金属酸
化物膜１１０を、ＤＣ放電を用いたスパッタリング法で成膜するためには、Ｉｎ：Ｍ＝ｘ
：ｙ［原子数比］としたときに、ｙ／（ｘ＋ｙ）を０．９６以下、好ましくは０．９５以
下、例えば０．９３とするとよい。
なお、スパッタリング法で酸化物半導体膜１０８、及び金属酸化物膜１１０を形成する
場合、スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の
混合ガスを適宜用いる。なお、混合ガスの場合、希ガスに対して酸素のガス比を高めるこ
とが好ましい。また、スパッタリングガスの高純度化も必要である。例えば、スパッタリ
ングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８
０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度
化したガスを用いることで酸化物半導体膜１０８、及び金属酸化物膜１１０に水分等が取
り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で酸化物半導体膜１０８、及び金属酸化物膜１１０を形成する
場合、スパッタリング装置におけるチャンバーは、酸化物半導体膜１０８、及び金属酸化
物膜１１０にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸
着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ〜１×１０−４Ｐａ程度ま
で）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて
排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにして
おくことが好ましい。
次に、金属酸化物膜１１０上にフォトレジストマスクを用いるフォトリソグラフィ工程
により、レジストマスクを形成した後、該レジストマスクを用いて金属酸化物膜１１０に
開口部１４０ａ、１４０ｂを形成する（図７（Ｄ）参照）。
なお、開口部１４０ａ、１４０ｂは、酸化物半導体膜１０８に達する。また、開口部１
４０ａ、１４０ｂの形成時において、オーバーエッチングにより酸化物半導体膜１０８の
一部がエッチングされ、凹部を有する酸化物半導体膜１０８となる場合がある。なお、開
口部１４０ａ、１４０ｂは、ウェットエッチング法、ドライエッチング法、またはウェッ
トエッチング法とドライエッチング法を組み合わせたエッチング法にて形成される。
次に、金属酸化物膜１１０上に開口部１４０ａ、１４０ｂを覆うように、トランジスタ
１５０のソース電極層及びドレイン電極層として機能する導電膜１１２ａ、１１２ｂを形
成する（図８（Ａ）参照）。
本実施の形態においては、導電膜１１２ａ、１１２ｂとして、厚さ５０ｎｍのタングス
テン膜と、厚さ３００ｎｍの銅膜を形成する。その後、該銅膜上にフォトレジストマスク
を用いたフォトリソグラフィ工程によりレジストマスクを形成した後、該レジストマスク
を用いてタングステン膜及び銅膜を加工することで、導電膜１１２ａ、１１２ｂとする。
また、上記の銅膜のエッチングには、例えば、ウェットエッチング法を用い、タングス
テン膜のエッチングにはＳＦ６を用いたドライエッチング法を適用すると、銅膜の表面に
フッ化物が形成され、該フッ化物により銅膜からの銅元素の拡散を抑制することができる
。なお、金属酸化物膜１１０は、酸化物半導体膜１０８に対するエッチング保護膜として
機能する。なお、上記タングステン膜をモリブデン膜として、ウェットエッチング法を用
い、モリブデン膜と銅膜を一括してエッチングしてもよい。
次に、金属酸化物膜１１０及び導電膜１１２ａ、１１２ｂ上に、トランジスタ１５０の
保護絶縁膜として機能する絶縁膜１１４、１１６、１１８を形成する（図８（Ｂ）参照）
。
なお、絶縁膜１１４を形成した後、大気に曝すことなく、連続的に絶縁膜１１６を形成
することが好ましい。絶縁膜１１４を形成後、大気開放せず、原料ガスの流量、圧力、高
周波電力及び基板温度の一以上を調整して、絶縁膜１１６を連続的に形成することで、絶
縁膜１１４と絶縁膜１１６の界面において大気成分由来の不純物濃度を低減することがで
きるとともに、絶縁膜１１６に含まれる酸素を酸化物半導体膜１０８に移動させることが
可能となり、酸化物半導体膜１０８の酸素欠損量を低減することが可能となる。
例えば、絶縁膜１１４として、ＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成する
ことができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体
を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラ
ン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒
素等がある。また、上記の堆積性気体に対する酸化性気体を２０倍より大きく１００倍未
満、好ましくは４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、好ましく
は５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、絶縁膜１１４が、窒素を含み、且つ
欠陥量の少ない絶縁膜となる。
本実施の形態においては、絶縁膜１１４として、基板１０２を保持する温度を２２０℃
とし、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスと
し、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６Ｍ
Ｈｚ、１００Ｗ（電力密度としては１．６×１０−２Ｗ／ｃｍ２）とするＰＥＣＶＤ法を
用いて、酸化窒化シリコン膜を形成する。
絶縁膜１１６としては、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を
１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理
室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに
好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ
／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５
Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリ
コン膜を形成する。
絶縁膜１１６の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電
力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し
、原料ガスの酸化が進むため、絶縁膜１１６中における酸素含有量が化学量論比よりも多
くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱
いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的
組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁
膜を形成することができる。
なお、絶縁膜１１６の形成工程において、絶縁膜１１４が金属酸化物膜１１０の保護膜
となる。また、金属酸化物膜１１０が酸化物半導体膜１０８の保護膜となる。これらの結
果、酸化物半導体膜１０８へのダメージを低減しつつ、パワー密度の高い高周波電力を用
いて絶縁膜１１６を形成することができる。
なお、絶縁膜１１６の成膜条件において、酸化性気体に対するシリコンを含む堆積性気
体の流量を増加することで、絶縁膜１１６の欠陥量を低減することが可能である。代表的
には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現
れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７
ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠
陥量の少ない酸化物絶縁膜を形成することができる。この結果トランジスタの信頼性を高
めることができる。
絶縁膜１１４、１１６を形成した後、加熱処理を行う。該加熱処理により、絶縁膜１１
４、１１６に含まれる酸素の一部を酸化物半導体膜１０８に移動させ、酸化物半導体膜１
０８に含まれる酸素欠損量をさらに低減することができる。加熱処理後に、絶縁膜１１８
を形成する。
絶縁膜１１４、１１６への加熱処理の温度は、代表的には、１５０℃以上４００℃以下
、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐ
ｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の
雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等
が含まれないことが好ましい該加熱処理には、電気炉、ＲＴＡ装置等を用いることができ
る。
本実施の形態では、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。
絶縁膜１１４、１１６に水、水素等が含まれる場合、水、水素等をブロッキングする機
能を有する絶縁膜１１８を形成後に加熱処理を行うと、絶縁膜１１４、１１６に含まれる
水、水素等が酸化物半導体膜１０８に移動し、酸化物半導体膜１０８に欠陥が生じてしま
う場合がある。よって、絶縁膜１１８の形成前に加熱処理を行うことで、絶縁膜１１４、
１１６に含まれる水、水素を効果的に低減させることができる。
なお、絶縁膜１１６を、加熱しながら絶縁膜１１４上に形成することで、酸化物半導体
膜１０８に酸素を移動させ、酸化物半導体膜１０８に含まれる酸素欠損を低減することが
可能であるため、この加熱処理を行わなくともよい場合がある。
絶縁膜１１８をＰＥＣＶＤ法で形成する場合、基板温度は３００℃以上４００℃以下に
、好ましくは３２０℃以上３７０℃以下にすることで、緻密な膜を形成できるため好まし
い。
例えば、絶縁膜１１８としてＰＥＣＶＤ法により窒化シリコン膜を形成する場合、シリ
コンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いことが好ましい。窒
素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性
種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結
合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シ
リコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することが
できる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒
素の分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な
窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対
する窒素の流量比を５以上５０以下、好ましくは１０以上５０以下とすることが好ましい
。
本実施の形態においては、絶縁膜１１８として、ＰＥＣＶＤ装置を用いて、シラン、窒
素、及びアンモニアの原料ガスから、厚さ５０ｎｍの窒化シリコン膜を形成する。流量は
、シランが５０ｓｃｃｍ、窒素が５０００ｓｃｃｍであり、アンモニアが１００ｓｃｃｍ
である。処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周
波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給する。ＰＥＣＶＤ装置は電
極面積が６０００ｃｍ２である平行平板型のＰＥＣＶＤ装置であり、供給した電力を単位
面積あたりの電力（電力密度）に換算すると１．７×１０−１Ｗ／ｃｍ２である。
また、絶縁膜１１８の形成後に、加熱処理を行ってもよい。該加熱処理の温度は、代表
的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは
３２０℃以上３７０℃以下とする。上記加熱処理を行う際には、絶縁膜１１４、１１６の
水素および水が低減されているため、上述したような酸化物半導体膜１０８の欠陥の発生
は抑えられている。
以上の工程により、図１に示すトランジスタ１５０を形成することができる。
＜半導体装置の作製方法２＞
次に、本発明の一態様の半導体装置であるトランジスタ１６０の作製方法について、図
９を用いて以下詳細に説明する。
まず、図８（Ｂ）に示す工程まで行う。その後、絶縁膜１０６ａ、１０６ｂ、１１４、
１１６、１１８及び金属酸化物膜１１０に開口部１４２ａ、１４２ｂを形成する。また、
絶縁膜１１４、１１６、１１８に開口部１４２ｃを形成する（図９（Ａ）参照）。
開口部１４２ａ、１４２ｂは、導電膜１０４に達する。また開口部１４２ｃは、導電膜
１１２ｂに達する。開口部１４２ａ、１４２ｂ、１４２ｃは、同一の工程で形成すること
ができる。例えば、ハーフトーンマスク（または、グレートーンマスク、位相差マスクな
ど）を用いて、所望の領域にパターンを形成し、ドライエッチング装置を用いて、開口部
１４２ａ、１４２ｂ、１４２ｃを形成することができる。なお、ハーフトーンマスクまた
はグレートーンマスクは、必要によって用いればよく、ハーフトーンマスクまたはグレー
トーンマスクを用いなくてもよい。また、開口部１４２ａ、１４２ｂと開口部１４２ｃの
形成工程を分けてもよい。この場合、開口部１４２ａ、１４２ｂの形状が２段階の形状と
なる場合がある。
次に、絶縁膜１１８上に開口部１４２ａ、１４２ｂ、１４２ｃを覆うように導電膜１２
０を形成する（図９（Ｂ）参照）。
導電膜１２０としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中
から選ばれた一種を含む材料を用いることができる。とくに、導電膜１２０としては、例
えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜
鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、
インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウ
ム錫酸化物などの透光性を有する導電性材料を用いることができる。また、導電膜１２０
としては、例えば、スパッタリング法を用いて形成することができる。
次に、導電膜１２０を所望の領域に加工し、導電膜１２０ａ、１２０ｂを形成する（図
９（Ｃ）参照）。
導電膜１２０ａ、１２０ｂの形成方法としては、例えば、ドライエッチング法、ウェッ
トエッチング法、またはドライエッチング法とウェットエッチング法を組み合わせて用い
ればよい。
以上の工程により、図２に示すトランジスタ１６０を形成することができる。
なお、図３に示すトランジスタ１６２、及び図４に示すトランジスタ１６４については
、図９（Ｃ）に示す導電膜１２０の除去する領域を、変更することで形成することができ
る。
＜半導体装置の作製方法３＞
次に、図５（Ｂ）に示すトランジスタの作製方法について、図１０を用いて以下詳細に
説明する。
まず、図７（Ｂ）に示す工程まで行う。その後、酸化物半導体膜１０８上に金属酸化物
膜１１０、絶縁膜１１４、１１６を形成する（図１０（Ａ）参照）。
次に、金属酸化物膜１１０、絶縁膜１１４、１１６に開口部１４１ａ、１４１ｂを形成
する（図１０（Ｂ）参照）。
なお、開口部１４１ａ、１４１ｂは、酸化物半導体膜１０８に達する。また、開口部１
４１ａ、１４１ｂの形成時において、オーバーエッチングにより酸化物半導体膜１０８の
一部がエッチングされ、凹部を有する酸化物半導体膜１０８となる場合がある。なお、開
口部１４１ａ、１４１ｂは、ウェットエッチング法、ドライエッチング法、またはウェッ
トエッチング法とドライエッチング法を組み合わせたエッチング法にて形成される。
次に、絶縁膜１１６上に開口部１４１ａ、１４１ｂを覆うように、ソース電極層及びド
レイン電極層として機能する導電膜１１２ａ、１１２ｂを形成する（図１０（Ｃ）参照）
。
導電膜１１２ａ、１１２ｂは、先に記載の導電膜１１２ａ、１１２ｂに用いる材料及び
形成方法と同様である。
次に、絶縁膜１１６及び導電膜１１２ａ、１１２ｂ上に絶縁膜１１８を形成する（図１
０（Ｄ）参照）。
絶縁膜１１４、１１６、１１８は、先に記載の絶縁膜１１４、１１６、１１８に用いる
材料及び形成方法と同様である。
以上の工程により、図５（Ｂ）に示すトランジスタを形成することができる。
上述したように、本実施の形態の半導体装置として用いるトランジスタは、ソース電極
層及びドレイン電極層として機能する導電膜として、銅、アルミニウム、金、又は銀等の
低抵抗材料を用いることで、配線遅延を抑制した半導体装置を作製することができる。さ
らに、ソース電極層及びドレイン電極層として機能する導電膜と接して、バリア膜として
機能する金属酸化物膜を設けることで、電気特性の低下を抑制し、良好な電気特性を有す
る半導体装置を提供することが可能となる。
また、本実施の形態に係る作製工程によって、酸化物半導体膜のチャネル領域及び側面
が金属酸化物膜により保護されているため、該酸化物半導体膜の酸素欠損の低減、及び／
または酸化物半導体膜の不純物の濃度が低減された信頼性の高いトランジスタを作製する
ことが可能である。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置として、実施の形態１に示す構成の変
形例について、図１１を用いて説明する。なお、実施の形態１に示す機能と同様の箇所に
ついては、同様の符号を用い、その詳細な説明は省略する。
＜半導体装置の構成例６＞
図１１（Ａ）は、実施の形態１の図１（Ｃ）に示す断面図の変形例である。
図１１（Ａ）に示す半導体装置は、図１（Ｃ）に示すトランジスタ１５０の酸化物半導
体膜１０８を、酸化物半導体膜１０８、及び金属酸化物膜１０９の積層とした構造である
。なお、金属酸化物膜１０９は、酸化物半導体膜１０８上に接して形成される。金属酸化
物膜１０９は、導電膜１１２ａ、１１２ｂの構成元素が酸化物半導体膜１０８に拡散する
ことを抑制するバリア膜としての機能を有する。
また、図１１（Ａ）に示す半導体装置は、酸化物半導体膜１０８のチャネル領域及び側
面、並びに金属酸化物膜１０９の上面及び側面を金属酸化物膜１１０で覆う構造である。
したがって、ソース電極層及びドレイン電極層として機能する導電膜１１２ａ、１１２ｂ
の構成元素、または絶縁膜１１４の構成元素が、酸化物半導体膜１０８に混入するのを抑
制することができる。したがって、トランジスタ１５０の電気特性の低下を抑制すること
ができる。
酸化物半導体膜１０８としては、実施の形態１に記載の材料、例えば、Ｉｎ−Ｍ−Ｚｎ
酸化物（ＭはＴｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す。）で構
成される材料を用いる。また、金属酸化物膜１０９としては、Ｉｎ−Ｍ−Ｚｎ酸化物、あ
るいはＩｎ−Ｍ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨ
ｆを表す。）で構成される材料を用いる。また、金属酸化物膜１１０としては、Ｉｎ−Ｍ
−Ｚｎ酸化物、あるいはＩｎ−Ｍ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎ
ｄ、ＳｎまたはＨｆを表す。）で構成される材料を用いる。
なお、金属酸化物膜１０９と金属酸化物膜１１０を同種の材料を用いて形成する場合、
金属酸化物膜１０９と金属酸化物膜１１０の界面が確認されない場合がある。
ここで、図１１（Ｂ）、（Ｃ）に、図１１（Ａ）に示す絶縁膜１０６ｂ、酸化物半導体
膜１０８、金属酸化物膜１０９、金属酸化物膜１１０、及び絶縁膜１１４を有する積層構
造の膜厚方向のバンド構造の一例を示す。なお、バンド構造は、理解を容易にするため絶
縁膜１０６ｂ、酸化物半導体膜１０８、金属酸化物膜１０９、１１０、及び絶縁膜１１４
の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
また、図１１（Ｂ）は、絶縁膜１０６ｂ、１１４として酸化シリコン膜を用い、酸化物
半導体膜１０８として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物
ターゲットを用いて形成される酸化物半導体膜を用い、金属酸化物膜１０９として金属元
素の原子数比をＩｎ：Ｇａ＝７：９３の金属酸化物ターゲットを用いて形成される金属酸
化物膜を用い、金属酸化物膜１１０として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：
３：２の金属酸化物ターゲットを用いて形成される金属酸化物膜を用いる構成のバンド図
である。
また、図１１（Ｃ）は、絶縁膜１０６ｂ、１１４として酸化シリコン膜を用い、酸化物
半導体膜１０８として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物
ターゲットを用いて形成される酸化物半導体膜を用い、金属酸化物膜１０９として金属元
素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成され
る金属酸化物膜を用い、金属酸化物膜１１０として金属元素の原子数比をＩｎ：Ｇａ＝７
：９３の金属酸化物ターゲットを用いて形成される金属酸化物膜を用いる構成のバンド図
である。
図１１（Ｂ）、（Ｃ）に示すように、酸化物半導体膜１０８、及び金属酸化物膜１０９
、１１０において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連
続的に変化または連続接合するともいうことができる。このようなバンド構造を有するた
めには、酸化物半導体膜１０８と金属酸化物膜１０９との界面において、酸化物半導体に
とってトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しない
とする。また、金属酸化物膜１０９と金属酸化物膜１１０との界面において、酸化物半導
体にとって、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在
しないとする。
酸化物半導体膜１０８、及び金属酸化物膜１０９、１１０に連続接合を形成するために
は、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を
用いて各膜を大気に触れさせることなく連続して積層することが必要となる。
図１１（Ｂ）、（Ｃ）に示す構成とすることで酸化物半導体膜１０８がウェル（井戸）
となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１
０８に形成されることがわかる。
なお、金属酸化物膜１０９、１１０を設けることにより、酸化物半導体膜１０８に形成
されうるトラップ準位を遠ざけることができる。
また、図１１（Ａ）に示すトランジスタ１５０に電圧を印加すると、各構成の伝導帯下
端のエネルギー準位（Ｅｃ）は変化する。この変化により、トラップ準位がチャネル領域
として機能する酸化物半導体膜１０８の伝導帯下端のエネルギー準位（Ｅｃ）より真空準
位に遠くなることがあり、トラップ準位に電子が蓄積しやすくなってしまう。トラップ準
位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧
はプラス方向にシフトしてしまう。したがって、図１１（Ａ）に示すトランジスタ１５０
に電圧を印加した状態でもトラップ準位が酸化物半導体膜１０８の伝導帯下端のエネルギ
ー準位（Ｅｃ）より真空準位に近くなるような構成すると好ましい。このようにすること
で、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させること
が可能であると共に、電界効果移動度を高めることができる。
また、図１１（Ｂ）、（Ｃ）において、金属酸化物膜１０９、１１０は、酸化物半導体
膜１０８よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導
体膜１０８の伝導帯下端のエネルギー準位と、金属酸化物膜１０９、１１０の伝導帯下端
のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下
、または１ｅＶ以下である。すなわち、金属酸化物膜１０９、１１０の電子親和力と、酸
化物半導体膜１０８の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、
かつ２ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、図１１（Ａ）に示すトランジスタ１５０に電圧を印加
した際に酸化物半導体膜１０８が電流の主な経路となり、チャネル領域として機能する。
また、金属酸化物膜１０９、１１０は、チャネル領域が形成される酸化物半導体膜１０８
を構成する金属元素の一種以上から構成される金属酸化物膜であるため、酸化物半導体膜
１０８と金属酸化物膜１０９との界面において、界面散乱が起こりにくい。従って、該界
面においてはキャリアの動きが阻害されないため、トランジスタ１５０の電界効果移動度
が高くなる。
また、図１１（Ａ）、（Ｂ）、（Ｃ）において、金属酸化物膜１０９、１１０は、チャ
ネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるも
のとする。または、金属酸化物膜１０９、１１０には、電子親和力（真空準位と伝導帯下
端のエネルギー準位との差）が酸化物半導体膜１０８よりも小さく、伝導帯下端のエネル
ギー準位が酸化物半導体膜１０８の伝導帯下端エネルギー準位と差分（バンドオフセット
）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電
圧の差が生じることを抑制するためには、金属酸化物膜１０９、１１０の伝導帯下端のエ
ネルギー準位が、酸化物半導体膜１０８の伝導帯下端のエネルギー準位よりも０．２ｅＶ
より真空準位に近い材料、好ましくは０．５ｅＶ以上真空準位に近い材料を適用すること
が好ましい。
また、金属酸化物膜１０９、１１０は、膜中にスピネル型の結晶構造が含まれないこと
が好ましい。金属酸化物膜１０９、１１０の膜中にスピネル型の結晶構造を含む場合、該
スピネル型の結晶構造に起因して導電膜１１２ａ、１１２ｂの構成元素が酸化物半導体膜
１０８へ拡散してしまう場合がある。なお、金属酸化物膜１０９、１１０が後述するＣＡ
ＡＣ−ＯＳである場合、導電膜１１２ａ、１１２ｂの構成元素、例えば、銅元素のブロッ
キング性が高くなり好ましい。
金属酸化物膜１０９と、金属酸化物膜１１０とを合わせた膜厚は、導電膜１１２ａ、１
１２ｂの構成元素が酸化物半導体膜１０８に拡散することを抑制することのできる膜厚以
上であって、絶縁膜１１４、１１６から酸化物半導体膜１０８への酸素の供給を抑制する
膜厚未満とする。例えば、金属酸化物膜１０９と、金属酸化物膜１１０とを合わせた膜厚
が１０ｎｍ以上であると、導電膜１１２ａ、１１２ｂの構成元素が酸化物半導体膜１０８
へ拡散するのを抑制することができる。また、金属酸化物膜１０９と、金属酸化物膜１１
０とを合わせた膜厚を１００ｎｍ以下とすると、絶縁膜１１４、１１６から酸化物半導体
膜１０８へ効果的に酸素を供給することができる。
金属酸化物膜１０９、１１０がＩｎ−Ｍ−Ｚｎ酸化物であるとき、元素ＭとしてＴｉ、
Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆをＩｎより高い原子数比で有するこ
とで、金属酸化物膜１０９、１１０のエネルギーギャップを大きく、電子親和力を小さく
しうる。よって、酸化物半導体膜１０８との電子親和力の差を元素Ｍの組成によって制御
することが可能となる場合がある。また、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、Ｓ
ｎまたはＨｆは、酸素との結合力が強い金属元素であるため、これらの元素をＩｎより高
い原子数比で有することで、酸素欠損が生じにくくなる。
また、金属酸化物膜１０９、１１０がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯ
を除いてのＩｎおよびＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、
Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが
７５ａｔｏｍｉｃ％以上とする。
また、酸化物半導体膜１０８及び金属酸化物膜１０９、１１０が、Ｉｎ−Ｍ−Ｚｎ酸化
物（ＭはＴｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す。）の場合、
酸化物半導体膜１０８と比較して、金属酸化物膜１０９、１１０に含まれるＭ（Ｔｉ、Ｇ
ａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す。）の原子数比が大きく、代表
的には、酸化物半導体膜１０８に含まれる上記原子と比較して、１．５倍以上、好ましく
は２倍以上、さらに好ましくは３倍以上高い原子数比である。
また、酸化物半導体膜１０８及び金属酸化物膜１０９、１１０が、Ｉｎ−Ｍ−Ｚｎ酸化
物（ＭはＴｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す。）の場合、
酸化物半導体膜１０８をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、金属酸化物膜
１０９及び金属酸化物膜１１０のいずれか一方または双方をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２
：ｚ２［原子数比］とすると、ｙ２／ｘ２がｙ１／ｘ１よりも大きく、好ましくは、ｙ２
／ｘ２がｙ１／ｘ１よりも１．５倍以上である。より好ましくは、ｙ２／ｘ２がｙ１／ｘ
１よりも２倍以上大きく、さらに好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも３倍以上ま
たは４倍以上大きい。このとき、酸化物半導体膜１０８において、ｙ１がｘ１以上である
と、酸化物半導体膜１０８を用いるトランジスタに安定した電気特性を付与できるため好
ましい。ただし、ｙ１がｘ１の３倍以上になると、酸化物半導体膜１０８を用いるトラン
ジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい
。
酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す。）の場合、酸化物半導体膜１０８を成膜するために
用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１と
すると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１
は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１
を１以上６以下とすることで、酸化物半導体膜１０８として後述のＣＡＡＣ−ＯＳ膜が形
成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ
＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：
Ｍ：Ｚｎ＝４：２：４．１等がある。
また、金属酸化物膜１０９、１１０がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、
Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す。）の場合、金属酸化物膜１０９及び金
属酸化物膜１１０のいずれか一方または双方を成膜するために用いるターゲットにおいて
、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１
／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが
好ましい。また、インジウムに対するＭの原子数比率を大きくすることで、金属酸化物膜
１０９、１１０のエネルギーギャップを大きく、電子親和力を小さくすることが可能であ
るため、ｙ２／ｘ２を３以上、または４以上とすることが好ましい。ターゲットの金属元
素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３
：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：５、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１
：４：２、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５等がある。
また、金属酸化物膜１０９、１１０がＩｎ−Ｍ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、
Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す。）の場合、Ｍとして２価の金属原子（例えば
、亜鉛など）を含まない構成とすることで、スピネル型の結晶構造を含有しない金属酸化
物膜１０９、１１０を形成することができる。また、金属酸化物膜１０９、１１０として
は、例えば、Ｉｎ−Ｇａ酸化物膜を用いることができる。該Ｉｎ−Ｇａ酸化物としては、
例えば、Ｉｎ−Ｇａ金属酸化物ターゲット（Ｉｎ：Ｇａ＝７：９３）を用いて、スパッタ
リング法により形成することができる。また、金属酸化物膜１０９及び金属酸化物膜１１
０のいずれか一方または双方を、ＤＣ放電を用いたスパッタリング法で成膜するためには
、Ｉｎ：Ｍ＝ｘ：ｙ［原子数比］としたときに、ｙ／（ｘ＋ｙ）を０．９６以下、好まし
くは０．９５以下、例えば０．９３とするとよい。
なお、酸化物半導体膜１０８、及び金属酸化物膜１０９、１１０の原子数比はそれぞれ
、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置に含まれる酸化物半導体膜の構成につ
いて詳述する。
以下に酸化物半導体膜の有しうる構造について説明する。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表
す。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けら
れる。
非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃ
ｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導
体、微結晶酸化物半導体、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−
ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。なお、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−
Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこ
ともできる。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒ
ｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高
分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一
方、高分解能ＴＥＭ像ではペレット同士の境界、すなわち結晶粒界（グレインバウンダリ
ーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒
界に起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図１２（Ａ）に
、試料面と略平行な方向から観察した、ＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す
。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉ
ｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像
を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば
、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行
うことができる。
図１２（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図１２（Ｂ）に示す
。図１２（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認でき
る。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）
または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図１２（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図１２（Ｃ
）は、特徴的な原子配列を、補助線で示したものである。図１２（Ｂ）および図１２（Ｃ
）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレット
との傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、
ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像から、基板５１２０上のＣＡＡＣ−ＯＳのペレット
５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造とな
る（図１２（Ｄ）参照。）。図１２（Ｃ）で観察されたペレットとペレットとの間で傾き
が生じている箇所は、図１２（Ｄ）に示す領域５１６１に相当する。
また、図１３（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣ
ｓ補正高分解能ＴＥＭ像を示す。図１３（Ａ）の領域（１）、領域（２）および領域（３
）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図１３（Ｂ）、図１３（Ｃ）および
図１３（Ｄ）に示す。図１３（Ｂ）、図１３（Ｃ）および図１３（Ｄ）より、ペレットは
、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しか
しながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣ
ＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−Ｏ
Ｓに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図１４（Ａ）に示すよ
うに回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａ
ＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向
性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１
°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°
近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれること
を示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造
解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａ
ｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉ
ｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５
６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析
（φスキャン）を行っても、図１４（Ｂ）に示すように明瞭なピークは現れない。これに
対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφ
スキャンした場合、図１４（Ｃ）に示すように（１１０）面と等価な結晶面に帰属される
ピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは
、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａ
ＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍ
の電子線を入射させると、図２６（Ａ）に示すような回折パターン（制限視野透過電子回
折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４
の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても
、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に
略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプロー
ブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２６（Ｂ）に示す。図２
６（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても
、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる
。なお、図２６（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面お
よび（１００）面などに起因すると考えられる。また、図２６（Ｂ）における第２リング
は（１１０）面などに起因すると考えられる。
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠
陥としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、ＣＡ
ＡＣ−ＯＳは、不純物濃度の低い酸化物半導体ということもできる。また、ＣＡＡＣ−Ｏ
Ｓは、酸素欠損の少ない酸化物半導体ということもできる。
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源と
なる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、
水素を捕獲することによってキャリア発生源となる場合がある。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
また、欠陥準位密度の低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低く
することができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な
酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち
、高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡ
ＡＣ−ＯＳを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリ
ーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な
酸化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲さ
れた電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うこと
がある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトラン
ジスタは、電気特性が不安定となる場合がある。一方、ＣＡＡＣ−ＯＳを用いたトランジ
スタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
また、ＣＡＡＣ−ＯＳは欠陥準位密度が低いため、光の照射によって欠陥準位に捕獲さ
れるキャリアは少なくなる。したがって、ＣＡＡＣ−ＯＳを用いたトランジスタは、可視
光や紫外光の照射による電気特性の変動が小さい。
＜微結晶酸化物半導体＞
次に、微結晶酸化物半導体について説明する。
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に
含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさ
であることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結
晶であるナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎ
ｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。また、ｎｃ−ＯＳは、例えば、
高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、
ＣＡＡＣ−ＯＳにおけるペレットと同じ起源を有する可能性がある。そのため、以下では
ｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペ
レット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場
合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装
置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示
すピークが検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（
例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行う
と、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレ
ットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回
折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行う
と、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リ
ング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ
−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有
する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌ
ｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−Ｏ
Ｓは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、Ｃ
ＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜非晶質酸化物半導体＞
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐ
ｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導
体に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測
される。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を
有さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒ
ｕｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離ま
で秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。した
がって、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非
晶質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化
物半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから
、例えば、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを、非晶質酸化物半導体または完全な非晶質
酸化物半導体と呼ぶことはできない。
＜非晶質ライク酸化物半導体＞
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の物性を示す構造を有
する場合がある。そのような構造を有する酸化物半導体を、とくに非晶質ライク酸化物半
導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ）と呼ぶ。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察され
る場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋ
ｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すた
め、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する）、ｎｃ−ＯＳ（
試料Ｂと表記する）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する）を準備する。いずれの試
料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試
料は、いずれも結晶部を有することがわかる。
なお、結晶部の判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の
単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸
方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔
は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からそ
の値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０
．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、
格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図２７は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例であ
る。ただし、上述した格子縞の長さを結晶部の大きさとしている。図２７より、ａ−ｌｉ
ｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体
的には、図２７中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程
度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎ
ｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−Ｏ
ＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−
／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、
図２７中の（２）及び（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳ及び
ＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度及び２．１ｎｍ程度である
ことがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合が
ある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとん
ど見られないことがわかる。すなわち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡ
Ｃ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比
べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結
晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡ
Ｃ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結
晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ
３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異な
る単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積も
ることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わ
せる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少な
い種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、微結晶酸化
物半導体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜成膜モデル＞
以下では、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルの一例について説明する。
図２８（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成
膜室内の模式図である。
ターゲット５１３０は、バッキングプレートに接着されている。バッキングプレートを
介してターゲット５１３０と向かい合う位置には、複数のマグネットが配置される。該複
数のマグネットによって磁場が生じている。マグネットの磁場を利用して成膜速度を高め
るスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
基板５１２０は、ターゲット５１３０と向かい合うように配置しており、その距離ｄ（
ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ま
しくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、
酸素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０
１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここ
で、ターゲット５１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが
確認される。なお、ターゲット５１３０の近傍には磁場によって、高密度プラズマ領域が
形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５１０１
が生じる。イオン５１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（
Ａｒ＋）などである。
ここで、ターゲット５１３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの
結晶粒には劈開面が含まれる。図２９（Ａ）に、一例として、ターゲット５１３０に含ま
れるＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図２９（Ａ）は、ｃ軸を上向きとし、
ｂ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造である。
図２９（Ａ）より、近接する二つのＧａ−Ｚｎ−Ｏ層において、それぞれの層における
酸素原子同士が近距離に配置されていることがわかる。そして、酸素原子が負の電荷を有
することにより、近接する二つのＧａ−Ｚｎ−Ｏ層の間には斥力が生じる。その結果、Ｉ
ｎＧａＺｎＯ４の結晶は、近接する二つのＧａ−Ｚｎ−Ｏ層の間に劈開面を有する。
高密度プラズマ領域で生じたイオン５１０１は、電界によってターゲット５１３０側に
加速され、やがてターゲット５１３０と衝突する。このとき、劈開面から平板状またはペ
レット状のスパッタ粒子であるペレット５１００ａおよびペレット５１００ｂが剥離し、
叩き出される。なお、ペレット５１００ａおよびペレット５１００ｂは、イオン５１０１
の衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット５１００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット
状のスパッタ粒子である。また、ペレット５１００ｂは、六角形、例えば正六角形の平面
を有する平板状またはペレット状のスパッタ粒子である。なお、ペレット５１００ａおよ
びペレット５１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット
５１００と呼ぶ。ペレット５１００の平面の形状は、三角形、六角形に限定されない、例
えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三
角形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
ペレット５１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが
、ペレット５１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みの
ないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。例えば、ペレ
ット５１００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎ
ｍ以下とする。また、例えば、ペレット５１００は、幅を１ｎｍ以上３ｎｍ以下、好まし
くは１．２ｎｍ以上２．５ｎｍ以下とする。ペレット５１００は、上述の図２７中の（１
）で説明した初期核に相当する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物を有するターゲット５
１３０にイオン５１０１を衝突させると、図２９（Ｂ）に示すように、Ｇａ−Ｚｎ−Ｏ層
、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層を有するペレット５１００が剥離する。図２
９（Ｃ）に、剥離したペレット５１００をｃ軸に平行な方向から観察した構造を示す。ペ
レット５１００は、二つのＧａ−Ｚｎ−Ｏ層（パン）と、Ｉｎ−Ｏ層（具）と、を有する
ナノサイズのサンドイッチ構造と呼ぶこともできる。
ペレット５１００は、プラズマを通過する際に、側面が負または正に帯電する場合があ
る。ペレット５１００は、例えば、側面に位置する酸素原子が負に帯電する可能性がある
。側面が同じ極性の電荷を有することにより、電荷同士の反発が起こり、平板状またはペ
レット状の形状を維持することが可能となる。なお、ＣＡＡＣ−ＯＳが、Ｉｎ−Ｇａ−Ｚ
ｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯電する可能性がある。
または、インジウム原子、ガリウム原子または亜鉛原子と結合した酸素原子が負に帯電す
る可能性がある。また、ペレット５１００は、プラズマを通過する際にインジウム原子、
ガリウム原子、亜鉛原子および酸素原子などと結合することで成長する場合がある。上述
の図２７中の（２）と（１）の大きさの違いが、プラズマ中での成長分に相当する。ここ
で、基板５１２０が室温程度である場合、基板５１２０上におけるペレット５１００の成
長が起こりにくいためｎｃ−ＯＳとなる（図２８（Ｂ）参照。）。室温程度で成膜できる
ことから、基板５１２０が大面積である場合でもｎｃ−ＯＳの成膜が可能である。なお、
ペレット５１００をプラズマ中で成長させるためには、スパッタリング法における成膜電
力を高くすることが有効である。成膜電力を高くすることで、ペレット５１００の構造を
安定にすることができる。
図２８（Ａ）および図２８（Ｂ）に示すように、例えば、ペレット５１００は、プラズ
マ中を凧のように飛翔し、ひらひらと基板５１２０上まで舞い上がっていく。ペレット５
１００は電荷を帯びているため、ほかのペレット５１００が既に堆積している領域が近づ
くと、斥力が生じる。ここで、基板５１２０の上面では、基板５１２０の上面に平行な向
きの磁場（水平磁場ともいう。）が生じている。また、基板５１２０およびターゲット５
１３０間には、電位差が与えられるため、基板５１２０からターゲット５１３０に向かう
方向に電流が流れる。したがって、ペレット５１００は、基板５１２０の上面において、
磁場および電流の作用によって、力（ローレンツ力）を受ける。このことは、フレミング
の左手の法則によって理解できる。
ペレット５１００は、原子一つと比べると質量が大きい。そのため、基板５１２０の上
面を移動するためには何らかの力を外部から印加することが重要となる。その力の一つが
磁場および電流の作用で生じる力である可能性がある。なお、ペレット５１００に、基板
５１２０の上面を移動するために十分な力を与えるには、基板５１２０の上面において、
基板５１２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好
ましくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基
板５１２０の上面において、基板５１２０の上面に平行な向きの磁場が、基板５１２０の
上面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以
上、より好ましくは５倍以上となる領域を設けるとよい。
このとき、マグネットと基板５１２０とが相対的に移動すること、または回転すること
によって、基板５１２０の上面における水平磁場の向きは変化し続ける。したがって、基
板５１２０の上面において、ペレット５１００は、様々な方向から力を受け、様々な方向
へ移動することができる。
また、図２８（Ａ）に示すように基板５１２０が加熱されている場合、ペレット５１０
０と基板５１２０との間で摩擦などによる抵抗が小さい状態となっている。その結果、ペ
レット５１００は、基板５１２０の上面を滑空するように移動する。ペレット５１００の
移動は、平板面を基板５１２０に向けた状態で起こる。その後、既に堆積しているほかの
ペレット５１００の側面まで到達すると、側面同士が結合する。このとき、ペレット５１
００の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ中の
酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳとなる。なお、基
板５１２０の上面の温度は、例えば、１００℃以上５００℃未満、１５０℃以上４５０℃
未満、または１７０℃以上４００℃未満とすればよい。したがって、基板５１２０が大面
積である場合でもＣＡＡＣ−ＯＳの成膜は可能である。
また、ペレット５１００は、基板５１２０上で加熱されることにより、原子が再配列し
、イオン５１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット５
１００は、ほとんど単結晶となる。ペレット５１００がほとんど単結晶となることにより
、ペレット５１００同士が結合した後に加熱されたとしても、ペレット５１００自体の伸
縮はほとんど起こり得ない。したがって、ペレット５１００間の隙間が広がることで結晶
粒界などの欠陥を形成し、クレバス化することがない。
また、ＣＡＡＣ−ＯＳは、単結晶酸化物半導体が一枚板のようになっているのではなく
、ペレット５１００（ナノ結晶）の集合体がレンガまたはブロックが積み重なったような
配列をしている。また、ペレット５１００同士の間には結晶粒界を有さない。そのため、
成膜時の加熱、成膜後の加熱または曲げなどで、ＣＡＡＣ−ＯＳに縮みなどの変形が生じ
た場合でも、局部応力を緩和する、または歪みを逃がすことが可能である。したがって、
可とう性を有する半導体装置に用いることに適した構造である。なお、ｎｃ−ＯＳは、ペ
レット５１００（ナノ結晶）が無秩序に積み重なったような配列となる。
ターゲット５１３０をイオン５１０１でスパッタした際に、ペレット５１００だけでな
く、酸化亜鉛などが剥離する場合がある。酸化亜鉛はペレット５１００よりも軽量である
ため、先に基板５１２０の上面に到達する。そして、０．１ｎｍ以上１０ｎｍ以下、０．
２ｎｍ以上５ｎｍ以下、または０．５ｎｍ以上２ｎｍ以下の酸化亜鉛層５１０２を形成す
る。図３０に断面模式図を示す。
図３０（Ａ）に示すように、酸化亜鉛層５１０２上にはペレット５１０５ａと、ペレッ
ト５１０５ｂと、が堆積する。ここで、ペレット５１０５ａとペレット５１０５ｂとは、
互いに側面が接するように配置している。また、ペレット５１０５ｃは、ペレット５１０
５ｂ上に堆積した後、ペレット５１０５ｂ上を滑るように移動する。また、ペレット５１
０５ａの別の側面において、酸化亜鉛とともにターゲットから剥離した複数の粒子５１０
３が、基板５１２０からの加熱により結晶化し、領域５１０５ａ１を形成する。なお、複
数の粒子５１０３は、酸素、亜鉛、インジウムおよびガリウムなどを含む可能性がある。
そして、図３０（Ｂ）に示すように、領域５１０５ａ１は、ペレット５１０５ａと一体
化し、ペレット５１０５ａ２となる。また、ペレット５１０５ｃは、その側面がペレット
５１０５ｂの別の側面と接するように配置する。
次に、図３０（Ｃ）に示すように、さらにペレット５１０５ｄがペレット５１０５ａ２
上およびペレット５１０５ｂ上に堆積した後、ペレット５１０５ａ２上およびペレット５
１０５ｂ上を滑るように移動する。また、ペレット５１０５ｃの別の側面に向けて、さら
にペレット５１０５ｅが酸化亜鉛層５１０２上を滑るように移動する。
そして、図３０（Ｄ）に示すように、ペレット５１０５ｄは、その側面がペレット５１
０５ａ２の側面と接するように配置する。また、ペレット５１０５ｅは、その側面がペレ
ット５１０５ｃの別の側面と接するように配置する。また、ペレット５１０５ｄの別の側
面において、酸化亜鉛とともにターゲット５１３０から剥離した複数の粒子５１０３が基
板５１２０の加熱により結晶化し、領域５１０５ｄ１を形成する。
以上のように、堆積したペレット同士が接するように配置し、ペレットの側面において
成長が起こることで、基板５１２０上にＣＡＡＣ−ＯＳが形成される。したがって、ＣＡ
ＡＣ−ＯＳは、ｎｃ−ＯＳよりも一つ一つのペレットが大きくなる。上述の図２７中の（
３）と（２）の大きさの違いが、堆積後の成長分に相当する。
また、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成さ
れる場合がある。一つの大きなペレットは、単結晶構造を有する。例えば、ペレットの大
きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、また
は２０ｎｍ以上５０ｎｍ以下となる場合がある。このとき、微細なトランジスタに用いる
酸化物半導体において、チャネル形成領域が、一つの大きなペレットに収まる場合がある
。すなわち、単結晶構造を有する領域をチャネル形成領域として用いることができる。ま
た、ペレットが大きくなることで、単結晶構造を有する領域をトランジスタのチャネル形
成領域、ソース領域およびドレイン領域として用いることができる場合がある。
このように、トランジスタのチャネル形成領域などが、単結晶構造を有する領域に形成
されることによって、トランジスタの周波数特性を高くすることができる場合がある。
以上のようなモデルにより、ペレット５１００が基板５１２０上に堆積していくと考え
られる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能で
あることから、エピタキシャル成長とは異なる成長機構であることがわかる。また、ＣＡ
ＡＣ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成
膜が可能である。例えば、基板５１２０の上面（被形成面）の構造が非晶質構造（例えば
非晶質酸化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
また、ＣＡＡＣ−ＯＳは、被形成面である基板５１２０の上面に凹凸がある場合でも、
その形状に沿ってペレット５１００が配列することがわかる。例えば、基板５１２０の上
面が原子レベルで平坦な場合、ペレット５１００はａｂ面と平行な平面である平板面を下
に向けて並置する。ペレット５１００の厚さが均一である場合、厚さが均一で平坦、かつ
高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なる
ことで、ＣＡＡＣ−ＯＳを得ることができる。
一方、基板５１２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット５１
００が凹凸に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板５
１２０が凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット５１００間に隙間が生じやすい
場合がある。ただし、この場合でも、ペレット５１００間で分子間力が働き、凹凸があっ
てもペレット間の隙間はなるべく小さくなるように配列する。したがって、凹凸があって
も高い結晶性を有するＣＡＡＣ−ＯＳとすることができる。
このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのな
いペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場
合、基板５１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合
がある。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶
性を有するＣＡＡＣ−ＯＳを得ることができる。
以上のいずれかの構造を有する酸化物半導体膜を用いて本発明の一態様に係る半導体装
置を構成することができる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を用いることができる表示装置につい
て、図１５を用いて説明を行う。
図１５（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部３０２と
いう）と、画素部３０２の外側に配置され、画素を駆動するための回路を有する回路部（
以下、駆動回路部３０４という）と、素子の保護機能を有する回路（以下、保護回路３０
６という）と、端子部３０７と、を有する。なお、保護回路３０６は、設けない構成とし
てもよい。
駆動回路部３０４の一部、または全部は、画素部３０２と同一基板上に形成されている
ことが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部３０４
の一部、または全部が、画素部３０２と同一基板上に形成されていない場合には、駆動回
路部３０４の一部、または全部は、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）やＴＡＢ（Ｔ
ａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、実装することができる。
画素部３０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置され
た複数の表示素子を駆動するための回路（以下、画素回路３０１という）を有し、駆動回
路部３０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ
３０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するため
の回路（以下、ソースドライバ３０４ｂ）などの駆動回路を有する。
ゲートドライバ３０４ａは、シフトレジスタ等を有する。ゲートドライバ３０４ａは、
端子部３０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力す
る。例えば、ゲートドライバ３０４ａは、スタートパルス信号、クロック信号等が入力さ
れ、パルス信号を出力する。ゲートドライバ３０４ａは、走査信号が与えられる配線（以
下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲート
ドライバ３０４ａを複数設け、複数のゲートドライバ３０４ａにより、走査線ＧＬ＿１乃
至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ３０４ａは、初期化信号
を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ３０
４ａは、別の信号を供給することも可能である。
ソースドライバ３０４ｂは、シフトレジスタ等を有する。ソースドライバ３０４ｂは、
端子部３０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元とな
る信号（画像信号）が入力される。ソースドライバ３０４ｂは、画像信号を元に画素回路
３０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ３０４ｂは
、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信
号の出力を制御する機能を有する。また、ソースドライバ３０４ｂは、データ信号が与え
られる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有す
る。または、ソースドライバ３０４ｂは、初期化信号を供給することができる機能を有す
る。ただし、これに限定されず、ソースドライバ３０４ｂは、別の信号を供給することも
可能である。
ソースドライバ３０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。
ソースドライバ３０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、
画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを
用いてソースドライバ３０４ｂを構成してもよい。
複数の画素回路３０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを
介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介し
てデータ信号が入力される。また、複数の画素回路３０１のそれぞれは、ゲートドライバ
３０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列
目の画素回路３０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ
３０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（
ｎはＹ以下の自然数）を介してソースドライバ３０４ｂからデータ信号が入力される。
図１５（Ａ）に示す保護回路３０６は、例えば、ゲートドライバ３０４ａと画素回路３
０１の間の配線である走査線ＧＬに接続される。または、保護回路３０６は、ソースドラ
イバ３０４ｂと画素回路３０１の間の配線であるデータ線ＤＬに接続される。または、保
護回路３０６は、ゲートドライバ３０４ａと端子部３０７との間の配線に接続することが
できる。または、保護回路３０６は、ソースドライバ３０４ｂと端子部３０７との間の配
線に接続することができる。なお、端子部３０７は、外部の回路から表示装置に電源及び
制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路３０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該
配線と別の配線とを導通状態にする回路である。
図１５（Ａ）に示すように、画素部３０２と駆動回路部３０４にそれぞれ保護回路３０
６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：
静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。
ただし、保護回路３０６の構成はこれに限定されず、例えば、ゲートドライバ３０４ａに
保護回路３０６を接続した構成、またはソースドライバ３０４ｂに保護回路３０６を接続
した構成とすることもできる。あるいは、端子部３０７に保護回路３０６を接続した構成
とすることもできる。
また、図１５（Ａ）においては、ゲートドライバ３０４ａとソースドライバ３０４ｂに
よって駆動回路部３０４を形成している例を示しているが、この構成に限定されない。例
えば、ゲートドライバ３０４ａのみを形成し、別途用意されたソースドライバ回路が形成
された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実
装する構成としても良い。
また、図１５（Ａ）に示す複数の画素回路３０１は、例えば、図１５（Ｂ）に示す構成
とすることができる。
図１５（Ｂ）に示す画素回路３０１は、液晶素子３７０と、トランジスタ３５０と、容
量素子３６０と、を有する。
また、本発明の一態様の半導体装置は、例えば、トランジスタ３５０に適用することが
できる。トランジスタ３５０として、先の実施の形態に示すトランジスタ１５０、１６０
、１６２、１６４等を適用することができる。
液晶素子３７０の一対の電極の一方の電位は、画素回路３０１の仕様に応じて適宜設定
される。液晶素子３７０は、書き込まれるデータにより配向状態が設定される。なお、複
数の画素回路３０１のそれぞれが有する液晶素子３７０の一対の電極の一方に共通の電位
（コモン電位）を与えてもよい。また、各行の画素回路３０１の液晶素子３７０の一対の
電極の一方に異なる電位を与えてもよい。
例えば、液晶素子３７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモ
ード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍ
ｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ
（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃ
ａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐ
ｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ
（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホ
ストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様
々なものを用いることができる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物
により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と
短く、光学的等方性である。また、ブルー相を示す液晶は、配向処理が不要であり、視野
角依存性が小さい。
ｍ行ｎ列目の画素回路３０１において、トランジスタ３５０のソース電極またはドレイ
ン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子３７０の一対の
電極の他方に電気的に接続される。また、トランジスタ３５０のゲート電極は、走査線Ｇ
Ｌ＿ｍに電気的に接続される。トランジスタ３５０は、オン状態またはオフ状態になるこ
とにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子３６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ
）に電気的に接続され、他方は、液晶素子３７０の一対の電極の他方に電気的に接続され
る。なお、電位供給線ＶＬの電位の値は、画素回路３０１の仕様に応じて適宜設定される
。容量素子３６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図１５（Ｂ）の画素回路３０１を有する表示装置では、例えば、図１５（Ａ）
に示すゲートドライバ３０４ａにより各行の画素回路３０１を順次選択し、トランジスタ
３５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路３０１は、トランジスタ３５０がオフ状態になることで
保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図１５（Ａ）に示す複数の画素回路３０１は、例えば、図１５（Ｃ）に示す構成
とすることができる。
また、図１５（Ｃ）に示す画素回路３０１は、トランジスタ３５２、３５４と、容量素
子３６２と、発光素子３７２と、を有する。ここでは、トランジスタ３５２及びトランジ
スタ３５４いずれか一方または双方に先の実施の形態に示すトランジスタ１５０、１６０
、１６２、１６４等を適用することができる。
トランジスタ３５２のソース電極及びドレイン電極の一方は、データ信号が与えられる
配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ３５
２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気
的に接続される。
トランジスタ３５２は、オン状態またはオフ状態になることにより、データ信号のデー
タの書き込みを制御する機能を有する。
容量素子３６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ
＿ａという）に電気的に接続され、他方は、トランジスタ３５２のソース電極及びドレイ
ン電極の他方に電気的に接続される。
容量素子３６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ３５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電
気的に接続される。さらに、トランジスタ３５４のゲート電極は、トランジスタ３５２の
ソース電極及びドレイン電極の他方に電気的に接続される。
発光素子３７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続
され、他方は、トランジスタ３５４のソース電極及びドレイン電極の他方に電気的に接続
される。
発光素子３７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子３７２としては、これに限定されず
、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与
えられ、他方には、低電源電位ＶＳＳが与えられる。
図１５（Ｃ）の画素回路３０１を有する表示装置では、例えば、図１５（Ａ）に示すゲ
ートドライバ３０４ａにより各行の画素回路３０１を順次選択し、トランジスタ３５２を
オン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路３０１は、トランジスタ３５２がオフ状態になることで
保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ３５４の
ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子３７２は、流れる電
流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を用いることができる表示モジュール
及び電子機器について、図１６及び図１７を用いて説明を行う。
図１６に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２と
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続され
た表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基
板８０１０、バッテリー８０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル
８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８
００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライトユニット８００７は、光源８００８を有する。光源８００８は、バックラ
イトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１
１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
図１７（Ａ）乃至図１７（Ｈ）は、電子機器を示す図である。これらの電子機器は、筐
体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５０
０５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（
力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質
、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、にお
い又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することが
できる。
図１７（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９
、赤外線ポート５０１０、等を有することができる。図１７（Ｂ）は記録媒体を備えた携
帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表
示部５００２、記録媒体読込部５０１１、等を有することができる。図１７（Ｃ）はゴー
グル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２
、イヤホン５０１３、等を有することができる。図１７（Ｄ）は携帯型遊技機であり、上
述したものの他に、記録媒体読込部５０１１、等を有することができる。図１７（Ｅ）は
テレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シ
ャッターボタン５０１５、受像部５０１６、等を有することができる。図１７（Ｆ）は携
帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１
、等を有することができる。図１７（Ｇ）はテレビ受像器であり、上述したものの他に、
チューナ、画像処理部、等を有することができる。図１７（Ｈ）は持ち運び型テレビ受像
器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有すること
ができる。
図１７（Ａ）乃至図１７（Ｈ）に示す電子機器は、様々な機能を有することができる。
例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッ
チパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プ
ログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコ
ンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は
受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に
表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器におい
ては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報
を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な
画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器におい
ては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補
正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影し
た画像を表示部に表示する機能、等を有することができる。なお、図１７（Ａ）乃至図１
７（Ｈ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を
有することができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有す
ることを特徴とする。なお、本発明の一態様の半導体装置は、表示部を有さない電子機器
にも適用することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置を用いた発光装置について、図１８を
用いて説明する。
＜本発明の一態様の半導体装置を用いた発光装置の具体例＞
図１８（Ａ）に発光装置４００の上面図を示し、図１８（Ａ）における一点鎖線Ｖ１−
Ｖ２間の断面図の一例を図１８（Ｂ）に示す。なお、図１８（Ａ）の上面図において、図
面の煩雑さを避けるために、構成要素の一部を省略している。
図１８（Ａ）において、本発明の一態様の半導体装置を用いた発光装置は、可撓性を有
する基板４１６と、可撓性を有する基板４１６上の表示部４０４と、表示部４０４の外側
に配置される駆動回路部４０６と、駆動回路部４０６と電気的に接続されるＦＰＣ４０８
と、を有する。
また、図１８（Ｂ）において、本発明の一態様の半導体装置を用いた発光装置は、可撓
性を有する基板４１６と、接着層４１８と、素子層４１０と、封止層４３２と、素子層４
１１と、接着層４１２、可撓性を有する基板４１４と、を有する。また、素子層４１０は
、絶縁膜４２０と、複数のトランジスタ（例えば、トランジスタ４７０）と、導電層４２
２と、絶縁膜４２４、４２６、４２８と、複数の発光素子（例えば、発光素子４８０）と
、絶縁膜４３０と、を有する。また、素子層４１１は、絶縁膜４３４と、着色層４３６と
、遮光層４３８と、及び絶縁膜４４０と、を有する。なお、素子層４１０と素子層４１１
は、封止層４３２を介して対向して配置される。
また、複数のトランジスタ（例えば、トランジスタ４７０）には、先の実施の形態で説
明したトランジスタ１５０、１６０、１６２、１６４を適用することができる。なお、図
１８（Ｂ）において、トランジスタ４７０としては、図１（Ｂ）に示すトランジスタ１５
０を適用した構成を例示している。
また、導電層４２２は、接続体４４２を介してＦＰＣ４０８と電気的に接続する。導電
層４２２は、例えば、トランジスタ４７０のソース電極層及びドレイン電極層として機能
する導電膜と同一の工程で形成される。
発光素子４８０は、下部電極４４４、ＥＬ層４４６、及び上部電極４４８を有する。下
部電極４４４は、トランジスタ４７０のソース電極層またはドレイン電極層と電気的に接
続される。また、下部電極４４４の端部は、絶縁膜４３０で覆われている。なお、発光素
子４８０はトップエミッション構造である。また、上部電極４４８は透光性を有し、ＥＬ
層４４６が発する光を透過する。なお、本実施の形態においては、トップエミッション構
造について、例示するが、これに限定されない。例えば、下部電極４４４側に光を射出す
るボトムエミッション構造や、下部電極４４４及び上部電極４４８の双方に光を射出する
デュアルエミッション構造にも適用することができる。
また、発光素子４８０と重なる位置に、着色層４３６が設けられ、絶縁膜４３０と重な
る位置に遮光層４３８が設けられている。着色層４３６及び遮光層４３８は、絶縁膜４３
４で覆われている。発光素子４８０と絶縁膜４３４の間は封止層４３２で充填されている
。
図１８（Ａ）、（Ｂ）に示す本発明の一態様の半導体装置を用いた発光装置は、表示部
４０４及び駆動回路部４０６に、複数のトランジスタを有する。トランジスタ４７０は、
絶縁膜４２０上に設けられている。絶縁膜４２０と可撓性を有する基板４１６は接着層４
１８によって貼り合わされている。また、絶縁膜４４０と可撓性を有する基板４１４は接
着層４１２によって貼り合わされている。絶縁膜４２０や絶縁膜４４０に透水性の低い膜
を用いると、発光素子４８０やトランジスタ４７０に水等の不純物が入り込むことを抑制
でき、発光装置の信頼性が高くなるため好ましい。
また、図１８（Ｂ）に示すトランジスタ４７０は、先の実施の形態に示すトランジスタ
１５０に用いる材料及び形成方法を参酌することで形成できる。
接着層４１２、４１８には、例えば、二液混合型の樹脂などの常温で硬化する硬化樹脂
、光硬化性の樹脂、熱硬化性の樹脂などの樹脂を用いることができる。例えば、エポキシ
樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂等が挙げられる。特に、エポキシ
樹脂等の透湿性が低い材料が好ましい。
また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物（酸
化カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用い
ることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を
吸着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が発光素子に
侵入することを抑制でき、発光装置の信頼性が向上するため好ましい。
また、上記樹脂に屈折率の高いフィラー（酸化チタン等）を混合することにより、発光
素子からの光取り出し効率を向上させることができ、好ましい。
また、接着層４１２、４１８には、光を散乱させる散乱部材を有していてもよい。例え
ば、接着層４１２、４１８には、上記樹脂と上記樹脂と屈折率が異なる粒子との混合物を
用いることもできる。該粒子は光の散乱部材として機能する。樹脂と、該樹脂と屈折率の
異なる粒子は、屈折率の差が０．１以上あることが好ましく、０．３以上あることがより
好ましい。具体的には樹脂としては、エポキシ樹脂、アクリル樹脂、イミド樹脂、シリコ
ーン等を用いることができる。また粒子としては、酸化チタン、酸化バリウム、ゼオライ
ト等を用いることができる。酸化チタンおよび酸化バリウムの粒子は、光を散乱させる性
質が強く好ましい。またゼオライトを用いると、樹脂等の有する水を吸着することができ
、発光素子の信頼性を向上させることができる。
本実施の形態における具体例では、耐熱性の高い基板上で素子層４１０を作製したあと
に、該耐熱性の高い基板から素子層４１０を剥離し、接着層４１８を用いて可撓性を有す
る基板４１６上に素子層４１０を転置することで作製できる発光装置を示している。また
、本実施の形態における具体例では、耐熱性の高い基板上で素子層４１１を作製し、該耐
熱性の高い基板から素子層４１１を剥離し、接着層４１２を用いて可撓性を有する基板４
１４上に素子層４１１を転置することで作製できる発光装置を示している。
可撓性を有する基板４１４、４１６として、例えば、透水性が高く耐熱性が低い材料（
樹脂など）を用いる場合、作製工程を高温（例えば、３００℃）にすることが難しいため
、可撓性を有する基板４１４、４１６上にトランジスタや絶縁膜を作製する条件に制限が
生じてしまう。本実施の形態の作製方法では、耐熱性の高い基板上でトランジスタ等の作
製を行えるため、信頼性の高いトランジスタや十分に透水性の低い絶縁膜を形成すること
ができる。そして、それらを可撓性を有する基板４１４や可撓性を有する基板４１６へと
転置することで、信頼性の高い発光装置を作製できる。これにより、本発明の一態様では
、軽量もしくは薄型であり、且つ信頼性の高い発光装置を実現できる。
可撓性を有する基板４１４及び可撓性を有する基板４１６には、それぞれ、靱性が高い
材料を用いることが好ましい。これにより、耐衝撃性に優れ、破損しにくい発光装置を実
現できる。例えば、可撓性を有する基板４１４、４１６を有機樹脂基板とすることで、基
材にガラス基板を用いる場合に比べて、軽量であり、破損しにくい発光装置４００を実現
できる。別言すると、本発明の一態様の半導体装置を用いた発光装置４００は、所謂フレ
キシブル性を有する。
また、可撓性を有する基板４１６に、熱放射率が高い材料を用いると発光装置の表面温
度が高くなることを抑制でき、発光装置の破壊や信頼性の低下を抑制できる。例えば、可
撓性を有する基板４１６を金属基板と熱放射率の高い層（例えば、金属酸化物やセラミッ
ク材料を用いることができる）の積層構造としてもよい。
ここで、図１８に示す本発明の一態様の半導体装置を用いた発光装置の作製方法につい
て、図１９を用いて以下詳細に説明を行う。なお、図１９において、図面の煩雑さを避け
るために、図１８に示す素子層４１０、４１１等を簡略して図示している。
＜本発明の一態様の半導体装置を用いた発光装置の作製方法＞
まず、基板５０２上に剥離層５０４を形成し、剥離層５０４上に素子層４１０を形成す
る（図１９（Ａ）参照）。
基板５０２としては、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必
要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板
５０２として用いてもよい。
基板５０２にガラス基板を用いる場合、基板５０２と剥離層５０４との間に、酸化シリ
コン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の絶縁膜を形成す
ると、ガラス基板からの汚染を防止でき、好ましい。
剥離層５０４には、例えば、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリア
ミドイミド樹脂等の有機樹脂膜を用いることができる。中でもポリイミド樹脂を用いると
耐熱性が高いため好ましい。剥離層５０４として、例えば、ポリイミド樹脂を用いる場合
、該ポリイミド樹脂の膜厚は、３ｎｍ以上２０μｍ以下、好ましくは５ｎｍ以上１μｍ以
下、さらに好ましくは５ｎｍ以上２０ｎｍ以下である。剥離層５０４として、ポリイミド
樹脂を用いる場合、スピンコート法、ディップコート法、ドクターブレード法等により形
成することができる。例えば、剥離層５０４として、ポリイミド樹脂を用いる場合、該ポ
リイミド樹脂をドクターブレード法により、余分な樹脂を除去することで所望の厚さを得
ることができる。
素子層４１０としては、先の実施の形態に示すトランジスタ１５０の作製方法を参酌す
ることで、トランジスタ４７０を形成することが可能である。本実施の形態においては、
トランジスタ４７０以外の構成の作製方法について、以下詳細に説明を行う。なお、素子
層４１０としては、トランジスタ４７０を含む全ての構成の形成温度が室温以上３００℃
以下であると好ましい。例えば、素子層４１０に形成される無機材料で形成される絶縁膜
または導電膜は、形成温度が１５０℃以上３００℃以下、好ましくは２００℃以上２７０
℃以下で形成される。また、素子層４１０に形成される有機材料で形成される絶縁膜等は
、形成温度が室温以上１００℃以下で形成される。
素子層４１０が有する絶縁膜４２０としては、例えば、透湿性の低い無機絶縁材料で形
成すると好ましい。該無機絶縁材料としては、例えば、酸化シリコン膜、窒化シリコン膜
、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜などを用いることがで
きる。
また、素子層４１０が有する絶縁膜４２４は、先の実施の形態に示す、絶縁膜１１４に
記載の材料及び形成方法を参酌することで形成できる。また、絶縁膜４２６は、先の実施
の形態に示す、絶縁膜１１６に記載の材料及び形成方法を参酌することで形成できる。ま
た、絶縁膜４２８は、先の実施の形態に示す、絶縁膜１２２に記載の材料及び形成方法を
参酌することで形成できる。
また、素子層４１０が有する下部電極４４４、ＥＬ層４４６、上部電極４４８、及び絶
縁膜４３０は、以下の方法で形成することができる。
下部電極４４４としては、例えば、可視光において反射性の高い金属膜を用いると好ま
しい。該金属膜としては、例えば、アルミニウム、銀、またはこれらの合金等を用いるこ
とができる。また、下部電極４４４としては、例えば、スパッタリング法を用いて形成す
ることができる。
ＥＬ層４４６としては、下部電極４４４と上部電極４４８から注入される正孔と電子と
が再結合し発光できる発光材料を用いればよい。また、該発光材料の他に、正孔注入層、
正孔輸送層、電子輸送層、電子注入層などの機能層を必要に応じて形成してもよい。また
、ＥＬ層４４６としては、例えば、蒸着法、または塗布法などを用いて形成することがで
きる。
上部電極４４８としては、例えば、可視光において透光性のある導電膜を用いると好ま
しい。該導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中
から選ばれた一種を含む材料を用いるとよい。また、上部電極４４８としては、例えば、
酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化
物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジ
ウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫
酸化物などの透光性を有する導電性材料を用いることができる。とくに、上部電極４４８
に酸化シリコンを添加したインジウム錫酸化物を用いると、発光装置４００を折り曲げる
際に、上部電極４４８にクラック等が入りづらいため好適である。また、上部電極４４８
としては、例えば、スパッタリング法を用いて形成することができる。
絶縁膜４３０としては、例えば、有機樹脂又は無機絶縁材料を用いることができる。有
機樹脂としては、例えば、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン
樹脂、エポキシ樹脂、又はフェノール樹脂等を用いることができる。無機絶縁材料として
は、酸化シリコン、酸化窒化シリコン等を用いることができる。絶縁膜４３０の作製が容
易となるため、特に感光性の樹脂を用いることが好ましい。絶縁膜４３０の形成方法は、
特に限定されず、例えば、フォトリソグラフィ法、スパッタ法、蒸着法、液滴吐出法（イ
ンクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）等を用いればよい。
次に、素子層４１０と、仮支持基板５０８とを、剥離用接着剤５０６を用いて接着し、
剥離層５０４から素子層４１０を剥離する。これにより、素子層４１０は、仮支持基板５
０８側に設けられる（図１９（Ｂ）参照）。
仮支持基板５０８としては、ガラス基板、石英基板、サファイア基板、セラミック基板
、金属基板などを用いることができる。また、本実施の形態の処理温度に耐えうる耐熱性
を有するプラスチック基板を用いてもよいし、フィルムのような可撓性基板を用いてもよ
い。
剥離用接着剤５０６としては、水や溶媒に可溶なものや、紫外線などの照射により可塑
化させることが可能であるもののように、必要時に仮支持基板５０８と素子層４１０とを
化学的もしくは物理的に分離することが可能な接着剤を用いる。
なお、素子層４１０の仮支持基板５０８への転置工程は、様々な方法を適宜用いること
ができる。例えば、基板５０２の剥離層５０４が形成されていない側、すなわち図１９（
Ｂ）に示す下方側より剥離層５０４にレーザ光を照射することで、剥離層５０４を脆弱化
させることで剥離層５０４と素子層４１０を剥離することができる。また、上記レーザ光
の照射エネルギー密度を調整することで、剥離層５０４と素子層４１０の密着性が高い領
域と、剥離層５０４と素子層４１０の密着性が低い領域を作り分けてから剥離してもよい
。
なお、本実施の形態においては、剥離層５０４と、素子層４１０の界面で剥離する方法
について例示したが、これに限定されない。例えば、基板５０２と剥離層５０４との界面
で剥離してもよい。この場合、剥離層５０４は、後に設けられる接着層と素子層４１０の
間に挟まれる。
また、剥離層５０４と素子層４１０との界面に液体を浸透させて剥離層５０４から素子
層４１０を剥離してもよい。または、剥離層５０４と基板５０２との界面に液体を浸透さ
せて基板５０２から剥離層５０４を素子層４１０と共に剥離してもよい。該液体としては
、例えば、水、極性溶媒等を用いることができる。剥離層５０４を剥離する界面、具体的
には剥離層５０４と素子層４１０との界面または剥離層５０４と基板５０２との界面に液
体を浸透させることによって、素子層４１０に与えられる剥離に伴い発生する静電気等の
影響を抑制することができる。
次に、剥離層５０４又は素子層４１０に接着層４１８を用いて可撓性を有する基板４１
６を接着する（図１９（Ｃ）参照）。
次に、剥離用接着剤５０６を溶解又は可塑化させて、仮支持基板５０８を取り除く。さ
らに、仮支持基板５０８を取り除いたのち、素子層４１０の表面が露出するように剥離用
接着剤５０６を水や溶媒などで除去する（図１９（Ｄ）参照）。
以上により、可撓性を有する基板４１６上に素子層４１０を作製することができる。
次に、図１９（Ａ）乃至図１９（Ｄ）に示す工程と同様の形成方法により、可撓性を有
する基板４１４と、可撓性を有する基板４１４に接する接着層４１２と、接着層４１２に
接する素子層４１１と、を形成する。
素子層４１１が有する絶縁膜４４０としては、絶縁膜４２０と同様の材料により形成す
ることができる。
また、素子層４１１が有する着色層４３６としては、特定の波長帯域の光を透過する有
色層であればよく、例えば、赤色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルタ
、緑色の波長帯域の光を透過する緑色（Ｇ）のカラーフィルタ、青色の波長帯域の光を透
過する青色（Ｂ）のカラーフィルタなどを用いることができる。各カラーフィルタは、様
様な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチ
ング方法などでそれぞれ所望の位置に形成する。
また、素子層４１１が有する遮光層４３８としては、特定の波長帯域の光を遮光する機
能を有していればよく、金属膜または黒色顔料等を含んだ有機絶縁膜などを用いることが
できる。
また、素子層４１１が有する絶縁膜４３４としては、例えば、アクリル系樹脂等の有機
絶縁膜を用いることができる。なお、絶縁膜４３４は、必ずしも形成する必要はなく、絶
縁膜４３４を形成しない構造としてもよい。
次に、素子層４１０と素子層４１１の間に、封止層４３２を充填し、素子層４１０と素
子層４１１と、を貼り合わせる（図１９（Ｅ）参照）。
封止層４３２により、例えば、固体封止とすることができる。ただし、封止層４３２と
しては、可撓性を有する構成が好ましい。封止層４３２としては、例えば、ガラスフリッ
トなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹
脂、熱硬化性の樹脂などの樹脂材料を用いることができる。
最後に、接続体４４２とＦＰＣ４０８を貼り付ける。必要があればＩＣチップなどを実
装させてもよい。接続体４４２としては、例えば、異方性導電材料などを用いることがで
きる。
以上により、図１８に示す発光装置を作製することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
１０２ 基板
１０２ａ 基板
１０４ 導電膜
１０４ａ 導電膜
１０６ 絶縁膜
１０６ａ 絶縁膜
１０６ｂ 絶縁膜
１０８ 酸化物半導体膜
１０８ａ 酸化物半導体膜
１０９ 金属酸化物膜
１１０ 金属酸化物膜
１１２ａ 導電膜
１１２ｂ 導電膜
１１２ｃ 導電膜
１１４ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ 導電膜
１２０ａ 導電膜
１２０ｂ 導電膜
１２０ｃ 導電膜
１２０ｄ 導電膜
１２２ 絶縁膜
１４０ａ 開口部
１４０ｂ 開口部
１４１ａ 開口部
１４１ｂ 開口部
１４２ａ 開口部
１４２ｂ 開口部
１４２ｃ 開口部
１５０ トランジスタ
１６０ トランジスタ
１６２ トランジスタ
１６４ トランジスタ
１９０ 液晶層
１９１ 導電層
１９２ 絶縁膜
１９３ 発光層
１９４ 絶縁膜
３０１ 画素回路
３０２ 画素部
３０４ 駆動回路部
３０４ａ ゲートドライバ
３０４ｂ ソースドライバ
３０６ 保護回路
３０７ 端子部
３５０ トランジスタ
３５２ トランジスタ
３５４ トランジスタ
３６０ 容量素子
３６２ 容量素子
３７０ 液晶素子
３７２ 発光素子
４００ 発光装置
４０４ 表示部
４０６ 駆動回路部
４０８ ＦＰＣ
４１０ 素子層
４１１ 素子層
４１２ 接着層
４１４ 基板
４１６ 基板
４１８ 接着層
４２０ 絶縁膜
４２２ 導電層
４２４ 絶縁膜
４２６ 絶縁膜
４２８ 絶縁膜
４３０ 絶縁膜
４３２ 封止層
４３４ 絶縁膜
４３６ 着色層
４３８ 遮光層
４４０ 絶縁膜
４４２ 接続体
４４４ 下部電極
４４６ ＥＬ層
４４８ 上部電極
４７０ トランジスタ
４８０ 発光素子
５０２ 基板
５０４ 剥離層
５０６ 剥離用接着剤
５０８ 仮支持基板
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
５１００ ペレット
５１００ａ ペレット
５１００ｂ ペレット
５１０１ イオン
５１０２ 酸化亜鉛層
５１０３ 粒子
５１０５ａ ペレット
５１０５ａ１ 領域
５１０５ａ２ ペレット
５１０５ｂ ペレット
５１０５ｃ ペレット
５１０５ｄ ペレット
５１０５ｄ１ 領域
５１０５ｅ ペレット
５１２０ 基板
５１３０ ターゲット
５１６１ 領域
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (1)

  1. ゲート電極層と、
    前記ゲート電極層と重なる酸化物半導体膜と、
    前記ゲート電極層と前記酸化物半導体膜の間のゲート絶縁膜と、
    前記酸化物半導体膜の上面に接するソース電極層及びドレイン電極層と、
    前記酸化物半導体膜と前記ソース電極層と前記ドレイン電極層と上方の絶縁膜と、
    前記絶縁膜上に接する第１の導電層と第２の導電層と、を有し、
    前記第１の導電層は、前記ゲート電極層と直接接続され、
    前記第１の導電層は、前記絶縁膜を介して前記酸化物半導体膜のチャネル領域の一部と重なり、
    前記第２の導電層は、前記ソース電極層または前記ドレイン電極層の一方と直接接続されている半導体装置。
JP2019108700A 2013-11-06 2019-06-11 半導体装置 Withdrawn JP2019165251A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013230578 2013-11-06
JP2013230578 2013-11-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014224842A Division JP6541333B2 (ja) 2013-11-06 2014-11-05 半導体装置

Publications (1)

Publication Number Publication Date
JP2019165251A true JP2019165251A (ja) 2019-09-26

Family

ID=53006369

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014224842A Expired - Fee Related JP6541333B2 (ja) 2013-11-06 2014-11-05 半導体装置
JP2019108700A Withdrawn JP2019165251A (ja) 2013-11-06 2019-06-11 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014224842A Expired - Fee Related JP6541333B2 (ja) 2013-11-06 2014-11-05 半導体装置

Country Status (2)

Country Link
US (1) US9590111B2 (ja)
JP (2) JP6541333B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6537264B2 (ja) 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
KR102263827B1 (ko) * 2014-03-21 2021-06-14 삼성디스플레이 주식회사 산화물 반도체 증착장치 및 이를 이용한 산화물 반도체의 제조 방법
CN105336869A (zh) * 2014-07-22 2016-02-17 上海和辉光电有限公司 电极结构及oled显示器
US10439068B2 (en) 2015-02-12 2019-10-08 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US11024725B2 (en) * 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
CN113105213A (zh) * 2015-12-29 2021-07-13 株式会社半导体能源研究所 金属氧化物膜以及半导体装置
CN105489618B (zh) * 2016-01-22 2019-04-26 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
CN106252362B (zh) * 2016-08-31 2019-07-12 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN111357086A (zh) * 2017-11-02 2020-06-30 株式会社半导体能源研究所 半导体装置
US10461199B2 (en) * 2017-12-28 2019-10-29 Shenzhen China Star Optoelectronics Semicondutor Display Technology Co., Ltd. Thin film transistor and manufacturing method thereof
KR20200102041A (ko) 2019-02-20 2020-08-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209452A (ja) * 1997-01-17 1998-08-07 Sony Corp 薄膜トランジスタ及びその製造方法
JP2010021520A (ja) * 2008-07-08 2010-01-28 Samsung Mobile Display Co Ltd 薄膜トランジスタ及びその製造方法、ならびに薄膜トランジスタを備える平板表示装置
JP2010212284A (ja) * 2009-03-06 2010-09-24 Sharp Corp 半導体装置、半導体装置製造方法、ｔｆｔ基板、および表示装置
JP2011035387A (ja) * 2009-07-10 2011-02-17 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
JP2011181913A (ja) * 2010-02-05 2011-09-15 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2011233876A (ja) * 2010-04-09 2011-11-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011233889A (ja) * 2010-04-28 2011-11-17 Electronics And Telecommunications Research Institute 半導体装置及びその製造方法
JP2013123045A (ja) * 2011-11-11 2013-06-20 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013201436A (ja) * 2009-03-27 2013-10-03 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW478014B (en) * 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101516034B1 (ko) 2007-12-25 2015-05-04 이데미쓰 고산 가부시키가이샤 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5123141B2 (ja) 2008-11-19 2013-01-16 株式会社東芝 表示装置
JP5538797B2 (ja) 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
WO2011013596A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20190141791A (ko) 2009-07-31 2019-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20230165355A (ko) * 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5520084B2 (ja) 2010-03-03 2014-06-11 富士フイルム株式会社 電界効果型トランジスタの製造方法
KR20220119771A (ko) 2010-04-02 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5856827B2 (ja) 2010-12-09 2016-02-10 株式会社半導体エネルギー研究所 半導体装置
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI580047B (zh) 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
JP6041707B2 (ja) * 2012-03-05 2016-12-14 株式会社半導体エネルギー研究所 ラッチ回路および半導体装置
KR102330543B1 (ko) 2012-04-13 2021-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102079188B1 (ko) 2012-05-09 2020-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
US9412764B2 (en) 2012-11-28 2016-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR102281568B1 (ko) 2013-04-15 2021-07-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209452A (ja) * 1997-01-17 1998-08-07 Sony Corp 薄膜トランジスタ及びその製造方法
JP2010021520A (ja) * 2008-07-08 2010-01-28 Samsung Mobile Display Co Ltd 薄膜トランジスタ及びその製造方法、ならびに薄膜トランジスタを備える平板表示装置
JP2010212284A (ja) * 2009-03-06 2010-09-24 Sharp Corp 半導体装置、半導体装置製造方法、ｔｆｔ基板、および表示装置
JP2013201436A (ja) * 2009-03-27 2013-10-03 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011035387A (ja) * 2009-07-10 2011-02-17 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
JP2011181913A (ja) * 2010-02-05 2011-09-15 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2011233876A (ja) * 2010-04-09 2011-11-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011233889A (ja) * 2010-04-28 2011-11-17 Electronics And Telecommunications Research Institute 半導体装置及びその製造方法
JP2013123045A (ja) * 2011-11-11 2013-06-20 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP6541333B2 (ja) 2019-07-10
JP2015111667A (ja) 2015-06-18
US20150123120A1 (en) 2015-05-07
US9590111B2 (en) 2017-03-07

Similar Documents

Publication Publication Date Title
JP6592631B2 (ja) 半導体装置
JP2019165251A (ja) 半導体装置
JP6478596B2 (ja) 表示装置の作製方法
JP6537264B2 (ja) 半導体装置
JP2019149574A (ja) 表示装置
JP6386323B2 (ja) 半導体装置
US20150155363A1 (en) Semiconductor device, method for manufacturing the same, and display device
TWI645568B (zh) 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置或該顯示模組的電子裝置
JP2015188080A (ja) 半導体装置、該半導体装置を有する表示装置、該表示装置を有する表示モジュール、並びに該半導体装置、該表示装置、及び該表示モジュールを有する電子機器
JP6382566B2 (ja) 半導体装置、表示装置及び電子機器
JP2019197922A (ja) 半導体装置
JP2019148804A (ja) 表示装置
JP2015119175A (ja) 半導体装置及び表示装置
JP2015119174A (ja) 半導体装置及び表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20200821