JP2019134596A - 電子機器および制御方法ならびにプログラム - Google Patents
電子機器および制御方法ならびにプログラム Download PDFInfo
- Publication number
- JP2019134596A JP2019134596A JP2018015240A JP2018015240A JP2019134596A JP 2019134596 A JP2019134596 A JP 2019134596A JP 2018015240 A JP2018015240 A JP 2018015240A JP 2018015240 A JP2018015240 A JP 2018015240A JP 2019134596 A JP2019134596 A JP 2019134596A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal
- level
- terminal
- load test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M10/00—Secondary cells; Manufacture thereof
- H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
- H01M10/44—Methods for charging or discharging
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/02—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries for charging batteries from ac mains by converters
- H02J7/04—Regulation of charging current or voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J2207/40—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries adapted for charging from various sources, e.g. AC, DC or multivoltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
【課題】給電装置の実際の給電能力を検出することができる。【解決手段】電子機器は、給電装置から供給される電力を受け取るコネクタと、給電装置から供給される電力を用いて電池を充電する充電手段と、充電手段による給電装置からの電力の受け取りを制限した状態で、給電装置から供給される電流を負荷部に流し、給電装置の給電能力を試験する試験手段とを有する。【選択図】図1A
Description
本発明は、給電装置から供給される電力を受け取ることができる電子機器およびその制御方法ならびにそれらに関連するプログラムに関する。
USB(Universal Serial Bus)規格に準拠したコネクタであるUSBコネクタを有する電子機器の中には、USBコネクタを介して給電装置から得られた電力で電池を充電できるものがある。このような電子機器は、USBコネクタを介して給電装置の給電能力を検出することができる。
特許文献1には、複数の電流レベルで充電源から電流を引き込む第1回路と、第1回路を用いて充電源の充電電流容量を決定する第2回路とを有する装置が記載されている。
しかしながら、USBコネクタを有する電子機器であっても、電子機器がUSBコネクタを介して検出した給電装置の給電能力が給電装置の実際の給電能力と相違することがある。例えば、電子機器がUSBコネクタを介して給電装置の給電能力を検出した後に何らかの理由により給電装置の給電能力が変化してしまうことが想定される。例えば、電子機器がUSBコネクタを介して給電装置の給電能力を誤って検出してしまうことが想定される。例えば、給電装置が自己の給電能力を偽っていることが想定される。
そこで、本発明は、給電装置の実際の給電能力を検出できるようにすることを目的とする。
上記目的を達成するために、本発明に係る電子機器は、給電装置から供給される電力を受け取るコネクタと、前記給電装置から供給される電力を用いて電池を充電する充電手段と、前記充電手段による前記給電装置からの電力の受け取りを制限した状態で、前記給電装置から供給される電流を負荷部に流し、前記給電装置の給電能力を試験する試験手段とを有する。
上記目的を達成するために、本発明に係る制御方法は、給電装置から供給される電力を用いて電池を充電する充電手段によって前記給電装置から受け取られる電力を制限するステップと、前記充電手段による前記給電装置からの電力の受け取りを制限した状態で、前記給電装置から供給される電流を負荷部に流し、前記給電装置の給電能力を試験するステップとを有する。
上記目的を達成するために、本発明に係るプログラムは、コンピュータに、給電装置から供給される電力を用いて電池を充電する充電手段によって前記給電装置から受け取られる電力を制限するステップと、前記充電手段による前記給電装置からの電力の受け取りを制限した状態で、前記給電装置から供給される電流を負荷部に流し、前記給電装置の給電能力を試験するステップとを実行させる。
本発明によれば、給電装置の実際の給電能力を検出することができる。
以下、図面を参照して本発明の実施形態を説明する。ただし、本発明は以下の実施形態に限定されるものではない。
[実施形態1]
図1Aから図3Cを参照して、実施形態1における電子機器を説明する。図1Aおよび図1Bは、実施形態1における電子機器301の構成要素の一例を説明するためのブロック図である。
図1Aから図3Cを参照して、実施形態1における電子機器を説明する。図1Aおよび図1Bは、実施形態1における電子機器301の構成要素の一例を説明するためのブロック図である。
図1Aに示すように、実施形態1における電子機器301は、電池充電IC302、電源制御部303、CPU(Central Processing Unit)304、電源IC311および312、ならびに、セレクタスイッチ313を有する。電子機器301は、機能部315から317、スイッチ318、ORゲート319およびUSBコネクタ390をさらに有する。電子機器301は、抵抗器391、LED(Light Emitting Diode)392、プルアップ抵抗393およびインバータ394から396をさらに有する。電子機器301は、電池320は、電子機器301の電源として動作する。
USBコネクタ390は、例えばUSB Type−Cに準拠したコネクタ(レセプタクル)である。給電装置401は、USBコネクタ403を有する。USBコネクタ403は、例えばUSB Type−Cに準拠したコネクタ(レセプタクル)である。電子機器301のUSBコネクタ390と給電装置401のUSBコネクタ403とは、USBインターフェースケーブル404を介して接続される。なお、ここでは、USBコネクタ309および403がUSB Type−Cに準拠したコネクタである場合を例に説明するが、これに限定されるものではない。USBコネクタ390は、給電装置401から電力を受け取る受電手段の一部として機能し得る。USBコネクタ403は、電子機器に電力を供給する給電手段の一部として機能し得る。
USBコネクタ390および403は、給電装置401から電子機器301にUSBインターフェースケーブル404を介して電力を供給するためのVBUS端子を有する。USBコネクタ390および403は、差動信号でデータの送受信を行うためのD+端子およびD−端子をさらに有する。USBコネクタ390および403は、CC(コンフィギュレーションチャネル、Configuration Channel)端子であるCC1端子およびCC2端子をさらに有する。電子機器301は、D+端子およびD−端子またはCC端子を用いて、給電装置401の給電能力を検出することができる。USBコネクタ390および403は、信号送信用の端子であるTX+端子およびTX−端子をさらに有する。また、USBコネクタ390および403は、信号受信用の端子であるRX+端子およびRX−端子をさらに有する。USBコネクタ390および403は、GND(グラウンド)端子を有する。
給電装置401は、VBUS電源402を有する。給電装置401は、電力供給の機能のみを有する装置であってもよいし、電力供給の機能のみならず電力供給以外の機能をも有する装置であってもよい。なお、実施形態1および他の実施形態において、USB規格は、USB2.0、USB3.0、USB3.1、USB BC(Battery Charging)1.2、USB PD(Power Delivery)およびUSB Type−Cのうちの少なくとも一つを含む。VBUS電源402から電子機器301に供給される電力には、給電装置401の外部から供給される電力が用いられてもよいし、給電装置401に接続された不図示の電池から供給される電力が用いられてもよい。
CPU304は、電子機器301の全体の制御を司る。CPU304には、RAM(Random Access Memory)と、ROM(Read Only Memory)とが内蔵されている。RAMは、ワークエリアなどとして使用される。ROMには、処理手順を示すプログラムなどが記憶される。
CPU304は、VDDIN_CPU端子を有する。CPU304の主機能は、所定の電圧がVDDIN_CPU端子に供給された際に作動する。CPU304はUSB機能を有する。CPU304が有するUSB機能は、CPU304のUSB機能部304aによって実現される。USB機能部304aは、VBUSIN_B端子を有する。USB機能部304aは、所定の電圧がVBUSIN_B端子に供給された際に作動する。CPU304のUSB機能は、CPU304の主機能とは別個に作動し得る。
CPU304のUSB機能部304aを作動させるために要する電力は、CPU304の主機能を作動させるために要する電力に対して十分に低い。USB機能部304aは、種別判定機能とUSB信号処理機能とを有する。種別判定機能とは、電子機器301に接続された給電装置401が複数種のUSB規格のうちのいずれに準拠しているかを判定する機能である。このような複数種のUSB規格としては、USB2.0、USB3.0、USB3.1、USB BC、USB PD、USB Type−Cなどが挙げられる。USB機能部304aは、例えばVBUS端子またはCC端子の電圧などに基づいて、給電装置401の種別判定を行うことができる。また、USB機能部304aは、例えばD+/D−端子またはCC端子を介して行われる通信などによって、給電装置401の種別判定を行うことができる。
CPU304のUSB機能部304aは、D+B端子およびD−B端子を有する。USB機能部304aのD+B端子は、セレクタスイッチ313を介してUSBコネクタ390のD+端子に接続され得る。USB機能部304aのD−B端子は、セレクタスイッチ313を介してUSBコネクタ390のD−端子に接続され得る。CPU304のUSB機能部304aは、D+B端子およびD−B端子を介して信号を送受信することにより、電子機器301に接続された給電装置401との間でエニュメレーション処理を行うことができる。エニュメレーション処理が成功した場合には、CPU304は、電子機器301に接続された給電装置401がUSB2.0、USB3.0およびUSB3.1のうちのいずれかに準拠していると判定する。
CPU304のUSB機能部304aは、CC1_B端子およびCC2_B端子をさらに有する。USB機能部304aのCC1_B端子は、セレクタスイッチ313を介してUSBコネクタ390のCC1端子に接続され得る。USB機能部304aのCC2_B端子は、セレクタスイッチ313を介してUSBコネクタ390のCC2端子に接続され得る。USB機能部304aは、TX+端子およびTX−端子をさらに有する。USB機能部304aのTX+端子は、USBコネクタ390のTX+端子に接続されている。USB機能部304aのTX−端子は、USBコネクタ390のTX−端子に接続されている。USB機能部304aは、RX+端子およびRX−端子をさらに有する。USB機能部304aのRX+端子は、USBコネクタ390のRX+端子に接続されている。USB機能部304aのRX−端子は、USBコネクタ390のRX−端子に接続されている。
CPU304は、AUTH_I/F端子をさらに有する。CPU304のAUTH_I/F端子は、CPU304と電池320との間で行われる認証処理において用いられる。CPU304と電池320との間で行われる認証処理については後述することとする。
CPU304は、SUSPEND_IN_B端子をさらに有する。電源制御部303から出力されるSUSPEND信号が、インバータ394によって反転され、インバータ394によって反転されたSUSPEND信号が、CPU304のSUSPEND_IN_B端子に入力される。CPU304は、VDDEN_OUT端子をさらに有する。インバータ394は、CPU304からVDDEN_OUT信号が出力されている際にのみイネーブル状態となる。従って、電源制御部303から出力されるSUSPEND信号は、CPU304からVDDEN_OUT信号が出力されている際にのみ、CPU304のSUSPEND_IN_B端子に入力され得る。
CPU304は、VTEST1_RES_IN端子をさらに有する。電子機器301は、電源制御部303から出力されるVTEST1_RES信号がインバータ395によって反転され、インバータ395によって反転されたVTEST1_RES信号が、CPU304のVTEST1_RES_IN端子に入力される。インバータ395は、CPU304からVDDEN_OUT信号が出力されている際にのみイネーブル状態となる。従って、電源制御部303から出力されるVTEST1_RES信号は、CPU304からVDDEN_OUT信号が出力されている際にのみ、CPU304のVTEST1_RES_IN端子に入力され得る。
CPU304は、VTEST2_RES_IN端子をさらに有する。電源制御部303から出力されるVTEST2_RES信号がインバータ396によって反転され、インバータ396によって反転されたVTEST2_RES信号が、CPU304のVTEST2_RES_IN端子に入力される。インバータ396は、CPU304からVDDEN_OUT信号が出力されている際にのみイネーブル状態となる。従って、電源制御部303から出力されるVTEST2_RES信号は、CPU304からVDDEN_OUT信号が出力されている際にのみ、CPU304のVTEST2_RES_IN端子に入力され得る。
電池充電IC302は、電池セル321を有する電池320を充電することができる。電池充電IC302は、VBUSIN_A端子を有する。電池充電IC302のVBUSIN_A端子に所定の電圧が入力されている際、電池充電IC302は、電池320を充電する。電池充電IC302は、VOUT_PWR端子をさらに有する。電池充電IC302は、VBUSIN_A端子に供給される電圧を所定の電圧VOUT_PWRに変換し、所定の電圧VOUT_PWRをVOUT_PWR端子から出力する。電源IC312は、VIN_D端子を有する。電池充電IC302のVOUT_PWR端子から出力される電圧は、電源IC312のVIN_D端子に入力される。電池充電IC302は、給電装置401から受け取る電力で電池320を充電する充電手段として機能し得る。
電池充電IC302は、BAT端子をさらに有する。電池充電IC302のVBUSIN_A端子に所定の電圧が入力されていない際、電池充電IC302は、電池320からBAT端子に供給される電圧VBATTを、VOUT_PWR端子を介して電源IC312に供給することができる。
また、電池充電IC302は、種別判定機能をも有する。電池充電IC302の種別判定機能は、CPU304の種別判定機能と同様であるため、その説明を省略する。
電池充電IC302は、CHG_TYPE_OUT端子をさらに有する。電池充電IC302は、給電装置401の種別判定の結果を示すCHG_TYPE信号を、CHG_TYPE_OUT端子から出力する。電池充電IC302のCHG_TYPE_OUT端子から出力されるCHG_TYPE信号は、電源制御部303が有するANDゲート371に入力される。給電装置401がUSB BCまたはUSB Type−Cに準拠していることが種別判定機能によって判定された場合、電池充電IC302は、例えばHレベルのCHG_TYPE信号を出力する。一方、給電装置401がUSB BCとUSB Type−Cとのうちのいずれにも準拠していないことが種別判定機能によって判定された場合、電池充電IC302は、例えばLレベルのCHG_TYPE信号を出力する。
電池充電IC302は、SUSPEND_IN_A端子をさらに有する。電源制御部303から出力されるSUSPEND信号が、電池充電IC302のSUSPEND_IN_A端子に入力される。電池充電IC302は、SUSPEND_IN_A端子に入力されるSUSPEND信号がHレベルである場合には、VBUS端子を介して給電装置401から受け取る電流を、サスペンド電流である例えば2.5mAに制限する。一方、電池充電IC302は、SUSPEND_IN_A端子に入力されるSUSPEND信号がLレベルである場合には、VBUS端子を介して給電装置401から供給される電流を、サスペンド電流とは異なる電流値に制限する。
実施形態1では、VBUS端子を介して給電装置401から供給される電流がサスペンド電流である例えば2.5mAに制限された状態を、サスペンド状態と称することとする。SUSPEND_IN_A端子に入力されるSUSPEND信号がHレベルである場合、すなわち、サスペンド状態である場合には、電池充電IC302は、電池320を充電しないようにする。
SUSPEND_IN_A端子に入力されるSUSPEND信号がLレベルである場合、電池充電IC302は、種別判定機能によって判定された種別に従って、VBUS端子を介して給電装置401から供給される電流を制限するようにしてもよい。
電池充電IC302は、BUS端子をさらに有する。CPU304も、BUS端子をさらに有する。電池充電IC302のBUS端子とCPU304のBUS端子とは、バスラインによって接続されている。電池充電IC302は、電池充電IC302の状態を示す情報と、電池320の状態を示す情報とを、バスラインを介してCPU304から取得することができる。また、CPU304は、電池充電IC302が有するレジスタに対する制御を、バスラインを介して行うことができる。
電池320は、少なくとも、電池セル321と、サーミスタ322と、認証部323とを有する。電池320は、例えばリチウムイオン電池として動作する。電池320は、ユーザが電子機器301から取り外すことができる。
電子機器301は、電池320が収納される収納部320aを有する。収納部320aは、TM_AUTH端子、TM_VBATT端子、TM_THM端子およびTM_GND端子を有する。認証部323は、TM_AUTH端子を介して、CPU304のAUTH_I/F端子に接続される。電池セル321の正極は、TM_VBATT端子を介して、電池充電IC302のBAT端子に接続される。電池充電IC301は、THM端子をさらに有する。サーミスタ322の一端は、TM_THM端子を介して電池充電IC301のTHM端子に接続される。電池セル321の負極およびサーミスタ322の他端は、グラウンド端子であるTM_GND端子に接続される。
認証部323は、電池320が所定の充電特性を有する所定の電池であることを保証する。CPU304と認証部323との間で認証が正常に行われた場合、電池充電IC302は、電池320の充電特性に適した電流値で電池320を充電する。CPU304と電子機器301の間で認証が正常に行われなかった場合、電池充電IC302は、安全を確保すべく、電池320を充電しないようにする。
なお、実施形態1では、CPU304と認証部323との間で認証が正常に行われなかった場合に電池320を充電しないようにする場合を例に説明したが、これに限定されるものではない。例えば、CPU304と認証部323との間で認証が正常に行われなかった場合に、電池320に充電する電流を制限することによって安全を確保するようにしてもよい。
サーミスタ322は、例えばNTC(Negative Temperature Coefficient)サーミスタである。NTCサーミスタは、温度が上昇すると抵抗値が下降するという特性を有する。
電池充電IC302は、VREFOUT端子をさらに有する。電池充電IC302のTHM端子とサーミスタ322の一端とを接続する配線は、プルアップ抵抗393を介して電池充電IC302のVREFOUT端子に接続されている。
電源IC311は、入力端子であるVIN_C端子、イネーブル端子であるEN_C端子、および、出力端子であるVOUT_C端子を有する。電源IC311のVIN_C端子には、VBUS端子を介して給電装置401から供給される電圧が入力される。電源IC311は、VIN_C端子に供給される電圧を変換することにより得られる電源電圧VDDをVOUT_C端子から出力する。電源IC311のVOUT_C端子は、CPU304のUSB機能部304aのVBUSIN_B端子に接続されている。電源IC311は、EN_C端子に入力される電圧に基づいて、VOUT_C端子を介してCPU304に電源を供給するか否かを制御する。
電源IC312は、入力端子であるVIN_D端子、イネーブル端子であるEN_D端子、および、出力端子であるVOUT_D端子を有する。電源IC312のVIN_D端子には、電池充電IC302のVOUT_PWR端子から出力される電圧が供給される。電源IC312は、VIN_D端子に供給される電圧を変換することにより得られる電圧をVOUT_D端子から出力する。電源IC312のVOUT_D端子は、CPU304のVDDIN_CPU端子に接続されている。電源IC312は、VOUT_D端子を介してCPU304に電源を供給するか否かを、EN_D端子に入力される制御信号に基づいて制御する。
セレクタスイッチ313は、USBコネクタ390のD+端子、D−端子、CC1端子およびCC2端子を、CPU304に接続するか電池充電IC302に接続するかを切り替えるためのものである。セレクタスイッチ313は、セレクタスイッチ313に電源を供給するためのVIN_E端子を有する。セレクタスイッチ313のVIN_E端子には、電源IC311のVOUT_C端子から出力される電圧が供給される。セレクタスイッチ313は、BUSSEL_IN端子をさらに有する。CPU304は、BUSSEL_OUT端子をさらに有する。セレクタスイッチ313のBUSSEL_IN端子は、CPU304のBUSSEL_OUT端子に接続されている。セレクタスイッチ313は、CPU304のBUSSEL_OUT端子からセレクタスイッチ313のBUSSEL_IN端子に供給される信号に基づいて、USBコネクタ390のD+端子、D−端子、CC1端子およびCC2端子の接続先を切り替える。
セレクタスイッチ313は、ノードCOM1、ノードCOM2、ノードCOM3およびノードCOM4を有する。電池充電IC304は、D+A端子、D−A端子、CC1_A端子およびCC2_A端子をさらに有する。CPU304のBUSSEL_OUT端子から出力される電圧がLレベルである場合、セレクタスイッチ313は例えば以下のような状態となる。すなわち、USBコネクタ390のD+端子に接続されたノードCOM1は、電池充電IC302のD+A端子に接続される。USBコネクタ390のD−端子に接続されたノードCOM2は、電池充電IC302のD−A端子に接続される。USBコネクタ390のCC1端子に接続されたノードCOM3は、電池充電IC302のCC1_A端子に接続される。USBコネクタ390のCC2端子に接続されたノードCOM4は、電池充電IC302のCC2_A端子に接続される。このような状態においては、電池充電IC302によって種別判定が行われる。
CPU304のBUSSEL_OUT端子から出力される電圧がHレベルである場合、セレクタスイッチ313は例えば以下のような状態となる。すなわち、USBコネクタ390のD+端子に接続されたノードCOM1は、CPU304のD+B端子に接続される。USBコネクタ390のD−端子に接続されたノードCOM2は、CPU304のD−B端子に接続される。USBコネクタ390のCC1端子に接続されたノードCOM3は、CPU304のCC1_B端子に接続される。USBコネクタ390のCC2端子に接続されたノードCOM4は、CPU304のCC2_B端子に接続される。このような状態においては、CPU304によって種別判定が行われる。
機能部315は、例えば撮像機能部である。撮像機能部は、少なくとも、撮像素子と画像処理部とを有する。撮像素子は、レンズユニットを介して撮像面に結像された光学像からデジタル画像データを生成し、生成されたデジタル画像データを出力する。レンズユニットは、ユーザが電子機器301から取り外し可能なものであってもよいし、ユーザが電子機器301から簡単には取り外しできないものであってもよい。レンズユニットは、例えば、光学レンズと、光学レンズを駆動する駆動手段とを有する。画像処理部は、撮像素子から出力される画像データに所定の画像処理を施す。CPU304は、F1_BUS端子を有する。機能部315は、バスラインを介してCPU304のF1_BUS端子に接続されている。
機能部316は、特に限定されるものではないが、例えば、記憶機能部である。記憶機能部には、不図示の記憶媒体が接続される。記憶媒体は、ユーザが記憶機能部から取り外し可能なものであってもよいし、ユーザが記憶機能部から簡単には取り外しできないものであってもよい。記憶機能部は、記憶媒体に画像データなどを書き込みことができ、記憶媒体から画像データなどを読み出すことができる。記憶媒体としては、例えばフラッシュメモリカードなどが挙げられるが、これに限定されるものではない。CPU304は、F2_BUS端子を有する。機能部316は、バスラインを介してCPU304のF2_BUS端子に接続されている。
機能部317は、特に限定されるものではないが、例えば、表示機能部である。表示機能部は、例えば、LCD(Liquid Crystal Display、液晶表示器)などによって構成される。表示機能部には、例えば、撮像画像、電子機器301に関する情報などを表示することができる。CPU304は、F3_BUS端子を有する。機能部317は、バスラインを介してCPU304のF3_BUS端子に接続されている。
スイッチ318は、例えば押しボタンスイッチである。スイッチ318の一端は、TM_VBATT端子に接続されている。スイッチ318の他端は、ORゲート319の入力端子に接続されている。スイッチ318をON状態にすると、TM_VBATT端子の電位に応じたHレベルの信号が、スイッチ318を介してHW_LAT_PSW信号としてORゲート319に入力される。
ORゲート319は、3入力ORゲートである。ORゲート319には、上述したようにHW_LAT_PSW信号が入力される。ORゲート319には、CPU304のVDDEN_OUT端子から出力されるVDDEN_OUT信号が入力される。ORゲート319には、電源制御部303から出力されるHW_LAT_OS信号が供給される。
ORゲート319は、HW_LAT_PSW信号、HW_LAT_OS信号およびVDDEN_OUT信号のうちのいずれかがHレベルになると、電源IC312のEN_D端子にHレベルの制御信号を供給する。電源IC312は、Hレベルの制御信号がEN_D端子に入力されると、ON状態となる。電源IC312は、ON状態になると、VIN_D端子に供給される電圧を変換することにより得られる電圧をVOUT_D端子から出力する。これにより、CPU304のVDDIN_CPU端子に所定の電圧が供給され、CPU304の主機能が作動する。実施形態1では、HW_LAT_PSW信号、HW_LAT_OS信号、VDDEN_OUT信号をいずれも起動信号と総称する。
LED392のアノードは、電池充電IC302のVOUT_PWR端子に抵抗器391を介して接続されている。電池充電IC302は、dを有する。LED392のカソードは、電池充電IC302のLED_OUT端子に接続されている。実施形態1において、電池充電IC302のLED_OUT端子の出力形式は、オープンコレクタまたはオープンドレインである。電池充電IC302は、LED_OUT端子に電流を流れ込ませるように制御することよってLED392を点灯させ、LED_OUT端子に電流を流れ込ませないよう制御することよってLED392を消灯させる。
LED392は、電子機器301において充電動作が行われているか否かを表示するために用いられる。電池充電IC302が電池320を充電している際には、電池充電IC302はLED392を点灯状態にする。一方、電池充電IC302が電池320を充電していない際には、電池充電IC302はLED392を消灯状態にする。
電源制御部303は、給電装置401との間で負荷試験を行うことにより、給電装置401の実際の給電能力を検出することができる。電源制御部303は、電池充電IC302などをサスペンド状態にすることができる。電源制御部303は、給電装置401の給電能力を検出するための試験を行う試験手段として機能し得る。また、電源制御部303は、電池充電IC302が給電装置401から受け取る電力を制限した状態で、給電装置401の実際の給電能力を検出するための試験を行う試験手段として機能し得る。電源制御部303の動作の詳細については、後述する。
電源制御部303の電源ラインVDDIN_CIRには、電源IC311のVOUT_C端子から電源電圧VDDが供給される。給電装置401のVBUS電源402が電源IC311のVIN_C端子およびEN_C端子に接続されると、電源IC311のVOUT_C端子から電源制御部303の電源ラインVDDIN_CIRに電源電圧VDDが供給される。
電源制御部303に電源電圧が供給されていない状態から、電源制御部303に電源電圧が供給される状態に遷移すると、電源制御部303は以下のようになる。すなわち、電源制御部303の各回路の論理は初期状態に設定され、電源制御部303の各回路の機能はネゲートされる。一方、電源制御部303に電源電圧が供給されている状態から電源制御部303に電源電圧が供給されない状態に遷移すると、電源制御部303の各回路の機能はネゲートされる。
電源制御部303は、バッファ331、NチャネルMOSFET332、プルダウン抵抗333、PチャネルMOSFET334、プルアップ抵抗335および遅延回路342を有する。バッファ331の入力端子には、電源電圧が供給される。電源電圧がHレベルである場合、バッファ331は、HレベルのVB1_DET_EN信号をNチャネルMOSFET332のゲートおよび遅延回路342に供給する。電源電圧がLレベルである場合、バッファ331は、LレベルのVB1_DET_EN信号をNチャネルMOSFET332のゲートおよび遅延回路342に供給する。プルダウン抵抗333の一端は、NチャネルMOSFET332のゲートに接続されている。プルダウン抵抗333の他端は、グラウンドに接続されている。NチャネルMOSFET332のソースは、グラウンドに接続されている。VB1_DET_EN信号によって、NチャネルMOSFET332のONとOFFとが制御される。
なお、ここでは、NチャネルMOSFET332を用いる場合を例に説明したが、これに限定されるものではない。ON状態においては導通状態となり、OFF状態においては高インピーダンス状態となる素子を用いることもできる。かかる素子としては、例えばNPNトランジスタなどが挙げられる。
NチャネルMOSFET332のドレインは、PチャネルMOSFET334のゲートに接続されている。プルアップ抵抗335の一端は、NチャネルMOSFET332のドレインとPチャネルMOSFET334のゲートとに接続されている。プルアップ抵抗335の他端は、PチャネルMOSFET334のソースに接続されている。NチャネルMOSFET332のONとOFFとによって、PチャネルMOSFET334のONとOFFとが制御される。
なお、ここでは、PチャネルMOSFET334を用いる場合を例に説明したが、これに限定されるものではない。ON状態においては導通状態になり、OFF状態においては高インピーダンス状態となる素子を用いることもできる。かかる素子としては、例えばPNPトランジスタなどが挙げられる。
電源制御部303は、遅延回路372、NチャネルMOSFET382、プルダウン抵抗383、PチャネルMOSFET384およびプルアップ抵抗385をさらに有する。遅延回路372から出力されるVB2_DET_EN信号は、NチャネルMOSFET382のゲートに供給される。プルダウン抵抗383の一端は、NチャネルMOSFET382のゲートに接続されている。プルダウン抵抗383の他端は、グラウンドに接続されている。NチャネルMOSFET382のソースは、グラウンドに接続されている。VB2_DET_EN信号によって、NチャネルMOSFET382のONとOFFとが制御される。
なお、ここでは、NチャネルMOSFET382を用いる場合を例に説明したが、これに限定されるものではない。ON状態においては導通状態になり、OFF状態においては高インピーダンス状態となる素子を用いることもできる。かかる素子としては、例えばNPNトランジスタなどが挙げられる。
NチャネルMOSFET382のドレインは、PチャネルMOSFET384のゲートに接続されている。プルアップ抵抗385の一端は、NチャネルMOSFET382のドレインとPチャネルMOSFET384のゲートとに接続されている。プルアップ抵抗385の他端は、PチャネルMOSFET384のソースに接続されている。NチャネルMOSFET382のONとOFFとによって、PチャネルMOSFET384のONとOFFとが制御される。
なお、ここでは、PチャネルMOSFET384を用いる場合を例に説明したが、これに限定されるものではない。ON状態においては導通状態になり、OFF状態においては高インピーダンス状態となる素子を用いることもできる。かかる素子としては、例えばPNPトランジスタなどが挙げられる。
電源制御部303は、抵抗器336、NチャネルMOSFET337および抵抗器386をさらに有する。PチャネルMOSFET334のドレインは、抵抗器336の一端に接続されている。抵抗器336の他端は、NチャネルMOSFET337のドレインに接続されている。PチャネルMOSFET384のドレインは、抵抗器386の一端に接続されている。抵抗器386の他端は、NチャネルMOSFET337のドレインに接続されている。
NチャネルMOSFET337のソースはグラウンドに接続されている。NチャネルMOSFET337がON状態になると、PチャネルMOSFET334のドレインは、抵抗器336とNチャネルMOSFET337とを介してグラウンドに接続される。また、NチャネルMOSFET337がON状態になると、PチャネルMOSFET384のドレインは、抵抗器386とNチャネルMOSFET337とを介してグラウンドに接続される。
電源制御部303は、抵抗器347および348をさらに有する。抵抗器347の一端は、PチャネルMOSFET334のドレインに接続されている。抵抗器347の他端は、抵抗器348の一端に接続されている。抵抗器348の他端は、グラウンドに接続されている。PチャネルMOSFET334のドレインは、抵抗器347と抵抗器348とを介してグラウンドに接続されている。PチャネルMOSFET334のドレインの電位は、抵抗器347と抵抗器348とによって分圧される。PチャネルMOSFET334のソースには、USBコネクタ403のVBUS端子およびUSBコネクタ390のVBUS端子を介してVBUS電源402からVBUS電圧が印加される。PチャネルMOSFET334がON状態の場合、VBUS電圧は、抵抗器347と抵抗器348とによって分圧される。VBUS電圧を抵抗器347と抵抗器348とにより分圧することによって、VB_COMP信号が得られる。
電源制御部303は、抵抗器338および339、ダイオード340、キャパシタ341ならびにワンショットタイマ357をさらに有する。抵抗器339の一端は、ワンショットタイマの出力端子に接続されている。抵抗器339の他端は、抵抗器338の一端およびダイオード340のカソードに接続されている。抵抗器338の他端は、ダイオード340のアノード、キャパシタ341の一端およびNチャネルMOSFET337のゲートに接続されている。キャパシタ341の他端は、グラウンドに接続されている。
ワンショットタイマ357から出力されるLD_FET_OS信号は、抵抗器339と抵抗器338とを介してNチャネルMOSFET337のゲートに供給される。NチャネルMOSFET337は、ワンショットタイマ357から供給されるLD_FET_OS信号によってONとOFFとが制御される。
PチャネルMOSFET334をON状態とし、且つ、NチャネルMOSFET337をON状態とすると、VBUSラインを介して負荷部377に負荷試験電流LOAD_CURRが流れる。負荷部377は、PチャネルMOSFET334および384、NチャネルMOSFET337、ならびに、抵抗器336および386などを有する。
なお、実施形態1では、負荷試験電流LOAD_CURRがゼロの状態を負荷試験電流LOAD_CURRがOFFの状態とし、負荷試験電流LOAD_CURRが飽和している状態を負荷試験電流LOAD_CURRがONの状態と称することとする。
ワンショットタイマ357から出力されるLD_FET_OS信号がLレベルからHレベルに遷移すると、抵抗器339および抵抗器338を介してキャパシタ341に電荷がチャージされ、NチャネルMOSFET337のゲートの電位が緩やかに上昇する。これにより、負荷試験電流LOAD_CURRは、緩やかに増加し、やがて飽和する。
ワンショットタイマ357から出力されるLD_FET_OS信号がHレベルからLレベルに遷移すると、キャパシタ341にチャージされた電荷がダイオード340と抵抗器339とを介してディスチャージされる。これにより、NチャネルMOSFET337のゲートの電位が速やかに下降する。負荷試験電流LOAD_CURRは、速やかに減少し、やがてゼロとなる。
このように、負荷試験電流LOAD_CURRをOFFからONに遷移させる場合には、負荷試験電流LOAD_CURRは緩やかに増加する。一方、負荷試験電流LOAD_CURRをONからOFFに遷移させる場合には、負荷試験電流LOAD_CURRは速やかに減少する。
実施形態1では、負荷試験電流LOAD_CURRをOFFからONに遷移させる場合には、負荷試験電流LOAD_CURRは緩やかに変化する。このため、給電装置401のVBUS電源402に過渡応答の影響が及ぶのを抑制することができ、定常的な電流での負荷試験を実現することが可能となる。
また、実施形態1では、負荷試験電流LOAD_CURRをONからOFFに遷移させる場合には、負荷試験電流LOAD_CURRは速やかに変化する。このため、負荷試験中にVBUS電圧が所定の値まで低下した場合に、負荷試験電流LOAD_CURRを速やかにOFFにすることができる。このため、負荷試験の際にVBUS電圧が電源IC311が有する回路および電池充電IC302が有する回路の動作下限電圧を下回ってしまうのを防止することができる。このため、負荷試験の際に電源IC311および電池充電IC302がリセットされてしまうのを防止することができる。
電源制御部303は、コンパレータ343および345ならびにORゲート349をさらに有する。コンパレータ343のVIN+端子には、基準電圧VtAが印加される。コンパレータ343のVIN−端子には、VB_COMP信号が入力される。
実施形態1では、基準電圧VtAは、USB BCにおいて定められているチャージングポートアンダーシュート電圧に従って設定される。VBUS電圧が例えば5Vの場合、基準電圧VtAは例えば4.1V程度に設定される。なお、基準電圧VtAは、4.1Vに限定されるものでない。但し、負荷試験を行うことによってVBUS電圧の低下が生じた場合であっても、電源IC311が有する回路および電池充電IC302が有する回路の動作下限電圧をVBUS電圧が下回ってしまうことがないようすることが好ましい。従って、このような観点で基準電圧VtAを設定することが好ましい。
コンパレータ343は、VIN+端子の電位とVIN−端子の電位とを比較する。コンパレータ343は、VIN+端子の電位がVIN−端子の電位である基準電圧より高い場合にはHレベルのVB_CP_OUTA信号を出力する。すなわち、コンパレータ343は、VIN−端子の電位が閾値未満である場合には、HレベルのVB_VP_OUTA信号を出力する。一方、コンパレータ343は、VIN−端子の電位がVIN+端子の電位より高い場合には、LレベルのVB_CP_OUTA信号を出力する。VB_CP_OUTA信号は、ORゲート349に入力される。
コンパレータ345のVIN+端子には、VB_COMP信号が入力される。コンパレータ345のVIN−端子には、基準電圧VtBが印加される。
実施形態1では、基準電圧VtBは、USB BCにおいて定められているチャージングポートオーバーシュート電圧に従って設定される。VBUS電圧が例えば5Vである場合、基準電圧VtBは例えば6.0V程度に設定される。なお、基準電圧VtBは、6.0Vに限定されるものではない。但し、負荷試験において負荷試験電流LOAD_CURRが抵抗器336および386に流れた際に、以下のようになるようにすることが好ましい。すなわち、このような際に、負荷試験電流LOAD_CURRの大きさ、および、負荷試験電流LOAD_CURRが流れる時間が、抵抗器336および386の電力定格を超えないようにすることが好ましい。従って、このような観点でVtBを設定することが好ましい。
コンパレータ345は、VIN+端子の電位とVIN−端子の電位とを比較する。コンパレータ345は、VIN+端子の電位がVIN−端子の電位より高い場合にはHレベルのVB_CP_OUTB信号を出力する。一方、コンパレータ345は、VIN−端子の電位がVIN+端子の電位より高い場合には、LレベルのVB_CP_OUTB信号を出力する。VB_CP_OUTB信号は、ORゲート349に入力される。
遅延回路342は、バッファ331から供給されるVB1_DET_EN信号に所定時間TdlyAの遅延を生じさせる。遅延回路342は、VB1_DET_EN信号を遅延させることにより得られるVB1_DET_DLY信号を出力する。電源制御部303は、ANDゲート351および355、ならびに、Dフリップフロップ367をさらに有する。ANDゲート355は、3入力ANDゲートである。遅延回路342から出力されるVB1_DET_DLY信号は、ANDゲート351に入力される。また、遅延回路342から出力されるVB1_DET_DLY信号は、ANDゲート355に入力される。また、遅延回路342から出力されるVB1_DET_DLY信号は、Dフリップフロップ367の入力端子であるD2端子に入力される。所定時間TdlyAは、VB1_DET_EN信号に応じてPチャネルMOSFET334がON状態となり、コンパレータ343および345に入力されるVB_COMP信号が安定するまでの時間に基づいて設定される。
電源制御部303は、インバータ350およびANDゲート361をさらに有する。ORゲート349から出力されるVB_ERR信号は、インバータ350、ANDゲート351およびANDゲート361に入力される。VBUS電圧が下限値を下回った場合またはVBSU電圧が上限値を上回った場合に、負荷試験においてVBUS電圧にエラーが生じ、ORゲート349はHレベルのVB_ERR信号を出力する。
インバータ350は、VB_ERR信号を反転させることにより得られる/VB_ERR信号を出力する。/VB_ERR信号は、ANDゲート355に入力される。なお、ANDゲート355には、後述する/VB_OK_LAT信号が供給される。
電源制御部303は、ORゲート352、ANDゲート353およびORゲート354をさらに有する。ANDゲート351から出力される信号は、ORゲート352に入力される。なお、ORゲート352には、後述するSUSP_LAT信号も入力される。ORゲート352から出力される信号は、ANDゲート353に入力される。なお、ANDゲート353には、後述する/VB_OK_LAT信号も入力される。ANDゲート353から出力される信号は、ORゲート354に入力される。なお、ORゲート354には、ワンショットタイマ357から出力されるLD_FET_OS信号も入力される。
ORゲート354は、SUSPEND信号を出力する。ORゲート354から出力されるSUSPEND信号は、電池充電IC302のSUSPEND_IN_A端子に入力される。また、ORゲート354から出力されるSUSPEND信号は、インバータ394に入力される。インバータ394によって反転されたSUSPEND信号が、CPU304のSUSPEND_IN_B端子に入力される。
電源制御部303は、ORゲート356およびANDゲート375をさらに有する。ANDゲート355から出力される信号は、ORゲート356に入力される。ORゲート356には、ANDゲート375から出力される信号も供給される。
ANDゲート355は、VB1_DET_DLY信号がLレベルからHレベルに遷移し、第1の負荷試験が開始される前であり、且つ、/VB_ERR信号がHレベルである場合に、Hレベルとなる。なお、Hレベルの/VB_ERR信号は、VBUS電圧がエラー状態でないことを示す。
ORゲート356から出力される信号は、ANDゲート361およびワンショットタイマ357に入力される。ワンショットタイマ357は、入力信号がLレベルからHレベルに遷移すると、所定時間TosAだけHレベルのLD_FET_OS信号を出力する。ワンショットタイマ357は、所定時間TosAの間においては、入力信号がLレベルからHレベルに再度遷移した場合であっても、HレベルのLD_FET_OS信号を出力しない。
ワンショットタイマ357には、リセット端子である/OSARST端子を有する。ワンショットタイマ357の/OSARST端子には、後述する/SUSP_LAT信号が入力される。ワンショットタイマ357は、/OSARST端子に入力される/SUSP_LAT信号がLレベルの際には、LレベルのLD_FET_OS信号を出力する。HレベルのLD_FET_OS信号の出力が開始されてから所定時間TosAが経過する前であっても、Lレベルの/SUSP_LAT信号が/OSARST端子に供給された場合には、ワンショットタイマ357はLレベルのLD_FET_OS信号を出力する。
ワンショットタイマ357から出力されるLD_FET_OS信号は、上述したように、抵抗器339および338を介してNチャネルMOSFET337のゲートに供給される。また、ワンショットタイマ357から出力されるLD_FET_OS信号は、上述したようにORゲート354にも入力される。電源制御部303は、インバータ366およびDフリップフロップ362をさらに有する。ワンショットタイマ357から出力されるLD_FET_OS信号は、インバータ366にも入力される。また、ワンショットタイマ357から出力されるLD_FET_OS信号は、Dフリップフロップ362の入力端子であるD1端子にも入力される。
LD_FET_OS信号は、上述したように、所定時間TosAだけHレベルとなる。LD_FET_OS信号がHレベルになると、NチャネルMOSFET337がON状態となる。LD_FET_OS信号がLレベルである際には、NチャネルMOSFET337はOFF状態となる。負荷試験電流LOAD_CURRの大きさ、および、負荷試験電流LOAD_CURRが流れる時間は、主に抵抗器336の抵抗値、抵抗器386の抵抗値、および、所定時間TosAによって設定される。
実施形態1では、VB1_DET_EN信号がHレベルであり、かつ、VB2_DET_EN信号がLレベルである際に、負荷試験電流LOAD_CURRが以下のようになるように設定される。すなわち、実施形態1では、PチャネルMOSFET334がON状態であり、かつ、PチャネルMOSFET384がOFF状態である際に、負荷試験電流LOAD_CURRが以下のようになるように設定される。すなわち、このような場合に、負荷試験電流LOAD_CURRの大きさが例えば0.5Aとなり、負荷試験電流LOAD_CURRが流れる時間が例えば2msとなるように設定される。
実施形態1では、VB1_DET_EN信号がHレベルであり、かつ、VB2_DET_EN信号がHレベルである際に、負荷試験電流LOAD_CURRが以下のようになるように設定される。すなわち、実施形態1では、PチャネルMOSFET334がON状態であり、かつ、PチャネルMOSFET384がON状態である際に、負荷試験電流LOAD_CURRが以下のようになるように設定される。すなわち、このような場合に、負荷試験電流LOAD_CURRの大きさが例えば1.5Aとなり、負荷試験電流LOAD_CURRが流れる時間が例えば2msとなるように設定される。
なお、負荷試験電流LOAD_CURRの大きさ、および、負荷試験電流LOAD_CURRが流れる時間は、上記に限定されるものでない。
負荷試験電流LOAD_CURRの大きさ、および、負荷試験電流LOAD_CURRが流れる時間は、以下のような観点で設定することが好ましい。すなわち、USB2.0においては、VBUS電圧の最大値は5.25Vと定められている。また、USB2.0においては、VBUSラインの付加容量は120uF以上と定められている。VBUSラインの付加容量から電荷を十分に放電できるように、負荷試験電流LOAD_CURRの大きさ、および、負荷試験電流LOAD_CURRが流れる時間を設定することが好ましい。
ANDゲート361には、上述したように、ORゲート349から出力されるVB_ERR信号と、ORゲート356から出力される信号とが入力される。電源制御部303は、ORゲート363をさらに有する。ANDゲート361から出力される信号は、ORゲート363に入力される。
ORゲート363から出力される信号は、Dフリップフロップ362のクロック入力端子であるCLK1端子に供給される。Dフリップフロップ362は、出力端子であるQ1端子からSUSP_LAT信号を出力する。電源制御部303は、ANDゲート364、インバータ365およびワンショットタイマ370をさらに有する。Dフリップフロップ362から出力されるSUSP_LAT信号は、ORゲート363、ORゲート352、および、ANDゲート364に入力される。なお、ANDゲート364には、Dフリップフロップ367の出力端子である/Q2端子から出力される/VB1_OK_LAT信号も入力される。
ANDゲート364から出力される信号は、インバータ365に入力される。インバータ365は、ANDゲート364から供給される信号を反転させることにより得られる信号を、ワンショットタイマ370の/OSBRST端子に供給する。
Dフリップフロップ362は、反転出力端子である/Q1端子から/SUSP_LAT信号を出力する。電源制御部303は、ANDゲート371および376をさらに有する。ANDゲート371は、3入力ANDゲートである。/SUSP_LAT信号は、ワンショットタイマ357の/OSARST端子に入力される。また、/SUSP_LAT信号は、ANDゲート371、および、ANDゲート376にも入力される。
上述したように、ワンショットタイマ357から出力されるLD_FET_OS信号は、Dフリップフロップ362の入力端子であるD1端子にも入力される。上述した所定時間TosAの間だけHレベルのLD_FET_OS信号がDフリップフロップ362のD1端子に入力される。所定時間TosAのうちにVB_ERR信号がLレベルからHレベルに遷移すると、Dフリップフロップ362のQ1端子はHレベルにラッチされ、Dフリップフロップ362の/Q1端子はLレベルにラッチされる。
Dフリップフロップ362のQ1端子はHレベルにラッチされると、Dフリップフロップ362のCLK1端子に入力される信号はHレベルに固定される。このため、この後VB_ERR信号が遷移したとしても、Q1端子から出力されるSUSP_LAT信号、および、/Q1端子から出力される/SUSP_LAT信号は遷移しない。
上述したように、VBUS電圧が下限値を下回った場合またはVBUS電圧が上限値を上回った場合に、負荷試験においてVBUS電圧にエラーが生じ、ORゲート349はHレベルのVB_ERR信号を出力する。ORゲート349から出力されるHレベルのVB_ERR信号は、負荷試験においてVBUS電圧にエラーが生じたことを示すエラー信号である。Dフリップフロップ362は、VBUS電圧にエラーが生じたことを示すエラー信号が負荷試験の期間中に発せられた場合には、当該エラー信号をラッチする。一方、Dフリップフロップ362は、VBUS電圧にエラーが生じたことを示すエラー信号が負荷試験の期間中以外の期間中に発せられた場合には、当該エラー信号をラッチしない。
VBUS電圧のエラーが生じた場合、Dフリップフロップ362のQ1端子から出力されるSUSP_LAT信号は、Hレベルにラッチされる。HレベルにラッチされたSUSP_LAT信号は、ORゲート352、ANDゲート353およびORゲート354を経て、SUSPEND信号として電源制御部303から出力される。電源制御部303から出力されるSUSPEND信号は、電池充電IC302のSUSPEND_IN_A端子に供給される。また、電源制御部303から出力されるSUSPEND信号は、インバータ394により反転され、インバータ394により反転された信号が、CPU304のSUSPEND_IN_B端子に供給される。
電池充電IC302は、HレベルのSUSPEND信号がSUSPEND_IN_A端子に入力されると、サスペンド状態になる。
インバータ394によってSUSPEND信号が反転されるため、HレベルのSUSPEND信号が電源制御部303から出力された際には、Lレベルの信号がCPU304のSUSPEND_IN_B端子に供給される。CPU304は、SUSPEND_IN_B端子に入力されている信号がLレベルであることに基づいて、電源制御部303からSUSPEND信号が出力されていることを検出する。また、CPU304は、SUSPEND_IN_B端子に入力されている信号がLレベルであることに基づいて、電池充電IC302がサスペンド状態であることを検出する。
Dフリップフロップ362のQ1端子から出力されるSUSP_LAT信号は、VBUS電圧にエラーが生じた場合には、Hレベルにラッチされる。SUSP_LAT信号がHレベルであり、かつ、Dフリップフロップ367の/Q2端子から出力される/VB1_OK_LAT信号もHレベルである場合には、ANDゲート364から出力される信号はHレベルになる。ANDゲート364から出力されるHレベルの信号は、インバータ365によって反転され、ワンショットタイマ370の/OSBRST端子に入力される。ワンショットタイマ370の/OSBRST端子にLレベルの信号が入力されると、ワンショットタイマ370の出力はLレベルにラッチされる。
Dフリップフロップ362の/Q1端子から出力される/SUSP_LAT信号は、VBUS電圧にエラーが生じた場合には、Lレベルにラッチされる。/SUSP_LAT信号がLレベルにラッチされると、ワンショットタイマ357の/OSARST端子にLレベルの/SUSP_LAT信号が入力され、ワンショットタイマ357から出力されるLD_FET_OS信号がLレベルにラッチされる。
ワンショットタイマ357から出力されるLD_FET_OS信号は、上述したように、インバータ366に入力される。電源制御部303は、ORゲート368および374をさらに有する。インバータ366から出力される信号は、ORゲート368および374に供給される。
ORゲート368から出力される信号は、Dフリップフロップ367のクロック入力端子であるCLK2端子に供給される。Dフリップフロップ367の出力端子であるQ2端子からはVB1_OK_LAT信号が出力される。VB1_OK_LAT信号は、ORゲート368およびANDゲート371に入力される。電源制御部303は、遅延回路369をさらに有する。VB1_OK_LAT信号は、遅延回路369にも入力される。
Dフリップフロップ367から出力されるVB1_OK_LAT信号は、VTEST1_RES信号として電源制御部303から出力される。VTEST1_RES信号は、第1の負荷試験の結果を示すものである。VTEST1_RES信号は、インバータ395によって反転され、インバータ395によって反転されたVTEST1_RES信号が、CPU304のVTEST1_RES_IN端子に入力される。
インバータ395によってVTEST1_RES信号が反転されるため、HレベルのVTEST1_RES信号が電源制御部303から出力された際には、Lレベルの信号がCPU304のVTEST1_RES_IN端子に入力される。CPU304は、VTEST1_RES_IN端子に入力されている信号がLレベルであることに基づいて、電源制御部303からVTEST1_RES信号が出力されていることを検出する。また、CPU304は、電源制御部303によって行われた第1の負荷試験が成功したことを、VTEST1_RES_IN端子に入力されている信号がLレベルであることに基づいて検出することができる。
Dフリップフロップ367の反転出力端子である/Q2端子からは、/VB1_OK_LAT信号が出力される。/VB1_OK_LAT信号は、ANDゲート355、353および364に入力される。
電源制御部303の電源ラインVDDIN_CIRに電源電圧VDDが供給されると、遅延回路342から出力されるVB1_DET_DLY信号は、所定時間TdlyAだけ遅延してLレベルからHレベルに遷移する。VB1_DET_DLY信号がLレベルからHレベルに遷移すると、Dフリップフロップ367の入力端子であるD2端子の電位がHレベルになる。
ワンショットタイマ357から出力されるLD_FET_OS信号がLレベルからHレベルに遷移すると、Dフリップフロップ367のCLK2端子に入力される信号はHレベルからLレベルに遷移する。この後、所定時間TosAが経過すると、LD_FET_OS信号はHレベルからLレベルに遷移し、Dフリップフロップ367のCLK2端子に入力される信号は、LレベルからHレベルに遷移する。Dフリップフロップ367のCLK2端子に入力される信号がLレベルからHレベルに遷移すると、Dフリップフロップ367のQ2端子はHレベルにラッチされ、Dフリップフロップ367の/Q2端子はLレベルにラッチされる。
Dフリップフロップ367のQ2端子がHレベルにラッチされると、Dフリップフロップ367のCLK2端子がHレベルに固定される。このため、Dフリップフロップ367のCLK2端子がHレベルに固定されている状態でLD_FET_OS信号が別の状態に遷移したとしても、Q2端子の状態および/Q2端子の状態は変化しない。
第1の負荷試験が行われ、第1の負荷試験が終了すると、ワンショットタイマ357から出力されるLD_FET_OS信号はHレベルからLレベルに遷移する。HレベルからLレベルへのLD_FET_OS信号の状態遷移を、Dフリップフロップ367は、論理反転してラッチする。Dフリップフロップ367は、第1の負荷試験の期間中以外の期間中におけるLD_FET_OS信号の状態遷移については、ラッチしない。
第1の負荷試験が行われ、第1の負荷試験が終了すると、上述したように、Dフリップフロップ367から出力されるVB1_OK_LAT信号はHレベルにラッチされる。HレベルにラッチされたVB1_OK_LAT信号は、遅延回路369に供給される。
遅延回路369は、Dフリップフロップ367から出力されるVB1_OK_LAT信号を所定時間TdlyBだけ遅延させる。遅延回路369によって遅延された信号は、ワンショットタイマ370に供給される。なお、所定時間TdlyBは、後述する第2の負荷試験に要する時間と、LD_FET_OS信号によって負荷試験電流LOAD_CURRがON状態からOFF状態に遷移するまでに要する時間とを満足するように設定される。
ワンショットタイマ370は、入力信号がLレベルからHレベルに遷移すると、所定時間TosBだけHレベルのHW_LAT_OS信号を出力する。ワンショットタイマ370は、所定時間TosBの間においては、入力信号がLレベルからHレベルに再度遷移した場合であっても、HレベルのHW_LAT_OS信号を出力しない。
ワンショットタイマ370には、リセット入力端子である/OSBRST端子を有する。ワンショットタイマ370の/OSBRST端子には、インバータ365から出力される信号が入力される。上述したように、Dフリップフロップ362のQ1端子から出力されるSUSP_LAT信号は、VBUS電圧にエラーが生じた場合には、Hレベルにラッチされる。従って、Dフリップフロップ367の/Q2端子から出力される/VB1_OK_LAT信号がHレベルの際に、VBUS電圧にエラーが生じた場合には、ANDゲート364から出力される信号はHレベルになる。ANDゲート364から出力される信号は、インバータ365によって反転され、Lレベルとなる。ワンショットタイマ370の/OSBRST端子にLレベルの信号が入力されると、ワンショットタイマ370から出力されるHW_LAT_OS信号はLレベルにラッチされる。
ワンショットタイマ370は、/OSBRST信号がLレベルの際には、LレベルのHW_LAT_OS信号を出力する。HレベルのHW_LAT_OS信号の出力を開始してから所定時間TosBが経過する前であっても、Lレベルの/OSBRST信号が供給された場合には、ワンショットタイマ370はLレベルのHW_LAT_OS信号を出力する。
ワンショットタイマ370から出力されるHW_LAT_OS信号は、ORゲート319を経て、電源IC312に入力される。電源IC312にHレベルの信号が入力されると、電源IC312がON状態になる。ワンショットタイマ370から出力されるHW_LAT_OS信号は、電源IC312の起動信号として機能し得る。
上述した所定時間TosBは、以下のような観点で設定される。すなわち、所定時間TosBは、HW_LAT_OS信号によって電源IC312がON状態となり、CPU304のハードウェアおよびソフトウェアが起動するまでに要する時間を満たすように設定される。
CPU304のハードウェアおよびソフトウェアの起動が正常に行われた場合には、CPU304は、所定時間TosBが経過する前にHレベルのVDDEN_OUT信号を出力する。HレベルのVDDEN_OUT信号は、ORゲート319に入力される。ORゲート319にHレベルのVDDEN_OUT信号が入力されると、電源IC312のEN_D端子にはHレベルの信号がORゲート319から供給される。このため、所定時間TosBの経過によって電源制御部303からのHW_LAT_OS信号がHレベルからLレベルに遷移したとしても、電源IC312のVOUT_D端子から出力される所定の電圧は、CPU304のVDDIN_CPU端子に供給される。このため、電子機器301の起動状態は維持される。
なお、何らかの理由によってCPU304のハードウェアまたはソフトウェアの起動が正常に行われなった場合には、以下のようになる。すなわち、所定時間TosBが経過した後に、電源制御部303からのHW_LAT_OS信号がHレベルからLレベルに遷移する。電源IC312のEN_D端子にはLレベルの信号がORゲート319から供給される。これにより、電源IC312のVOUT_D端子からCPU304のVDDIN_CPU端子への所定の電圧の供給は停止される。電子機器301の起動状態が維持されないため、安全な制御が実現される。
ANDゲート371には、電池充電IC302のCHG_TYPE_OUT端子から出力されるCHG_TYPE信号が供給される。また、ANDゲート371には、Dフリップフロップ362の/Q1端子から出力される/SUSP_LAT信号が供給される。また、ANDゲート371には、Dフリップフロップ367のQ2端子から出力されるVB1_OK_LAT信号が供給される。AND371から出力される信号は、遅延回路372に供給される。
遅延回路372は、ANDゲート371から供給される信号を所定時間TdlyCだけ遅延させる。遅延回路372によって遅延させられた信号は、VB2_DET_EN信号として遅延回路372から出力される。VB2_DET_EN信号は、Dフリップフロップ373の入力端子であるD3端子に入力される。また、VB2_DET_EN信号は、ANDゲート375、および、NチャネルMOSFET382のゲートに供給される。なお、所定時間TdlyCは、LD_FET_OS信号によって負荷試験電流LOAD_CURRがON状態からOFF状態に遷移するまでに要する時間を満足するように設定される。
ORゲート374には、インバータ366から出力される信号が供給される。ORゲート374から出力される信号は、Dフリップフロップ373のクロック入力端子であるCLK3端子に入力される。Dフリップフロップ373の出力端子であるQ3端子から出力されるVB2_OK_LAT信号は、ORゲート374に入力される。VB2_OK_LAT信号は、ANDゲート376にも入力される。
ANDゲート376には、VB2_OK_LAT信号と/SUSP_LAT信号とが入力される。ANDゲート376から出力されるVTEST2_RES信号は、電源制御部303から出力される。VTEST2_RES信号は、第2の負荷試験の結果を示すものである。VTEST2_RES信号は、インバータ396によって反転され、インバータ396によって反転されたVTEST2_RES信号が、CPU304のVTEST2_RES_IN端子に入力される。
インバータ395によってVTEST2_RES信号が反転されるため、HレベルのVTEST2_RES信号が電源制御部303から出力された際には、Lレベルの信号がCPU304のVTEST2_RES_IN端子に入力される。CPU304は、VTEST2_RES_IN端子に入力されている信号がLレベルであることに基づいて、電源制御部303からVTEST2_RES信号が出力されていることを検出する。また、CPU304は、電源制御部303によって行われた第2の負荷試験が成功したことを、VTEST2_RES_IN端子に入力されている信号がLレベルであることに基づいて検出することができる。
Dフリップフロップ373の反転出力端子である/Q3端子からは、/VB2_OK_LAT信号が出力される。/VB2_OK_LAT信号は、ANDゲート375に入力される。
CHG_TYPE信号、/SUSP_LAT信号、および、VB1_OK_LAT信号のいずれもがHレベルである際に、ANDゲート371から出力される信号がHレベルになる。ANDゲート371から出力される信号がLレベルからHレベルに遷移すると、遅延回路372から出力されるVB2_DET_EN信号は、所定時間TdlyCだけ遅延してLレベルからHレベルに遷移する。VB2_DET_EN信号がLレベルからHレベルに遷移すると、Dフリップフロップ373のD3端子の電位がHレベルになる。
ワンショットタイマ357から出力されるLD_FET_OS信号がLレベルからHレベルに遷移すると、Dフリップフロップ373のCLK3端子に入力される信号はHレベルからLレベルに遷移する。この後、所定時間TosAが経過すると、LD_FET_OS信号はHレベルからLレベルに遷移し、Dフリップフロップ373のCLK3端子に入力される信号は、LレベルからHレベルに遷移する。Dフリップフロップ373のCLK3端子に入力される信号がLレベルからHレベルに遷移すると、Dフリップフロップ373のQ3端子はHレベルにラッチされ、Dフリップフロップ373の/Q3端子はLレベルにラッチされる。
Dフリップフロップ373のQ3端子がHレベルにラッチされると、Dフリップフロップ373のCLK3端子がHレベルに固定される。このため、LD_FET_OS信号がこの後遷移したとしても、Q3端子の状態および/Q3端子の状態は変化しない。
第2の負荷試験が行われ、第2の負荷試験が終了すると、ワンショットタイマ357から出力されるLD_FET_OS信号はHレベルからLレベルに遷移する。HレベルからLレベルへのLD_FET_OS信号の状態遷移を、Dフリップフロップ373は、論理反転してラッチする。Dフリップフロップ373は、第2の負荷試験の期間中以外の期間中におけるLD_FET_OS信号の状態遷移については、ラッチしない。
ANDゲート375には、VB2_DET_EN信号と/VB2_OK_LAT信号とが入力される。ANDゲート375から出力される信号は、ORゲート356に入力される。ORゲート356には、ANDゲート355からの信号とANDゲート375からの信号とが供給される。
AND355からORゲート356に供給される信号は、第1の負荷試験の開始のトリガとなる。AND375からORゲート356に供給される信号は、第2の負荷試験の開始のトリガとなる。
次に、図2Aおよび図2Bを参照して、実施形態1における電子機器301の動作例を説明する。図2Aおよび図2Bは、実施形態1における電子機器301が給電装置401の実際の給電能力を検出する方法の例を説明するためのフローチャートである。図2Aおよび図2Bに示す例においては、VBUS電流を消費する電池充電IC302をサスペンド状態に設定した状態で第1の負荷試験および第2の負荷試験が行われる。図2Aおよび図2Bに示す処理は、主に電源制御部303によって行われる。図2Aおよび図2Bにおいて、CPU304によって行われる処理は、破線で示されている。
電子機器301に給電装置401が接続されると、給電装置401から出力されるVBUS電圧が電源IC311のVIN_C端子に供給される。電源IC311のVIN_C端子に給電装置401からVBUS電圧が供給されると、電源IC311は、VIN_C端子に供給されるVBUS電圧を変換することにより得られる電源電圧をVOUT_C端子から出力する。電源IC311のVOUT_C端子から出力される電源電圧が電源制御部303に供給されていることは、VBUS電圧が電源制御部303に供給されていることを意味する。ステップS201において、電源制御部303を動作させるのに十分なVBUS電圧が電源制御部303に供給されているか否かが判定される。電源制御部303を動作させるのに十分なVBUS電圧が電源制御部303に供給されている場合(ステップS201でYES)、ステップS202が実行される。電源制御部303を動作させるのに十分なVBUS電圧が電源制御部303に供給されていない場合(ステップS201でNO)、ステップS201が繰り返される。
ステップS202において、電池充電IC302のCHG_TYPE_OUT端子から出力されるCHG_TYPE信号が電源制御部303に入力される。CHG_TYPE信号は、上述したように、給電装置401の種別判定の結果を示す。なお、給電装置401の種別判定の結果は、以下のようにして行われる。すなわち、電子機器301に給電装置401が接続されると、電池充電IC302にVBUS電圧が供給され、電池充電IC302の動作が開始する。電池充電IC302は、給電装置401の種別判定を行い、種別判定の結果をCHG_TYPE信号として出力する。
ステップS203において、電源制御部303は、HレベルのSUSPEND信号を出力する。電源制御部303から出力されるSUSPEND信号は、電池充電IC302のSUSPEND_IN_A端子に入力される。HレベルのSUSPEND信号がSUSPEND_IN_A端子に入力されると、電池充電IC302はサスペンド状態になる。
ステップS204において、電源制御部303は、ワンショットタイマ357からHレベルのLD_FET_OS信号を所定時間TosAだけ出力する。これにより、第1の負荷試験が開始される。
ステップS205において、電源制御部303は、VB_COMP信号の電圧がVtA以上でVtB以下の範囲内であるか否かを判定する。VB_COMP信号の電圧がVtA以上でVtB以下の範囲内である場合(ステップS205でYES)、ステップS206が実行される。VB_COMP信号の電圧がVtA以上でVtB以下の範囲内でない場合(ステップS205でNO)、ステップS209が実行される。
ステップS209において、電源制御部303は、第1の負荷試験を終了する。ステップS209においては、HレベルのLD_FET_OS信号の出力が開始されてから所定時間TosAが経過する前であっても、第1の負荷試験を終了する。
ステップS210において、電源制御部303は、HレベルのSUSPEND信号を出力する。これにより、電池充電IC302がサスペンド状態になる。なお、ステップS203において出力されたSUSPEND信号がHレベルのまま維持されている場合には、ステップS210においても、SUSPEND信号はHレベルのまま維持される。
ステップS211において、電源制御部303を動作させるのに十分なVBUS電圧が電源制御部303に供給されているか否かが判定される。電源制御部303を動作させるのに十分なVBUS電圧が電源制御部303に供給されている場合(ステップS211でYES)、ステップS209が実行される。電源制御部303を動作させるのに十分なVBUS電圧が電源制御部303に供給されていない場合(ステップS211でNO)、ステップS212が実行される。
ステップS212において、電源制御部303は、LレベルのSUSPEND信号を出力する。これにより、電池充電IC302のサスペンド状態が解除される。この場合、図2Aおよび図2Bに示す動作が終了する。
ステップS206において、HレベルのLD_FET_OS信号の出力が開始されてから所定時間TosAが経過したか否かが判定される。HレベルのLD_FET_OS信号の出力が開始されてから所定時間TosAが経過した場合(ステップS206でYES)、LD_FET_OS信号はLレベルになり、ステップS207が実行される。HレベルのLD_FET_OS信号の出力が開始されてから所定時間TosAが経過していない場合(ステップS206でNO)、LD_FET_OS信号がHレベルのままであり、ステップS205が実行される。
ステップS207において、電源制御部303は、第1の負荷試験が成功したか否かを判定する。第1の負荷試験が成功した場合(ステップS207でYES)、Dフリップフロップ367のQ2端子からHレベルのVB1_OK_LAT信号が出力され、ステップS208が実行される。第1の負荷試験が成功しなかった場合(ステップS207でNO)、Dフリップフロップ367のQ2端子からLレベルのVB1_OK_LAT信号が出力され、ステップS209が実行される。
ステップS208において、電源制御部303は、第1の負荷試験が成功したことを示すHレベルのVTEST1_RES信号を出力する。HレベルのVTEST1_RES信号が出力されてから所定時間TdlyBが経過した後に、ワンショットタイマ370からHレベルのHW_LAT_OS信号が出力されることとなる。なお、所定時間TdlyBは、遅延回路369によって生じる。所定時間TdlyBは、ステップS208から後述するステップS241までを実行するのに十分な時間とする。
ステップS223において、電源制御部303は、電子機器301に接続されている給電装置401が電子機器301に適した装置であるか否かを、CHG_TYPE信号に基づいて判定する。実施形態1では、給電装置401が例えばUSB BCまたはUSB Type−Cに準拠している場合、給電装置401は電子機器301に適した装置であると判定される。給電装置401が電子機器301に適した装置である場合(ステップS223でYES)、ステップS224が実行される。給電装置401が電子機器301に適した装置でない場合(ステップS223でNO)、ステップS241が実行される。
ステップS224において、電源制御部303は、ワンショットタイマ357からHレベルのLD_FET_OS信号を所定時間TosAだけ出力する。これにより、第2の負荷試験が開始される。
ステップS225において、電源制御部303は、VB_COMP信号の電圧がVtA以上でVtB以下の範囲内であるか否かを判定する。VB_COMP信号の電圧がVtA以上でVtB以下の範囲内である場合(ステップS225でYES)、ステップS226が実行される。VB_COMP信号の電圧がVtA以上でVtB以下の範囲内でない場合(ステップS225でNO)、ステップS229が実行される。
ステップS229において、電源制御部303は、第2の負荷試験を終了する。ステップS229においては、HレベルのLD_FET_OS信号の出力が開始されてから所定時間TosAが経過する前であっても、第2の負荷試験を終了する。
ステップS226において、HレベルのLD_FET_OS信号の出力が開始されてから所定時間TosAが経過したか否かが判定される。HレベルのLD_FET_OS信号の出力が開始されてから所定時間TosAが経過した場合(ステップS226でYES)、LD_FET_OS信号はLレベルになり、ステップS227が実行される。HレベルのLD_FET_OS信号の出力が開始されてから所定時間TosAが経過していない場合(ステップS226でNO)、LD_FET_OS信号はHレベルのままであり、ステップS225が実行される。
ステップS227において、電源制御部303は、第2の負荷試験が成功したか否かを判定する。第2の負荷試験が成功した場合(ステップS227でYES)、Dフリップフロップ373のQ3端子からHレベルのVB2_OK_LAT信号が出力され、ステップS228が実行される。第2の負荷試験結果が成功でない場合(ステップS227でNO)、Dフリップフロップ373のQ3端子からLレベルのVB2_OK_LAT信号が出力され、ステップS241が実行される。
ステップS228において、電源制御部303は、第2の負荷試験が成功したことを示すHレベルのVTEST2_RES信号を出力する。この後、ステップS241が実行される。
ステップS241において、電源制御部303は、LレベルのSUSPEND信号を出力する。これにより、電池充電IC302のサスペンド状態が解除される。この後、ステップS242が実行される。
ステップS242において、電源制御部303は、HレベルのHW_LAT_OS信号を出力する。これにより、電源IC312がON状態となり、CPU304が起動する。HレベルのHW_LAT_OS信号が出力されてから所定時間TosBが経過した後に、HW_LAT_OS信号がLレベルに遷移する。
ステップS243において、CPU304は、ハードウェアを起動する。
ステップS244において、CPU304は、ソフトウェアを起動する。
ステップS244において、CPU304は、ソフトウェアを起動する。
ステップS245において、CPU304は、機能部315に関する処理(電池320の認証処理)を行う。
ステップS246において、CPU304は、機能部316に関する処理(給電装置401の種別判定処理)を行う。
ステップS247において、CPU304は、給電装置401に関する処理(給電装置401と電子機器301との間で行われるエニュメレーション処理)を行う。
ステップS246において、CPU304は、機能部316に関する処理(給電装置401の種別判定処理)を行う。
ステップS247において、CPU304は、給電装置401に関する処理(給電装置401と電子機器301との間で行われるエニュメレーション処理)を行う。
なお、ステップS245からステップS247において行われる処理の順番は、上述した順番とは異なる順番に変更してもよい。
ステップS248で、CPU304は、第2の負荷試験が成功したか否かを判定する。CPU304は、VTEST2_RES_IN端子に入力される信号がHレベルである場合には、第2の負荷試験が成功したと判定する。CPU304は、VTEST2_RES_IN端子に入力される信号がLレベルである場合には、第2の負荷試験が成功しなかったと判定する。第2の負荷試験が成功したと判定した場合(ステップS248でYES)、ステップS249が実行される。第2の負荷試験が成功しなかったと判定した場合(ステップS248でNO)、ステップS251が実行される。
ステップS251において、CPU304は、所定機能を無効にする。ステップS251において無効とされる所定機能は、例えば、機能部315の動作、機能部316の動作、機能部317の動作、および、電池充電IC302による電池320の充電動作を全て同時に実行させる機能である。この後、ステップS252が実行される。
ステップS249において、CPU304は、電池充電IC302との間でバスラインを用いて通信を行い、VBUSラインを介して電池充電IC302が受け取る電流の制限値を第2の制限値に設定する。ステップS249において第2の制限値に設定されるまでは、VBUSラインを介して電池充電IC302が受け取る電流の制限値は第1の制限値である。実施形態1では、第1の制限値は0.5A、第2の制限値は1.5Aとする。
ステップS250において、CPU304は、所定機能を有効にする。ステップS250において有効とされる所定機能は、例えば、機能部315の動作、機能部316の動作、機能部317の動作、および、電池充電IC302による電池320の充電動作を全て同時に実行させる機能である。この後、ステップS252が実行される。
ステップS252において、CPU304は、電池320の充電制御を行う。こうして、図2Aおよび図2Bに示す処理が終了する。なお、ステップS252において行われる処理は、上記の処理に限定されるものでない。例えば、ステップS252において、機能部315から317の少なくともいずれかをさらに動作させるようにしてもよい。
次に、図3Aから図3Cを参照して、実施形態1における電子機器301の動作例を説明する。
図3Aは、第1の負荷試験と第2の負荷試験のいずれもが成功する場合における電子機器301の動作例を説明するためのタイミングチャートである。
タイミングUSB attachにおいて、USBコネクタ390にVBUS電圧が供給されると、VB1_DET_EN信号はLレベルからHレベルに遷移する。そして、VB_COMP信号は、PチャネルMOSFET334のオン時間の分だけ遅れて電圧が安定する。
VB_COMP信号の電圧が基準電圧VtAよりも低い場合には、VB_CP_OUTA信号はHレベルとなり、VB_ERR信号はHレベルとなるが、所定時間TdlyAが経過するまではSUSPEND信号はLレベルである。すなわち、タイミングUSB attachから所定時間TdlyAが経過するまでは、SUSPEND信号はマスクされる。
タイミングUSB attachから所定時間TdlyAが経過するまでの期間内に、給電装置401の種別判定の結果を示すHレベルのCHG_TYPE信号が、電池充電IC302から電源制御部303に供給される。
タイミングUSB attachから所定時間TdlyAが経過した後、VB1_DET_DLY信号がLレベルからHレベルに遷移する。そして、所定時間TosAの間、LD_FET_OS信号がHレベルとなる。LD_FET_OS信号がHレベルになっている間は、SUSPEND信号はHレベルとなる。
LD_FET_OS信号がLレベルからHレベルに遷移すると、NチャネルMOSFET337のゲート電圧が緩やかに上昇し、負荷試験電流LOAD_CURRも緩やかに上昇する。ここで、VB1_DET_EN信号はHレベルであり、VB2_DET_EN信号はLレベルであるため、PチャネルMOSFET334はON状態であり、PチャネルMOSFET384はOFF状態である。このため、負荷試験電流LOAD_CURRは、例えば0.5Aに設定される。
所定時間TosAが経過した後、LD_FET_OS信号はHレベルからLレベルに遷移し、SUSPEND信号はHレベルからLレベルに遷移する。
LD_FET_OS信号がHレベルからLレベルに遷移すると、NチャネルMOSFET337のゲート電圧は速やかに下降し、負荷試験電流LOAD_CURRも速やかに下降する。LD_FET_OS信号がHレベルからLレベルに遷移すると、VTEST1_RES信号、すなわち、VB1_OK_LAT信号は、Hレベルにラッチされる。
VTEST1_RES信号、すなわち、VB1_OK_LAT信号がLレベルからHレベルに遷移してから所定時間TdlyCが経過した後、VB2_DET_EN信号がLレベルからHレベルに遷移する。そして、所定時間TosAの間、LD_FET_OS信号がHレベルとなる。LD_FET_OS信号がHレベルになっている間は、SUSPEND信号はHレベルとなる。
LD_FET_OS信号がLレベルからHレベルに遷移すると、NチャネルMOSFET337のゲート電圧が緩やかに上昇し、負荷試験電流LOAD_CURRも緩やかに上昇する。ここで、VB1_DET_EN信号はHレベルであり、VB2_DET_EN信号はHレベルであるため、PチャネルMOSFET334はON状態であり、PチャネルMOSFET384はON状態である。このため、負荷試験電流LOAD_CURRは、例えば1.5Aに設定される。
所定時間TosAが経過した後、LD_FET_OS信号はHレベルからLレベルに遷移し、SUSPEND信号はHレベルからLレベルに遷移する。
LD_FET_OS信号がHレベルからLレベルに遷移すると、NチャネルMOSFET337のゲート電圧は速やかに下降し、負荷試験電流LOAD_CURRも速やかに下降する。LD_FET_OS信号がHレベルからLレベルに遷移すると、VTEST2_RES信号は、Hレベルにラッチされる。
VTEST1_RES信号、すなわち、VB1_OK_LAT信号が、LレベルからHレベルに遷移してから所定時間TdlyBが経過した後、HレベルのHW_LAT_OS信号が所定時間TosBの間だけ出力される。
HレベルのHW_LAT_OS信号が出力されている所定時間TosBのうちに、CPU304は、ハードウェアの起動とソフトウェアの起動とを行う。ハードウェアの起動とソフトウェアの起動とには時間Tbootを要する。ハードウェアの起動とソフトウェアの起動とが完了すると、CPU304は、VDDEN_OUT端子からHレベルのVDDEN_OUT信号を出力する。所定時間TosBが経過した後、HW_LAT_OS信号はHレベルからLレベルに遷移する。
図3Bは、第1の負荷試験が成功しない場合における電子機器301の動作例を説明するためのタイミングチャートである。
タイミングUSB attachにおいて、USBコネクタ390にVBUS電圧が供給されると、VB1_DET_EN信号はLレベルからHレベルに遷移する。そして、VB_COMP信号は、PチャネルMOSFET334のオン時間の分だけ遅れて電圧が安定する。
VB_COMP信号の電圧が基準電圧VtAよりも低い場合には、VB_CP_OUTA信号はHレベルとなり、VB_ERR信号はHレベルとなるが、所定時間TdlyAが経過するまではSUSPEND信号はLレベルである。すなわち、タイミングUSB attachから所定時間TdlyAが経過するまでは、SUSPEND信号はマスクされる。
タイミングUSB attachから所定時間TdlyAが経過するまでの期間内に、給電装置401の種別判定の結果を示すHレベルのCHG_TYPE信号が、電池充電IC302から電源制御部303に供給される。
タイミングUSB attachから所定時間TdlyAが経過した後、VB1_DET_DLY信号がLレベルからHレベルに遷移する。そして、LD_FET_OS信号がHレベルとなる。LD_FET_OS信号がHレベルになっている間は、SUSPEND信号はHレベルとなる。
LD_FET_OS信号がLレベルからHレベルに遷移すると、NチャネルMOSFET337のゲート電圧が緩やかに上昇し、負荷試験電流LOAD_CURRも緩やかに上昇する。ここで、VB1_DET_EN信号はHレベルであり、VB2_DET_EN信号はLレベルであるため、PチャネルMOSFET334はON状態であり、PチャネルMOSFET384はOFF状態である。このため、負荷試験電流LOAD_CURRは、例えば0.5Aに設定される。
所定時間TosAが経過する前に、VBUS電圧が降下し、VB_COMP信号の電圧が基準電圧VtAより低くなり、コンパレータ343から出力されるVB_CP_OUTA信号がHレベルとなる。そして、ORゲート349から出力されるVB_ERR信号がLレベルからHレベルに遷移し、Dフリップフロップ362のQ1端子から出力されるSUSP_LAT信号がHレベルにラッチされる。そして、LD_FET_OS信号がHレベルからLレベルに遷移し、SUSPEND信号はHレベルのまま維持される。LD_FET_OS信号がHレベルからLレベルに遷移すると、NチャネルMOSFET337のゲート電圧は速やかに下降し、負荷試験電流LOAD_CURRも速やかに下降する。
HW_LAT_OS信号はLレベルのまま維持され、CPU304は、ハードウェアの起動とソフトウェアの起動とを行わない。VTEST1_RES信号、すなわち、VB1_OK_LAT信号は、Lレベルのまま維持され、VTEST2_RES信号も、Lレベルのまま維持される。
図3Cは、第1の負荷試験が成功し、第2の負荷試験が成功しない場合における電子機器301の動作例を説明するためのタイミングチャートである。
タイミングUSB attachにおいて、USBコネクタ390にVBUS電圧が供給されると、VB1_DET_EN信号はLレベルからHレベルに遷移する。そして、VB_COMP信号は、PチャネルMOSFET334のオン時間の分だけ遅れて電圧が安定する。
VB_COMP信号の電圧が基準電圧VtAよりも低い場合には、VB_CP_OUTA信号はHレベルとなり、VB_ERR信号はHレベルとなるが、所定時間TdlyAが経過するまではSUSPEND信号はLレベルである。すなわち、タイミングUSB attachから所定時間TdlyAが経過するまでは、SUSPEND信号はマスクされる。
タイミングUSB attachから所定時間TdlyAが経過するまでの期間内に、給電装置401の種別判定の結果を示すHレベルのCHG_TYPE信号が、電池充電IC302から電源制御部303に供給される。
タイミングUSB attachから所定時間TdlyAが経過した後、VB1_DET_DLY信号がLレベルからHレベルに遷移する。そして、所定時間TosAの間、LD_FET_OS信号がHレベルとなる。LD_FET_OS信号がHレベルになっている間は、SUSPEND信号はHレベルとなる。
LD_FET_OS信号がLレベルからHレベルに遷移すると、NチャネルMOSFET337のゲート電圧が緩やかに上昇し、負荷試験電流LOAD_CURRも緩やかに上昇する。ここで、VB1_DET_EN信号はHレベルであり、VB2_DET_EN信号はLレベルであるため、PチャネルMOSFET334はON状態であり、PチャネルMOSFET384はOFF状態である。このため、負荷試験電流LOAD_CURRは、例えば0.5Aに設定される。
所定時間TosAが経過した後、LD_FET_OS信号はHレベルからLレベルに遷移し、SUSPEND信号はHレベルからLレベルに遷移する。
LD_FET_OS信号がHレベルからLレベルに遷移すると、NチャネルMOSFET337のゲート電圧は速やかに下降し、負荷試験電流LOAD_CURRも速やかに下降する。LD_FET_OS信号がHレベルからLレベルに遷移すると、VTEST1_RES信号、すなわち、VB1_OK_LAT信号は、Hレベルにラッチされる。
VTEST1_RES信号、すなわち、VB1_OK_LAT信号がLレベルからHレベルに遷移してから所定時間TdlyCが経過した後、VB2_DET_EN信号がLレベルからHレベルに遷移する。そして、所定時間TosAの間、LD_FET_OS信号がHレベルとなる。LD_FET_OS信号がHレベルになっている間は、SUSPEND信号はHレベルとなる。
LD_FET_OS信号がLレベルからHレベルに遷移すると、NチャネルMOSFET337のゲート電圧が緩やかに上昇し、負荷試験電流LOAD_CURRも緩やかに上昇する。ここで、VB1_DET_EN信号はHレベルであり、VB2_DET_EN信号はHレベルであるため、PチャネルMOSFET334はON状態であり、PチャネルMOSFET384はON状態である。このため、負荷試験電流LOAD_CURRは、例えば1.5Aに設定される。
所定時間TosAが経過する前に、VBUS電圧が降下し、VB_COMP信号の電圧が基準電圧VtAよりも低くなり、コンパレータ343から出力されるVB_CP_OUTA信号がHレベルとなる。そして、ORゲート349から出力されるVB_ERR信号がLレベルからHレベルに遷移し、Dフリップフロップ362のQ1端子から出力されるSUSP_LAT信号がHレベルにラッチされる。そして、LD_FET_OS信号およびSUSPEND信号がLレベルになり、VTEST2_RES信号がLレベルにラッチされる。
LD_FET_OS信号がHレベルからLレベルに遷移すると、NチャネルMOSFET337のゲート電圧は速やかに下降し、負荷試験電流LOAD_CURRも速やかに下降する。
VTEST1_RES信号、すなわち、VB1_OK_LAT信号がLレベルからHレベルに遷移してから所定時間TdlyBが経過した後、HレベルのHW_LAT_OS信号が所定時間TosBの間だけ出力される。
HレベルのHW_LAT_OS信号が出力されている所定時間TosBのうちに、CPU304は、ハードウェアの起動とソフトウェアの起動とを行う。ハードウェアの起動とソフトウェアの起動とには時間Tbootを要する。ハードウェアの起動とソフトウェアの起動とが完了すると、CPU304は、VDDEN_OUT端子からHレベルのVDDEN_OUT信号を出力する。所定時間TosBが経過した後、HW_LAT_OS信号はHレベルからLレベルに遷移する。
このように、実施形態1によれば、電池充電IC302が給電装置401から受け取る電力を制限した状態で、給電装置401の実際の給電能力を検出するための試験を行うことができる。このため、実施形態1によれば、このような試験を行うことにより、給電装置401の実際の給電能力を検出することができる。
また、実施形態1によれば、負荷電流の大きさが互いに異なる複数の負荷試験を行うことができる。このため、例えばUSB BCのように0.5〜1.5Aという広い範囲でVBUS電流が規定されている場合であっても、給電装置401の実際の給電能力を検出することができる。
なお、本発明の実施形態は上記の実施形態1に限定されるものではない。発明の要旨を逸脱しない範囲で変更または修正された実施形態1も本発明の実施形態に含まれる。
例えば、実施形態1では、電池充電IC302と電源制御部303との間で複数の信号線を用いて情報が伝達される場合を例に説明したが、これに限定されるものでない。例えば、電池充電IC302と電源制御部303との間においてシリアル伝送で情報の伝達が行われるようにしてもよい。この場合、例えば、2線式、3線式などのシリアル通信規格を用いることができる。
例えば、実施形態1では、電池充電IC302と電源制御部303とが別個に設けられている場合を例に説明したが、これに限定されるものでない。例えば、電池充電IC302と電源制御部303とを一体的に構成してもよい。
[実施形態2]
以下、図4Aから図6Cを参照して、実施形態2における電子機器601を説明する。なお、実施形態2における電子機器601が有する構成要素のうち、実施形態1における電子機器301が有する構成要素と同一の構成要素については、同一の符号を付すと共にそれらの説明を省略または簡潔にする。
以下、図4Aから図6Cを参照して、実施形態2における電子機器601を説明する。なお、実施形態2における電子機器601が有する構成要素のうち、実施形態1における電子機器301が有する構成要素と同一の構成要素については、同一の符号を付すと共にそれらの説明を省略または簡潔にする。
実施形態2における電子機器601は、VBUS電流を消費する電池充電IC602などをサスペンド状態に設定した状態で第1の負荷試験を行い、電池充電IC602が電池320を充電しないように設定した状態で第2の負荷試験を行うものである。
図4Aおよび図4Bは、実施形態2における電子機器601の構成要素の一例を説明するためのブロック図である。図4Aおよび図4Bに示すように、実施形態2における電子機器601は、電源制御部603を有する。実施形態2における電源制御部603は、図1Aおよび図1Bを参照して説明した電源制御部303と以下のような点が相違している。
実施形態1における電源制御部303においては、CHG_TYPE信号がANDゲート371に供給されるようになっていた。これに対し、実施形態2における電源制御部603においては、後述するVTEST2_EN信号が供給されるようになっている。
実施形態1における電源制御部303においては、ORゲート354が設けられていた。これに対し、実施形態2における電源制御部603においては、ORゲート354が設けられていない。実施形態2においては、ORゲート352として、3入力ORゲートが用いられている。ORゲート352には、ANDゲート351から出力される信号、Dフリップフロップ362のQ1端子から出力されるSUSP_LAT信号、および、ワンショットタイマ357から出力されるLD_FET_OS信号が入力される。実施形態2においては、ANDゲート353から出力される信号が、SUSPEND信号として電源制御部303から出力される。
実施形態1における電源制御部303は、抵抗器386を有するものであった。これに対し、実施形態2における電源制御部603は、抵抗器386とは異なる抵抗値を有する抵抗器686を有するものである。
実施形態2では、VB1_DET_EN信号がHレベルであり、かつ、VB2_DET_EN信号がHレベルである際に、負荷試験電流LOAD_CURRが以下のようになるように設定される。すなわち、実施形態2では、PチャネルMOSFET334がON状態であり、かつ、PチャネルMOSFET384がON状態である際に、負荷試験電流LOAD_CURRが以下のようになるように設定される。すなわち、このような場合に、負荷試験電流LOAD_CURRの大きさが例えば1Aとなり、負荷試験電流LOAD_CURRが流れる時間が例えば2msとなるように設定される。
電源制御部603に電源電圧が供給されていない状態から、電源制御部603に電源電圧が供給される状態に遷移すると、電源制御部603は以下のようになる。すなわち、電源制御部603の各回路の論理は初期状態に設定され、電源制御部603の各回路の機能はネゲートされる。一方、電源制御部603に電源電圧が供給されている状態から電源制御部603に電源電圧が供給されない状態に遷移すると、電源制御部603の各回路の機能はネゲートされる。
電池充電IC602は、/CHG_EN端子を有する。電池充電IC602は、図1Aを参照して説明した電池充電IC302が有するCHG_TYPE_OUT端子を有しない。電池充電IC602は、/CHG_EN端子に入力されるVTEST2_EN信号がHレベルである場合には、電池320を充電する機能を無効とする。電池充電IC602は、/CHG_EN端子に入力されるVTEST2_EN信号がLレベルである場合には、電池320を充電する機能を有効とする。
CPU604は、VTEST2_EN_OUT端子を有する。CPU604は、VTEST2_EN_OUT端子からVTEST2_EN信号を出力する。VTEST2_EN信号は、電池充電IC602の/CHG_EN端子と、電源制御部603のANDゲート371とに入力される。VTEST2_EN信号は、第2の負荷試験の制御に用いられる。
給電装置401が例えばUSB BCに準拠しており、第2の負荷試験を実行する場合には、CPU604は、HレベルのVTEST2_EN信号を出力する。
給電装置401が例えばUSB BCに準拠していない場合には、CPU604は、第2の負荷試験が実行されないように、LレベルのVTEST2_EN信号を出力する。また、例えばエニュメレーション処理によって給電装置401がパーソナルコンピュータであることが判定された場合には、CPU604は、第2の負荷試験が実行されないように、LレベルのVTEST2_EN信号を出力する。
また、上記に限定されるものでなく、例えば以下のようにしてもよい。例えば、給電装置401が例えばUSB Type−Cに準拠する場合には、HレベルのVTEST2_EN信号を出力するようにしてもよい。一方、給電装置401が例えばUSB Type−Cに準拠していない場合には、LレベルのVTEST2_EN信号を出力するようにしてもよい。
種別判定は、電池充電IC602によって実行されるようにしてもよいし、CPU604によって実行されるようにしてもよい。電池充電IC602によって種別判定が実行された場合には、CPU604は、バスラインを用いた通信によって、電池充電IC602から種別判定の結果を取得するようにしてもよい。
次に、図5Aおよび図5Bを参照して、実施形態2における電子機器601の動作例を説明する。図5Aおよび図5Bは、実施形態2における電子機器601が給電装置401の実際の給電能力を検出する方法の例を説明するためのフローチャートである。図5Aおよび図5Bに示す例においては、VBUS電流を消費する電池充電IC602をサスペンド状態に設定した状態で、第1の負荷試験が行われる。また、図5Aおよび図5Bに示す例においては、電池充電IC602によって電池320に対する充電が電池充電IC602によって行われないようにした状態で、第2の負荷試験が行われる。図5Aおよび図5Bに示す処理は、主に電源制御部603によって行われる。図5Aおよび図5Bにおいて、CPU604によって行われる処理は、破線で示されている。
ステップS201は、図2Aを参照して説明した実施形態1におけるステップS201と同様であるので、ステップS201で行われる処理の説明を省略する。ステップS201が実行された後には、ステップS202(図2A参照)を実行することなく、ステップS203が実行される。
ステップS203からステップS212までは、図2Aを参照して説明した実施形態1におけるステップS203からステップS212と同様であるので、ステップS203からステップS212で行われる処理の説明を省略する。ステップ208が実行された後には、ステップS223からステップS229(図2A参照)を実行することなく、ステップS241が実行される。
ステップS241からステップS247までは、図2Bを参照して説明した実施形態1におけるステップS241からステップS247と同様であるので、ステップS241からステップS247で行われる処理の説明を省略する。ステップS247が実行された後には、ステップS501が実行される。
ステップS501において、CPU604は、ステップS246で行われた給電装置401の種別判定の結果と、ステップS247で行われたエニュメレーション処理の結果とに基づいて、以下のような判定を行う。すなわち、CPU604は、これらの結果に基づいて、電子機器601に接続されている給電装置401が電子機器601に適した装置であるか否かを判定する。実施形態2では、給電装置401が例えばUSB BCまたはUSB Type−Cに準拠している場合には、給電装置401は電子機器601に適した装置であると判定される。給電装置401が電子機器601に適した装置である場合(ステップS501でYES)、ステップS502が実行される。給電装置401が電子機器601に適した装置でない場合(ステップS501でNO)、ステップS248が実行される。
ステップS502において、CPU604は、HレベルのVTEST2_EN信号を出力する。HレベルのVTEST2_EN信号がCPU604から供給されると、電池充電IC602は、電池320に対する充電機能を無効とする。この後、ステップS503が実行される。
ステップS503において、CPU604は、VTEST2_EN信号をHレベルに維持する。この後、ステップS224が実行される。
ステップS224において、電源制御部603は、ワンショットタイマ357からHレベルのLD_FET_OS信号を所定時間TosAだけ出力する。これにより、第2の負荷試験が開始される。実施形態2では、上述したように、第2の負荷試験における負荷試験電流LOAD_CURRは以下のように設定される。すなわち、実施形態2では、負荷試験電流LOAD_CURRの大きさが例えば1Aとなり、負荷試験電流LOAD_CURRが流れる時間が例えば2msとなるように設定される。そして、実施形態2においては、第2の負荷試験の際に、負荷試験電流LOAD_CURRとは別個に、例えば0.5AのVBUS電流が消費される。例えば、電池充電IC602およびCPU604などによって0.5AのVBUS電流が消費される。このため、実施形態2では、実施形態1と同様に、負荷電流を1.5Aとした負荷試験を、第2の負荷試験として行うことができる。ステップS224が実行された後には、ステップS225が実行される。
ステップS225からステップS228までは、図2Aを参照して説明した実施形態1におけるステップS225からステップS228と同様であるので、ステップS225からステップS228で行われる処理の説明を省略する。ステップS228が実行された後には、ステップS248が実行される。ステップS248からステップS251は、図2Bを参照して説明した実施形態1におけるステップS248からステップS251と同様であるので、ステップS248からステップS251で行われる処理の説明を省略する。ステップS250が実行された後には、ステップS504が実行される。
ステップS504において、CPU604は、LレベルのVTEST2_EN信号を出力する。LレベルのVTEST2_EN信号がCPU604から供給されると、電池充電IC602は、電池320に対する充電機能を有効とする。この後、ステップS252が実行される。
ステップS252は、図2Bを参照して説明した実施形態1におけるステップS252と同様であるので、ステップS252で行われる処理の説明を省略する。
次に、図6Aから図6Cを参照して、実施形態2における電子機器601の動作例を説明する。
図6Aは、第1の負荷試験と第2の負荷試験のいずれもが成功する場合における電子機器601の動作例を説明するためのタイミングチャートである。
タイミングUSB attachにおいて、USBコネクタ390にVBUS電圧が供給されると、VB1_DET_EN信号はLレベルからHレベルに遷移する。そして、VB_COMP信号は、PチャネルMOSFET334のオン時間の分だけ遅れて電圧が安定する。
VB_COMP信号の電圧が基準電圧VtAよりも低い場合には、VB_CP_OUTA信号はHレベルとなり、VB_ERR信号はHレベルとなるが、所定時間TdlyAが経過するまではSUSPEND信号はLレベルである。すなわち、タイミングUSB attachから所定時間TdlyAが経過するまでは、SUSPEND信号はマスクされる。
タイミングUSB attachから所定時間TdlyAが経過した後、VB1_DET_DLY信号がLレベルからHレベルに遷移する。そして、所定時間TosAの間、LD_FET_OS信号がHレベルとなる。LD_FET_OS信号がHレベルになっている間は、SUSPEND信号はHレベルとなる。
LD_FET_OS信号がLレベルからHレベルに遷移すると、NチャネルMOSFET337のゲート電圧が緩やかに上昇し、負荷試験電流LOAD_CURRも緩やかに上昇する。ここで、VB1_DET_EN信号はHレベルであり、VB2_DET_EN信号はLレベルであるため、PチャネルMOSFET334はON状態であり、PチャネルMOSFET384はOFF状態である。このため、負荷試験電流LOAD_CURRは、例えば0.5Aに設定される。
所定時間TosAが経過した後、LD_FET_OS信号はHレベルからLレベルに遷移し、SUSPEND信号はHレベルからLレベルに遷移する。
LD_FET_OS信号がHレベルからLレベルに遷移すると、NチャネルMOSFET337のゲート電圧は速やかに下降し、負荷試験電流LOAD_CURRも速やかに下降する。LD_FET_OS信号がHレベルからLレベルに遷移すると、VTEST1_RES信号、すなわち、VB1_OK_LAT信号は、Hレベルにラッチされる。
VTEST1_RES信号、すなわち、VB1_OK_LAT信号がLレベルからHレベルに遷移してから所定時間TdlyBが経過した後、HW_LAT_OS信号がLレベルからHレベルに遷移する。そして、所定時間TosBの間、HW_LAT_OS信号がHレベルとなる。HレベルのHW_LAT_OS信号が出力されている所定時間TosBのうちに、CPU304は、ハードウェアの起動とソフトウェアの起動とを行う。ハードウェアの起動とソフトウェアの起動とには時間Tbootを要する。ハードウェアの起動とソフトウェアの起動とが完了すると、CPU304は、VDDEN_OUT端子からHレベルのVDDEN_OUT信号を出力する。所定時間TosBが経過した後、HW_LAT_OS信号はHレベルからLレベルに遷移する。
ハードウェアの起動とソフトウェアの起動とが完了したCPU304からは、この後、HレベルのVTEST2_EN信号が出力される。VTEST2_EN信号は、第2の負荷試験の制御に用いられる。
VTEST2_EN信号がLレベルからHレベルに遷移してから所定時間TdlyCが経過した後、VB2_DET_EN信号がLレベルからHレベルに遷移する。そして、所定時間TosAの間、LD_FET_OS信号がHレベルとなる。LD_FET_OS信号がHレベルになっている間も、SUSPEND信号はLレベルのまま維持される。VTEST2_EN信号がHレベルであるため、電池充電IC602は、電池320をしないようにする。
LD_FET_OS信号がLレベルからHレベルに遷移すると、NチャネルMOSFET337のゲート電圧が緩やかに上昇し、負荷試験電流LOAD_CURRも緩やかに上昇する。ここで、VB1_DET_EN信号はHレベルであり、VB2_DET_EN信号はHレベルであるため、PチャネルMOSFET334はON状態であり、PチャネルMOSFET384はON状態である。このため、負荷試験電流LOAD_CURRは、例えば1Aに設定される。VTEST2_EN信号がHレベルの際には、負荷試験電流LOAD_CURRとは別個に、例えば0.5AのVBUS電流が消費される。例えば、電池充電IC602およびCPU604などによって0.5AのVBUS電流が消費される。実施形態2においては、第2の負荷試験の際に、負荷試験電流LOAD_CURRとは別個に、例えば0.5AのVBUS電流が消費される。例えば、電池充電IC602およびCPU604などによって0.5AのVBUS電流が消費される。このため、実施形態2では、実施形態1と同様に、負荷電流を1.5Aとした負荷試験を、第2の負荷試験として行うことができる。
所定時間TosAが経過した後、LD_FET_OS信号はHレベルからLレベルに遷移する。LD_FET_OS信号がHレベルからLレベルに遷移すると、NチャネルMOSFET337のゲート電圧は速やかに下降し、負荷試験電流LOAD_CURRも速やかに下降する。LD_FET_OS信号がHレベルからLレベルに遷移すると、VTEST2_RES信号は、Hレベルにラッチされる。
図6Bは、第1の負荷試験が成功しない場合における電子機器601の動作例を説明するためのタイミングチャートである。
タイミングUSB attachにおいて、USBコネクタ390にVBUS電圧が供給されると、VB1_DET_EN信号はLレベルからHレベルに遷移する。そして、VB_COMP信号は、PチャネルMOSFET334のオン時間の分だけ遅れて電圧が安定する。
VB_COMP信号の電圧が基準電圧VtAよりも低い場合には、VB_CP_OUTA信号はHレベルとなり、VB_ERR信号はHレベルとなるが、所定時間TdlyAが経過するまではSUSPEND信号はLレベルである。すなわち、タイミングUSB attachから所定時間TdlyAが経過するまでは、SUSPEND信号はマスクされる。
タイミングUSB attachから所定時間TdlyAが経過した後、VB1_DET_DLY信号がLレベルからHレベルに遷移する。そして、LD_FET_OS信号がHレベルとなる。LD_FET_OS信号がHレベルになっている間は、SUSPEND信号はHレベルとなる。
LD_FET_OS信号がLレベルからHレベルに遷移すると、NチャネルMOSFET337のゲート電圧が緩やかに上昇し、負荷試験電流LOAD_CURRも緩やかに上昇する。ここで、VB1_DET_EN信号はHレベルであり、VB2_DET_EN信号はLレベルであるため、PチャネルMOSFET334はON状態であり、PチャネルMOSFET384はOFF状態である。このため、負荷試験電流LOAD_CURRは、例えば0.5Aに設定される。
所定時間TosAが経過する前に、VBUS電圧が降下し、VB_COMP信号の電圧が基準電圧VtAより低くなり、コンパレータ343から出力されるVB_CP_OUTA信号がHレベルとなる。そして、ORゲート349から出力されるVB_ERR信号がLレベルからHレベルに遷移し、Dフリップフロップ362のQ1端子から出力されるSUSP_LAT信号がHレベルにラッチされる。そして、LD_FET_OS信号がHレベルからLレベルに遷移し、SUSPEND信号はHレベルのまま維持される。LD_FET_OS信号がHレベルからLレベルに遷移すると、NチャネルMOSFET337のゲート電圧は速やかに下降し、負荷試験電流LOAD_CURRも速やかに下降する。
HW_LAT_OS信号はLレベルのまま維持され、CPU304は、ハードウェアの起動とソフトウェアの起動とを行わない。VTEST1_RES信号、すなわち、VB1_OK_LAT信号は、Lレベルのまま維持され、VTEST2_RES信号も、Lレベルのまま維持される。
図6Cは、第1の負荷試験が成功し、第2の負荷試験が成功しない場合における電子機器601の動作例を説明するためのタイミングチャートである。
タイミングUSB attachにおいて、USBコネクタ390にVBUS電圧が供給されると、VB1_DET_EN信号はLレベルからHレベルに遷移する。そして、VB_COMP信号は、PチャネルMOSFET334のオン時間の分だけ遅れて電圧が安定する。
VB_COMP信号の電圧が基準電圧VtAよりも低い場合には、VB_CP_OUTA信号はHレベルとなり、VB_ERR信号はHレベルとなるが、所定時間TdlyAが経過するまではSUSPEND信号はLレベルである。すなわち、タイミングUSB attachから所定時間TdlyAが経過するまでは、SUSPEND信号はマスクされる。
タイミングUSB attachから所定時間TdlyAが経過した後、VB1_DET_DLY信号がLレベルからHレベルに遷移する。そして、所定時間TosAの間、LD_FET_OS信号がHレベルとなる。LD_FET_OS信号がHレベルになっている間は、SUSPEND信号はHレベルとなる。
LD_FET_OS信号がLレベルからHレベルに遷移すると、NチャネルMOSFET337のゲート電圧が緩やかに上昇し、負荷試験電流LOAD_CURRも緩やかに上昇する。ここで、VB1_DET_EN信号はHレベルであり、VB2_DET_EN信号はLレベルであるため、PチャネルMOSFET334はON状態であり、PチャネルMOSFET384はOFF状態である。このため、負荷試験電流LOAD_CURRは、例えば0.5Aに設定される。
所定時間TosAが経過した後、LD_FET_OS信号はHレベルからLレベルに遷移し、SUSPEND信号はHレベルからLレベルに遷移する。
LD_FET_OS信号がHレベルからLレベルに遷移すると、NチャネルMOSFET337のゲート電圧は速やかに下降し、負荷試験電流LOAD_CURRも速やかに下降する。
LD_FET_OS信号がHレベルからLレベルに遷移すると、VTEST1_RES信号、すなわち、VB1_OK_LAT信号は、Hレベルにラッチされる。
VTEST1_RES信号、すなわち、VB1_OK_LAT信号がLレベルからHレベルに遷移してから所定時間TdlyBが経過した後、HW_LAT_OS信号がLレベルからHレベルに遷移する。そして、所定時間TosBの間、HW_LAT_OS信号がHレベルとなる。
HレベルのHW_LAT_OS信号が出力されている所定時間TosBのうちに、CPU304は、ハードウェアの起動とソフトウェアの起動とを行う。ハードウェアの起動とソフトウェアの起動とには時間Tbootを要する。ハードウェアの起動とソフトウェアの起動とが完了すると、CPU304は、VDDEN_OUT端子からHレベルのVDDEN_OUT信号を出力する。所定時間TosBが経過した後、HW_LAT_OS信号は、HレベルからLレベルに遷移する。
ハードウェアの起動とソフトウェアの起動とが完了したCPU304からは、この後、HレベルのVTEST2_EN信号が出力される。VTEST2_EN信号は、第2の負荷試験の制御に用いられる。
VTEST2_EN信号がLレベルからHレベルに遷移すると、VB2_DET_EN信号もLレベルからHレベルに遷移する。そして、VTEST2_EN信号がLレベルからHレベルに遷移してから所定時間TdlyCが経過した後、LD_FET_OS信号がHレベルとなる。LD_FET_OS信号がHレベルになっている間、SUSPEND信号はLレベルのまま維持される。VTEST2_EN信号がHレベルであるため、電池充電IC602は電池320をしないようにする。
LD_FET_OS信号がLレベルからHレベルに遷移すると、NチャネルMOSFET337のゲート電圧が緩やかに上昇し、負荷試験電流LOAD_CURRも緩やかに上昇する。ここで、VB1_DET_EN信号はHレベルであり、VB2_DET_EN信号はHレベルであるため、PチャネルMOSFET334はON状態であり、PチャネルMOSFET384はONである。このため、負荷試験電流LOAD_CURRは、1Aに設定される。VTEST2_EN信号がHレベルの際には、負荷試験電流LOAD_CURRとは別個に、例えば0.5AのVBUS電流が消費される。例えば、電池充電IC602およびCPU604などによって0.5AのVBUS電流が消費される。実施形態2においては、第2の負荷試験の際に、負荷試験電流LOAD_CURRとは別個に、例えば0.5AのVBUS電流が消費される。例えば、電池充電IC602およびCPU604などによって0.5AのVBUS電流が消費される。このため、実施形態2では、実施形態1と同様に、負荷電流を1.5Aとした負荷試験を、第2の負荷試験として行うことができる。
所定時間TosAが経過する前に、VBUS電圧が降下し、VB_COMP信号の電圧が基準電圧VtAよりも低くなり、コンパレータ343から出力されるVB_CP_OUTA信号はHレベルとなる。そして、ORゲート349から出力されるVB_ERR信号がLレベルからHレベルに遷移し、Dフリップフロップ362のQ1端子から出力されるSUSP_LAT信号がHレベルにラッチされる。そして、LD_FET_OS信号およびSUSPEND信号はLレベルとなり、VTEST2_RES信号がLレベルにラッチされる。
LD_FET_OS信号がHレベルからLレベルに遷移すると、NチャネルMOSFET337のゲート電圧は速やかに下降し、負荷試験電流LOAD_CURRも速やかに下降する。
このように、実施形態2においても、電池充電IC302が給電装置401から受け取る電力を制限した状態で、給電装置401の実際の給電能力を検出するための試験を行うことができる。そして、実施形態2においても、このような試験を行うことにより、給電装置401の実際の給電能力を検出することができる。
また、実施形態2においても、負荷電流の大きさが互いに異なる複数の負荷試験を行うことができる。このため、例えばUSB BCのように0.5〜1.5Aという広い範囲でVBUS電流が規定されている場合であっても、給電装置401の実際の給電能力を検出することができる。
また、実施形態2によれば、電池充電IC602が電池320を充電しないように設定した状態で第2の負荷試験を行うことができる。このため、実施形態2によれば、このような第2の負荷試験を行うことにより、電池320の充電状態に影響されることなく、給電装置401の実際の給電能力を検出することができる。
なお、本発明の実施形態は上述の実施形態2に限定されるものではない。発明の要旨を逸脱しない範囲で変更または修正された実施形態2も本発明の実施形態に含まれる。
例えば、実施形態2では、電池充電IC602と電源制御部603との間で複数の信号を用いて情報が伝達される場合を例に説明したが、これに限定されるものでない。例えば、電池充電IC302と電源制御部303との間においてシリアル伝送で情報の伝達が行われるようにしてもよい。この場合、例えば、2線式、3線式などのシリアル通信規格を用いることができる。
さらに、実施形態1では、電池充電IC602と電源制御部603とが別個に設けられている場合を例に説明したが、これに限定されるものでない。例えば、電池充電IC602と電源制御部603とを一体的に構成してもよい。
[実施形態3]
次に、図7Aおよび図7Bを参照して、実施形態3における電子機器701を説明する。なお、実施形態3における電子機器701が有する構成要素のうち、実施形態1における電子機器301と同一の構成要素については、同一の符号を付すと共にそれらの説明を省略または簡潔にする。同様に、実施形態3における電子機器701が有する構成要素のうち、実施形態2における電子機器601が有する構成要素と同一の構成要素については、同一の符号を付すと共にそれらの説明を省略または簡潔にする。
次に、図7Aおよび図7Bを参照して、実施形態3における電子機器701を説明する。なお、実施形態3における電子機器701が有する構成要素のうち、実施形態1における電子機器301と同一の構成要素については、同一の符号を付すと共にそれらの説明を省略または簡潔にする。同様に、実施形態3における電子機器701が有する構成要素のうち、実施形態2における電子機器601が有する構成要素と同一の構成要素については、同一の符号を付すと共にそれらの説明を省略または簡潔にする。
実施形態3における電子機器701は、電源制御部703の一部が、CPU604とは別個に設けられたCPU704によって構成されているものである。
図7Aおよび図7Bは、実施形態3における電子機器701の構成要素の一例を説明するためのブロック図である。図7Aおよび図7Bに示すように、電源制御部703は、CPU704を有する。CPU704は、実施形態2の電源制御部603の一部と同様の機能を実現する。
電源制御部703に電源電圧が供給されていない状態から、電源制御部703に電源電圧が供給される状態に遷移すると、電源制御部703は以下のようになる。すなわち、電源制御部703の各回路の論理は初期状態に設定され、電源制御部703の各回路の機能はネゲートされる。一方、電源制御部703に電源電圧が供給されている状態から電源制御部703に電源電圧が供給されない状態に遷移すると、電源制御部703の各回路の機能はネゲートされる。
電源制御部703は、実施形態2における電源制御部603と同様に動作できるため、電子機器701は、図5Aおよび図5Bを参照して説明した動作例と同様の動作例を実行できる。
さらに、電源制御部703を、実施形態1における電源制御部303と同様に動作できるように構成してもよい。この場合、電池充電IC602の/CHG_EN端子をCHG_TYPE_OUT端子(図1A参照)に置き換える。また、この場合、CPU604には、VTEST2_EN_OUT端子を設けない。また、この場合、抵抗器686は抵抗器386に置き換えらえる。この場合、電子機器701は、図2Aおよび図2Bを参照して説明した動作例と同様の動作例を実行できる。
このように、実施形態3によれば、電源制御部703の一部が、CPU604とは別個に設けられたCPU704によって構成されている。そして、実施形態3においても、実施形態1または実施形態2と同様に、給電装置401の実際の給電能力を判定することができる。
なお、本発明の実施形態は上述の実施形態3に限定されるものではない。発明の要旨を逸脱しない範囲で変更または修正された実施形態3も本発明の実施形態に含まれる。
[実施形態4]
実施形態1から3で説明した様々な機能、処理または方法は、パーソナルコンピュータ、マイクロコンピュータ、CPU(central processing unit)、プロセッサなどがプログラムを用いて実現することもできる。以下、実施形態4では、パーソナルコンピュータ、マイクロコンピュータ、CPU(central processing unit)、プロセッサなどを「コンピュータX」と呼ぶ。また、実施形態4では、コンピュータXを制御するためのプログラムであって、実施形態1から3で説明した様々な機能、処理または方法を実現するためのプログラムを「プログラムY」と呼ぶ。
実施形態1から3で説明した様々な機能、処理または方法は、パーソナルコンピュータ、マイクロコンピュータ、CPU(central processing unit)、プロセッサなどがプログラムを用いて実現することもできる。以下、実施形態4では、パーソナルコンピュータ、マイクロコンピュータ、CPU(central processing unit)、プロセッサなどを「コンピュータX」と呼ぶ。また、実施形態4では、コンピュータXを制御するためのプログラムであって、実施形態1から3で説明した様々な機能、処理または方法を実現するためのプログラムを「プログラムY」と呼ぶ。
実施形態1から3で説明した様々な機能、処理または方法は、コンピュータXがプログラムYを実行することによって実現される。この場合において、プログラムYは、コンピュータ読み取り可能な記憶媒体を介してコンピュータXに供給される。実施形態4におけるコンピュータ読み取り可能な記憶媒体は、ハードディスク装置、磁気記憶装置、光記憶装置、光磁気記憶装置、メモリカード、揮発性メモリ、不揮発性メモリなどの少なくとも1つを含む。実施形態4におけるコンピュータ読み取り可能な記憶媒体は、non−transitoryな記憶媒体である。
なお、本発明の実施形態は上述の実施形態4に限定されるものではない。発明の要旨を逸脱しない範囲で変更または修正された実施形態4も本発明の実施形態に含まれる。
301 電子機器
302 電池充電IC
303 電源制御部
304 CPU
320 電池
302 電池充電IC
303 電源制御部
304 CPU
320 電池
Claims (11)
- 給電装置から供給される電力を受け取るコネクタと、
前記給電装置から供給される電力を用いて電池を充電する充電手段と、
前記充電手段による前記給電装置からの電力の受け取りを制限した状態で、前記給電装置から供給される電流を負荷部に流し、前記給電装置の給電能力を試験する試験手段と
を有することを特徴とする電子機器。 - 前記コネクタは、前記給電装置から電力を受け取るための第1の端子を有し、
前記試験手段は、前記第1の端子の電圧に応じた電圧が閾値未満となった場合に、前記負荷部への電流の供給を停止させることを特徴とする請求項1に記載の電子機器。 - 前記試験手段は、第1の電流が前記給電装置から前記負荷部に供給される第1の負荷試験と、前記第1の電流とは異なる第2の電流が前記給電装置から前記負荷部に供給される第2の負荷試験と行うことを特徴とする請求項2に記載の電子機器。
- 前記第1の負荷試験は、前記充電手段をサスペンド状態に設定した状態で行われることを特徴とする請求項3に記載の電子機器。
- 前記第2の負荷試験は、前記充電手段をサスペンド状態に設定した状態で行われることを特徴とする請求項3または4に記載の電子機器。
- 前記第2の負荷試験は、前記給電装置から受け取る電力を用いて前記電池を充電しないように前記充電手段を設定した状態で行われることを特徴とする請求項3または4に記載の電子機器。
- 前記第2の負荷試験において前記給電装置から前記充電手段に供給される電流は、前記第1の負荷試験において前記給電装置から前記充電手段に供給される電流より大きいことを特徴とする請求項3から6のいずれか1項に記載の電子機器。
- 所定の制御を行う制御部をさらに有し、
前記試験手段は、前記制御部による前記給電装置からの電力の受け取りをも制限した状態で、前記給電装置の給電能力を検出するための試験を行うことを特徴とする請求項3から7のいずれか1項に記載の電子機器。 - 前記コネクタは、USB規格に準拠していることを特徴とする請求項1から8のいずれか1項に記載の電子機器。
- 給電装置から供給される電力を用いて電池を充電する充電手段によって前記給電装置から受け取られる電力を制限するステップと、
前記充電手段による前記給電装置からの電力の受け取りを制限した状態で、前記給電装置から供給される電流を負荷部に流し、前記給電装置の給電能力を試験するステップと
を有することを特徴とする制御方法。 - コンピュータに、
給電装置から供給される電力を用いて電池を充電する充電手段によって前記給電装置から受け取られる電力を制限するステップと、
前記充電手段による前記給電装置からの電力の受け取りを制限した状態で、前記給電装置から供給される電流を負荷部に流し、前記給電装置の給電能力を試験するステップと
を実行させるためのプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018015240A JP2019134596A (ja) | 2018-01-31 | 2018-01-31 | 電子機器および制御方法ならびにプログラム |
US16/256,961 US11018514B2 (en) | 2018-01-31 | 2019-01-24 | Electronic device and control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018015240A JP2019134596A (ja) | 2018-01-31 | 2018-01-31 | 電子機器および制御方法ならびにプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019134596A true JP2019134596A (ja) | 2019-08-08 |
Family
ID=67393790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018015240A Pending JP2019134596A (ja) | 2018-01-31 | 2018-01-31 | 電子機器および制御方法ならびにプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US11018514B2 (ja) |
JP (1) | JP2019134596A (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7791319B2 (en) * | 2003-02-21 | 2010-09-07 | Research In Motion Limited | Circuit and method of operation for an electrical power supply |
US8638072B2 (en) | 2011-04-01 | 2014-01-28 | Intel Corporation | Method and apparatus for managing charging current |
JP6714469B2 (ja) * | 2016-08-24 | 2020-06-24 | キヤノン株式会社 | 電子機器およびその制御方法 |
JP2018033244A (ja) * | 2016-08-24 | 2018-03-01 | キヤノン株式会社 | 電子機器およびその制御方法 |
JP6884000B2 (ja) * | 2017-02-17 | 2021-06-09 | キヤノン株式会社 | 電子機器およびその制御方法 |
-
2018
- 2018-01-31 JP JP2018015240A patent/JP2019134596A/ja active Pending
-
2019
- 2019-01-24 US US16/256,961 patent/US11018514B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11018514B2 (en) | 2021-05-25 |
US20190237983A1 (en) | 2019-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10437300B2 (en) | Electronic device and control method therefor | |
US20180241096A1 (en) | Electronic device and method thereof | |
US20180069395A1 (en) | Electronic device and method of controlling the same | |
US8970165B2 (en) | Determination circuit | |
US10658860B2 (en) | Electronic device, charger within the electronic device, and detecting method for detecting abnormal status of connector of electronic device | |
US20180062218A1 (en) | Electronic device, control method therefor and non-transitory computer-readable storage medium | |
KR20170090655A (ko) | Usb 전력 전송 장치와 이를 포함하는 시스템 | |
US20080174277A1 (en) | Charging apparatus | |
JP2010154692A (ja) | 電子機器における充電装置、電子機器及び充電方法 | |
JP2013140562A (ja) | Usbインタフェースのステータスに従って内部回路を選択するための方法および端末 | |
KR20190000690A (ko) | 전자 장치 및 그의 충전 제어 방법 | |
TW201611472A (zh) | 用於雙電源電子裝置的電源切換設備及方法 | |
JP2014056287A (ja) | 電子機器及び電子機器による電源機器の判別方法 | |
EP2893608B1 (en) | Method and system for voltage collapse protection | |
TW201246748A (en) | Battery packs, method for controlling battery cells and electronic systems thereof | |
US11489345B2 (en) | Controllers, charging cables, and systems and methods for identifying types of charging cables | |
US10996734B2 (en) | Electronic device that receives power from power supply apparatus and method thereof | |
KR20100085208A (ko) | 배터리 로딩 검출장치 및 검출방법 | |
EP3595174A2 (en) | Comparator circuit with feedback and method of operation | |
JP2019134596A (ja) | 電子機器および制御方法ならびにプログラム | |
JP6916629B2 (ja) | 電子機器および制御方法 | |
US11181958B2 (en) | Electronic device with power source control ciruitry for determining a current | |
WO2018094894A1 (zh) | 一种即插即用设备的检测电路、检测方法及终端 | |
US20240223183A1 (en) | Information processing device and information processing method | |
JP2018133977A (ja) | 電子機器および制御方法 |