JP2019125236A

JP2019125236A - 制御装置

Info

Publication number: JP2019125236A
Application number: JP2018006343A
Authority: JP
Inventors: 勇輝井手; Yuki Ide; 真大石; Makoto Oishi
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2018-01-18
Filing date: 2018-01-18
Publication date: 2019-07-25

Abstract

【課題】相互に異常監視を行なう第１，第２コンピュータを備えるものにおいて、両者が正常であるときに、第１，第２コンピュータからのデータをスムーズに切り替えながら外部に出力可能にする。【解決手段】第１，第２コンピュータからの信号が入力されるＡＮＤ回路と、ＡＮＤ回路の出力を外部に送信する第１状態と第１コンピュータの出力だけを外部に送信する第２状態と第２コンピュータの出力だけを外部に送信する第３状態とを切替可能な切替部と、を備える。さらに、ＡＮＤ回路からみた第１，第２コンピュータ側が何れも正常であるときには、切替部に第１状態にさせ、第２コンピュータ側が異常であるときには、切替部に第２状態にさせ、第１コンピュータ側が異常であるときには、切替部に前記第３状態にさせる切替制御部を備える。【選択図】図１

Description

本発明は、制御装置に関する。

従来、この種の制御装置としては、ランパルスを用いて相互に異常監視を行なう第１，第２ＣＰＵと、第１ＣＰＵからの制御データと第２ＣＰＵからの制御データとを選択して周辺回路を介して外部に出力するデータセレクタと、を備えるものが提案されている（例えば、特許文献１参照）。この制御装置では、第１，第２ＣＰＵのうちの一方のＣＰＵに異常が生じると、データセレクタは、他方のＣＰＵ（正常なＣＰＵ）からの制御データを選択して周辺回路を介して外部に出力する。

特開平１１−５３２０７号公報

上述の制御装置において、第１，第２ＣＰＵが何れも正常で、第１，第２ＣＰＵからの制御データを切り替えながら周辺回路を介して外部に出力する際には、データセレクタにより、第１ＣＰＵと周辺回路とを接続する第１状態と、第２ＣＰＵと周辺回路とを接続する第２状態と、を切り替える必要が生じる。このため、データセレクタによる第１状態と第２状態との切替の際に、第１，第２ＣＰＵからの制御データの外部への出力に遅れが生じ得る。

本発明の制御装置は、相互に異常監視を行なう第１，第２コンピュータを備えるものにおいて、両者が正常であるときに、第１，第２コンピュータからのデータをスムーズに切り替えながら外部に出力可能にすることを主目的とする。

本発明の制御装置は、上述の主目的を達成するために以下の手段を採った。

本発明の制御装置は、
相互に異常監視を行なう第１，第２コンピュータを備えると共に外部と通信を行なう制御装置であって、
前記第１，第２コンピュータからの信号が入力されるＡＮＤ回路と、
前記ＡＮＤ回路の出力を前記外部に送信する第１状態と、前記第１コンピュータの出力だけを前記外部に送信する第２状態と、前記第２コンピュータの出力だけを前記外部に送信する第３状態と、を切替可能な切替部と、
前記ＡＮＤ回路からみた前記第１，第２コンピュータ側が何れも正常であるときには、前記切替部に前記第１状態にさせ、前記第２コンピュータ側が異常であるときには、前記切替部に前記第２状態にさせ、前記第１コンピュータ側が異常であるときには、前記切替部に前記第３状態にさせる切替制御部と、
を備えることを要旨とする。

この本発明の制御装置では、第１，第２コンピュータからの信号が入力されるＡＮＤ回路と、ＡＮＤ回路の出力を外部に送信する第１状態と第１コンピュータの出力だけを外部に送信する第２状態と第２コンピュータの出力だけを外部に送信する第３状態とを切替可能な切替部と、を備える。さらに、ＡＮＤ回路からみた第１，第２コンピュータ側が正常であるときには、切替部に第１状態にさせ、第２コンピュータ側が何れも異常であるときには、切替部に第２状態にさせ、第１コンピュータ側が異常であるときには、切替部に前記第３状態にさせる切替制御部を備える。これにより、第１，第２コンピュータ側が何れも正常であるときには、第２状態と第３状態とを必要に応じて切り替えるものに比して、第１コンピュータからのデータと第２コンピュータからのデータとをスムーズに切り替えながら外部に送信することができる。また、第２コンピュータ側に異常が生じたときでも第１コンピュータからのデータを外部に送信することができ、第１コンピュータ側に異常が生じたときでも第２コンピュータからのデータを外部に送信することができる。

ここで、ＡＮＤ回路からみた第１コンピュータ側としては、第１コンピュータおよび第１コンピュータとＡＮＤ回路との第１配線が相当し、ＡＮＤ回路からみた第２コンピュータ側としては、第２コンピュータおよび第２コンピュータとＡＮＤ回路との第２配線が相当する。

こうした本発明の制御装置において、前記切替制御部は、前記第１コンピュータから前記第２コンピュータのリセット要求を受信したときには、前記切替部を前記第２状態にさせると共に前記第２コンピュータをリセットし、前記第２コンピュータから前記第１コンピュータのリセット要求を受信したときには、前記切替部を前記第３状態にさせると共に前記第１コンピュータをリセットするものとしてもよい。こうすれば、第２コンピュータのリセット時でも第１コンピュータからのデータを外部に送信することができる。また、第１コンピュータのリセット時でも第２コンピュータからのデータを外部に送信することができる。

また、本発明の制御装置において、前記第１コンピュータと前記ＡＮＤ回路との第１配線の異常を検知する第１異常検知部と、前記第２コンピュータと前記ＡＮＤ回路との第２配線の異常を検知する第２異常検知部とを更に備え、前記切替制御部は、前記第１異常検知部により前記第１配線の異常が検知されたときには、前記切替部を前記第３状態にさせ、前記第２異常検知部により前記第２配線の異常が検知されたときには、前記切替部を前記第２状態にさせるものとしてもよい。こうすれば、第１配線に異常が生じたときでも第２コンピュータからのデータを外部に送信することができる。また、第２配線に異常が生じたときでも第１コンピュータからのデータを外部に送信することができる。この場合、前記第１異常検知部は、前記第１配線の占有を第１ドミナントタイムアウト回路であり、前記第２異常検知部は、第２ドミナントタイムアウト回路であるものとしてもよい。

本発明の一実施例である制御装置としての電子制御ユニット（ＥＣＵ）２０の構成の概略を示す構成図である。セレクタ３２が第１状態のときに、第１，第２マイコン２１，２３が外部の電子制御ユニットにデータを送信する際の様子を示す説明図である。第１マイコン２１に異常が生じたときのシーケンスの一例を示すフローチャートである。第２マイコン２２に異常が生じたときのシーケンスの一例を示すフローチャートである。第１配線２５に異常が生じたときのシーケンスの一例を示すフローチャートである。第２配線２６に異常が生じたときのシーケンスの一例を示すフローチャートである。変形例の電子制御ユニット２０Ｂの構成の概略を示す構成図である。

次に、本発明を実施するための形態を実施例を用いて説明する。

図１は、本発明の一実施例である制御装置としての電子制御ユニット（ＥＣＵ）２０の構成の概略を示す構成図である。図示するように、実施例の電子制御ユニット２０は、外部の電子制御ユニット（ＣＡＮ通信線１０を介して接続される電子制御ユニット）とＣＡＮ通信を行なうものであり、第１，第２マイクロコンピュータ（以下、「マイコン」という）２１，２３と、第１，第２ドミナントタイムアウト回路２７，２８と、ＡＮＤ回路３０と、切替部としてのセレクタ３２と、セレクタコントローラ３４と、リセットコントローラ３６と、トランシーバ３８と、を備える。この電子制御ユニット２０は、モータを備える電気自動車やハイブリッド自動車などに搭載され、例えば、第１マイコン２１はメイン電子制御ユニットと通信すると共に第１モータを駆動制御するマイコンとして構成され、第２マイコン２３はメイン電子制御ユニットと通信すると共に第２モータを駆動制御するマイコンとして構成される。

第１，第２マイコン２１，２３は、それぞれ、図示しないが、ＣＰＵを中心とするマイクロプロセッサとして構成されており、ＣＰＵに加えて、処理プログラムを記憶するＲＯＭや、データを一時的に記憶するＲＡＭ、入出力ポート、通信ポートを備える。第１，第２マイコン２１，２３には、外部の電子制御ユニットからのデータがトランシーバ３８の受信部３８ａを介して入力され、第１，第２マイコン２１，２３からのデータは、第１，第２配線２５，２６に出力される。なお、データは、０（ドミナント）または１（レセッシブ）の２進数で入出力（送受信）される。第１，第２マイコン２１，２３が外部の電子制御ユニットから受信するデータとしては、例えば、第１，第２モータのトルク指令などを挙げることができる。また、第１，第２マイコン２１，２３から外部の電子制御ユニットに送信するデータとしては、例えば、第１，第２モータの回転数などを挙げることができる。

第１，第２マイコン２１，２３は、互いに通信可能に接続されている。また、第１，第２マイコン２１，２３は、機能ブロックとして監視部２２，２４を備える。監視部２２，２４は、ランパルス（ウォッチドッグタイマ）や演算値比較（いわゆる宿題回答やＳＵＭチェック）などにより相手側のマイコンを監視し、相手側のマイコンの異常を検知すると、相手側のマイコンのリセット要求信号をリセットコントローラ３６に出力する。第１，第２マイコン２１，２３は、リセットコントローラ３６からリセット指示信号を受けると、リセット（初期化）する。

第１ドミナントタイムアウト回路２７は、第１マイコン２１とＡＮＤ回路３０およびセレクタ３２とを接続する第１配線２５に設けられており、第１配線２５の占有を検知、具体的には、０（ドミナント）の所定ビット数（例えば５ビットなど）に相当する時間に亘る継続を検知したときに、第１配線２５に異常が生じたとして、第１異常信号をセレクタコントローラ３４に出力する。

第２ドミナントタイムアウト回路２８は、第２マイコン２３とＡＮＤ回路３０およびセレクタ３２とを接続する第２配線２６に設けられており、第２配線２６の占有を検知、具体的には、０（ドミナント）の所定ビット数（例えば５ビットなど）に相当する時間に亘る継続を検知したときに、第２配線２６に異常が生じたとして、第２異常信号をセレクタコントローラ３４に出力する。

ＡＮＤ回路３０は、入力端子が第１，第２配線２５，２６に接続されると共に出力端子がセレクタ３２に接続されており、第１，第２配線２５，２６が共に１（レセッシブ）のときには１（レセッシブ）を出力し、第１，第２配線２５，２６のうちの少なくとも１つが０（ドミナント）のときには０（ドミナント）を出力する。

セレクタ３２は、ＡＮＤ回路３０の出力端子とトランシーバ３８の送信部３８ｂとを接続する第１状態と、第１配線２５と送信部３８ｂとを接続する第２状態と、第２配線２６と送信部３８ｂとを接続する第３状態と、を切替可能に構成されている。

セレクタコントローラ３４は、リセットコントローラ３６からの第１，第２マイコン２１，２３の状態に関する信号（以下、「マイコン状態信号」という）と、第１，第２ドミナントタイムアウトからの第１，第２異常信号の有無と、に基づいてセレクタ３２を第１状態、第２状態、第３状態のうちの何れかにさせる。

リセットコントローラ３６は、第１，第２マイコン２１，２３からの第２，第１マイコン２３，２１のリセット要求信号が入力されると、第２，第１マイコン２３，２１にリセット指示信号を出力する。また、リセットコントローラ３６は、第２，第１マイコン２３，２１のリセット要求信号の有無に基づいてマイコン状態信号をセレクタコントローラ３４に出力する。マイコン状態信号は、第１，第２マイコン２１，２３が何れも正常である旨を示す信号、第１マイコン２１が異常である旨を示す信号、第２マイコン２３が異常である旨を示す信号の何れかとなる。

トランシーバ３８は、第１，第２マイコン２１，２３と外部の電子制御ユニット（ＣＡＮ通信線１０を介して接続される電子制御ユニット）との通信を司る。具体的には、トランシーバ３８は、受信部３８ａおよび送信部３８ｂを有し、外部の電子制御ユニットからのデータを受信部３８ａを介して第１，第２マイコン２１，２３に送信し、セレクタ３２からのデータを送信部３８ｂを介して外部の電子制御ユニットに送信する。

こうして構成された実施例の電子制御ユニット２０では、ＡＮＤ回路３０からみた第１，第２マイコン２１，２３側が正常であるときには、セレクタコントローラ３４は、セレクタ３２に第１状態にさせる。なお、第１，第２マイコン２１，２３側が正常であるときには、第１，第２ドミナントタイムアウト回路２７，２８からセレクタコントローラ３４に第１，第２異常信号が出力されない、且つ、第１，第２マイコン２１，２３からリセットコントローラ３６に第２，第１マイコン２３，２１のリセット要求信号が出力されずにリセットコントローラ３６からセレクタコントローラ３４にマイコン状態信号として第１，第２マイコン２１，２３が何れも正常である旨を示す信号が出力される。

図２は、セレクタ３２が第１状態のときに、第１，第２マイコン２１，２３が外部の電子制御ユニットにデータを送信する際の様子を示す説明図である。図示するように、第１，第２マイコン２１，２３のうちの何れもデータを送信しないときには、第１，第２マイコン２１，２３は、第１，第２配線２５，２６を１（レセッシブ）で保持する。これにより、ＡＮＤ回路３０の出力は１で保持される。また、第１マイコン２１からデータを送信するときには、第２マイコン２３は、第２配線２６を１（レセッシブ）で保持し、第１マイコン２１は、データに基づいて第１配線２５を０（ドミナント）または１（レセッシブ）とする。これにより、ＡＮＤ回路３０の出力は、第１マイコン２１からのデータに応じた値となる。さらに、第２マイコン２３からデータを送信するときには、第１マイコン２１は、第１配線２５を１（レセッシブ）で保持し、第２マイコン２３は、データに基づいて第２配線２６を０（ドミナント）または１（レセッシブ）とする。これにより、ＡＮＤ回路３０の出力は、第２マイコン２３からのデータに応じた値となる。実施例では、第１，第２マイコン２１，２３間の通信により或いは予め定められたスケジュールにより、第１，第２マイコン２１，２３からのデータを交互にトランシーバ３８を介して外部の電子制御ユニットに送信する。

図３は、第１マイコン２１に異常が生じたときのシーケンスの一例を示すフローチャートであり、図４は、第２マイコン２３に異常が生じたときのシーケンスの一例を示すフローチャートであり、図５は、第１配線２５に異常が生じたときのシーケンスの一例を示すフローチャートであり、図６は、第２配線２６に異常が生じたときのシーケンスの一例を示すフローチャートである。以下、順に説明する。

図３に示すように、第１マイコン２１に異常が生じたときには、第２マイコン２３の監視部２４が第１マイコン２１の異常を検知し（ステップＳ１００）、第２マイコン２３がリセットコントローラ３６に第１マイコン２１のリセット要求信号を出力する（ステップＳ１１０）。リセットコントローラ３６は、第１マイコン２１のリセット要求信号が入力されると、第１マイコン２１にリセット指示信号を出力して第１マイコン２１をリセット（初期化）させると共に（ステップＳ１２０）、セレクタコントローラ３４にマイコン状態信号として第１マイコン２１が異常である旨を示す信号を出力する（ステップＳ１３０）。セレクタコントローラ３４は、マイコン状態信号として第１マイコン２１が異常である旨を示す信号が入力されると、セレクタ３２を第３状態（第２配線２６と送信部３８ｂとを接続する状態）にさせる（ステップＳ１４０）。これにより、第１マイコン２１に異常が生じたときでも、第２マイコン２３から外部の電子制御ユニットにデータを送信することができる。

図４に示すように、第２マイコン２３に異常が生じたときには、第１マイコン２１の監視部２２が第２マイコン２３の異常を検知し（ステップＳ２００）、第１マイコン２１がリセットコントローラ３６に第２マイコン２３のリセット要求信号を出力する（ステップＳ２１０）。リセットコントローラ３６は、第２マイコン２３のリセット要求信号が入力されると、第２マイコン２３にリセット指示信号を出力して第２マイコン２３をリセット（初期化）させると共に（ステップＳ２２０）、セレクタコントローラ３４にマイコン状態信号として第２マイコン２３が異常である旨を示す信号を出力する（ステップＳ２３０）。セレクタコントローラ３４は、マイコン状態信号として第２マイコン２３が異常である旨を示す信号が入力されると、セレクタ３２を第２状態（第１配線２５と送信部３８ｂとを接続する状態）にさせる（ステップＳ２４０）。これにより、第２マイコン２３に異常が生じたときでも、第１マイコン２１から外部の電子制御ユニットにデータを送信することができる。

図５に示すように、第１配線２５に異常（ドミナントが継続する異常）が生じたときには、第１ドミナントタイムアウト回路２７が、第１配線２５の異常を検知し（ステップＳ３００）、第１異常信号をセレクタコントローラ３４に出力する（ステップＳ３１０）。セレクタコントローラ３４は、第１異常信号が入力されると、セレクタ３２を第３状態（第２配線２６と送信部３８ｂとを接続する状態）にさせる。これにより、第１配線２５に異常が生じたときでも、第２マイコン２３から外部の電子制御ユニットにデータを送信することができる。

図６に示すように、第２配線２６に異常（ドミナントが継続する異常）が生じたときには、第２ドミナントタイムアウト回路２８が、第２配線２６の異常を検知し（ステップＳ４００）、第２異常信号をセレクタコントローラ３４に出力する（ステップＳ４１０）。セレクタコントローラ３４は、第２異常信号が入力されると、セレクタ３２を第２状態（第１配線２５と送信部３８ｂとを接続する状態）にさせる。これにより、第２配線２６に異常が生じたときでも、第１マイコン２１から外部の電子制御ユニットにデータを送信することができる。

以上説明した実施例の電子制御ユニット２０では、第１，第２マイコン２１，２３に第１，第２配線２５，２６を介して入力端子が接続されたＡＮＤ回路３０と、ＡＮＤ回路３０の出力端子とトランシーバ３８の送信部３８ｂとを接続する第１状態、第１配線２５と送信部３８ｂとを接続する第２状態、第２配線２６と送信部３８ｂとを接続する第３状態を切替可能なセレクタ３２と、セレクタ３２を制御するセレクタコントローラ３４と、を備える。そして、セレクタコントローラ３４は、ＡＮＤ回路３０からみた第１，第２マイコン２１，２３側が何れも正常であるときには、セレクタ３２を第１状態にさせ、第２マイコン２３側（第２マイコン２３や第２配線２６）が異常であるときには、セレクタ３２を第２状態にさせ、第１マイコン２１側（第１マイコン２１や第１配線２５）が異常であるときには、セレクタ３２を第３状態にさせる。これにより、ＡＮＤ回路３０からみた第１，第２マイコン２１，２３側が何れも正常であるときには、第２状態と第３状態とを必要に応じて切り替えるものに比して、第１マイコン２１からのデータと第２マイコン２３からのデータとをスムーズに切り替えながら外部に送信することができる。また、第１マイコン２１側に異常が生じたときも第２マイコン２３からのデータを外部に送信することができ、第２マイコン２３側に異常が生じたときでも第１マイコン２１からのデータを外部に送信することができる。

実施例の電子制御ユニット２０では、第１，第２ドミナントタイムアウト回路２７，２８を備えるものとした。しかし、第１，第２ドミナントタイムアウト回路２７，２８を備えないものとしてもよい。また、図７の変形例の電子制御ユニット２０Ｂに示すように、第１，第２ドミナントタイムアウト回路２７，２８に代えて、第１，第２通信監視部２７Ｂ，２８Ｂを備えるものとしてもよい。ここで、第１，第２通信監視部２７Ｂ，２８Ｂは、第１，第２マイコン２１，２３からのデータ（通信データ）の通信内容や通信周期を監視し、異常を検知したときに、第１，第２異常信号をセレクタコントローラ３４に出力する。

実施例の主要な要素と課題を解決するための手段の欄に記載した発明の主要な要素との対応関係について説明する。実施例では、第１マイコン２１が「第１コンピュータ」に相当し、第２マイコン２３が「第２コンピュータ」に相当し、ＡＮＤ回路３０が「ＡＮＤ回路」に相当し、セレクタ３２が「切替部」に相当し、セレクタコントローラ３４およびリセットコントローラ３６が「切替制御部」に相当する。

なお、実施例の主要な要素と課題を解決するための手段の欄に記載した発明の主要な要素との対応関係は、実施例が課題を解決するための手段の欄に記載した発明を実施するための形態を具体的に説明するための一例であることから、課題を解決するための手段の欄に記載した発明の要素を限定するものではない。即ち、課題を解決するための手段の欄に記載した発明についての解釈はその欄の記載に基づいて行なわれるべきものであり、実施例は課題を解決するための手段の欄に記載した発明の具体的な一例に過ぎないものである。

以上、本発明を実施するための形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。

本発明は、制御装置の製造産業などに利用可能である。

１０ＣＡＮ通信線、２０電子制御ユニット、２１第１マイコン、２２，２４監視部、２３第２マイコン、２５第１配線、２６第２配線、２７第１ドミナントタイムアウト回路、２８第２ドミナントタイムアウト回路、３０ＡＮＤ回路、３２セレクタ、３４セレクタコントローラ、３６リセットコントローラ、３８トランシーバ、３８ａ受信部、３８ｂ送信部。

Claims

相互に異常監視を行なう第１，第２コンピュータを備えると共に外部と通信を行なう制御装置であって、
前記第１，第２コンピュータからの信号が入力されるＡＮＤ回路と、
前記ＡＮＤ回路の出力を前記外部に送信する第１状態と、前記第１コンピュータの出力だけを前記外部に送信する第２状態と、前記第２コンピュータの出力だけを前記外部に送信する第３状態と、を切替可能な切替部と、
前記ＡＮＤ回路からみた前記第１，第２コンピュータ側が何れも正常であるときには、前記切替部に前記第１状態にさせ、前記第２コンピュータ側が異常であるときには、前記切替部に前記第２状態にさせ、前記第１コンピュータ側が異常であるときには、前記切替部に前記第３状態にさせる切替制御部と、
を備える制御装置。