JP2019110187A - 実装装置及び実装方法 - Google Patents

実装装置及び実装方法 Download PDF

Info

Publication number
JP2019110187A
JP2019110187A JP2017241675A JP2017241675A JP2019110187A JP 2019110187 A JP2019110187 A JP 2019110187A JP 2017241675 A JP2017241675 A JP 2017241675A JP 2017241675 A JP2017241675 A JP 2017241675A JP 2019110187 A JP2019110187 A JP 2019110187A
Authority
JP
Japan
Prior art keywords
pressure bonding
semiconductor chip
substrate
temporary
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017241675A
Other languages
English (en)
Other versions
JP7023700B2 (ja
Inventor
義人 水谷
Yoshito Mizutani
義人 水谷
昇 朝日
Noboru Asahi
昇 朝日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2017241675A priority Critical patent/JP7023700B2/ja
Publication of JP2019110187A publication Critical patent/JP2019110187A/ja
Application granted granted Critical
Publication of JP7023700B2 publication Critical patent/JP7023700B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】実装全体のタクトタイムが長くなるのを抑え、半導体チップを確実に積層実装することができる実装装置及び実装方法を提供する。【解決手段】バンプ面側に予め接着剤が設けられた半導体チップを仮圧着させる仮圧着部と、前記仮圧着部で仮圧着された半導体チップをはんだ接続させる本圧着部と、を備える実装装置であって、前記本圧着部における本圧着処理時間内に、前記本圧着部で本圧着された半導体チップの接着剤を硬化させるポストキュア処理部をさらに備えるように構成する。【選択図】図1

Description

本発明は、半導体チップを実装する実装装置及び実装方法に関し、特に、仮本分離プロセスにより半導体チップを熱圧着して実装する実装装置及び実装方法に関するものである。
電子機器を構成する半導体集積デバイスは、配線パターンが形成された基板上に複数の半導体チップを実装することにより構成されている。半導体チップの実装では、2次元的な集積化から、半導体集積デバイス端末の高容量化、高速化、高密度化に対応するため、3次元的に集積化される3次元実装技術が開発されている。すなわち、複数の半導体チップを高さ方向に積層させることにより積層半導体が形成される。
この積層半導体は、例えば仮本分割プロセスにより半導体チップを熱圧着させることにより形成される。まず、図10に示す実装装置100の仮圧着部101により、配線パターンが形成された基板W上に半導体チップ(ボトムチップ104ともいう)を仮圧着させる。この仮圧着部101は、図11に示すように、各ボトムチップ104を吸着保持する仮圧着ヘッド部102と、基板Wを載置する仮圧着ステージ103とを有しており、仮圧着ヘッド部102によりボトムチップ104を基板Wの所定位置に移動させ仮圧着させる。具体的には、ボトムチップ104は、端子120を有するバンプ面105に予めNCF(Non Conductive Film)、NCP(Non Conductive Paste)等の接着剤106(熱硬化性樹脂)が塗布、又は、貼り付けされており、仮圧着ヘッド部102によりパンプ面105が基板Wと対向するように吸着保持しつつ、基板W上の所定位置にボトムチップ104を移動させる。そして、ボトムチップ104を基板W上に載置し、ボトムチップ104を基板W側に加圧しつつ所定時間(仮圧着時間)保持することにより、基板W上にボトムチップ104を仮圧着させる。すなわち、仮圧着ヘッド部102にはヒータ107が設けられており、基板W上にボトムチップ104を仮圧着時間保持することによりバンプ面105の接着剤106が加熱され所定の粘度になることにより、ボトムチップ104が基板W上に仮固定(仮圧着)される。
次に、仮圧着されたボトムチップ104を基板W上に本圧着する。実装装置100の本圧着部110は、図10、図12に示すように、基板Wを載置する本圧着ステージ111と、ボトムチップ104を加熱加圧させる本圧着ヘッド部112とを有しており、基板W上に仮圧着された複数のボトムチップ104が本圧着ヘッド部112により同時に加熱、加圧されることによりボトムチップ104が本圧着されるようになっている。すなわち、本圧着ヘッド部112にはヒータ113が設けられており、図12(a)から図12(b)に示すように、本圧着ヘッド部112を下降させて複数のボトムチップ104を基板W側に加圧しつつ加熱されることにより、バンプ面105がはんだ融点以上に加熱され、バンプのはんだ部分114が溶融し、ボトムチップ104が基板W上に実装される。
次に、基板W上に実装されたボトムチップ104上に別の半導体チップ(積層チップ115ともいう)が実装される。すなわち、ボトムチップ104と同様に、上述の仮圧着部101において、仮圧着ヘッド部102によりバンプ面116が基板Wと対向するように吸着保持された積層チップ115が、所定のボトムチップ104上に載置された後、基板W側に加圧され所定時間保持されることによりバンプ面105の接着剤106が加熱され所定の粘度になることにより、積層チップ115がボトムチップ104上に仮圧着される(図13(a))。そして、上述の本圧着部110において、図13(b)に示すように、複数の積層チップ115が本圧着ヘッド部112により同時に加熱、加圧されることにより、積層チップ115のバンプ面105がはんだ融点以上に加熱され積層チップ115がボトムチップ104上に本圧着される。なお、積層チップ115は、半導体チップ1枚で構成されていても、複数枚で構成されていてもよい。このように仮本分離プロセスを経て複数の半導体チップが高さ方向に積層されることにより、基板W上に積層半導体が形成される。
特開2016−9850号公報
しかし、上述の実装装置100による実装方法では、積層半導体が精度よく形成することが困難であるという問題があった。すなわち、半導体チップ(例えばボトムチップ104)が本圧着部110では、バンプ面105がはんだ溶融温度まで加熱されるため、バンプ面105の接着剤106の硬化温度よりも高い温度に加熱される。ところが、接着剤106の中には、接着剤106が硬化するまで硬化温度で所定時間保持を要するものが存在しており、はんだ114の溶融により電気的接続が完了しただけでは接着剤106が完全には硬化していない場合がある。このような状態で積層半導体を形成する際、半導体チップ(ボトムチップ104)上に別の半導体チップ(積層チップ115)を本圧着すると、本圧着ヘッド部112による加圧力で接着剤106が変形し、端子120自体が損傷する虞がある。特に、基板W上に圧着されるボトムチップ104としてコントロールチップ、積層チップ115としてメモリチップを圧着する場合、ボトムチップ104のバンプ密度が積層チップ115のバンプ密度より小さいため、ボトムチップ104のバンプそれぞれが受ける本圧着ヘッド部112の加圧力が大きくなり、積層チップ115の本圧着部110において端子120が損傷する傾向が顕著であった。
一方、ボトムチップ104の本圧着部110で接着剤106が硬化するまで硬化温度で保持させることも考えられる。ところが、本圧着部110ではんだ114の溶融によるバンプの電気的接続が完了しているにもかかわらず、さらに接着剤106が硬化まで加熱保持すると、本圧着部110における本圧着時間が長くなり、実装全体のタクトタイムが長くなってしまうという問題があった。
本発明は、上記の問題点を鑑みてなされたものであり、実装全体のタクトタイムが長くなるのを抑え、半導体チップを確実に積層実装することができる実装装置及び実装方法を提供することを目的としている。
上記課題を解決するために本発明の実装装置は、バンプ面側に予め接着剤が設けられた半導体チップを仮圧着させる仮圧着部と、前記仮圧着部で仮圧着された半導体チップをはんだ接続させる本圧着部と、を備える実装装置であって、前記本圧着部における本圧着処理時間内に、前記本圧着部で本圧着された半導体チップの接着剤を硬化させるポストキュア処理部をさらに備えることを特徴としている。
上記実装装置によれば、半導体チップの接着剤を硬化させるポストキュア処理部を備えているため、本圧着部で本圧着された半導体チップの接着剤を確実に硬化させることができる。そして、ポストキュア処理部は、本圧着処理時間内に接着剤を硬化させるため、接着剤の硬化処理を圧着処理に必要な処理時間内に行うことができる。したがって、本圧着部で本圧着処理の後、その本圧着部で接着剤を硬化させる場合に比べて、接着剤の硬化に要する時間が新たに発生することがない。よって、実装全体のタクトタイムが長くなるのを抑えて、半導体チップを確実に積層実装することができる。
また、前記半導体チップを実装する基板は、一方向に延びる帯形状を有しており、前記仮圧着部、前記本圧着部、及び、前記ポストキュア処理部がこの順で前記基板の延びる方向に配列されて設けられており、前記基板の搬送に伴って、これらが順次処理される構成にしてもよい。
この構成によれば、1枚の基板に対して、仮圧着処理、本圧着処理、ポストキュア処理を同時に行うことができる。
また、実装された半導体チップ上に別の半導体チップを実装するための仮圧着部及び本圧着部が、先に実装された半導体チップを実装するための仮圧着部及び本圧着部とは別に設けられており、ポストキュア処理部は、先に実装された半導体チップを実装するための本圧着部と、その次に実装される半導体チップを実装するための仮圧着部との間に配置されている構成としてもよい。
この構成によれば、仮圧着部、本圧着部、ポストキュア処理部を各半導体チップ毎に独立して設けられているため、半導体チップ毎にはんだ溶融温度、接着剤の硬化温度が異なる場合であっても、仮圧着部、本圧着部、ポストキュア処理部の設定温度を変えることなくそれぞれ処理することができる。
また、前記本圧着部には、半導体チップを基板側に押圧する本圧着ヘッド部が基板に対して接離動作可能に設けられており、前記ポストキュア処理部は、この本圧着ヘッド部と同調して基板に対して接離動作可能なポストキュアヘッド部を備えている構成にしてもよい。
この構成によれば、ポストキュアヘッド部が本圧着ヘッド部と同調して接離動作するため、ポストキュア処理が本圧着処理時間を超えて行われるのを抑えることができる。
また、前記ポストキュアヘッド部には、前記接着剤をはんだ融点以下に加熱するヒータが設けられている構成にしてもよい。
この構成によれば、ポストキュアヘッド部に保持された半導体チップに近いところに熱源を設けることができるため、保持された半導体チップを接着剤の硬化温度に維持しやすくなる。
また、上記課題を解決するために本発明の実装方法は、バンプ面側に予め接着剤が設けられた半導体チップを仮圧着させる仮圧着工程と、前記仮圧着部で仮圧着された半導体チップをはんだ接続させる本圧着工程と、を有する実装方法であって、前記本圧着工程における本圧着処理時間内に、前記本圧着工程で本圧着された半導体チップの接着剤を硬化させるポストキュア処理工程をさらに備えることを特徴としている。
この構成によれば、半導体チップの接着剤を硬化させるポストキュア処理工程が設けられており、このポストキュア処理工程が本圧着処理時間内に接着剤を硬化させるため、本圧着工程で接着剤の硬化処理を行う場合に比べて接着剤の硬化に要する時間が新たに発生することがない。よって、実装全体のタクトタイムが長くなるのを抑えて、半導体チップを確実に積層実装することができる。
具体的な様態としては、前記仮圧着工程と前記本圧着工程とを複数回繰り返して基板上に複数層の半導体チップを実装する実装方法であって、前記ポストキュア処理工程は、先に実装される半導体チップを実装するための本圧着工程の後、実装された半導体チップ上に実装される半導体チップを実装するための仮圧着工程の前に行われるように構成する。
本発明によれば、実装全体のタクトタイムが長くなるのを抑え、半導体チップを確実に積層実装することができる。
本発明の実装装置を概略的に示す図である。 上記実装装置の仮圧着部の要部を示す図である。 上記実装装置の本圧着部の要部を示す図であり、(a)は本圧着ヘッド部が上昇し本圧着処理前の状態を示す図であり、(b)は本圧着ヘッド部が下降し本圧着処理された状態を示す図である。 上記実装装置のポストキュア処理部の要部を示す図であり、(a)はポストキュアヘッド部が上昇しポストキュア処理前の状態を示す図であり、(b)はポストキュアヘッド部が下降しポストキュア処理された状態を示す図である。 ボトムチップ上に積層チップを仮圧着する状態を示す図である。 仮圧着された積層チップを本圧着処理する状態を示す図であり、(a)は本圧着処理前を示す図であり、(b)は本圧着処理された状態を示す図である。 本圧着された積層チップをポストキュア処理する状態を示す図であり、(a)はポストキュア処理前を示す図であり、(b)ポストキュア処理された状態を示す図である。 帯形状の基板に対して本圧着ヘッド部とポストキュアヘッド部とが同調して処理する状態を示す図であり、(a)は、上段部の半導体チップが処理される状態を示す図であり、(b)は、中段部の半導体チップが処理される状態を示す図であり、(c)は、下段部の半導体チップが処理される状態を示す図であり、(d)は、実装領域A、実装領域Bの半導体チップが処理された後の状態を示す図である。 帯形状の基板が吸着テーブルに保持された状態で仮圧着処理、本圧着処理、ポストキュア処理が順次行われる形態を示す図である。 従来の実装装置を示す図である。 従来の仮圧着部を示す図である。 従来の本圧着部を示す図であり、(a)は本圧着処理される前の状態を示す図、(b)は本圧着処理された状態を示す図である。 基板上の積層半導体を示す図であり、(a)はボトムチップ上に積層チップが仮圧着された状態を示す図であり、(b)は積層チップに本圧着処理された状態を示す図である。
本発明の実装装置に係る実施の形態を図面を用いて説明する。
図1は、実装装置の一実施形態を示す図、図2は、仮圧着部の要部を示す図、図3は、本圧着部の要部を示す図、図4は、ポストキュア処理部の要部を示す図である。この実装装置は、図1〜4に示すように、仮本分離プロセスを行うものであり、仮圧着部1と、本圧着部2と、ポストキュア処理部3とがそれぞれ一方向に並んだ状態で設けられている。
実装装置は、配線パターンが形成された基板W上に複数の半導体チップ4を積層させることにより、基板W上に積層半導体5を形成することができる。具体的には、実装装置は、半導体チップ4(例えば、ボトムチップ41)を仮圧着部1、本圧着部2、ポストキュア処理部3でそれぞれ処理することにより、ボトムチップ41を基板W上に圧着し、このボトムチップ41上に半導体チップ4(例えば、積層チップ42)を仮圧着部1、本圧着部2、ポストキュア処理部3でそれぞれ処理することにより、ボトムチップ41上に積層チップ42を圧着し、ボトムチップ41上に1つ以上の積層チップ42を圧着することにより、基板W上に積層半導体5を形成するものである。ここで、ボトムチップ41は、基板W上に圧着される半導体チップ4のことであり、積層チップ42は、先に圧着された半導体チップ4上に圧着される半導体チップ4のことである。それぞれ区別なく指す場合は、単に半導体チップ4と呼ぶことにする。
なお、本実施形態の半導体チップ4は、端子8(図2参照)を有するバンプ面を覆うように、予めNCF(Non Conductive Film)、NCP(Non Conductive Paste)等の熱効果樹脂からなる接着剤7(図2参照)が塗布、又は、貼り付けされているものとするが、これに限定されず、接着剤7が基板W側に塗布又は貼り付けられているものであってもよい。
仮圧着部1は、半導体チップ4の本圧着前に基板Wの所定位置に半導体チップ4を仮固定するためのものである。仮圧着部1は、仮圧着用基台11と、仮圧着用ステージ12と、仮圧着ヘッド部13とを有しており、仮圧着用ステージ12に載置された基板Wと、仮圧着ヘッド部13とが相対的に移動することにより、半導体チップ4を所定位置まで移動させ、その位置で半導体チップ4を仮圧着できるように構成されている。
仮圧着用ステージ12は、基板Wを保持しつつ、基板Wを所定位置に位置させるものである。仮圧着用ステージ12は、図1、図2に示すように、基板Wを保持する吸着テーブル12aと、吸着テーブル12aをX軸方向、Y軸方向、θ方向に移動させる駆動ユニット12bとを有しており、仮圧着用基台11上に駆動ユニット12bを介して吸着テーブル12aが支持されている。吸着テーブル12aは、その表面に吸引孔が形成されており、吸着テーブル12aに基板Wが載置された状態で吸引孔に吸引力を発生させると、基板Wが吸着テーブル12aの表面に吸着されて保持されるようになっている。そして、吸着テーブル12aが基板Wを保持した状態で駆動ユニット12bを駆動させることにより、基板Wを仮圧着ヘッド部13に対してX軸方向、Y軸方向、θ方向に移動させることができ、基板Wの特定位置が仮圧着ヘッド部13の直下位置に位置させることができるようになっている。
仮圧着ヘッド部13は、半導体チップ4を基板W上に仮圧着させるためのものである。仮圧着ヘッド部13は、仮圧着ヘッド本体部13aと、仮圧着用アタッチメント13bとを有しており、仮圧着用アタッチメント13bで半導体チップ4を保持し、半導体チップ4を加熱しつつ基板W側に加圧できるように構成されている。
仮圧着ヘッド本体部13aは、仮圧着用アタッチメント13bをZ軸方向に変位可能に支持するものである。仮圧着ヘッド本体部13aは、図示しないサーボモータとボールねじとを有しており、サーボモータを駆動制御することにより仮圧着用アタッチメント13bをZ軸方向に変位できるように構成されている。すなわち、仮圧着用アタッチメント13bに半導体チップ4を保持させた状態でサーボモータを駆動制御することにより、半導体チップ4を基板W上に載置し、さらに仮圧着に必要な加圧力で基板W側に加圧できるようになっている。
また、仮圧着ヘッド本体部13aには、仮圧着用ヒータ14が設けられており、仮圧着用アタッチメント13bに保持された半導体チップ4を加熱できるように構成されている。具体的には、仮圧着ヘッド本体部13aには、仮圧着用アタッチメント13bの直上部分にカートリッジヒータが内蔵されており、仮圧着用アタッチメント13bに保持された半導体チップ4が仮圧着温度となるように構成されている。すなわち、仮圧着用ヒータ14を作動させることにより、カートリッジヒータで発生した熱が伝熱され、仮圧着用アタッチメント13bを介して半導体チップ4の接着剤7が加熱される。ここで、仮圧着温度は、基板W上の半導体チップ4が位置決めできる程度に、接着剤7が粘性を有する温度であり、接着剤7が硬化する温度よりも低い温度に調節されている。そして、接着剤7が粘性を有する状態から冷却されることにより、半導体チップ4を基板W上の所定位置に仮固定することができる。
また、仮圧着用アタッチメント13bは、半導体チップ4を吸着保持するものである。仮圧着用アタッチメント13bは、仮圧着ヘッド本体部13aの先端部分に設けられており、吸着テーブル12a上の基板Wと対向するように設けられている。仮圧着用アタッチメント13bは、半導体チップ4を1つずつ吸着保持することができる。具体的には、仮圧着用アタッチメント13bの表面には吸引孔が設けられており、吸引孔に吸引力を発生させることにより半導体チップ4を仮圧着用アタッチメント13bの表面に吸着保持できるようになっている。なお、仮圧着用アタッチメント13bで吸着保持された半導体チップ4は、吸着保持された状態で仮圧着用ヒータ14からの伝熱により仮圧着温度まで加熱される。そして、仮圧着用アタッチメント13bに保持された半導体チップ4が基板W上の特定位置で仮圧着されると、吸引孔を開放することにより仮圧着後の半導体チップ4のみを基板W上に残すことができる。
本圧着部2は、半導体チップ4のバンプ面43におけるはんだ6を溶融し半導体チップ4の電気的接続を行うためのものである。本圧着部2は、図1、図3に示すように、本圧着用基台21と、本圧着用ステージ22と、本圧着ヘッド部23とを有しており、本圧着用ステージ22に載置された基板Wと、本圧着ヘッド部23とが相対的に移動することにより、本圧着の対象となる複数の半導体チップ4を同時に本圧着できるように構成されている。
本圧着用ステージ22は、基板Wを保持しつつ、基板Wを所定位置に位置させるものである。本圧着用ステージ22は、仮圧着用ステージ12同様の構成を有しており、基板Wを保持する吸着テーブル22aと、吸着テーブル22aをX軸方向、Y軸方向、θ方向に移動させる駆動ユニット22bとを有している。そして、吸着テーブル22aが吸引孔に吸引力を発生させることにより基板Wを保持した状態で駆動ユニット22bを駆動させると、本圧着ヘッド部23に対してX軸方向、Y軸方向、θ方向に基板Wを移動させることができ、基板Wの特定位置が本圧着ヘッド部23の直下位置に位置させることができるようになっている。
本圧着ヘッド部23は、半導体チップ4を基板W上に本圧着させるためのものである。本圧着ヘッド部23は、本圧着ヘッド本体部23aと、本圧着用アタッチメント23bとを有しており、複数の半導体チップ4を同時に加熱しつつ基板W側に加圧できるように構成されている。
本圧着ヘッド本体部23aは、本圧着用アタッチメント23bをZ軸方向に変位可能に支持するものである。本圧着ヘッド本体部23aは、図示しないサーボモータとボールねじとを有しており、サーボモータを駆動制御することにより本圧着用アタッチメント23bをZ軸方向に変位できるように構成されている。すなわち、サーボモータを駆動制御することにより本圧着用アタッチメント23bを基板Wに対して接離動作できるようになっている。したがって、基板W上に仮圧着された半導体チップ4に本圧着用アタッチメント23bが当接した状態でサーボモータを駆動制御することにより、本圧着に必要な加圧力で基板W側に加圧することができる。また、本圧着ヘッド本体部23aには、複数の本圧着用アタッチメント23bが設けられており、半導体チップ4に当接させる当接面25がすべて共通の高さ位置になるように設定されている。したがって、基板W上に仮圧着された複数の半導体チップ4それぞれに本圧着用アタッチメント23bが当接した状態でサーボモータを駆動制御することにより、複数の半導体チップ4に対して共通の加圧力が与えることができ、複数の半導体チップ4を同時に本圧着できるようになっている。
また、本圧着ヘッド本体部23aには、本圧着用ヒータ24が設けられており、本圧着用アタッチメント23bに当接した半導体チップ4を加熱できるように構成されている。具体的には、本圧着ヘッド本体部23aには、本圧着用アタッチメント23bの直上部分にカートリッジヒータが内蔵されており、本圧着用アタッチメント23bに保持された半導体チップ4が本圧着用温度となるように構成されている。すなわち、本圧着用ヒータ24を作動させることにより、カートリッジヒータで発生した熱が伝熱され、本圧着用アタッチメント23bを介して半導体チップ4のはんだ6が加熱される。ここで、本圧着温度は、半導体チップ4のバンプ面43に設けられるはんだ6が溶融する温度である。そして、はんだ6が溶融した後、半導体チップ4から本圧着用アタッチメント23bが離れて冷却されることにより、半導体チップ4の端子8が基板W、又は他の半導体チップ4と電気的に接続される。なお、本実施形態では、本圧着ヘッド本体部23aに本圧着用ヒータ24を備えているが、本圧着用ステージ22にヒータを備えてあってもよく、本圧着ヘッド本体部23aと本圧着用ステージ22の両方にヒータを備えるものであってもよい。
また、本圧着用アタッチメント23bは、半導体チップ4を加圧するものである。本圧着用アタッチメント23bは、本圧着ヘッド本体部23aの先端部分に設けられており、吸着テーブル22a上の基板Wと対向するように設けられている。本圧着用アタッチメント23bは、本圧着ヘッド本体部23aに複数個設けられており、同時に複数の半導体チップ4を本圧着できるようになっている。本実施形態では、本圧着用アタッチメント23bは、半導体チップ4と当接する当接面25が平坦に形成されており、各本圧着用アタッチメント23bの当接面25の高さ位置は共通に形成されている。そして、本圧着用アタッチメント23bと本圧着ヘッド本体部23aとの間には弾性部材26(例えば、ゴム部材)が設けられており、同時に本圧着する半導体チップ4のZ軸方向の僅かなばらつきを吸収できるようになっている。これにより、本圧着ヘッド部23が下降することにより、複数の半導体チップ4に本圧着用アタッチメント23bが当接し、半導体チップ4にほぼ均一な加圧力を与えることができる。また、本圧着用アタッチメント23bで加圧される半導体チップ4には、本圧着用ヒータ24からの伝熱により本圧着温度まで加熱される。したがって、基板W上に仮圧着された複数の半導体チップ4は、本圧着用アタッチメント23bで加圧されつつ加熱されることにより、半導体チップ4に設けられたバンプのはんだ6が溶融する。そして、本圧着ヘッド部23の上昇により本圧着用アタッチメント23bが半導体チップ4から離れることによりはんだ6が冷却され、半導体チップ4が下層に存在する基板W又は他の半導体チップ4と電気的に接続される。
また、ポストキュア処理部3は、本圧着後の半導体チップ4の接着剤7を硬化させるためのものである。ポストキュア処理部3は、本圧着部2に隣接して設けられており、ほぼ本圧着部2と同様の構成を有している。すなわち、ポストキュア処理部3は、図1、図4に示すように、ポストキュア用基台31と、ポストキュア用ステージ32と、ポストキュアヘッド部33とを有しており、ポストキュア用ステージ32に載置された基板Wと、複数のポストキュアヘッド部33とが相対的に移動することにより、ポストキュア処理の対象となる複数の半導体チップ4を同時に処理できるように構成されている。
ポストキュア用ステージ32は、基板Wを保持しつつ、基板Wを所定位置に位置させるものである。ポストキュア用ステージ32は、本圧着用ステージ22同様の構成を有しており、基板Wを保持する吸着テーブル32aと、吸着テーブル32aをX軸方向、Y軸方向、θ方向に移動させる駆動ユニット32bとを有している。そして、吸着テーブル32aが吸引孔に吸引力を発生させることにより基板Wを保持した状態で駆動ユニット32bを駆動させると、ポストキュアヘッド部33に対してX軸方向、Y軸方向、θ方向に基板Wを移動させることができ、基板Wの特定位置がポストキュアヘッド部33の直下位置に位置させることができるようになっている。
ポストキュアヘッド部33は、基板W上に本圧着された半導体チップ4を加熱させるためのものである。ポストキュアヘッド部33は、ポストキュアヘッド本体部33aと、ポストキュア用アタッチメント33bとを有しており、複数の半導体チップ4を同時に加熱できるように構成されている。
ポストキュアヘッド本体部33aは、ポストキュア用アタッチメント33bをZ軸方向に変位可能に支持するものである。ポストキュアヘッド本体部33aは、図示しないサーボモータとボールねじとを有しており、サーボモータを駆動制御することによりポストキュア用アタッチメント33bをZ軸方向に変位できるように構成されている。したがって、サーボモータを駆動制御することにより、ポストキュア用アタッチメント33bが、本圧着された半導体チップ4に当接する状態と、半導体チップ4から離れた状態とに変位することができる。また、ポストキュアヘッド本体部33aには、複数のポストキュア用アタッチメント33bが設けられており、半導体チップ4に当接させる当接面35がすべて共通の高さ位置になるように設定されている。したがって、サーボモータを駆動制御することにより、ポストキュアヘッド部33を下降させると、ポストキュア用アタッチメント33bそれぞれが、複数の半導体チップ4それぞれに当接できるようになっている。本実施形態では、ポストキュア用アタッチメント33bの数は、本圧着用アタッチメント23bの数と同じ数になるように構成されている。すなわち、本圧着ヘッド部23の動作回数とポストキュアヘッド部33の動作回数を共通にすれば、本圧着処理される半導体チップ数とポストキュア処理される半導体チップ数とを同じにすることができるため、ポストキュア処理を本圧着処理時間内に完了させることができる。
また、ポストキュアヘッド本体部33aには、ポストキュア用ヒータ34が設けられており、ポストキュア用アタッチメント33bに当接した半導体チップ4を加熱できるように構成されている。具体的には、ポストキュアヘッド本体部33aには、ポストキュア用アタッチメント33bの直上部分にカートリッジヒータが内蔵されており、ポストキュア用アタッチメント33bに保持された半導体チップ4がポストキュア温度となるように構成されている。すなわち、ポストキュア用ヒータ34を作動させることにより、カートリッジヒータで発生した熱が伝熱され、ポストキュア用アタッチメント33bを介して半導体チップ4の接着剤7が加熱される。ここで、ポストキュア温度は、本圧着された半導体チップ4の接着剤7を硬化させる温度であり、接着剤7として用いられる熱硬化性樹脂の硬化温度以上、はんだ溶融温度以下に設定されている。このポストキュア温度を所定時間保持することにより本圧着処理後の半導体チップ4の接着剤7を確実に硬化させることができる。なお、本実施形態では、ポストキュアヘッド本体部33aにヒータを備えているが、ポストキュア用ステージ32にヒータを備えてあってもよく、ポストキュアヘッド本体部33aとポストキュア用ステージ32の両方にヒータを備えるものであってもよい。
また、ポストキュア用アタッチメント33bは、半導体チップ4に当接し加熱するものである。ポストキュア用アタッチメント33bは、ポストキュアヘッド本体部33aの先端部分に設けられており、吸着テーブル32a上の基板Wと対向するように設けられている。ポストキュア用アタッチメント33bは、ポストキュアヘッド本体部33aに複数個設けられており、同時に複数の半導体チップ4をポストキュア処理できるようになっている。本実施形態では、ポストキュア用アタッチメント33bは、半導体チップ4と当接する当接面35が平坦に形成されており、各ポストキュア用アタッチメント33bの当接面35の高さ位置は共通に形成されている。また、ポストキュア用アタッチメント33bとポストキュアヘッド本体部33aとの間には弾性部材36が設けられており、同時に本圧着する半導体チップ4のZ方向のばらつきを吸収できるようになっている。これにより、本圧着ヘッド部23が下降することにより、複数の半導体チップ4に本圧着用アタッチメント23bが当接し、それぞれの半導体チップ4に確実に当接できるようになっている。
また、ポストキュア用アタッチメント33bに当接される半導体チップ4には、ポストキュア用ヒータ34からの伝熱によりポストキュア温度まで加熱される。したがって、基板W上に本圧着された複数の半導体チップ4は、ポストキュア用アタッチメント33bに当接しつつ加熱されることにより、半導体チップ4に設けられた接着剤7が熱硬化する。そして、ポストキュアヘッド部33の上昇によりポストキュア用アタッチメント33bが半導体チップ4から離れることにより冷却され、半導体チップ4が下層に存在する基板W又は他の半導体チップ4上に確実に固定される。
また、実装装置は、ロボットハンド等の搬送装置(不図示)を備えており、この搬送装置により、仮圧着部1、本圧着部2、ポストキュア処理部3それぞれに基板Wを受け渡しできるようになっている。すなわち、搬送装置は、基板Wを仮圧着部1に搬入し、仮圧着処理が完了すると仮圧着処理後の基板Wを受け取って本圧着部2に搬送する。そして、本圧着処理が完了すると本圧着処理後の基板Wを受け取ってポストキュア処理部3に搬送し、ポストキュア処理が完了すると再度、仮圧着部1に搬送するというように、基板W上に所定の積層半導体5が形成されるまで繰り返し搬送動作が行われる。
また、実装装置は、制御装置を備えており、この制御装置により、仮圧着部1、本圧着部2、ポストキュア処理部3、搬送装置が統括的に制御される。すなわち、これらの駆動ユニット12b、22b、32b、各ヒータ14、24,34が制御されることにより、位置決め、温度調節等が統括的に行われる。
次に、本実施形態の実装装置における実装動作について説明する。
まず、仮圧着工程が行われる。すなわち、基板W上に半導体チップ4(この場合、ボトムチップ41)が仮圧着される。具体的には、ロボットハンド等の搬送装置により回路パターンが形成された基板Wが仮圧着部1に搬送され、基板Wが仮圧着用ステージ12に載置される。すなわち、吸着テーブル12a上に基板Wが載置されると、基板Wが所定位置になるように位置決めされた後、吸引孔に吸引力を発生させて吸着テーブル12a上に基板Wが固定される。
そして、対象となる1枚のボトムチップ41が仮圧着ヘッド部13の仮圧着用アタッチメント13bに保持されつつ、吸着テーブル12aが移動されることにより、基板W上の特定位置(ボトムチップ仮圧着位置)が仮圧着用アタッチメント13b直下に位置するように位置決めされる(図2参照)。このとき、仮圧着用アタッチメント13bに保持されると仮圧着用ヒータ14によりボトムチップ41に伝熱され、位置決めが完了すると、仮圧着用アタッチメント13bが下降し基板W上にボトムチップ41が載置される。そして、加熱が開始され、所定の仮圧着時間、基板W側に加圧される状態が保持される。すなわち、ボトムチップ41の接着剤7が仮圧着温度になるまで加熱される。そして、仮圧着時間が経過すると仮圧着用アタッチメント13bが上昇することにより、加熱により粘度上昇した接着剤7が冷却され基板W上にボトムチップ41が仮圧着される。そして、基板W上にすべてのボトムチップ41が仮圧着されると、搬送装置により基板Wが仮圧着部1から排出され、本圧着部2に搬送される。なお、本実施形態では、すべてのボトムチップ41が仮圧着される仮圧着処理の合計時間は、次工程の本圧着処理の合計時間を超えないように設定されている。
次に、本圧着工程が行われる。すなわち、基板W上のボトムチップ41に対して本圧着処理が行われる。具体的には、ボトムチップ41が仮圧着された基板Wが本圧着部2の吸着テーブル22a上に載置されると吸着保持されることにより基板Wが吸着テーブル22a上に固定される(図3参照)。
そして、本圧着ヘッド部23の本圧着用アタッチメント23bが下降することにより、本圧着用アタッチメント23bが複数のボトムチップ41に当接し、さらに下降することによりボトムチップ41を加圧しつつ、本圧着用ヒータ24により加熱される(図3(b))。すなわち、本圧着用アタッチメント23bと同数のボトムチップ41が同時に加熱加圧され、所定の本圧着時間、加熱されることによりバンプのはんだ6が溶融する。その後、本圧着用アタッチメント23bが上昇することにより溶融したはんだ6が冷却されて固化されることにより、ボトムチップ41の端子8と基板Wの回路パターンとが電気的に接続される。このように本圧着用アタッチメント23bの数と同数の基板W上のボトムチップ41が次々に本圧着される。そして、基板W上のすべてのボトムチップ41が本圧着されると、搬送装置により基板Wが本圧着部2から排出され、ポストキュア処理部3に搬送される。
次に、ポストキュア処理工程が行われる。すなわち、基板W上のボトムチップ41に対してポストキュア処理が行われる。具体的には、ボトムチップ41が本圧着された基板Wがポストキュア処理部3の吸着テーブル32a上に載置されると吸着保持されることにより基板Wが吸着テーブル32a上に固定される(図4参照)。そして、ポストキュアヘッド部33のポストキュア用アタッチメント33bが下降することにより、ポストキュア用アタッチメント33bが複数のボトムチップ41に当接し、本圧着用ヒータ24により加熱される(図4(b))。すなわち、ポストキュア用アタッチメント33bと同数のボトムチップ41が同時に加熱され、所定のポストキュア処理時間、加熱されることによりボトムチップ41の接着剤7の硬化温度まで加熱され、その状態で保持される。その後、ポストキュア用アタッチメント33bが上昇することによりボトムチップ41が基板W上に固定される。このようにして、ポストキュア用アタッチメント33bの数と同数の基板W上のボトムチップ41が次々にポストキュア処理される。そして、基板W上のすべてのボトムチップ41がポストキュア処理されると、搬送装置により基板Wがポストキュア処理部3から排出される。なお、本実施形態では、すべてのボトムチップ41がポストキュア処理される合計時間は、本圧着処理の合計時間を超えないように設定されている。すなわち、ポストキュア用アタッチメント33bの数を本圧着用アタッチメント23bの数と同じか、ポストキュア用アタッチメント33bの数を多くすることで本圧着処理の合計時間を超えないように設定することができる。これにより本圧着処理を行っている時間内に、ポストキュア処理を完了することができるため、例えば、本圧着部2で本圧着処理と、接着剤7の硬化まで行う場合に比べて、本圧着部2における処理時間を延ばす必要がなく、接着剤7の硬化に要する時間が新たに発生することがない。よって、実装全体のタクトタイムが長くなるのを抑えて接着剤7を確実に硬化させることができる。
次に、基板W上にボトムチップ41上に積層チップ42を実装するため、ボトムチップ41が圧着された基板Wが仮圧着部1に搬送される。そして、仮圧着部1でボトムチップ41上に積層チップ42が仮圧着され、続いて本圧着される(図5、図6参照)。具体的には、上述したボトムチップ41の仮圧着処理、本圧着処理と同様に行われる。ここで、ボトムチップ41と積層チップ42とでは端子8数が異なっており、通常、ボトムチップ41の方が端子8数が少ない。そのため、従来のように、ボトムチップ41上に積層チップ42を本圧着させると、ボトムチップ41の接着剤7の硬化が十分ではないため、ボトムチップ41の各端子8が本圧着部2における加圧に耐えられず、ボトムチップ41のはんだ6による接続部が損傷する現象が見られた。ところが、本実施形態では、ボトムチップ41に対してポストキュア処理部3で接着剤7が十分に硬化されるため、ボトムチップ41上に積層チップ42を本圧着してもボトムチップ41の接着剤7が本圧着部2の加圧力に耐えることができ、ボトムチップ41のはんだ6による接続部の損傷を回避することができる。そして、仮圧着及び本圧着された積層チップ42に対して、上述したポストキュア処理(図7参照)が行われることによりボトムチップ41上に積層チップ42が実装される。
このように、積層チップ42についても、上述したボトムチップ41と同様に、仮圧着部1、本圧着部2、ポストキュア処理部3を経ることにより、精度よく積層チップ42がボトムチップ41上に実装される。そして、これを繰り返すことにより、複数層の積層チップ42がボトムチップ41上に実装され、基板W上に積層半導体5が形成される。
以上より、本実施形態における実装装置及び実装方法によれば、半導体チップ4の接着剤7を硬化させるポストキュア処理部3を備えているため、本圧着部2で本圧着された半導体チップ4の接着剤7を確実に硬化させることができる。そして、ポストキュア処理部3は、本圧着処理時間内に接着剤7を硬化させるため、接着剤7の硬化処理を圧着処理に必要な処理時間内に行うことができる。したがって、本圧着部2で本圧着処理と、接着剤7の硬化まで行う場合に比べて、本圧着部2における処理時間を延ばす必要がなく、接着剤7の硬化に要する時間が新たに発生することがない。よって、実装全体のタクトタイムが長くなるのを抑えて、半導体チップ4を確実に積層実装することができる。
また、上記実施形態では、基板Wが枚葉タイプであり、仮圧着部1、本圧着部2、ポストキュア処理部3にそれぞれロボットハンド等の搬送装置によって基板Wが受け渡されることにより搬送される場合について説明したが、基板Wが一方向に延びる帯形状であって、仮圧着部1、本圧着部2、ポストキュア処理部3に基板Wの受け渡されることなく順次搬送され、それぞれ処理される構成であってもよい。すなわち、帯形状の基板Wは、図8に示すように、実装処理される複数の実装領域が基板Wの延びる方向に間欠的に配列されている。本実施形態では、紙面右側から順に、実装領域A、実装領域B、実装領域Cがこの順に設定されている。
実装装置は、図9に示すように、仮圧着部1、本圧着部2、ポストキュア処理部3が一方向に配列されて設けられており、帯形状の基板Wが載置できる共通の吸着ステージ92が基台91上に設けられている。そして、仮圧着ヘッド部13、本圧着ヘッド部23、ポストキュアヘッド部33が、実装領域A〜Cに対して所定実装位置に移動するように構成されている。そして、吸着ステージ92は、基板Wを吸着した状態で仮圧着部1、本圧着部2、ポストキュア処理部3の配列方向に移動できるように構成されている。すなわち、基板W上の実装領域A〜Cに対してそれぞれの処理が完了すると、吸着テーブル92が移動することにより基板Wを移動させ、各実装領域A〜Cに対して次の処理が行える位置に基板W全体を移動させるようになっている。
具体的には、図9(a)に示すように、基板Wにおける実装領域Aに対して仮圧着部1で仮圧着処理が完了すると、吸着ステージ92を移動させて実装領域Aを本圧着処理部に移動させる(図9(b))。このとき、実装領域Bが仮圧着部1に搬送され、実装領域Aの本圧着処理中に実装領域Bの仮圧着処理が行われる。実装領域Aに対して本圧着処理が完了すると、実装領域Aがポストキュア処理部3に搬送されてポストキュア処理が行われる(図9(c))。このとき、実装領域Bが本圧着部2に搬送され、実装領域Cが仮圧着部1に搬送されて、実装領域Aのポストキュア処理中に実装領域Bの本圧着処理、実装領域Cの仮圧着処理が行われる。このようにして、仮圧着処理、本圧着処理、ポストキュア処理の一連の実装処理が順次行われるようになっている。そして、積層半導体5を形成する場合には、ボトムチップ41のポストキュア処理が完了した後、ボトムチップ41が実装された実装領域Aが仮圧着部1に位置するまで戻りながら移動し、実装領域Aに対して再度、一連の実装処理が行われることによりボトムチップ41上に積層チップ42が実装される。これを繰り返すことにより、基板W上の実装領域A〜Cに対して積層半導体5が形成される。このような構成であれば、仮圧着処理、本圧着処理、ポストキュア処理が行われる際に基板Wを受け渡すための基板W受け渡し時間を抑えることができ、全体の実装処理のタクトタイムを抑えることができる。
また、上記実施形態では、ポストキュアヘッド部33と本圧着ヘッド部23とが独立して接離動作する例について説明したが、ポストキュアヘッド部33と本圧着ヘッド部23とが同調して接離動作させてポストキュア処理が本圧着処理時間内に完了するように構成してもよい。ここで、図8は、帯状の基板W上の実装領域に対して本圧着処理とポストキュア処理が行われる状態を示示しており、破線は本圧着ヘッド部23を示し、2点鎖線はポストキュアヘッド部33を示している。そして、処理が行われた後の半導体チップ4は有色で示している。
まず、本圧着処理が完了した実装領域Aがポストキュア処理され、仮圧着処理が完了した実装領域Bが本圧着処理される。すなわち、図8(a)に示すように、実装領域Aの上段部にポストキュアヘッド部33が位置決めされ、実装領域Bの上段部に本圧着ヘッド部23が位置決めされる。そして、ポストキュアヘッド部33と本圧着ヘッド部23とが同時に下降して、それぞれ処理が行われることにより、実装領域Aの上段部に対してポストキュア処理が完了し、実装領域Bの上段部に対して本圧着処理が完了する(図8(b))。次に、図8(b)に示すように、ポストキュアヘッド部33、本圧着ヘッド部23が、実装領域Aの中段部、実装領域Bの中段部にそれぞれ移動して処理を行うことにより、実装領域Aの中段部、実装領域Bの中段部の各処理が完了する(図8(c))。同様に、実装領域A、実装領域Bの下段部についても、同様にして処理が行われることにより、最終的に、実装領域Aのポストキュア処理が完了し、同時に実装領域Bの本圧着処理が完了する(図8(d))。これにより、装置構成的にポストキュア処理を本圧着処理時間内に完了させることができる。
また、上記実施形態では、仮圧着部1、本圧着部2、ポストキュア処理部3がそれぞれ1台ずつ配置される例について説明したが、ポストキュア処理部3の後、一連の仮圧着部1、本圧着部2、ポストキュア処理部3が1回以上繰り返して配置される構成でもよい。この構成であれば、ポストキュア処理部3で処理した後、仮圧着部1に搬送する必要がなく、基板Wを一方向に搬送することにより積層半導体5を形成することができる。
また、上記実施形態では、基板Wが吸着テーブル12a、22a、32aによりX軸方向、Y軸方向、θ方向に移動する例について説明したが、基板Wを把持する把持ユニットがX軸方向、Y軸方向、θ方向に移動し、基板Wを載置するステージが固定されている構成であってもよい。すなわち、仮圧着ヘッド部13、本圧着ヘッド部23、ポストキュアヘッド部33が、それぞれに対応するステージのZ軸上に配置されており、ステージに対してZ軸方向に移動し、半導体チップ4を基板W側に加圧できるように構成する。そして、仮圧着処理、本圧着処理、ポストキュア処理を行う場合には、把持ユニットが、基板W上の処理対象となる半導体チップ4がステージ上に移動させて位置決めし、対象となる半導体チップ4がステージ上に載置された状態で仮圧着ヘッド部13、本圧着ヘッド部23、ポストキュアヘッド部33が下降し、各処理を行うように構成してもよい。この構成において、ステージは、基板W全体を裏面から支持するものであってもよいし、処理対象となる半導体チップ4が載置された基板Wの載置領域のみを裏面から支持するものであってもよい。処理対象となる半導体チップ4の載置領域のみを裏面から支持する構成にすることにより、各処理で与えられる熱が、対象領域に隣接する位置に位置する半導体チップ4に伝熱するのを防止することができるため、対象領域に隣接する位置の半導体チップ4が処理前にもかかわらず接着剤7が硬化してしまう問題を回避することができる。
1 仮圧着部
2 本圧着部
3 ポストキュア処理部
4 半導体チップ
5 積層半導体
6 はんだ
7 接着剤
13 仮圧着ヘッド部
23 本圧着ヘッド部
33 ポストキュアヘッド部
43 バンプ面
W 基板

Claims (7)

  1. バンプ面側に予め接着剤が設けられた半導体チップを仮圧着させる仮圧着部と、
    前記仮圧着部で仮圧着された半導体チップをはんだ接続させる本圧着部と、
    を備える実装装置であって、
    前記本圧着部における本圧着処理時間内に、前記本圧着部で本圧着された半導体チップの接着剤を硬化させるポストキュア処理部をさらに備えることを特徴とする実装装置。
  2. 前記半導体チップを実装する基板は、一方向に延びる帯形状を有しており、前記仮圧着部、前記本圧着部、及び、前記ポストキュア処理部がこの順で前記基板の延びる方向に配列されて設けられており、前記基板の搬送に伴って、これらが順次処理されることを特徴とする請求項1に記載の実装装置。
  3. 実装された半導体チップ上に別の半導体チップを実装するための仮圧着部及び本圧着部が、先に実装された半導体チップを実装するための仮圧着部及び本圧着部とは別に設けられており、ポストキュア処理部は、先に実装された半導体チップを実装するための本圧着部と、その次に実装される半導体チップを実装するための仮圧着部との間に配置されていることを特徴とする請求項1または2に記載の実装装置。
  4. 前記本圧着部には、半導体チップを基板側に押圧する本圧着ヘッド部が基板に対して接離動作可能に設けられており、前記ポストキュア処理部は、この本圧着ヘッド部と同調して基板に対して接離動作可能なポストキュアヘッド部を備えていることを特徴とする請求項1〜3のいずれかに記載の実装装置。
  5. 前記ポストキュアヘッド部には、前記接着剤をはんだ融点以下に加熱するヒータが設けられていることを特徴とする請求項4に記載の実装装置。
  6. バンプ面側に予め接着剤が設けられた半導体チップを仮圧着させる仮圧着工程と、
    前記仮圧着部で仮圧着された半導体チップをはんだ接続させる本圧着工程と、
    を有する実装方法であって、
    前記本圧着工程における本圧着処理時間内に、前記本圧着工程で本圧着された半導体チップの接着剤を硬化させるポストキュア処理工程をさらに備えることを特徴とする実装方法。
  7. 前記仮圧着工程と前記本圧着工程とを複数回繰り返して基板上に複数層の半導体チップを実装する実装方法であって、
    前記ポストキュア処理工程は、先に実装される半導体チップを実装するための本圧着工程の後、実装された半導体チップ上に実装される半導体チップを実装するための仮圧着工程の前に行われることを特徴とする請求項6に記載の実装方法。
JP2017241675A 2017-12-18 2017-12-18 実装装置及び実装方法 Active JP7023700B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017241675A JP7023700B2 (ja) 2017-12-18 2017-12-18 実装装置及び実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017241675A JP7023700B2 (ja) 2017-12-18 2017-12-18 実装装置及び実装方法

Publications (2)

Publication Number Publication Date
JP2019110187A true JP2019110187A (ja) 2019-07-04
JP7023700B2 JP7023700B2 (ja) 2022-02-22

Family

ID=67180127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017241675A Active JP7023700B2 (ja) 2017-12-18 2017-12-18 実装装置及び実装方法

Country Status (1)

Country Link
JP (1) JP7023700B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011007531A1 (ja) * 2009-07-17 2011-01-20 住友ベークライト株式会社 電子部品の製造方法および電子部品
JP2011029350A (ja) * 2009-07-24 2011-02-10 Sumitomo Bakelite Co Ltd 電子部品の製造方法および電子部品
WO2013133015A1 (ja) * 2012-03-07 2013-09-12 東レ株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2016201418A (ja) * 2015-04-08 2016-12-01 積水化学工業株式会社 半導体接合用接着フィルム及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011007531A1 (ja) * 2009-07-17 2011-01-20 住友ベークライト株式会社 電子部品の製造方法および電子部品
JP2011029350A (ja) * 2009-07-24 2011-02-10 Sumitomo Bakelite Co Ltd 電子部品の製造方法および電子部品
WO2013133015A1 (ja) * 2012-03-07 2013-09-12 東レ株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2016201418A (ja) * 2015-04-08 2016-12-01 積水化学工業株式会社 半導体接合用接着フィルム及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP7023700B2 (ja) 2022-02-22

Similar Documents

Publication Publication Date Title
JP5602439B2 (ja) 加熱装置および実装体の製造方法
US10847434B2 (en) Method of manufacturing semiconductor device, and mounting apparatus
JP2011151259A (ja) 実装体の製造方法および実装装置
KR20190057114A (ko) 반도체칩의 실장 장치, 및 반도체 장치의 제조 방법
JP6234277B2 (ja) 圧着ヘッド、それを用いた実装装置および実装方法
US10568245B2 (en) Electronic-component mounting apparatus
JP2016162985A (ja) 半導体装置の製造方法
JPWO2016158935A1 (ja) 半導体装置の製造方法、半導体実装装置および半導体装置の製造方法で製造されたメモリデバイス
JP6602022B2 (ja) 実装装置および実装方法
JP6140531B2 (ja) 半導体チップ接合装置および半導体チップ接合方法
KR20200051608A (ko) 압착 헤드 및 실장 장치
JP5608829B1 (ja) 部品実装装置
KR102372519B1 (ko) 실장 장치
KR20210052774A (ko) 플립칩 본딩 장치 및 이를 이용한 플립칩 본딩 방법
JP2019110187A (ja) 実装装置及び実装方法
JP4640380B2 (ja) 半導体装置の実装方法
JP5098939B2 (ja) ボンディング装置及びボンディング方法
JP6789791B2 (ja) 半導体装置の製造装置および製造方法
JP6457400B2 (ja) 実装装置および実装方法
JP6461822B2 (ja) 半導体装置の実装方法および実装装置
JP2020074384A (ja) 実装装置および実装方法
JP2002343833A (ja) 半導体実装装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220209

R150 Certificate of patent or registration of utility model

Ref document number: 7023700

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150