JP2019092306A - 電流センスアンプ回路及びスイッチング電源装置 - Google Patents
電流センスアンプ回路及びスイッチング電源装置 Download PDFInfo
- Publication number
- JP2019092306A JP2019092306A JP2017219925A JP2017219925A JP2019092306A JP 2019092306 A JP2019092306 A JP 2019092306A JP 2017219925 A JP2017219925 A JP 2017219925A JP 2017219925 A JP2017219925 A JP 2017219925A JP 2019092306 A JP2019092306 A JP 2019092306A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- current sense
- power supply
- sense amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
入力電圧を降圧して一定の電圧を出力する電流モード制御型のスイッチング電源装置は、例えば図5に示すように構成されている(類似の技術として特許文献1、2、3)。このスイッチング電源装置は、第1ノードLXと第1電源端子1の間に接続され駆動信号φ1によってON/OFFが制御されるPMOSの第1スイッチングトランジスタMP1と、第1ノードLXと接地端子(第2電源端子)2の間に接続され駆動信号φ1と同相の駆動信号φ2によってON/OFFが制御されるNMOSの同期整流用の第2スイッチングトランジスタMN1を備える。L1は第1ノードLXと出力端子3の間に接続されたインダクタ、C1は出力端子3と接地端子2の間に接続された出力キャパシタである。
ここで、このゲインGを可変させるための一例として、図7に示す電流センスアンプ回路4Dが考えられる。この図7の電流センスアンプ回路4Dでは、抵抗R3と接地端子2の間に4個の抵抗R55〜R58を挿入接続するとともに、それらの抵抗R55〜R58を個々に短絡するスイッチSW1〜SW4を接続している。そのスイッチSW1〜SW4はトリミング設定回路6から出力する4ビットのトリム信号D1〜D4によってON/OFFが制御される。このため、抵抗R55〜R58の抵抗値を適宜設定しておけば、トリム信号D1〜D4によって16通りの抵抗値を実現できるので、ゲインGを16通りに可変することができる。
一方、図8に示す電流センスアンプ回路4Eのように、負帰還制御トランジスタMP3のドレインに直列接続した抵抗R3、R55〜R58の接続点を選択するスイッチSW11〜SW15を設けて、そのいずれか1つをトリミング設定回路6によって選択することで、そのスイッチSW11〜SW15から電流センス電圧Voを取り出すことも考えられる。この場合は、電流センス電圧Voを取り込む図示しない後段回路の入力段をハイインピーダンスに構成することで、スイッチSW11〜SW15に電流を流さないようにすることができ、スイッチSW11〜SW15のON抵抗や温度特性の影響を回避できる。しかし、分解能を高くするためにはスイッチの数が多く必要となり、半導体集積回路の専有面積が大きくなる問題がある。
また、図9に示す電流センスアンプ回路4Fのように、抵抗R3と接地端子2との間に抵抗R59を接続し、オペアンプ41の出力によって負帰還制御トランジスタMP2と同様に制御される4個の制御トランジスタMP45〜MP48のソースと電源端子1の間に抵抗R45〜R48を接続すると共に、その制御トランジスタMP45〜MP48のドレインと抵抗R3とR59の共通接続点との間に、PMOSのトリムトランジスタMP51〜MP54を接続することも考えられる。
請求項2にかかる発明は、第1電源端子に一端が接続された第1抵抗を流れる電流を該第1抵抗に発生する電圧に基づいて検出する電流センスアンプ回路において、反転入力端子が第2抵抗を介して前記第1電源端子に接続され非反転入力端子が前記第1抵抗の他端に接続されたオペアンプと、該オペアンプの出力端子にゲートが接続されソースが前記オペアンプの反転入力端子に接続されドレインが第3抵抗を介して第2電源端子に接続された負帰還制御トランジスタと、前記オペアンプの出力端子にゲートが接続されソースが第4抵抗を介して前記第1電源端子に接続された制御トランジスタと、該制御トランジスタのドレインに一端が接続されトリム信号によってON/OFFが制御されるトリムトランジスタと、該トリムトランジスタの他端に一端が接続された第5抵抗とを備え、前記第4抵抗を前記第2抵抗と同一抵抗値に設定し、前記制御トランジスタを前記負帰還制御トランジスタと同一サイズに設定し、前記第5抵抗の他端を前記第2電源端子に接続し、前記第5抵抗の前記一端から電流センス電圧を取り出すことを特徴とする。
請求項3にかかる発明は、請求項1に記載の電流センスアンプ回路において、前記第4抵抗と前記制御トランジスタと前記トリムトランジスタと前記第5抵抗の組をN組(Nは2以上の正の整数)設け、第1組の前記第5抵抗の前記他端を前記第2電源端子に接続し、第2組の前記第5抵抗の前記他端を前記第1組の前記第5抵抗の前記一端に接続し、・・・、第N組の前記第5抵抗の前記他端を第N−1組の前記第5抵抗の前記一端に接続し、前記N組の前記第5抵抗の前記一端を前記第3抵抗の前記他端に接続したことを特徴とする。
請求項4にかかる発明は、請求項2に記載の電流センスアンプ回路において、前記第4抵抗と前記制御トランジスタと前記トリムトランジスタと前記第5抵抗の組をN組(Nは2以上の正の整数)設け、第1組の前記第5抵抗の前記他端を前記第2電源端子に接続し、第2組の前記第5抵抗の前記他端を前記1組目の前記第5抵抗の前記一端に接続し、・・・、N組の前記第5抵抗の前記他端をN−1組の前記第5抵抗の前記一端に接続し、前記第N組の前記第5抵抗の前記一端を前記第N組の前記トリムトランジスタの前記他端に接続し、第N組の第5抵抗の前記一端から前記電流センス電圧を取り出すことを特徴とする。
請求項5にかかる発明は、請求項1乃至4のいずれか1つに記載の電流センスアンプ回路において、前記トリムトランジスタを、前記トリム制御信号によって切断されるヒューズに置き換えたことを特徴とする。
請求項6にかかる発明のスイッチング電源装置は、ドレインが第1ノードに接続されソースが第1電源端子に接続された第1スイッチングトランジスタと、ドレインが前記第1ノードに接続されソースが第1抵抗の他端に接続され前記第1スイッチングトランジスタと同期してON/OFFが制御される電流検出トランジスタと、ドレインが前記第1ノードに接続されソースが第2電源端子に接続され、前記第1スイッチングトランジスタと相補的にON/OFFが制御される第2スイッチングトランジスタと、前記第1ノードと出力端子の間に接続されたインダクタと、前記出力端子と前記第2電源端子の間に接続された出力キャパシタと、請求項1乃至5のいずれか1つに記載の電流センスアンプ回路と、該電流センスアンプ回路で得られる電流センス電圧と前記出力端子の出力電圧に応じて、前記第1スイッチングトランジスタ、前記電流検出トランジスタ、及び前記第2スイッチングトランジスタのON/OFFを制御する制御回路と、を備えることを特徴とする。
図1にスイッチング電源装置の本発明の第1実施例の電流センスアンプ回路4Aとその近傍の部分を示す。この電流センスアンプ回路4Aは、オペアンプ41の出力端子に対して、PMOSの負帰還制御トランジスタMP3のゲートの他に、その負帰還制御トランジスタMP3と同一サイズのPMOSの制御トランジスタMP41〜MNP44のゲートがされており、各トランジスタMP41〜MP44のソースは抵抗R2と同じ抵抗値の抵抗R41〜R44を介して入力端子1に接続されている。また、負帰還制御トランジスタMP3のドレインと接地端子2の間には抵抗R3、R51〜R54の直列回路が接続されている。また、制御トランジスタMP41〜MP44のドレインには、トリミング設定回路6から出力する4ビットのトリム信号D1〜D4によってON/OFFが設定されるスイッチとしてのPMOSのトリムトランジスタMP51〜MP54のソースが接続されている。そして、トランジスタMP51のドレインは抵抗R51,R52の共通接続点に、トランジスタMP52のドレインは抵抗R52,R53の共通接続点に、トランジスタMP53のドレインは抵抗R53,R54の共通接続点に、トランジスタMP54のドレインは抵抗R54,R3の共通接続点に、それぞれ接続されている。
となる。トランジスタMP2のソース電圧Vdは、スイッチトランジスタMP1の出力電流Iswに比例する電流であり、その比例係数をαとすると、
で表される。
のように最小変動量を設定する。そして、
のように設定しておけば、
によって、ゲインGを微調整することができる。TRIM[4:1]はトリム信号D1〜D4で決まる倍率(=0〜15のいずれか)である。
図2に本発明のスイッチング電源装置の第2実施例の電流センスアンプ回路4Bとその近傍の部分を示す。本実施例の電流センスアンプ回路4Bは、負帰還制御トランジスタMP3のドレインに抵抗R3のみを接続し、制御トランジスタM54のドレインに抵抗R51〜R54を直列接続している。トランジスタMP51〜MP54のドレインの抵抗R51〜R54に対する接続関係とその他は第1実施例と同じである。
のように、式(5)における抵抗R30がなくなった形となる。したがって、トリム信号D1〜D4が[0000]のときは、電流IS1〜IS4が流れないので、ゲインGの最低値を0とすることができる。図4にこのゲインGの微調整による電流センス電圧Voの特性を示した。
なお、以上の第1及び第2実施例の電流センスアンプ回路において、トリムトランジスタMP51〜MP54は、4ビットのトリム信号D1〜D4が“0”になることで遮断するヒューズに置き換えることができる。また、以上では、4ビットのトリム信号D1〜D4でゲインを微調整することができる例で説明したが、ビット数は任意である。さらに、第1及び第2実施例の電流センスアンプ回路はスイッチング電源装置以外の電流検出用に適用できる。
Claims (6)
- 第1電源端子に一端が接続された第1抵抗を流れる電流を該第1抵抗に発生する電圧に基づいて検出する電流センスアンプ回路において、
反転入力端子が第2抵抗を介して前記第1電源端子に接続され非反転入力端子が前記第1抵抗の他端に接続されるオペアンプと、該オペアンプの出力端子にゲートが接続されソースが前記オペアンプの反転入力端子に接続されドレインに第3抵抗の一端が接続された負帰還制御トランジスタと、前記オペアンプの出力端子にゲートが接続されソースが第4抵抗を介して前記第1電源端子に接続された制御トランジスタと、該制御トランジスタのドレインに一端が接続されトリム信号によってON/OFFが制御されるトリムトランジスタと、該トリムトランジスタの他端に一端が接続された第5抵抗とを備え、
前記第4抵抗を前記第2抵抗と同一抵抗値に設定し、前記制御トランジスタを前記負帰還制御トランジスタと同一サイズに設定し、前記第5抵抗の前記一端を前記第3抵抗の他端に接続し、前記第5抵抗の他端を前記第2電源端子に接続して、前記負帰還制御トランジスタのドレインから電流センス電圧を取り出すことを特徴とする電流センスアンプ回路。 - 第1電源端子に一端が接続された第1抵抗を流れる電流を該第1抵抗に発生する電圧に基づいて検出する電流センスアンプ回路において、
反転入力端子が第2抵抗を介して前記第1電源端子に接続され非反転入力端子が前記第1抵抗の他端に接続されたオペアンプと、該オペアンプの出力端子にゲートが接続されソースが前記オペアンプの反転入力端子に接続されドレインが第3抵抗を介して第2電源端子に接続された負帰還制御トランジスタと、前記オペアンプの出力端子にゲートが接続されソースが第4抵抗を介して前記第1電源端子に接続された制御トランジスタと、該制御トランジスタのドレインに一端が接続されトリム信号によってON/OFFが制御されるトリムトランジスタと、該トリムトランジスタの他端に一端が接続された第5抵抗とを備え、
前記第4抵抗を前記第2抵抗と同一抵抗値に設定し、前記制御トランジスタを前記負帰還制御トランジスタと同一サイズに設定し、前記第5抵抗の他端を前記第2電源端子に接続し、前記第5抵抗の前記一端から電流センス電圧を取り出すことを特徴とする電流センスアンプ回路。 - 請求項1に記載の電流センスアンプ回路において、
前記第4抵抗と前記制御トランジスタと前記トリムトランジスタと前記第5抵抗の組をN組(Nは2以上の正の整数)設け、第1組の前記第5抵抗の前記他端を前記第2電源端子に接続し、第2組の前記第5抵抗の前記他端を前記第1組の前記第5抵抗の前記一端に接続し、・・・、第N組の前記第5抵抗の前記他端を第N−1組の前記第5抵抗の前記一端に接続し、前記N組の前記第5抵抗の前記一端を前記第3抵抗の前記他端に接続したことを特徴とする電流センスアンプ回路。 - 請求項2に記載の電流センスアンプ回路において、
前記第4抵抗と前記制御トランジスタと前記トリムトランジスタと前記第5抵抗の組をN組(Nは2以上の正の整数)設け、第1組の前記第5抵抗の前記他端を前記第2電源端子に接続し、第2組の前記第5抵抗の前記他端を前記1組目の前記第5抵抗の前記一端に接続し、・・・、N組の前記第5抵抗の前記他端をN−1組の前記第5抵抗の前記一端に接続し、前記第N組の前記第5抵抗の前記一端を前記第N組の前記トリムトランジスタの前記他端に接続し、第N組の第5抵抗の前記一端から前記電流センス電圧を取り出すことを特徴とする電流センスアンプ回路。 - 請求項1乃至4のいずれか1つに記載の電流センスアンプ回路において、
前記トリムトランジスタを、前記トリム制御信号によって切断されるヒューズに置き換えたことを特徴とする電流センスアンプ回路。 - ドレインが第1ノードに接続されソースが第1電源端子に接続された第1スイッチングトランジスタと、
ドレインが前記第1ノードに接続されソースが第1抵抗の他端に接続され前記第1スイッチングトランジスタと同期してON/OFFが制御される電流検出トランジスタと、
ドレインが前記第1ノードに接続されソースが第2電源端子に接続され、前記第1スイッチングトランジスタと相補的にON/OFFが制御される第2スイッチングトランジスタと、
前記第1ノードと出力端子の間に接続されたインダクタと、
前記出力端子と前記第2電源端子の間に接続された出力キャパシタと、
請求項1乃至5のいずれか1つに記載の電流センスアンプ回路と、
該電流センスアンプ回路で得られる電流センス電圧と前記出力端子の出力電圧に応じて、前記第1スイッチングトランジスタ、前記電流検出トランジスタ、及び前記第2スイッチングトランジスタのON/OFFを制御する制御回路と、
を備えることを特徴とするスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017219925A JP6971129B2 (ja) | 2017-11-15 | 2017-11-15 | 電流センスアンプ回路及びスイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017219925A JP6971129B2 (ja) | 2017-11-15 | 2017-11-15 | 電流センスアンプ回路及びスイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019092306A true JP2019092306A (ja) | 2019-06-13 |
JP6971129B2 JP6971129B2 (ja) | 2021-11-24 |
Family
ID=66836838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017219925A Active JP6971129B2 (ja) | 2017-11-15 | 2017-11-15 | 電流センスアンプ回路及びスイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6971129B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110932698A (zh) * | 2019-12-17 | 2020-03-27 | 中晟微电子(南京)有限公司 | 一种高通滤波器的漏电流补偿电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012090499A (ja) * | 2010-10-22 | 2012-05-10 | Fuji Electric Co Ltd | パワー半導体デバイスの電流検出回路 |
JP2013156926A (ja) * | 2012-01-31 | 2013-08-15 | Seiko Instruments Inc | ボルテージレギュレータ |
JP2015012741A (ja) * | 2013-07-01 | 2015-01-19 | 新日本無線株式会社 | スイッチング電源装置 |
-
2017
- 2017-11-15 JP JP2017219925A patent/JP6971129B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012090499A (ja) * | 2010-10-22 | 2012-05-10 | Fuji Electric Co Ltd | パワー半導体デバイスの電流検出回路 |
JP2013156926A (ja) * | 2012-01-31 | 2013-08-15 | Seiko Instruments Inc | ボルテージレギュレータ |
JP2015012741A (ja) * | 2013-07-01 | 2015-01-19 | 新日本無線株式会社 | スイッチング電源装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110932698A (zh) * | 2019-12-17 | 2020-03-27 | 中晟微电子(南京)有限公司 | 一种高通滤波器的漏电流补偿电路 |
Also Published As
Publication number | Publication date |
---|---|
JP6971129B2 (ja) | 2021-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10594215B2 (en) | Circuits and methods to linearize conversion gain in a DC-DC converter | |
US10804801B2 (en) | Hysteretic current mode buck-boost control architecture having sequential switching states | |
US8368363B2 (en) | Current sensing circuit and switching regulator including the same | |
CN110620574A (zh) | 与经调节的di/dt和/或dv/dt组合地驱动功率开关的***和方法 | |
JP6316632B2 (ja) | ボルテージレギュレータ | |
JP2004516458A (ja) | 電流センシングのためのシステムおよび方法 | |
JP6205142B2 (ja) | 定電圧回路 | |
CN109845084B (zh) | 微步进控制电路、控制方法及步进电机*** | |
CN111740600B (zh) | 基于电压的开关时间自动校正 | |
JP3974477B2 (ja) | スイッチングレギュレータ及びスロープ補正回路 | |
JP4824599B2 (ja) | 三角波生成回路 | |
Kudva et al. | A switching linear regulator based on a fast-self-clocked comparator with very low probability of meta-stability and a parallel analog ripple control module | |
JP6721231B2 (ja) | 電源回路 | |
JP2018173868A (ja) | 過電流保護回路及びボルテージレギュレータ | |
JP6971129B2 (ja) | 電流センスアンプ回路及びスイッチング電源装置 | |
KR100627000B1 (ko) | 전류 감지용 연료 게이지 파워 스위치 | |
JP6253481B2 (ja) | ボルテージレギュレータ及びその製造方法 | |
CN109314464B (zh) | 基于电压的开关时间自动校正 | |
CN113394960A (zh) | 电源开关电路 | |
US10418896B2 (en) | Switching regulator including an offset enabled comparison circuit | |
JP2001333571A (ja) | 駆動信号供給回路 | |
KR101206300B1 (ko) | 디지털 직류-직류 변환기 | |
US7327126B2 (en) | Diode circuit | |
CN113454562A (zh) | 用于二进制加权分压器的补偿 | |
JP2008152690A (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20200220 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200408 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200908 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6971129 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |