JP2019087556A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2019087556A
JP2019087556A JP2017212219A JP2017212219A JP2019087556A JP 2019087556 A JP2019087556 A JP 2019087556A JP 2017212219 A JP2017212219 A JP 2017212219A JP 2017212219 A JP2017212219 A JP 2017212219A JP 2019087556 A JP2019087556 A JP 2019087556A
Authority
JP
Japan
Prior art keywords
trench
protective film
region
electric field
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017212219A
Other languages
Japanese (ja)
Other versions
JP7047331B2 (en
Inventor
鈴木　克己
Katsumi Suzuki
克己 鈴木
成雅 副島
Shigemasa Soejima
成雅 副島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017212219A priority Critical patent/JP7047331B2/en
Publication of JP2019087556A publication Critical patent/JP2019087556A/en
Application granted granted Critical
Publication of JP7047331B2 publication Critical patent/JP7047331B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

To provide a technology capable of forming an electric field relaxation region having a desired profile immediately below the bottom of a trench while suppressing the introduction of p-type impurities to the side surfaces of the trench.SOLUTION: A manufacturing method of a semiconductor device includes a trench forming step of forming a trench in a surface layer portion of a semiconductor substrate, a protective film forming step of forming a protective film on a bottom surface and a side surface of the trench and making the thickness of the protective film on the bottom surface thinner than the thickness of the protective film on the side surface, and an electric field relaxation region forming step of forming an electric field relaxation region by introducing a p-type impurity immediately below the bottom of the trench by ion implantation in a state in which the protective film remains.SELECTED DRAWING: Figure 2

Description

本明細書が開示する技術は、半導体装置の製造方法に関する。   The technology disclosed herein relates to a method of manufacturing a semiconductor device.

トレンチ型の絶縁ゲート部を備えた半導体装置では、絶縁ゲート部の底部のゲート絶縁膜に電界が集中する。特許文献１は、このような電界集中を緩和するために、トレンチ型の絶縁ゲート部の底部のゲート絶縁膜に接するようにｐ型の電界緩和領域を設ける技術を開示する。   In a semiconductor device provided with a trench type insulated gate portion, an electric field is concentrated on the gate insulating film at the bottom of the insulated gate portion. Patent Document 1 discloses a technique for providing a p-type electric field relaxation region in contact with a gate insulating film at the bottom of a trench type insulating gate portion in order to alleviate such electric field concentration.

特開２００５−１１６８２２号公報JP, 2005-116822, A

このような半導体装置では、半導体基板の表層部にトレンチを形成するトレンチ形成工程、トレンチの底面及び側面に保護膜を形成する保護膜形成工程、及び、保護膜が残存した状態で、イオン注入によってトレンチの底面直下にｐ型不純物を導入して電界緩和領域を形成する電界緩和領域形成工程、を実施することで、トレンチ型の絶縁ゲート部の底部に電界緩和領域が形成される。   In such a semiconductor device, a trench formation step of forming a trench in a surface layer portion of a semiconductor substrate, a protection film formation step of forming a protection film on the bottom and side surfaces of the trench, and ion implantation in a state where the protection film remains. An electric field relaxation region is formed at the bottom of the trench type insulating gate portion by performing the electric field relaxation region forming step of forming an electric field relaxation region by introducing a p-type impurity immediately below the bottom of the trench.

保護膜は、ｐ型不純物がトレンチの側面に導入されるのを抑制するために必要とされる。しかしながら、保護膜が形成されていても、ｐ型不純物が保護膜を超えてトレンチの側面に染み出す現象が生じ得る。このようなｐ型不純物の染み出しを抑えるためには、ｐ型不純物をイオン注入するときのイオン注入エネルギーを低くしなければならない。しかしながら、イオン注入エネルギーを低くすると、トレンチの底面直下に所望のプロファイルを有する電界緩和領域を形成することが困難となる。   The protective film is required to suppress the introduction of p-type impurities to the side surfaces of the trench. However, even if the protective film is formed, a phenomenon may occur in which the p-type impurity leaks to the side surface of the trench beyond the protective film. In order to suppress the exudation of such p-type impurities, it is necessary to lower the ion implantation energy at the time of ion implantation of p-type impurities. However, when the ion implantation energy is lowered, it becomes difficult to form an electric field relaxation region having a desired profile immediately below the bottom of the trench.

本明細書は、ｐ型不純物がトレンチの側面に導入されるのを抑制しながら、トレンチの底面直下に所望のプロファイルを有する電界緩和領域を形成することができる技術を提供する。   The present specification provides a technique capable of forming an electric field relaxation region having a desired profile immediately below the bottom of a trench while suppressing the introduction of p-type impurities to the side surfaces of the trench.

本明細書が開示する半導体装置の製造方法は、半導体基板の表層部にトレンチを形成するトレンチ形成工程と、前記トレンチの底面及び側面に保護膜を形成する工程であって、前記底面の前記保護膜の厚みが前記側面の前記保護膜の厚みよりも薄くなる、保護膜形成工程と、前記保護膜が残存した状態で、イオン注入によって前記トレンチの底面直下にｐ型不純物を導入して電界緩和領域を形成する電界緩和領域形成工程と、を備えることができる。ここで、「前記底面の前記保護膜の厚みが前記側面の前記保護膜の厚みよりも薄くなる」とは、トレンチの底面に保護膜が存在せず、トレンチの側面のみに保護膜が存在する場合も含む。この製造方法によると、トレンチの底面の保護膜の厚みが薄く形成されている（又は、トレンチの底面に保護膜が形成されていない）ので、イオン注入エネルギーを低くしても、トレンチの底面直下に所望のプロファイルを有する電界緩和領域を形成することができる。また、イオン注入エネルギーが低く抑えられることで、トレンチの側面の保護膜を超えてｐ型不純物が染み出すことが抑えられ、トレンチの側面にｐ型不純物が導入されることが抑えられる。このように、上記製造方法によると、ｐ型不純物がトレンチの側面に導入されるのを抑制しながら、トレンチの底面直下に所望のプロファイルを有する電界緩和領域を形成することができる。   A method of manufacturing a semiconductor device disclosed in this specification includes a trench forming step of forming a trench in a surface layer portion of a semiconductor substrate, and a step of forming a protective film on the bottom and side of the trench, and protecting the bottom In the protective film forming step in which the thickness of the film is smaller than the thickness of the protective film on the side surface, and in the state where the protective film remains, a p-type impurity is introduced immediately below the bottom of the trench by ion implantation And an electric field relaxation region forming step of forming a region. Here, "the thickness of the protective film on the bottom is thinner than the thickness of the protective film on the side" means that the protective film does not exist on the bottom of the trench but the protective film exists only on the side of the trench. Including the case. According to this manufacturing method, the protective film on the bottom of the trench is formed thin (or no protective film is formed on the bottom of the trench). Can form a field relaxation region having a desired profile. In addition, since the ion implantation energy is suppressed to a low level, the p-type impurity is suppressed from exuding beyond the protective film on the side surface of the trench, and the introduction of the p-type impurity on the side surface of the trench is suppressed. As described above, according to the above manufacturing method, an electric field relaxation region having a desired profile can be formed immediately below the bottom surface of the trench while suppressing the introduction of p-type impurities to the side surfaces of the trench.

半導体装置の要部断面図を模式的に示す。1 schematically shows a cross-sectional view of main parts of a semiconductor device. 半導体装置の製造方法のうちの電界緩和領域を形成する製造フローを示す。12 shows a manufacturing flow for forming an electric field relaxation region in a method of manufacturing a semiconductor device. 電界緩和領域を形成する一過程の半導体装置の要部断面図を模式的に示す。FIG. 2 schematically shows a cross-sectional view of a main part of a semiconductor device in one process of forming an electric field relaxation region; 電界緩和領域を形成する一過程の半導体装置の要部断面図を模式的に示す。FIG. 2 schematically shows a cross-sectional view of a main part of a semiconductor device in one process of forming an electric field relaxation region; 電界緩和領域を形成する一過程の半導体装置の要部断面図を模式的に示す。FIG. 2 schematically shows a cross-sectional view of a main part of a semiconductor device in one process of forming an electric field relaxation region; 電界緩和領域を形成する一過程の半導体装置の要部断面図を模式的に示す。FIG. 2 schematically shows a cross-sectional view of a main part of a semiconductor device in one process of forming an electric field relaxation region; 電界緩和領域を形成する一過程の半導体装置の要部断面図を模式的に示す。FIG. 2 schematically shows a cross-sectional view of a main part of a semiconductor device in one process of forming an electric field relaxation region; 電界緩和領域を形成する一過程の半導体装置の要部断面図を模式的に示す。FIG. 2 schematically shows a cross-sectional view of a main part of a semiconductor device in one process of forming an electric field relaxation region; 電界緩和領域を形成する一過程の半導体装置の要部断面図を模式的に示す。FIG. 2 schematically shows a cross-sectional view of a main part of a semiconductor device in one process of forming an electric field relaxation region;

図１に示されるように、半導体装置１は、ＭＯＳＦＥＴと称されるパワー半導体素子であり、半導体基板１０、半導体基板１０の裏面を被覆するドレイン電極２２、半導体基板１０の表面を被覆するソース電極２４及び半導体基板１０の表層部に設けられているトレンチ型の絶縁ゲート部３０を備える。   As shown in FIG. 1, the semiconductor device 1 is a power semiconductor element called a MOSFET, and includes a semiconductor substrate 10, a drain electrode 22 covering the back surface of the semiconductor substrate 10, and a source electrode covering the surface of the semiconductor substrate 10. 24 and a trench type insulating gate portion 30 provided in the surface layer portion of the semiconductor substrate 10.

半導体基板１０は、炭化珪素（４Ｈ−ＳｉＣ）を材料とする基板であり、ｎ+型のドレイン領域１１、ｎ-型のドリフト領域１２、ｐ型のボディ領域１３、ｐ+型のボディコンタクト領域１４、ｎ+型のソース領域１５及びｐ+型の電界緩和領域１６を有する。 The semiconductor substrate 10 is a substrate made of silicon carbide (4H-SiC), and includes an n + -type drain region 11, an n − -type drift region 12, a p-type body region 13 and a p + -type body contact region 14 has an n + -type source region 15 and a p + -type electric field relaxation region 16.

ドレイン領域１１は、半導体基板１０の裏層部に配置されており、半導体基板１０の裏面に露出する。ドレイン領域１１は、ドリフト領域１２がエピタキシャル成長するための下地基板でもある。ドレイン領域１１は、半導体基板１０の裏面を被膜するドレイン電極２２にオーミック接触する。   The drain region 11 is disposed in the back layer portion of the semiconductor substrate 10 and exposed on the back surface of the semiconductor substrate 10. The drain region 11 is also a base substrate on which the drift region 12 is epitaxially grown. The drain region 11 is in ohmic contact with the drain electrode 22 that coats the back surface of the semiconductor substrate 10.

ドリフト領域１２は、ドレイン領域１１上に設けられており、ドレイン領域１１とボディ領域１３の間に配置されている。ドリフト領域１２は、絶縁ゲート部３０の側面に接する。ドリフト領域１２は、エピタキシャル成長法を利用して、ドレイン領域１１の表面から結晶成長して形成される。   The drift region 12 is provided on the drain region 11 and disposed between the drain region 11 and the body region 13. Drift region 12 is in contact with the side surface of insulating gate portion 30. Drift region 12 is formed by crystal growth from the surface of drain region 11 using an epitaxial growth method.

ボディ領域１３は、ドリフト領域１２上に設けられており、半導体基板１０の表層部に配置されている。ボディ領域１３は、絶縁ゲート部３０の側面に接する。ボディ領域１３は、エピタキシャル成長法を利用して、ドリフト領域１２の表面から結晶成長して形成される。または、ドリフト領域１２の表層部にイオン注入法を利用して形成されてもよい。   Body region 13 is provided on drift region 12 and disposed in the surface layer portion of semiconductor substrate 10. Body region 13 is in contact with the side surface of insulating gate portion 30. Body region 13 is formed by crystal growth from the surface of drift region 12 using an epitaxial growth method. Alternatively, it may be formed in the surface layer portion of drift region 12 using an ion implantation method.

ボディコンタクト領域１４は、ボディ領域１３上に設けられており、半導体基板１０の表層部に配置されており、半導体基板１０の表面に露出する。ボディコンタクト領域１４は、イオン注入法を利用して、半導体基板１０の表層部に例えばアルミニウム又はボロンを導入して形成される。ボディコンタクト領域１４は、半導体基板１０の表面を被膜するソース電極２４にオーミック接触する。   The body contact region 14 is provided on the body region 13, disposed on the surface layer portion of the semiconductor substrate 10, and exposed to the surface of the semiconductor substrate 10. The body contact region 14 is formed by introducing, for example, aluminum or boron into the surface layer portion of the semiconductor substrate 10 using an ion implantation method. Body contact region 14 is in ohmic contact with source electrode 24 coating the surface of semiconductor substrate 10.

ソース領域１５は、ボディ領域１３上に設けられており、半導体基板１０の表層部に配置されており、半導体基板１０の表面に露出する。ソース領域１５は、ボディ領域１３によってドリフト領域１２から隔てられている。ソース領域１５は、絶縁ゲート部３０の側面に接する。ソース領域１５は、イオン注入法を利用して、半導体基板１０の表層部に例えば窒素又はリンを導入して形成される。ソース領域１５は、半導体基板１０の表面を被膜するソース電極２４にオーミック接触する。   The source region 15 is provided on the body region 13, disposed on the surface layer portion of the semiconductor substrate 10, and exposed on the surface of the semiconductor substrate 10. Source region 15 is separated from drift region 12 by body region 13. Source region 15 is in contact with the side surface of insulating gate portion 30. The source region 15 is formed by introducing, for example, nitrogen or phosphorus into the surface layer portion of the semiconductor substrate 10 using an ion implantation method. Source region 15 is in ohmic contact with source electrode 24 coating the surface of semiconductor substrate 10.

絶縁ゲート部３０は、半導体基板１０の表面から深部に向けて伸びており、ゲート絶縁膜３２及びゲート電極３４を有する。絶縁ゲート部３０は、ソース領域１５及びボディ領域１３を貫通してドリフト領域１２の一部に侵入するトレンチ３０Ｔ内に設けられている。ゲート絶縁膜３２は、トレンチ３０Ｔの底面及び側面を被覆しており、例えば酸化シリコンで形成されている。ゲート絶縁膜３２は、半導体基板１０の表層部にトレンチ３０Ｔを形成した後に、蒸着技術、ＣＶＤ、熱酸化を利用して、そのトレンチ３０Ｔの側面に選択的に堆積することで形成される。ゲート電極３４は、ゲート絶縁膜３２によってソース領域１５、ボディ領域１３及びドリフト領域１２から隔てられており、例えば不純物を高濃度に含むポリシリコンで形成されている。特に、ゲート電極３４は、ドリフト領域１２とソース領域１５の間に位置するボディ領域１３に対向しており、この対向部分に反転層を形成するように構成されている。   Insulated gate portion 30 extends from the surface of semiconductor substrate 10 toward the deep portion, and has gate insulating film 32 and gate electrode 34. Insulated gate portion 30 is provided in trench 30T penetrating source region 15 and body region 13 and penetrating a portion of drift region 12. The gate insulating film 32 covers the bottom and the side of the trench 30T, and is formed of silicon oxide, for example. The gate insulating film 32 is formed by forming the trench 30T in the surface layer portion of the semiconductor substrate 10 and selectively depositing the side surface of the trench 30T by using vapor deposition technology, CVD, and thermal oxidation. The gate electrode 34 is separated from the source region 15, the body region 13 and the drift region 12 by the gate insulating film 32, and is made of, for example, polysilicon containing an impurity at a high concentration. In particular, the gate electrode 34 faces the body region 13 located between the drift region 12 and the source region 15, and is configured to form an inversion layer in the facing portion.

電界緩和領域１６は、絶縁ゲート部３０の底部に対応して配置されており、絶縁ゲート部３０の底部のゲート絶縁膜３２とドリフト領域１２の間に配置されている。電界緩和領域１６は、絶縁ゲート部３０の底部のゲート絶縁膜３２の電界集中を緩和し、このゲート絶縁膜３２の絶縁破壊を抑制することができる。電界緩和領域１６は、電位がフローティングであってもよく、図示省略の断面でボディ領域１３に接続されていてもよい。   The electric field relaxation region 16 is disposed corresponding to the bottom of the insulating gate portion 30 and is disposed between the gate insulating film 32 at the bottom of the insulating gate portion 30 and the drift region 12. The electric field relaxation region 16 can alleviate the electric field concentration of the gate insulating film 32 at the bottom of the insulating gate portion 30, and can suppress the dielectric breakdown of the gate insulating film 32. The electric field relaxation region 16 may have a floating potential or may be connected to the body region 13 in a cross section not shown.

次に、半導体装置１の動作を説明する。ドレイン電極２２に正電圧が印加され、ソース電極２４が接地され、絶縁ゲート部３０のゲート電極３４にソース電極２４よりも正となる電圧が印加されていると、半導体装置１はオンである。このとき、絶縁ゲート部３０の側方に位置するボディ領域１３に反転層が形成され、その反転層を介してソース領域１５からドリフト領域１２に電子が注入される。これにより、ドレイン電極２２とソース電極２４が導通する。ドレイン電極２２に正電圧が印加され、ソース電極２４が接地され、絶縁ゲート部３０のゲート電極３４が接地されていると、半導体装置１はオフである。このとき、絶縁ゲート部３０の側方に位置するボディ領域１３に反転層が形成されず、電流経路が遮断される。このように、半導体装置１は、スイッチング素子として動作することができる。   Next, the operation of the semiconductor device 1 will be described. When a positive voltage is applied to the drain electrode 22, the source electrode 24 is grounded, and a voltage that is more positive than the source electrode 24 is applied to the gate electrode 34 of the insulated gate portion 30, the semiconductor device 1 is on. At this time, an inversion layer is formed in the body region 13 located to the side of the insulated gate portion 30, and electrons are injected from the source region 15 to the drift region 12 through the inversion layer. Thereby, the drain electrode 22 and the source electrode 24 conduct. When a positive voltage is applied to the drain electrode 22, the source electrode 24 is grounded, and the gate electrode 34 of the insulated gate unit 30 is grounded, the semiconductor device 1 is off. At this time, the inversion layer is not formed in the body region 13 located on the side of the insulated gate portion 30, and the current path is cut off. Thus, the semiconductor device 1 can operate as a switching element.

次に、半導体装置１の製造方法を説明する。以下では、半導体装置１の製造方法のうちの電界緩和領域１６を形成する工程を説明する。その他の工程については、既知の製造技術を利用することができる。   Next, a method of manufacturing the semiconductor device 1 will be described. Hereinafter, the process of forming the electric field relaxation region 16 in the method of manufacturing the semiconductor device 1 will be described. For other steps, known manufacturing techniques can be used.

図２に示されるように、半導体装置１の製造方法のうちの電界緩和領域を形成する方法は、半導体基板の表層部にトレンチを形成する、トレンチ形成工程（Ｓ１）、トレンチの底面及び側面に保護膜を形成する工程であって、底面の保護膜の厚みが側面の保護膜の厚みよりも薄くなる、保護膜形成工程（Ｓ２）、及び、保護膜が残存した状態で、イオン注入によってトレンチの底面直下にｐ型不純物を導入して電界緩和領域を形成する、電界緩和領域形成工程（Ｓ３）、を備える。以下、これら工程を実施する第１の製造方法（図３Ａ〜図３Ｃ）及び第２の製造方法（図４Ａ〜図４Ｄ）を説明する。   As shown in FIG. 2, the method of forming the electric field relaxation region in the method of manufacturing the semiconductor device 1 includes forming a trench in the surface layer portion of the semiconductor substrate, a trench forming step (S1), and a bottom and side of the trench. In the step of forming a protective film, the thickness of the protective film on the bottom is thinner than the thickness of the protective film on the side, the protective film forming step (S2), and the trench is formed by ion implantation with the protective film remaining. An electric field relaxation region forming step (S3) of introducing a p-type impurity immediately below the bottom surface of the n. Hereinafter, a first manufacturing method (FIGS. 3A to 3C) and a second manufacturing method (FIGS. 4A to 4D) for carrying out these steps will be described.

（第１の製造方法）
まず、図３Ａに示されるように、半導体基板１０を準備する。半導体基板１０には、ドリフト領域１２、ボディ領域１３、ボディコンタクト領域１４及びソース領域１５が形成されている。半導体基板１０は、４Ｈ−ＳｉＣであり、その表面１０ａの面方位が（０００１）面である。次に、半導体基板１０の表面１０ａ上にパターン転写したマスク４２を形成する。マスク４２の材料は、例えば酸化シリコンである。次に、異方性ドライエッチング法を利用して、そのマスク４２から露出する半導体基板１０の表面１０ａからソース領域１５及びボディ領域１３を貫通してドリフト領域１２に侵入するトレンチ３０Ｔを形成する。半導体基板１０の表面１０ａに直交する方向から観測したときに（平面視したときに）、トレンチ３０Ｔの長手方向（図３Ａの紙面奥行方向）は、＜１１−２０＞方向である。 (First manufacturing method)
First, as shown in FIG. 3A, the semiconductor substrate 10 is prepared. In the semiconductor substrate 10, a drift region 12, a body region 13, a body contact region 14 and a source region 15 are formed. The semiconductor substrate 10 is 4H-SiC, and the surface orientation of the surface 10a thereof is the (0001) plane. Next, a mask 42 is formed on the surface 10 a of the semiconductor substrate 10 by pattern transfer. The material of the mask 42 is, for example, silicon oxide. Next, using anisotropic dry etching, a trench 30T penetrating the source region 15 and the body region 13 from the surface 10a of the semiconductor substrate 10 exposed from the mask 42 and penetrating into the drift region 12 is formed. When observed from the direction orthogonal to the surface 10 a of the semiconductor substrate 10 (when viewed in plan view), the longitudinal direction of the trench 30 T (the paper surface depth direction in FIG.

次に、図３Ｂに示されるように、熱酸化法を利用して、トレンチ３０Ｔの底面及び側面に保護膜５２を形成する。この熱酸化法による保護膜５２の酸化速度には、面方位依存性が存在する。この熱酸化法では、トレンチ３０Ｔの底面（面方位が（０００１））に形成される保護膜５２の厚み５２ｂは、トレンチ３０Ｔの側面（面方位が（０−１００））に形成される保護膜５２の厚み５２ａよりも薄く形成される。例えば、酸素を含む雰囲気において半導体基板１０を１０８０℃で加熱する条件の熱酸化では、トレンチ３０Ｔの底面に形成される保護膜５２の厚み５２ｂは、トレンチ３０Ｔの側面に形成される保護膜５２の厚み５２ａの約４分の１であることが確認されている。なお、トレンチ３０Ｔの底面の面方位が（０００１）であれば（即ち、半導体基板１０の表面１０ａの面方位が（０００１）であれば）、トレンチ３０Ｔの側面の面方位はとくに限定されず、同様の酸化速度の面方位依存性に基づいて、底面に形成される保護膜５２の厚み５２ｂが側面に形成される保護膜５２の厚み５２ａよりも薄く形成される。なお、酸化速度の面方位依存性を増加させるために、熱酸化温度は１２００℃よりも低いのが望ましい。   Next, as shown in FIG. 3B, a protective film 52 is formed on the bottom and the side of the trench 30T using a thermal oxidation method. The rate of oxidation of the protective film 52 by this thermal oxidation method has surface orientation dependency. In this thermal oxidation method, the thickness 52b of the protective film 52 formed on the bottom of the trench 30T (the plane orientation is (0001)) is the protective film formed on the side of the trench 30T (the plane orientation is (0-100)) It is formed thinner than 52 thickness 52a. For example, in thermal oxidation under the condition of heating the semiconductor substrate 10 at 1080 ° C. in an atmosphere containing oxygen, the thickness 52b of the protective film 52 formed on the bottom of the trench 30T is the thickness of the protective film 52 formed on the side of the trench 30T. It has been confirmed that it is about one fourth of the thickness 52a. If the plane orientation of the bottom of trench 30T is (0001) (that is, if the plane orientation of surface 10a of semiconductor substrate 10 is (0001)), the plane orientation of the side surface of trench 30T is not particularly limited, The thickness 52b of the protective film 52 formed on the bottom is formed thinner than the thickness 52a of the protective film 52 formed on the side based on the same surface orientation dependency of the oxidation rate. The thermal oxidation temperature is desirably lower than 1200 ° C. in order to increase the surface orientation dependency of the oxidation rate.

次に、図３Ｃに示されるように、イオン注入法を利用して、半導体基板１０の表面１０ａに直交する方向からトレンチ３０Ｔの底面直下にアルミニウムイオンを導入し、電界緩和領域１６を形成する。トレンチ３０Ｔの底面を被覆する保護膜５２の厚みが薄く形成されているので、イオン注入エネルギーを低くしても、トレンチ３０Ｔの底面直下に所望のプロファイルを有する電界緩和領域１６を形成することができる。また、イオン注入エネルギーが低く抑えられることで、トレンチ３０Ｔの側面を被覆する保護膜５２を超えてアルミニウムイオンが染み出す現象（Ａｌソーク）が抑えられ、トレンチ３０Ｔの側面にアルミニウムイオンが導入されることが抑えられる。なお、トレンチ３０Ｔの側面に位置するドリフト領域１２にアルミニウムイオンが染み出すと、その部分が帯電して電子密度が低下し、半導体装置１のオン抵抗が増加することが懸念される。上記製造方法では、このようなアルミニウムイオンの染み出しが抑えられるので、半導体装置１のオン抵抗の増加が抑えられる。このように、上記製造方法によると、アルミニウムイオンがトレンチ３０Ｔの側面に導入されるのを抑制しながら、所望のプロファイルを有する電界緩和領域１６を形成することができる。その後、エッチング技術を利用して保護膜５２が除去された後に、トレンチ３０Ｔ内にゲート絶縁膜３２及びゲート電極３４が形成され、絶縁ゲート部３０が形成される。   Next, as shown in FIG. 3C, aluminum ions are introduced directly under the bottom of the trench 30T from the direction orthogonal to the surface 10a of the semiconductor substrate 10 by using ion implantation to form an electric field relaxation region 16. Since the thickness of the protective film 52 covering the bottom of the trench 30T is thin, the electric field relaxation region 16 having a desired profile can be formed immediately below the bottom of the trench 30T even when the ion implantation energy is low. . In addition, since the ion implantation energy is kept low, the phenomenon (Al soak) that aluminum ions exude over the protective film 52 covering the side surface of the trench 30T is suppressed, and the aluminum ion is introduced to the side surface of the trench 30T. Can be suppressed. When aluminum ions leak into the drift region 12 located on the side surface of the trench 30T, the portion is charged to lower the electron density, which may increase the on-resistance of the semiconductor device 1. In the above manufacturing method, such exudation of aluminum ions can be suppressed, so that the increase in the on resistance of the semiconductor device 1 can be suppressed. As described above, according to the above manufacturing method, the electric field relaxation region 16 having a desired profile can be formed while suppressing aluminum ions from being introduced into the side surface of the trench 30T. Then, after the protective film 52 is removed using an etching technique, the gate insulating film 32 and the gate electrode 34 are formed in the trench 30T, and the insulated gate portion 30 is formed.

（第２の製造方法）
まず、図４Ａに示されるように、半導体基板１０を準備する。半導体基板１０には、ドリフト領域１２、ボディ領域１３、ボディコンタクト領域１４及びソース領域１５が形成されている。半導体基板１０は、４Ｈ−ＳｉＣである。なお、半導体基板１０の表面１０ａの面方位は、特に限定されるものではない。次に、半導体基板１０の表面１０ａ上にパターン転写したマスク４４を形成する。マスク４４の材料は、例えば酸化シリコンである。次に、異方性ドライエッチング法を利用して、そのマスク４４から露出する半導体基板１０の表面１０ａからソース領域１５及びボディ領域１３を貫通してドリフト領域１２に達するトレンチ３０Ｔを形成する。 (Second manufacturing method)
First, as shown in FIG. 4A, the semiconductor substrate 10 is prepared. In the semiconductor substrate 10, a drift region 12, a body region 13, a body contact region 14 and a source region 15 are formed. The semiconductor substrate 10 is 4H-SiC. The plane orientation of the surface 10 a of the semiconductor substrate 10 is not particularly limited. Next, a mask 44 is formed on the surface 10 a of the semiconductor substrate 10 by pattern transfer. The material of the mask 44 is, for example, silicon oxide. Next, using anisotropic dry etching, a trench 30T is formed which extends from the surface 10a of the semiconductor substrate 10 exposed from the mask 44 through the source region 15 and the body region 13 to reach the drift region 12.

次に、図４Ｂに示されるように、ＣＶＤ法を利用して、トレンチ３０Ｔの底面及び側面に保護膜５４を形成する。例えば、このＣＶＤ法は、原料ガスにＴＥＯＳ（テトラエトキシシラン）を用い、減圧雰囲気でＴＥＯＳ分解温度以上に半導体基板１０を加熱して行われる。   Next, as shown in FIG. 4B, a protective film 54 is formed on the bottom and the side of the trench 30T using the CVD method. For example, this CVD method is performed using TEOS (tetraethoxysilane) as a source gas and heating the semiconductor substrate 10 above the TEOS decomposition temperature in a reduced pressure atmosphere.

次に、図４Ｃに示されるように、異方性ドライエッチング法を利用して、トレンチ３０Ｔの底面を被覆する保護膜５４を除去する。このとき、半導体基板１０の表面１０ａ上のマスク４４の一部も除去されるが、マスク４４の厚みが十分に厚いので、マスク４４は半導体基板１０の表面１０ａ上に残存することができる。この異方性ドライエッチングにより、トレンチ３０Ｔの底面には保護膜５４が存在せず、トレンチ３０Ｔの側面のみに保護膜５４が選択的に残存する。   Next, as shown in FIG. 4C, the protective film 54 covering the bottom of the trench 30T is removed using anisotropic dry etching. At this time, although a part of the mask 44 on the surface 10 a of the semiconductor substrate 10 is also removed, the mask 44 can remain on the surface 10 a of the semiconductor substrate 10 because the thickness of the mask 44 is sufficiently large. By this anisotropic dry etching, the protective film 54 does not exist on the bottom of the trench 30T, and the protective film 54 selectively remains only on the side surface of the trench 30T.

次に、図４Ｄに示されるように、イオン注入法を利用して、半導体基板１０の表面１０ａに直交する方向からトレンチ３０Ｔの底面直下にアルミニウムイオンを導入し、電界緩和領域１６を形成する。トレンチ３０Ｔの底面に保護膜５４が存在しないので、イオン注入エネルギーを低くしても、トレンチ３０Ｔの底面直下に所望のプロファイルを有する電界緩和領域１６を形成することができる。また、イオン注入エネルギーが低く抑えられることで、トレンチ３０Ｔの側面を被覆する保護膜５４を超えてアルミニウムイオンが染み出す現象（Ａｌソーク）が抑えられ、トレンチ３０Ｔの側面にアルミニウムイオンが導入されることが抑えられる。このように、上記製造方法によると、アルミニウムイオンがトレンチ３０Ｔの側面に導入されるのを抑制しながら、所望のプロファイルを有する電界緩和領域１６を形成することができる。その後、エッチング技術を利用して保護膜５４が除去された後に、トレンチ３０Ｔ内にゲート絶縁膜３２及びゲート電極３４が形成され、絶縁ゲート部３０が形成される。   Next, as shown in FIG. 4D, aluminum ions are introduced directly under the bottom of the trench 30T from the direction orthogonal to the surface 10a of the semiconductor substrate 10 using the ion implantation method to form the electric field relaxation region 16. Since the protective film 54 does not exist on the bottom of the trench 30T, the electric field relaxation region 16 having a desired profile can be formed just below the bottom of the trench 30T even if the ion implantation energy is low. In addition, since the ion implantation energy is suppressed to a low level, the phenomenon (Al soak) that aluminum ions exude over the protective film 54 covering the side surfaces of the trench 30T is suppressed, and aluminum ions are introduced to the side surfaces of the trench 30T. Can be suppressed. As described above, according to the above manufacturing method, the electric field relaxation region 16 having a desired profile can be formed while suppressing aluminum ions from being introduced into the side surface of the trench 30T. Then, after the protective film 54 is removed using an etching technique, the gate insulating film 32 and the gate electrode 34 are formed in the trench 30T, and the insulated gate portion 30 is formed.

なお、上記の第２の製造方法では、異方性ドライエッチングによってトレンチ３０Ｔの底面を被覆する保護膜５４を除去する場合を説明した。この例に代えて、異方性ドライエッチングによってトレンチ３０Ｔの底面を被覆する保護膜５４を薄膜化してもよい。この場合、トレンチ３０Ｔの底面を被覆する保護膜５４の厚みが、トレンチ３０Ｔの側面を被覆する保護膜５４の厚みよりも薄く形成される。この例でも、アルミニウムイオンがトレンチ３０Ｔの側面に導入されるのを抑制しながら、所望のプロファイルを有する電界緩和領域１６を形成することができる。   In the second manufacturing method described above, the case where the protective film 54 covering the bottom of the trench 30T is removed by anisotropic dry etching has been described. Instead of this example, the protective film 54 covering the bottom of the trench 30T may be thinned by anisotropic dry etching. In this case, the thickness of the protective film 54 covering the bottom of the trench 30T is smaller than the thickness of the protective film 54 covering the side of the trench 30T. Also in this example, the electric field relaxation region 16 having a desired profile can be formed while suppressing aluminum ions from being introduced to the side surface of the trench 30T.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   As mentioned above, although the specific example of this invention was described in detail, these are only an illustration and do not limit a claim. The art set forth in the claims includes various variations and modifications of the specific examples illustrated above. The technical elements described in the present specification or the drawings exhibit technical usefulness singly or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the techniques exemplified in the present specification or the drawings can simultaneously achieve a plurality of purposes, and achieving one of the purposes itself has technical utility.

１：半導体装置
１０：半導体基板
１１：ドレイン領域
１２：ドリフト領域
１３：ボディ領域
１４：ボディコンタクト領域
１５：ソース領域
１６：電界緩和領域
２２：ドレイン電極
２４：ソース電極
３０：絶縁ゲート部
３２：ゲート絶縁膜
３４：ゲート電極
５２，５４：保護膜 1: semiconductor device 10: semiconductor substrate 11: drain region 12: drift region 13: body region 14: body contact region 15: source region 16: electric field relaxation region 22: drain electrode 24: source electrode 30: insulated gate portion 32: gate Insulating film 34: gate electrode 52, 54: protective film

Claims (1)

半導体装置の製造方法であって、
半導体基板の表層部にトレンチを形成する、トレンチ形成工程と、
前記トレンチの底面及び側面に保護膜を形成する工程であって、前記底面の前記保護膜の厚みが前記側面の前記保護膜の厚みよりも薄くなる、保護膜形成工程と、
前記保護膜が残存した状態で、イオン注入によって前記トレンチの底面直下にｐ型不純物を導入して電界緩和領域を形成する、電界緩和領域形成工程と、を備える半導体装置の製造方法。 A method of manufacturing a semiconductor device;
A trench forming step of forming a trench in a surface layer portion of the semiconductor substrate;
Forming a protective film on the bottom and the side of the trench, wherein the thickness of the protective film on the bottom is thinner than the thickness of the protective film on the side;
An electric field relaxation region forming step of introducing a p-type impurity immediately under the bottom of the trench by ion implantation to form an electric field relaxation region in a state in which the protective film remains;
JP2017212219A 2017-11-01 2017-11-01 Manufacturing method of semiconductor device Active JP7047331B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017212219A JP7047331B2 (en) 2017-11-01 2017-11-01 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017212219A JP7047331B2 (en) 2017-11-01 2017-11-01 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2019087556A true JP2019087556A (en) 2019-06-06
JP7047331B2 JP7047331B2 (en) 2022-04-05

Family

ID=66764304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017212219A Active JP7047331B2 (en) 2017-11-01 2017-11-01 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP7047331B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015104949A1 (en) * 2014-01-10 2015-07-16 三菱電機株式会社 Silicon carbide semiconductor device and silicon carbide semiconductor device manufacturing method
JP2017174961A (en) * 2016-03-23 2017-09-28 トヨタ自動車株式会社 Method of manufacturing switching element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015104949A1 (en) * 2014-01-10 2015-07-16 三菱電機株式会社 Silicon carbide semiconductor device and silicon carbide semiconductor device manufacturing method
JP2017174961A (en) * 2016-03-23 2017-09-28 トヨタ自動車株式会社 Method of manufacturing switching element

Also Published As

Publication number Publication date
JP7047331B2 (en) 2022-04-05

Similar Documents

Publication Publication Date Title
JP6579104B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
WO2016002769A1 (en) Silicon carbide semiconductor device and production method for same
WO2012137526A1 (en) Silicon carbide semiconductor device
WO2013105353A1 (en) Semiconductor device and method of manufacturing thereof
US20130023113A1 (en) Method for manufacturing semiconductor device
WO2010038547A1 (en) Silicon carbide semiconductor device
JP6996302B2 (en) Nitride semiconductor device and its manufacturing method
JP2012243966A (en) Semiconductor device
JP5676923B2 (en) Semiconductor device manufacturing method and semiconductor device
CN103890951B (en) The method and semiconductor devices being used for producing the semiconductor devices
JP5659882B2 (en) Manufacturing method of semiconductor device
JP2018113421A (en) Method for manufacturing semiconductor device
US20150279940A1 (en) Silicon carbide semiconductor device and method for manufacturing same
US8809945B2 (en) Semiconductor device having angled trench walls
US9825125B2 (en) Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device
JP5870672B2 (en) Semiconductor device
US8765617B2 (en) Method of manufacturing semiconductor device
JP4049095B2 (en) Semiconductor device and manufacturing method thereof
WO2014002597A1 (en) Silicon carbide semiconductor device
US9806167B2 (en) Method for manufacturing silicon carbide semiconductor device
US8829605B2 (en) Semiconductor device having deep and shallow trenches
US9887270B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7047331B2 (en) Manufacturing method of semiconductor device
KR20200069047A (en) Power semiconductor device and methods of fabricating the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220307

R151 Written notification of patent or utility model registration

Ref document number: 7047331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151