JP2019079080A - 半導体装置 - Google Patents

Abstract

【課題】コントラストが改善された反射型の液晶表示装置を提供する。また、色再現性が改善された反射型の液晶表示装置を提供する。また、消費電力の低い反射型の液晶表示装置を提供する。【解決手段】反射電極の下層の導電層や絶縁層の配置を工夫して、色毎に、セルギャップを調整する。反射電極の下方に、容量素子を配置し、一方の電極を共通として、他方の電極に導電層または金属酸化物層を用い、他方の電極上の絶縁層を残すかまたは除去するかにより、セルギャップの調整が可能となる。【選択図】図２

Description

本発明の一形態は、反射型の液晶表示装置、及び該液晶表示装置を有する電子機器に関
する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発
明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション
・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発
明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明
装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例とし
て挙げることができる。

近年、スマートフォンを始めとした携帯情報端末の急速な普及に伴い、端末自体の高性
能化も急速に進んでいる。画面は大型化、高精細化の一途を辿り、画面の精細度の向上と
合わせて、表示装置の消費電力が重要視されてきている。表示装置としては、例えば液晶
素子を用いた液晶表示装置が代表的である。液晶表示装置において、行方向及び列方向に
配設された画素内には、スイッチング素子であるトランジスタと、該トランジスタと電気
的に接続された液晶素子と、該液晶素子と並列に接続された容量素子などが設けられてい
る。

上記トランジスタの半導体膜を構成する半導体材料としては、アモルファス（非晶質）
シリコン又はポリ（多結晶）シリコンなどのシリコン半導体が汎用されている。

また、半導体特性を示す金属酸化物（以下、酸化物半導体と記す。）は、トランジスタ
の半導体膜に適用できる半導体材料である。例えば、酸化亜鉛又はＩｎ−Ｇａ−Ｚｎ系酸
化物半導体を用いて、トランジスタを作製する技術が開示されている（特許文献１及び特
許文献２参照）。

特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報

携帯情報端末のようなモバイル用途においては、表示装置の低消費電力化が重要である
。透過型の液晶表示装置の消費電力は、バックライトの消費電力の占める割合が多い。そ
のため、透過型の液晶表示装置では、長時間の表示あるいは表示を繰り返すことで、急速
にバッテリーを消費し、携帯情報端末の稼働時間が短くなってしまう。バックライトを用
いない反射型の液晶表示装置は、消費電力が小さく、モバイル用途としては、適している
。しかし、反射型の液晶表示装置は、透過型の液晶表示装置に比べ、コントラストが低く
、色再現性（ＮＴＳＣ比）が悪いという欠点を有する。そのため、反射型の液晶表示装置
は、カラー表示の画質があまり重要視されない一部の端末に使用される程度である。

上記課題に鑑み、本発明の一態様は、反射型の液晶表示装置において、コントラストが
改善された表示装置を提供することを課題の一つとする。また、本発明の一態様は、反射
型の液晶表示装置において、色再現性が改善された表示装置を提供することを課題の一つ
とする。また、本発明の一態様は、反射型の液晶表示装置において、消費電力の低い表示
装置を提供することを課題の一つとする。または、本発明の一態様は、新規な表示装置を
提供することを課題の一つとする。なお、これらの課題の記載は、他の課題の存在を妨げ
るものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必
要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明
らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出
することが可能である。

反射型の液晶表示装置では、外光が偏光板（偏光フィルムともいう。）を介して液晶層
に入射し、反射電極で反射され、液晶層に戻り、再度偏光板に入射する。その際、液晶層
中での光学変調の程度により、偏光板を透過するか否かが決まり、明暗がコントロールさ
れる。ここで、最大の輝度を与える状態を明状態、最小の輝度を与える状態を暗状態、そ
の中間の状態を中間調状態とする。明状態の輝度と暗状態の輝度の比が大きいほどコント
ラストが高く、色再現性の良い表示装置となる。

反射型の液晶表示装置の場合、明状態において、光は液晶層で光学変調を受けるため、
液晶の光学定数をΔｎ、液晶層の膜厚（セルギャップともいう。）をｄ、光の波長をλと
した場合、理想的には、
Δｎ×ｄ＝λ／４ （式１）
となるときが、最も輝度が高くなる。なお、液晶の光学定数Δｎは０．０８以上０．１以
下の液晶が好ましい。

なお、Δｎの波長依存性や、配向膜による液晶への配向規制力（アンカリング力）が強
い領域が存在する場合には、適宜補正を行えばよい。以下の計算においては、上記の影響
はない理想状態について述べる。

なお、液晶層として、ＴＮモードを使用した場合であっても、反射型の液晶表示装置の
場合は、上記（式１）が成り立つ。ＴＮモードは、一般的には旋光モードとして扱われる
が、通常の反射型液晶表示装置においては、複屈折モードとして扱うことができる。旋光
モードとして旋光する条件としては、Δｎ×ｐ＞＞λのモーガン条件を満たす必要がある
。ここでｐは１周期の捩じれのピッチである。ＴＮモードでは、セルギャップｄの間で９
０°液晶が捩じれているため、ｐ＝４ｄとなる。したがって、モーガン条件は４Δｎ×ｄ
＞＞λとなり、λ＝５００ｎｍを想定すると、４Δｎ×ｄ＞＞５００ｎｍとなり、通常の
反射型の液晶表示装置セルギャップでは、ＴＮモードがモーガン条件を満たさないことか
ら、ＴＮモードを複屈折モードとして扱ってよく、（式１）が成り立つ。

カラーの反射型の液晶表示装置では、通常セルギャップｄはレッド（Ｒ）、グリーン（
Ｇ）、ブルー（Ｂ）で共通であるため、セルギャップｄを、どれかの色に最適化させると
、その他の色では明状態の輝度が低下してしまう。そのため、カラーの反射型の液晶表示
装置は、コントラストの低下や色再現性の低下を引き起こす。

また、色再現性（ＮＴＳＣ比）を高めようとカラーフィルターを厚くしてしまうと、明
るさが確保できず、全体的に暗い表示になってしまう。

そこで、本発明の一態様では、反射電極の下層の導電層や絶縁層の配置を工夫して、色
毎に、セルギャップを調整する。つまり、基板から反射電極の間の膜厚を導電層や絶縁層
を残すか除去するかによって、色毎に調整をすればよい。

Ｂの波長をλ_Ｂ、Ｇの波長をλ_Ｇ、Ｒの波長をλ_Ｒとした場合、各色のセルギャップは
、ｄ_Ｂ＝λ_Ｂ／（４×Δｎ）、ｄ_Ｇ＝λ_Ｇ／（４×Δｎ）、ｄ_Ｒ＝λ_Ｒ／（４×Δｎ）と
なる。例えば、λ_Ｂ＝４５０ｎｍ、λ_Ｇ＝５４０ｎｍ、λ_Ｒ＝６３０ｎｍとして、セルギ
ャップの比率は、およそｄ_Ｂ：ｄ_Ｇ：ｄ_Ｒ＝λ_Ｂ：λ_Ｇ：λ_Ｒ＝１．０：１．２：１．４
となるように、反射電極の下層の導電層や絶縁層の配置を工夫すればよい。

具体的には、液晶の光学定数Δｎを０．０８とした場合、上記波長での各色の最適なセ
ルギャップは、ｄ_Ｂ＝１４０６ｎｍ、ｄ_Ｇ＝１６８８ｎｍ、ｄ_Ｒ＝１９６９ｎｍとなる。
スペーサによって、反射電極と対向基板上に形成された膜の最上面とのギャップをＢのセ
ルギャップとなるように調整するならば、基板から反射電極までの膜厚が、Ｂの場合の膜
厚に比べ、Ｇの場合で−２８２ｎｍ、Ｒの場合で−５６３ｎｍとなるように調整すればよ
い。

ＲＧＢの各波長は、カラーフィルターの透過率のピーク波長とすることが出来る。例え
ば、Ｒの透過率は、ある波長以上の長波長側では、ほぼ一定の透過率を示すものが多く、
そのような場合は、一定の透過率を示す波長域からＲの波長を設定すればよい。また、カ
ラーフィルターの透過率のスペクトルは、ある波長をピークに比較的ブロードな形状を示
すため、ＲＧＢの各波長は、例えば、透過率のピークを１として規格化し、０．９５以上
の規格化された透過率の波長域から、選ばれる波長であってよい。つまり、上記条件を満
たすならば、ＲＧＢにおけるセルギャップはマージンを有していてもよい。

以下に、画素部の構成と、基板から反射電極までの膜厚を色毎に調整する方法について
述べる。反射電極の下層に容量素子を配置する。また、反射電極の下層にトランジスタを
有していてもよい。容量素子は、画素に書き込まれたデータを保持する保持容量としての
機能を有する。保持容量部において、色毎に基板から反射電極までの膜厚を調整する。保
持容量部の一部の領域及び保持容量部以外の領域で、膜厚調整の困難な領域が存在するが
、それらの領域も開口率を広げるために反射電極を配置する方が好ましい。

トランジスタはボトムゲート型のトランジスタとし、トランジスタに用いる半導体層と
しては、酸化物半導体を用いる。ボトムゲート型のトランジスタのゲート電極と同層の導
電膜を容量素子の一方の電極として用い、ゲート絶縁層と同層の絶縁層を容量素子の誘電
体として用いる。これらは、各色で同じ構成とする。

次に、以下の構成によって、色毎に層構成を調整する。まず、容量素子の他方の電極と
して、トランジスタのソース電極及びドレイン電極と同層の導電層を用いる構成と、トラ
ンジスタの半導体層と同層の酸化物半導体を導電層（以下ＯＣ電極と呼ぶ。）として用い
る構成と、トランジスタのソース電極及びドレイン電極と同層の導電層とＯＣ電極を積層
させて用いる構成と、を選択できる。トランジスタのソース電極及びドレイン電極と同層
の導電層とＯＣ電極の膜厚の差やトランジスタのソース電極及びドレイン電極と同層の導
電層の膜厚をセルギャップの調整に利用する。次に、容量素子の他方の電極上に第１の層
間絶縁層を残す構成と除去する構成とを選択できる。第１の層間絶縁層の膜厚をセルギャ
ップの調整に利用する。ここで、ＯＣ電極を単層で容量素子の電極として用いる場合、Ｏ
Ｃ電極に接して第２の層間絶縁層が形成されていることを必須とする。絶縁層には、第１
の層間絶縁層として、酸化シリコン系の絶縁層を用い、第２の層間絶縁層として、窒化シ
リコン系の絶縁層を用いる。

上記の構成によれば、ＯＣ電極の有無、トランジスタのソース電極及びドレイン電極と
同層の導電層の有無、第１の層間絶縁層の有無により、６通りの組み合わせが可能である
。しかし、ＯＣ電極が、トランジスタのソース電極及びドレイン電極と同層の導電層に接
せず、且つＯＣ電極上に第１の絶縁層が接して形成される領域では、ＯＣ電極は導電性を
示さず容量素子の電極としては使用できない。代わりに反射電極を容量素子の他方の電極
として利用できる可能性もあるが、誘電体の膜厚が異なり容量値が大きく異なってしまう
ため採用しない方が良い。つまり、本発明の一態様の構成によれば、容量素子の容量値を
ほぼ一定としたまま、５通りのセルギャップを実現することが可能である。

カラー表示をＲＧＢの３色で行う場合は、上記５通りの構成のうち３通りを選択すれば
よい。４色の場合も上記５通りの構成のうち４通りを選択すればよい。また、各色を更に
サブピクセルに分割し、同色でもサブピクセル毎にセルギャップを変えてもよい。

カラー表示を４色で行う場合、ＲＧＢに追加して、シアン、マゼンタ、イエローなどの
色から１色を追加してもよい。あるいは、ＲとＧの中間の波長をもつ色、ＧとＢの中間の
波長をもつ色、Ｒよりも長波長の色、Ｂよりも短波長の色などを追加してもよい。色の再
現範囲（ＮＴＳＣ比）を広げることが出来る。また、ホワイト（Ｗ）を追加して、ＲＧＢ
Ｗの構成としてもよい。ホワイト（Ｗ）を採用する場合、ＷのセルギャップはＧのセルギ
ャップと同じにしてもよい。Ｇの波長は、人の比視感度のピーク波長（約５５５ｎｍ）に
近いため、ホワイトの光の波長領域の中でも、比視感度の高い領域を効率的に利用できる
。あるいは、Ｗのセルギャップとして、比視感度のピーク波長から計算される値にしても
よい。このようにすることで、ホワイトの発光の効率がより高くなり、明るい反射型液晶
表示装置とすることが出来る。

カラー表示を５色で行う場合、４色の場合と同様に、ＲＧＢに追加して、ＲＧＢとは異
なる波長の色を２色追加すればよい。色の再現範囲（ＮＴＳＣ比）を広げることが出来る
。

また、カラー表示を４色または５色で行う場合、セルギャップは３種類として、２色あ
るいは３色を同じセルギャップで調整してもよいし、それぞれの波長に合わせて、全ての
色でセルギャップを異ならせてもよい。

本明細書で開示する発明の構成の一は、第１のセルギャップを有する第１の画素と、第
２のセルギャップを有する第２の画素と、第３のセルギャップを有する第３の画素と、を
有する反射型の液晶表示装置であって、第１の画素は、第１の基板上の第１の導電層と、
第１の導電層上の第１の絶縁層と、第１の絶縁層上の第２の導電層と、第２の導電層上の
第２の絶縁層と、第２の絶縁層上の第３の絶縁層と、第３の絶縁層上の第１の反射電極と
、を有し、第２の画素は、第１の基板上の第３の導電層と、第３の導電層上の第１の絶縁
層と、第１の絶縁層上の第４の導電層と、第４の導電層上の第２の絶縁層と、第２の絶縁
層上の第３の絶縁層と、第３の絶縁層上の第２の反射電極と、を有し、第２の画素は、第
４の導電層上の第２の絶縁層に、第１の開口を有し、第３の画素は、第１の基板上の第５
の導電層と、第５の導電層上の第１の絶縁層と、第１の絶縁層上の金属酸化物層と、金属
酸化物層上の第２の絶縁層と、第２の絶縁層上の第３の絶縁層と、第３の絶縁層上の第３
の反射電極と、を有し、第３の画素は、金属酸化物層上の第２の絶縁層に、第２の開口を
有し、金属酸化物層は、第３の絶縁層と接する液晶表示装置である。

また、本発明の一態様の作製方法によれば、第１の層間絶縁層をパターニングするため
のマスクを１枚追加するだけで、３乃至５通りのセルギャップの調整が可能となり、ＲＧ
Ｂ毎にセルギャップを調整することができる。更に、３通りのセルギャップを調整する場
合は、ハーフトーンマスクまたはグレートーンマスクを用いることで、トランジスタのソ
ース電極及びドレイン電極と半導体層を１枚のマスクで加工することも可能であり、それ
ぞれ別のマスクを用いて加工するよりもマスク枚数を削減できる。

本発明の一態様により、反射型の液晶表示装置において、コントラストが改善された表
示装置を提供することができる。また、反射型の液晶表示装置において、明るさを犠牲に
せずに色再現性（ＮＴＳＣ比）が改善された表示装置を提供することができる。また、反
射型の液晶表示装置において、消費電力の低い表示装置を提供することができる。または
、新規な表示装置を提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。

本発明の一態様の表示装置の画素周辺を説明する上面図。 本発明の一態様の表示装置の画素を説明する断面図。 本発明の一態様の表示装置の画素を説明する断面図。 本発明の一態様の表示装置の画素を説明する断面図。 本発明の一態様の表示装置の作製方法を説明する断面図。 本発明の一態様の表示装置の作製方法を説明する断面図。 本発明の一態様の表示装置の作製方法を説明する断面図。 本発明の一態様の表示装置の作製方法を説明する断面図。 本発明の一態様の表示装置の作製方法を説明する断面図。 本発明の一態様の表示装置の作製方法を説明する断面図。 本発明の一態様の表示装置の作製方法を説明する断面図。 本発明の一態様の表示装置の作製方法を説明する断面図。 本発明の一態様の表示装置の作製方法を説明する断面図。 本発明の一態様の表示装置の画素を説明する断面図。 トランジスタの一形態を説明する上面図及び断面図。 トランジスタの一形態を説明する上面図及び断面図。 表示装置を説明するブロック図及び回路図。 表示モジュールを説明する図。 電子機器を説明する図。 本発明の一態様の表示装置の画素を説明する断面図。 本発明の一態様の表示装置の画素を説明する断面図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。

以下に説明する本発明の構成において、同一部分又は同様の機能を有する部分には同一
の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機
能を有する部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合が
ある。

本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化の
ために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるもの
であり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２
の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記
載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない
場合がある。

また、本発明の一態様における「ソース」及び「ドレイン」の機能は、回路動作におい
て電流の方向が変化する場合などには入れ替わることがある。このため、本明細書におい
ては、「ソース」及び「ドレイン」の用語は、入れ替えて用いることができるものとする
。

また、本明細書等において、「膜」という用語と、「層」という用語とは、場合によっ
ては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」
という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例え
ば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある
。

なお、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角
度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、
「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう
。従って、８５°以上９５°以下の場合も含まれる。

また、本明細書において、ＯＣ電極として利用する金属酸化物層を「半導体層」として
表記することがある。

（実施の形態１）
本実施の形態においては、本発明の一態様の表示装置について、図１乃至図１４及び図
２０、図２１を用いて以下説明を行う。

＜表示装置の構成例＞
図１は、表示装置における画素周辺の上面図を示している。なお、図１に示す上面図に
おいて、図面の煩雑を避けるために、構成要素の一部を省略して図示している。

図１において、走査線１０７、データ線１０９、及び容量線１１５に区画された領域に
画素１０１を有する。また、走査線１０７は、データ線１０９に略直交する方向（図中左
右方向）に延伸して設けられている。データ線１０９は、走査線１０７に略直交する方向
（図中上下方向）に延伸して設けられている。容量線１１５は、走査線１０７と略平行方
向に延伸して設けられている。

トランジスタ１０３は、走査線１０７と重畳する位置に設けられ、走査線１０７とデー
タ線１０９が交差する領域に設けられている。トランジスタ１０３は、少なくとも、チャ
ネル形成領域を有する半導体層１１１と、ゲート電極と、ゲート絶縁層（図１に図示せず
）と、ソース電極と、ドレイン電極と、を含む。

また、走査線１０７は、トランジスタ１０３のゲート電極としても機能し、データ線１
０９はトランジスタ１０３のソース電極としても機能する。導電層１１３は、トランジス
タ１０３のドレイン電極として機能し、開口１１６を通じて反射電極１２１と電気的に接
続されている。また、以下において、トランジスタ１０３のゲート電極を指し示す場合に
も走査線１０７と記載し、トランジスタ１０３のソース電極を指し示す場合にもデータ線
１０９と記載する場合がある。

容量素子１０５は、容量線１１５を容量素子１０５の一方の電極として用い、ゲート絶
縁層と同層の絶縁層を容量素子の誘電体として用いる。容量線１１５は、走査線１０７と
同層の導電層で形成されている。また、容量素子１０５の他方の電極として、導電層１１
３を用いる。また、開口１１７を設けることで、反射電極下層の膜厚を調整することが出
来、セルギャップの調整が可能となる。また、容量素子の電極として、半導体層１１２を
用い、開口１１８を設けることで、セルギャップの調整を可能としている。その際、導電
層１１４は、容量素子上には設けない。なお、開口１１７及び開口１１８は、導電層１１
３Ｂ、導電層１１３Ｇ、導電層１１４、半導体層１１２上に設けられた絶縁層（図１には
図示せず）を加工することで形成される。

なお、半導体層１１１、半導体層１１２には、酸化物半導体を用いる。

ここで、図１において一点鎖線Ａ１−Ａ２間における断面図を図２に、一点鎖線Ｂ１−
Ｂ２間における断面図を図３に、一点鎖線Ｃ１−Ｃ２間における断面図を図４に、それぞ
れ示す。

図２に示す表示装置の断面構造は、以下の通りである。

基板１０２上に、容量線１１５Ｂ、容量線１１５Ｇ、容量線１１５Ｒが設けられている
。容量線１１５Ｂ、容量線１１５Ｇ及び容量線１１５Ｒ上にトランジスタ１０３のゲート
絶縁層として機能する絶縁層１２７が設けられている。絶縁層１２７上には、データ線１
０９、導電層１１３Ｂ、導電層１１３Ｇ、半導体層１１２が設けられている。導電層１１
３Ｂは、容量線１１５Ｂと重なり容量素子１０５Ｂを形成し、導電層１１３Ｇは、容量線
１１５Ｇと重なり容量素子１０５Ｇを形成し、半導体層１１２は、容量線１１５Ｒと重な
り容量素子１０５Ｒを形成している。データ線１０９、導電層１１３Ｂ、導電層１１３Ｇ
及び半導体層１１２上には、絶縁層１２９、絶縁層１３１が設けられている。絶縁層１２
９、絶縁層１３１は、第１の層間絶縁層として機能する。また、絶縁層１２９、絶縁層１
３１は、導電層１１３Ｇ、半導体層１１２に達する開口１１７及び開口１１８が設けられ
ており、絶縁層１２９、絶縁層１３１の端部の一部が、導電層１１３Ｇ、半導体層１１２
の端部を覆うように形成されている。また、絶縁層１３１、導電層１１３Ｇ及び半導体層
１１２を覆うように絶縁層１３３が形成されている。絶縁層１３３は第２の層間絶縁層と
して機能する。また、絶縁層１３３上には、平坦化膜１３４が設けられている。また、平
坦化膜１３４上には、反射電極１２１が設けられている。また、平坦化膜１３４及び反射
電極１２１上に配向膜が設けられているが図示しない。

また、基板１０２と対向して基板１５２が設けられている。基板１０２と基板１５２の
間には、液晶層１６４が挟持されている。また、基板１５２には、遮光層１５４、有色層
１５６Ｂ、有色層１５６Ｇ、有色層１５６Ｒ、平坦化膜１５８、及び導電層１６０が形成
されている。また、導電層１６０上に配向膜が設けられているが図示しない。また、基板
１０２と基板１５２の間には、図示しないスペーサが設けられており、セルギャップが調
整されている。

また、図２においては、３つ分の画素を例示しており、反射電極の下層の膜厚が異なり
、液晶層１６４のセルギャップがそれぞれ異なっている。このセルギャップ１７１Ｂ、セ
ルギャップ１７１Ｇ、セルギャップ１７１Ｒは、絶縁層１２９、絶縁層１３１（合わせて
、第１の層間絶縁層という。）、半導体層１１２及び導電層１１３の膜厚を変えることで
調整することが可能である。具体的には、セルギャップ１７１Ｂとセルギャップ１７１Ｇ
との差は、第１の層間絶縁層の膜厚で調整し、セルギャップ１７１Ｇとセルギャップ１７
１Ｒとの差は、導電層１１３と半導体層１１２の膜厚の差で調整すればよい。

例えば、ＲＧＢの３色の場合を想定する。λ_Ｂ＝４５０ｎｍ、λ_Ｇ＝５４０ｎｍ、λ_Ｒ
＝６３０ｎｍとして、（式１）から、ＲＧＢそれぞれのセルギャップを計算すると、ｄ_Ｂ
＝１４０６ｎｍ、ｄ_Ｇ＝１６８８ｎｍ、ｄ_Ｒ＝１９６９ｎｍとなる。

具体的には、第１の層間絶縁層の膜厚（絶縁層１２９、絶縁層１３１の合計膜厚）を２
８２ｎｍ、導電層１１３の膜厚を３１６ｎｍ、半導体層１１２の膜厚を３５ｎｍとする。
このようにすることで、セルギャップ１７１Ｂとセルギャップ１７１Ｇとの差は、第１の
層間絶縁層の膜厚分の２８２ｎｍとなり、セルギャップ１７１Ｂとセルギャップ１７１Ｒ
との差は、導電層１１３と半導体層１１２の差分（２８１ｎｍ）に第１の層間絶縁層の膜
厚（２８２ｎｍ）を加えた５６３ｎｍとなる。スペーサの高さを調整することで、青の画
素のセルギャップのセルギャップ１７１Ｂが１４０６ｎｍになるよう調整すれば、緑の画
素のセルギャップのセルギャップ１７１Ｇ、赤の画素のセルギャップのセルギャップ１７
１Ｒは、それぞれ１６８８ｎｍ、１９６９ｎｍとなる。

なお、平坦化膜１３４、有色層１５６Ｂ、有色層１５６Ｇ、有色層１５６Ｒ、平坦化膜
１５８などは、通常、塗布法により形成されることが多く、塗布面の凹凸によって場所ご
とに膜厚が異なる場合や、各着色層での膜厚の条件が異なる場合がある。その場合、ＲＧ
Ｂのセルギャップは、平坦化膜１３４、有色層１５６Ｂ、有色層１５６Ｇ、有色層１５６
Ｒ、平坦化膜１５８による影響を考慮しないで調整した値からずれる可能性がある。その
場合は、上記のように（式１）で計算されたセルギャップになるように、平坦化膜１３４
、有色層１５６Ｂ、有色層１５６Ｇ、有色層１５６Ｒ、平坦化膜１５８の膜厚を考慮して
、第１の層間絶縁層や導電層１１３の膜厚の調整をする必要がある。

なお、図１では、ＲＧＢ各画素の反射電極のサイズを同じにしているが、色毎に大きさ
を変えてもよい。

また、容量素子１０５Ｂ、容量素子１０５Ｇ、容量素子１０５Ｒは、誘電体として絶縁
層１２７を共通に持つため、それぞれの容量値は、ほぼ同じに作ることができる。そのた
め、表示において色毎に表示むらが生じる等の影響を受けにくい。

このように、本発明の一態様のカラーの反射型の液晶表示装置では、ＲＧＢのそれぞれ
で最も輝度が高くなるようにセルギャップが調整されているため、コントラストが高く、
色再現性の良い表示を行うことができる。また、ＲＧＢの各色で容量はほぼ一定であり、
表示において色毎に表示むらが生じる等の影響を受けることなく、均質な表示が可能であ
る。

ＲＧＢの各波長は、カラーフィルターの透過率のピーク波長とすることが出来る。例え
ば、Ｒの透過率は、ある波長以上の長波長側では、ほぼ一定の透過率を示すものが多く、
そのような場合は、一定の透過率を示す波長域からＲの波長を設定すればよい。また、カ
ラーフィルターの透過率のスペクトルは、ある波長をピークに比較的ブロードな形状を示
すため、ＲＧＢの各波長は、例えば、透過率のピークを１として規格化し、０．９５以上
の規格化された透過率の波長域から、選ばれる波長であってよい。つまり、上記条件を満
たすならば、ＲＧＢにおけるセルギャップはマージンを有していてもよい。

容量素子の一方の電極として、酸化物半導体層を用いる場合、酸化物半導体層は導電層
（ＯＣ電極）として機能する必要がある。酸化物半導体層を導電層（ＯＣ電極）とさせる
方法の一つは、ソース電極やドレイン電極などの導電層（金属）と接触させることである
。接触させた面及び近傍の領域は、酸化物半導体層に導電層（金属）からキャリアが注入
され、導電層（ＯＣ電極）として機能することが可能である。他の方法としては、酸素欠
損が形成された酸化物半導体層に窒化シリコン系の絶縁層を接触させることである。接触
させた面及び近傍の領域は、酸化物半導体層の酸素欠損サイトに窒化シリコンから水素が
注入されてキャリアが形成され、導電層（ＯＣ電極）として機能することが可能である。
例えば、酸化物半導体層に酸素欠損を形成するには、酸化物半導体上に、酸化シリコン系
の絶縁層（第１の層間絶縁層という。）を形成し、第１の層間絶縁層に開口を形成するこ
とで、酸化物半導体層に酸素欠損が形成される。その開口に第２の層間絶縁層として、窒
化シリコン系の絶縁層を形成すればよい。窒化シリコン系の絶縁層は、水素放出量の多い
膜が好ましい。

図３に示す表示装置の断面構造は、以下の通りである。

基板１０２上にトランジスタ１０３のゲート電極として機能する走査線１０７が設けら
れている。また、走査線１０７と同一工程で形成された容量線１１５が設けられている。
走査線１０７、容量線１１５上にトランジスタ１０３のゲート絶縁層として機能する絶縁
層１２７が設けられている。絶縁層１２７の走査線１０７と重畳する位置に半導体層１１
１が設けられており、半導体層１１１がトランジスタ１０３の半導体層として機能する。
また、半導体層１１１及び絶縁層１２７上には、トランジスタ１０３のソース電極として
機能するデータ線１０９と、トランジスタ１０３のドレイン電極として機能する導電層１
１３が設けられている。また、データ線１０９、半導体層１１１、導電層１１３上にはト
ランジスタ１０３の保護絶縁層として機能する絶縁層１２９、絶縁層１３１が設けられて
いる。また、絶縁層１２９、絶縁層１３１を覆うように絶縁層１３３が形成されている。
また、絶縁層１３３上には、平坦化膜１３４が設けられている。また、平坦化膜１３４上
には、反射電極１２１が設けられている。また、絶縁層１２９、絶縁層１３１、絶縁層１
３３、平坦化膜１３４には導電層１１３に達する開口１１６が設けられており、反射電極
１２１は開口１１６を介して導電層１１３と電気的に接続されている。また、平坦化膜１
３４及び反射電極１２１上に配向膜が設けられているが図示しない。開口１１６において
、平坦化膜１３４の端部は絶縁層１３３上に設けられているがこれに限らず、平坦化膜１
３４の端部は、導電層１１３上に設けられていてもよい。導電層１１３は、容量線１１５
上にまで延在し、容量素子１０５を形成している。

図４に示す表示装置の断面構造は、以下の通りである。なお、図３と異なる構成の部分
のみ説明する。

半導体層１１２は、チャネル形成領域から容量線１１５上にまで延在している。また、
トランジスタのドレイン電極として機能する導電層１１４が設けられている。導電層１１
４の端部の一部は、容量線１１５と重なる領域に設けられている。また、絶縁層１２９、
絶縁層１３１には、半導体層１１２に達する開口１１８が設けられており、絶縁層１２９
、絶縁層１３１の端部の一部が、導電層１１４上に形成されている。絶縁層１３３は半導
体層１１２の上面と導電層１１４の側面と接するように設けられており、半導体層１１２
は、絶縁層１３３と導電層１１４と接することでＯＣ電極として機能する。半導体層１１
２は、チャネル形成領域から容量素子まで延在しているがこれに限らず、導電層１１４の
下方で分離されていてもよい。

なお、図１乃至図４に示す本発明の一態様の表示装置のその他の構成要素は、以下に示
す表示装置の作製方法において詳細に説明する。

＜表示装置の作製方法＞
図１乃至図４に示す表示装置の作製方法について、図５乃至図１２を用いて以下説明を
行う。なお、図５乃至図１２においては、図２乃至４に示す表示装置の断面構造を例に説
明する。つまり、図５乃至図１２における（Ａ）、（Ｂ）、（Ｃ）は、それぞれ、図１に
おいて一点鎖線Ａ１−Ａ２間における断面図に、一点鎖線Ｂ１−Ｂ２間における断面図に
、一点鎖線Ｃ１−Ｃ２間における断面図に対応する。

まず、基板１０２を準備する。基板１０２としては、アルミノシリケートガラス、アル
ミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。量産する
上では、基板１０２は、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００
ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ
×３４００ｍｍ）等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度
が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して量産を行う場合
、作製工程の加熱処理は、好ましくは６００℃以下、さらに好ましくは４５０℃以下、さ
らに好ましくは３５０℃以下とすることが望ましい。

次に、図５（Ａ）（Ｂ）（Ｃ）に示す様に、基板１０２上に導電層を形成し、該導電層
を所望の領域が残るように加工することで、走査線１０７、容量線１１５を形成する。そ
の後、基板１０２、走査線１０７及び容量線１１５上に絶縁層１２７を形成する。その後
、絶縁層１２７上に半導体層を形成し、該半導体層を所望の領域が残るように加工するこ
とで、半導体層１１１、半導体層１１２を形成する。

走査線１０７及び容量線１１５に用いる材料としては、アルミニウム、クロム、銅、タ
ンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属
元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成すること
ができる。また、走査線１０７及び容量線１１５に用いる材料は、単層構造でも、二層以
上の積層構造としてもよい。例えば、アルミニウム膜上にチタン膜を積層する二層構造、
窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層
する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する
二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタ
ン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングス
テン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合
わせた合金膜、もしくは窒化膜を用いてもよい。また、走査線１０７及び容量線１１５は
、例えば、スパッタリング法を用いて形成することができる。例えば、厚さ２００ｎｍの
タングステン膜を形成すればよい。

絶縁層１２７としては、例えば、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニ
ウム膜などを用いればよく、ＰＥ−ＣＶＤ装置を用いて積層または単層で設ける。水素放
出量の少ない膜を用いることが好ましい。また、絶縁層１２７を積層構造とした場合、第
１の窒化シリコン膜として、欠陥が少ない窒化シリコン膜とし、第１の窒化シリコン膜上
に、第２の窒化シリコン膜として、水素放出量及びアンモニア放出量の少ない窒化シリコ
ン膜を設けると好適である。この結果、絶縁層１２７に含まれる水素及び窒素が、半導体
層１１１、半導体層１１２へ移動または拡散することを抑制できる。

また、絶縁層１２７としては、酸化シリコン膜、酸化窒化シリコン膜などを用いればよ
く、ＰＥ−ＣＶＤ装置を用いて積層または単層で設ける。

絶縁層１２７としては、例えば、厚さ４００ｎｍの窒化シリコン膜を形成し、その後、
厚さ５０ｎｍの酸化窒化シリコン膜を形成する積層構造を用いることができる。該窒化シ
リコン膜と、該酸化窒化シリコン膜は、真空中で連続して形成すると不純物の混入が抑制
され好ましい。なお、走査線１０７と重畳する位置の絶縁層１２７は、トランジスタ１０
３のゲート絶縁層として機能する。なお、窒化酸化シリコンとは、窒素の含有量が酸素の
含有量より大きい絶縁材料であり、他方、酸化窒化シリコンとは、酸素の含有量が窒素の
含有量より大きな絶縁材料のことをいう。

絶縁層１２７は、トランジスタ１０３のゲート絶縁層として機能する。ゲート絶縁層と
して、上記のような構成とすることで、例えば以下のような効果を得ることができる。窒
化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、同等の静電容量を得るのに
必要な膜厚が大きいため、ゲート絶縁層を物理的に厚膜化することができる。よって、ト
ランジスタ１０３の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジス
タ１０３の静電破壊を抑制することができる。

半導体層１１１、半導体層１１２は、酸化物半導体を用いると好ましく、該酸化物半導
体としては、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ｍは、Ａｌ、Ｇａ、
Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の元素を表す）を含むＩｎ−Ｍ−Ｚｎ酸
化物で表記される膜を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ま
しい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、
それらと共に、スタビライザーを含むことが好ましい。

スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ア
ルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザー
としては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（
Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム
（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビ
ウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等があ
る。

半導体層１１１、半導体層１１２を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ
−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−
Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚ
ｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ
系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系
酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸
化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ
系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−
Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ
系酸化物を用いることができる。

なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有す
る酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺ
ｎ以外の金属元素が入っていてもよい。

半導体層１１１、半導体層１１２がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化
物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ
、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の
原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ
：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好ましい。また、半導体層
１１１、半導体層１１２がＩｎ−Ｍ−Ｚｎ酸化物の場合、スパッタリングターゲットとし
ては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶のＩ
ｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体膜を
形成しやすくなる。なお、成膜される酸化物半導体膜の原子数比はそれぞれ、誤差として
上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％
の変動を含む。

また、半導体層１１１、半導体層１１２に酸化物半導体膜を用いた場合、該酸化物半導
体は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３
ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、
トランジスタのオフ電流を低減することができる。

また、半導体層１１１、半導体層１１２に酸化物半導体膜を用いた場合、キャリア密度
の低い酸化物半導体膜を用いる。例えば、半導体層１１１、半導体層１１２は、キャリア
密度が１×１０^１７個／ｃｍ^３以下、好ましくは１×１０^１５個／ｃｍ^３以下、さらに好
ましくは１×１０^１３個／ｃｍ^３以下、より好ましくは１×１０^１１個／ｃｍ^３以下とす
る。

なお、半導体層１１１、半導体層１１２に酸化物半導体膜を用いた場合、該酸化物半導
体膜として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体を用いることで、さら
に優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純
物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的
に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キ
ャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、該酸化
物半導体膜にチャネル形成領域が形成されるトランジスタは、しきい値電圧がマイナスと
なる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性また
は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位
密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半
導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０^６μｍでチャネル長Ｌが１０
μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから
１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すな
わち１×１０^−１３Ａ以下という特性を得ることができる。

したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル
形成領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジ
スタとすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消
失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのた
め、トラップ準位密度の高い酸化物半導体膜にチャネル形成領域が形成されるトランジス
タは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属
、またはアルカリ土類金属等がある。

酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に
、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損
に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が
金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って
、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となり
やすい。このため、酸化物半導体膜は水素ができる限り低減されていることが好ましい。
具体的には、酸化物半導体膜において、ＳＩＭＳ分析により得られる水素濃度を、２×１
０^２０ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、より
好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下
、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１０^１７ａｔｏ
ｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以下とする。

半導体層１１１、半導体層１１２の成膜方法は、スパッタリング法、ＭＢＥ（Ｍｏｌｅ
ｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（
Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。と
くに、半導体層１１１、半導体層１１２に酸化物半導体膜を用いた場合、スパッタリング
法を用いると好適である。スパッタリング法を用いると、結晶性を有する酸化物半導体膜
を形成しやすくなる。

半導体層１１１、半導体層１１２の膜厚は、２０ｎｍ以上１００ｎｍ以下が好ましい。
より好ましくは、３０ｎｍ以上５０ｎｍ以下である。例えば、３５ｎｍとすればよい。

半導体層１１１、半導体層１１２として、酸化物半導体膜を成膜する際、できる限り膜
中に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、例えば
、スパッタリング法を用いて成膜を行う場合には、成膜室内を高真空排気するのみならず
スパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガ
スは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、
より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜に
水分等が取り込まれることを可能な限り防ぐことができる。

また、成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライ
オポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また
、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプは
、例えば、水（Ｈ_２Ｏ）など水素原子を含む化合物、炭素原子を含む化合物等の排気能力
が高いため、クライオポンプを用いて排気した成膜室で成膜された膜中に含まれる不純物
の濃度を低減できる。

また、半導体層１１１、半導体層１１２として、酸化物半導体膜をスパッタリング法で
成膜する場合、成膜に用いる金属酸化物ターゲットの相対密度（充填率）は９０％以上１
００％以下、好ましくは９５％以上１００％以下とする。相対密度の高い金属酸化物ター
ゲットを用いることにより、成膜される膜を緻密な膜とすることができる。

なお、基板１０２を高温に保持した状態で半導体層１１１、半導体層１１２として、酸
化物半導体膜を形成することも、酸化物半導体膜中に含まれうる不純物濃度を低減するの
に有効である。基板１０２を加熱する温度としては、１５０℃以上４５０℃以下とすれば
よく、好ましくは基板温度が２００℃以上３５０℃以下とすればよい。

次に、第１の加熱処理を行うこがと好ましい。第１の加熱処理は、２５０℃以上６５０
℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガス
を１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、第１の加熱処理の雰
囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを
１０ｐｐｍ以上含む雰囲気で行ってもよい。第１の加熱処理によって、半導体層１１１、
半導体層１１２に用いる酸化物半導体の結晶性を高め、さらに絶縁層１２７、半導体層１
１１及び半導体層１１２から水素や水などの不純物を除去することができる。なお、半導
体層１１１、半導体層１１２を島状に加工する前に第１の加熱工程を行ってもよい。

次に、図６（Ａ）（Ｂ）（Ｃ）に示す様に、絶縁層１２７、半導体層１１１及び半導体
層１１２上に導電膜を形成し、該導電膜を所望の領域が残るように加工することで、デー
タ線１０９、導電層１１３Ｂ、導電層１１３Ｇ、導電層１１４を形成する。なお、この段
階でトランジスタ１０３が形成される。また、容量素子１０５Ｂ，１０５Ｇが形成される
。なお、導電層１１４は、容量線１１５と重なる領域まで延在させる。

データ線１０９、導電層１１３Ｂ、導電層１１３Ｇ及び導電層１１４に用いることので
きる導電膜の材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウ
ム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、または
これを主成分とする合金を単層構造または積層構造として用いることができる。例えば、
アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層す
る二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタ
ン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜
または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、
モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に
重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリ
ブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を
含む透明導電材料を用いてもよい。また、導電膜は、例えば、スパッタリング法を用いて
形成することができる。なお、データ線１０９、導電層１１３Ｂ、導電層１１３Ｇ及び導
電層１１４の膜厚は、設定したいセルギャップと、半導体層１１１、半導体層１１２の膜
厚を考慮して調整を行う。ここでは、３１６ｎｍとする。

次に、図７（Ａ）（Ｂ）（Ｃ）に示す様に、絶縁層１２７、半導体層１１１、半導体層
１１２、データ線１０９、導電層１１３Ｂ、導電層１１３Ｇ及び導電層１１４上に絶縁層
１２９、絶縁層１３１を形成する。

絶縁層１２９、絶縁層１３１としては、半導体層１１１、半導体層１１２として用いる
酸化物半導体との界面特性を向上させるため、酸素を含む無機絶縁材料を用いることがで
きる。また、絶縁層１２９、絶縁層１３１としては、例えば、ＰＥ−ＣＶＤ法を用いて形
成することができる。

絶縁層１２９の厚さは、５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以
下、好ましくは１０ｎｍ以上３０ｎｍ以下とすることができる。絶縁層１３１の厚さは、
３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下とすることがで
きる。なお、絶縁層１２９、絶縁層１３１の厚さは、設定したいセルギャップと、半導体
層１１１、半導体層１１２の膜厚を考慮して調整を行う。ここでは、絶縁層１２９を３０
ｎｍ、絶縁層１３１を２５２ｎｍとする。つまり、第１の層間絶縁層の膜厚（絶縁層１２
９、絶縁層１３１の合計膜厚）として、２８２ｎｍとする。

また、絶縁層１２９、絶縁層１３１は、同種の材料の絶縁層を用いることができるため
、絶縁層１２９と絶縁層１３１の界面が明確に確認できない場合がある。したがって、本
実施の形態においては、絶縁層１２９と絶縁層１３１の界面は、破線で図示している。な
お、本実施の形態においては、絶縁層１２９と絶縁層１３１の２層構造について、説明し
たが、これに限定されず、例えば、絶縁層１２９の単層構造、絶縁層１３１の単層構造、
または３層以上の積層構造としてもよい。

次に、図８（Ａ）（Ｂ）（Ｃ）に示す様に、絶縁層１２９、絶縁層１３１を所望の領域
が残るように加工することで、開口１１７、開口１１８を形成する。開口１１７、開口１
１８の形成によって、絶縁層１２９、絶縁層１３１に凹部が形成される。

通常の反射型の液晶表示装置に比べ、開口１１７、開口１１８を形成するためのマスク
が１枚増えることになるが、１枚のマスク増加で３通りのセルギャップの調整が可能とな
る。

なお、開口１１７、開口１１８は、導電層１１３Ｇ及び半導体層１１２が露出するよう
に形成する。本実施の形態においては、開口１１７、開口１１８によって、各画素のセル
ギャップがそれぞれ異なったものにできる。開口１１７、開口１１８の形成方法としては
、例えば、ドライエッチング法を用いることができる。ただし、開口１１７、開口１１８
の形成方法としては、これに限定されず、ウェットエッチング法、またはドライエッチン
グ法とウェットエッチング法を組み合わせた形成方法としてもよい。エッチングの条件と
しては、絶縁層１２９、絶縁層１３１をエッチングするが、導電層１１３Ｇ及び半導体層
１１２のいずれに対してもエッチング量の少ない条件を選べばよい。

なお、開口１１７、開口１１８は、導電層１１３Ｇ上及び半導体層１１２上に設け、絶
縁層１２９、絶縁層１３１の端部の一部が、導電層１１３Ｇ、半導体層１１２の端部を覆
うようにする方が好ましい。導電層１１３Ｇ、半導体層１１２の端部を覆わないと、絶縁
層１２９、絶縁層１３１のエッチングの際に、絶縁層１２７をエッチングしてしまう恐れ
があるからである。絶縁層１２７がエッチングされてしまうと、後に形成する絶縁層１３
３の被覆不良となり、信頼性に影響がでる可能性がある。

例えば、開口１１７、開口１１８の形成方法として、ドライエッチング法を用いた場合
、酸化物半導体膜に酸素欠損が形成される場合がある。

なお、酸化物半導体膜において酸素欠損を形成する元素を、不純物元素として説明する
。不純物元素の代表例としては、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シ
リコン、リン、塩素、希ガス元素等がある。希ガス元素の代表例としては、ヘリウム、ネ
オン、アルゴン、クリプトン及びキセノンがある。

なお、図８（Ｃ）のように開口１１８において、開口１１８の端部の一部は、導電層１
１４の上面に設ける方が好ましい。絶縁層１２９、絶縁層１３１が導電層１１４の側面を
覆うように開口１１８を形成すると、絶縁層１２９、絶縁層１３１と接する箇所の半導体
層１１２の抵抗が高くなり、導電層（ＯＣ電極）として機能させることが出来ない可能性
があるからである。

次に、図９（Ａ）（Ｂ）（Ｃ）に示す様に、絶縁層１３１、導電層１１３Ｇ、半導体層
１１２、開口１１７及び開口１１８を覆うように絶縁層１３３を形成する。

絶縁層１３３は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等
が、酸化物半導体層へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。
このため、絶縁層１３３の水素が半導体層１１２に拡散すると、半導体層１１２において
水素は酸素と結合する、または水素は酸素欠損と結合しキャリアである電子が生成される
。この結果、半導体層１１２は、導電性が高くなり導電層（ＯＣ電極）となる。半導体層
１１２が導電層（ＯＣ電極）となることで、容量素子１０５Ｒが形成される。

酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り
伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり、
導電体化する。このため、酸化物導電体膜を、容量素子の一方の電極に用いることが可能
である。なお、導電体化された酸化物半導体を酸化物導電体（ＯＣ）ということができる
。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を
有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。
したがって、該ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同
程度の透光性を有する。

絶縁層１３３の一例としては、厚さ１００ｎｍ以上４００ｎｍ以下の窒化シリコン膜、
窒化酸化シリコン膜等を用いることができる。本実施の形態においては、絶縁層１３３と
して、厚さ１００ｎｍの窒化シリコン膜を用いる。

また、上記窒化シリコン膜は、ブロック性を高めるために、高温で成膜されることが好
ましく、例えば基板温度１００℃以上基板の歪み点以下、より好ましくは３００℃以上４
００℃以下の温度で加熱して成膜することが好ましい。また高温で成膜する場合は、半導
体層１１１として用いる酸化物半導体から酸素が脱離し、キャリア濃度が上昇する現象が
発生することがあるため、このような現象が発生しない温度とする。

次に、図１０（Ａ）（Ｂ）（Ｃ）に示す様に、絶縁層１２９、絶縁層１３１、絶縁層１
３３に対し、開口１８１、開口１８２を形成する。

開口１８１、開口１８２は、導電層１１３、導電層１１４が露出するように形成する。
なお、開口１８１、開口１８２の形成方法としては、例えば、ドライエッチング法を用い
ることができる。ただし、開口１８１、開口１８２の形成方法としては、これに限定され
ず、ウェットエッチング法、またはドライエッチング法とウェットエッチング法を組み合
わせた形成方法としてもよい。

次に、図１１（Ａ）（Ｂ）（Ｃ）に示す様に、絶縁層１３３を覆うように平坦化膜１３
４を形成する。平坦化膜１３４は開口１８１、開口１８２に重なるように開口１１９を有
し、導電層１１３に達する開口１１６、および導電層１１４に達する開口１１８を構成す
る。なお、開口１１６および開口１１８において、平坦化膜１３４の端部は絶縁層１３３
上に設けられているがこれに限らず、平坦化膜１３４の端部は、導電層１１３または導電
層１１４上に設けられていてもよい。

平坦化膜１３４としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベ
ンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用
いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、平
坦化膜１３４を形成してもよい。

次に、図１２（Ａ）（Ｂ）（Ｃ）に示す様に、開口１１６を覆うように平坦化膜１３４
上に導電層を形成し、該導電層を所望の領域が残るように加工することで反射電極１２１
を形成する。

反射電極１２１に用いることのできる導電層としては、可視光において反射性のある導
電膜を用いることができる。導電膜としては、例えば、アルミニウム、または銀を含む材
料を用いるとよい。また、反射電極１２１に用いることのできる導電層としては、例えば
、スパッタリング法を用いて形成することができる。

次に、基板１０２に対向して設けられる基板１５２に形成される構造について、以下説
明を行う。

まず、図１３（Ａ）に示す様に、基板１５２を準備する。基板１５２としては、基板１
０２に示す材料を援用することができる。次に、基板１５２上に遮光層１５４、有色層１
５６Ｒ、有色層１５６Ｇ、有色層１５６Ｂ及び平坦化膜１５８を形成する。

遮光層１５４としては、特定の波長帯域の光を遮光する機能を有していればよく、黒色
顔料等を含んだ有機絶縁層などを用いることができる。有色層１５６Ｒ、有色層１５６Ｇ
、有色層１５６Ｂとしては、特定の波長帯域の光を透過する有色層であればよく、例えば
、赤色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルター、緑色の波長帯域の光を
透過する緑色（Ｇ）のカラーフィルター、青色の波長帯域の光を透過する青色（Ｂ）のカ
ラーフィルターなどを用いることができる。遮光層１５４、有色層１５６Ｒ、有色層１５
６Ｇ及び有色層１５６Ｂとしては、様様な材料を用いて、印刷法、インクジェット法、フ
ォトリソグラフィ技術を用いたエッチング方法などでそれぞれ所望の位置に形成する。

平坦化膜１５８としては、例えば、アクリル系樹脂等の有機絶縁層を用いることができ
る。平坦化膜１５８を形成することによって、例えば、有色層１５６中に含まれる不純物
等を液晶層１６４側に拡散することを抑制することができる。ただし、平坦化膜１５８は
、必ずしも形成する必要はなく、平坦化膜１５８を形成しない構造としてもよい。

次に、図１３（Ｂ）に示す様に、平坦化膜１５８上に導電層１６０を形成する。その後
、導電層１６０上の所望の領域にスペーサ１６６を形成する。

導電層１６０としては、酸化タングステンを含むインジウム酸化物、酸化タングステン
を含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むイ
ンジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化
物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いる
ことができる。また、導電層１６０に用いることのできる導電層としては、例えば、スパ
ッタリング法を用いて形成することができる。

スペーサ１６６としては、絶縁層を選択的にパターニングすることで得られる柱状のス
ペーサであり、液晶層１６４の膜厚（セルギャップ）を制御するために設けられている。
例えば、スペーサ１６６として、柱状のスペーサを、円形、楕円形、三角形、四角形、ま
たはそれ以上の多角形で形成すると好ましい。また、スペーサ１６６としては、例えば、
アクリル系樹脂、ポリイミド系樹脂などの有機材料、または酸化シリコン膜、酸化窒化シ
リコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウ
ム膜などの無機材料を用いて形成することができる。また、スペーサ１６６の厚さ（高さ
ともいう）は、０．５μｍ以上１０μｍ以下、好ましくは１．０μｍ以上４μｍ以下であ
る。スペーサ１６６の高さを調整し、所望のセルギャップとなるように調整をする。

以上の工程で基板１５２上に形成される構造を形成することができる。

次に、基板１０２上、基板１５２上に配向膜を形成する。配向膜は、塗布法等を用いて
形成することができる。その後、基板１０２と、基板１５２との間に液晶層１６４を形成
する。液晶層１６４の形成方法としては、ディスペンサ法（滴下法）や、基板１０２と基
板１５２とを貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることが
できる。

なお、液晶層１６４に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分
子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。こ
れらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、
カイラルネマチック相、等方相等を示す。

また、液晶層１６４の動作モードとしては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）
モード、垂直配向（ＶＡ）モードなどを用いることができる。垂直配向モードとしては、
いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ
Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌ
ｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。

また、液晶層１６４の動作モードとしては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈ
ｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、Ａ
ＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）
モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃ
ｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モ
ード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ
）モードなども用いることができる。

以上の工程で、図２に示す表示装置を作製することができる。

＜変形例１＞
ここで、図２に示す表示装置の画素周辺の変形例の断面図について、図１４を用いて説
明する。

図１４に示す表示装置の画素周辺の断面図において、図２に示す断面図とは、導電層１
１３Ｂ、導電層１１３Ｇの下方に、それぞれ半導体層１７２Ｂ、半導体層１７２Ｇが設け
られていることが異なる。

半導体層１７２Ｂ、半導体層１７２Ｇと導電層１１３Ｂ、導電層１１３Ｇをそれぞれ別
のマスクを用いて加工してもよいし、ハーフトーンマスクまたはグレートーンマスクを用
いて１枚のマスクで２段階のエッチング処理を行い加工することも可能である。ハーフト
ーンマスクまたはグレートーンマスクを用いることでマスク枚数を１枚削減できる。

＜変形例２＞
図２の構成に、図１４の構成を組み合わせることで、５通りの構成が可能となり、４色
または５色分のセルギャップの調整が可能となる。

＜変形例３＞
図２に示す表示装置の画素周辺の変形例の断面図について、図２０を用いて説明する。

図２０に示す様に、有色層１５６Ｂ、有色層１５６Ｇ、有色層１５６Ｒに変えて、有色
層１５７Ｂ、有色層１５７Ｇ、有色層１５７Ｒのように、有色層の一部が欠けた構造とし
てもよい。有色層を介さずに光が液晶層に侵入、もしくは反射光が有色層を介さずに出て
いくため、全体的に明るい表示を得ることが出来る。

＜変形例４＞
なお、本明細書では、反射型の液晶表示装置として説明をしているが、半透過型の液晶
表示装置とすることもできる。図２１を用いて説明する。

半透過型の液晶表示装置とする場合には、画素電極の一部が反射電極１２１としての機
能を有するようにし、一部が透過電極１２２として機能を有するようにすればよい。例え
ば、透過電極１２２は導電層１６０と同じ材料を有するようにすればよい。なお、透過電
極の下方には、容量素子１０５Ｇをおかないようにする。透過電極の部分では、容量素子
１０５Ｇがない分、セルギャップが厚くできる。透過電極１２２上のセルギャップを反射
電極１２１上のセルギャップの約２倍になるように、各層の調整を行えばよい。また、対
向電極側の有色層１５６Ｇは光が２回通過することで、色再現性が高くなるように調整さ
れているため、透過型で使用すると色再現性が下がってしまう。そこで透過電極の下方に
更に有色層１５５Ｇをおくことで、色再現性を向上することが可能である。なお、反射電
極１２１の下方に有色層１５５Ｇが延在されていてもよい。

なお、液晶層１６４の動作モードが垂直配向（ＶＡ）モードの場合、液晶表示装置とし
ては、通常ノーマリーブラックの動作となる。各画素に電圧を印加することで、明状態を
表示することになる。本実施の形態に示す構成によれば、ＲＧＢそれぞれで最も輝度が高
くなるように調整されているため、明るい表示が可能であり、従来よりも低い電圧の印加
であっても従来程度の明るさの表示が可能となり、消費電力を低くすることが可能である
。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。

（実施の形態２）
本実施の形態では、本発明の一態様の表示装置に用いることのできるトランジスタの構
成について、図１５及び図１６を用いて説明を行う。また、本実施の形態に示すトランジ
スタは、実施の形態１に示す画素１０１に用いるトランジスタ、及び実施の形態４に示す
駆動回路部５０４に用いるトランジスタに適用することができる。なお、先の実施の形態
に示す機能と同様の箇所については、同様の符号を付し、その詳細な説明は省略する。

まず、図１５に示すトランジスタ２５０について、以下説明を行う。

図１５（Ａ）乃至図１５（Ｃ）に、トランジスタ２５０の上面図及び断面図を示す。図
１５（Ａ）はトランジスタ２５０の上面図であり、図１５（Ｂ）は、図１５（Ａ）の一点
鎖線Ａ−Ｂ間の断面図であり、図１５（Ｃ）は、図１５（Ａ）の一点鎖線Ｃ−Ｄ間の断面
図である。なお、図１５（Ａ）では、明瞭化のため、基板１０２、トランジスタ２５０の
ゲート絶縁層として機能する絶縁層１２７、絶縁層１２９、絶縁層１３３などを省略して
いる。

図１５（Ａ）乃至図１５（Ｃ）に示すトランジスタ２５０は、チャネルエッチ型のトラ
ンジスタであり、基板１０２上に設けられるゲート電極２０７と、基板１０２及びゲート
電極２０７上に形成される絶縁層１２７と、絶縁層１２７を介して、ゲート電極２０７と
重なる半導体層１１１と、半導体層１１１に接する一対の電極２０９、電極２１３とを有
する。また、絶縁層１２７、半導体層１１１、及び一対の電極２０９、電極２１３上に、
絶縁層１２９、絶縁層１３１及び絶縁層１３３で構成されるゲート絶縁層２２８と、ゲー
ト絶縁層２２８上に形成されるゲート電極２５１とを有する。ゲート電極２５１は、絶縁
層１２７及びゲート絶縁層２２８に設けられた開口２４２においてゲート電極２０７に接
続する。また、ゲート電極２５１の電界を効率的に半導体層１１１に伝えるために、実施
の形態１に示す平坦化膜１３４は設けない方が良い。

ゲート電極２５１は、実施の形態１に示す反射電極１２１と同時に形成される。また、
本実施の形態のトランジスタ２５０としては、実施の形態１に示す反射電極１２１と同一
工程でトランジスタ２５０の第２のゲート電極として機能するゲート電極２５１を形成す
ることを特徴とする。

また、ゲート電極２０７は、実施の形態１に示す走査線１０７と同様の材料及び作製方
法で形成することができる。また、開口２４２は、実施の形態１に示す開口１８１、開口
１８２と同様の作製方法で形成することができる。また、一対の電極２０９、電極２１３
は、実施の形態１に示すデータ線１０９及び導電層１１３と同様の材料及び作製方法で形
成することができる。

また、本実施の形態に示すトランジスタ２５０は、ゲート電極２０７及びゲート電極２
５１の間に半導体層１１１が設けられている。また、ゲート電極２５１は図１５（Ａ）に
示すように、上面形状において、ゲート絶縁層２２８を介して半導体層１１１の側面と重
なる。

また、絶縁層１２７及びゲート絶縁層２２８には開口２４２を有する。図１５（Ｃ）に
示すように、半導体層１１１の一方の側面の外側においては、絶縁層１２７及びゲート絶
縁層２２８に設けられた開口２４２において、ゲート電極２５１はゲート電極２０７と接
続する。また、ゲート電極２５１は開口２４２の側面において、半導体層１１１の側面と
対向する。また、半導体層１１１の他方の側面の外側においては、ゲート電極２５１はゲ
ート電極２０７と接続しない。また、ゲート電極２５１の端部は、半導体層１１１の側面
の外側に位置する。

なお、図１５（Ｃ）に示すように、チャネル幅方向において、絶縁層１２７及びゲート
絶縁層２２８の界面にゲート電極２５１を投影した際の端部と、半導体層１１１の側面と
の距離ｅは、絶縁層１２７の膜厚ｔ１及びゲート絶縁層２２８の膜厚ｔ２の合計膜厚の１
倍以上７．５倍以下とすることが好ましい。距離ｅが、絶縁層１２７の膜厚ｔ１及びゲー
ト絶縁層２２８の膜厚ｔ２の合計膜厚の１倍以上の場合、ゲート電極２５１の電界が半導
体層１１１の側面、または側面及びその近傍を含む端部に影響するため、半導体層１１１
の側面または端部における寄生チャネルの発生を抑制することができる。一方、距離ｅが
絶縁層１２７の膜厚ｔ１及びゲート絶縁層２２８の膜厚ｔ２の合計膜厚の７．５倍以下の
場合、トランジスタ２５０の面積を小さくすることができる。

また、図１５に示すトランジスタ２５０は、チャネル幅方向において、半導体層１１１
の一方の側面の外側において、ゲート電極２０７及びゲート電極２５１が接続し、半導体
層１１１の他方の側面の外側において、絶縁層１２７及びゲート絶縁層２２８を介して、
ゲート電極２０７及びゲート電極２５１が対向する。チャネル長方向において、開口２４
２が電極２０９、電極２１３の間隔よりも広く設けられており、ゲート電極２５１の電界
が半導体層１１１の側面及びその近傍に効率的に伝わる。また、開口２４２を、チャネル
幅方向において、半導体層１１１の両方の側面の外側に設けてもよい。ゲート電極２５１
の電界をより効率的に伝えることができる。

次に、図１６に示すトランジスタ２６０について、以下説明を行う。

図１６（Ａ）乃至図１６（Ｃ）に、トランジスタ２６０の上面図及び断面図を示す。図
１６（Ａ）はトランジスタ２６０の上面図であり、図１６（Ｂ）は、図１６（Ａ）の一点
鎖線Ａ−Ｂ間の断面図であり、図１６（Ｃ）は、図１６（Ａ）の一点鎖線Ｃ−Ｄ間の断面
図である。なお、図１６（Ａ）では、明瞭化のため、基板１０２、ゲート絶縁層として機
能する絶縁層１２７などを省略している。

図１６（Ａ）乃至図１６（Ｃ）に示すトランジスタ２６０は、チャネルエッチ型のトラ
ンジスタであり、基板１０２上に設けられるゲート電極２０７と、基板１０２及びゲート
電極２０７上に形成される絶縁層１２７と、絶縁層１２７を介して、ゲート電極２０７と
重なる半導体層１１１と、半導体層１１１に接する一対の電極２０９、電極２１３とを有
する。また、絶縁層１２７、半導体層１１１、及び一対の電極２０９、電極２１３上に、
絶縁層１２９、絶縁層１３１及び絶縁層１３３で構成されるゲート絶縁層２２８と、ゲー
ト絶縁層２２８上に形成されるゲート電極２５１とを有する。ゲート電極２５１は、絶縁
層１２７及び絶縁層１３３に設けられた開口２９４においてゲート電極２０７と接続する
。また、ゲート電極２５１の電界を効率的に半導体層１１１に伝えるために、実施の形態
１に示す平坦化膜１３４は設けない方が良い。

また、絶縁層１２７は、絶縁層２１５ａ及び絶縁層２１５ｂで形成される。絶縁層２１
５ｂは、半導体層１１１、一対の電極２０９、電極２１３及び絶縁層１３１と重複する領
域に形成される。

ゲート電極２５１は、実施の形態１に示す反射電極１２１と同時に形成される。また、
本実施の形態のトランジスタ２６０としては、実施の形態１に示す反射電極１２１と同一
工程でトランジスタ２６０の第２のゲート電極として機能するゲート電極２５１を形成す
ることを特徴とする。また、絶縁層２１５ａとして、窒化シリコン膜を用いて形成する。
また、絶縁層２１５ｂは、酸化シリコン膜、酸化窒化シリコン膜などを用いて形成する。
また、絶縁層２１５ａ及び絶縁層２１５ｂは、絶縁層１２７と同様の形成方法で形成する
ことができる。

また、絶縁層１２９及び絶縁層１３１は、トランジスタごとに分離されており、且つ半
導体層１１１と重畳する。具体的には、図１６（Ｂ）に示すチャネル長方向において、一
対の電極２０９、電極２１３上に絶縁層１２９及び絶縁層１３１の端部が位置し、図１６
（Ｃ）に示すチャネル幅方向において、半導体層１１１の外側に絶縁層１２９及び絶縁層
１３１の端部が位置する。また、絶縁層１３３は、絶縁層１２９及び絶縁層１３１の上面
及び側面を覆うように形成され、絶縁層２１５ａと接する。なお、絶縁層１２９及び絶縁
層１３１の端部は、チャネル長方向において、一対の電極２０９、電極２１３上に設けら
れず、絶縁層２１５ｂ上に設けられてもよい。

また、図１６（Ｃ）に示すチャネル幅方向において、ゲート電極２５１は、絶縁層１２
９及び絶縁層１３１の側面を介して、半導体層１１１の側面と対向する。

本実施の形態に示すトランジスタ２６０は、チャネル幅方向において、ゲート電極２０
７及びゲート電極２５１の間に、絶縁層１２７及びゲート絶縁層２２８を介して半導体層
１１１が設けられている。また、ゲート電極２５１は図１６（Ａ）に示すように、上面形
状において、ゲート絶縁層２２８を介して半導体層１１１の側面と重なる。

図１６（Ｃ）に示すように、半導体層１１１の一方の側面の外側においては、絶縁層１
２７及び絶縁層１３３に設けられた開口２９４において、ゲート電極２５１はゲート電極
２０７と接続する。また、ゲート電極２５１はゲート絶縁層２２８を介して半導体層１１
１の側面と対向する。また、半導体層１１１の他方の側面の外側においては、ゲート電極
２５１はゲート電極２０７と接続しない。また、ゲート電極２５１の端部は、半導体層１
１１の側面の外側に位置する。

なお、トランジスタ２６０は、図１６（Ｃ）に示すようにチャネル幅方向において、半
導体層１１１の一方の側面の外側のみにおいて、ゲート電極２０７及びゲート電極２５１
が接続するが、半導体層１１１の両方の側面の外側において、ゲート電極２０７及びゲー
ト電極２５１が接続してもよい。

本実施の形態に示すトランジスタ２６０は、絶縁層２１５ａ及び絶縁層１３３が、半導
体層１１１及び絶縁層１３１を内側に有しつつ、接している。絶縁層２１５ａ及び絶縁層
１３３は、酸素の拡散係数が低く、酸素に対するバリア性を有するため、絶縁層１３１に
含まれる酸素の一部を効率よく半導体層１１１に移動させることが可能であり、半導体層
１１１の酸素欠損量を減らすことが可能である。また、絶縁層２１５ａ及び絶縁層１３３
は、水、水素等の拡散係数が低く、水、水素等に対するバリア性を有するため、外部から
半導体層１１１への水、水素等の拡散を防ぐことが可能である。これらの結果、トランジ
スタ２６０は、信頼性の高いトランジスタとなる。

なお、トランジスタ２６０の作製工程については、以下のとおりである。

まず、実施の形態１の図７に示す工程と同様の工程を行う。その後、開口１１７、開口
１１８の形成と同時に、絶縁層１２９、絶縁層１３１を島状に分離する。その後、絶縁層
１３３を形成する。その後、絶縁層１３３、絶縁層１２７を加工しゲート電極２０７に達
する開口２９４を形成する。その後、絶縁層１３３上に導電層を形成し、該導電層を加工
することで、ゲート電極２５１を形成する。

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。なお、画素部には実施の形態１に示すトランジスタを用い、実施の形態４に示
す駆動回路部５０４に用いるトランジスタに本実施の形態に示す構成を組み合わせて適用
することができる。また、画素部に本実施の形態に示す構成を用い、実施の形態４に示す
駆動回路部５０４に実施の形態１に示すトランジスタを組み合わせて適用することできる
。

（実施の形態３）
本実施の形態では、実施の形態１、２に示す表示装置のトランジスタ及び容量素子の半
導体層として適用可能な酸化物半導体膜の一例について説明する。

＜酸化物半導体膜の結晶性＞
以下では、酸化物半導体膜の構造について説明する。

酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。
非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙ
ｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体
膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。

まずは、ＣＡＡＣ−ＯＳ膜について説明する。

ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである
。

透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒ
ｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像
（高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる
。一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレイン
バウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、
結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

試料面と概略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察する
と、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層
は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映
した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。

一方、試料面と概略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像を観
察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確
認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）
装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ
膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピーク
が現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属され
ることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に
概略垂直な方向を向いていることが確認できる。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ
法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現
れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向
性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍
にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素
、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリ
コンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸
化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させ
る要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半
径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜
の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不
純物は、キャリアトラップやキャリア発生源となる場合がある。

また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化
物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによっ
てキャリア発生源となることがある。

不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性また
は実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体
膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって
、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性
（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高
純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半
導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタと
なる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要
する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度
が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定
となる場合がある。

また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特
性の変動が小さい。

次に、微結晶酸化物半導体膜について説明する。

微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる
領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体
膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大
きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の
微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎ
ｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に
確認できない場合がある。

ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以
上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異な
る結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。
したがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付か
ない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸ
ＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶
面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプロー
ブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）
を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対
し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電
子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折
を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また
、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポット
が観測される場合がある。

ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そ
のため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし
、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−
ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。

次に、非晶質酸化物半導体膜について説明する。

非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸
化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。

非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない
。

非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−
ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物
半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物
半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターン
が観測される。

なお、酸化物半導体膜は、ｎｃ−ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構
造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸
化物半導体（ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏ
ｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。

ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドとも
いう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確
認することのできる領域と、結晶部を確認することのできない領域と、を有する。ａｍｏ
ｒｐｈｏｕｓ−ｌｉｋｅ ＯＳ膜は、ＴＥＭによる観察程度の微量な電子照射によって、
結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳ膜であれ
ば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られない。

なお、ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの
計測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ_４の結晶
は層状構造を有し、Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ
_４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計
９層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔
は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からそ
の値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着
目し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞ
れの格子縞がＩｎＧａＺｎＯ_４の結晶のａ−ｂ面に対応する。

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａｍｏｒｐｈｏｕｓ−ｌｉ
ｋｅ ＯＳ膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層
膜であってもよい。

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。

（実施の形態４）
本実施の形態では、本発明の一態様の表示装置について、図１７を用いて説明を行う。

図１７（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２と
いう）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（
以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０
６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成とし
てもよい。

駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されている
ことが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４
の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回
路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）によって、実装することができる。

画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置され
た複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回
路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ
５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するため
の回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。

ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、
端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力す
る。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力さ
れ、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以
下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲート
ドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃
至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号
を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０
４ａは、別の信号を供給することも可能である。

ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、
端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元とな
る信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路
５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは
、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信
号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与え
られる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有す
る。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有す
る。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも
可能である。

ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。
ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、
画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを
用いてソースドライバ５０４ｂを構成してもよい。

複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを
介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介し
てデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ
５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列
目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ
５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（
ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。

図１７（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５
０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドラ
イバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保
護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することが
できる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配
線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び
制御信号及び画像信号を入力するための端子が設けられた部分をいう。

保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該
配線と別の配線とを導通状態にする回路である。

図１７（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０
６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：
静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。
ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに
保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続
した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成
とすることもできる。

また、図１７（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂに
よって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例
えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成
された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実
装する構成としても良い。

また、図１７（Ａ）に示す複数の画素回路５０１は、例えば、図１７（Ｂ）に示す構成
とすることができる。

図１７（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容
量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを
適用することができる。

液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定
される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複
数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位
（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の
電極の一方に異なる電位を与えてもよい。

ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイ
ン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の
電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線Ｇ
Ｌ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になるこ
とにより、データ信号のデータの書き込みを制御する機能を有する。

容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ
）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続され
る。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される
。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。

例えば、図１７（Ｂ）の画素回路５０１を有する表示装置では、例えば、図１７（Ａ）
に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ
５５０をオン状態にしてデータ信号のデータを書き込む。

データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで
保持状態になる。これを行毎に順次行うことにより、画像を表示できる。

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。

（実施の形態５）
本実施の形態では、本発明の一態様の表示装置を用いることのできる表示モジュール及
び電子機器について、図１８及び図１９を用いて説明を行う。

図１８に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２と
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続され
た表示パネル８００６、フレーム８００９、プリント基板８０１０、バッテリー８０１１
を有する。

本発明の一態様の表示装置は、例えば、表示パネル８００６に用いることができる。

上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル
８００６のサイズに合わせて、形状や寸法を適宜変更することができる。

タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８
００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。

フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム８００９は、放熱板としての機能を有していてもよい。

プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１
１は、商用電源を用いる場合には、省略可能である。

また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。

図１９（Ａ）乃至図１９（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐
体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５０
０５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（
力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質
、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、にお
い又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することが
できる。

図１９（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９
、赤外線ポート５０１０、等を有することができる。図１９（Ｂ）は記録媒体を備えた携
帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表
示部５００２、記録媒体読込部５０１１、等を有することができる。図１９（Ｃ）はゴー
グル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２
、イヤホン５０１３、等を有することができる。図１９（Ｄ）は携帯型遊技機であり、上
述したものの他に、記録媒体読込部５０１１、等を有することができる。図１９（Ｅ）は
テレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シ
ャッターボタン５０１５、受像部５０１６、等を有することができる。図１９（Ｆ）は携
帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１
、等を有することができる。図１９（Ｇ）は持ち運び型テレビ受像器であり、上述したも
のの他に、信号の送受信が可能な充電器５０１７、等を有することができる。

図１９（Ａ）乃至図１９（Ｇ）に示す電子機器は、様々な機能を有することができる。
例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッ
チパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プ
ログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコ
ンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は
受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に
表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器におい
ては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報
を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な
画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器におい
ては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補
正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影し
た画像を表示部に表示する機能、等を有することができる。なお、図１９（Ａ）乃至図１
９（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を
有することができる。

本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有す
ることを特徴とする。

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。

１０１ 画素
１０２ 基板
１０３ トランジスタ
１０５ 容量素子
１０５Ｂ 容量素子
１０５Ｇ 容量素子
１０５Ｒ 容量素子
１０７ 走査線
１０９ データ線
１１１ 半導体層
１１２ 半導体層
１１３ 導電層
１１３Ｂ 導電層
１１３Ｇ 導電層
１１４ 導電層
１１５ 容量線
１１５Ｂ 容量線
１１５Ｇ 容量線
１１５Ｒ 容量線
１１６ 開口
１１７ 開口
１１８ 開口
１１９ 開口
１２１ 反射電極
１２２ 透過電極
１２７ 絶縁層
１２９ 絶縁層
１３１ 絶縁層
１３３ 絶縁層
１３４ 平坦化膜
１５２ 基板
１５４ 遮光層
１５５Ｇ 有色層
１５６ 有色層
１５６Ｂ 有色層
１５６Ｇ 有色層
１５６Ｒ 有色層
１５７Ｂ 有色層
１５７Ｇ 有色層
１５７Ｒ 有色層
１５８ 平坦化膜
１６０ 導電層
１６４ 液晶層
１６６ スペーサ
１７１Ｂ セルギャップ
１７１Ｇ セルギャップ
１７１Ｒ セルギャップ
１７２Ｂ 半導体層
１７２Ｇ 半導体層
１８１ 開口
１８２ 開口
２０７ ゲート電極
２０９ 電極
２１３ 電極
２１５ａ 絶縁層
２１５ｂ 絶縁層
２２８ ゲート絶縁層
２４２ 開口
２５０ トランジスタ
２５１ ゲート電極
２６０ トランジスタ
２９４ 開口
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５６０ 容量素子
５７０ 液晶素子
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (1)

1. 前記第１の画素は、
   第１の基板上の第１の導電層及び第３の導電層と、
   前記第１の導電層上及び前記第３の導電層上の第１の絶縁層と、
   前記第１の絶縁層上の第２の導電層及び第４の導電層と、
   前記第２の導電層上及び前記第４の導電層上の第２の絶縁層と、
   前記第２の絶縁層上の第３の絶縁層と、
   前記第３の絶縁層上の第１の反射電極及び第２の反射電極と、を有し、
   前記第２の絶縁層は、前記第４の導電層と重なる領域を有する開口を有する、半導体装置。

Images