JP2019075533A - クロスポイント型スピン蓄積トルクｍｒａｍ - Google Patents

Abstract

【課題】磁気抵抗ランダムアクセスメモリのための装置、システムおよび方法を提供する。【解決手段】ＮＲＡＭアレイ４００において、複数の読み出し線４０６は、読み出し線層にあり、複数の書き込み線は書き込み線層にある。複数のスピン蓄積線４０４は読み出し線層と書き込み線層との間に配設されるスピン蓄積線層にある。スピン蓄積線は読み出し線および書き込み線４０２を水平に横断してもよい。複数の垂直磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セル３００は、偏光子および磁気トンネル接合を含んでもよい。垂直ＭＲＡＭセルは、スピン蓄積線と書き込み線との間に結合される偏光子を含んでもよい。垂直ＭＲＡＭセルは、スピン蓄積線と読み出し線との間に結合される磁気トンネル接合をさらに含んでもよく、それによって、磁気トンネル接合および偏光子が垂直に整列されるようにする。【選択図】図４

Description

本開示は、さまざまな実施形態において、磁気抵抗ランダムアクセスメモリに関し、より詳細には、スピン蓄積トルク磁気抵抗ランダムアクセスメモリのクロスポイント型アーキテクチャに関する。

さまざまなタイプの磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）は、磁気トンネル接合を使用してデータを記憶する。磁気トンネル接合（ＭＴＪ）は、「固定」および「自由」磁気層を含むことができ、この場合、自由層の磁気モーメントは、固定層の磁気モーメントに対して平行または反平行になるように切り換えられてよい。薄い誘電体層または障壁層は、固定層および自由層を分離する場合があり、電流は量子トンネリングによって障壁層を流れる場合がある。平行状態と反平行状態との間の抵抗の差異によって、データを記憶することが可能になる。例えば、低抵抗はバイナリ「１」に相当することができ、高抵抗はバイナリ「０」に相当することができる。代替的には、低抵抗はバイナリ「０」に相当することができ、高抵抗はバイナリ「１」に相当することができる。

クロスポイント型メモリアレイでは、セルは、セルの行に結合された第１の導電線、および、セルの列に結合された第２の導電線を使用してアクセス可能である。例えば、データ値は、電圧を行線に加え、かつ列線において電流を検知することによってセルから読み取られて、セルの抵抗を判断することができる。しかしながら、列線における電流は、アレイにおける他のセルを通る「スニーク電流」によって影響される場合がある。スニーク電流は、書き込み動作中に隣接セルにおけるデータを妨害し、読み出し動作の信頼性を低減し、メモリデバイスの全電力消費（および発熱）を増大させる場合がある。それゆえに、ある特定のメモリデバイスは、トランジスタ、またはツェナーダイオードなどのスイッチングまたは選択構成要素を含んでよく、これらは非選択セルを通る漏洩電流を限定する。しかしながら、選択構成要素は、アレイに面積を加えることができるため、セルの密度、および全記憶容量を減少させる場合がある。さらに、読み出し動作および書き込み動作中にスニーク電流を限定する選択構成要素は、読み出し動作、書き込み動作、および耐久性に対する所望の特性の間の妥協点を反映し得る。

磁気抵抗ランダムアクセスメモリのための装置が提示される。１つの実施形態では、複数の読み出し線が読み出し線層にある。ある特定の実施形態では、複数の書き込み線が書き込み線層にある。さらなる実施形態では、複数のスピン蓄積線は読み出し線層と書き込み線層との間に配設されるスピン蓄積線層にある。１つの実施形態では、スピン蓄積線は読み出し線および書き込み線を水平に横断する。複数の垂直磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルは、偏光子および磁気トンネル接合を含む。垂直ＭＲＡＭセルは、スピン蓄積線と書き込み線との間に結合される偏光子を含む。垂直ＭＲＡＭセルは、スピン蓄積線と読み出し線との間に結合される磁気トンネル接合をさらに含んで、磁気トンネル接合および偏光子が垂直に整列されるようにする。

磁気ランダムアクセスメモリのためのシステムが提示される。１つの実施形態では、ＭＲＡＭアレイは複数の読み出し線を含む。ある特定の実施形態では、ＭＲＡＭアレイは複数の書き込み線を含む。さらなる実施形態では、ＭＲＡＭアレイは、読み出し線と書き込み線との間に配設される複数のスピン蓄積線を含む。ある特定の実施形態では、スピン蓄積線は、読み出し線および書き込み線に直角である。１つの実施形態では、ＭＲＡＭアレイは複数のＭＲＡＭセルを含む。ある特定の実施形態では、ＭＲＡＭセルは、書き込みセレクタ、偏光子、磁気トンネル接合、および読み出しセレクタを含む。１つの実施形態では、書き込みセレクタおよび偏光子はスピン蓄積線と書き込み線との間に直列に電気的に結合される。さらなる実施形態では、読み出しセレクタおよび磁気トンネル接合は、スピン蓄積線と読み出し線との間に直列に電気的に結合される。ある特定の実施形態では、コントローラは、読み出し線、書き込み線、およびスピン蓄積線に対する電圧を制御することによってＭＲＡＭアレイに対する読み出し動作および書き込み動作を行う。

装置は、別の実施形態では、磁気抵抗を利用してデータ値を記憶する手段を含む。ある特定の実施形態では、装置は、記憶された前記データ値を変更するために、磁気抵抗を利用してデータ値を記憶する手段に隣接して、磁気スピンを蓄積する手段を含む。さらなる実施形態では、装置は、蓄積された磁気スピンを生成するために電気的な書き込み電流をスピン分極する手段を含む。ある特定の実施形態では、磁気抵抗を利用してデータ値を記憶する手段、磁気スピンを蓄積する手段、およびスピン分極する手段は、クロスポイント型磁気抵抗メモリアレイにおいて垂直に整列される。

添付の図面に示される特有の実施形態に関するより詳細な説明が以下に含まれる。これらの図面が本開示のある特定の実施形態のみを示し、従って本開示の範囲を限定すると見なされるべきではないことを理解した上で、添付の図面を使用することによって、本開示について、追加の特殊性および詳細と共に記載しかつ説明する。

磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）を備えるシステムの１つの実施形態の概略的なブロック図である。 ＭＲＡＭダイの１つの実施形態を示す概略的なブロック図である。 垂直ＭＲＡＭセルの１つの実施形態を示す概略的なブロック図である。 ＭＲＡＭアレイの１つの実施形態を示す斜視図である。 ＭＲＡＭアレイの別の実施形態を示す斜視図である。 ＭＲＡＭアレイのさらなる実施形態を示す上面図である。 ＭＲＡＭアレイに対する書き込み電圧の１つの実施形態を示す電気回路図である。 ＭＲＡＭアレイに対する書き込み電圧の別の実施形態を示す電気回路図である。 ＭＲＡＭアレイに対する読み出し電圧の１つの実施形態を示す電気回路図である。 電圧制御された磁気異方性を使用するＭＲＡＭアレイに対する書き込み電圧の１つの実施形態を示す電気回路図である。 ＭＲＡＭアレイを作るための方法の１つの実施形態を示す概略的なフローチャート図である。 ＭＲＡＭアレイを作るための方法の別の実施形態を示す概略的なフローチャート図である。

本開示の態様は、装置、システム、方法、またはコンピュータプログラム製品として具現化されてよい。それゆえに、本開示の態様は、完全にハードウェアの実施形態、（ファームウェア、常駐ソフトウェア、またはマイクロコードなどを含む）完全にソフトウェアの実施形態、または、本明細書では全て概して、「回路」、「モジュール」、「装置」、または「システム」と称される場合がある、ソフトウェア態様およびハードウェア態様を組み合わせた実施形態の形を取ることができる。さらに、本開示の態様は、コンピュータ可読および／または実行可能プログラムコードを記憶する1つまたは複数の非一時的なコンピュータ可読記憶媒体において具現化されるコンピュータプログラム製品の形を取ることができる。

本明細書で説明される機能ユニットの多くは、それらの実施独立性をより詳細に強調するために、モジュールとして標示されている。例えば、モジュールは、カスタムＶＬＳＩ回路もしくはゲートアレイ、論理チップ、トランジスタ、または他の個別部品などの既製の半導体を含むハードウェア回路として実装されてよい。モジュールは、フィールドプログラマブルゲートアレイ、プログラマブルアレイ論理、またはプログラマブル論理デバイスなどのプログラマブルハードウェアデバイスにおいて実装されてもよい。

モジュールは、さまざまなタイプのプロセッサによる実行のために少なくとも部分的にソフトウェアにおいて実装されてもよい。実行可能コードの特定されたモジュールは、例えば、コンピュータ命令の１つまたは複数の物理ブロックもしくは論理ブロックを含んでよく、これらは、例えば、オブジェクト、プロシージャ、または関数として体系化されてよい。それにもかかわらず、特定されたモジュールの実行ファイルは、物理的に共に位置する必要はなく、種々の場所に記憶された完全に異なる命令を含んでよく、該命令は、論理的に共に連結されると、モジュールを構成し、かつモジュールについて述べられた目的を実現する。

実際は、実行可能コードのモジュールは、単一の命令または多くの命令を含むことができ、いくつかの異なるコードセグメント上で、異なるプログラムの間で、またはいくつかのメモリデバイスなどにわたって分布可能でもある。モジュールまたはモジュールの一部分がソフトウェアに実装される場合、ソフトウェア部分は１つまたは複数のコンピュータ可読および／または実行可能記憶媒体上に記憶されてよい。１つまたは複数のコンピュータ可読記憶媒体の任意の組み合わせは利用可能である。コンピュータ可読記憶媒体は、例えば、限定はされないが、電子、磁気、光学、電磁、赤外線、もしくは半導体システム、装置、またはデバイス、あるいは前述の任意の適した組み合わせを含むことができるが、信号の伝搬を含むことはない。本明細書の文脈では、コンピュータ可読および／または実行可能記憶媒体は、命令実行システム、装置、プロセッサ、またはデバイスによってもしくはそれらとの関連で使用するためのプログラムを含有または記憶できる任意の有形媒体および／または非一時的な媒体であってよい。

本開示の態様に対する動作を実行するためのコンピュータプログラムコードは、Ｐｙｔｈｏｎ、Ｊａｖａ（登録商標）、Ｓｍａｌｌｔａｌｋ、Ｃ＋＋、Ｃ♯、またはＯｂｊｅｃｔｉｖｅ Ｃなどのオブジェクト指向プログラミング言語、「Ｃ」プログラミング言語などの従来の手続き型プログラミング言語、スクリプトプログラミング言語、および／または他の同様のプログラミング言語を含む、１つまたは複数のプログラミング言語の任意の組み合わせで書き込まれてよい。プログラムコードは、一部または全体をユーザのコンピュータ上で、および／またはデータネットワークなどにわたるリモートコンピュータまたはサーバ上で実行可能である。

本明細書で使用される構成要素は、有形の物理的な非一時的なデバイスを含む。例えば、構成要素は、カスタムＶＬＳＩ回路、ゲートアレイ、または他の集積回路を含むハードウェア論理回路、論理チップ、トランジスタ、または他の個別デバイスなどの既製の半導体、および／または他の機械もしくは電気デバイスとして実装されてよい。構成要素は、フィールドプログラマブルゲートアレイ、プログラマブルアレイ論理、またはプログラマブル論理デバイスなどのプログラマブルハードウェアデバイスにおいて実装されてもよい。構成要素は、印刷回路基板（ＰＣＢ）などの電線を通して１つまたは複数の他の構成要素と電気通信する、１つまたは複数のシリコン集積回路デバイス（例えば、チップ、ダイ、ダイプレーン、パッケージ）もしくは他の個別電気デバイスを含んでよい。本明細書に説明されるモジュールのそれぞれは、ある特定の実施形態では、代替的には、構成要素による具現化または構成要素としての実装が可能である。

本明細書で使用される回路は、電流のための１つまたは複数の経路を提供する、１つまたは複数の電気部品および／または電子部品のセットを含む。ある特定の実施形態では、回路は、電流のための帰還路を含むことで、回路が閉ループとなるようにすることができる。しかしながら、別の実施形態では、電流のための帰還路を含まない構成要素のセットは、回路（例えば、開ループ）と称される場合がある。例えば、集積回路は、該集積回路が（電流のための帰還路として）対地結合されているか否かにかかわらず、回路と称される場合がある。さまざまな実施形態では、回路は、集積回路の一部分、集積回路、集積回路のセット、または、集積回路デバイスを有するまたは有さない非統合の電気部品および／または電気部品のセットなどを含んでよい。１つの実施形態では、回路は、カスタムＶＬＳＩ回路、ゲートアレイ、論理的回路、もしくは他の集積回路、論理チップ、トランジスタ、または他の個別デバイスなどの既製の半導体、および／または他の機械もしくは電気デバイスを含んでよい。回路は、（例えば、ファームウェアまたはネットリストなどとして）フィールドプログラマブルゲートアレイ、プログラマブルアレイ論理、またはプログラマブル論理デバイスなどのプログラマブルハードウェアデバイスにおける合成回路として実装されてもよい。回路は、印刷回路基板（ＰＣＢ）などの電線を通して１つまたは複数の他の構成要素と電気通信する、１つまたは複数のシリコン集積回路デバイス（例えば、チップ、ダイ、ダイプレーン、パッケージ）もしくは他の個別電気デバイスを含んでよい。本明細書に説明されるモジュールのそれぞれは、ある特定の実施形態では、回路による具現化または回路としての実装が可能である。

本明細書全体を通して、「１つの実施形態」、「一実施形態」、または、同様の言葉に言及することは、実施形態に関連して説明される、特定の特徴、構造、特性などが、本開示の少なくとも１つの実施形態に含まれるということを意味する。よって、本明細書全体を通した、語句「１つの実施形態において」、「一実施形態において」、および同様の言葉の出現は、必ずしも全てが同じ実施形態に言及しているわけではなく、別段明白に指定されない限り、「全てではないが１つまたは複数の実施形態」を意味する。「含む」、「備える」、「有する」、およびこれらの変形の用語は、別段明白に指定されない限り、「限定はされないが、〜を含む」を意味する。項目の列挙したリストは、別段明白に指定されない限り、項目のいずれかまたは全てが相互に排他的であるおよび／または相互に包括的であると暗示しない。「ａ」、「ａｎ」、および「ｔｈｅ」の用語はまた、別段明白に指定されない限り、「１つまたは複数の」に言及する。

本開示の態様は、本開示の実施形態に従って、方法、装置、システム、およびコンピュータプログラム製品の概略的なフローチャート図および／または概略的なブロック図を参照して後述される。概略的なフローチャート図および／または概略的なブロック図のそれぞれのブロック、および概略的なフローチャート図および／または概略的なブロック図におけるブロックの組み合わせがコンピュータプログラム命令によって実施可能であることは理解されるであろう。これらのコンピュータプログラム命令は、コンピュータのプロセッサ、または機械を製作するための他のプログラマブルデータ処理装置に提供可能であることで、プロセッサまたは他のプログラマブルデータ処理装置によって実行する命令によって、概略的なフローチャート図および／または概略的なブロック図（単数または複数）において指定される機能および／または作用を実装するための手段がもたらされる。

いくつかの代替的な実装形態では、ブロックに記される機能は、図に記される順序以外で生じる場合があることも留意されるべきである。例えば、連続して示される２つのブロックは、実際には、実質的に同時に実行されてよい、または、ブロックは、関わる機能性に応じて、逆の順序で実行される時もあってよい。機能、論理、または効果が、示される図の１つまたは複数のブロックもしくはこの一部分と同等である他のステップおよび方法が考えられ得る。さまざまな矢印のタイプおよび線のタイプは、フローチャート図および／またはブロック図に用いられてよいが、これらは対応する実施形態の範囲を限定しないと理解される。例えば、ある矢印は、示される実施形態の列挙されたステップ間の指定されない継続時間の待ち期間または監視期間を指示することができる。

以下の詳細な説明において、この一部を形成する添付の図面を参照する。前述の要約は、単なる例示であり、決して限定することを意図するものではない。上述された例示の態様、実施形態、および特徴に加えて、図面および以下の詳細な説明に言及することによって、さらなる態様、実施形態、および特徴が明らかとなるであろう。それぞれの図における要素の説明は、進展した図の要素に言及することができる。同様の数字は、同様の要素の代替的な実施形態を含む図における同様の要素に言及することができる。

図１は、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）１５０を備えるシステム１００を示す。示される実施形態では、システムはコンピューティングデバイス１１０を含む。さまざまな実施形態では、コンピューティングデバイス１１０は、電子データに対する算術演算または論理演算を行うことによって計算可能である任意の電子デバイスに言及することができる。例えば、コンピューティングデバイス１１０は、サーバ、ワークステーション、デスクトップコンピュータ、ラップトップコンピュータ、タブレット、スマートフォン、別の電子デバイスに対する制御システム、ネットワーク接続記憶デバイス、ストレージエリアネットワーク上のブロックデバイス、ルータ、またはネットワークスイッチなどであってよい。ある特定の実施形態では、コンピューティングデバイス１１０は、コンピューティングデバイス１１０に、本明細書に開示された方法の１つまたは複数のステップを行わせるように構成されるコンピュータ可読命令を記憶する、非一時的なコンピュータ可読記憶媒体を含んでよい。

示される実施形態では、コンピューティングデバイス１１０は、プロセッサ１１５、メモリ１３０、およびストレージ１４０を含む。さまざまな実施形態では、プロセッサ１１５は、コンピューティングデバイスによって行われる算術演算または論理演算を実行する任意の電子的要素に言及することができる。例えば、１つの実施形態では、プロセッサ１１５は、記憶されたプログラムコードを実行する汎用プロセッサであってよい。別の実施形態では、プロセッサ１１５は、メモリ１３０および／またはストレージ１４０によって記憶されるデータに対して動作する、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または特定用途向け集積回路（ＡＳＩＣ）などであってよい。ある特定の実施形態では、プロセッサ１１５は、（例えば、ストレージエリアネットワーク上の）記憶デバイス、またはネットワークデバイスなどに対するコントローラであってよい。

示される実施形態では、プロセッサ１１５はキャッシュ１２０を含む。さまざまな実施形態では、キャッシュ１２０はプロセッサ１１５による使用のためにデータを記憶することができる。ある特定の実施形態では、キャッシュ１２０は、メモリ１３０より小さくかつ高速のものであってよく、メモリ１３０などの頻繁に使用される場所にデータを複製することができる。ある特定の実施形態では、プロセッサ１１５は複数のキャッシュ１２０を含んでよい。さまざまな実施形態では、キャッシュ１２０は、データを記憶するための１つまたは複数のタイプのメモリ媒体、例えば、スタティックランダムアクセスメモリ（ＳＲＡＭ）１２２、または磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）１５０などを含んでよい。例えば、１つの実施形態では、キャッシュ１２０はＳＲＡＭ１２２を含むことができる。別の実施形態では、キャッシュ１２０はＭＲＡＭ１５０を含むことができる。ある特定の実施形態では、キャッシュ１２０は、ＳＲＡＭ１２２、ＭＲＡＭ１５０、および／または他のメモリ媒体タイプの組み合わせを含んでよい。

メモリ１３０は、１つの実施形態では、メモリバス１３５によってプロセッサ１１５に結合される。ある特定の実施形態では、メモリ１３０はプロセッサ１１５によって直接アドレス可能なデータを記憶できる。さまざまな実施形態では、メモリ１３０は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）１３２、またはＭＲＡＭ１５０など、データを記憶するための１つまたは複数のタイプのメモリ媒体を含むことができる。例えば、１つの実施形態では、メモリ１３０はＤＲＡＭ１３２を含むことができる。別の実施形態では、メモリ１３０は、ＭＲＡＭ１５０を含むことができる。ある特定の実施形態では、メモリ１３０は、ＤＲＡＭ１３２、ＭＲＡＭ１５０、および／または他のメモリ媒体タイプの組み合わせを含んでよい。

ストレージ１４０は、１つの実施形態では、ストレージバス１４５によってプロセッサ１１５に結合される。ある特定の実施形態では、ストレージバス１４５は、Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ（ＰＣＩ ＥｘｐｒｅｓｓまたはＰＣＩｅ）バス、シリアルＡｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ（ＳＡＴＡ）バス、パラレルＡｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ（ＰＡＴＡ）バス、Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ（ＳＣＳＩ）バス、ファイアーワイヤバス、ファイバチャネル接続、ユニバーサルシリアルバス（ＵＳＢ）、または、ＰＣＩｅ Ａｄｖａｎｃｅｄ Ｓｗｉｔｃｈｉｎｇ（ＰＣＩｅ−ＡＳ）バスなど、コンピューティングデバイス１１０の周辺バスであってよい。さまざまな実施形態では、ストレージ１４０は、プロセッサ１１５によって直接アドレス可能ではなく、1つまたは複数の記憶コントローラを介してアクセス可能であるデータを記憶することができる。ある特定の実施形態では、ストレージ１４０はメモリ１３０より大きくてよい。さまざまな実施形態では、ストレージ１４０は、ハードディスクドライブ、ＮＡＮＤフラッシュメモリ１４２、またはＭＲＡＭ１５０など、データを記憶するための１つまたは複数のタイプの記憶媒体を含んでよい。例えば、１つの実施形態では、ストレージ１４０はＮＡＮＤフラッシュメモリ１４２を含んでよい。別の実施形態では、ストレージ１４０はＭＲＡＭ１５０を含んでよい。ある特定の実施形態では、ストレージ１４０は、ＮＡＮＤフラッシュメモリ１４２、ＭＲＡＭ１５０、および／または他の記憶媒体タイプの組み合わせを含んでよい。

さまざまな実施形態では、ＭＲＡＭ１５０を使用して、キャッシュ１２０、メモリ１３０、ストレージ１４０、および／またはデータを記憶する別の構成要素にデータを記憶することができる。例えば、示される実施形態では、コンピューティングデバイス１１０は、キャッシュ１２０、メモリ１３０、およびストレージ１４０にＭＲＡＭ１５０を含む。別の実施形態では、コンピューティングデバイス１１０はメモリ１３０用にＭＲＡＭ１５０を使用でき、キャッシュ１２０またはストレージ１４０用に他のタイプのメモリまたは記憶媒体を使用することができる。逆に、別の実施形態では、コンピューティングデバイス１１０は、ストレージ１４０用にＭＲＡＭ１５０を使用でき、キャッシュ１２０およびメモリ１３０用に他のタイプのメモリ媒体を使用することができる。さらに、いくつかのタイプのコンピューティングデバイス１１０は、メモリ１３０が不揮発性である場合は（例えば、マイクロコントローラにおいて）ストレージ１４０なしでメモリ１３０を含むことができ、専用プロセッサ１１５などに対してキャッシュ１２０なしでメモリ１３０を含むことができる。キャッシュ１２０、メモリ１３０、および／またはストレージ１４０のさまざまな組み合わせ、および、キャッシュ１２０、メモリ１３０、ストレージ１４０、および／または他のアプリケーション用のＭＲＡＭ１５０の使用は、本開示を考慮すると明確になるであろう。

さまざまな実施形態では、ＭＲＡＭ１５０は、１つまたは複数のチップ、パッケージ、ダイ、または、１つまたは複数の印刷回路基板、格納筐体、および／または他の機械および／または電気的支持構造上に配設される磁気抵抗メモリを含む他の集積回路デバイスを含んでよい。例えば、１つまたは複数のデュアルインラインメモリモジュール（ＤＩＭＭ）、１つまたは複数の拡張カードおよび／またはドーターカード、ソリッドステートドライブ（ＳＳＤ）、または、他の記憶デバイス、および／または別のメモリおよび／またはストレージフォームファクタは、ＭＲＡＭ１５０を含んでよい。ＭＲＡＭ１５０は、外部バスなどによってコンピューティングデバイス１１０と通信する、ネットワーク上の異なるコンピューティングデバイス１１０および／または専用ストレージアプライアンス上に設置される、コンピューティングデバイス１１０のポートおよび／またはスロットに設置される、コンピューティングデバイス１１０のマザーボードと一体化および／または該マザーボードに装着可能である。

ＭＲＡＭ１５０は、さまざまな実施形態では、１つまたは複数のＭＲＡＭアレイを含む１つまたは複数のＭＲＡＭダイを含むことができる。ある特定の実施形態では、ＭＲＡＭアレイは、読み出し線層における読み出し線と、書き込み線層における書き込み線と、読み出し線と書き込み線との間のスピン蓄積層におけるスピン蓄積線であって、読み出し線および書き込み線を水平に横断するスピン蓄積線と、データを記憶するための複数の垂直ＭＲＡＭセルとを含む。さらなる実施形態では、垂直ＭＲＡＭセルは、偏光子、および磁気トンネル接合（ＭＴＪ）を含み、この場合、偏光子は、スピン蓄積線と書き込み線との間に電気的に結合され、ＭＴＪは、スピン蓄積線と読み出し線との間に電気的に結合され、ＭＴＪは、偏光子からスピン蓄積線に垂直にわたる。ＭＲＡＭ１５０は、図２〜図１２に関してさらに詳細に後述される。

一般に、さまざまな実施形態では、三端子メモリセルは読み出しおよび書き込み用の別個の電流経路を提供できる。読み出しおよび書き込み用の別個の電流経路を使用することによって、読み出しおよび書き込み両方に同じ電流経路を使用する二端子セルと比較して、耐久性を高めることができる。しかしながら、ある特定のタイプの三端子セルは、セル自体の、または選択構成要素などの関連の回路構成のどちらかに対して、二端子セルより大きい面積を占有するため、記憶容量が低減する場合がある。対照的に、ある特定の実施形態では、読み出し線、書き込み線、およびスピン蓄積線に結合される垂直ＭＲＡＭセルは、二端子セルに匹敵する密度を有する、別個の読み出し電流経路および書き込み電流経路を提供することができる。さらに、いくつかの実施形態では、垂直ＭＲＡＭセルは、別個の読み出し電流経路および書き込み電流経路上に別個の読み出しセレクタおよび書き込みセレクタを含むことができ、それによって、読み出しセレクタを、読み出し動作の性能に基づいて選定可能であり、書き込みセレクタを、書き込み動作の性能に基づいて選定可能である。対照的に、読み出し動作および書き込み動作に対して同じセレクタを使用するデバイスは、読み出し性能と書き込み性能との間の妥協点を反映する場合があり、耐久性が低くなる場合がある。

図２は、ＭＲＡＭダイ１５０の１つの実施形態を示す。ＭＲＡＭダイ１５０は、図１に関して説明されるＭＲＡＭ１５０と実質的に同様であってよい。ＭＲＡＭダイ１５０は、示される実施形態では、ＭＲＡＭセルのアレイ２００、行回路２０２、列回路２０４、およびダイコントローラ２０６を含む。

さまざまな実施形態では、ＭＲＡＭダイ１５０は、磁気抵抗データストレージのためのＭＲＡＭセル（例えば、ＭＴＪおよび偏光子を含む）のコアアレイ２００、およびアレイ２００と通信する周辺構成要素（例えば、行回路２０２、列回路２０４、および／またはダイコントローラ２０６）の両方を含む集積回路に言及することができる。ある特定の実施形態では、１つまたは複数のＭＲＡＭダイ１５０は、メモリモジュールまたは記憶デバイスなどに含まれてよい。

示される実施形態では、アレイ２００はデータを記憶するための複数のＭＲＡＭセルを含む。１つの実施形態では、アレイ２００は２次元アレイであってよい。別の実施形態では、アレイ２００は、ＭＲＡＭセルの複数の面および／または層を含む３次元アレイであってよい。さまざまな実施形態では、アレイ２００は、行回路２０２を介した行によって、および列回路２０４を介した列によってアドレス可能である。

ダイコントローラ２０６は、ある特定の実施形態では、アレイ２００上でメモリ動作を行うために、行回路２０２および列回路２０４と協働する。さまざまな実施形態では、ダイコントローラ２０６は、メモリ動作中、行回路２０２および列回路２０４に供給される電力および電圧を制御する電力制御回路、受信したアドレスを、行回路２０２および列回路２０４によって使用されるハードウェアアドレスに変換するアドレスデコーダ、または、メモリ動作を実施しかつ制御する状態機械などの構成要素を含んでよい。ダイコントローラ２０６はコマンドおよびアドレス情報、または転送データなどを受信するために、線２０８を介して、コンピューティングデバイス１１０、プロセッサ１１５、バスコントローラ、記憶デバイスコントローラ、またはメモリモジュールコントローラなどと通信可能である。

図３は、垂直ＭＲＡＭセル３００の１つの実施形態を示す。さまざまな実施形態では、ＭＲＡＭセル３００は、図２のアレイ２００などのＭＲＡＭアレイにおける複数のＭＲＡＭセル３００の一部であってよい。示される実施形態では、垂直ＭＲＡＭセル３００は、書き込みセレクタ３０２、偏光子３０４、スピン蓄積層または線３０６、磁気トンネル接合（ＭＴＪ）３２０、および読み出しセレクタ３１４を含む。示される実施形態では、ＭＴＪ３２０は、自由層３０８、障壁層３１０、および固定層３１２を含む。３つの端子３２２、３２４、３２６は、電流の流れを論じる上で便宜上示されている。ある特定の実施形態では、ＭＲＡＭセル３００は、ＭＲＡＭセル３００をＭＲＡＭアレイ２００の線に結合するための金属または他の導電端子３２２、３２４、３２６を含んでよい。しかしながら、別の実施形態では、アレイ２００の線はＭＲＡＭセル３００に直接結合されてよい。

さまざまな実施形態では、ＭＲＡＭセル３００の層は、物理蒸着またはスパッタリングなどのさまざまな技法によって形成または堆積可能である。ある特定の実施形態では、キャッピング層またはシード層など、図３に示されないさらなる層は、ＭＲＡＭセル３００において、またはＭＲＡＭセル３００を作るプロセスにおいて含まれてよい。

ＭＴＪ３２０は、示される実施形態では、単方向矢印によって指示される、固定または動かない磁気モーメントを有する固定または基準層３１２を含む。さらなる実施形態では、ＭＴＪ３２０は、双方向矢印によって指示される、変更または切り換え可能である磁気モーメントを有する自由層３０８を含む。薄い誘電体または障壁層３１０は、自由層３０８から固定層３１２を分離することができ、電流は量子トンネリングによって障壁層３１０を流れる場合がある。障壁層３１０を通した電子トンネリングの確率は、固定層３１２および自由層３０８の磁気モーメントが互いに実質的に平行である（本明細書ではＭＴＪ３２０に対する平行状態と称される）場合高くなり、固定層３１２および自由層３０８の磁気モーメントが互いに実質的に反平行である（本明細書ではＭＴＪ３２０に対する反平行状態と称される）場合低くなる。従って、ＭＴＪ３２０を通した電気抵抗は、平行状態より反平行状態の方が高くなる場合がある。

さまざまな実施形態では、ＭＴＪ３２０の平行状態と反平行状態との間の抵抗の差異によってデータを記憶することが可能になる。例えば、低抵抗はバイナリ「１」に相当することができ、高抵抗はバイナリ「０」に相当することができる。代替的には、低抵抗はバイナリ「０」に相当することができ、高抵抗はバイナリ「１」に相当することができる。

固定または基準層３１２は、１つの実施形態では、固定または動かない磁気モーメントを有する強磁性材料を含む。本明細書で使用されるように、「強磁性」という用語は、自発磁化（例えば、外部に加えられる磁場がなく磁化し続ける）が可能である任意の材料に言及するために使用されてよい。よって、「強磁性」材料は、厳密に強磁性の材料（例えば、個々の微細な磁気モーメントが完全に整列される）、または、強磁性材料（例えば、個々の微細な磁気モーメントが部分的に逆整列される）に言及することができる。

さまざまな実施形態では、「固定」または「動かない」磁気モーメントは、自由層３０８の磁気モーメントが変更または反転される時、少なくとも配向が実質的に一定である磁気モーメントに言及する。よって、例えば、１つの実施形態では、固定層３１２は、自由層３０８の強磁性材料より高い保磁力を有する強磁性材料を含んでよい。このような実施形態では、外部磁場は、固定層３１２および自由層３０８両方の磁化を変更可能であるが、自由層３０８に対する効果はより大きくなる。別の実施形態では、固定層３１２は、反強磁性体との交換結合によって動かない磁気モーメントを有する強磁性薄膜を含むことができる。例えば、１つの実施形態では、固定層３１２は、合成強磁性体（例えば、コバルト／鉄およびルテニウム多層）、ルテニウムまたはイリジウムスペーサ、およびコバルト／鉄／ホウ素合金（ＣｏＦｅＢ）を含む強磁性層を含むことができる。

固定層３１２の磁気モーメントは、さまざまな実施形態では、自由層３０８の磁気モーメントの配向の基準を与えることができる。例えば、さまざまな実施形態では、自由層３０８の全磁気モーメントは、固定層３１２の磁気モーメントに平行または反平行であってよい。よって、固定層３１２は、単方向矢印によって指示される基準磁気モーメントによって示され、自由層３０８の平行または反平行磁気モーメントは、双方向矢印によって指示される。

障壁層３１０は、さまざまな実施形態では、固定または基準層３１２と自由層３０８との間に配設される。ある特定の実施形態では、障壁層３１０は、酸化マグネシウム（ＭｇＯ）などの誘電体材料を含む。ある特定の実施形態では、障壁層３１０は、２０オングストローム未満の厚さであってよいため、障壁層３１０にわたる電子の量子トンネリングによって、電流はＭＴＪ３２０を流れることが可能になる、

一般に、さまざまな実施形態では、自由層３０８は、固定層３１２の磁気モーメントに対して変更、切り換え、または反転可能である磁気モーメントを有する強磁性材料を含んでよい。自由層３０８の磁気モーメントを変更することによって、ＭＴＪ３２０の電気抵抗が変更されて、データを記憶することが可能になる。ある特定の実施形態では、自由層３０８の強磁性材料はＣｏＦｅＢ合金を含んでよい。いくつかの実施形態では、自由層３０８は、コバルトおよび鉄のような遷移金属、およびプラチナ、パラジウム、および金などの貴金属に基づく多層を含んでよい。いくつかの例には、コバルト／パラジウム、コバルト／プラチナ、およびコバルト／ニッケルを含む。ある特定の実施形態では、データを読み取ることは、ＭＴＪ３２０の抵抗を検知するために、端子Ｔ１ ３２２から端子Ｔ３ ３２６まで電流を加えることを含むことができる。

ＭＴＪ３２０からデータを読み取ることは、さまざまな実施形態では、ＭＴＪ３２０（例えば、ＭＴＪ３２０が平行または反平行状態であるかどうかを指示する）の抵抗を測定する、検出する、または検知することを含むことができる。例えば、１つの実施形態では、既知の電圧は、自由層３０８、障壁層３１０、および固定層３１２にわたって加えられてよく、結果として生じる電流は、抵抗を検出するために測定または検知されてよい。別の実施形態では、既知の電流は、自由層３０８、障壁層３１０、および固定層３１２を通して加えられてよく、結果として生じるＭＴＪ３２０にわたる電圧降下は、抵抗を検出するために測定または検知されてよい。ある特定の実施形態では、ＭＲＡＭアレイ２００またはＭＲＡＭダイ１５０は、低電力信号を、１または０を表す論理レベルに転換し、かつ転換されたデータを記憶するためのセンス増幅器およびラッチなどを含むことができる。

データをＭＴＪ３２０に書き込むことは、さまざまな実施形態では、ＭＴＪ３２０が所望の平行状態または反平行状態であるように、自由層３０８の磁気モーメントを設定することまたは変更することを含むことができる。さまざまなタイプのＭＲＡＭは、自由層３０８の磁気モーメントを設定するためのさまざまなやり方をもたらす。スピン移動トルク（ＳＴＴ）のＭＲＡＭにおいて、データは、スピン分極した電流をＭＴＪ３２０に通して、自由層３０８の磁気モーメントを変更することによって、書き込まれてよい。しかしながら、ＭＴＪ３２０を通る高い書き込み電流は、障壁層３１０の摩耗を加速させる場合があり、スピン分極した読み出し電流は、記憶されたデータを妨害または改変する場合がある。対照的に、スピン軌道トルク（ＳＯＴ）のＭＲＡＭにおいて、データは、自由層３０８に隣接するスピンホール効果材料を通る電流を加えることで自由層３０８の磁気モーメントを変更するための純スピン電流を生成することによって、書き込まれてよい。純スピン電流を使用して書き込むことは、ＳＴＴ−ＭＲＡＭと比較して、信頼性およびデータ保持を改善することができる。しかしながら、スピン電流を生成するための高電流は、加熱に関連する設計問題、高い電力消費、および大電流を切り換えるための大型のトランジスタなどにつながる場合がある。さらに、ＳＯＴ−ＭＲＡＭは、面内分極したスピン電流に基づいて垂直の磁気モーメントを切り換えるための外部のバイアスマグネットによって、または、ＭＴＪ３２０に対する面内磁気モーメントに関連したスケーリングの困難さによって、ＳＴＴ−ＭＲＡＭより大きいセルサイズ（または低いセル密度）を有する場合がある。

示された実施形態では、ＭＲＡＭセル３００はスピン蓄積トルク（ＳＡＴ）のＭＲＡＭセル３００である。ＳＡＴ−ＭＲＡＭセル３００において、スピン蓄積層３０６は磁気トンネル接合３２０に電気的に接続され、強磁性偏光子３０４はスピン蓄積層３０６に電気的に接続される。偏光子３０４を通過する電流は、偏光子３０４が強磁性であるため、スピン分極されることになる場合がある。よって、偏光子３０４およびスピン蓄積層３０６を通る電流は、スピン蓄積層３０６においてスピンの蓄積をもたらすことができる。ある特定の実施形態では、端子Ｔ３ ３２６から端子Ｔ２ ３２４までの１方向における書き込み電流は、スピン蓄積層３０６において蓄積する１方向におけるスピン分極を生じさせる場合があり、端子Ｔ２ ３２４から端子Ｔ３ ３２６までの反対方向における書き込み電流は、スピン蓄積層３０６において蓄積する反対方向におけるスピン分極を生じさせる場合がある。

ある特定の実施形態では、スピン蓄積層３０６は自由層３０８に隣接してよい、または直接接触してよい。よって、スピン蓄積層３０６に蓄積されたスピンは、自由層３０８内に垂直に拡散してよい。自由層３０８とは反対の磁気分極方向に、このような、自由層３０８内へのスピン拡散は、自由層３０８の磁気モーメントに影響を与えることができるため、ＭＴＪ３２０は所望の平行または反平行状態になる。それゆえに、ＳＡＴ−ＭＲＡＭセル３００は、書き込み電流を、１つの状態に対して第１の方向に、または他の状態に対して反対方向に、偏光子３０４およびスピン蓄積層３０６に通すことによって、平行または反平行状態に設定可能である。

さまざまな実施形態では、ＳＡＴ−ＭＲＡＭは、ＳＴＴ−ＭＲＡＭより高い耐性、またはＳＯＴ−ＭＲＡＭと同様の耐性をもたらすことができるが、これは、端子Ｔ２ ３２４および端子Ｔ３ ３２６との間の書き込み電流がＭＴＪ３２０を通過しないため、障壁層３１０の摩耗を引き起こさないからである。さらに、スピンホール効果（ＳＯＴ−ＭＲＡＭでのように）を使用するのではなく、分極（ＳＴＴ−ＭＲＡＭでのように）によってスピンを生成することは、データストレージにＳＯＴ−ＭＲＡＭより低い書き込み電流およびＳＴＴ−ＭＲＡＭと同様の密度（および容量）を与えることができる。

ある特定の実施形態では、偏光子３０４は、（単方向矢印によって指示される）固定された磁化方向を有し、かつスピン蓄積層３０６と直接接触して（または良好に電気的に接触して）位置付けられてよい。ある特定の実施形態では、偏光子３０４の磁化は、固定層３１２の磁化に平行または反平行であってよい。さらなる実施形態では、偏光子３０４は、スピン分極した強磁性材料を含む。例えば、偏光子３０４は、コバルトおよび鉄の合金、コバルトおよびマンガンの合金、および、別の適した強磁性材料とすることができる。

ある特定の実施形態では、スピン蓄積層３０６は、スピン注入および蓄積を促進するために、高伝導性、長いスピン拡散長、および偏光子３０４による良好なスピンミキシングインターフェースプロパティを有する、金属、合金、またはドープ半導体などの導体とすることができる。スピン蓄積層３０６を実装するために使用可能である材料の例には、銀、銅、銀／銅の合金、アルミニウム、および／またはグラフェンが含まれる。偏光子３０４および自由層３０８による長いスピン拡散長および／または良好なスピン透過性を示す他の適した材料も使用できる。よって、ＳＯＴ−ＭＲＡＭに対するスピンホール効果層は、高いスピン軌道結合を有する（および、概して高抵抗性および短スピン拡散長に対応する）金属（重金属）であってよいが、ＳＡＴ−ＭＲＡＭセル３００に対するスピン蓄積層３０６は、偏光子３０４から自由層３０８までスピン電流を容易に輸送することができる高導電性材料とすることができる。

示される実施形態では、スピン蓄積層３０６は、単一のＭＲＡＭセル３００内の層として示される。しかしながら、さまざまな実施形態では、導電スピン蓄積層３０６は、セル３００にアクセスするための導電線の一部分であってよい。例えば、１つの実施形態では、スピン蓄積層３０６、およびスピン蓄積層３０６に結合される端子Ｔ３ ３２６は、単一の導電線によって形成されてよい。さらなる実施形態では、単一の導電線またはプレーンは、複数のＭＲＡＭセル３００によってスピン蓄積層３０６として共有されてよく、該セルは、読み出しのための読み出し端子Ｔ１ ３２２、または書き込みのための書き込み端子Ｔ２ ３２４を介して個々にアドレス可能である。（上述されるように、読み出し電流は読み出し端子Ｔ１ ３２２とスピン蓄積端子Ｔ３ ３２６との間であり、書き込み電流は書き込み端子Ｔ２ ３２４とスピン蓄積端子Ｔ３ ３２６との間のいずれの方向である）。複数のＭＲＡＭセル３００によって共有されてよいまたはされなくてよい、導電線によって形成されるスピン蓄積層３０６は、単一セル３００に言及する時はスピン蓄積層３０６、またはセル３００のアレイ２００に言及する時はスピン蓄積線と、同等に称されてよい。ＭＴＪ３２０、スピン蓄積層３０６、および偏光子３０４を含むＳＡＴ−ＭＲＡＭセル３００は、参照により本明細書に組み込まれている、Ｇｏｒａｎ Ｍｉｈａｊｌｏｖｉｃらが２０１７年２月２３日に出願した「ＳＰＩＮ ＡＣＣＭＵＬＡＴＩＯＮ ＴＯＲＱＵＥ ＭＲＡＭ」という名称の米国特許出願第１５／４４０，１２９号（特許文献１）にさらに詳細に説明されている。

示される実施形態では、固定層３１２、自由層３０８、および偏光子３０４の磁気モーメントは、障壁層３１０に垂直である。本明細書において使用されるように、「面内」および「垂直」などの用語は、ＭＴＪ３２０の層に対して（例えば、磁気モーメント、磁化、または電流密度などのベクトル量に対して）方向または配向を説明するために使用されてよい。１つの実施形態では、「垂直」という用語は、層の表面に対して直角の方向（例えば、図３における垂直）に言及し、「面内」という用語は、層の表面に平行の方向（例えば、図３における水平）に言及する。しかしながら、別の実施形態では、ベクトル、配向、または方向は、垂直かつ面内の構成要素の組み合わせを含むことができるが、垂直の構成要素または面内の構成要素の規模がより大きいかどうかに基づいて、「垂直」または「面内」のどちらかとして記載されてよい。例えば、１つの実施形態では、磁気モーメントが非ゼロの面内および垂直の構成要素を含むのに対して、それにもかかわらず、面内の構成要素が垂直の構成要素より大きい場合に「面内」磁気モーメントと記載される場合がある。

ある特定の実施形態では、固定層３１２、自由層３０８、および偏光子３０４に対して垂直の磁化を有するＳＡＴ−ＭＲＡＭセル３００は、高密度アレイ２００に対するスケーラビリティを促進することができる。しかしながら、別の実施形態では、アレイ２００は、固定層３１２、自由層３０８、および偏光子３０４に対する面内磁化を有するＳＡＴ−ＭＲＡＭセル３００を含むことができる。さらなる実施形態では、アレイ２００は、垂直および面内のセル３００の混合を含んでよい。しかしながら、面内磁化を有するセル３００は、垂直磁化を有するセル３００と比較してスケーリングの困難さを示す場合がある。

示される実施形態では、ＭＲＡＭセル３００は、読み出しセレクタ３１４および書き込みセレクタ３０２を含む。一般に、さまざまな実施形態では、読み出しセレクタ３１４または書き込みセレクタ３０２などのセレクタは、電圧が閾値を満たすかどうかに基づいて、電流の流れを限定するまたは許可するデバイスまたは構成要素であってよい。ある特定の実施形態におけるセレクタ３０２、３１４は、電圧が閾値を満たすのに応答して電流を許可することができる。逆に、さまざまな実施形態では、セレクタ３０２、３１４は、電圧が閾値を満たさないのに応答して電流を限定することができる。

さまざまな実施形態では、「許可する」および「限定する」、または「オン」および「オフ」などのセレクタ３０２、３１４を通る電流に関連する用語は、「許可された」電流が「限定された」電流より大幅に高くなるようにするという相対的な用語であってよい。しかしながら、セレクタ３０２、３１４が「オフ」または電流限定状態である時に小さい漏洩電流が流れる場合があり、セレクタ３０２、３１４が「オン」または電流許可状態である時に非ゼロ抵抗が生じる場合がある。例えば、ｐ−ｎ接合ダイオードは、順方向バイアスが、接合の拡散電位差を超え、かつ電流／電圧曲線の傾きが大きい時に電流を「オン」または「許可」していると言われる場合があり、順方向バイアス電圧が、接合の拡散電位差を超えず、かつ電流／電圧曲線の傾きが小さい時、または、（破壊電圧より小さい規模の）逆バイアス電圧がかなりの電流が流れることができないようにする時に電流を「オフ」または「限定」していると言われる場合がある。しかしながら、ある漏洩電流は、ダイオードがオフの時に生じる場合がある。同様に、セレクタ３０２、３１４は、小さい漏洩電流が存在する時にも、電流を「許可する」のではなく「限定する」と称される場合がある。

さまざまな実施形態では、電圧の「閾値」は、セレクタ３０２、３１４に対する電流限定状態と電流許可状態との間の境界を定める、線引きする、またはこれに対応する任意の電圧とすることができる。セレクタ３０２、３１４にわたって加えられた電圧は、セレクタ３０２、３１４が電流を許可する場合は閾値を満たすとして、かつ、セレクタ３０２、３１４が電流を限定する場合は閾値を満たさないとして称される場合がある。ある特定の実施形態では、セレクタ３０２、３１４は、双方向電流（例えば、バイナリゼロをＭＲＡＭセル３００に書き込む１つの方向における電流、およびバイナリ１を書き込む反対方向における電流）を許可してよく、書き込みセレクタ３０２は、正のおよび負の電圧閾値を有することができることで、書き込みセレクタ３０２は、正として加えられた電圧が正の電圧閾値を満たす場合に１つの方向において電流を許可し、負として加えられた電圧が負の電圧閾値を満たす場合に他方向において電流を許可する。さらなる実施形態では、バイポーラ書き込みセレクタ３０２は、正の閾値および負の閾値の間で加えられた電圧の範囲に対して電流を限定することができる。

セレクタ３０２、３１４は、（例えば、単層のセレクタ３０２、３１４に対する）材料の固有特性として、および／または（例えば、多層のセレクタ３０２、３１４に対する）材料間の界面の特性として、異なる電圧で電流を許可するまたは限定するさまざまなタイプの選択材料を含んでよい。例えば、１つの実施形態では、セレクタ３０２、３１４は、単層のセレクタ３０２、３１４として、相変化に基づいて電流を許可するまたは限定するオボニック閾値スイッチング（ＯＴＳ）材料の層を含んでよい。別の実施形態では、セレクタ３０２、３１４は、ｎ型およびｐ型材料（例えば、ｎ−ｐ−ｎまたはｐ−ｎ−ｐ）の交代層を含んでよく、それによって、交代層は、順方向バイアスのｐ−ｎ接合にわたる電圧が拡散電位を超え、かつ逆バイアスのｐ−ｎ接合にわたる電圧が、量子トンネリングまたは電子なだれ降伏などに対するツェナー電圧を超える場合に電流を許可する。ある特定の実施形態では、ｎ型およびｐ型材料は、ドープシリコン、ポリシリコン、または酸化物半導体などを含んでよい。金属−絶縁体−金属セレクタ、混合イオン−電子伝導複合材料セレクタ、または、酸化バナジウムまたは酸化ニオブなどの遷移金属酸化物を使用する金属−絶縁体転移セレクタなどのさまざまなセレクタ３０２、３１４は、本開示を考慮すると明確になるであろう。

ある特定の実施形態では、セレクタ３０２、３１４は、高いオン／オフ比（例えば、電流許可状態と電流限定状態との間の電流比）を提供することができる。例えば、オン／オフ比は１０^∧７以上であってよい。ある特定の実施形態では、高いオン／オフ比は、選択セル３００には高電流を、非選択セル３００には低漏洩電流を与えることができる。

一般に、さまざまな実施形態では、アレイ２００のセル３００は、読み出しまたは書き込みデータに対して選択されてよく、電圧は、加えられた電圧が閾値を満たすことに応答して、選択セル３００に対する読み出しセレクタ３１４または書き込みセレクタ３０２が読み出し電流または書き込み電流を（それぞれ）許可するように加えられてよく、選択セル３００以外のセル３００に対するセレクタ３０２、３１４は、電圧がセレクタ３０２、３１４に対する閾値を満たさないのに応答して、漏洩電流を限定する。

示される実施形態では、読み出しセレクタ３１４は、端子Ｔ１ ３２２と端子Ｔ３ ３２６との間の読み出し電流経路において磁気トンネル接合３２０と直列に電気的に結合される。例えば、アレイ２００において、読み出しセレクタ３１４は、スピン蓄積線と読み出し線との間で磁気トンネル接合３２０と直列に電気的に結合されてよい。示される実施形態では、書き込みセレクタ３０２は、端子Ｔ２ ３２４と端子Ｔ３ ３２６との間の書き込み電流経路において偏光子３０４と直列に電気的に結合される。例えば、アレイ２００において、書き込みセレクタ３０２は、スピン蓄積線と書き込み線との間で偏光子３０４と直列に電気的に結合されてよい。示される実施形態では、読み出しセレクタ３１４は、読み出し端子Ｔ１ ３２２（またはアレイ２００の読み出し線）とＭＴＪ３２０の固定層３１２との間に配設され、書き込みセレクタ３０２は、書き込み端子Ｔ２ ３２４（またはアレイ２００の書き込み線）と偏光子３０４との間に配設される。よって、偏光子３０４、スピン蓄積層３０６、および自由層３０８は、自由層３０８内へのスピン拡散を促進するために隣接している。

さまざまな実施形態では、セル３００への書き込みは、ＭＴＪ３２０が平行状態または反平行状態に設定されているかどうかによって、書き込み端子Ｔ２ ３２４とスピン蓄積端子Ｔ３ ３２６との間のいずれの方向にしても書き込み電流を伴う場合がある。よって、ある特定の実施形態では、書き込みセレクタ３０２は、正のまたは負の電圧が閾値を満たすことに応答して、いずれの方向にしても電流を許可するバイポーラセレクタであってよい。さらなる実施形態では、セル３００からの読み出しは、ＭＴＪ３２０の抵抗（ひいては状態）を検知するために、読み出し端子Ｔ１ ３２２とスピン蓄積端子Ｔ３ ３２６との間の読み出し電流を伴う場合がある。セル３００の抵抗は、いずれの方向にしても読み出し電流に基づいて検出可能である。ある特定の実施形態では、読み出しセレクタ３１４はバイポーラセレクタであってよい。しかしながら、平行状態および反平行状態両方を使用することは両方向において書き込み電流を許可することを伴うが、単方向は読み出し電流に対して選択されてよく、電流は他の方向において限定されてよい。よって、ある特定の実施形態では、読み出しセレクタ３１４は、電圧が閾値を満たすのに応答して、１つの方向においてのみ電流を許可するユニポーラセレクタであってよい。

さまざまな実施形態では、ＳＡＴ−ＭＲＡＭセル３００は読み出し動作および書き込み動作のための別個の電流経路を提供するため、読み出しセレクタ３１４および書き込みセレクタ３０２は、読み出し動作および書き込み動作のパラメータに基づいて製造者によって別個に選定または構成される物理的に別個のデバイスであってよい。例えば、読み出し電流は、セル３００に記憶されるデータを妨害しないように書き込み電流より小さくてよく、かつ一貫した方向にあってよい。よって、１つの実施形態では、読み出しセレクタ３１４は、１つの方向において低い読み出し電流に対して構成されるユニポーラセレクタであってよく、書き込みセレクタ３０２は、両方向における高い書き込み電流を許可するように構成されるバイポーラセレクタであってよい。高い、双方向書き込み電流に適したある特定のタイプのセレクタは、低い読み出し電流にあまり適さない場合がある。逆に、低い読み出し電流に適しているある特定のタイプのセレクタは、高い双方向書き込み電流を許可するために使用される場合、耐性が低い場合もある。それゆえに、読み出し動作および書き込み動作に対して同じ電流経路を使用するＳＴＴ−ＭＲＡＭデバイスなどのデバイスは、単一のセレクタを含むことができるが、セレクタの構成は、読み出し性能、書き込み性能、および耐性の間の所望されない妥協点を反映する場合がある。対照的に、読み出し動作および書き込み動作に対して別個の電流経路を有するＳＡＴ−ＭＲＡＭセル３００は、読み出し動作および書き込み動作のパラメータに基づいて性能および耐性に対して別個に構成された、読み出しセレクタ３１４および別個の書き込みセレクタ３０２を含んでよい。

示される実施形態では、ＭＲＡＭセル３００は垂直に整列される。本明細書において使用されるように、「垂直」方向は、障壁層３１０などの層に垂直の（または、主に垂直の構成要素を有する）方向に言及し、「水平」方向は、面内または層内方向に言及する。ＭＲＡＭセル３００は、層の垂直整列に基づいた垂直ＭＲＡＭセル３００と称される場合がある。例えば、１つの実施形態では、磁気トンネル接合３２０は、スピン蓄積層３０６または偏光子３０４から垂直にわたり、磁気トンネル接合３２０および偏光子３０４は同じ垂直軸上にある。同様に、読み出しセレクタ３１４および書き込みセレクタ３０２は、磁気トンネル接合３２０および偏光子３０４と同じ垂直軸上にあってよいため、読み出しセレクタ３１４および書き込みセレクタ３０２は磁気トンネル接合３２０および偏光子３０４と垂直に整列される。堆積プロセス時に構成要素のいくらかの位置合わせ不良が生じる場合がある。例えば、層の縁部は完全に整列されない場合がある。しかしながら、セル３００は、略垂直スタックに配設されるセレクタ３０２、３１４、偏光子３０４、およびＭＴＪ３２０などの層に基づいて、垂直であると依然称されてよい。

ある特定の実施形態では、垂直ＭＲＡＭセル３００のアレイ２００はセル３００に対して面密度を大きくすることができる。例えば、セレクタ３０２、３１４および偏光子３０４を含む垂直セル３００によって占有される「フットプリント」面積は、さらなる構成要素がないＭＴＪ３２０のフットプリントと等しい、またはほぼ等しいとすることができる。対照的に、ある特定のタイプのＭＲＡＭアレイ２００は、（垂直整列の代わりに）ＭＴＪ３２０などから水平距離で偏光子３０４を配設するように、セル３００下のＣＭＯＳ層において水平方向に読み出しおよび書き込みセレクタ（またはトランジスタ）を含むことによって、１セル３００当たりのフットプリント面積がより大きくなるように、かつ密度がより低くなるようにすることができる。

図４は、ＭＲＡＭアレイ４００の１つの実施形態を示す。ある特定の実施形態では、ＭＲＡＭアレイ４００は図２を参照して上述されるＭＲＡＭアレイ２００と実質的に同様であってよく、複数のＭＲＡＭセル３００を含むことができ、このＭＲＡＭセル３００は、実質的には、ＭＴＪ３２０、偏光子３０４、読み出しセレクタ３１４、および書き込みセレクタ３０２を含む、図３を参照して上述されるものであってよい。さらに、示される実施形態では、ＭＲＡＭアレイ４００は、書き込み線４０２、スピン蓄積線４０４、および読み出し線４０６を含む。

一般に、さまざまな実施形態では、「線」は、ＭＲＡＭセル３００への電流またはＭＲＡＭセル３００からの電流の伝導を行う、金属またはポリシリコン導体などの導体に言及することができる。さらに、読み出し線層、書き込み線層、またはスピン蓄積線層は、読み出し線４０６、書き込み線４０２、またはスピン蓄積線４０４それぞれの任意の層を含んでよい。層内で、個々の、読み出し線４０６、書き込み線４０２、またはスピン蓄積線４０４は、線間のショートを防止するために誘電体材料と交互になってよい。図４〜図１０では、ＭＲＡＭアレイ４００などのＭＲＡＭアレイは、例示の目的で、少数のＭＲＡＭセル３００が、対応して少数の書き込み線４０２、スピン蓄積線４０４、および読み出し線４０６と共に図示されている。しかしながら、さまざまな実施形態では、実際のアレイは、図に示されるものよりも多い、セル３００、書き込み線４０２、スピン蓄積線４０４、および読み出し線４０６を含むことができる。例えば、ＭＲＡＭメモリのギガバイトは何十億ものＭＲＡＭセル３００を含んでよい。同様に、図４は単一の読み出し線層、書き込み線層、およびスピン蓄積線層を示しているが、さらなる実施形態におけるＭＲＡＭアレイ４００は、（例えば、３次元アレイにおいて）書き込み線４０２、スピン蓄積線４０４、および読み出し線４０６の追加の層を含んでよい。

ＭＲＡＭアレイ４００は、示される実施形態では、読み出し線層に配設される複数の読み出し線４０６、および、書き込み線層に配設される複数の書き込み線４０２を含む。さらなる実施形態では、ＭＲＡＭアレイ４００は、読み出し線層と書き込み線層との間に配設されるスピン蓄積線層における複数のスピン蓄積線４０４を含む。さまざまな実施形態では、スピン蓄積線４０４はセル３００に対するスピン蓄積層３０６の機能を果たすことができるため、それぞれのセル３００に対するスピン蓄積層３０６はスピン蓄積線４０４の一部分である。それゆえに、ある特定の実施形態では、スピン蓄積線４０４は、銀、銅、アルミニウム、および／またはグラフェンなどの高伝導性材料を含むことができる。別の実施形態では、スピン蓄積線４０４は、個々のセル３００に対して別個のまたは個別のスピン蓄積層３０６を結合することができる。

ある特定の実施形態では、ＭＲＡＭアレイ４００は、複数の垂直ＭＲＡＭセル３００を含む。ＭＲＡＭセル３００の偏光子３０４は、スピン蓄積線４０４と書き込み線４０２との間に電気的に結合されてよい。例えば、書き込み線４０２は、書き込み端子Ｔ２ ３２４において書き込みセレクタ３０２に結合されてよい。ＭＲＡＭセル３００の磁気トンネル接合３２０は、スピン蓄積線４０４と読み出し線４０６との間に電気的に結合されてよい。例えば、読み出し線４０６は、読み出し端子Ｔ１ ３２２において読み出しセレクタ３１４に結合されてよい。セル３００の磁気トンネル接合３２０は、偏光子３０４からスピン蓄積線４０４に垂直にわたることができるため、ＭＴＪ３２０と偏光子３０４との間のスピン蓄積線４０４の一部分はセル３００に対するスピン蓄積層３０６として機能する。ＭＴＪ３２０の自由層３０８は、自由層３０８内へのスピン拡散を促進するためにスピン蓄積線４０４と接触して配設されてよい。

１つの実施形態では、固定層３１２は、ＭＲＡＭアレイ４００における複数の垂直ＭＲＡＭセル３００に対する同じ方向に磁化可能である。さらなる実施形態では、偏光子３０４は、ＭＲＡＭアレイ４００における複数の垂直ＭＲＡＭセル３００に対して同じ方向に磁化されてよい。さまざまな実施形態では、偏光子３０４の磁化は固定層３１２の磁化に平行または反平行であってよい。ある特定の実施形態では、偏光子３０４および固定層３１２の平行磁化は、大きな垂直磁場の１回限りの応用によって設定されてよい。

一般に、さまざまな実施形態では、書き込み動作は、スピン蓄積線４０４と書き込み線４０２との交点で電流を偏光子３０４に通すことを含んでよい。同様に、読み出し動作は、スピン蓄積線４０４と読み出し線４０６との間の交点で電流をＭＴＪ３２０に通すことを含んでよい。それゆえに、示される実施形態では、ＭＲＡＭセル３００は、（例えば、垂直に整列させた、書き込みセレクタ３０２、偏光子３０４、磁気トンネル接合３２０、および読み出しセレクタ３１４を有する）垂直セル３００であり、スピン蓄積線４０４は、読み出し線４０６および書き込み線４０２を水平に横断するように水平方向に伸張する。線は、異なる層にあることによって実際には横断しない場合でも、同じ垂直空間を横断する線に基づいて水平に横断すると称される場合がある。ある特定の実施形態では、読み出し線４０６は、書き込み線４０２に（例えば、セル３００の行にアドレスするために）平行であってよく、スピン蓄積線４０４は、読み出し線４０６および書き込み線４０２に（例えば、セル３００の列にアドレスするために）直角であってよい。別の実施形態では、スピン蓄積線４０４は、直角ではない角度で読み出し線４０６および書き込み線４０２を水平に横断することができる。例えば、行および列は、直角ではなく傾斜していてよい。

示される実施形態では、書き込み線４０２、書き込みセレクタ３０２、および偏光子３０４は、スピン蓄積線４０４より下にあるように示され、ＭＴＪ３２０、読み出しセレクタ３１４、および読み出し線４０６は、スピン蓄積線４０４より上にあるように示されている。例えば、書き込み線４０２は、アレイ４００に対する基板上に堆積させてよい。しかしながら、ある特定の実施形態では、セル３００およびアレイ４００は、（それらの示される配向と比較して）反転させることで、読み出し線４０６は基板上に堆積可能である。

ある特定の実施形態では、図２のダイコントローラ２０６などのコントローラは、読み出し線４０６、書き込み線４０２、およびスピン蓄積線４０４に対する電圧を制御することによってアレイ４００に対する読み出し動作および書き込み動作を行うことができる。コントローラは、電圧ドライバまたはレベルシフタなどの電圧生成構成要素、電圧を線に結合するためのトランジスタなどの電圧スイッチング構成要素、センス増幅器などの検知構成要素、およびセンス増幅器出力を記憶するためのラッチなどを含むまたはこれらと通信することができる。読み出し動作および書き込み動作のための電圧は、図７〜図１０を参照してさらに詳細に後述される。

図５は、ＭＲＡＭアレイ５００の別の実施形態を示す。ある特定の実施形態では、ＭＲＡＭアレイ５００は、書き込み線４０２、スピン蓄積線４０４、読み出し線４０６、および垂直ＭＲＡＭセル３００を含む、図４を参照して上述されるＭＲＡＭアレイ４００と実質的に同様であってよい。しかしながら、示される実施形態では、アレイ５００は、（図４にあるように）下部層における複数のＭＲＡＭセル３００、および上部層における第２の複数のＭＲＡＭセル３００を含む３次元アレイである。ＭＲＡＭセル３００の２つの層が示されているが、３次元ＭＲＡＭアレイ５００は多数の層を含んでよい。

さまざまな実施形態では、異なる層におけるＭＲＡＭセル３００は、読み出し線４０６および／または書き込み線４０２を共有することができる。線は、この両方の層においてＭＲＡＭセル３００に結合される場合、層間で共有されると称されてよい。例えば、図５に示されるように、線５０２は共有線であり、共有線５０２より下および上のＭＲＡＭセル３００に結合される。示される実施形態では、共有線５０２は、ＭＲＡＭセル３００の下部層に対する読み出し線４０６として機能するが、これは、ＭＴＪ３２０が、共有線５０２と、下部層のスピン蓄積線４０４との間に結合されるからである。さらに、示される実施形態では、共有線５０２は、ＭＲＡＭセル３００の上部層に対する書き込み線４０２として機能するが、これは、偏光子３０４が、共有線５０２と、上部層のスピン蓄積線４０４との間に結合されるからである。別の実施形態では、共有線５０２は、上部層および下部層のための読み出し線４０６、または、上部層および下部層のための書き込み線４０２などとして機能することができる。例えば、ＭＲＡＭセル３００の交代層は、先の層に対してそれぞれの層において垂直に反転させてよいため、共有線５０２は、セル３００の、読み出しセレクタ３１４のみに、または書き込みセレクタ３０２のみに電気的に結合される。

図６は、垂直ＭＲＡＭセル３００、読み出し線４０６、スピン蓄積線４０４、および書き込み線４０２を含む、上述されるＭＲＡＭアレイ２００、４００、５００と実質的に同様であってよい、ＭＲＡＭアレイ６００の上面図を示す。ある特定の実施形態では、書き込み線４０２は読み出し線４０６の真下にあってよい。それゆえに、書き込み線４０２は、アレイ６００に提示されるが、図６の上面図では不可視である。

さまざまな実施形態では、プロセスフィーチャサイズ６０２（「Ｆ」と略記される場合がある）は、フォトリソグラフィプロセスによってもたらされたフィーチャに対する最小サイズであってよい、フォトリソグラフィプロセスによってもたらされた特徴的なサイズに言及する。例えば、１０ｎｍのフィーチャサイズ６０２によるプロセスは、幅１０ｎｍの、線、トランジスタゲート、またはＭＴＪ３２０などのフィーチャをもたらすことができる。対応して、フォトリソグラフィプロセスによってもたらされたフィーチャに対する最小面積は、プロセスフィーチャサイズ６０２の２乗、またはＦ^∧２であってよい。

示される実施形態では、アレイ６００はセル３００の４＊Ｆ^∧２の密度をもたらす。すなわち、セル３００の面密度は、プロセスフィーチャサイズＦ６０２の２乗の４倍である。１つの実施形態では、それらの対応する層における読み出し線４０６、スピン蓄積線４０４、および、書き込み線４０２は幅Ｆを有し、かつ、距離Ｆによって分離されることで、線の線密度は、１線当たり２Ｆ、または、フィーチャサイズ６０２の２倍である。それゆえに、直角線を横断する垂直ＭＲＡＭセル３００を配設することは、フィーチャサイズ６０２の２乗の４倍のセル３００の面密度をもたらす。上述されるように、垂直セル３００は、垂直に整列させた、書き込みセレクタ３０２、偏光子３０４、磁気トンネル接合３２０、および読み出しセレクタ３１４を含むことができる。対照的に、セレクタ３０２、３１４、または（セレクタ３０２、３１４の代わりに）スイッチトランジスタなどの構成要素がＦ^∧２より広い面積を占有する、または垂直に整列されない場合、セル３００は、より広いまたは整列されない構成要素を収容するためにさらに押し開かれる場合があり、それぞれのセル３００によって使用される面積は４＊Ｆ^∧２より広くなる場合がある。

ある特定の実施形態では、ＭＲＡＭダイ１５０に対するセル３００の平均密度は、行回路２０２、列回路２０４、およびダイコントローラ２０６などの周辺構成要素によって影響される場合がある。しかしながら、セル３００の面密度は、アレイ６００に対する外部または周辺の構成要素を除いた、アレイ６００内のセル３００の密度を参照してもよい。

図７〜図１０は、ＭＲＡＭセル３００、読み出し線４０６、スピン蓄積線４０４、および書き込み線４０２を含む、上述されるＭＲＡＭアレイ２００、４００、５００、６００と実質的に同様であってよい、ＭＲＡＭアレイ７００に対する読み出し電圧および書き込み電圧を示す。示される実施形態では、読み出しセレクタ３１４は、ダイオードとして示されるユニポーラセレクタである。このユニポーラセレクタは、電圧が閾値（ダイオードに対する少なくともオン電圧）を満たすのに応答して、１つの方向において電流を許可するが、電圧が閾値を下回るまたは逆バイアス方向にある場合は電流を限定する。上述されるように、書き込みセレクタ３０２は、ダイオードペアとして示されるバイポーラセレクタである。偏光子３０４はブロックとして示され、ＭＴＪ３２０は、平行状態および反平行状態におけるＭＴＪ３２０に対する異なる抵抗によって、可変抵抗器として示される。

ダイコントローラ２０６などのコントローラは、読み出し線４０６、書き込み線４０２、およびスピン蓄積線４０４に対する電圧を制御することによってアレイ７００に対する読み出し動作および書き込み動作を行うことができる。図７〜図１０は、破線によって指示される、選択セル３００からの読み取りまたは選択セル３００への書き込みを行うための読み出し電圧および書き込み電圧を示す。選択セル３００以外のセル３００は、選択セル３００と同じ行または同じ列にある（例えば、同じ読み出し線４０６および書き込み線４０２に、または同じスピン蓄積線４０４に結合される）場合、半選択されると称されてよく、その他の場合に（例えば、非選択セル３００は、選択セル３００と異なる、読み出し線４０６、書き込み線４０２、およびスピン蓄積線４０４に結合される）非選択と称されてよい。偏光子３０４およびＭＴＪ３２０は、同様に、選択、半選択、または非選択セル３００にあるかどうかに基づいて、選択、半選択、または非選択と称される場合がある。

図７は、第１のビット値を選択セル３００に書き込むための書き込み動作のためのコントローラによって加えられる書き込み電圧を示す。第１のビット値は、セル３００内の磁気モーメントの配向、または、値が平行状態または反平行状態によって表されるように適応される規約などによって、バイナリゼロまたはバイナリ１とすることができる。他の値（例えば、第１の値がゼロの場合１、第１の値が１の場合ゼロ）は第２のビット値と称される。

示される実施形態では、コントローラは、第１のビット値を選択セル３００に書き込むための書き込み動作を、書き込み電圧Ｖ_Ｗを選択セル３００に対する書き込み線４０２に結合し、選択セル３００のためのスピン蓄積線４０４を接地し、および書き込み電圧の半分（Ｖ_Ｗ／２）を、他の書き込み線４０２、他のスピン蓄積線４０４、および読み出し線４０６に結合することによって行う。接地電圧は、図７〜図１０においてゼロと示されている。しかしながら、さまざまな実施形態では、接地電圧は任意の基準電圧であってよく、書き込み電圧などの他の電圧は基準電圧を上回るまたは下回る電圧差であってよい。

示される実施形態では、選択セル３００に対する、書き込みセレクタ３０２および偏光子３０４にわたる電圧降下は書き込み電圧Ｖ_Ｗに等しい。半選択の偏光子３０４（および書き込みセレクタ３０２）にわたる電圧降下は、書き込み電圧の半分またはＶ_Ｗ／２に等しい。非選択の偏光子３０４（および書き込みセレクタ３０２）にわたる電圧降下はゼロに等しい。書き込みセレクタ３０２は、書き込み電圧Ｖ_Ｗが電圧閾値を満たして、選択されたＭＴＪ３２０に書き込むために電流が選択の偏光子３０４を流れることができるように構成されてよい。書き込みセレクタ３０２は、書き込み電圧の半分（Ｖ_Ｗ／２）が電圧閾値を満たさないことで、半選択または非選択の偏光子３０４を通る電流を限定するようにさらに構成されてよい。ＭＴＪ３２０にわたる電圧降下はＶ_Ｗ／２またはゼロであり、読み出しセレクタ３１４は、Ｖ_Ｗ／２より高い電圧閾値で構成されるため、読み出しセレクタ３１４はＭＴＪ３２０を通る電流を限定する。

図８は、第２のビット値を選択セル３００に書き込むための書き込み動作のためのコントローラによって加えられる書き込み電圧を示す。第２のビット値は第１のビット値の反対である。

示される実施形態では、コントローラは、第２のビット値を選択セル３００に書き込むための書き込み動作を、書き込み電圧Ｖ_Ｗを選択セル３００に対するスピン蓄積線４０４に結合し、選択セル３００のための書き込み線４０２を接地し、および書き込み電圧の半分（Ｖ_Ｗ／２）を、他の書き込み線４０２、他のスピン蓄積線４０４、および読み出し線４０６に結合することによって行う。

示される実施形態では、選択セル３００に対する、書き込みセレクタ３０２および偏光子３０４にわたる電圧降下は、図７にあるような反対方向における書き込み電圧（−Ｖ_Ｗ）に等しい。半選択の偏光子３０４（および書き込みセレクタ３０２）にわたる電圧降下は、図７にあるような反対方向における書き込み電圧の半分、または−Ｖ_Ｗ／２である。非選択の偏光子３０４（および書き込みセレクタ３０２）にわたる電圧降下は依然ゼロに等しい。書き込みセレクタ３０２は、閾値に基づいて、両方向における電流を許可するバイポーラセレクタであってよく、電圧−Ｖ_Ｗが電圧閾値を満たすことで、選択されたＭＴＪ３２０に書き込むために、電流が選択された偏光子３０４を流れることができるように構成されてよい。書き込みセレクタ３０２は、電圧−Ｖ_Ｗ／２が電圧閾値を満たさないことで、半選択のまたは非選択の偏光子３０４を通る電流を限定するようにさらに構成されてよい。ＭＴＪ３２０にわたる電圧降下は−Ｖ_Ｗ／２またはゼロであり、読み出しセレクタ３１４は、逆バイアスに応答して電流を限定するユニポーラセレクタであってよい。代替的には、読み出しセレクタ３１４は、読み出しセレクタ３１４がＭＴＪ３２０を通る電流を限定するように、−Ｖ_Ｗ／２の電圧によって満たされない逆の電流の流れに対する閾値を有する、バイポーラセレクタであってよい。

図９は、データを選択セル３００から読み出すための読み出し動作のためのコントローラによって加えられる読み出し電圧を示す。示される実施形態では、コントローラは、選択セル３００に対する読み出し動作を、読み出し電圧Ｖ_Ｒを選択セル３００に対する読み出し線４０６に結合し、選択セル３００のためのスピン蓄積線４０４を接地し、および読み出し電圧の半分（Ｖ_Ｒ／２）を、他の読み出し線４０６、他のスピン蓄積線４０４、および書き込み線４０２に結合することによって行う。

示される実施形態では、選択セル３００に対する、読み出しセレクタ３１４およびＭＴＪ３２０にわたる電圧降下は読み出し電圧Ｖ_Ｒに等しい。半選択のＭＴＪ３２０（および読み出しセレクタ３１４）にわたる電圧降下は、読み出し電圧の半分またはＶ_Ｒ／２に等しい。非選択のＭＴＪ３２０（および読み出しセレクタ３１４）にわたる電圧降下はゼロに等しい。読み出しセレクタ３１４は、読み出し電圧Ｖ_Ｒが電圧閾値を満たして、選択されたＭＴＪ３２０の抵抗（ひいては記憶されたデータ値）を検知するために電流が選択されたＭＴＪ３２０を流れることができるように構成されてよい。読み出しセレクタ３１４は、読み出し電圧の半分（Ｖ_Ｒ／２）が電圧閾値を満たさないことで、半選択または非選択のＭＴＪ３２０を通る電流を限定するようにさらに構成されてよい。偏光子３０４にわたる電圧降下はＶ_Ｒ／２またはゼロであり、書き込みセレクタ３０２は、Ｖ_Ｒ／２より高い電圧閾値で構成されるため、書き込みセレクタ３０２は偏光子３０４を通る電流を限定する。

ある特定の実施形態では、読み出し電圧Ｖ_Ｒは書き込み電圧Ｖ_Ｗに等しくてよい。上述されるように、読み出しセレクタ３１４に対する閾値電圧は、読み出し電圧Ｖ_Ｒの半分ではなく読み出し電圧Ｖ_Ｒまたは書き込み電圧Ｖ_Ｗの半分によって満たされ得る。同様に、書き込みセレクタ３０２に対する閾値電圧は、（いずれの方向にしても）書き込み電圧Ｖ_Ｗの半分ではなく（いずれの方向にしても）書き込み電圧Ｖ_Ｗ、または読み出し電圧Ｖ_Ｒの半分によって満たされ得る。それゆえに、読み出し電圧および書き込み電圧は、等しくてよい、または多少異なってよい。例えば、わずかに低い読み出し電圧Ｖ_Ｒは読み出し電流を小さくし、かつ摩耗を低減することができる。代替的には、読み出し電流は、読み出しセレクタ３１４に組み込まれる（またはこれと直列の）抵抗などによって、別のやり方で限定されてよい。

図１０は、第１のビット値を選択セル３００に書き込むための、図７と同様の書き込み電圧を示す。示された実施形態では、コントローラは書き込み電流を低減するために電圧制御された磁気異方性を使用する。

さまざまな実施形態では、セル３００の磁気異方性は、自由層３０８を磁化するための「容易」軸と「困難」軸との間の差異に言及することができる。例えば、ある特定の実施形態では、固定層３１２に対する厚み方向磁化を有するセル３００は、自由層３０８に対して垂直方向に「容易」軸を有することができることで、自由層３０８に対する厚み方向磁化はエネルギー的に有利である。磁化異方性の測定値は、「容易」軸における磁化を打ち消すのに十分な「困難」軸に沿って（例えば、面内方向において）加えられた磁場のサイズであってよい。磁化異方性の他のまたはさらなる測定値は、セル３００に対する読み出しまたは書き込みの困難さに同様に相当する場合がある。よって、高い磁化異方性を有するセル３００は、データ記憶を安定させることができるが、自由層３０８の磁化を変更するために高い書き込み電流を使用する場合がある。対照的に、磁化異方性が低いセル３００は、より低い書き込み電流を使用するが、いくらか安定性の損失がある場合がある。

しかしながら、ある特定の実施形態では、ＭＴＪ３２０にわたって加えられた電圧は、自由層３０８の磁化異方性を一時的に変更する場合がある。１つの実施形態では、自由層３０８の磁化異方性は、１つの方向において加えられた電圧によって低下する場合があり、かつ、別の方向において加えられた電圧によって上昇する場合がある。さらなる実施形態では、電圧制御された磁化異方性（ＶＣＭＡ）を使用することは、書き込み中にＭＴＪ３２０にわたる電圧を加えて自由層３０８の磁化異方性を一時的に低減することで、書き込み電流を低下させることを可能にすることを伴う。ＶＣＭＡを使用することによって、安定性に対して高い異方性で、かつ低い書き込み電流によってセル３００を構成可能とすることができる。

示された実施形態では、コントローラは、実質的に、図７に関して上述されるような電圧を加える。しかしながら、コントローラはまた、書き込み動作中、選択セル３００に対する読み出し線４０６に書き込み電圧Ｖ_Ｗの半分より大きい電圧を加える。例えば、示される実施形態では、選択セル３００に対する読み出し線４０６における電圧は、Ｖ_Ｗ／２＋Ｖ_Ａ：書き込み電圧Ｖ_Ｗの半分にさらなるバイアス電圧Ｖ_Ａを加えたものである。さらなるバイアス電圧は、Ｖ_Ｗ／２＋Ｖ_Ａが読み出しセレクタ３１４に対する電圧閾値を満たすことで、電流が流れることができるように選択される。さらに、読み出しセレクタ３１４の抵抗は、選択されたＭＴＪ３２０の抵抗より低い場合があることで、選択セル３００に対する読み出し線４０６と選択セル３００に対するスピン蓄積線４０４との間のＶ_Ｗ／２＋Ｖ_Ａ電圧降下は、（読み出しセレクタ３１４自体にわたるのではなく）選択されたＭＴＪ３２０にわたる。ＭＴＪ３２０は、示された極性に対する電圧が自由層３０８の磁化異方性を低減することで、より早いおよび／またはより低い電流の書き込みを促進するように構成されてよい。しかしながら、反対の極性の電圧は、自由層３０８の磁化異方性を高めることになる。それゆえに、ＶＣＭＡは、第１のビット値を書き込むために、または第２のビット値を書き込むために、書き込み電流の低減を可能にすることができるが、この両方のためには可能にすることはできない。

図１１は、ＭＲＡＭアレイを作るための方法１１００の１つの実施形態を示す概略的なフローチャート図である。方法１１００を開始して、製造者は書き込み線４０２を基板上に堆積させる（１１０２）。製造者は書き込み線４０２上に書き込みセレクタ３０２を堆積させる（１１０４）。製造者は書き込みセレクタ３０２上に偏光子３０４を堆積させる（１１０６）。製造者はスピン蓄積線４０４を堆積させる（１１０８）。製造者はスピン蓄積線４０４上にＭＴＪ３２０を堆積させる（１１１０）。製造者はＭＴＪ３２０上に読み出しセレクタ３１４を堆積させる（１１１２）。製造者は読み出し線４０６を堆積させ１１１４、方法１１００は終了する。

図１２は、ＭＲＡＭアレイを作るための方法１２００の別の実施形態を示す概略的なフローチャート図である。方法１２００を開始して、製造者は読み出し線４０６を基板上に堆積させる（１２０２）。製造者は、読み出し線４０６上に読み出しセレクタ３１４を堆積させる（１２０４）。製造者は、読み出しセレクタ３１４上にＭＴＪ３２０を堆積させる（１２０６）。製造者はスピン蓄積線４０４を堆積させる（１２０８）。製造者はスピン蓄積線４０４上に偏光子３０４を堆積させる（１２１０）。製造者は偏光子３０４上に書き込みセレクタ３０２を堆積させる（１２１２）。製造者は書き込み線４０２を堆積させ（１２１４）、方法１２００は終了する。

磁気抵抗を利用してデータ値を記憶する手段は、さまざまな実施形態では、磁気トンネル接合３２０、固定層３１２、障壁層３１０、自由層３０８、強磁性材料、強磁性合金、またはＣｏＦｅＢ合金などを含んでよい。他の実施形態は、データ値を磁気抵抗を利用して記憶する同様のまたは同等の手段を含んでよい。

記憶されたデータ値を変更するために、磁気スピンを蓄積する手段は、磁気抵抗を利用してデータ値を記憶する手段に隣接しさまざまな実施形態では、スピン蓄積層３０６、スピン蓄積線４０４、導電性材料、銅、銀、銅／銀合金、アルミニウム、またはグラフェンなどを含むことができる。他の実施形態は、磁気スピンを蓄積する同様のまたは同等の手段を含んでよい。

蓄積された磁気スピンを生成するために電気的な書き込み電流をスピン分極する手段は、さまざまな実施形態では、偏光子３０４、スピン分極強磁性材料、コバルト／鉄合金、またはコバルト／マンガン合金などを含むことができる。他の実施形態は、電気的な書き込み電流をスピン分極する同様のまたは同等の手段を含んでよい。ある特定の実施形態では、磁気抵抗を利用してデータ値を記憶する手段、磁気スピンを蓄積する手段、およびスピン分極する手段は、クロスポイント型磁気抵抗メモリアレイにおいて垂直に整列させることができる。

第１の電圧が閾値を満たさないことに基づいて書き込み電流を阻止する手段は、書き込みセレクタ３０２、ｐ−ｎ接合、ｐ−ｎ−ｐ多層、オボニック閾値スイッチング材料、バイポーラセレクタ、金属−絶縁体−金属セレクタ、混合イオン−電子伝導複合材料セレクタ、または、金属−絶縁体転移セレクタなどを含むことができる。他の実施形態は、書き込み電流を阻止する同様のまたは同等の手段を含んでよい。

第２の電圧が閾値を満たさないことに基づいて読み出し電流を阻止する手段は、さまざまな実施形態では、読み出しセレクタ３１４、ｐ−ｎ接合、ｐ−ｎ−ｐ多層、オボニック閾値スイッチング材料、バイポーラセレクタ、ユニポーラセレクタ、金属−絶縁体−金属セレクタ、混合イオン−電子伝導複合材料セレクタ、または、金属−絶縁体転移セレクタなどを含むことができる。他の実施形態は、読み出し電流を阻止する同様のまたは同等の手段を含んでよい。ある特定の実施形態では、読み出し電流を阻止する手段は、（例えば、ＭＲＡＭセル３００の隣接していない部分に配設された）書き込み電流を阻止する手段から物理的に分離可能である。

本開示は、その趣旨または本質的な特性から逸脱することなく、他の特有の形態で具現化可能である。説明した実施形態は、あらゆる点で、単なる例示と見なされ、制限的と見なされるべきではない。従って、本開示の範囲は、前述の説明によってではなく添付の特許請求の範囲によって指示される。特許請求の範囲と同等の意義および範囲に入る全ての変更は、特許請求の範囲内に包含されるものとする。

Claims (20)

1. 読み出し線層における複数の読み出し線と、
   書き込み線層における複数の書き込み線と、
   前記読み出し線層と前記書き込み線層との間に配設されるスピン蓄積線層における複数のスピン蓄積線であって、前記読み出し線および前記書き込み線を水平に横断する、スピン蓄積線と、
   複数の垂直磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルと、
   を備え、
   前記垂直ＭＲＡＭセルは、スピン蓄積線と書き込み線との間に結合される偏光子、および、前記スピン蓄積線と読み出し線との間に結合される磁気トンネル接合であって、前記磁気トンネル接合および前記偏光子が垂直に整列されるようにする磁気トンネル結合を含む、装置。
2. 前記垂直ＭＲＡＭセルの面密度は、１セル当たり、プロセスフィーチャサイズの２乗の４倍である、請求項１に記載の装置。
3. 前記垂直ＭＲＡＭセルは、前記磁気トンネル結合と前記読み出し線との間に配設される読み出しセレクタ、および、前記偏光子と前記書き込み線との間に配設される書き込みセレクタをさらに備える、請求項１に記載の装置。
4. 前記読み出しセレクタおよび前記書き込みセレクタは前記偏光子および前記磁気トンネル接合と垂直に整列される、請求項３に記載の装置。
5. 前記読み出しセレクタはユニポーラセレクタを含み、前記書き込みセレクタはバイポーラセレクタを含む、請求項３に記載の装置。
6. 前記読み出し線は前記書き込み線に平行であり、前記スピン蓄積線は前記読み出し線および前記書き込み線に直角である、請求項１に記載の装置。
7. 前記磁気トンネル結合は、固定層、障壁層、および自由層を含み、前記障壁層は前記固定層と前記自由層との間に配設され、前記自由層は前記スピン蓄積線と接触している、請求項１に記載の装置。
8. 前記固定層の磁気モーメント、前記自由層の磁気モーメント、および前記偏光子の磁気モーメントは、前記障壁層に垂直である、請求項７に記載の装置。
9. 前記スピン蓄積線は、銀、銅、アルミニウム、およびグラフェンのうちの１つまたは複数を含む、請求項１に記載の装置。
10. 前記偏光子はスピン分極した強磁性材料を含む、請求項１に記載の装置。
11. 第２の複数の垂直ＭＲＡＭセルをさらに含み、前記複数の垂直ＭＲＡＭセルおよび前記第２の複数の垂直ＭＲＡＭセルは３次元アレイを形成し、前記第２の複数の垂直ＭＲＡＭセルは、前記読み出し線および前記書き込み線のうちの１つまたは複数を前記複数の垂直ＭＲＡＭセルと共有する、請求項１に記載の装置。
12. 前記読み出し線、前記書き込み線、および前記スピン蓄積線に対する電圧を制御することによって前記垂直ＭＲＡＭセルに対する読み出し動作および書き込み動作を行うコントローラをさらに含む、請求項１に記載の装置。
13. 磁気ランダムアクセスメモリ（ＭＲＡＭ）アレイを備えるシステムであって、
    前記磁気ランダムアクセスメモリアレイは、
    複数の読み出し線と、
    複数の書き込み線と、
    前記読み出し線と前記書き込み線との間に配設されるスピン蓄積層における複数のスピン蓄積線であって、前記読み出し線および前記書き込み線に直角であるスピン蓄積線と、
    複数のＭＲＡＭセルであって、書き込みセレクタ、偏光子、磁気トンネル接合、および読み出しセレクタを含み、前記書き込みセレクタおよび偏光子は前記スピン蓄積線と前記書き込み線との間に直列に電気的に結合され、前記読み出しセレクタおよび磁気トンネル接合は前記スピン蓄積線と前記読み出し線との間に直列に電気的に結合される、ＭＲＡＭセルと、
    前記読み出し線、前記書き込み線、および前記スピン蓄積線に対する電圧を制御することによって前記アレイに対する読み出し動作および書き込み動作を行うコントローラと、を含む、システム。
14. 前記コントローラは、選択されたＭＲＡＭセルに対する読み出し動作を、読み出し電圧を前記選択されたセルに対する読み出し線に結合し、前記選択されたセルのためのスピン蓄積線を接地し、および、前記読み出し電圧の半分を他の読み出し線、他のスピン蓄積線、および前記書き込み線に結合することによって行う、請求項１３に記載のシステム。
15. 前記コントローラは、第１のビット値を選択されたセルに書き込むための書き込み動作を、書き込み電圧を前記選択されたセルに対する書き込み線に結合し、前記選択されたセルのためのスピン蓄積線を接地し、および、前記書き込み電圧の半分を、他の書き込み線、他のスピン蓄積線、および前記読み出し線に結合することによって行う、請求項１３に記載のシステム。
16. 前記コントローラは、前記書き込み動作中、前記選択されたセルに対する読み出し線に前記書き込み電圧の半分より大きい電圧を加える、請求項１５に記載のシステム。
17. 前記コントローラは、前記第１のビット値と異なる第２のビット値を前記選択されたセルに書き込むための書き込み動作を、前記書き込み電圧を前記選択されたセルに対する前記スピン蓄積線に結合し、前記選択されたセルのための前記書き込み線を接地し、および前記書き込み電圧の半分を、他の書き込み線、他のスピン蓄積線、および前記読み出し線に結合することによって行う、請求項１５に記載のシステム。
18. 磁気抵抗を利用してデータ値を記憶する手段と、
    記憶された前記データ値を変更するために、前記磁気抵抗を利用してデータ値を記憶する手段に、隣接して、磁気スピンを蓄積する手段と、
    蓄積された前記磁気スピンを生成するために電気的な書き込み電流をスピン分極する手段と、を備え、
    前記磁気抵抗を利用してデータ値を記憶する手段、前記磁気スピンを蓄積する手段、および前記スピン分極する手段は、クロスポイント型磁気抵抗メモリアレイにおいて垂直に整列される、装置。
19. 第１の電圧が閾値を満たさないことに基づいて前記書き込み電流を阻止する手段をさらに備える、請求項１８に記載の装置。
20. 第２の電圧が閾値を満たさないことに基づいて読み出し電流を阻止する手段をさらに備え、前記読み出し電流を阻止する手段は、前記書き込み電流を阻止する手段から物理的に分離される、請求項１９に記載の装置。

Images