CN104134455B - 一种磁逻辑器件的并联编程电路 - Google Patents

一种磁逻辑器件的并联编程电路 Download PDF

Info

Publication number
CN104134455B
CN104134455B CN201410339998.8A CN201410339998A CN104134455B CN 104134455 B CN104134455 B CN 104134455B CN 201410339998 A CN201410339998 A CN 201410339998A CN 104134455 B CN104134455 B CN 104134455B
Authority
CN
China
Prior art keywords
mtj
magnetic
switch
junction
fixed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410339998.8A
Other languages
English (en)
Other versions
CN104134455A (zh
Inventor
李政
郭玮
康旺
燕博南
赵巍胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihang University
Original Assignee
Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University filed Critical Beihang University
Priority to CN201410339998.8A priority Critical patent/CN104134455B/zh
Publication of CN104134455A publication Critical patent/CN104134455A/zh
Application granted granted Critical
Publication of CN104134455B publication Critical patent/CN104134455B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一种磁逻辑器件的并联编程电路，磁触发器MFF中的两个磁隧道结M1和M2的两端电极交叉连接，两条交叉通路中的一路接有一个开关S5；同时MTJ的上下两端分别与一个开关串接，通过控制四个开关S1、S2、S3、S4的断开与闭合来控制编程电流流经各MTJ的方向。在本发明中，由于磁触发器MFF中的两个磁隧道结MTJ是并联关系，故其所呈现的等效总电阻相对较小，从而能使与其串联的晶体管分得更高的电压，有利于其晶体管进入饱和区，进而提供较大的写入电流，增加写入可靠性。

Description

一种磁逻辑器件的并联编程电路
技术领域
本发明涉及一种磁逻辑器件的并联编程电路，属于磁性非易失性逻辑技术领域。
背景技术
磁隧道结MTJ(Magnetic Tunnel Junction)，如附图1所示，除了可作为磁性存储器的核心存储单元，还可以应用于逻辑电路，即磁逻辑。在逻辑电路中引入非易失性的MTJ后，能实现更低的待机功耗和工作状态下更低的动态功耗。
触发器FF(Flip-Flop)是时序逻辑电路的基本单元，其功耗对片上***SoC(System on Chip)的功耗有很大影响。而具有非易失性的磁触发器MFF(Magnetic Flip-Flop)被认为是解决SoC高静态功耗的有效解决方案。
如附图2所示，MFF中的MTJ具有两种电阻状态，即高电阻状态RAP(MTJ中固定层与自由层的磁化方向相反)和低电阻状态RP(MTJ中固定层与自由层的磁化方向相同)。在对MTJ进行编程的时候，可以在MTJ的顶端电极与底端电极两端加一个足够大的双向电流，通过自旋转移矩STT(Spin Transfer Torque)效应来改变自由层的磁化方向，使MTJ可以在两种电阻状态之间进行切换。更具体地，当电流从固定层流向自由层，则促使自由层的磁化方向反平行于固定层，表现为高电阻状态；反之当电流从自由层流向固定层，则促使自由层的磁化方向平行于固定层，表现为低电阻状态。
传统的MFF写入方法如附图3所示，两个MTJ(M1和M2)相互串联，被同时写入数据。可规定当M1为高(低)阻态且M2为低(高)阻态时，此M1和M2组成的“MTJ对”表示逻辑值1(0)，反之亦可。如果要对此MFF写入逻辑值1，则将开关S1和S4断开，S2和S3闭合，电流从Vdd经S2、M2的自由层、M2的固定层、M1的固定层、M1的自由层以及S3到地Gnd。如此，M1为高阻态，M2为低阻态，由M1和M2组成的“MTJ对”表示逻辑1。相反地，如果要对此MFF写入逻辑值0，则将开关S1和S4闭合，S2和S3断开，电流从Vdd经S1、M1的自由层、M1的固定层、M2的固定层、M2的自由层以及S4到地Gnd。如此，M1为低阻态，M2为高阻态，由M1和M2组成的“MTJ对”表示逻辑0。此种写入方法随着工艺节点的不断微缩及MTJ电阻值的增大，写入可靠性严重降低。换言之，写入通路上与MTJ串联的MOS晶体管分压不足，使得MOS晶体管很难进入饱和区，限制了写入电流的大小，导致MTJ不能正确翻转的概率大大增加。
提高工作电压可以在一定程度上提高写入可靠性，但此方法会增加写入功耗。同时，过大的工作电压对核心器件的稳定性也有不利影响。
此外，也可以用两套写入电路分别对两个MTJ进行编程，此方法的缺点是两套写入电路所占面积增大，降低了集成度，增加了成本。
发明内容
一、发明目的：
针对上述背景中提到的磁触发器MFF传统串联写入方法面临的写入可靠性过低的问题，本发明一种磁逻辑器件的并联编程电路提出了一种新的并联编程方法。在增加写入可靠性的同时，保持低能耗和高集成度。
二、技术方案：
本发明一种磁逻辑器件的并联编程电路的技术方案如附图4所示，磁触发器MFF中的两个磁隧道结M1和M2的两端电极交叉连接，两条交叉通路中的一路接有一个开关S5。同时MTJ的上下两端分别与一个开关串接。通过控制四个开关S1、S2、S3、S4的断开与闭合来控制编程电流流经各MTJ的方向。
所述开关S1、S2、S3、S4和S5可以是NMOS晶体管、PMOS晶体管、双MOS晶体管传输门(Transmission Gate)或由MOS晶体管构成的其它任何形式的开关结构。
所述开关S5可以位于M1自由层与M2固定层之间的通路上，也可以位于M1固定层与M2自由层之间的通路上，或者两条支路上都有一个开关。
所述磁触发器MFF中的磁隧道结MTJ即可为垂直磁场各向异性磁隧道结PMA-MTJ(Perpendicular Magnetic Anisotropy MTJ)，也可为面内磁场各向异性磁隧道结In-plane-MTJ(In-plane Magnetic Anisotropy MTJ)。
进行写编程操作时，开关S5应始终处于闭合状态。如附图5所示，当S1和S3闭合且S2和S4断开时，M1上的电流方向为从自由层到固定层，M2上的电流方向为从固定层到自由层，当通过电流足够大且持续一定时间后，M1呈低阻态且M2呈高阻态。如附图6所示，当S1和S3断开且S2和S4闭合时，M1上的电流方向为从固定层到自由层，流经M2的电流方向为从自由层到固定层，当通过电流足够大且持续一定时间后，M1呈高阻态且M2呈低阻态。
在进行读操作时，开关S1、S2、S3、S4和S5处于断开状态，与M1和M2连接的读出放大器的两条支路闭合，M1和M2储存的二进制信息被读取并输出；
三、优点及功效:
本发明一种磁逻辑器件的并联编程电路，由于磁触发器MFF中的两个磁隧道结MTJ是并联关系，故其所呈现的等效总电阻相对较小，从而能使与其串联的晶体管分得更高的电压，有利于其晶体管进入饱和区，进而提供较大的写入电流，增加写入可靠性。
附图说明
图1(a)为PMA-MTJ的简化结构示意图；
图1(b)为In-plane-MTJ的简化结构示意图；
图2为以PMA-MTJ为例，MTJ高低阻态翻转示意图；
图3为以PMA-MTJ为例，传统MFF串联MTJ编程示意图；
图4为以PMA-MTJ为例，本发明提出的MFF并联MTJ写电路示意图；
图5为以PMA-MTJ为例，本发明提出的MFF并联MTJ写电路写“0”示意图；
图6为以PMA-MTJ为例，本发明提出的MFF并联MTJ写电路写“1”示意图；
图7为以PMA-MTJ为例，本发明提出的MFF并联MTJ写电路在执行读操作时的等效示意图；
图1(a)、(b)、图2、图3、图4、图5、图6和图7中的参数定义为：
表示PMA-MTJ自由层的磁化方向可变；
表示In-plane-MTJ自由层的磁化方向可变；
表示In-plane-MTJ固定层的磁化方向固定；
表示PMA-MTJ固定层的磁化方向固定；
表示PMA-MTJ自由层的磁化方向与固定层相同；
表示PMA-MTJ自由层的磁化方向与固定层相反；
M1、M2：表示磁触发器MFF中的两个磁隧道结MTJ；
S1、S2、S3、S4、S5、SR：表示NMOS晶体管、PMOS晶体管、双MOS晶体管传输门(Transmission Gate)或由MOS晶体管构成的其它任何形式的开关结构。
具体实施方式
本发明一种磁逻辑器件的并联编程电路，参照附图，进一步说明本发明的实质性特点。
在此公开了详细的示例性实施例，其特定的结构细节和功能细节仅是描述特定实施例的目的，因此，可以以许多可选择的形式来实施本发明，且本发明不应该被理解为仅仅局限于在此提出的示例实施例，而是应该覆盖落入本发明范围内的所有变化、等价物和可替换物。另外，将不会详细描述或将省略本发明的众所周知的元件，器件与子电路，以免混淆本发明的实施例的相关细节。
图1(a)与图1(b)分别为本发明一种磁逻辑器件的并联编程电路提出的MFF的基本组成器件PMA-MTJ和In-plane-MTJ的简化结构示意图。
磁隧道结MTJ的基本结构有三层：铁磁层一、氧化层和铁磁层二；铁磁层一和铁磁层二可以为磁各向异性垂直膜面材料，即PMA-MTJ，也可以为磁各向异性平行膜面材料，即In-plane-MTJ。其中一个铁磁层的磁化方向为固定的，称为固定层，而另一个铁磁层的磁化方向为自由的，称为自由层。通过改变自由层的磁化方向，可以得到不同的电阻状态。更具体地，当固定层与自由层相对磁化方向相同时MTJ呈现低阻态RP，当固定层与自由层相对磁化方向相反时呈现出高阻态RAP。
图2为磁隧道结MTJ高低阻态之间相互转换的示意图。
图3为传统的磁触发器MFF串联磁隧道结MTJ编程示意图。
通过控制开关S1、S2、S3、S4的闭合与断开，从而控制是否通入写入电流以及写入电流的方向。具体地，当S1和S4闭合，S2和S3断开时，此时S1、M1、M2和S4构成电流通路，电流从Vdd经S1、M1的自由层、M1的固定层、M2的固定层、M2的自由层以及S4到地Gnd。如此，M1为低阻态，M2为高阻态，由M1和M2组成的“MTJ对”表示逻辑0。反之，当S1和S4断开，S2和S3闭合时，此时S2、M2、M1和S3构成电流通路，电流从Vdd经S2、M2的自由层、M2的固定层、M1的固定层、M1的自由层以及S3到地Gnd。如此，M1为高阻态，M2为低阻态，由M1和M2组成的“MTJ对”表示逻辑1。
图4为本发明一种磁逻辑器件的并联编程提出的磁触发器MFF并联磁隧道结MTJ写电路示意图。
通过控制开关S1、S2、S3、S4和S5的闭合与断开，从而控制是否通入写入电流以及写入电流的方向。需要说明的是，在编程操作中，开关S5必须始终处于闭合状态。在此写入方法中，M1和M2始终构成并联结构，而非传统写入方法中的串联结构。
图5为本发明一种磁逻辑器件的并联编程电路写“0”操作等效示意图。
当对磁触发器MFF写入“0”时，开关S1、S3和S5闭合，S2和S4断开。此时，流经磁隧道结M1支路的电流从Vdd经S1、M1的自由层、M1的固定层、S3到地Gnd；流经磁隧道结M2支路的电流从Vdd经S1、M2的固定层、M2的自由层、S5、S3到地Gnd。如此，磁隧道结M1被写为低阻态，磁隧道结M2被写为高阻态，逻辑值“0”被写入到MFF中的“MTJ对”。
图6为本发明一种磁逻辑器件的并联编程电路写“1”操作等效示意图。
当对磁触发器MFF写入“1”时，开关S2、S4和S5闭合，S1和S3断开。此时，流经磁隧道结M1支路的电流从Vdd经S2、S5、M1的固定层、M1的自由层、S4到地Gnd；流经磁隧道结M2支路的电流从Vdd经S2、M2的自由层、M2的固定层、S4到地Gnd。如此，磁隧道结M1被写为高阻态，磁隧道结M2被写为低阻态，逻辑值“1”被写入到磁触发器MFF中的“MTJ对”。
图7为本发明提出的磁触发器MFF并联磁隧道结MTJ写电路在执行读操作时的等效示意图。
在进行读操作时，开关S1、S2、S3、S4和S5都始终处于断开状态，读控制开关SR闭合。此时，与磁隧道结M1和磁隧道结M2相连接的读出放大器的两条支路导通，根据磁隧道结M1和磁隧道结M2各自的电阻状态，通过比较流经磁隧道结M1和磁隧道结M2两条支路的电流，读出放大器判断出存储在MFF“MTJ对”中的逻辑信息。比如，当磁隧道结M1为高阻态且磁隧道结M2为低阻态时，流经磁隧道结M1支路的电流小于流经磁隧道结M2支路的电流，读出放大器输出端输出逻辑信号“1”；当磁隧道结M1为低阻态且磁隧道结M2为高阻态时，流经磁隧道结M1支路的电流大于流经磁隧道结M2支路的电流，读出放大器输出端输出逻辑信号“0”。

Claims (1)

1.一种磁逻辑器件的并联编程电路，其特征在于：磁触发器MFF中的两个磁隧道结M1和M2的两端电极交叉连接，两条交叉通路中的一路接有一个开关S5；同时MTJ的上下两端分别与一个开关串接，通过控制四个开关S1、S2、S3、S4的断开与闭合来控制编程电流流经各MTJ的方向；
所述开关S1、S2、S3、S4和S5是NMOS晶体管、PMOS晶体管、双MOS晶体管传输门；
所述开关S5位于M1自由层与M2固定层之间的通路上，或者位于M1固定层与M2自由层之间的通路上，或者两条支路上都有一个开关；
所述磁触发器MFF中的磁隧道结MTJ为垂直磁场各向异性磁隧道结PMA-MTJ即Perpendicular Magnetic Anisotropy MTJ，或者为面内磁场各向异性磁隧道结In-plane-MTJ即In-plane Magnetic Anisotropy MTJ；
M1的上下两端分别与开关S1、S3串接，M2的上下两端分别开关S2、S4串接，从而根据写编程操作时电流流经各MTJ的阻态变化的方法：
进行写编程操作时，开关S5应始终处于闭合状态，当S1和S3闭合且S2和S4断开时，M1上的电流方向为从自由层到固定层，M2上的电流方向为从固定层到自由层；当通过电流足够大且持续一定时间后，M1呈低阻态且M2呈高阻态；当S1和S3断开且S2和S4闭合时，M1上的电流方向为从固定层到自由层，流经M2的电流方向为从自由层到固定层，当通过电流足够大且持续一定时间后，M1呈高阻态且M2呈低阻态；
在进行读操作时，开关S1、S2、S3、S4和S5处于断开状态，与M1和M2连接的读出放大器的两条支路闭合，M1和M2储存的二进制信息被读取并输出。
CN201410339998.8A 2014-07-17 2014-07-17 一种磁逻辑器件的并联编程电路 Active CN104134455B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410339998.8A CN104134455B (zh) 2014-07-17 2014-07-17 一种磁逻辑器件的并联编程电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410339998.8A CN104134455B (zh) 2014-07-17 2014-07-17 一种磁逻辑器件的并联编程电路

Publications (2)

Publication Number Publication Date
CN104134455A CN104134455A (zh) 2014-11-05
CN104134455B true CN104134455B (zh) 2017-04-19

Family

ID=51807104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410339998.8A Active CN104134455B (zh) 2014-07-17 2014-07-17 一种磁逻辑器件的并联编程电路

Country Status (1)

Country Link
CN (1) CN104134455B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10134457B1 (en) * 2017-08-31 2018-11-20 Sandisk Technologies Llc Cross-point spin accumulation torque MRAM
CN113452354B (zh) * 2021-07-20 2022-12-06 山东交通学院 一种基于mtj器件的rs触发器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1244017A (zh) * 1998-08-05 2000-02-09 国际商业机器公司 非易失性磁存储单元和器件
US6331943B1 (en) * 2000-08-28 2001-12-18 Motorola, Inc. MTJ MRAM series-parallel architecture
CN1717742A (zh) * 2002-11-27 2006-01-04 皇家飞利浦电子股份有限公司 用于串行编程mram的电流重新路由方案

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890266B2 (en) * 2011-01-31 2014-11-18 Everspin Technologies, Inc. Fabrication process and layout for magnetic sensor arrays

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1244017A (zh) * 1998-08-05 2000-02-09 国际商业机器公司 非易失性磁存储单元和器件
US6331943B1 (en) * 2000-08-28 2001-12-18 Motorola, Inc. MTJ MRAM series-parallel architecture
CN1717742A (zh) * 2002-11-27 2006-01-04 皇家飞利浦电子股份有限公司 用于串行编程mram的电流重新路由方案

Also Published As

Publication number Publication date
CN104134455A (zh) 2014-11-05

Similar Documents

Publication Publication Date Title
US10453511B2 (en) Circuit arrangement, method of forming and operating the same
JP6421399B2 (ja) Ｓｔｔ−ｍｒａｍを使用した半導体記憶装置
US7894248B2 (en) Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
CN102148055B (zh) 使用自旋mos晶体管的非易失性存储器电路
CN109979516A (zh) 用于人工智能处理的集成电路
CN105229741A (zh) Mtj自旋霍尔mram位单元以及阵列
US8203871B2 (en) Reconfigurable magnetic logic device using spin torque
CN105356876B (zh) 基于忆阻器的逻辑门电路
CN110532222B (zh) 一种基于stt-mram的fpga开关单元
CN104778966B (zh) 一种基于自旋霍尔效应磁隧道结的非易失性逻辑门电路
CN106158000A (zh) 自旋转移扭矩磁存储器单元和存储器
Zhang et al. Adams: asymmetric differential stt-ram cell structure for reliable and high-performance applications
CN109256160A (zh) 一种自旋轨道矩磁存储器读取方法
CN105006244B (zh) 一种信号放大器、磁存储器的读取电路及其操作方法
CN106059567A (zh) 一种基于stt‑mram的现场可编程门阵列
CN107481755A (zh) 一种多态磁性存储器的位元结构
CN104134455B (zh) 一种磁逻辑器件的并联编程电路
KR20120055485A (ko) 플럭스 프로그래밍된 멀티-비트 자기 메모리
US9653163B2 (en) Memory cell with non-volatile data storage
Deng Design and development of low-power and reliable logic circuits based on spin-transfer torque magnetic tunnel junctions
CN112863575B (zh) 具有磁性隧道结的非易失寄存器
Lee et al. A novel macro-model for spin-transfer-torque based magnetic-tunnel-junction elements
Guillemenet et al. On the Use of Magnetic RAMs in Field‐Programmable Gate Arrays
CN105633109B (zh) 磁性随机存储器记忆单元及其读写和抗干扰方法
TWI626652B (zh) 存儲電路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant