JP2019071462A - Semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2019071462A JP2019071462A JP2019001641A JP2019001641A JP2019071462A JP 2019071462 A JP2019071462 A JP 2019071462A JP 2019001641 A JP2019001641 A JP 2019001641A JP 2019001641 A JP2019001641 A JP 2019001641A JP 2019071462 A JP2019071462 A JP 2019071462A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- gate electrode
- region
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 353
- 238000004519 manufacturing process Methods 0.000 title claims description 88
- 239000000758 substrate Substances 0.000 claims abstract description 179
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 153
- 230000008569 process Effects 0.000 claims description 69
- 239000004020 conductor Substances 0.000 claims description 30
- 238000003860 storage Methods 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 138
- 229920005591 polysilicon Polymers 0.000 abstract description 137
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 abstract 2
- 239000010408 film Substances 0.000 description 859
- 238000002955 isolation Methods 0.000 description 101
- 239000011229 interlayer Substances 0.000 description 81
- 230000002093 peripheral effect Effects 0.000 description 67
- 239000010410 layer Substances 0.000 description 62
- 229920002120 photoresistant polymer Polymers 0.000 description 52
- 230000004048 modification Effects 0.000 description 50
- 238000012986 modification Methods 0.000 description 50
- 229910021332 silicide Inorganic materials 0.000 description 49
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 49
- 238000001312 dry etching Methods 0.000 description 39
- 229910052751 metal Inorganic materials 0.000 description 39
- 239000002184 metal Substances 0.000 description 39
- 229910052581 Si3N4 Inorganic materials 0.000 description 38
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 38
- 238000005498 polishing Methods 0.000 description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 30
- 238000005530 etching Methods 0.000 description 30
- 229910052814 silicon oxide Inorganic materials 0.000 description 30
- 239000013256 coordination polymer Substances 0.000 description 27
- 230000003647 oxidation Effects 0.000 description 25
- 238000007254 oxidation reaction Methods 0.000 description 25
- 239000012535 impurity Substances 0.000 description 22
- 230000000694 effects Effects 0.000 description 21
- 230000000052 comparative effect Effects 0.000 description 19
- 238000001039 wet etching Methods 0.000 description 19
- 238000005229 chemical vapour deposition Methods 0.000 description 18
- 238000005468 ion implantation Methods 0.000 description 17
- 230000015556 catabolic process Effects 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 13
- 230000005641 tunneling Effects 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 12
- 238000007517 polishing process Methods 0.000 description 12
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 230000005684 electric field Effects 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 239000002784 hot electron Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 2
- PCLURTMBFDTLSK-UHFFFAOYSA-N nickel platinum Chemical compound [Ni].[Pt] PCLURTMBFDTLSK-UHFFFAOYSA-N 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910003468 tantalcarbide Inorganic materials 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 description 2
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 description 2
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- -1 Metal Oxide Nitride Chemical class 0.000 description 1
- 229910001260 Pt alloy Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
本発明は、半導体装置の製造方法に関し、例えば、不揮発性メモリおよび容量素子を有する半導体装置の製造に利用できるものである。 The present invention relates to a method of manufacturing a semiconductor device, and can be used, for example, in the manufacture of a semiconductor device having a nonvolatile memory and a capacitor.
電気的に書込・消去が可能な不揮発性半導体記憶装置として、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory）が広く使用されている。このような記憶装置は、ＭＩＳＦＥＴのゲート電極下に、酸化膜で囲まれた導電性の浮遊ゲート電極あるいはトラップ性絶縁膜を有しており、浮遊ゲートあるいはトラップ性絶縁膜での電荷蓄積状態を記憶情報とし、それをトランジスタの閾値として読み出すものである。 An EEPROM (Electrically Erasable and Programmable Read Only Memory) is widely used as an electrically writable and erasable nonvolatile semiconductor memory device. Such a memory device has a conductive floating gate electrode or a trapping insulating film surrounded by an oxide film under the gate electrode of the MISFET, and the charge storage state in the floating gate or the trapping insulating film is The stored information is read out as the threshold value of the transistor.
トラップ性絶縁膜とは、電荷の蓄積可能な絶縁膜をいい、一例として、窒化シリコン膜などが挙げられる。このような電荷蓄積領域への電荷の注入・放出によってＭＩＳＦＥＴのしきい値をシフトさせ記憶素子として動作させる。トラップ性絶縁膜を用いた不揮発性半導体記憶装置としては、ＭＯＮＯＳ（Metal Oxide Nitride Oxide Semiconductor）膜を用いたスプリットゲート型セルがある。 The trappable insulating film is an insulating film capable of storing charge, and an example thereof is a silicon nitride film or the like. By such injection and discharge of charges to the charge storage region, the threshold value of the MISFET is shifted to operate as a storage element. As a nonvolatile semiconductor memory device using a trapping insulating film, there is a split gate type cell using a MONOS (Metal Oxide Nitride Oxide Semiconductor) film.
また、ゲート電極の形成方法として、基板上にダミーゲート電極を形成した後、当該ダミーゲート電極をメタルゲート電極などに置換する、いわゆるゲートラストプロセスが知られている。ゲートラストプロセスを用いる場合、ゲート電極と同じ高さに下部電極を形成し、下部電極上に上部電極を設ける容量素子を形成することは困難である。 Further, as a method of forming a gate electrode, there is known a so-called gate last process in which a dummy gate electrode is formed on a substrate and then the dummy gate electrode is replaced with a metal gate electrode or the like. In the case of using the gate last process, it is difficult to form the lower electrode at the same height as the gate electrode and to form a capacitive element in which the upper electrode is provided on the lower electrode.
これに対し、半導体基板を下部電極として用い、ゲート電極と同じ高さに上部電極を形成する容量素子であれば、ゲートラストプロセスを用いて形成する記憶素子などと共に半導体基板上に混載することができる。このような容量素子では、上部電極の一部を半導体基板の主面に形成された溝内に埋め込むことで、上部電極と半導体基板との対向面積を増大させることができ、これにより容量を増大させることができる。 On the other hand, in the case of a capacitive element in which the semiconductor substrate is used as the lower electrode and the upper electrode is formed at the same height as the gate electrode, it can be mixedly mounted on the semiconductor substrate together with the memory element formed using the gate last process it can. In such a capacitive element, it is possible to increase the facing area between the upper electrode and the semiconductor substrate by embedding a part of the upper electrode in the groove formed on the main surface of the semiconductor substrate, thereby increasing the capacitance. It can be done.
特許文献１（特開２００１−８５６３３号公報）には、基板と、基板上のファーストゲートとの間に容量を発生させ、さらにファーストゲートと、ファーストゲート上のセカンドゲートとの間に容量を発生させる容量素子が記載されている。 In Patent Document 1 (Japanese Patent Laid-Open No. 2001-85633), a capacitance is generated between a substrate and a first gate on the substrate, and a capacitance is further generated between the first gate and a second gate on the first gate. Capacitive elements are described.
特許文献２（特開２００３−３０９１８２号公報）には、基板と、基板上の電極との間に容量を発生させる容量素子において、当該電極の一部を基板の上面の溝内に埋め込むことが記載されている。 According to Patent Document 2 (Japanese Patent Laid-Open No. 2003-309182), in a capacitive element that generates a capacitance between a substrate and an electrode on the substrate, embedding a part of the electrode in a groove on the upper surface of the substrate Have been described.
特許文献３（特開２０１４−１５４７９０号公報）には、ゲートラストプロセスを用いてメモリセルを形成することが記載されている。 Patent Document 3 (Japanese Unexamined Patent Publication No. 2014-154790) describes that a memory cell is formed using a gate last process.
半導体基板の主面に溝を形成し、当該溝内で電極の一部を埋め込む容量素子では、電極の膜厚が薄い場合に埋込みが不完全となり、このことが残渣または異物などの発生原因となる。 In a capacitive element in which a groove is formed on the main surface of a semiconductor substrate and a part of the electrode is embedded in the groove, the embedding becomes incomplete when the film thickness of the electrode is thin. Become.
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 Other problems and novel features will be apparent from the description of the present specification and the accompanying drawings.
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 The outline of typical ones of the embodiments disclosed in the present application will be briefly described as follows.
一実施の形態である半導体装置の製造方法は、ＭＯＮＯＳメモリの制御ゲート電極とトレンチ容量素子の溝内の上部電極とを同じ導体膜で形成するものである。 In a method of manufacturing a semiconductor device according to one embodiment, the control gate electrode of the MONOS memory and the upper electrode in the trench of the trench capacitor element are formed of the same conductor film.
また、他の実施の形態である半導体装置は、ＭＯＮＯＳメモリの制御ゲート電極と、トレンチ容量素子を構成し、溝内を埋め込む上部電極とが、同層の膜により形成されるものである。 In the semiconductor device according to another embodiment, the control gate electrode of the MONOS memory and the upper electrode which forms the trench capacitive element and fills the inside of the trench are formed of the film of the same layer.
一実施の形態によれば、半導体装置の信頼性を向上させることができる。 According to one embodiment, the reliability of the semiconductor device can be improved.
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。 Hereinafter, embodiments will be described in detail based on the drawings. In all the drawings for describing the embodiments, members having the same functions are denoted by the same reference numerals, and the repetitive description thereof will be omitted. Further, in the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly required.
（実施の形態１）
本実施の形態および以下の実施の形態の半導体装置は、不揮発性メモリ（不揮発性記憶素子、フラッシュメモリ、不揮発性半導体記憶装置）と、容量素子とを備えた半導体装置である。本実施の形態および以下の実施の形態では、不揮発性メモリは、ｎチャネル型ＭＩＳＦＥＴ（ＭＩＳＦＥＴ：Metal Insulator Semiconductor Field Effect Transistor）を基本としたメモリセルをもとに説明を行う。
The semiconductor devices of this embodiment and the following embodiments are semiconductor devices provided with nonvolatile memory (nonvolatile memory element, flash memory, nonvolatile semiconductor memory device) and a capacitor element. In the present embodiment and the following embodiments, the nonvolatile memory will be described based on a memory cell based on an n-channel type MISFET (MISFET: Metal Insulator Semiconductor Field Effect Transistor).
また、本実施の形態および以下の実施の形態での極性（書込・消去・読出時の印加電圧の極性やキャリアの極性）は、ｎチャネル型ＭＩＳＦＥＴを基本としたメモリセルの場合の動作を説明するためのものであり、ｐチャネル型ＭＩＳＦＥＴを基本とする場合は、印加電位やキャリアの導電型等の全ての極性を反転させることで、原理的には同じ動作を得ることができる。 Further, the polarities (polarity of applied voltage and polarity of carrier at the time of writing, erasing, reading) in the present embodiment and the following embodiments are similar to those of the memory cell based on the n-channel type MISFET. When the p channel MISFET is used as a basis, the same operation can be obtained in principle by reversing all the polarities such as the applied potential and the conductivity type of the carrier.
＜半導体装置の製造方法について＞
本実施の形態の半導体装置の製造方法を、図１〜図１７を参照して説明する。
<On a method of manufacturing a semiconductor device>
A method of manufacturing the semiconductor device of the present embodiment will be described with reference to FIGS.
図１〜図１５および図１７は、本実施の形態の半導体装置の製造工程中の断面図である。図１６は、本実施の形態の半導体装置の製造工程中の平面レイアウトである。図１〜図１５および図１７においては、各図の左側から右側に向かって、順にメモリセル領域１Ａ、周辺回路領域１Ｂおよび容量素子領域１Ｃの断面図を示している。メモリセル領域１Ａには不揮発性メモリのメモリセルが、周辺回路領域１Ｂには低耐圧のＭＩＳＦＥＴが、容量素子領域１Ｃにはトレンチ型容量素子がそれぞれ形成される様子を示す。メモリセル領域１Ａ、周辺回路領域１Ｂおよび容量素子領域１Ｃは、半導体基板の主面に沿う方向において並ぶ領域である。
1 to 15 and 17 are cross-sectional views in the manufacturing process of the semiconductor device of the present embodiment. FIG. 16 is a planar layout in the manufacturing process of the semiconductor device of the present embodiment. 1 to 15 and FIG. 17 show sectional views of the
なお、上記不揮発性メモリの動作のためには、高耐圧のＭＩＳＦＥＴも要する。ただし、高耐圧ＭＩＳＦＥＴのゲート絶縁膜の膜厚が上記トレンチ型容量素子の絶縁膜と同じである点、および、各種の注入条件がそれぞれの最適化のために異なる場合がある点を除いては、高耐圧のＭＩＳＦＥＴは、低耐圧のＭＩＳＦＥＴと変わるところがない。よって、以下では、高耐圧のＭＩＳＦＥＴに関する説明は原則として省略する。 Note that a high breakdown voltage MISFET is also required for the operation of the non-volatile memory. However, except that the film thickness of the gate insulating film of the high breakdown voltage MISFET is the same as the insulating film of the trench type capacitive element and that various implantation conditions may be different for each optimization. The high breakdown voltage MISFET is the same as the low breakdown voltage MISFET. Therefore, in the following, the description of the high breakdown voltage MISFET is omitted in principle.
ここでは、メモリセル領域１Ａにｎチャネル型のＭＩＳＦＥＴ（制御トランジスタおよびメモリトランジスタ）を形成する場合について説明するが、導電型を逆にしてｐチャネル型のＭＩＳＦＥＴ（制御トランジスタおよびメモリトランジスタ）をメモリセル領域１Ａに形成することもできる。
Here, the case where an n channel type MISFET (control transistor and memory transistor) is formed in the
同様に、ここでは、周辺回路領域１Ｂにｎチャネル型のＭＩＳＦＥＴを形成する場合について説明するが、導電型を逆にしてｐチャネル型のＭＩＳＦＥＴを周辺回路領域１Ｂに形成することもできる。また、周辺回路領域１Ｂに、ｎチャネル型のＭＩＳＦＥＴとｐチャネル型のＭＩＳＦＥＴの両方、すなわちＣＭＩＳＦＥＴ（Complementary Metal Insulator Semiconductor）を形成することもできる。
Similarly, although the case of forming an n-channel type MISFET in the
同様に、ここでは、容量素子領域１Ｃに、半導体基板の主面のｎ型のウエルを含む下部電極（第１電極）と、半導体基板上に形成されたｎ型の半導体膜からなる上部電極（第２電極）とを含む容量素子を形成する場合について説明するが、ｐ型のウエルを含む下部電極と、ｐ型の半導体膜からなる上部電極とを含む容量素子を形成してもよい。
Similarly, here, in the
半導体装置の製造工程においては、まず、図１に示すように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコン（Ｓｉ）などからなる半導体基板（半導体ウエハ）ＳＢを用意する。続いて、例えば熱処理を行うことで、半導体基板ＳＢの主面の全面に酸化シリコン膜からなる絶縁膜ＩＦ１を形成する。その後、絶縁膜ＩＦ１上に、例えばＣＶＤ（Chemical Vapor Deposition）法を用いて、例えば窒化シリコン膜からなる絶縁膜ＩＦ２を形成する。 In the manufacturing process of the semiconductor device, first, as shown in FIG. 1, a semiconductor substrate (semiconductor wafer) SB made of p-type single crystal silicon (Si) or the like having a specific resistance of, for example, about 1 to 10 Ωcm is prepared. Subsequently, for example, heat treatment is performed to form the insulating film IF1 made of a silicon oxide film over the entire main surface of the semiconductor substrate SB. Thereafter, over the insulating film IF1, an insulating film IF2 made of, for example, a silicon nitride film is formed using, for example, a CVD (Chemical Vapor Deposition) method.
次に、図２に示すように、フォトリソグラフィ技術およびドライエッチング法を用いて、絶縁膜ＩＦ２およびＩＦ１と、半導体基板ＳＢの上面の一部とを除去する。つまり、絶縁膜ＩＦ２およびＩＦ１からなる積層膜を複数の箇所において貫通する開口部を形成し、それらの開口部の直下の半導体基板ＳＢの上面の一部を除去する。これにより、半導体基板ＳＢの上面には、複数の溝（凹部、窪み部）Ｄ１および複数の溝Ｄ２が形成される。溝Ｄ１はメモリセル領域１Ａ、周辺回路領域１Ｂ、および容量素子領域１Ｃのそれぞれに形成され、溝Ｄ２は容量素子領域１Ｃにのみ形成される。
Next, as shown in FIG. 2, the insulating films IF2 and IF1 and a part of the top surface of the semiconductor substrate SB are removed using a photolithography technique and a dry etching method. That is, openings are formed to penetrate the laminated film formed of the insulating films IF2 and IF1 at a plurality of locations, and a part of the top surface of the semiconductor substrate SB immediately below those openings is removed. Thereby, a plurality of grooves (recesses, depressions) D1 and a plurality of grooves D2 are formed on the upper surface of the semiconductor substrate SB. The groove D1 is formed in each of the
各溝Ｄ２は、半導体基板ＳＢの主面に沿う第１方向に延在しており、複数の溝Ｄ２は、半導体基板ＳＢの主面に沿い、かつ第１方向に対して直交する第２方向において並んで配置されている。つまり複数の溝Ｄ２は、ストライプ状に形成されている。なお、溝Ｄ２のレイアウトはストライプ状に限らず、ドット形状または井桁形状などであっても構わない。 Each groove D2 extends in a first direction along the main surface of the semiconductor substrate SB, and a plurality of grooves D2 extends along the main surface of the semiconductor substrate SB in a second direction orthogonal to the first direction. Are arranged side by side. That is, the plurality of grooves D2 are formed in a stripe shape. The layout of the grooves D2 is not limited to the stripe shape, and may be a dot shape or a parallel cross shape.
溝Ｄ１およびＤ２は同一工程で形成された凹部であり、半導体基板ＳＢの途中深さまで達している。この時点で、溝Ｄ１に隣接する半導体基板ＳＢの上面と、溝Ｄ２に隣接する半導体基板ＳＢの上面とは同様の高さに位置している。ここで、溝Ｄ１、Ｄ２のそれぞれの底面と側壁との境界の角部は、丸みを有していることが考えられるが、当該角部の丸みは比較的小さい。 The grooves D1 and D2 are recesses formed in the same step, and reach the depth of the semiconductor substrate SB halfway. At this time, the upper surface of the semiconductor substrate SB adjacent to the groove D1 and the upper surface of the semiconductor substrate SB adjacent to the groove D2 are located at the same height. Here, it is conceivable that the corner of the boundary between the bottom surface and the side wall of each of the grooves D1 and D2 is rounded, but the radius of the corner is relatively small.
なお、ここでは１度のエッチング工程により絶縁膜ＩＦ２、ＩＦ１、および半導体基板ＳＢのそれぞれを加工しているが、例えば、絶縁膜ＩＦ２をドライエッチング法により加工した後、ウェットエッチング法により絶縁膜ＩＦ１を加工することで半導体基板ＳＢの上面を露出させ、その後ドライエッチング法を用いて溝Ｄ１、Ｄ２を形成してもよい。 Although the insulating films IF2, IF1, and the semiconductor substrate SB are processed by one etching step here, for example, after the insulating film IF2 is processed by dry etching, the insulating film IF1 is processed by wet etching. The upper surface of the semiconductor substrate SB may be exposed by processing, and then the grooves D1 and D2 may be formed using a dry etching method.
次に、図３に示すように、溝Ｄ１、Ｄ２のそれぞれの側壁を酸化した後、半導体基板ＳＢ上に、例えばＣＶＤ法を用いて酸化シリコン膜を形成することで、溝Ｄ１、Ｄ２のそれぞれの内側を完全に埋め込み、続いて、熱処理を行って当該酸化シリコン膜の焼き締めを行う。その後、ＣＭＰ（Chemical Mechanical Polishing）法により当該酸化シリコン膜の上面を研磨することで、絶縁膜ＩＦ２の上面を露出させる。これにより、複数の溝Ｄ１、Ｄ２のそれぞれの内側に埋め込まれた上記酸化シリコン膜は、それぞれ分離される。 Next, as shown in FIG. 3, after oxidizing the side walls of each of the grooves D1 and D2, a silicon oxide film is formed on the semiconductor substrate SB by using, for example, the CVD method, thereby forming each of the grooves D1 and D2. Then, the silicon oxide film is baked by heat treatment. Thereafter, the upper surface of the silicon oxide film is polished by a CMP (Chemical Mechanical Polishing) method to expose the upper surface of the insulating film IF2. Thus, the silicon oxide films embedded inside the plurality of grooves D1 and D2 are respectively separated.
その後、前記酸化シリコン膜の上面をエッチバックして後退させる。ただし、複数の溝Ｄ１、Ｄ２のそれぞれの内側に埋め込まれた上記酸化シリコン膜の上面の高さは、半導体基板ＳＢの主面よりも高い位置にある。各溝Ｄ１内には、上記酸化シリコン膜からなる素子分離領域ＥＩが形成され、各溝Ｄ２内には、上記酸化シリコン膜からなるダミー素子分離領域ＤＥＩが形成される。ダミー素子分離領域ＤＥＩは、後の工程で除去される絶縁膜である。 Thereafter, the upper surface of the silicon oxide film is etched back to be retracted. However, the height of the upper surface of the silicon oxide film embedded inside each of the plurality of grooves D1 and D2 is higher than the main surface of the semiconductor substrate SB. An isolation region EI made of the silicon oxide film is formed in each trench D1, and a dummy isolation region DEI made of the silicon oxide film is formed in each trench D2. The dummy element isolation region DEI is an insulating film to be removed in a later step.
次に、図４に示すように、フォトリソグラフィ技術を用いて、半導体基板ＳＢ上にフォトレジスト膜ＰＲ１のパターンを形成する。フォトレジスト膜ＰＲ１は、メモリセル領域１Ａおよび周辺回路領域１Ｂを覆い、容量素子領域１Ｃの一部を露出するマスクパターンである。容量素子領域１Ｃでは、素子分離領域ＥＩはフォトレジスト膜ＰＲ１に覆われており、ダミー素子分離領域ＤＥＩはフォトレジスト膜ＰＲ１から露出している。フォトレジスト膜ＰＲ１は、容量素子領域１Ｃにおいて隣り合う素子分離領域ＥＩとダミー素子分離領域ＤＥＩとの間の絶縁膜ＩＦ１の直上で終端している。
Next, as shown in FIG. 4, a pattern of a photoresist film PR1 is formed on the semiconductor substrate SB using a photolithography technique. The photoresist film PR1 is a mask pattern which covers the
次に、図５に示すように、素子分離領域ＥＩがフォトレジスト膜ＰＲ１により覆われた状態で、フォトレジスト膜ＰＲ１、絶縁膜ＩＦ１およびＩＦ２をマスクとしてドライエッチングを行うことで、ダミー素子分離領域ＤＥＩを除去し、その後フォトレジスト膜ＰＲ１をアッシングなどにより除去する。ただし、当該エッチング工程により、隣り合う溝Ｄ２同士の間を含む溝Ｄ２の近傍の領域では、マスクとして用いた絶縁膜ＩＦ１、ＩＦ２が除去されるため、当該領域の半導体基板ＳＢの上面が露出する。本実施の形態では、ダミー素子分離領域ＤＥＩを除去し、溝Ｄ２の側壁および底面を露出させている。このため、ダミー素子分離領域ＤＥＩは、擬似的な素子分離領域とみなすことができる。 Next, as shown in FIG. 5, while the element isolation region EI is covered by the photoresist film PR1, dry etching is performed using the photoresist film PR1, the insulating films IF1 and IF2 as a mask to form a dummy element isolation region. After removing the DEI, the photoresist film PR1 is removed by ashing or the like. However, the insulating films IF1 and IF2 used as a mask are removed in the region near the groove D2 including between the adjacent grooves D2 by the etching step, so the upper surface of the semiconductor substrate SB in the region is exposed. . In the present embodiment, the dummy element isolation region DEI is removed to expose the side wall and the bottom surface of the trench D2. Therefore, the dummy element isolation region DEI can be regarded as a pseudo element isolation region.
溝Ｄ２の近傍の絶縁膜ＩＦ１、ＩＦ２が除去されることで、溝Ｄ２の側壁と、その上の半導体基板の主面と境界の角部は、上記エッチングにより削られて丸くなる。また、溝Ｄ２の底面の、半導体基板ＳＢの主面に沿う方向（以下、単に横方向という場合がある）における中央部は、溝Ｄ２の側壁に近い当該底面の端部よりもエッチングされやすい。このため、溝Ｄ２の側壁および底面の境界の角部は大きく丸まり、溝Ｄ２の側壁および底面の間の面は滑らかに繋がる。 By removing the insulating films IF1 and IF2 in the vicinity of the groove D2, the side wall of the groove D2 and the corner portion of the boundary with the main surface of the semiconductor substrate thereon are scraped and rounded by the etching. The central portion of the bottom surface of the groove D2 in the direction along the main surface of the semiconductor substrate SB (hereinafter sometimes referred to simply as the lateral direction) is easier to etch than the end portion of the bottom surface closer to the sidewall of the groove D2. Therefore, the corner of the boundary between the side wall and the bottom of the groove D2 is largely rounded, and the surface between the side wall and the bottom of the groove D2 is smoothly connected.
よって、溝Ｄ２の底面端部の角部は、溝Ｄ１の底面端部の角部よりも丸くなる。また、溝Ｄ２の側壁上端の角部は、溝Ｄ１の側壁上端の角部よりも丸くなる。言い換えれば、溝Ｄ２の底面端部の角部の曲率半径は、溝Ｄ１の底面端部の角部の曲率半径よりも大きくなる。また、溝Ｄ２の側壁上端の角部の曲率半径は、溝Ｄ１の側壁上端の角部の曲率半径よりも大きくなる。 Therefore, the corner of the bottom end of the groove D2 is more rounded than the corner of the bottom end of the groove D1. Further, the corner of the upper end of the side wall of the groove D2 is more rounded than the corner of the upper end of the side wall of the groove D1. In other words, the radius of curvature of the corner of the bottom end of the groove D2 is larger than the radius of curvature of the corner of the bottom end of the groove D1. Further, the curvature radius of the corner of the upper end of the side wall of the groove D2 is larger than the radius of curvature of the corner of the upper end of the side wall of the groove D1.
また、当該エッチング工程により、隣り合う溝Ｄ２同士の間の半導体基板ＳＢの上面はエッチバックされるため、他の領域（例えば溝Ｄ１に隣接する領域）における半導体基板ＳＢの主面の高さよりも低くなる。同様に、溝Ｄ２の底面は当該エッチング工程によりエッチバックされるため、溝Ｄ２の底面の高さは、溝Ｄ１の底面の高さよりも低くなる。つまり、溝Ｄ２は、溝Ｄ１よりも深くなる。 Further, in the etching step, the upper surface of the semiconductor substrate SB between the adjacent grooves D2 is etched back, so that the height of the main surface of the semiconductor substrate SB in another region (for example, a region adjacent to the groove D1) It gets lower. Similarly, since the bottom of the groove D2 is etched back by the etching process, the height of the bottom of the groove D2 is lower than the height of the bottom of the groove D1. That is, the groove D2 is deeper than the groove D1.
言い換えれば、メモリセル領域１Ａにおいて隣り合う溝Ｄ１同士の間の半導体基板ＳＢの主面の位置を基準とすると、隣り合う溝Ｄ２同士の間の半導体基板ＳＢの上面は、半導体基板ＳＢの主面に対して垂直な方向（以下、単に垂直方向という）において、当該基準の位置よりも下に位置する。また、垂直方向における当該基準の位置から溝Ｄ２の底面の位置までの距離は、垂直方向における当該基準の位置から溝Ｄ１の底面の位置までの距離よりも大きい。つまり、溝Ｄ２の近傍の半導体基板ＳＢの主面の位置は、溝Ｄ１の近傍の半導体基板ＳＢの主面の位置よりも低く、溝Ｄ２の底面の位置は、溝Ｄ１の底面の位置よりも低い。
In other words, based on the position of the main surface of semiconductor substrate SB between adjacent trenches D1 in
なお、フォトレジスト膜ＰＲ１（図４参照）の近傍においてフォトレジスト膜ＰＲ１から露出する絶縁膜ＩＦ１およびＩＦ２からなる積層膜は、上記ドライエッチング工程において除去されにくく、半導体基板ＳＢ上に残る。つまり、隣り合う素子分離領域ＥＩとダミー素子分離領域ＤＥＩとの間において、フォトレジスト膜ＰＲ１の終端部から露出する位置の絶縁膜ＩＦ１の当該絶縁膜は完全には除去されず、上記エッチングにより薄膜化されて残る。これは、上記ドライエッチング工程を、酸化シリコン膜からなるダミー素子分離領域ＤＥＩが除去されやすく、かつ、窒化シリコン膜からなる絶縁膜ＩＦ２が除去されにくい条件で行うためである。 The laminated film composed of the insulating films IF1 and IF2 exposed from the photoresist film PR1 in the vicinity of the photoresist film PR1 (see FIG. 4) is difficult to be removed in the dry etching step and remains on the semiconductor substrate SB. That is, the insulating film of the insulating film IF1 at a position exposed from the end of the photoresist film PR1 is not completely removed between the adjacent element isolation region EI and the dummy element isolation region DEI, and the thin film is formed by the etching It will be transformed and remain. This is because the dry etching process is performed under the condition that the dummy element isolation region DEI made of a silicon oxide film is easily removed and the insulating film IF2 made of a silicon nitride film is not easily removed.
ここでは、例えば、フォトレジスト膜ＰＲ１の近傍において、フォトレジスト膜ＰＲ１から露出する領域の窒化シリコン膜からなる絶縁膜ＩＦ２の上面は後退するが、当該領域の絶縁膜ＩＦ２の一部は残る。この場合、隣り合う素子分離領域ＥＩとダミー素子分離領域ＤＥＩとの間の半導体基板ＳＢの上面は絶縁膜ＩＦ２、ＩＦ１によりドライエッチングから保護されるため、当該上面がダメージを受けることを防ぐことができる。 Here, for example, in the vicinity of the photoresist film PR1, the upper surface of the insulating film IF2 made of a silicon nitride film in a region exposed from the photoresist film PR1 recedes, but a part of the insulating film IF2 in the region remains. In this case, the upper surface of the semiconductor substrate SB between the adjacent element isolation region EI and the dummy element isolation region DEI is protected from the dry etching by the insulating films IF2 and IF1, so that the upper surface is prevented from being damaged. it can.
また、溝Ｄ２内のダミー素子分離領域ＤＥＩを除去する上記ドライエッチングでは、絶縁膜ＩＦ２、ＩＦ１をマスクとして用い、容量素子領域１Ｃにおいてフォトレジスト膜ＰＲ１から露出する溝Ｄ２近傍の絶縁膜ＩＦ１、ＩＦ２およびダミー素子分離領域ＤＥＩが除去された時点でエッチングを停止している。このため、隣り合う溝Ｄ２同士の間の半導体基板ＳＢの上面は、当該エッチング時間のうち、殆どの時間において絶縁膜ＩＦ２、ＩＦ１により保護されている。これにより、隣り合う溝Ｄ２同士の間の半導体基板ＳＢの上面に、ドライエッチングによるダメージが生じることを防ぐことができる。
Further, in the above-described dry etching for removing the dummy element isolation region DEI in the trench D2, the insulating films IF2 and IF1 are used as a mask, and the insulators IF1 and IF2 in the vicinity of the trench D2 exposed from the photoresist film PR1 in the
次に、図６に示すように、絶縁膜ＩＦ２をウェットエッチングにより選択的に除去する。つまり、まず犠牲酸化を行うことで、溝Ｄ２の側壁および底面に酸化膜を形成した後、洗浄処理を行うことで、溝Ｄ２の側壁を覆う当該酸化膜を残して、絶縁膜ＩＦ２上の酸化シリコン膜（図示しない）を除去し、続いて熱リン酸により絶縁膜ＩＦ２を除去する。 Next, as shown in FIG. 6, the insulating film IF2 is selectively removed by wet etching. That is, first, an oxide film is formed on the side wall and the bottom surface of the trench D2 by performing sacrificial oxidation, and then a cleaning process is performed to leave the oxide film covering the side wall of the trench D2; The silicon film (not shown) is removed, and then the insulating film IF2 is removed by hot phosphoric acid.
続いて、洗浄処理を行うことで、溝Ｄ２の側壁および底面を覆う犠牲酸化膜と、半導体基板ＳＢの主面を覆う絶縁膜ＩＦ１とを除去する。これにより、半導体基板の主面を露出させる。つまり、素子分離領域ＥＩにより覆われた溝Ｄ１の側壁および底面を除き、半導体基板ＳＢの表面が露出する。その後、犠牲酸化を行うことで、半導体基板ＳＢの表面を覆う薄い犠牲酸化膜（図示しない）を形成する。 Subsequently, by performing a cleaning process, the sacrificial oxide film covering the side wall and the bottom surface of the trench D2 and the insulating film IF1 covering the main surface of the semiconductor substrate SB are removed. Thereby, the main surface of the semiconductor substrate is exposed. That is, the surface of the semiconductor substrate SB is exposed except for the sidewall and the bottom of the groove D1 covered by the element isolation region EI. Thereafter, sacrificial oxidation is performed to form a thin sacrificial oxide film (not shown) covering the surface of the semiconductor substrate SB.
その後、イオン注入を行うことで、メモリセル領域１Ａ、周辺回路領域１Ｂおよび容量素子領域１Ｃの半導体基板ＳＢの主面に、ｐ型のウエルＷＬ１、ＷＬ２およびｐ型のＷＬ３をそれぞれ形成する。ウエルＷＬ１、ＷＬ２は、ここではｐ型の不純物（例えばＢ（ホウ素））を比較的低い濃度で打ち込むことで形成する。ウエルＷＬ３は、ここではｎ型の不純物（例えばＡｓ（ヒ素）またはＰ（リン））を比較的低い濃度で打ち込むことで形成する。なお、図示および詳しい説明はしないが、ｐ型のＭＩＳＦＥＴを形成する領域では、ｎ型の不純物（例えばＡｓ（ヒ素）またはＰ（リン））を半導体基板ＳＢの主面にイオン注入することで、ｎ型のウエルを形成する。
Thereafter, ion implantation is performed to form p-type wells WL1 and WL2 and p-type WL3 on the main surface of the semiconductor substrate SB in the
ウエルＷＬ１、ＷＬ２およびＷＬ３のそれぞれの形成深さは、溝Ｄ１、Ｄ２よりも深い。ここではウエルＷＬ１、ＷＬ２およびＷＬ３のそれぞれを、フォトリソグラフィ技術を用いて別々のイオン注入工程により形成することで、異なる不純物濃度とする。その後、半導体基板ＳＢに対し熱処理を行って、ウエルＷＬ１、ＷＬ２およびＷＬ３内の不純物を拡散させた後、上記薄い犠牲酸化膜を除去する。これにより、半導体基板ＳＢの主面、溝Ｄ２の側壁および底面が露出する。 The formation depth of each of the wells WL1, WL2 and WL3 is deeper than the grooves D1 and D2. Here, each of the wells WL1, WL2 and WL3 is formed by different ion implantation steps using a photolithographic technique to obtain different impurity concentrations. Thereafter, heat treatment is performed on the semiconductor substrate SB to diffuse the impurities in the wells WL1, WL2 and WL3, and then the thin sacrificial oxide film is removed. Thereby, the main surface of the semiconductor substrate SB and the side walls and the bottom surface of the groove D2 are exposed.
その後、以下の工程を行うことで、メモリセル領域１Ａ、周辺回路領域１Ｂおよび容量素子領域１Ｃのそれぞれの上面を酸化シリコン膜からなる絶縁膜により覆う。ただし、メモリセル領域１Ａおよび周辺回路領域１Ｂに形成する絶縁膜ＩＦ３と、容量素子領域１Ｃに形成する絶縁膜ＩＦ４とでは膜厚が異なる。絶縁膜ＩＦ４の膜厚は、例えば１５ｎｍである。
Thereafter, by performing the following steps, the upper surfaces of the
すなわち、露出する半導体基板ＳＢの表面を酸化することで、比較的膜厚が大きい絶縁膜ＩＦ４を形成する。これにより、半導体基板ＳＢの主面に加えて、溝Ｄ２の側壁および底面も絶縁膜ＩＦ４により覆われる。絶縁膜ＩＦ４は、例えばＩＳＳＧ（In-Situ Steam Generation）酸化法、つまり熱酸化法により形成する。その後、フォトリソグラフィ技術およびエッチング法を用いて、メモリセル領域１Ａおよび周辺回路領域１Ｂの絶縁膜ＩＦ４を除去することで、メモリセル領域１Ａおよび周辺回路領域１Ｂの半導体基板ＳＢの主面を露出させる。
That is, the surface of the exposed semiconductor substrate SB is oxidized to form the insulating film IF4 having a relatively large thickness. Thereby, in addition to the main surface of the semiconductor substrate SB, the side walls and the bottom surface of the groove D2 are also covered with the insulating film IF4. The insulating film IF4 is formed by, for example, an in-situ steam generation (ISSG) oxidation method, that is, a thermal oxidation method. Thereafter, insulating film IF4 in
続いて、熱酸化などを行って、露出する半導体基板ＳＢの上面に、比較的膜厚が小さい絶縁膜ＩＦ３を形成する。これにより、メモリセル領域１Ａおよび周辺回路領域１Ｂのそれぞれの半導体基板ＳＢの上面は、絶縁膜ＩＦ３により覆われる。このようにして、メモリセル領域１Ａおよび周辺回路領域１Ｂと、容量素子領域１Ｃとで異なる膜厚の絶縁膜を形成することができる。
Subsequently, thermal oxidation or the like is performed to form an insulating film IF3 having a relatively small film thickness on the exposed upper surface of the semiconductor substrate SB. As a result, the upper surfaces of the semiconductor substrate SB in each of the
その後、半導体基板ＳＢの主面全面上に、例えばＣＶＤ法を用いて、ポリシリコン膜ＰＳ１を形成する。これにより、絶縁膜ＩＦ３、ＩＦ４のそれぞれの上面はポリシリコン膜ＰＳ１により覆われる。このとき、溝Ｄ２の横方向の幅に対し、ポリシリコン膜ＰＳ１の膜厚は十分に大きいため、溝Ｄ２は絶縁膜ＩＦ４およびポリシリコン膜ＰＳ１により完全に埋め込まれ、かつ、溝Ｄ２の直上において、ポリシリコン膜ＰＳ１の上面は殆ど凹まない。つまり、溝Ｄ２内は、絶縁膜ＩＦ４を介してポリシリコン膜ＰＳ１により埋め込まれる。その後、ポリシリコン膜ＰＳ１上に、例えばＣＶＤ法を用いて、窒化シリコン膜からなる絶縁膜ＩＦ５を形成する。 Thereafter, over the entire main surface of the semiconductor substrate SB, the polysilicon film PS1 is formed by using, for example, the CVD method. As a result, the upper surfaces of the insulating films IF3 and IF4 are covered with the polysilicon film PS1. At this time, since the film thickness of polysilicon film PS1 is sufficiently larger than the width in the lateral direction of trench D2, trench D2 is completely filled with insulating film IF4 and polysilicon film PS1, and immediately above trench D2. The upper surface of the polysilicon film PS1 is hardly recessed. That is, the inside of the trench D2 is filled with the polysilicon film PS1 via the insulating film IF4. Thereafter, over the polysilicon film PS1, the insulating film IF5 made of a silicon nitride film is formed by using, for example, the CVD method.
ここで、ポリシリコン膜ＰＳ１は、成膜時にアモルファスシリコン膜として形成してから、その後の熱処理で、当該アモルファスシリコン膜を、多結晶シリコン膜からなるポリシリコン膜ＰＳ１に変えることもできる。ポリシリコン膜ＰＳ１は、成膜時に不純物を導入せず、成膜後に不純物をイオン注入し、その後の熱処理で当該不純物を拡散させることにより、低抵抗の半導体膜とする。 Here, the polysilicon film PS1 can be formed as an amorphous silicon film at the time of film formation, and then the amorphous silicon film can be changed to a polysilicon film PS1 made of a polycrystalline silicon film by heat treatment thereafter. The polysilicon film PS1 is made into a low-resistance semiconductor film by introducing no impurity during film formation, ion implanting the impurity after film formation, and diffusing the impurity by heat treatment thereafter.
溝Ｄ２内のポリシリコン膜ＰＳ１に対しても、当該イオン注入工程により打ち込まれた不純物を、熱処理により拡散させることが可能である。つまり、溝Ｄ２内の底部においても、ポリシリコン膜ＰＳ１に上記不純物が導入される。このため、溝Ｄ２内のポリシリコン膜ＰＳ１を含む上部電極を含む容量素子を後の工程で形成した場合に、溝Ｄ２内の当該上部電極において空乏層が発生することを防ぐことができる。 The impurity implanted in the ion implantation step can also be diffused to the polysilicon film PS1 in the trench D2 by heat treatment. That is, the above-described impurity is introduced into the polysilicon film PS1 also at the bottom in the trench D2. Therefore, when a capacitive element including the upper electrode including the polysilicon film PS1 in the trench D2 is formed in a later step, generation of a depletion layer in the upper electrode in the trench D2 can be prevented.
ここでは、容量素子領域１Ｃのポリシリコン膜ＰＳ１に、ｎ型の不純物（例えばＡｓ（ヒ素）またはＰ（リン））を打ち込む。これは、後に形成する容量素子を、半導体基板ＳＢの上面のウエルＷＬ３からなる下部電極と、当該下部電極の直上のポリシリコン膜ＰＳ１からなる上部電極とにより形成する場合に、下部電極および上部電極の導電型を揃えるためである。このように、本実施の形態ではｎ型の容量素子を形成するが、ｐ型の容量素子を形成する場合には、ウエルＷＬ３をｐ型の半導体領域として形成し、ポリシリコン膜ＰＳ１を上記イオン注入によりｐ型の半導体膜とする。
Here, an n-type impurity (for example, As (arsenic) or P (phosphorus)) is implanted into the polysilicon film PS1 of the
ポリシリコン膜ＰＳ１の一部は溝Ｄ２を埋め込んでいるが、ポリシリコン膜ＰＳ１は十分に膜厚が大きいため、溝Ｄ２の直上におけるポリシリコン膜ＰＳ１の上面には大きな凹みは形成されない。 Although part of the polysilicon film PS1 embeds the groove D2, since the polysilicon film PS1 has a sufficiently large film thickness, no large recess is formed on the upper surface of the polysilicon film PS1 immediately above the groove D2.
次に、図７に示すように、フォトリソグラフィ技術およびエッチング法を用いて、メモリセル領域１Ａの絶縁膜ＩＦ５、ポリシリコン膜ＰＳ１および絶縁膜ＩＦ３を加工する。これにより、ポリシリコン膜ＰＳ１からなる制御ゲート電極ＣＧと、絶縁膜ＩＦ３からなるゲート絶縁膜ＧＩ１とを形成する。なお、最初にメモリセル領域１Ａの絶縁膜ＩＦ５をフォトリソグラフィ技術およびドライエッチング法を用いて加工し、その後に絶縁膜ＩＦ５をマスクとして、メモリセル領域１Ａのポリシリコン膜ＰＳ１および絶縁膜ＩＦ３を加工することも可能である。
Next, as shown in FIG. 7, the insulating film IF5, the polysilicon film PS1, and the insulating film IF3 in the
また、ここでは周辺回路領域１Ｂおよび容量素子領域１Ｃのポリシリコン膜ＰＳ１を加工しないが、当該エッチング工程において、容量素子領域１Ｃのポリシリコン膜ＰＳ１を加工してもよい。容量素子領域１Ｃのポリシリコン膜ＰＳ１を加工する場合は、図１０を用いて後述するように、溝Ｄ２内およびその近傍のポリシリコン膜ＰＳ１を残すようにして、その横のポリシリコン膜ＰＳ１を除去する。
Although the polysilicon film PS1 in the
次に、図８に示すように、半導体基板ＳＢの主面全面上に、メモリトランジスタのゲート絶縁膜用の積層膜であるＯＮＯ（oxide-nitride-oxide）膜ＯＮを形成する。ＯＮＯ膜ＯＮは、メモリセル領域１Ａの半導体基板ＳＢの上面と、ゲート絶縁膜ＧＩ１、制御ゲート電極ＣＧおよび絶縁膜ＩＦ５からなる積層膜の側壁および上面と、周辺回路領域１Ｂおよび容量素子領域１Ｃの絶縁膜ＩＦ５の上面とを覆う。
Next, as shown in FIG. 8, an ONO (Oxide-Nitride-Oxide) film ON which is a laminated film for the gate insulating film of the memory transistor is formed over the entire main surface of the semiconductor substrate SB. The ONO film ON includes the upper surface of the semiconductor substrate SB in the
ここでは、図をわかりやすくするため、ＯＮＯ膜ＯＮを構成する積層膜の積層構造の図示を省略する。つまりここでは、ＯＮＯ膜ＯＮを構成する各膜同士の境界の図示をしない。ＯＮＯ膜ＯＮは、内部に電荷蓄積部を有する絶縁膜である。具体的には、ＯＮＯ膜ＯＮは、半導体基板ＳＢ上に形成された第１酸化シリコン膜（ボトム酸化膜）と、第１酸化シリコン膜上に形成された窒化シリコン膜と、当該窒化シリコン膜上に形成された第２酸化シリコン膜（トップ酸化膜）との積層膜からなり、当該窒化シリコン膜は電荷蓄積部として機能する。 Here, in order to make a figure intelligible, illustration of the laminated structure of the laminated film which comprises ONO film ON is abbreviate | omitted. That is, here, the boundaries between the films constituting the ONO film ON are not illustrated. The ONO film ON is an insulating film having a charge storage portion inside. Specifically, the ONO film ON includes a first silicon oxide film (bottom oxide film) formed on the semiconductor substrate SB, a silicon nitride film formed on the first silicon oxide film, and the silicon nitride film. The silicon nitride film functions as a charge storage portion, which is a laminated film of the second silicon oxide film (top oxide film) formed in the above.
第１、第２酸化シリコン膜は、例えば酸化処理（熱酸化処理）またはＣＶＤ法あるいはその組み合わせにより形成することができる。この際の酸化処理には、ＩＳＳＧ酸化を用いることも可能である。上記窒化シリコン膜は、例えばＣＶＤ法により形成することができる。第１、第２酸化シリコン膜の厚みは、例えば２〜１０ｎｍ程度とすることができ、上記窒化シリコン膜の厚みは、例えば５〜１５ｎｍ程度とすることができる。 The first and second silicon oxide films can be formed, for example, by oxidation treatment (thermal oxidation treatment), a CVD method, or a combination thereof. It is also possible to use ISSG oxidation for the oxidation treatment at this time. The silicon nitride film can be formed, for example, by the CVD method. The thickness of the first and second silicon oxide films can be, for example, about 2 to 10 nm, and the thickness of the silicon nitride film can be, for example, about 5 to 15 nm.
続いて、ＯＮＯ膜ＯＮの表面を覆うように、半導体基板ＳＢの主面全面上に、例えばＣＶＤ法を用いてポリシリコン膜ＰＳ２を形成する。これにより、メモリセル領域１Ａにおいて露出していたＯＮＯ膜ＯＮの側壁および上面は、ポリシリコン膜ＰＳ２により覆われる。つまり、制御ゲート電極ＣＧの側壁には、ＯＮＯ膜ＯＮを介してポリシリコン膜ＰＳ２が形成される。ポリシリコン膜ＰＳ２の膜厚は、ポリシリコン膜ＰＳ１の膜厚よりも小さい。
Subsequently, a polysilicon film PS2 is formed over the entire main surface of the semiconductor substrate SB using, for example, the CVD method so as to cover the surface of the ONO film ON. Thereby, the side wall and the upper surface of the ONO film ON exposed in the
ポリシリコン膜ＰＳ２は、成膜時にアモルファスシリコン膜として形成してから、その後の熱処理で、多結晶化して形成することもできる。ポリシリコン膜ＰＳ２は、例えばｎ型の不純物（例えばリン（Ｐ））が比較的高い濃度で導入された膜である。ポリシリコン膜ＰＳ２は、後述のメモリゲート電極ＭＧを形成するための膜である。 The polysilicon film PS2 can be formed as an amorphous silicon film at the time of film formation and then polycrystallized by subsequent heat treatment. The polysilicon film PS2 is a film into which, for example, an n-type impurity (for example, phosphorus (P)) is introduced at a relatively high concentration. The polysilicon film PS2 is a film for forming a memory gate electrode MG described later.
ここでいう膜厚とは、特定の膜の場合、当該膜の下地の表面に対して垂直な方向における当該膜の厚さをいう。例えば、ＯＮＯ膜ＯＮの上面などのように、半導体基板ＳＢの主面に沿う面の上に、当該面に沿ってポリシリコン膜ＰＳ２が形成された場合、ポリシリコン膜ＰＳ２の膜厚とは、半導体基板ＳＢの主面に対して垂直な方向におけるポリシリコン膜ＰＳ２の厚さをいう。また、ＯＮＯ膜ＯＮの側壁のように、半導体基板ＳＢの主面に対して垂直な壁に接して形成される部分のポリシリコン膜ＰＳ２の場合、ポリシリコン膜ＰＳ２の膜厚とは、当該側壁に対して垂直な方向におけるポリシリコン膜ＰＳ２の厚さをいう。 In the case of a specific film, the film thickness as referred to herein means the thickness of the film in the direction perpendicular to the surface of the base of the film. For example, when the polysilicon film PS2 is formed along the surface such as the upper surface of the ONO film ON and along the main surface of the semiconductor substrate SB, the film thickness of the polysilicon film PS2 is The thickness of the polysilicon film PS2 in the direction perpendicular to the main surface of the semiconductor substrate SB is referred to. Further, in the case of the polysilicon film PS2 of a portion formed in contact with the wall perpendicular to the main surface of the semiconductor substrate SB, such as the side wall of the ONO film ON, the film thickness of the polysilicon film PS2 The thickness of the polysilicon film PS2 in the direction perpendicular to.
次に、図９に示すように、ドライエッチング法により、ポリシリコン膜ＰＳ２をエッチバックすることで、ＯＮＯ膜ＯＮの上面を露出させる。当該エッチバック工程では、ポリシリコン膜ＰＳ２を異方性エッチング（エッチバック）することにより、ゲート絶縁膜ＧＩ１、制御ゲート電極ＣＧおよび絶縁膜ＩＦ５からなる積層膜の両方の側壁上に、ＯＮＯ膜ＯＮを介して、ポリシリコン膜ＰＳ２をサイドウォール状に残す。 Next, as shown in FIG. 9, the polysilicon film PS2 is etched back by dry etching to expose the upper surface of the ONO film ON. In the etch back step, the polysilicon film PS2 is anisotropically etched (etch back) to form ONO films ON on the sidewalls of both of the laminated film consisting of the gate insulating film GI1, the control gate electrode CG and the insulating film IF5. Leaving the polysilicon film PS2 in a sidewall shape.
これにより、メモリセル領域１Ａにおいて、上記積層膜の側壁のうち、一方の側壁に、ＯＮＯ膜ＯＮを介してサイドウォール状に残存したポリシリコン膜ＰＳ２からなるメモリゲート電極ＭＧが形成される。上記エッチバックにより、周辺回路領域１Ｂおよび容量素子領域１ＣのＯＮＯ膜ＯＮの上面が露出する。ポリシリコン膜ＰＳ２の膜厚は、ポリシリコン膜ＰＳ１の膜厚よりも小さいため、制御ゲート電極ＣＧの側壁に接するポリシリコン膜ＰＳ２からなるメモリゲート電極ＭＧの横方向における膜厚（ゲート長）は、ポリシリコン膜ＰＳ１からなる制御ゲート電極ＣＧの垂直方向における膜厚よりも小さい。
As a result, in the
続いて、フォトリソグラフィ技術を用いて、制御ゲート電極ＣＧの一方の側壁と隣り合うメモリゲート電極ＭＧを覆い、かつ、制御ゲート電極ＣＧの他方の側壁と隣り合うポリシリコン膜ＰＳ２を露出するフォトレジストパターン（図示しない）を半導体基板ＳＢ上に形成する。その後、そのフォトレジストパターンをエッチングマスクとしてエッチングを行うことにより、制御ゲート電極ＣＧを挟んでメモリゲート電極ＭＧの反対側に形成されたポリシリコン膜ＰＳ２を除去する。その後、当該フォトレジストパターンを除去する。このとき、メモリゲート電極ＭＧは、フォトレジストパターンで覆われているため、エッチングされずに残存する。 Subsequently, a photoresist is used to cover memory gate electrode MG adjacent to one sidewall of control gate electrode CG and expose polysilicon film PS2 adjacent to the other sidewall of control gate electrode CG using photolithography technology. A pattern (not shown) is formed on the semiconductor substrate SB. Thereafter, etching is performed using the photoresist pattern as an etching mask to remove the polysilicon film PS2 formed on the opposite side of the memory gate electrode MG with the control gate electrode CG interposed therebetween. Thereafter, the photoresist pattern is removed. At this time, since the memory gate electrode MG is covered with the photoresist pattern, it remains without being etched.
続いて、ＯＮＯ膜ＯＮのうち、メモリゲート電極ＭＧで覆われずに露出する部分をエッチング（例えばウェットエッチング）によって除去する。この際、メモリセル領域１Ａにおいて、メモリゲート電極ＭＧの直下のＯＮＯ膜ＯＮは除去されずに残る。同様に、ゲート絶縁膜ＧＩ１、制御ゲート電極ＣＧおよび絶縁膜ＩＦ５を含む積層膜と、メモリゲート電極ＭＧとの間に位置するＯＮＯ膜ＯＮは、除去されずに残る。他の領域のＯＮＯ膜ＯＮは除去されるため、メモリセル領域１Ａの半導体基板ＳＢの上面が露出し、また、メモリセル領域１Ａ、周辺回路領域１Ｂおよび容量素子領域１Ｃの絶縁膜ＩＦ５の上面が露出する。また、制御ゲート電極ＣＧの側壁であって、メモリゲート電極ＭＧと隣り合わない方の側壁が露出する。
Subsequently, in the ONO film ON, a portion exposed without being covered by the memory gate electrode MG is removed by etching (for example, wet etching). At this time, in the
このようにして、制御ゲート電極ＣＧと隣り合うように、半導体基板ＳＢ上に、内部に電荷蓄積部を有するＯＮＯ膜ＯＮを介してメモリゲート電極ＭＧが形成される。 Thus, the memory gate electrode MG is formed on the semiconductor substrate SB via the ONO film ON having the charge storage portion inside so as to be adjacent to the control gate electrode CG.
次に、図１０に示すように、周辺回路領域１Ｂおよび容量素子領域１Ｃのポリシリコン膜ＰＳ１、絶縁膜ＩＦ３、ＩＦ４およびＩＦ５をフォトリソグラフィ技術およびエッチング技術を用いてパターニングする。これにより、周辺回路領域１Ｂに、ポリシリコン膜ＰＳ１からなるダミーゲート電極ＤＧと、絶縁膜ＩＦ３からなるゲート絶縁膜ＧＩ２とを形成する。また、容量素子領域１Ｃに、ポリシリコン膜ＰＳ１からなる上部電極ＵＥを形成する。また、容量素子領域１Ｃでは、上部電極ＵＥから露出する領域における半導体基板ＳＢ上の絶縁膜ＩＦ４を除去する。これにより、容量素子領域１Ｃにおいて隣り合う素子分離領域ＥＩ同士の間の半導体基板ＳＢの主面が露出する。
Next, as shown in FIG. 10, the polysilicon film PS1 and the insulating films IF3, IF4, and IF5 in the
ダミーゲート電極ＤＧは、後の工程で除去される半導体膜である。ゲート絶縁膜ＧＩ２、ダミーゲート電極ＤＧおよび絶縁膜ＩＦ５からなる積層膜は、隣り合う素子分離領域ＥＩ同士の間の半導体基板ＳＢの主面上に形成される。 The dummy gate electrode DG is a semiconductor film to be removed in a later step. A laminated film including the gate insulating film GI2, the dummy gate electrode DG, and the insulating film IF5 is formed on the main surface of the semiconductor substrate SB between the element isolation regions EI adjacent to each other.
次に、図１１に示すように、複数のｎ−型半導体領域（不純物拡散領域）ＥＸを、イオン注入法などを用いて形成する。すなわち、例えばヒ素（Ａｓ）またはリン（Ｐ）などのｎ型の不純物を、絶縁膜ＩＦ４、ＩＦ５、制御ゲート電極ＣＧ、メモリゲート電極ＭＧ、ダミーゲート電極ＤＧ、ＯＮＯ膜ＯＮおよび上部電極ＵＥなどをマスク（イオン注入阻止マスク）として用いて半導体基板ＳＢの主面にイオン注入法で導入することにより、複数のｎ−型半導体領域ＥＸを形成する。ｎ−型半導体領域ＥＸの形成前に、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧからなる構造体の側壁と、ダミーゲート電極ＤＧのそれぞれの側壁とをそれぞれ覆うオフセットスペーサを、例えば窒化シリコン膜、酸化シリコン膜、またはそれらの積層膜などにより形成してもよい。 Next, as shown in FIG. 11, a plurality of n − -type semiconductor regions (impurity diffusion regions) EX are formed using an ion implantation method or the like. That is, for example, n-type impurities such as arsenic (As) or phosphorus (P), the insulating films IF4 and IF5, the control gate electrode CG, the memory gate electrode MG, the dummy gate electrode DG, the ONO film ON, the upper electrode UE, etc. A plurality of n − -type semiconductor regions EX are formed by using a mask (ion implantation blocking mask) and introducing the main surface of the semiconductor substrate SB by ion implantation. Before forming the n − -type semiconductor region EX, for example, a silicon nitride film, an offset spacer which covers the sidewall of the structure including the control gate electrode CG and the memory gate electrode MG and the sidewall of the dummy gate electrode DG, respectively. It may be formed of a silicon film or a laminated film of those.
メモリセル領域１Ａにおいて、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧを含む構造体の横の半導体基板ＳＢの上面に形成された一対のｎ−型半導体領域ＥＸは、後に形成するメモリセル領域１Ａの制御トランジスタおよびメモリトランジスタのソース・ドレイン領域の一部を構成する。また、周辺回路領域１Ｂにおいて、ダミーゲート電極ＤＧの横の半導体基板ＳＢの上面に形成された一対のｎ−型半導体領域ＥＸは、後に形成する周辺回路領域１ＢのＭＩＳＦＥＴのソース・ドレイン領域の一部を構成する。メモリセル領域１Ａと周辺回路領域１Ｂのそれぞれのｎ−型半導体領域ＥＸは、同じイオン注入工程で形成することができるが、異なるイオン注入工程で形成することも可能である。
In
続いて、メモリセル領域１Ａの制御ゲート電極ＣＧ、メモリゲート電極ＭＧ、ゲート絶縁膜ＧＩ１、絶縁膜ＩＦ５およびＯＮＯ膜ＯＮを含む構造体の両側の側壁を覆うサイドウォールＳＷを形成する。また、同工程により、周辺回路領域１Ｂにおいて、ゲート絶縁膜ＧＩ２、絶縁膜ＩＦ５およびダミーゲート電極ＤＧからなる積層膜の両側の側壁を覆うサイドウォールＳＷを形成する。また、同工程により、容量素子領域１Ｃにおいて、上部電極ＵＥ、絶縁膜ＩＦ４およびＩＦ５を含む積層膜の両側の側壁を覆うサイドウォールＳＷを形成する。
Subsequently, sidewalls SW covering the sidewalls on both sides of the structure including the control gate electrode CG, the memory gate electrode MG, the gate insulating film GI1, the insulating film IF5, and the ONO film ON of the
サイドウォールＳＷは、例えばＣＶＤ法を用いて半導体基板ＳＢ上に例えば酸化シリコン膜および窒化シリコン膜を順に形成した後、異方性エッチングにより当該酸化シリコン膜および当該窒化シリコン膜を一部除去し、半導体基板ＳＢの上面および絶縁膜ＩＦ５の上面を露出させることにより、自己整合的に形成することができる。つまり、サイドウォールＳＷは積層膜により形成することが考えられるが、図では当該積層膜を構成する膜同士の界面を示していない。なお、積層膜の形成方法を工夫して、それぞれの素子特性に最適なサイドウォール幅を持つようにすることもできるが、説明は省略する。 For example, after a silicon oxide film and a silicon nitride film are sequentially formed on the semiconductor substrate SB by using, for example, a CVD method, the sidewall SW partially removes the silicon oxide film and the silicon nitride film by anisotropic etching, By exposing the upper surface of the semiconductor substrate SB and the upper surface of the insulating film IF 5, the semiconductor substrate can be formed in a self-aligned manner. That is, although it is conceivable that the sidewall SW is formed of a laminated film, in the drawing, the interface between the films constituting the laminated film is not shown. Although the method of forming the laminated film can be devised to have a sidewall width optimum for each element characteristic, the description will be omitted.
続いて、複数のｎ＋型半導体領域（不純物拡散領域）ＤＦを、イオン注入法などを用いてメモリセル領域１Ａ、周辺回路領域１Ｂおよび容量素子領域１Ｃに形成する。すなわち、ｎ型不純物（例えばヒ素（Ａｓ）またはリン（Ｐ））を、絶縁膜ＩＦ４、絶縁膜ＩＦ５、制御ゲート電極ＣＧ、メモリゲート電極ＭＧ、ダミーゲート電極ＤＧ、ＯＮＯ膜ＯＮ、上部電極ＵＥおよびサイドウォールＳＷなどをマスクとして用いて半導体基板ＳＢの主面にイオン注入法で導入することで、複数のｎ＋型半導体領域ＤＦを形成することができる。ｎ＋型半導体領域ＤＦは、ｎ−型半導体領域ＥＸよりも不純物濃度が高く、かつ接合深さ（形成深さ）が深い。なお、ｎ＋型半導体領域ＤＦをｎ−型半導体領域ＥＸよりも浅い接合深さで形成してもよい。
Subsequently, a plurality of n + -type semiconductor regions (impurity diffusion regions) DF are formed in the
これにより、メモリセル領域１Ａおよび周辺回路領域１Ｂにおいて、エクステンション領域であるｎ−型半導体領域ＥＸと、ｎ−型半導体領域ＥＸよりも不純物濃度が高い拡散層であるｎ＋型半導体領域ＤＦとからなり、ＬＤＤ（Lightly Doped Drain）構造を有するソース・ドレイン領域が形成される。
Thus, in
メモリセル領域１Ａにおいて、制御ゲート電極ＣＧ、メモリゲート電極ＭＧおよびサイドウォールＳＷを含む構造体の横の半導体基板ＳＢの上面に形成された一対のｎ＋型半導体領域ＤＦは、後に形成するメモリセル領域１Ａの制御トランジスタおよびメモリトランジスタのソース・ドレイン領域の一部を構成する。また、周辺回路領域１Ｂにおいて、ダミーゲート電極ＤＧおよびサイドウォールＳＷを含む構造体の横の半導体基板ＳＢの上面に形成された一対のｎ＋型半導体領域ＤＦは、後に形成する周辺回路領域１ＢのＭＩＳＦＥＴのソース・ドレイン領域の一部を構成する。メモリセル領域１Ａと周辺回路領域１Ｂのそれぞれのｎ＋型半導体領域ＤＦは、同じイオン注入工程で形成することができるが、異なるイオン注入工程で形成することも可能である。
In the
また、容量素子領域１Ｃでは、上部電極ＵＥの横において素子分離領域ＥＩから露出する半導体基板ＳＢの主面に、ｎ＋型半導体領域ＤＦが形成される。つまり、ｎ＋型半導体領域ＤＦは溝Ｄ１に隣接して形成される。
In the
続いて、ソース領域およびドレイン領域用の半導体領域（ｎ−型半導体領域ＥＸおよびｎ＋型半導体領域ＤＦ）などに導入された不純物を活性化するための熱処理である活性化アニールを行う。 Subsequently, activation annealing, which is a heat treatment for activating the impurities introduced into the semiconductor regions (n − -type semiconductor region EX and n + -type semiconductor region DF) for the source region and the drain region, is performed.
続いて、シリサイド層Ｓ１を形成する。シリサイド層Ｓ１は、いわゆるサリサイド（Salicide：Self Aligned Silicide）プロセスを行うことによって、形成することができる。具体的には、次のようにしてシリサイド層Ｓ１を形成することができる。 Subsequently, a silicide layer S1 is formed. The silicide layer S1 can be formed by performing a so-called salicide (Self Aligned Silicide) process. Specifically, the silicide layer S1 can be formed as follows.
すなわち、まず、ｎ＋型半導体領域ＤＦの上面上およびメモリゲート電極ＭＧの上面上を含む半導体基板ＳＢの主面全面上に、シリサイド層Ｓ１形成用の金属膜を形成（堆積）する。当該金属膜、単体の金属膜（純金属膜）または合金膜を用いることができ、例えば、コバルト（Ｃｏ）膜、ニッケル（Ｎｉ）膜、またはニッケル白金合金膜からなり、スパッタリング法などを用いて形成することができる。 That is, first, a metal film for forming silicide layer S1 is formed (deposited) over the entire main surface of semiconductor substrate SB including the upper surface of n + -type semiconductor region DF and the upper surface of memory gate electrode MG. The metal film, a single metal film (pure metal film), or an alloy film can be used, and for example, a cobalt (Co) film, a nickel (Ni) film, or a nickel platinum alloy film is used. It can be formed.
それから、半導体基板ＳＢに対して熱処理（シリサイド層Ｓ１形成用の熱処理）を施すことによって、ｎ＋型半導体領域ＤＦおよびメモリゲート電極ＭＧの各表層部分を、当該金属膜と反応させる。これにより、ｎ＋型半導体領域ＤＦおよびメモリゲート電極ＭＧのそれぞれの上部に、シリサイド層Ｓ１が形成される。その後、未反応の当該金属膜をウェットエッチングなどにより除去し、図１１に示す構造を得る。 Then, the semiconductor substrate SB is subjected to heat treatment (heat treatment for forming the silicide layer S1) to cause the surface layer portions of the n + type semiconductor region DF and the memory gate electrode MG to react with the metal film. Thereby, the silicide layer S1 is formed on top of each of the n + -type semiconductor region DF and the memory gate electrode MG. Thereafter, the unreacted metal film is removed by wet etching or the like to obtain a structure shown in FIG.
シリサイド層Ｓ１は、例えばコバルトシリサイド層、ニッケルシリサイド層、または、ニッケル白金シリサイド層とすることができる。なお、制御ゲート電極ＣＧ、ダミーゲート電極ＤＧおよび上部電極ＵＥのそれぞれの上面はキャップ膜である絶縁膜ＩＦ５により覆われている。このため、それらの上面の上部にシリサイド層Ｓ１は形成されない。なお、サイドウォール状のメモリゲート電極ＭＧの上部は露出しているため、その露出部にはシリサイド層Ｓ１が形成される。ただし、このシリサイド層Ｓ１は、後の工程において行うＣＭＰ（Chemical Mechanical Polishing）法による研磨工程により、完全に除去される。 The silicide layer S1 can be, for example, a cobalt silicide layer, a nickel silicide layer, or a nickel platinum silicide layer. The upper surfaces of the control gate electrode CG, the dummy gate electrode DG, and the upper electrode UE are covered with an insulating film IF5 which is a cap film. For this reason, the silicide layer S1 is not formed on the upper surface of those upper surfaces. Since the upper portion of the sidewall-like memory gate electrode MG is exposed, the silicide layer S1 is formed in the exposed portion. However, the silicide layer S1 is completely removed by a polishing process by a CMP (Chemical Mechanical Polishing) method performed in a later process.
次に、図１２に示すように、半導体基板ＳＢの主面全面上に、制御ゲート電極ＣＧ、メモリゲート電極ＭＧ、サイドウォールＳＷ、ダミーゲート電極ＤＧおよび上部電極ＵＥを覆うように、層間絶縁膜ＩＬ１を形成する。層間絶縁膜ＩＬ１は、例えば酸化シリコン膜の単体膜からなり、例えばＣＶＤ法などを用いて形成することができる。ここでは、例えば制御ゲート電極ＣＧの膜厚よりも厚い膜厚で層間絶縁膜ＩＬ１を形成する。 Next, as shown in FIG. 12, an interlayer insulating film is formed on the entire main surface of the semiconductor substrate SB so as to cover the control gate electrode CG, the memory gate electrode MG, the sidewalls SW, the dummy gate electrode DG and the upper electrode UE. Form IL1. The interlayer insulating film IL1 is made of, for example, a single film of a silicon oxide film, and can be formed using, for example, a CVD method. Here, the interlayer insulating film IL1 is formed to have a film thickness larger than that of the control gate electrode CG, for example.
次に、図１３に示すように、層間絶縁膜ＩＬ１の上面を、ＣＭＰ法などを用いて研磨する。これにより、制御ゲート電極ＣＧ、メモリゲート電極ＭＧ、周辺回路領域１Ｂのダミーゲート電極ＤＧおよび容量素子領域１Ｃの上部電極ＵＥのそれぞれの上面を露出させる。つまり、この研磨工程では、制御ゲート電極ＣＧ、メモリゲート電極ＭＧ、ダミーゲート電極ＤＧおよび上部電極ＵＥのそれぞれの上面が露出するまで、層間絶縁膜ＩＬ１を研磨する。これにより、絶縁膜ＩＦ５は除去され、各サイドウォールＳＷの上部も一部除去される。
Next, as shown in FIG. 13, the upper surface of the interlayer insulating film IL1 is polished using a CMP method or the like. Thereby, the upper surfaces of the control gate electrode CG, the memory gate electrode MG, the dummy gate electrode DG in the
この工程により、メモリゲート電極ＭＧ上のシリサイド層Ｓ１は、メモリゲート電極ＭＧの上部の一部とともに除去される。また、このとき、図１２に示すダミーゲート電極ＤＧの上面および制御ゲート電極ＣＧの上面が絶縁膜ＩＦ５から露出した時点で研磨を停止させることは困難であるため、図１３に示すように、ダミーゲート電極ＤＧ、制御ゲート電極ＣＧおよび上部電極ＵＥのそれぞれの上面は研磨により除去されて後退する。つまり、ダミーゲート電極ＤＧ、制御ゲート電極ＣＧおよび上部電極ＵＥのそれぞれの膜厚は研磨により小さくなる。 By this process, the silicide layer S1 on the memory gate electrode MG is removed together with a part of the upper portion of the memory gate electrode MG. At this time, since it is difficult to stop the polishing when the upper surface of the dummy gate electrode DG and the upper surface of the control gate electrode CG shown in FIG. 12 are exposed from the insulating film IF5, as shown in FIG. The upper surfaces of the gate electrode DG, the control gate electrode CG, and the upper electrode UE are removed by polishing and retreated. That is, the film thicknesses of the dummy gate electrode DG, the control gate electrode CG, and the upper electrode UE become smaller by polishing.
これにより、各電極の上部を研磨工程により後退させることで、メモリセル領域１Ａには、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧと、それらの横の半導体基板ＳＢの主面に形成されたソース・ドレイン領域とを含むメモリセルＭＣが形成される。すなわち、メモリセル領域１Ａにおいて、制御ゲート電極ＣＧと、制御ゲート電極ＣＧの横の半導体基板ＳＢの上面に形成された一対のソース・ドレイン領域とは、制御トランジスタを構成している。また、制御ゲート電極ＣＧの直下のゲート絶縁膜ＧＩ１は、制御トランジスタのゲート絶縁膜を構成している。
As a result, the upper portion of each electrode is retracted by the polishing step, whereby in the
また、メモリセル領域１Ａにおいて、メモリゲート電極ＭＧと、メモリゲート電極ＭＧの横の半導体基板ＳＢの上面に形成された一対のソース・ドレイン領域とは、メモリトランジスタを構成している。また、メモリゲート電極ＭＧの下のＯＮＯ膜ＯＮは、メモリトランジスタのゲート絶縁膜を構成している。このように、制御トランジスタおよびメモリトランジスタは一対のソース・ドレイン領域を共有しており、この制御トランジスタおよびメモリトランジスタにより、メモリセルＭＣが構成される。
In the
また、上記研磨工程より、容量素子領域１Ｃの上部電極ＵＥの上面を後退させることで、上部電極ＵＥと、上部電極ＵＥの直下の半導体基板ＳＢからなる下部電極とを含む容量素子ＣＥを形成する。上部電極ＵＥと半導体基板ＳＢとの間には、絶縁膜ＩＦ４が介在している。よって、上部電極ＵＥと下部電極とは、絶縁膜ＩＦ４により隔てられており、互いに絶縁されている。
Further, by retracting the upper surface of the upper electrode UE of the
当該研磨工程を経た後であっても、制御ゲート電極ＣＧの側壁に接するメモリゲート電極ＭＧの横方向における膜厚（ゲート長）は、制御ゲート電極ＣＧの垂直方向における膜厚よりも小さい。 Even after the polishing process, the film thickness (gate length) in the lateral direction of the memory gate electrode MG in contact with the side wall of the control gate electrode CG is smaller than the film thickness in the vertical direction of the control gate electrode CG.
次に、図１４に示すように、層間絶縁膜ＩＬ１上に、例えばＣＶＤ法を用いて絶縁膜ＩＦ６を形成した後、フォトリソグラフィ技術およびエッチング法を用いて絶縁膜ＩＦ６を加工する。これにより、絶縁膜ＩＦ６はメモリセル領域１Ａおよび容量素子領域１Ｃに残る。つまり、絶縁膜ＩＦ６は制御ゲート電極ＣＧ、メモリゲート電極ＭＧおよび上部電極ＵＥのそれぞれの上面を覆っており、ダミーゲート電極ＤＧを露出している。絶縁膜ＩＦ６は、酸化シリコン膜または窒化シリコン膜からなる。
Next, as shown in FIG. 14, an insulating film IF6 is formed on the interlayer insulating film IL1 by using, for example, a CVD method, and then the insulating film IF6 is processed by using a photolithography technique and an etching method. Thus, the insulating film IF6 remains in the
その後、ダミーゲート電極ＤＧをエッチングして除去する。ここでは、絶縁膜ＩＦ６を、制御ゲート電極ＣＧ、メモリゲート電極ＭＧおよび上部電極ＵＥを保護するマスクとして用いて、例えばアルカリ水溶液によりウェットエッチングを行うことで、ダミーゲート電極ＤＧを除去する。ダミーゲート電極ＤＧが除去されたことにより、ゲート絶縁膜ＧＩ２の上に溝（凹部、窪み部）Ｄ３が形成される。周辺回路領域１Ｂのゲート絶縁膜ＧＩ２上の溝Ｄ３は、ダミーゲート電極ＤＧが除去された領域であり、溝Ｄ３の両側の側壁はサイドウォールＳＷにより構成され、溝Ｄ３の底面はゲート絶縁膜ＧＩ２の上面により構成されている。
Thereafter, the dummy gate electrode DG is removed by etching. Here, using the insulating film IF6 as a mask for protecting the control gate electrode CG, the memory gate electrode MG, and the upper electrode UE, the dummy gate electrode DG is removed by performing wet etching with an alkaline aqueous solution, for example. By removing the dummy gate electrode DG, a groove (recess, recess) D3 is formed on the gate insulating film GI2. The trench D3 on the gate insulating film GI2 in the
次に、図１５に示すように、半導体基板ＳＢ上、つまり、溝Ｄ３の底面および側壁の上を含む層間絶縁膜ＩＬ１上に、絶縁膜ＨＫを形成する。その後、半導体基板ＳＢ上、つまり絶縁膜ＨＫ上に、溝Ｄ３を完全に埋め込むように、ゲート電極用の導体膜として金属膜ＭＥ１およびＭＥ２を順に形成する。 Next, as shown in FIG. 15, the insulating film HK is formed over the semiconductor substrate SB, that is, over the interlayer insulating film IL1 including over the bottom and sidewalls of the groove D3. Thereafter, metal films ME1 and ME2 are sequentially formed on the semiconductor substrate SB, that is, on the insulating film HK as conductor films for the gate electrode so as to completely fill the groove D3.
絶縁膜ＨＫおよび金属膜ＭＥ１の形成工程において、溝Ｄ３の内側は完全には埋まらず、金属膜ＭＥ２を金属膜ＭＥ１上に形成することにより、溝Ｄ３は完全に埋まった状態になる。また、金属膜ＭＥ１、ＭＥ２からなる金属膜は、層間絶縁膜ＩＬ１上にも形成される。 In the step of forming the insulating film HK and the metal film ME1, the inside of the groove D3 is not completely buried, and the metal film ME2 is formed on the metal film ME1, whereby the groove D3 is completely buried. Further, the metal film made of the metal film ME1 and ME2 is also formed on the interlayer insulating film IL1.
絶縁膜ＨＫは、周辺回路領域１Ｂに形成するゲート絶縁膜用の絶縁膜であり、当該金属膜は、ゲート電極用の導体膜である。具体的には、絶縁膜ＨＫは、後に周辺回路領域１Ｂに形成する低耐圧ＭＩＳＦＥＴのゲート絶縁膜を構成する膜である。絶縁膜ＨＫは、酸化シリコンおよび窒化シリコンのいずれよりも誘電率（比誘電率）が高い絶縁材料膜、いわゆるｈｉｇｈ−ｋ膜（高誘電率膜）である。
The insulating film HK is an insulating film for a gate insulating film formed in the
絶縁膜ＨＫとしては、酸化ハフニウム膜、酸化ジルコニウム膜、酸化アルミニウム膜、酸化タンタル膜または酸化ランタン膜などの金属酸化物膜を用いることができ、また、これらの金属酸化物膜は、窒素（Ｎ）およびケイ素（Ｓｉ）の一方または両方をさらに含有することもできる。絶縁膜ＨＫは、例えば、ＡＬＤ（Atomic layer Deposition：原子層堆積）法などにより形成することができる。絶縁膜ＨＫの膜厚は例えば１．５ｎｍである。ゲート絶縁膜に高誘電率膜（ここでは絶縁膜ＨＫ）を用いた場合は、酸化シリコン膜を用いた場合に比べて、ゲート絶縁膜の物理的膜厚を増加させることができるため、リーク電流を低減できるという利点を得られる。 As the insulating film HK, a metal oxide film such as a hafnium oxide film, a zirconium oxide film, an aluminum oxide film, a tantalum oxide film, or a lanthanum oxide film can be used. And / or silicon (Si). The insulating film HK can be formed, for example, by an ALD (atomic layer deposition) method or the like. The film thickness of the insulating film HK is, for example, 1.5 nm. When a high dielectric constant film (here, the insulating film HK) is used for the gate insulating film, the physical thickness of the gate insulating film can be increased as compared with the case where a silicon oxide film is used, so the leakage current Can be reduced.
金属膜ＭＥ１、ＭＥ２としては、例えば、窒化チタン（ＴｉＮ）膜、窒化タンタル（ＴａＮ）膜、窒化タングステン（ＷＮ）膜、炭化チタン（ＴｉＣ）膜、炭化タンタル（ＴａＣ）膜、炭化タングステン（ＷＣ）膜、窒化炭化タンタル（ＴａＣＮ）膜、チタン（Ｔｉ）膜、タンタル（Ｔａ）膜、チタンアルミニウム（ＴｉＡｌ）膜またはアルミニウム（Ａｌ）膜などの金属膜を用いることができる。なお、ここで言う金属膜とは、金属伝導を示す導体膜を言い、単体の金属膜（純金属膜）または合金膜だけでなく、金属伝導を示す金属化合物膜も含むものとする。当該金属膜は、例えばスパッタリング法などを用いて形成することができる。 As the metal films ME1 and ME2, for example, a titanium nitride (TiN) film, a tantalum nitride (TaN) film, a tungsten nitride (WN) film, a titanium carbide (TiC) film, a tantalum carbide (TaC) film, a tungsten carbide (WC) A metal film such as a film, a tantalum nitride carbide (TaCN) film, a titanium (Ti) film, a tantalum (Ta) film, a titanium aluminum (TiAl) film, or an aluminum (Al) film can be used. Here, the metal film means a conductor film showing metal conduction, and includes not only a single metal film (pure metal film) or an alloy film but also a metal compound film showing metal conduction. The metal film can be formed using, for example, a sputtering method.
ここでは、例えば金属膜ＭＥ１を、窒化チタン（ＴｉＮ）膜により形成し、当該窒化チタン膜上の金属膜ＭＥ２を、アルミニウム（Ａｌ）膜により形成する。この際、窒化チタン膜よりもアルミニウム膜を厚くすることが好ましい。アルミニウム膜は、低抵抗であるため、後で形成するゲート電極の低抵抗化を図ることができる。 Here, for example, the metal film ME1 is formed of a titanium nitride (TiN) film, and the metal film ME2 over the titanium nitride film is formed of an aluminum (Al) film. At this time, it is preferable to make the aluminum film thicker than the titanium nitride film. Since the aluminum film has low resistance, resistance reduction of a gate electrode to be formed later can be achieved.
続いて、溝Ｄ３の外部の不要な金属膜ＭＥ１、ＭＥ２および絶縁膜ＨＫをＣＭＰ法などによって研磨して除去することにより、溝Ｄ３内に絶縁膜ＨＫおよび金属膜ＭＥ１、ＭＥ２を残す。このとき、絶縁膜ＩＦ６も除去する。これにより、制御ゲート電極ＣＧ、メモリゲート電極ＭＧおよび上部電極ＵＥのそれぞれの上面を露出させる。また、周辺回路領域１Ｂのゲート絶縁膜ＧＩ２上の溝Ｄ３内に埋め込まれた金属膜ＭＥ１、ＭＥ２により、ゲート電極Ｇ１が形成される。
Subsequently, the unnecessary metal films ME1 and ME2 and the insulating film HK outside the groove D3 are polished and removed by a CMP method or the like to leave the insulating film HK and the metal films ME1 and ME2 in the groove D3. At this time, the insulating film IF6 is also removed. Thereby, the upper surfaces of the control gate electrode CG, the memory gate electrode MG, and the upper electrode UE are exposed. Further, the gate electrode G1 is formed of the metal films ME1 and ME2 embedded in the groove D3 on the gate insulating film GI2 in the
これにより、周辺回路領域１Ｂにおいて、低耐圧のＭＩＳＦＥＴＱ１が形成される。ＭＩＳＦＥＴＱ１は、ゲート電極Ｇ１と、ゲート電極Ｇ１の横のソース・ドレイン領域とを有する電界効果トランジスタである。ゲート電極Ｇ１の直下の絶縁膜ＨＫおよびゲート絶縁膜ＧＩ２は、ＭＩＳＦＥＴＱ１のゲート絶縁膜を構成している。ゲート電極Ｇ１はメタルゲート電極である。本実施の形態では、ダミーゲート電極ＤＧを除去してゲート電極Ｇ１に置き換えている。このため、ダミーゲート電極ＤＧは、擬似的なゲート電極であり、置換用ゲート電極とみなすことができる。
Thereby, a low breakdown voltage MISFET Q1 is formed in the
また、本実施の形態では、金属膜を用いてゲート電極Ｇ１を形成し、それぞれの電極をメタルゲート電極としている。このため、トランジスタ素子の小型化（ゲート絶縁膜の薄膜化）が可能になるという利点を得ることができる。 Further, in the present embodiment, the gate electrode G1 is formed using a metal film, and each of the electrodes is used as a metal gate electrode. Therefore, it is possible to obtain the advantage that the transistor element can be miniaturized (thinning of the gate insulating film).
周辺回路領域１Ｂにおいて、ゲート電極Ｇ１は、その底面および側壁がゲート絶縁膜ＧＩ２上の絶縁膜ＨＫに隣接する。つまりゲート電極Ｇ１と半導体基板ＳＢとの間には、ゲート絶縁膜ＧＩ２と絶縁膜ＨＫとが介在しており、ゲート電極Ｇ１とサイドウォールＳＷとの間には、少なくとも絶縁膜ＨＫが介在している。
In the
続いて、層間絶縁膜ＩＬ１上に、例えばＣＶＤ法を用いて絶縁膜ＩＦ７を形成した後、フォトリソグラフィ技術およびエッチング法を用いて絶縁膜ＩＦ７を加工する。これにより、絶縁膜ＩＦ７は周辺回路領域１Ｂに残る。つまり、絶縁膜ＩＦ７はゲート電極Ｇ１の上面を覆っており、制御ゲート電極ＣＧ、メモリゲート電極ＭＧおよび上部電極ＵＥのそれぞれの上面を覆っていない。絶縁膜ＩＦ７は、酸化シリコン膜または窒化シリコン膜からなる。
Subsequently, the insulating film IF7 is formed on the interlayer insulating film IL1 by using, for example, the CVD method, and then the insulating film IF7 is processed by using the photolithography technique and the etching method. Thus, the insulating film IF7 remains in the
続いて、図１１を用いて説明した工程と同様のサリサイドプロセスを行うことで、絶縁膜ＩＦ７から露出する制御ゲート電極ＣＧ、メモリゲート電極ＭＧおよび上部電極ＵＥのそれぞれの上面上に、シリサイド層Ｓ２を形成する。ここで絶縁膜ＩＦ７によりゲート電極Ｇ１の上面を覆っているのは、当該サリサイドプロセスにおいて、熱処理後に未反応の金属膜を除去する際に、メタルゲート電極であるゲート電極Ｇ１が当該金属膜と共に除去されることを防ぐためである。つまり、絶縁膜ＩＦ７は、ゲート電極Ｇ１の保護膜である。 Subsequently, by performing a salicide process similar to the process described with reference to FIG. 11, the silicide layer S2 is formed on the upper surfaces of the control gate electrode CG exposed from the insulating film IF7, the memory gate electrode MG and the upper electrode UE. Form Here, the upper surface of the gate electrode G1 is covered with the insulating film IF7 because, in the salicide process, when the unreacted metal film is removed after the heat treatment, the gate electrode G1, which is a metal gate electrode, is removed together with the metal film. It is to prevent being done. That is, the insulating film IF7 is a protective film of the gate electrode G1.
次に、図１６および図１７に示すように、層間絶縁膜、複数のコンタクトプラグおよび複数の配線を形成する。なお、図１６に示す平面レイアウトでは、容量素子領域１Ｃの溝Ｄ１、Ｄ２、上部電極ＵＥ、素子分離領域ＥＩ、ウエルＷＬ３、ｎ＋型半導体領域ＤＦおよびコンタクトプラグＣＰのみを示している。また、図１６では、上部電極ＵＥにより覆われた部分における溝Ｄ１、Ｄ２、ウエルＷＬ３および素子分離領域ＥＩの輪郭を破線により示している。ここでは、素子分離領域ＥＩの輪郭と溝Ｄ１の輪郭とを同一の破線で示している。図１７の容量素子領域１Ｃは、図１６のＡ−Ａ線における断面である。
Next, as shown in FIGS. 16 and 17, an interlayer insulating film, a plurality of contact plugs, and a plurality of wirings are formed. In the planar layout shown in FIG. 16, only the trenches D1 and D2, the upper electrode UE, the element isolation region EI, the well WL3, the n + -type semiconductor region DF and the contact plug CP in the
ここではまず、図１７に示すように、メモリセル領域１Ａ、周辺回路領域１Ｂおよび容量素子領域１Ｃを含む半導体基板ＳＢの上面全体を覆う層間絶縁膜ＩＬ２を、例えばＣＶＤ法を用いて形成する。層間絶縁膜ＩＬ２は、例えば酸化シリコン膜からなり、制御ゲート電極ＣＧ、メモリゲート電極ＭＧ、ゲート電極Ｇ１、上部電極ＵＥ、絶縁膜ＩＦ７および層間絶縁膜ＩＬ１のそれぞれの上面を覆っている。
Here, first, as shown in FIG. 17, an interlayer insulating film IL2 covering the entire upper surface of the semiconductor substrate SB including the
続いて、フォトリソグラフィ技術を用いて層間絶縁膜ＩＬ２上に形成したフォトレジストパターン（図示しない）をエッチングマスクとして、層間絶縁膜ＩＬ１、ＩＬ２および絶縁膜ＩＦ７をドライエッチングする。これにより、層間絶縁膜ＩＬ１、ＩＬ２を貫通するコンタクトホール（開口部、貫通孔）と、層間絶縁膜ＩＬ２および絶縁膜ＩＦ７を貫通するコンタクトホールとをそれぞれ複数形成する。各コンタクトホールの底部では、半導体基板ＳＢの主面の一部であるｎ＋型半導体領域ＤＦの表面上のシリサイド層Ｓ１の一部、制御ゲート電極ＣＧの表面上のシリサイド層Ｓ２の一部、メモリゲート電極ＭＧの表面上のシリサイド層Ｓ２の一部、ゲート電極Ｇ１の一部または上部電極ＵＥの表面上のシリサイド層Ｓ２の一部などが露出する。 Subsequently, the interlayer insulating films IL1 and IL2 and the insulating film IF7 are dry etched using a photoresist pattern (not shown) formed on the interlayer insulating film IL2 by photolithography as an etching mask. Thereby, a plurality of contact holes (openings, through holes) penetrating the interlayer insulating films IL1 and IL2 and a plurality of contact holes penetrating the interlayer insulating film IL2 and the insulating film IF7 are formed. At the bottom of each contact hole, a portion of silicide layer S1 on the surface of n + type semiconductor region DF which is a portion of the main surface of semiconductor substrate SB, a portion of silicide layer S2 on the surface of control gate electrode CG, A part of the silicide layer S2 on the surface of the memory gate electrode MG, a part of the gate electrode G1, or a part of the silicide layer S2 on the surface of the upper electrode UE is exposed.
続いて、各コンタクトホール内に、接続用の導電体として、タングステン（Ｗ）などからなる導電性のコンタクトプラグＣＰを複数形成する。コンタクトプラグＣＰを形成するには、例えば、コンタクトホールの内部を含む層間絶縁膜ＩＬ２上に、バリア導体膜（例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜）を形成する。それから、このバリア導体膜上にタングステン膜などからなる主導体膜を、各コンタクトホール内を完全に埋めるように形成してから、コンタクトホールの外部の不要な主導体膜およびバリア導体膜をＣＭＰ法またはエッチバック法などによって除去することにより、コンタクトプラグＣＰを形成することができる。なお、図面の簡略化のために、図１７では、コンタクトプラグＣＰを構成するバリア導体膜および主導体膜（タングステン膜）を一体化して示している。 Subsequently, in each contact hole, a plurality of conductive contact plugs CP made of tungsten (W) or the like are formed as a conductor for connection. In order to form the contact plug CP, for example, a barrier conductor film (for example, a titanium film, a titanium nitride film, or a laminated film thereof) is formed over the interlayer insulating film IL2 including the inside of the contact hole. Then, a main conductor film made of a tungsten film or the like is formed on the barrier conductor film so as to completely fill the inside of each contact hole, and then the unnecessary main conductor film and barrier conductor film outside the contact hole are subjected to CMP. Alternatively, the contact plug CP can be formed by removing it by an etch back method or the like. Note that, in order to simplify the drawing, in FIG. 17, the barrier conductor film and the main conductor film (tungsten film) that constitute the contact plug CP are integrally shown.
コンタクトホールに埋め込まれたコンタクトプラグＣＰは、ｎ＋型半導体領域ＤＦ、制御ゲート電極ＣＧ、メモリゲート電極ＭＧ、ゲート電極Ｇ１および上部電極のそれぞれの上部などに電気的に接続されるように形成される。各コンタクトプラグＣＰは、ｎ＋型半導体領域ＤＦ上のシリサイド層Ｓ１の上面、制御ゲート電極ＣＧ上のシリサイド層Ｓ２の上面、メモリゲート電極ＭＧ上のシリサイド層Ｓ２の上面、ゲート電極Ｇ１の上面または上部電極ＵＥ上のシリサイド層Ｓ２の上面などに接続されている。 The contact plug CP buried in the contact hole is formed to be electrically connected to the n + -type semiconductor region DF, the control gate electrode CG, the memory gate electrode MG, the gate electrode G1, and the upper electrode, respectively. Ru. Each contact plug CP has a top surface of the silicide layer S1 on the n + -type semiconductor region DF, a top surface of the silicide layer S2 on the control gate electrode CG, a top surface of the silicide layer S2 on the memory gate electrode MG, a top surface of the gate electrode G1 or It is connected to the upper surface of the silicide layer S2 on the upper electrode UE and the like.
なお、図１７の断面図においては、制御ゲート電極ＣＧ、メモリゲート電極ＭＧおよびゲート電極Ｇ１のそれぞれの上のコンタクトホールおよびコンタクトプラグＣＰを図示していない。つまり、ゲート幅方向に延在する制御ゲート電極ＣＧ、メモリゲート電極ＭＧおよびゲート電極Ｇ１のそれぞれに対しては、図示していない領域においてコンタクトプラグＣＰが接続されている。 In the cross-sectional view of FIG. 17, the contact holes and the contact plugs CP on the control gate electrode CG, the memory gate electrode MG, and the gate electrode G1 are not shown. That is, the contact plug CP is connected to each of the control gate electrode CG, the memory gate electrode MG, and the gate electrode G1 extending in the gate width direction in a region not shown.
続いて、コンタクトプラグＣＰが埋め込まれた層間絶縁膜ＩＬ２上に第１層目の配線Ｍ１を含む第１配線層を形成する。配線Ｍ１は、いわゆるシングルダマシン技術を用いて形成することができる。第１配線層は、層間絶縁膜ＩＬ３と、層間絶縁膜ＩＬ３を貫通する第１層目の配線Ｍ１とを有する。配線Ｍ１の底面は、コンタクトプラグＣＰの上面に接続される。その後の工程の図示は省略するが、第１配線層上に、第２配線層および第３配線層などを順に形成して積層配線層を形成した後、半導体ウエハをダイシング工程により個片化し、複数の半導体チップを得る。 Subsequently, a first wiring layer including the first-layer wiring M1 is formed over the interlayer insulating film IL2 in which the contact plug CP is embedded. The wiring M1 can be formed using a so-called single damascene technique. The first wiring layer includes an interlayer insulating film IL3 and a first layer wiring M1 penetrating the interlayer insulating film IL3. The bottom of the wiring M1 is connected to the top of the contact plug CP. Although illustration of the subsequent steps is omitted, a second wiring layer and a third wiring layer are sequentially formed on the first wiring layer to form a laminated wiring layer, and then the semiconductor wafer is singulated in the dicing step, A plurality of semiconductor chips are obtained.
以上のようにして、本実施の形態の半導体装置が製造される。なお、ここではダミーゲート電極の除去後に絶縁膜ＨＫを形成する、いわゆるｈｉｇｈ−ｋラストの製造方法を例として説明したが、ダミーゲート電極の除去前に絶縁膜ＨＫを形成する、いわゆるｈｉｇｈ−ｋファーストの製造方法を用いてもよい。本実施の形態のメモリセルＭＣは、書込み・消去動作には高電圧を用いるものであり、その電源発生回路では、電荷蓄積、平滑化のために大規模な容量素子ＣＥを必要とする。容量素子ＣＥは、溝Ｄ２内に上部電極ＵＥの一部を埋め込むことで、単位面積当たりの容量を増大させ、半導体チップを縮小することを可能としている。 As described above, the semiconductor device of the present embodiment is manufactured. Here, although the manufacturing method of the so-called high-k last in which the insulating film HK is formed after the removal of the dummy gate electrode is described as an example, the so-called high-k is formed in which the insulating film HK is formed before the removal of the dummy gate electrode. A first manufacturing method may be used. The memory cell MC according to the present embodiment uses a high voltage for the write and erase operations, and the power supply generation circuit thereof requires a large-scale capacitive element CE for charge accumulation and smoothing. The capacitive element CE can increase the capacitance per unit area and shrink the semiconductor chip by embedding a part of the upper electrode UE in the groove D2.
図１６に示すように、容量素子領域１Ｃにおいて、上部電極ＵＥの一部が埋め込まれた複数の溝Ｄ２のそれぞれは、第１方向に延在しており、互いに第２方向に並んで配置されている。複数の溝Ｄ２が形成された領域を囲むように環状の溝Ｄ１が形成されており、溝Ｄ１内に環状の素子分離領域ＥＩが形成されている。上部電極ＵＥは平面視において、素子分離領域ＥＩに囲まれた全ての溝Ｄ２を覆い、環状の素子分離領域ＥＩの内側の端部を覆っている。
As shown in FIG. 16, in the
コンタクトプラグＣＰは、素子分離領域ＥＩの外側のｎ＋型半導体領域ＤＦの上面、および、上部電極ＵＥの上面に複数接続されている。コンタクトプラグＣＰは、素子分離領域ＥＩの直上において上部電極ＵＥの上面に接続されている。容量素子領域１Ｃにおいて、半導体基板ＳＢ（図１７参照）の主面であるｎ＋型半導体領域ＤＦの上面に接続されたコンタクトプラグＣＰは、容量素子ＣＥの下部電極、つまり上部電極ＵＥの直下の半導体基板ＳＢ（ウエルＷＬ３）に電位を供給するための接続導体である。
A plurality of contact plugs CP are connected to the upper surface of the n + -type semiconductor region DF outside the element isolation region EI and the upper surface of the upper electrode UE. The contact plug CP is connected to the upper surface of the upper electrode UE immediately above the element isolation region EI. In the
本実施の形態の容量素子ＣＥは、複数の溝Ｄ２内に上部電極ＵＥの一部を埋め込むことで、上部電極ＵＥと下部電極（半導体基板）との対向面積を増大させることができる。つまり、平坦な半導体基板（下部電極）上に絶縁膜を介して上部電極を形成する場合に比べて、容量素子ＣＥの容量を増大させることができる。 The capacitive element CE of the present embodiment can increase the facing area between the upper electrode UE and the lower electrode (semiconductor substrate) by embedding a part of the upper electrode UE in the plurality of grooves D2. That is, the capacitance of the capacitive element CE can be increased as compared with the case where the upper electrode is formed on the flat semiconductor substrate (lower electrode) via the insulating film.
＜不揮発性メモリの動作について＞
次に、不揮発性メモリの動作例について、図４１を参照して説明する。
<About non-volatile memory operation>
Next, an operation example of the non-volatile memory will be described with reference to FIG.
図４１は、本実施の形態の「書込」、「消去」および「読出」時における選択メモリセルの各部位への電圧の印加条件の一例を示す表である。図４１の表には、「書込」、「消去」および「読出」時のそれぞれにおいて、図１７に示されるようなメモリセルＭＣのメモリゲート電極ＭＧに印加する電圧Ｖｍｇ、ソース領域に印加する電圧Ｖｓ、制御ゲート電極ＣＧに印加する電圧Ｖｃｇ、ドレイン領域に印加する電圧Ｖｄ、および半導体基板上面のｐ型ウエルに印加するベース電圧Ｖｂが記載されている。ここでいう選択メモリセルとは、「書込」、「消去」または「読出」を行う対象として選択されたメモリセルをいう。なお、図１７に示す不揮発性メモリの例では、メモリゲート電極ＭＧの右側の活性領域がソース領域、制御ゲート電極ＣＧの左側の活性領域がドレイン領域である。 FIG. 41 is a table showing an example of application conditions of voltage to each portion of the selected memory cell in “write”, “erase” and “read” in the present embodiment. In the table of FIG. 41, the voltage Vmg applied to the memory gate electrode MG of the memory cell MC as shown in FIG. 17 is applied to the source region in each of “write”, “erase” and “read”. The voltage Vs, the voltage Vcg applied to the control gate electrode CG, the voltage Vd applied to the drain region, and the base voltage Vb applied to the p-type well on the top surface of the semiconductor substrate are described. The selected memory cell referred to here is a memory cell selected as a target to which “write”, “erase” or “read” is to be performed. In the example of the non-volatile memory shown in FIG. 17, the active region on the right side of the memory gate electrode MG is a source region, and the active region on the left side of the control gate electrode CG is a drain region.
なお、図４１の表に示したものは電圧の印加条件の好適な一例であり、これに限定されるものではなく、必要に応じて種々変更可能である。また、本実施の形態では、メモリトランジスタのＯＮＯ膜ＯＮ（図１７参照）中の電荷蓄積部である窒化シリコン膜への電子の注入を「書込」、ホール（hole：正孔）の注入を「消去」と定義する。 In addition, what was shown to the table | surface of FIG. 41 is a suitable example of the application conditions of a voltage, It is not limited to this, It can change variously as needed. Further, in the present embodiment, the “injection” of the electron injection to the silicon nitride film which is the charge storage portion in the ONO film ON (see FIG. 17) of the memory transistor is “write”, and the injection of the hole (hole) is Define as "Erase".
また、図４１の表において、Ａの欄は、書込み方法がＳＳＩ方式で、かつ消去方法がＢＴＢＴ方式の場合に対応し、Ｂの欄は、書込み方法がＳＳＩ方式で、かつ消去方法がＦＮ方式の場合に対応し、Ｃの欄は、書込み方法がＦＮ方式で、かつ消去方法がＢＴＢＴ方式の場合に対応し、Ｄの欄は、書込み方法がＦＮ方式で、かつ消去方法がＦＮ方式の場合に対応している。 In the table of FIG. 41, the column A corresponds to the case where the writing method is the SSI method and the erasing method is the BTBT method, and the column B corresponds to the SSI method as the writing method and the FN method Corresponds to the case where the writing method corresponds to the FN method and the erasing method corresponds to the BTBT method, and the column D corresponds to the FN method as the writing method and the FN method. It corresponds to
ＳＳＩ方式は、窒化シリコン膜にホットエレクトロンを注入することによってメモリセルの書込みを行う動作法とみなすことができ、ＢＴＢＴ方式は、窒化シリコン膜にホットホールを注入することによってメモリセルの消去を行う動作法とみなすことができ、ＦＮ方式は、電子またはホールのトンネリングによって書込みまたは消去を行う動作法とみなすことができる。ＦＮ方式について、別の表現で言うと、ＦＮ方式の書込みは、窒化シリコン膜にＦＮトンネル効果により電子を注入することによってメモリセルの書込みを行う動作方式とみなすことができ、ＦＮ方式の消去は、窒化シリコン膜にＦＮトンネル効果によりホールを注入することによってメモリセルの消去を行う動作方式とみなすことができる。以下、具体的に説明する。 The SSI method can be regarded as an operation method for writing a memory cell by injecting hot electrons into a silicon nitride film, and the BTBT method erases a memory cell by injecting hot holes into a silicon nitride film It can be considered as an operation method, and the FN method can be regarded as an operation method of writing or erasing by tunneling of electrons or holes. Regarding the FN method, in other words, the FN method write can be regarded as an operation method for writing a memory cell by injecting electrons into the silicon nitride film by the FN tunnel effect, and the FN method erase It can be regarded as an operation system for erasing the memory cell by injecting holes into the silicon nitride film by the FN tunnel effect. The details will be described below.
書込み方式は、いわゆるＳＳＩ（Source Side Injection：ソースサイド注入）方式と呼ばれるソースサイド注入によるホットエレクトロン注入で書込みを行う書込み方式（ホットエレクトロン注入書込み方式）と、いわゆるＦＮ方式と呼ばれるＦＮ（Fowler Nordheim）トンネリングにより書込みを行う書込み方式（トンネリング書込み方式）とがある。 The writing method is a so-called SSI (Source Side Injection) method called hot side injection writing method (hot electron injection writing method), and a so-called FN method called FN (Fowler Nordheim) There is a writing method (tunneling writing method) in which writing is performed by tunneling.
ＳＳＩ方式の書込みでは、例えば図４１の表のＡの欄またはＢの欄の「書込動作電圧」に示されるような電圧（Ｖｍｇ＝１０Ｖ、Ｖｓ＝５Ｖ、Ｖｃｇ＝１Ｖ、Ｖｄ＝０．５Ｖ、Ｖｂ＝０Ｖ）を、書込みを行う選択メモリセルの各部位に印加し、選択メモリセルのＯＮＯ膜ＯＮ中の窒化シリコン膜中に電子を注入することで書込みを行う。 In the SSI method of writing, for example, voltages (Vmg = 10 V, Vs = 5 V, Vcg = 1 V, Vd = 0.5 V as shown in “write operating voltage” in column A of table or column B in FIG. , Vb = 0 V) is applied to each portion of the selected memory cell to be written, and writing is performed by injecting electrons into the silicon nitride film in the ONO film ON of the selected memory cell.
この際、ホットエレクトロンは、２つのゲート電極（メモリゲート電極ＭＧおよび制御ゲート電極ＣＧ）間の下のチャネル領域（ソース、ドレイン間）で発生し、メモリゲート電極ＭＧの下のＯＮＯ膜ＯＮ中の電荷蓄積部である窒化シリコン膜にホットエレクトロンが注入される。注入されたホットエレクトロン（電子）は、ＯＮＯ膜ＯＮ中の窒化シリコン膜中のトラップ準位に捕獲され、その結果、メモリトランジスタのしきい値電圧が上昇する。すなわち、メモリトランジスタは書込み状態となる。 At this time, hot electrons are generated in the lower channel region (between the source and the drain) between the two gate electrodes (the memory gate electrode MG and the control gate electrode CG), and in the ONO film ON under the memory gate electrode MG. Hot electrons are injected into the silicon nitride film which is the charge storage portion. The injected hot electrons (electrons) are trapped by the trap levels in the silicon nitride film in the ONO film ON, and as a result, the threshold voltage of the memory transistor is increased. That is, the memory transistor is in the write state.
ＦＮ方式の書込みでは、例えば図４１の表のＣの欄またはＤの欄の「書込動作電圧」に示されるような電圧（Ｖｍｇ＝−１２Ｖ、Ｖｓ＝０Ｖ、Ｖｃｇ＝０Ｖ、Ｖｄ＝０Ｖ、Ｖｂ＝０Ｖ）を、書込みを行う選択メモリセルの各部位に印加し、選択メモリセルにおいて、メモリゲート電極ＭＧから電子をトンネリングさせてＯＮＯ膜ＯＮ中の窒化シリコン膜に注入することで書込みを行う。この際、電子はメモリゲート電極ＭＧからＦＮトンネリング（ＦＮトンネル効果）により第２酸化シリコン膜（トップ酸化膜）をトンネリングしてＯＮＯ膜ＯＮ中に注入され、ＯＮＯ膜ＯＮ中の窒化シリコン膜中のトラップ準位に捕獲され、その結果、メモリトランジスタのしきい値電圧が上昇する。すなわち、メモリトランジスタは書込み状態となる。 In the FN writing, for example, voltages (Vmg = -12 V, Vs = 0 V, Vcg = 0 V, Vd = 0 V, as shown in "write operating voltage" in column C or column D of Table in FIG. Writing is performed by applying Vb = 0 V) to each portion of the selected memory cell to be written and causing electrons to tunnel from the memory gate electrode MG in the selected memory cell to be injected into the silicon nitride film in the ONO film ON. . At this time, electrons are injected from the memory gate electrode MG through the second silicon oxide film (top oxide film) by FN tunneling (FN tunneling effect) and injected into the ONO film ON, and the silicon nitride film in the ONO film ON Trapped by the trap level, the threshold voltage of the memory transistor is increased. That is, the memory transistor is in the write state.
なお、ＦＮ方式の書込みにおいて、半導体基板ＳＢから電子をトンネリングさせてＯＮＯ膜ＯＮ中の窒化シリコン膜に注入することで書込みを行うこともでき、この場合、書込動作電圧は、例えば図４１の表のＣの欄またはＤの欄の「書込動作電圧」の正負を反転させたものとすることができる。 In the FN writing, writing can also be performed by tunneling electrons from the semiconductor substrate SB and injecting the electrons into the silicon nitride film in the ONO film ON. In this case, the writing operation voltage is, for example, shown in FIG. The "write operation voltage" in the column C or the column D in the table may be inverted.
消去方法は、いわゆるＢＴＢＴ方式と呼ばれるＢＴＢＴ（Band-To-Band Tunneling：バンド間トンネル現象）によるホットホール注入により消去を行う消去方式（ホットホール注入消去方式）と、いわゆるＦＮ方式と呼ばれるＦＮ（Fowler Nordheim）トンネリングにより消去を行う消去方式（トンネリング消去方式）とがある。 The erase method is a so-called BTBT method such as an erase method (hot hole injection erase method) in which erase is performed by hot hole injection by BTBT (Band-To-Band Tunneling) and a so-called FN method called FN (Fowler). Nordheim) There is an erasing method (tunneling erasing method) in which erasing is performed by tunneling.
ＢＴＢＴ方式の消去では、ＢＴＢＴにより発生したホール（正孔）を電荷蓄積部（ＯＮＯ膜ＯＮ中の窒化シリコン膜）に注入することにより消去を行う。例えば図４１の表のＡの欄またはＣの欄の「消去動作電圧」に示されるような電圧（Ｖｍｇ＝−６Ｖ、Ｖｓ＝６Ｖ、Ｖｃｇ＝０Ｖ、Ｖｄ＝ｏｐｅｎ、Ｖｂ＝０Ｖ）を、消去を行う選択メモリセルの各部位に印加する。これにより、ＢＴＢＴ現象によりホールを発生させ電界加速することで選択メモリセルのＯＮＯ膜ＯＮ中の窒化シリコン膜中にホールを注入し、それによってメモリトランジスタのしきい値電圧を低下させる。すなわち、メモリトランジスタは消去状態となる。 In the BTBT erase, erase is performed by injecting holes (positive holes) generated by BTBT into the charge storage portion (silicon nitride film in ONO film ON). For example, the voltages (Vmg = -6 V, Vs = 6 V, Vcg = 0 V, Vd = open, Vb = 0 V) as shown in the "erasing operation voltage" of the column A or the column C of the table of FIG. To each part of the selected memory cell. As a result, holes are generated by the BTBT phenomenon and electric field acceleration is performed to inject holes into the silicon nitride film in the ONO film ON of the selected memory cell, thereby lowering the threshold voltage of the memory transistor. That is, the memory transistor is in the erased state.
ＦＮ方式の消去では、例えば図４１の表のＢの欄またはＤの欄の「消去動作電圧」に示されるような電圧（Ｖｍｇ＝１２Ｖ、Ｖｓ＝０Ｖ、Ｖｃｇ＝０Ｖ、Ｖｄ＝０Ｖ、Ｖｂ＝０Ｖ）を、消去を行う選択メモリセルの各部位に印加し、選択メモリセルにおいて、メモリゲート電極ＭＧからホールをトンネリングさせてＯＮＯ膜ＯＮ中の窒化シリコン膜に注入することで消去を行う。この際、ホールはメモリゲート電極ＭＧからＦＮトンネリング（ＦＮトンネル効果）により第２酸化シリコン膜（トップ酸化膜）をトンネリングしてＯＮＯ膜ＯＮ中に注入され、ＯＮＯ膜ＯＮ中の窒化シリコン膜中のトラップ準位に捕獲され、その結果、メモリトランジスタのしきい値電圧が低下する。すなわち、メモリトランジスタは消去状態となる。 In the FN type erase, for example, voltages (Vmg = 12 V, Vs = 0 V, Vcg = 0 V, Vd = 0 V, Vb = Vg = 12 V, Vs = 0 V, Vc = 0 V, Vb = V shown in the “erase operation voltage” of the column B or D in The erasing is performed by applying 0 V) to each portion of the selected memory cell to be erased, tunneling holes from the memory gate electrode MG in the selected memory cell, and injecting it into the silicon nitride film in the ONO film ON. At this time, holes are injected from the memory gate electrode MG through the second silicon oxide film (top oxide film) by FN tunneling (FN tunneling effect) to be injected into the ONO film ON, and the silicon nitride film in the ONO film ON Trapped by the trap level, the threshold voltage of the memory transistor is lowered. That is, the memory transistor is in the erased state.
なお、ＦＮ方式の消去において、半導体基板ＳＢからホールをトンネリングさせてＯＮＯ膜ＯＮ中の窒化シリコン膜に注入することで消去を行うこともでき、この場合、消去動作電圧は、例えば図４１の表のＢの欄またはＤの欄の「消去動作電圧」の正負を反転させたものとすることができる。 In the FN erase, erasing can also be performed by tunneling holes from the semiconductor substrate SB and injecting it into the silicon nitride film in the ONO film ON. In this case, the erase operation voltage is, for example, the table of FIG. The “erasing operation voltage” in the column B or the column D in FIG.
読出し時には、例えば図４１の表のＡの欄、Ｂの欄、Ｃの欄またはＤの欄の「読出動作電圧」に示されるような電圧を、読出しを行う選択メモリセルの各部位に印加する。読出し時のメモリゲート電極ＭＧに印加する電圧Ｖｍｇを、書込み状態におけるメモリトランジスタのしきい値電圧と消去状態におけるしきい値電圧との間の値にすることで、書込み状態と消去状態とを判別することができる。 At the time of reading, for example, voltages as shown in “Reading operation voltage” in column A of column A, column B, column C or column D in the table of FIG. 41 are applied to each portion of the selected memory cell to be read. . By setting the voltage Vmg applied to the memory gate electrode MG at the time of reading to a value between the threshold voltage of the memory transistor in the writing state and the threshold voltage in the erasing state, the writing state and the erasing state are discriminated. can do.
次に、上記動作における各印加電圧に関して記す。製品チップへの外部からの供給電源の電圧は、例えば、低耐圧ＭＩＳＦＥＴ用の１．５Ｖおよび高耐圧ＭＩＳＦＥＴ用の５Ｖである。メモリ動作において、これら以外の電圧はチップ内の電圧発生回路により生成される。例えば、比較的高い電圧であるＳＳＩ書込み時のＶｍｇ用の１０Ｖの電圧は、高耐圧ＭＩＳＦＥＴで構成される電圧発生回路において生成される。その電圧発生回路において、電荷蓄積または電圧平滑化などのために、図１７の容量素子領域１Ｃに示すような容量素子が必要となる。
Next, each applied voltage in the above operation will be described. The voltage of the externally supplied power supply to the product chip is, for example, 1.5 V for the low breakdown voltage MISFET and 5 V for the high breakdown voltage MISFET. In memory operation, voltages other than these are generated by a voltage generation circuit in the chip. For example, a voltage of 10 V for Vmg at the time of SSI writing, which is a relatively high voltage, is generated in a voltage generation circuit configured of a high breakdown voltage MISFET. In the voltage generation circuit, a capacitive element as shown in
＜本実施の形態の効果について＞
以下に、比較例の半導体装置、つまり、スプリットゲート型のＭＯＮＯＳメモリを有し、かつ、半導体基板の上面の溝内に、比較的薄い膜厚の上部電極を埋め込んだ容量素子を有する場合の半導体装置の問題点を説明し、本実施の形態の効果について説明する。ここでは図３８〜４０に、比較例の半導体装置の断面図を示す。
<About the effect of the present embodiment>
Hereinafter, a semiconductor device of a comparative example, that is, a semiconductor having a split gate type MONOS memory and having a capacitative element in which a relatively thin upper electrode is embedded in a groove on the upper surface of a semiconductor substrate The problems of the apparatus will be described, and the effects of the present embodiment will be described. Here, FIGS. 38 to 40 show cross-sectional views of the semiconductor device of the comparative example.
本実施の形態および比較例の半導体装置は、図１〜図１５を用いて説明したように、周辺回路領域１ＢのＭＩＳＦＥＴＱ１を、ゲートラストプロセスを用いて形成するものである。つまり、本実施の形態および比較例では、ダミーゲート電極ＤＧ（図１０参照）を形成し、ダミーゲート電極ＤＧを層間絶縁膜ＩＬ１で覆った後、研磨工程によりダミーゲート電極ＤＧの上面を露出させ、その後ダミーゲート電極ＤＧをメタルゲート電極に置き換えている。
In the semiconductor devices of the present embodiment and the comparative example, as described with reference to FIGS. 1 to 15, the MISFET Q1 in the
このようなゲートラストプロセスでは、各ゲート電極の上部を研磨する上記研磨工程を行うため、半導体基板上に形成した第１導体膜（下部電極）および第２導体膜（上部電極）の積層膜からなる容量素子を形成することが困難である。これは、第１導体膜上に第２導体膜を形成しても、当該研磨工程により、第２導体膜が除去されるためである。そこで、本実施の形態および下記比較例では、半導体基板を下部電極とし、半導体基板上のポリシリコン膜を上部電極とする容量素子を形成している。 In such a gate last process, in order to carry out the above-mentioned polishing step of polishing the upper part of each gate electrode, a laminated film of a first conductor film (lower electrode) and a second conductor film (upper electrode) formed on a semiconductor substrate It is difficult to form a capacitive element. This is because, even if the second conductor film is formed on the first conductor film, the second conductor film is removed by the polishing process. Therefore, in the present embodiment and the following comparative example, a capacitive element in which the semiconductor substrate is a lower electrode and the polysilicon film on the semiconductor substrate is an upper electrode is formed.
さらに、本実施の形態および下記比較例では、半導体基板の主面にドライエッチング法により溝を形成し、当該溝内に上部電極の一部を埋め込んでいる。これにより、上部電極と半導体基板との対向面積を増大させることで、容量を増大させることを可能としている。本願では、このような素子をトレンチ容量素子と呼ぶ場合がある。 Furthermore, in the present embodiment and the following comparative example, a groove is formed on the main surface of the semiconductor substrate by dry etching, and a part of the upper electrode is embedded in the groove. Thus, the capacitance can be increased by increasing the facing area between the upper electrode and the semiconductor substrate. In the present application, such an element may be referred to as a trench capacitive element.
比較例として、図３８に、メモリセル領域１Ａのスプリットゲート型のＭＯＮＯＳメモリと、周辺回路領域１ＢのＭＩＳＦＥＴＱ１と、容量素子領域１Ｃの容量素子ＣＥ１とを含む半導体装置の断面図を示す。容量素子ＣＥ１は、半導体基板ＳＢの主面に形成された溝Ｄ２内に一部が埋め込まれた上部電極ＵＥａと、その直下の半導体基板ＳＢからなる下部電極とを含んでいる。
As a comparative example, FIG. 38 shows a cross-sectional view of a semiconductor device including a split gate type MONOS memory in the
図３８に示すように、容量素子ＣＥ１は、その上部を層間絶縁膜ＩＬ１、ＩＬ２により覆われている。ここで、当該比較例の半導体装置は、本実施の形態の半導体装置に比べて、容量素子ＣＥ１の上部電極ＵＥａの膜厚が小さい点で異なる。例えば、上部電極ＵＥａは、メモリゲート電極ＭＧを形成するために用いられたポリシリコン膜ＰＳ２（図８参照）により形成されている。つまり、メモリゲート電極ＭＧを形成するために用いられたポリシリコン膜ＰＳ２の膜厚は、制御ゲート電極ＣＧを形成するために用いられたポリシリコン膜ＰＳ１（図６参照）よりも膜厚が小さいため、比較例の上部電極ＵＥａの膜厚は、制御ゲート電極ＣＧの厚さより小さい。 As shown in FIG. 38, the upper part of the capacitive element CE1 is covered with the interlayer insulating films IL1 and IL2. Here, the semiconductor device of the comparative example is different in that the film thickness of the upper electrode UEa of the capacitive element CE1 is smaller than that of the semiconductor device of the present embodiment. For example, the upper electrode UEa is formed of a polysilicon film PS2 (see FIG. 8) used to form the memory gate electrode MG. That is, the film thickness of the polysilicon film PS2 used to form the memory gate electrode MG is smaller than that of the polysilicon film PS1 (see FIG. 6) used to form the control gate electrode CG. Therefore, the film thickness of the upper electrode UEa of the comparative example is smaller than the thickness of the control gate electrode CG.
メモリゲート電極ＭＧのゲート長、つまりメモリゲート電極ＭＧを構成するポリシリコン膜ＰＳ２（図８参照）の膜厚が比較的小さい理由は、以下の通りである。 The reason why the gate length of the memory gate electrode MG, that is, the film thickness of the polysilicon film PS2 (see FIG. 8) constituting the memory gate electrode MG is relatively small is as follows.
スプリットゲート型のＭＯＮＯＳメモリは、２つのトランジスタが接続された構造を有している。当該ＭＯＮＯＳメモリのメモリセルＭＣを構成する制御ゲート電極ＣＧ側のドレイン領域からメモリゲート電極ＭＧ側のソース領域に電流が流れた場合、メモリゲート電極ＭＧを含むメモリトランジスタのチャネル抵抗が高い（メモリゲート電極ＭＧのゲート長が大きいと)、そこで電圧降下が生じる。これにより、制御ゲート電極ＣＧを含む制御トランジスタのソース電位が上昇するため、制御トランジスタのゲート−ソース間電圧が低下し、制御ゲート電極ＣＧ側で電流値が抑制される。 The split gate MONOS memory has a structure in which two transistors are connected. When a current flows from the drain region on the control gate electrode CG side constituting the memory cell MC of the MONOS memory to the source region on the memory gate electrode MG side, the channel resistance of the memory transistor including the memory gate electrode MG is high (memory gate When the gate length of the electrode MG is large), a voltage drop occurs there. As a result, the source potential of the control transistor including the control gate electrode CG is increased, so that the gate-source voltage of the control transistor is decreased, and the current value is suppressed on the control gate electrode CG side.
一方、制御ゲート電極ＣＧの下のチャネル抵抗が大きい場合、電圧降下は生じるが、メモリトランジスタのゲート−ソース間電圧の低下を招きにくい。すなわち、メモリトランジスタのドレイン電圧は、当該電圧降下の影響を受けて低下するが、飽和領域ではドレイン電圧が多少低下しても、電流変化は殆ど発生しない。よって、制御ゲート電極ＣＧのゲート長がメモリゲート電極ＭＧのゲート長よりも大きくても、メモリセルの特性に対する影響は小さい。以上より、メモリゲート電極ＭＧは、制御ゲート電極ＣＧを形成するために用いるポリシリコン膜ＰＳ１に比べて、小さい膜厚のポリシリコン膜ＰＳ２により形成する必要がある。 On the other hand, when the channel resistance under the control gate electrode CG is large, a voltage drop occurs, but the gate-source voltage of the memory transistor is unlikely to decrease. That is, the drain voltage of the memory transistor is lowered by the influence of the voltage drop, but in the saturation region, even if the drain voltage is slightly lowered, almost no current change occurs. Therefore, even if the gate length of control gate electrode CG is larger than the gate length of memory gate electrode MG, the influence on the characteristics of the memory cell is small. From the above, it is necessary to form the memory gate electrode MG by the polysilicon film PS2 having a smaller film thickness than the polysilicon film PS1 used to form the control gate electrode CG.
電圧降下を防ぎ、また、メモリセルの動作速度向上などの観点から、メモリゲート電極ＭＧのゲート長はより小さいことが望ましい。よって、半導体装置の微細化などによりメモリゲート電極ＭＧのゲート長を縮小するために、メモリゲート電極ＭＧを形成するために用いるポリシリコン膜ＰＳ２の膜厚を小さくすることが考えられる。ここで、比較例のように、メモリゲート電極ＭＧを形成するために用いるポリシリコン膜ＰＳ２を加工して容量素子ＣＥ１の上部電極ＵＥａを形成する場合、ポリシリコン膜ＰＳ２の膜厚が溝Ｄ２の開口幅の１／２未満となり、ポリシリコン膜ＰＳ２によって溝Ｄ２を完全に埋め込むことができない場合が生じる。 It is desirable that the gate length of the memory gate electrode MG be smaller from the viewpoint of preventing a voltage drop and improving the operating speed of the memory cell. Therefore, in order to reduce the gate length of the memory gate electrode MG by miniaturizing the semiconductor device or the like, it is conceivable to reduce the film thickness of the polysilicon film PS2 used to form the memory gate electrode MG. Here, as in the comparative example, when forming the upper electrode UEa of the capacitive element CE1 by processing the polysilicon film PS2 used to form the memory gate electrode MG, the film thickness of the polysilicon film PS2 is the groove D2 The opening width is less than half of the opening width, and the case where the trench D2 can not be completely filled with the polysilicon film PS2 occurs.
この場合、図３８に示すように、溝Ｄ２の側壁および底面に沿って溝Ｄ２内に上部電極ＵＥａの一部が形成され、上部電極ＵＥａの上面には、溝Ｄ２の直上において深い凹部が形成される。すなわち、上部電極ＵＥａの上面をほぼ平坦に形成することができない。このため、図１３を用いて説明した研磨工程を行っても、当該凹部は上部電極ＵＥａの上面に残る。なお、上部電極ＵＥａの膜厚が、当該研磨工程後に形成される制御ゲート電極ＣＧの厚さよりも小さい場合、当該研磨工程において上部電極ＵＥａの上面は研磨されない。つまり、研磨を行っても上部電極ＵＥａの上面は露出せず、層間絶縁膜ＩＬ１により覆われたままである。 In this case, as shown in FIG. 38, a part of the upper electrode UEa is formed in the groove D2 along the side wall and the bottom of the groove D2, and a deep recess is formed on the upper surface of the upper electrode UEa immediately above the groove D2. Be done. That is, the upper surface of the upper electrode UEa can not be formed substantially flat. Therefore, the concave portion remains on the upper surface of the upper electrode UEa even if the polishing process described using FIG. 13 is performed. When the film thickness of the upper electrode UEa is smaller than the thickness of the control gate electrode CG formed after the polishing process, the upper surface of the upper electrode UEa is not polished in the polishing process. That is, the upper surface of the upper electrode UEa is not exposed even after polishing, and is covered with the interlayer insulating film IL1.
この場合、図１５を用いて説明したシリサイド層Ｓ２の形成工程において、上部電極ＵＥａの上面にシリサイド層Ｓ２を形成することができない。このため、上部電極ＵＥａの上面にコンタクトプラグを接続しても、コンタクトプラグと上部電極ＵＥａとの接続抵抗を低減することができないため、容量素子ＣＥ１の特性が低下する問題が生じる。 In this case, the silicide layer S2 can not be formed on the upper surface of the upper electrode UEa in the step of forming the silicide layer S2 described with reference to FIG. Therefore, even if the contact plug is connected to the upper surface of the upper electrode UEa, the connection resistance between the contact plug and the upper electrode UEa can not be reduced, which causes a problem that the characteristic of the capacitive element CE1 is deteriorated.
また、上記のように上部電極ＵＥａの上面の溝Ｄ２の直上において深い凹部が生じた場合には、その凹部の内側にサイドウォールＳＷの形成工程において残渣ＲＤが生じる可能性がある。この場合、残渣ＲＤはその後に剥離して異物となる虞があり、当該異物の発生は半導体装置の不良原因となる。 Further, as described above, when a deep recess is generated immediately above the groove D2 on the upper surface of the upper electrode UEa, there is a possibility that the residue RD may be generated in the step of forming the sidewall SW inside the recess. In this case, the residue RD may be peeled off thereafter to become a foreign substance, and the generation of the foreign substance causes a defect of the semiconductor device.
これに対し、本実施の形態では、制御ゲート電極ＣＧおよび上部電極ＵＥは同一のポリシリコン膜ＰＳ１（図６参照）により形成されているため、図１３を用いて説明した研磨工程後において、制御ゲート電極ＣＧおよび上部電極ＵＥは同等の高さを有し、層間絶縁膜ＩＬ１から露出している。したがって、図１５を用いて説明した２度目のサリサイドプロセスにおいて、上部電極ＵＥの上面にはシリサイド層Ｓ２が形成される。 On the other hand, in the present embodiment, since the control gate electrode CG and the upper electrode UE are formed of the same polysilicon film PS1 (see FIG. 6), control is performed after the polishing step described using FIG. The gate electrode CG and the upper electrode UE have the same height and are exposed from the interlayer insulating film IL1. Therefore, in the second salicide process described with reference to FIG. 15, the silicide layer S2 is formed on the upper surface of the upper electrode UE.
よって、上記比較例のように上部電極の膜厚が小さいことに起因して、上部電極の上面にシリサイド層が形成されず、上部電極とコンタクトプラグとの接続抵抗が大きくなることを防ぐことができる。よって、当該接続抵抗の増大に起因して容量素子が正常に動作しなくなることを防ぐことができるため、半導体装置の信頼性を向上させることができる。 Therefore, the silicide layer is not formed on the upper surface of the upper electrode due to the small thickness of the upper electrode as in the comparative example, and the increase in the connection resistance between the upper electrode and the contact plug is prevented. it can. Thus, the capacitor can be prevented from not operating normally due to the increase in the connection resistance, so that the reliability of the semiconductor device can be improved.
すなわち、本実施の形態では、図１３を用いて説明した研磨工程後であっても、制御ゲート電極ＣＧおよび上部電極ＵＥは同様の膜厚を有しているから、上部電極ＵＥの上面は層間絶縁膜ＩＬ１に覆われていない。このため、上部電極ＵＥの上面に接するように、シリサイド層Ｓ２が形成され、図１７に示すように、上部電極ＵＥの上面は、層間絶縁膜ＩＬ１には覆われず、層間絶縁膜ＩＬ２に覆われる。つまり、平面視において、層間絶縁膜ＩＬ１と上部電極ＵＥとは重ならない。 That is, in the present embodiment, the control gate electrode CG and the upper electrode UE have the same film thickness even after the polishing step described using FIG. It is not covered by the insulating film IL1. Therefore, the silicide layer S2 is formed to be in contact with the upper surface of the upper electrode UE, and as shown in FIG. 17, the upper surface of the upper electrode UE is not covered with the interlayer insulating film IL1 and covered with the interlayer insulating film IL2. It will be. That is, in plan view, the interlayer insulating film IL1 and the upper electrode UE do not overlap.
また、上部電極ＵＥの上面に深い凹部が形成されることを防ぐことができるため、残渣ＲＤ（図３８参照）が当該凹部内に残ること、および、その残渣ＲＤがその後剥離して異物となって、半導体装置の故障原因となるような状況を防ぐことができる。 In addition, since it is possible to prevent the formation of a deep recess on the upper surface of the upper electrode UE, the residue RD (see FIG. 38) remains in the recess, and the residue RD is subsequently peeled off to become a foreign matter. Thus, it is possible to prevent a situation which causes a failure of the semiconductor device.
上述のように、制御ゲート電極ＣＧを形成するために用いるポリシリコン膜ＰＳ１（図１１参照）は、膜厚が比較的大きいため、ポリシリコン膜ＰＳ１により溝Ｄ２を完全に埋め込むことができる。ポリシリコン膜ＰＳ１の膜厚が比較的大きい第１の理由は、メモリセルＭＣのトランジスタ特性が変動することを防ぐために、ポリシリコン膜ＰＳ１をある程度大きい膜厚で形成していることにある。 As described above, since the polysilicon film PS1 (see FIG. 11) used to form the control gate electrode CG has a relatively large film thickness, the trench D2 can be completely filled with the polysilicon film PS1. The first reason why the film thickness of polysilicon film PS1 is relatively large is that polysilicon film PS1 is formed with a film thickness that is somewhat large in order to prevent the transistor characteristics of memory cell MC from fluctuating.
つまり、研磨工程前の制御ゲート電極ＣＧは、ソース・ドレイン領域を構成するｎ−型半導体領域ＥＸおよびｎ＋型半導体領域ＤＦなどの形成のために注入される不純物が、ゲート電極を透過してチャネルが形成される部分に打ち込まれない程度の高さ（厚さ）を有している必要がある。すなわち、図１１を用いて説明したイオン注入工程において、不純物イオンが制御ゲート電極ＣＧを透過して半導体基板ＳＢの主面に導入されるとトランジスタ特性が変動するため、これを防ぐために、上記研磨工程前の制御ゲート電極ＣＧ、つまりポリシリコン膜ＰＳ１（図６参照）は、所定の厚さ以上の厚さで形成する必要がある。 That is, in the control gate electrode CG before the polishing step, the impurity implanted for the formation of the n − -type semiconductor region EX and the n + -type semiconductor region DF constituting the source / drain region passes through the gate electrode. It needs to have a height (thickness) that can not be driven into the portion where the channel is to be formed. That is, in the ion implantation step described with reference to FIG. 11, when impurity ions are introduced through the control gate electrode CG to the main surface of the semiconductor substrate SB, transistor characteristics change, so as to prevent this, the above polishing is performed. The control gate electrode CG before the process, that is, the polysilicon film PS1 (see FIG. 6) needs to be formed with a thickness of a predetermined thickness or more.
具体的には、図１１を用いて説明したイオン注入時において、制御ゲート電極ＣＧの厚さは、ソース・ドレイン領域を構成するｎ−型半導体領域ＥＸの厚さ（深さ）およびｎ＋型半導体領域ＤＦの厚さ（深さ）のいずれよりも大きい必要がある。 Specifically, at the time of ion implantation described with reference to FIG. 11, the thickness of the control gate electrode CG constitute the source and drain regions n - -type semiconductor region thickness of EX (depth) and the n + -type It is necessary to be larger than any of the thickness (depth) of the semiconductor region DF.
また、ポリシリコン膜ＰＳ１の膜厚が比較的大きい第２の理由は、図１３を用いて説明したように、ゲートラストプロセスを採用する場合、層間絶縁膜ＩＬ１の上面を研磨する際に、制御ゲート電極ＣＧの上面を研磨により一部除去するオーバーポリッシングを行うため、予め制御ゲート電極ＣＧを構成するポリシリコン膜ＰＳ１の膜厚を大きくしていることにある。 The second reason why the film thickness of polysilicon film PS1 is relatively large is the control when the upper surface of interlayer insulating film IL1 is polished when the gate last process is employed as described with reference to FIG. This is because the film thickness of the polysilicon film PS1 constituting the control gate electrode CG is increased in advance in order to perform over-polishing in which the upper surface of the gate electrode CG is partially removed by polishing.
つまり、ゲートラストプロセスでは、図１２に示すダミーゲート電極ＤＧおよび制御ゲート電極ＣＧを層間絶縁膜ＩＬ１により埋め込む。その後、図１３を用いて説明したように、層間絶縁膜ＩＬ１の上面をＣＭＰ法などにより研磨する際に、研磨量を精度よく制御してダミーゲート電極ＤＧの上面を除去せずに当該上面を層間絶縁膜ＩＬ１および絶縁膜ＩＦ５（図１２参照）から露出させることは困難である。したがって、当該研磨の際には、研磨によりダミーゲート電極ＤＧの上面がある程度除去された時点で研磨を止めることで、ダミーゲート電極ＤＧの上面を露出させる。 That is, in the gate last process, the dummy gate electrode DG and the control gate electrode CG shown in FIG. 12 are embedded with the interlayer insulating film IL1. Thereafter, as described with reference to FIG. 13, when the upper surface of interlayer insulating film IL1 is polished by a CMP method or the like, the amount of polishing is precisely controlled to remove the upper surface of dummy gate electrode DG without removing the upper surface. It is difficult to expose the interlayer insulating film IL1 and the insulating film IF5 (see FIG. 12). Therefore, at the time of the polishing, the polishing is stopped when the upper surface of the dummy gate electrode DG is removed to some extent by the polishing, thereby exposing the upper surface of the dummy gate electrode DG.
このとき、制御ゲート電極ＣＧおよびダミーゲート電極ＤＧの膜厚が過度に小さくなると、後に形成される制御トランジスタおよびＭＩＳＦＥＴＱ１が正常に動作しなくなる虞がある。したがって、制御ゲート電極ＣＧおよびダミーゲート電極ＤＧを形成するためのポリシリコン膜ＰＳ１は、予め膜厚を大きく確保する必要がある。 At this time, if the film thicknesses of the control gate electrode CG and the dummy gate electrode DG become excessively small, there is a possibility that the control transistor and the MISFET Q1 formed later will not operate normally. Therefore, the polysilicon film PS1 for forming the control gate electrode CG and the dummy gate electrode DG needs to have a large film thickness in advance.
また、図１５を用いて説明したように、周辺回路領域１Ｂにメタルゲート電極であるゲート電極Ｇ１を形成した後、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧの低抵抗化のために、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧのそれぞれの上面をシリサイド化してシリサイド層Ｓ２を設けることが望ましい。しかし、図１３を用いて説明した研磨工程で制御ゲート電極ＣＧが薄くなり過ぎると、上記シリサイド層Ｓ２がゲート絶縁膜ＧＩ１と接触して、ゲート絶縁膜ＧＩ１とゲート電極の材料とが反応することが考えられる。この場合、制御ゲート電極ＣＧの実効的な仕事関数がシフトするフェルミレベルピニングと呼ばれる現象が生じ、ＭＯＳＦＥＴのしきい値電圧の絶対値が大きくなる問題が生じる。
Further, as described with reference to FIG. 15, after forming the gate electrode G1 which is a metal gate electrode in the
そのため、制御ゲート電極ＣＧが過度に薄く、かつ、形成されたシリサイド層Ｓ２の膜厚が各メモリセルＭＣによってばらつく場合、制御ゲート電極ＣＧがゲート絶縁膜ＧＩ１の上面と接する位置までシリサイド化されるメモリセルＭＣと、シリサイド層Ｓ２とゲート絶縁膜ＧＩ１との間にシリコン膜からなる制御ゲート電極ＣＧが残るメモリセルＭＣとが混在する虞がある。この場合、複数のメモリセルＭＣ同士の間で特性がばらつく。そこで、このような特性のばらつきが生じることを避けるため、制御ゲート電極ＣＧを形成するためのポリシリコン膜ＰＳ１を予め厚く形成しておく必要がある。 Therefore, when the control gate electrode CG is excessively thin and the film thickness of the formed silicide layer S2 varies among the memory cells MC, the control gate electrode CG is silicided to a position in contact with the upper surface of the gate insulating film GI1. There is a possibility that the memory cell MC and the memory cell MC in which the control gate electrode CG made of a silicon film remains between the silicide layer S2 and the gate insulating film GI1 are mixed. In this case, the characteristics vary among the plurality of memory cells MC. Therefore, in order to avoid such variations in characteristics, the polysilicon film PS1 for forming the control gate electrode CG needs to be formed thick beforehand.
なお、製造方法によっては、制御ゲート電極ＣＧを形成するためのポリシリコン膜と、ダミーゲート電極ＤＧを形成するためのポリシリコン膜とを別々に成膜することも考えられる。この場合、それらのポリシリコン膜の膜厚に差をつけることも考えられる。しかし、そのように別々のポリシリコン膜により制御ゲート電極ＣＧおよびダミーゲート電極ＤＧを形成する場合でも、上記研磨工程において層間絶縁膜ＩＬ１および各ゲート電極のそれぞれの上面の高さの均一性を保つためには、それらのポリシリコン膜の膜厚を揃える必要がある。よって、ゲートラストプロセスでは、制御ゲート電極ＣＧを形成するためのポリシリコン膜ＰＳ１は、膜厚が比較的大きくなる。 Depending on the manufacturing method, it may be considered to separately form a polysilicon film for forming the control gate electrode CG and a polysilicon film for forming the dummy gate electrode DG. In this case, it is also conceivable to make the film thickness of these polysilicon films different. However, even when control gate electrode CG and dummy gate electrode DG are formed of such separate polysilicon films, the uniformity of the heights of the upper surfaces of interlayer insulating film IL1 and each gate electrode is maintained in the above polishing step. For this purpose, it is necessary to make the film thickness of those polysilicon films uniform. Therefore, in the gate last process, the polysilicon film PS1 for forming the control gate electrode CG has a relatively large film thickness.
また、図４および図５を用いて説明したダミー素子分離領域ＤＥＩの除去工程では、絶縁膜ＩＦ１、ＩＦ２の積層膜を、隣り合う溝Ｄ２同士の間の半導体基板ＳＢ上に残した状態でドライエッチングを行っているが、図４に示す絶縁膜ＩＦ１、ＩＦ２を除去してから当該ドライエッチングを行った場合、半導体基板ＳＢの上面に大きなダメージが生じる。つまり、隣り合う溝Ｄ２同士の間の半導体基板ＳＢの表面は露出しているため、ドライエッチングのプラズマによるダメージを受け、その後に形成する上部電極ＵＥ（図１７参照）は低品質なものとなり、半導体装置の信頼性が低下する問題が生じる。 Further, in the step of removing the dummy isolation region DEI described with reference to FIGS. 4 and 5, the laminated film of the insulating films IF1 and IF2 is dry in a state of remaining on the semiconductor substrate SB between the adjacent trenches D2. Although the etching is performed, when the dry etching is performed after removing the insulating films IF1 and IF2 shown in FIG. 4, the upper surface of the semiconductor substrate SB is largely damaged. That is, since the surface of the semiconductor substrate SB between the adjacent grooves D2 is exposed, it is damaged by plasma of dry etching, and the upper electrode UE (see FIG. 17) formed thereafter becomes low quality. There is a problem that the reliability of the semiconductor device is reduced.
また、溝Ｄ２同士の間の半導体基板ＳＢの上面を覆う膜が酸化シリコン膜のみである場合も、当該酸化シリコン膜は上記ドライエッチングの初期に消滅してしまうため、同じく半導体基板ＳＢの表面がダメージを受け、半導体装置の信頼性が低下する問題が生じる。 Further, even when the film covering the upper surface of the semiconductor substrate SB between the grooves D2 is only a silicon oxide film, the silicon oxide film disappears at the initial stage of the above-mentioned dry etching, so the surface of the semiconductor substrate SB is also similar. It causes damage, which causes a problem of reducing the reliability of the semiconductor device.
これに対し、本実施の形態では、上記ドライエッチングにおいて除去されにくい窒化シリコン膜からなる絶縁膜ＩＦ２と、絶縁膜ＩＦ１とをマスクとして用いているため、隣り合う溝Ｄ２同士の間の半導体基板ＳＢの上面にドライエッチングによるダメージが生じることを防ぐことができる。 On the other hand, in the present embodiment, since the insulating film IF2 made of a silicon nitride film which is hard to be removed in the dry etching and the insulating film IF1 are used as a mask, the semiconductor substrate SB between adjacent trenches D2 is It is possible to prevent the damage due to dry etching on the upper surface of
また、上記のようなダメージが生じる問題を回避するために、図５を用いて説明したダミー素子分離領域ＤＥＩの除去工程を、ドライエッチングではなくウェットエッチングにより行うことが考えられる。しかし、この場合、溝Ｄ２の底面の端部の角部、および、溝Ｄ２の側壁上部の角部が角張った形状となることにより、容量素子において上部電極と下部電極との間でリーク電流が流れる問題が生じる。 Further, in order to avoid the problem of the occurrence of damage as described above, it is conceivable to perform the step of removing the dummy element isolation region DEI described with reference to FIG. 5 not by dry etching but by wet etching. However, in this case, the corner of the end of the bottom of the groove D2 and the corner of the upper portion of the side wall of the groove D2 have an angular shape, thereby causing leakage current between the upper electrode and the lower electrode in the capacitive element. Flowing problems occur.
すなわち、比較例として図３９および図４０に示すように、ウェットエッチングによりダミー素子分離領域を除去した場合、トレンチ容量素子の上部電極ＮＵＥ（図３９参照）またはＰＵＥ（図４０参照）が埋め込まれた溝Ｄ２ａは、その底面端部および側壁上端が共に角張った形状となる。溝Ｄ２ａの底面端部および側壁上端のそれぞれの角部は、図４に示す溝Ｄ１の底面端部および側壁上端のそれぞれの角部と同様に、殆ど丸まっていない。このため、図３９および図４０に示した当該角部では電界集中が生じやすくなる。 That is, as shown in FIGS. 39 and 40 as a comparative example, when the dummy element isolation region is removed by wet etching, the upper electrode NUE (see FIG. 39) or PUE (see FIG. 40) of the trench capacitive element is embedded. The groove D2a has an angled shape at the bottom end and the upper end of the side wall. The corners of the bottom end of the groove D2a and the upper end of the side wall, as well as the corners of the bottom end and the upper end of the side wall of the groove D1 shown in FIG. 4, are hardly rounded. For this reason, electric field concentration tends to occur at the corner shown in FIGS. 39 and 40.
なお、図３９および図４０は、比較例の半導体装置を示す断面図であり、トレンチ容量素子の溝部分近傍の一部を拡大して示している。図３９では、トレンチ容量素子を構成する下部電極である半導体基板ＳＢの主面に、ｎ型のウエルＮＷＬが形成されており、半導体基板ＳＢ上には、絶縁膜ＩＦ４を介して、ｎ型のポリシリコン膜からなる上部電極ＮＵＥが形成されている。図４０では、トレンチ容量素子を構成する下部電極である半導体基板ＳＢの主面に、ｐ型のウエルＰＷＬが形成されており、半導体基板ＳＢ上には、絶縁膜ＩＦ４を介して、ｐ型のポリシリコン膜からなる上部電極ＰＵＥが形成されている。 39 and 40 are cross-sectional views showing the semiconductor device of the comparative example, showing a part of the vicinity of the trench portion of the trench capacitive element in an enlarged manner. In FIG. 39, an n-type well NWL is formed on the main surface of a semiconductor substrate SB which is a lower electrode constituting a trench capacitive element, and an n-type well NWL is formed on the semiconductor substrate SB via an insulating film IF4. An upper electrode NUE made of a polysilicon film is formed. In FIG. 40, the p-type well PWL is formed on the main surface of the semiconductor substrate SB which is the lower electrode constituting the trench capacitive element, and the p-type well PWL is formed on the semiconductor substrate SB via the insulating film IF4. An upper electrode PUE made of a polysilicon film is formed.
図３９に示すように、ｎ型の上部電極ＮＵＥおよびｎ型のウエルＮＷＬからなるトレンチ容量素子では、ｎ型の上部電極ＮＵＥへのプラス電位の印加時に、溝Ｄ２ａの上端の角部のウエルＮＷＬ内で電界集中が生じる。これにより、当該角部のウエルＮＷＬから、ｎ型半導体の多数キャリアである電子が上部電極ＮＵＥ側へ流れ出るため、このリーク電流により当該角部近傍の絶縁膜ＩＦ４などの寿命が低下する。したがって、容量素子としての信頼性が低下する問題が生じる。図３９では、上記理由により電子が流れ出る位置を矢印で示している。 As shown in FIG. 39, in the trench capacitive element formed of the n-type upper electrode NUE and the n-type well NWL, the well NWL at the corner of the upper end of the trench D2a when the positive potential is applied to the n-type upper electrode NUE. Electric field concentration occurs inside. As a result, electrons which are majority carriers of the n-type semiconductor flow from the well NWL in the corner to the upper electrode NUE side, and the lifetime of the insulating film IF 4 and the like in the vicinity of the corner is reduced due to the leak current. Therefore, there arises a problem that the reliability as a capacitive element is lowered. In FIG. 39, the position where the electrons flow out is indicated by an arrow for the above reason.
また、図４０に示すように、ｐ型の上部電極ＰＵＥおよびｐ型のウエルＰＷＬからなるトレンチ容量素子では、上部電極ＰＵＥへのマイナス電位の印加時に、溝Ｄ２ａの上端の角部のウエルＰＷＬ内で電界集中が生じる。これにより、当該角部のウエルＰＷＬから、ｐ型半導体の多数キャリアである正孔が上部電極ＰＵＥ側へ流れ出るため、このリーク電流により当該角部近傍の絶縁膜ＩＦ４などの寿命が低下する。したがって、容量素子としての信頼性が低下する問題が生じる。図４０では、上記理由により電子が流れ出る位置を矢印で示している。 Further, as shown in FIG. 40, in the trench capacitive element including the p-type upper electrode PUE and the p-type well PWL, the well PWL in the corner of the upper end of the trench D2a is applied when the negative potential is applied to the upper electrode PUE. Electric field concentration occurs. As a result, holes which are the majority carriers of the p-type semiconductor flow from the well PWL in the corner to the upper electrode PUE side, and the leak current reduces the lifetime of the insulating film IF 4 and the like near the corner. Therefore, there arises a problem that the reliability as a capacitive element is lowered. In FIG. 40, the position where the electrons flow out is indicated by an arrow for the above reason.
また、図４０に示すように、ｐ型の上部電極ＰＵＥおよびｐ型のウエルＰＷＬからなるトレンチ容量素子では、容量素子の電極に印加される電界が大きい場合に、バンドの曲りにより、上部電極ＰＵＥ側の少数キャリアである電子がウエルＰＷＬ側に流れ出す。このとき、当該電子の流出は、溝Ｄ２ａの底面端部近傍の上部電極ＰＵＥ、つまり上部電極ＰＵＥの角部における電界集中により特に顕著となり、このリーク電流により当該角部近傍の絶縁膜ＩＦ４などの寿命が低下する。図４０では、上記理由により電子が流れ出る位置を矢印で示している。 Further, as shown in FIG. 40, in the trench capacitive element formed of the p-type upper electrode PUE and the p-type well PWL, when the electric field applied to the electrode of the capacitive element is large, the upper electrode PUE is bent due to the bending of the band. Electrons, which are minority carriers on the side, flow to the well PWL side. At this time, the outflow of the electrons becomes particularly remarkable due to the electric field concentration at the corner of the upper electrode PUE near the bottom end of the groove D2a, that is, the corner of the upper electrode PUE. Life is reduced. In FIG. 40, the position where the electrons flow out is indicated by an arrow for the above reason.
このように、ｎ型トレンチ容量素子では、溝Ｄ２ａの上端部の形状に起因してリーク電流が発生しやすく、ｐ型トレンチ容量素子では、溝Ｄ２ａの上端部と底面端部との形状に起因してリーク電流が発生しやすい問題がある。 As described above, in the n-type trench capacitive element, a leakage current is easily generated due to the shape of the upper end of the trench D2a, and in the p-type trench capacitive element, the shape is due to the shapes of the upper end and the bottom end of the trench D2a. And there is a problem that leakage current is likely to occur.
これに対し、本実施の形態では、図４および図５に示すように、ウェットエッチングではなくドライエッチングを用いてダミー素子分離領域ＤＥＩを除去している。これにより、溝Ｄ２の側壁上部の角部は、ドライエッチングにより削られて丸くなる。また、溝Ｄ２の底面の中央部はドライエッチングにより削られるため、溝Ｄ２の底面端部は丸くなる。このため、図１７に示すように、上部電極ＵＥを溝Ｄ２に埋め込んだ状態において、容量素子ＣＥの各電極に電圧を印加した際に、溝Ｄ２内の上部電極の底面端部、および、溝Ｄ２の側壁上端のウエルＷＬ３において生じる電界を緩和することができる。 On the other hand, in the present embodiment, as shown in FIGS. 4 and 5, the dummy isolation region DEI is removed using dry etching instead of wet etching. As a result, the corner of the upper side wall of the groove D2 is scraped and rounded by dry etching. Further, since the central portion of the bottom surface of the groove D2 is scraped by dry etching, the bottom end portion of the groove D2 is rounded. Therefore, as shown in FIG. 17, when a voltage is applied to each electrode of the capacitive element CE in a state where the upper electrode UE is embedded in the groove D2, the bottom end portion of the upper electrode in the groove D2 and the groove The electric field generated in the well WL3 at the upper end of the side wall of D2 can be relaxed.
したがって、トレンチ容量素子の溝Ｄ２の角部における電界集中の発生を防ぐことができるため、下部電極と上部電極ＵＥとの間でのリーク電流の発生を防ぎ、かつ、下部電極と上部電極ＵＥとの間に介在する絶縁膜ＩＦ４の寿命の低下を防ぐことができる。したがって、リーク電流の発生または容量素子ＣＥの寿命の低下に起因する半導体装置の信頼性の低下を防ぐことができる。 Therefore, it is possible to prevent the occurrence of electric field concentration at the corner of trench D2 of the trench capacitive element, thereby preventing the generation of the leak current between the lower electrode and the upper electrode UE, and the lower electrode and the upper electrode UE. This can prevent the decrease in the life of the insulating film IF4 interposed between them. Therefore, it is possible to prevent the decrease in the reliability of the semiconductor device due to the occurrence of the leak current or the decrease in the life of the capacitive element CE.
また、図６を用いて説明したように、本実施の形態では、溝Ｄ２の側壁および底面に対し、酸化処理により犠牲酸化膜を形成してから除去する工程を２回繰り返して行っている。このため、図５を用いて説明したドライエッチング工程により溝Ｄ２の側壁および底面に生じたダメージを除去することができる。したがって、半導体装置の信頼性を向上させることができる。 Further, as described with reference to FIG. 6, in the present embodiment, the step of forming and removing the sacrificial oxide film by oxidation treatment is repeated twice on the side wall and the bottom of the trench D2. Therefore, damage caused to the side wall and the bottom surface of the trench D2 can be removed by the dry etching process described with reference to FIG. Therefore, the reliability of the semiconductor device can be improved.
また、ウェットエッチングによりダミー素子分離領域を除去した場合、ウェットエッチングにより溝Ｄ１（図４参照）内の素子分離領域ＥＩが除去されることを防ぐ必要があるため、溝Ｄ１と溝Ｄ２との間隔を大きく確保する必要が生じ、これにより半導体装置の微細化が妨げられる問題が生じる。つまり、ウェットエッチング（等方性エッチング）で使用する薬液により、ダミー素子分離領域ＤＥＩに加えて、半導体基板ＳＢの主面上の絶縁膜ＩＦ１なども除去され、フォトレジスト膜ＰＲ１から露出する絶縁膜ＩＦ１が、フォトレジスト膜ＰＲ１に覆われた領域の素子分離領域ＥＩまで後退することが考えられる。この場合、薬液が素子分離領域ＥＩまで達することで、素子分離領域ＥＩまでもが除去される虞がある。したがって、これを防ぐためには、溝Ｄ２と溝Ｄ１との間の距離を拡げる必要性が生じる。 Further, when the dummy element isolation region is removed by wet etching, it is necessary to prevent the element isolation region EI in the trench D1 (see FIG. 4) from being removed by wet etching, so the distance between the trench D1 and the trench D2 Needs to be large, which causes a problem that miniaturization of the semiconductor device is hindered. In other words, the insulating film IF1 and the like on the main surface of the semiconductor substrate SB are also removed by the chemical solution used in wet etching (isotropic etching) in addition to the dummy element isolation region DEI, and the insulating film exposed from the photoresist film PR1. It is conceivable that IF1 retracts to the element isolation region EI in the region covered by the photoresist film PR1. In this case, when the chemical solution reaches the element isolation region EI, the element isolation region EI may be removed. Therefore, in order to prevent this, it is necessary to increase the distance between the groove D2 and the groove D1.
これに対し、本実施の形態では、ドライエッチング工程によりダミー素子分離領域を除去するため、素子分離領域ＥＩが除去されることはない。よって、溝Ｄ２と溝Ｄ１との間の距離を縮小することができ、半導体装置の微細化を容易にすることができる。 On the other hand, in the present embodiment, since the dummy isolation region is removed by the dry etching process, the isolation region EI is not removed. Therefore, the distance between the groove D2 and the groove D1 can be reduced, and miniaturization of the semiconductor device can be facilitated.
＜第１変形例について＞
以下に、本実施の形態の半導体装置の第１変形例について、図１８および図１９を用いて説明する。図１８および図１９は、本実施の形態の第１変形例である半導体装置の製造方法を説明する断面図である。図１８および図１９では、図１〜図１５および図１７と同様に、メモリセル領域１Ａ、周辺回路領域１Ｂおよび容量素子領域１Ｃの断面を示している。
<About the first modification>
Hereinafter, a first modified example of the semiconductor device of the present embodiment will be described with reference to FIGS. 18 and 19. 18 and 19 are cross-sectional views for explaining the method of manufacturing the semiconductor device according to the first modification of the present embodiment. 18 and 19 show cross sections of the
本変形例では、トレンチ容量素子の溝の角部における信頼性について問題が生じない場合に、ウェットエッチング（等方性エッチング）によりダミー素子分離領域を除去することについて説明する。 In this modification, removal of the dummy element isolation region by wet etching (isotropic etching) will be described when there is no problem in the reliability of the corner portion of the trench of the trench capacitive element.
本変形例の製造工程では、まず、図１〜図３を用いて説明した工程を行った後、図１８に示すように、絶縁膜ＩＦ２を除去し、続いて半導体基板ＳＢの主面の洗浄工程を行う。続いて、半導体基板ＳＢの表面に犠牲酸化膜を形成した後、各領域毎に選択的にイオン注入を行うことで、ウエルＷＬ１〜ＷＬ３を形成し、その後熱処理を行うことでウエルＷＬ１〜ＷＬ３内の不純物を拡散させる。 In the manufacturing process of this modification, first, after performing the steps described with reference to FIGS. 1 to 3, as shown in FIG. 18, the insulating film IF2 is removed, and subsequently, the main surface of the semiconductor substrate SB is cleaned. Perform the process. Subsequently, a sacrificial oxide film is formed on the surface of the semiconductor substrate SB, and then ions are selectively implanted in each region to form the wells WL1 to WL3 and then heat treatment is performed to form the inside of the wells WL1 to WL3. Diffusion of impurities.
その後、半導体基板ＳＢの主面上にフォトレジスト膜ＰＲ２を形成する。ここでは、図４を用いて説明したフォトレジスト膜ＰＲ１に比べて、容量素子領域１Ｃに溝Ｄ１およびＤ２の相互間におけるフォトレジスト膜ＰＲ２の終端部は、溝Ｄ１の端部から大きく離間している。また、図４の構造とは異なり、ここでは容量素子領域１Ｃの溝Ｄ１と溝Ｄ２の間が大きく離間している。
Thereafter, a photoresist film PR2 is formed on the main surface of the semiconductor substrate SB. Here, as compared with the photoresist film PR1 described with reference to FIG. 4, the terminal end of the photoresist film PR2 between the trenches D1 and D2 in the
これは、次に行うダミー素子分離領域ＤＥＩの除去のためのウェットエッチングにより、溝Ｄ１内の素子分離領域ＥＩが除去されることを防ぐ必要があるためである。すなわち、当該ウェットエッチングにより等方的に絶縁膜ＩＦ１が除去されて溝Ｄ１まで後退し、容量素子領域１Ｃにおいてフォトレジスト膜ＰＲ２に覆われた溝Ｄ１内の素子分離領域ＥＩが除去されることを防ぐ必要がある。よって、ここでは、絶縁膜ＩＦ１が溝Ｄ１まで後退しないように、フォトレジスト膜ＰＲ２の終端部近傍において、フォトレジスト膜ＰＲ２により覆う絶縁膜ＩＦ１溝Ｄ１の幅を大きく確保している。
This is because it is necessary to prevent the element isolation region EI in the trench D1 from being removed by wet etching for removing the dummy element isolation region DEI to be performed next. That is, the insulating film IF1 is isotropically removed by the wet etching to be recessed to the groove D1, and the element isolation region EI in the groove D1 covered with the photoresist film PR2 is removed in the
その後の工程の詳しい図示は省略するが、フォトレジスト膜ＰＲ２をマスクとして上記ウェットエッチングを行うことで、フォトレジスト膜ＰＲ２から露出する絶縁膜ＩＦ１およびダミー素子分離領域ＤＥＩを除去し、これにより、溝Ｄ２の側壁および底面を露出させる。続いて、フォトレジスト膜ＰＲ２を除去した後、上記犠牲酸化膜を除去する。その後、図６を用いて説明した工程と同様に、絶縁膜ＩＦ３、ＩＦ４、ポリシリコン膜ＰＳ１および絶縁膜ＩＦ５を形成する。ただし、図６を用いて説明した２回の犠牲酸化工程は、ここでは行わない。 Although detailed illustration of the subsequent steps is omitted, the insulating film IF1 exposed from the photoresist film PR2 and the dummy element isolation region DEI are removed by performing the above-mentioned wet etching using the photoresist film PR2 as a mask, thereby forming grooves. Expose the side and bottom of D2. Subsequently, after the photoresist film PR2 is removed, the sacrificial oxide film is removed. Thereafter, in the same manner as the process described with reference to FIG. 6, the insulating films IF3 and IF4, the polysilicon film PS1 and the insulating film IF5 are formed. However, the two sacrificial oxidation steps described with reference to FIG. 6 are not performed here.
その後、図７〜図１７を用いて説明した工程を行うことで、図１９に示す本変形例の半導体装置が完成する。ここでは、ウェットエッチングによりダミー素子分離領域ＤＥＩを除去しているため、溝Ｄ２の底面端部および側壁上部のそれぞれの角部は、溝Ｄ１と同様に、殆ど丸まっていない。 Thereafter, the steps described with reference to FIGS. 7 to 17 are performed to complete the semiconductor device of the present modification shown in FIG. Here, since the dummy element isolation region DEI is removed by wet etching, each corner of the bottom end and the upper side wall of the groove D2 is hardly rounded as in the groove D1.
本変形例のように、図３９および図４０で説明したようなトレンチ容量素子におけるリーク電流が殆ど発生せず、問題とならないような場合には、ウェットエッチングによりダミー素子分離領域ＤＥＩ（図１８参照）を除去しても、半導体装置の信頼性は低下しない。本変形例のように、ウェットエッチングによりダミー素子分離領域ＤＥＩを除去する場合には、以下の効果を得ることができる。 As in the present modification, in the case where the leak current in the trench capacitive element as described in FIGS. 39 and 40 hardly occurs and there is no problem, the dummy element isolation region DEI by wet etching (see FIG. 18). Removal of the semiconductor device does not reduce the reliability of the semiconductor device. In the case where the dummy element isolation region DEI is removed by wet etching as in this modification, the following effects can be obtained.
すなわち、ドライエッチングにより溝Ｄ２内のダミー素子分離領域ＤＥＩの除去を行わないため、ドライエッチングに起因して溝Ｄ２の側壁および底面を含む半導体基板ＳＢの表面にプラズマダメージが加わることを防ぐことができる。 That is, since the removal of the dummy element isolation region DEI in the trench D2 is not performed by the dry etching, plasma damage is prevented from being applied to the surface of the semiconductor substrate SB including the sidewall and the bottom of the trench D2 due to the dry etching. it can.
また、上記のように半導体基板ＳＢの表面がプラズマダメージを受けないため、ダミー素子分離領域ＤＥＩを除去した後に、図６を用いて説明したような２回の犠牲酸化工程を行う必要がない。当該犠牲酸化工程を行う場合、ウエルＷＬ１〜ＷＬ３を形成するイオン注入工程は、犠牲酸化膜を形成した後に行う必要があるが、本変形例では当該犠牲酸化工程を行わないため、図１８に示すダミー素子分離領域ＤＥＩの除去工程の前、つまりフォトレジスト膜ＰＲ２の形成前にウエルＷＬ１〜ＷＬ３を形成することができる。 Further, as described above, since the surface of the semiconductor substrate SB is not damaged by plasma, it is not necessary to perform two sacrificial oxidation steps as described with reference to FIG. 6 after removing the dummy element isolation region DEI. In the case of performing the sacrificial oxidation step, the ion implantation step of forming the wells WL1 to WL3 needs to be performed after the formation of the sacrificial oxide film, but in this modification, the sacrificial oxidation step is not performed. The wells WL1 to WL3 can be formed before the step of removing the dummy isolation region DEI, that is, before the formation of the photoresist film PR2.
ここで、メモリセル領域１Ａ、周辺回路領域１Ｂおよび容量素子領域１Ｃのそれぞれに異なる条件でイオン注入を行ってウエルＷＬ１〜ＷＬ３を形成する際には、各ウエルを形成するイオン注入の度にフォトレジストパターンを形成・除去を行う。仮に、ダミー素子分離領域ＤＥＩを除去してからこのようなフォトレジストパターンの形成・除去の工程を繰り返すと、溝Ｄ２内のフォトレジストパターンを完全に除去することが困難となる場合がある。この場合、洗浄による製造コストが増大する問題、または、溝Ｄ２内にフォトレジスト膜の一部が残り、半導体装置の信頼性が低下する問題が生じる。
Here, when ions are implanted into
これに対し、本変形例では、溝Ｄ２がダミー素子分離領域ＤＥＩにより埋め込まれた状態でウエルＷＬ１〜ＷＬ３を形成することができるため、各ウエルの作り分けのためのフォトレジストパターンの形成・除去を容易に行うことができる。 On the other hand, in the present modification, the wells WL1 to WL3 can be formed in a state in which the trench D2 is buried by the dummy isolation region DEI, so formation / removal of a photoresist pattern for forming each well separately Can be done easily.
また、本変形例では、図１〜図１７を用いて説明した実施の形態と同様に、制御ゲート電極ＣＧを形成するために用いるポリシリコン膜を用いて溝Ｄ２を埋め込む上部電極ＵＥを形成している。このため、図３８に示す比較例に比べ、上部電極ＵＥの上面の平坦性を向上させることができ、上部電極ＵＥの上面の凹部に起因する成膜不良が生じることを防ぐことができる。また、上部電極ＵＥの上面に凹部が形成され、当該凹部内に残渣または空隙が生じることを防ぐことができる。また、上部電極ＵＥの上面が低くなることを防ぐことができるため、上部電極ＵＥ上にシリサイド層Ｓ２を形成することができる。 Further, in this modification, as in the embodiment described with reference to FIGS. 1 to 17, the upper electrode UE in which the groove D2 is embedded is formed using the polysilicon film used to form the control gate electrode CG. ing. For this reason, compared with the comparative example shown in FIG. 38, the flatness of the upper surface of the upper electrode UE can be improved, and it is possible to prevent the occurrence of film formation failure caused by the concave portion on the upper surface of the upper electrode UE. In addition, a concave portion is formed on the upper surface of the upper electrode UE, and it is possible to prevent a residue or a void from being generated in the concave portion. Further, since the lower surface of the upper electrode UE can be prevented, the silicide layer S2 can be formed on the upper electrode UE.
＜第２変形例について＞
以下に、本実施の形態の半導体装置の第２変形例について、図２０を用いて説明する。図２０は、本実施の形態の第２変形例である半導体装置の製造方法を説明する断面図である。図２０では、図１〜図１５および図１７と同様に、メモリセル領域１Ａ、周辺回路領域１Ｂおよび容量素子領域１Ｃの断面を示している。
<About the second modification>
Hereinafter, a second modification of the semiconductor device of the present embodiment will be described with reference to FIG. FIG. 20 is a cross-sectional view for explaining the method of manufacturing the semiconductor device according to the second modification of the present embodiment. FIG. 20 shows cross sections of the
本変形例では、図５を用いて説明したダミー素子分離領域の除去のためのドライエッチングを、ダミー素子分離領域が完全に除去する前に中止することで、容量素子の上部電極が埋め込まれる溝の底部に、絶縁膜を残すことについて説明する。 In this modification, the groove in which the upper electrode of the capacitive element is embedded is stopped by stopping the dry etching for removing the dummy isolation region described with reference to FIG. 5 before the dummy isolation region is completely removed. It will be described that the insulating film is left at the bottom of the.
本変形例の製造工程では、まず、図１〜図５を用いて説明した工程と同様の工程を行う。ただし、図５を用いて説明したドライエッチング工程では、ダミー素子分離領域ＤＥＩ（図４参照）を完全に除去せず、各溝Ｄ２内の底部に、ダミー素子分離領域ＤＥＩからなる絶縁膜ＩＦ８を残す。つまり、各溝Ｄ２の底面に接する絶縁膜ＩＦ８を残す。 In the manufacturing process of the present modification, first, the same process as the process described using FIGS. 1 to 5 is performed. However, in the dry etching process described with reference to FIG. 5, the dummy element isolation region DEI (see FIG. 4) is not completely removed, and the insulating film IF8 made of the dummy element isolation region DEI is formed at the bottom in each groove D2. leave. That is, the insulating film IF8 in contact with the bottom of each groove D2 is left.
このため、溝Ｄ２の底面は露出しない。また、溝Ｄ２の側壁上部の角部は、図５を用いて説明したように丸くなるが、溝Ｄ２の底面はドライエッチングされないため、当該底面の端部は丸くならず、溝Ｄ１の底面端部の角部と同様に角張っている。よって、溝Ｄ１とＤ２のそれぞれの底面の高さは同等であるが、隣り合う溝Ｄ２同士の間の半導体基板ＳＢの上面の高さは、溝Ｄ１と隣り合う領域の半導体基板ＳＢの主面の位置よりも低い。 For this reason, the bottom of the groove D2 is not exposed. The corner of the upper side wall of the groove D2 is rounded as described with reference to FIG. 5, but since the bottom of the groove D2 is not dry etched, the end of the bottom is not rounded and the bottom end of the groove D1 is It is angular like the corners of the club. Therefore, although the heights of the bottom surfaces of the grooves D1 and D2 are equal, the height of the upper surface of the semiconductor substrate SB between the adjacent grooves D2 is the main surface of the semiconductor substrate SB in the region adjacent to the groove D1. Lower than the position of.
その後、図６を用いて説明したように、絶縁膜ＩＦ３、ＩＦ４、ポリシリコン膜ＰＳ１および絶縁膜ＩＦ５を形成する。ここで、容量素子領域１Ｃの絶縁膜ＩＦ４は酸化工程により形成されるため、絶縁膜ＩＦ８により覆われた溝Ｄ２の底面および溝Ｄ２の側壁下部には形成されない。つまり、溝Ｄ２内において、絶縁膜ＩＦ４は絶縁膜ＩＦ８の上においてのみ形成される。その後、図７〜図１７を用いて説明した工程を行うことで、図２０に示す本変形例の半導体装置が完成する。
Thereafter, as described with reference to FIG. 6, the insulating films IF3 and IF4, the polysilicon film PS1, and the insulating film IF5 are formed. Here, since the insulating film IF4 of the
本変形例では、以下の効果を得ることができる。すなわち、溝Ｄ２内に熱酸化などの酸化法により絶縁膜ＩＦ４を形成した場合、溝Ｄ２の底部またはその底部の角部では、溝Ｄ２の深さなどの形状に起因するストレスにより、絶縁膜ＩＦ４の膜厚が小さくなる場合がある。そのように絶縁膜ＩＦ４の一部が薄膜化した場合、絶縁膜ＩＦ４による絶縁性が低下し、半導体装置の信頼性が低下する問題が生じる。 In this modification, the following effects can be obtained. That is, when the insulating film IF4 is formed in the groove D2 by an oxidation method such as thermal oxidation, the insulating film IF4 is formed at the bottom of the groove D2 or at the corners of the bottom due to the shape such as the depth of the groove D2. Film thickness may be reduced. When part of the insulating film IF4 is thinned as described above, the insulating property by the insulating film IF4 is reduced, which causes a problem that the reliability of the semiconductor device is reduced.
これに対し、本変形例では、図２０に示すように、ダミー素子分離領域ＤＥＩ（図４参照）の一部を溝Ｄ２の底部に残すことで、溝Ｄ２の底部において膜厚が小さい絶縁膜ＩＦ４が形成されることを防ぐことができる。よって、容量素子ＣＥの上部電極ＵＥと下部電極との間でリーク電流が発生することを防ぐことができるため、半導体装置の信頼性を向上させることができる。 On the other hand, in this modification, as shown in FIG. 20, an insulating film having a small film thickness at the bottom of groove D2 is formed by leaving a part of dummy element isolation region DEI (see FIG. 4) at the bottom of groove D2. It is possible to prevent the formation of IF4. Thus, the occurrence of a leak current between the upper electrode UE and the lower electrode of the capacitive element CE can be prevented, and the reliability of the semiconductor device can be improved.
また、本変形例では、溝Ｄ２の底面端部の角部は丸まらないため、溝Ｄ２の底面端部の角部は丸めることによるリーク電流の発生の抑制効果は得られないが、その他の効果については、図１〜図１７を用いて説明した実施の形態とほぼ同様の効果を得ることができる。 Further, in the present modification, since the corner of the bottom end of the groove D2 is not rounded, the effect of suppressing the occurrence of leakage current due to the rounding of the corner of the bottom end of the groove D2 can not be obtained. For the second embodiment, substantially the same effects as those of the embodiment described with reference to FIGS. 1 to 17 can be obtained.
＜第３変形例について＞
以下に、本実施の形態の半導体装置の第３変形例について、図２１を用いて説明する。図２１は、本実施の形態の第３変形例である半導体装置の製造方法を説明する断面図である。図２１では、図１〜図１５および図１７と同様に、メモリセル領域１Ａ、周辺回路領域１Ｂおよび容量素子領域１Ｃの断面を示している。
<About the third modification>
Hereinafter, a third modification of the semiconductor device of the present embodiment will be described with reference to FIG. FIG. 21 is a cross-sectional view for explaining the method of manufacturing the semiconductor device according to the third modification of the present embodiment. FIG. 21 shows a cross section of the
本変形例では、図６を用いて説明した絶縁膜ＩＦ４の形成方法とは異なり、ＣＶＤ法などの堆積法により形成した堆積膜により、容量素子の電極分離用の絶縁膜を形成する。その他の製造工程は、図１〜図１７を用いて説明した製造工程と同様である。本変形例では、以下の効果を得ることができる。 In this modification, unlike the method of forming the insulating film IF4 described with reference to FIG. 6, the insulating film for electrode separation of the capacitive element is formed of a deposited film formed by a deposition method such as a CVD method. The other manufacturing steps are the same as the manufacturing steps described with reference to FIGS. In this modification, the following effects can be obtained.
すなわち、前記第２変形例において説明したように、溝Ｄ２の底部では、酸化法により形成する絶縁膜ＩＦ４（図６参照）の膜厚が小さくなる場合があり、これにより半導体装置の信頼性が低下する問題が生じる。 That is, as described in the second modified example, the film thickness of the insulating film IF4 (see FIG. 6) formed by the oxidation method may be small at the bottom of the groove D2, and the reliability of the semiconductor device is thereby increased. There is a problem of declining.
そこで、本変形例では、酸化法ではなくＣＶＤ法などにより、図２１に示す溝Ｄ２の底面上および側壁上に、均一な膜厚で酸化シリコン膜からなる絶縁膜ＩＦ９を堆積して形成している。これにより、溝Ｄ２の底部において、絶縁膜の薄膜化に起因する信頼性の低下を防ぐことができる。また、その他に、本変形例では図１〜図１７を用いて説明した実施の形態とほぼ同様の効果を得ることができる。 Therefore, in this modification, insulating film IF9 made of a silicon oxide film is formed to have a uniform film thickness on the bottom and side walls of groove D2 shown in FIG. There is. As a result, at the bottom of the trench D2, it is possible to prevent the decrease in reliability due to the thinning of the insulating film. In addition, substantially the same effects as those of the embodiment described with reference to FIGS. 1 to 17 can be obtained in this modification.
＜第４変形例について＞
以下に、本実施の形態の半導体装置の第４変形例について、図２２を用いて説明する。図２２は、本実施の形態の第４変形例である半導体装置の製造方法を説明する断面図である。図２２では、図１〜図１５および図１７と同様に、メモリセル領域１Ａ、周辺回路領域１Ｂおよび容量素子領域１Ｃの断面を示している。
<About the fourth modification>
Hereinafter, a fourth modified example of the semiconductor device of the present embodiment will be described with reference to FIG. FIG. 22 is a cross-sectional view for explaining the method for manufacturing the semiconductor device according to the fourth modification of the present embodiment. FIG. 22 shows cross sections of the
本変形例では、図６を用いて説明した絶縁膜ＩＦ４の形成方法とは異なり、容量素子ＣＥの上部電極ＵＥおよび下部電極を絶縁するための絶縁膜を、熱酸化法および堆積法のそれぞれにより形成した２つの絶縁膜からなる積層絶縁膜により構成する。すなわち、図６を用いて説明したように、熱酸化法により絶縁膜ＩＦ４を形成した後、例えばＣＶＤ法などの堆積法により、絶縁膜ＩＦ９を形成する。このようにして形成した絶縁膜ＩＦ４およびＩＦ９からなる積層膜を、容量素子ＣＥの上部電極ＵＥおよび下部電極を絶縁するための絶縁膜として残す。その他の製造工程は、図１〜図１７を用いて説明した製造工程と同様である。本変形例では、以下の効果を得ることができる。 In this modification, unlike the method of forming the insulating film IF4 described with reference to FIG. 6, the insulating film for insulating the upper electrode UE and the lower electrode of the capacitive element CE is formed by the thermal oxidation method and the deposition method. It is comprised by the lamination | stacking insulating film which consists of two formed insulating films. That is, as described with reference to FIG. 6, after the insulating film IF4 is formed by the thermal oxidation method, the insulating film IF9 is formed by the deposition method such as the CVD method, for example. The stacked film formed of the insulating films IF4 and IF9 formed in this manner is left as an insulating film for insulating the upper electrode UE and the lower electrode of the capacitive element CE. The other manufacturing steps are the same as the manufacturing steps described with reference to FIGS. In this modification, the following effects can be obtained.
すなわち、容量素子の上部電極および下部電極を絶縁するための絶縁膜を、ＣＶＤ法などにより堆積して形成した場合、当該絶縁膜は、熱酸化法などの酸化法により形成された絶縁膜に比べて絶縁性などについての信頼性が劣る場合がある。これに対し、本変形例では、酸化法により形成された絶縁膜ＩＦ４と、堆積法により形成された絶縁膜ＩＦ９との積層膜により、上部電極ＵＥおよび下部電極を絶縁している。 That is, in the case where the insulating film for insulating the upper electrode and the lower electrode of the capacitor element is formed by deposition by CVD or the like, the insulating film is compared with the insulating film formed by oxidation such as thermal oxidation. In some cases, the reliability of the insulating property is inferior. On the other hand, in the present modification, the upper electrode UE and the lower electrode are insulated by the laminated film of the insulating film IF4 formed by the oxidation method and the insulating film IF9 formed by the deposition method.
この場合、下側の熱酸化膜である絶縁膜ＩＦ４は、溝Ｄ２の底面または底面角部において薄くなることが考えられるが、その上に均一な膜厚の酸化シリコン膜からなる絶縁膜ＩＦ９を重ねているため、容量素子ＣＥの上部電極ＵＥと下部電極とを隔てる絶縁膜の信頼性の低下を防ぐことができる。その他に、本変形例では図１〜図１７を用いて説明した実施の形態とほぼ同様の効果を得ることができる。なお、半導体基板ＳＢ上には、半導体装置の入出力などのために用いられる高耐圧のＭＩＳＦＥＴ（図示しない）が形成されており、本変形例および前記第３変形例における当該高耐圧のＭＩＳＦＥＴのゲート絶縁膜は、容量素子ＣＥの上部電極ＵＥおよび下部電極を絶縁するための絶縁膜と同じ工程で形成された膜が用いられることが考えられる。 In this case, although it is conceivable that the insulating film IF4 which is the lower thermal oxide film becomes thinner at the bottom or bottom corner of the groove D2, the insulating film IF9 made of a silicon oxide film having a uniform thickness is formed thereon Since they overlap, it is possible to prevent a decrease in the reliability of the insulating film that separates the upper electrode UE and the lower electrode of the capacitive element CE. In addition, in this modification, substantially the same effect as that of the embodiment described with reference to FIGS. 1 to 17 can be obtained. A high breakdown voltage MISFET (not shown) used for input / output of the semiconductor device is formed on the semiconductor substrate SB, and the high breakdown voltage MISFET in the present modification and the third modification is formed. As the gate insulating film, it is considered that a film formed in the same process as the insulating film for insulating the upper electrode UE and the lower electrode of the capacitive element CE is used.
（実施の形態２）
以下に、実施の形態２の半導体装置の製造工程について、図２３〜図２７を用いて説明する。図２３〜図２７は、本実施の形態である半導体装置の製造方法を説明する断面図である。図２３〜図２７では、図１〜図１５および図１７と同様に、メモリセル領域１Ａ、周辺回路領域１Ｂおよび容量素子領域１Ｃの断面を示している。
Second Embodiment
Below, the manufacturing process of the semiconductor device of
前記実施の形態１では、素子分離領域およびトレンチ容量素子を埋め込む溝を形成するためにマスクとして用いた絶縁膜ＩＦ２（図４参照）を、ダミー素子分離領域ＤＥＩ（図４参照）の除去後に除去することについて説明した。これに対し、以下では、上記溝を形成するためのマスクとして用いた窒化シリコン膜からなる絶縁膜を除去してから、ダミー素子分離領域を除去することについて説明する。また、本実施の形態では、ゲートラストプロセスではなく、周辺回路領域において、ＭＩＳＦＥＴのソース・ドレイン領域の形成前にゲート電極を形成する工程、つまり、いわゆるゲートファーストプロセスを用いる。 In the first embodiment, the insulating film IF2 (see FIG. 4) used as a mask for forming the trench for embedding the element isolation region and the trench capacitive element is removed after removing the dummy element isolation region DEI (see FIG. 4) Explained what to do. On the other hand, in the following, removal of the dummy element isolation region after removing the insulating film made of a silicon nitride film used as a mask for forming the groove will be described. Further, in the present embodiment, not the gate last process, but in the peripheral circuit region, the step of forming the gate electrode before the formation of the source / drain regions of the MISFET, that is, the so-called gate first process is used.
本変形例の製造工程では、まず、図１〜図３を用いて説明した工程を行った後、図２３に示すように、ウェットエッチングにより絶縁膜ＩＦ２を除去し、その後、半導体基板ＳＢの主面上にフォトレジスト膜ＰＲ１を形成する。フォトレジスト膜ＰＲ１のレイアウトは、例えば図４を用いて説明したフォトレジスト膜ＰＲ１のレイアウトと同じである。 In the manufacturing process of the present modification, first, the steps described with reference to FIGS. 1 to 3 are performed, and then the insulating film IF2 is removed by wet etching as shown in FIG. A photoresist film PR1 is formed on the surface. The layout of the photoresist film PR1 is, for example, the same as the layout of the photoresist film PR1 described with reference to FIG.
次に、図２４に示すように、フォトレジスト膜ＰＲ１をマスクとして用いてドライエッチングを行うことで、ダミー素子分離領域ＤＥＩおよび絶縁膜ＩＦ１を除去した後、フォトレジスト膜ＰＲ１を除去する。このとき、前記実施の形態１とは異なり、窒化シリコン膜からなる絶縁膜ＩＦ２（図５参照）をマスクとして用いていないため、当該エッチングの早い段階で、絶縁膜ＩＦ１は除去される。よって、ダミー素子分離領域ＤＥＩを全て除去するまでに、溝Ｄ２の近傍の半導体基板ＳＢの主面は、前記実施の形態１の場合よりも大きく後退する。特に、隣り合う溝Ｄ２同士の間の半導体基板ＳＢの上面の高さは顕著に低くなる。つまり、複数の溝Ｄ２が並ぶ領域では、半導体基板ＳＢの主面の高さが顕著に低くなる。 Next, as shown in FIG. 24, by performing dry etching using the photoresist film PR1 as a mask, the dummy isolation region DEI and the insulating film IF1 are removed, and then the photoresist film PR1 is removed. At this time, unlike the first embodiment, since the insulating film IF2 (see FIG. 5) made of a silicon nitride film is not used as a mask, the insulating film IF1 is removed at an early stage of the etching. Therefore, the main surface of the semiconductor substrate SB in the vicinity of the groove D2 recedes from the case of the first embodiment more largely until the dummy element isolation region DEI is completely removed. In particular, the height of the upper surface of the semiconductor substrate SB between the adjacent grooves D2 is significantly reduced. That is, in the region where the plurality of grooves D2 are arranged, the height of the main surface of the semiconductor substrate SB is significantly reduced.
なお、ここでいう溝Ｄ２が並ぶ領域とは、図２３において説明した工程において、ダミー素子分離領域ＤＥＩを除去するためにフォトレジスト膜ＰＲ１から露出されていた領域である。言い換えれば、溝Ｄ２が並ぶ領域とは、図１６に示すレイアウトにおいて、環状の素子分離領域ＥＩにより囲まれた領域、つまり、下部電極である半導体基板と、上部電極ＵＥとの間で容量を発生させる領域（活性領域）の内、図２３を用いて説明した工程においてレジストが開口している領域を指す。上部電極ＵＥの端部は、素子分離領域ＥＩの直上に位置し、溝Ｄ２が並ぶ領域を囲んでいる。 Here, the region in which the grooves D2 are arranged is a region exposed from the photoresist film PR1 in order to remove the dummy isolation region DEI in the process described with reference to FIG. In other words, in the layout shown in FIG. 16, the area where the grooves D2 are arranged corresponds to an area surrounded by the annular element isolation area EI, that is, a capacitance is generated between the semiconductor substrate which is the lower electrode and the upper electrode UE. Among the regions to be processed (active regions), it refers to the region where the resist is open in the process described with reference to FIG. The end of the upper electrode UE is located immediately above the element isolation region EI and surrounds the region in which the grooves D2 are arranged.
次に、図２５に示すように、図６を用いて説明した工程と同様の工程を行うことで、絶縁膜ＩＦ３、ＩＦ４、ポリシリコン膜ＰＳ１を形成する。ただし、ここではキャップ絶縁膜である絶縁膜ＩＦ５（図６参照）は形成しない。ここで、溝Ｄ２が複数形成された領域では、半導体基板ＳＢの主面の高さが低いため、当該領域上に形成されたポリシリコン膜ＰＳ１の上面の高さは、他の領域におけるポリシリコン膜ＰＳ１の上面の高さよりも低くなる。 Next, as shown in FIG. 25, the insulating films IF <b> 3 and IF <b> 4 and the polysilicon film PS <b> 1 are formed by performing the steps similar to the steps described with reference to FIG. 6. However, the insulating film IF5 (see FIG. 6) which is a cap insulating film is not formed here. Here, since the height of the main surface of the semiconductor substrate SB is low in a region where a plurality of trenches D2 are formed, the height of the upper surface of the polysilicon film PS1 formed over the region is polysilicon in other regions. It becomes lower than the height of the upper surface of the film PS1.
ここでは、絶縁膜ＩＦ３、ＩＦ４を形成する前に、半導体基板ＳＢの表面の犠牲酸化を行うことで、半導体基板ＳＢの表面に接する犠牲酸化膜を形成した後、絶縁膜ＩＦ３、ＩＦ４を形成する前に、当該犠牲酸化膜を除去する工程を行う。これにより、図２４を用いて説明したドライエッチングにより半導体基板ＳＢの表面が受けたダメージを除去することができる。 Here, sacrificial oxide films are formed in contact with the surface of the semiconductor substrate SB by performing sacrificial oxidation on the surface of the semiconductor substrate SB before forming the insulating films IF3 and IF4, and then the insulating films IF3 and IF4 are formed. Before the step of removing the sacrificial oxide film is performed. Thus, damage received by the surface of the semiconductor substrate SB can be removed by the dry etching described with reference to FIG.
次に、図２６に示すように、図７〜図１１を用いて説明した工程と同様の工程を行うことで、メモリセルＭＣ、ＭＩＳＦＥＴＱ２および容量素子ＣＥを形成する。つまり、メモリセルＭＣは、制御ゲート電極ＣＧを含む制御トランジスタと、メモリゲート電極ＭＧを含むメモリトランジスタと含み、容量素子ＣＥは、上面の一部が広い範囲において凹んでいる上部電極ＵＥと、上部電極ＵＥの直下の半導体基板ＳＢからなる下部電極とからなる。周辺回路領域１Ｂでは、メタルゲート電極への置き換えを行わないため、ＭＩＳＦＥＴＱ１は、ポリシリコン膜ＰＳ１からなるゲート電極Ｇ２を有している。
Next, as shown in FIG. 26, the memory cell MC, the MISFET Q2, and the capacitive element CE are formed by performing the steps similar to the steps described with reference to FIGS. That is, the memory cell MC includes the control transistor including the control gate electrode CG and the memory transistor including the memory gate electrode MG, and the capacitive element CE includes the upper electrode UE in which a part of the upper surface is recessed in a wide range It consists of the lower electrode which consists of semiconductor substrate SB directly under the electrode UE. In the
ここでは、絶縁膜ＩＦ５（図６参照）は形成されていないため、図１１を用いて説明したサリサイドプロセスにより、制御ゲート電極ＣＧ、メモリゲート電極ＭＧ、ゲート電極Ｇ２および上部電極ＵＥのそれぞれの上面にシリサイド層Ｓ１が形成される。また、ゲートラストプロセスのように、ダミーゲート電極を他のゲート電極に置換する必要がないため、図１３を用いて説明した研磨工程は行わない。 Here, since the insulating film IF5 (see FIG. 6) is not formed, the upper surfaces of the control gate electrode CG, the memory gate electrode MG, the gate electrode G2 and the upper electrode UE are formed by the salicide process described using FIG. The silicide layer S1 is formed on the In addition, since it is not necessary to replace the dummy gate electrode with another gate electrode as in the gate last process, the polishing step described using FIG. 13 is not performed.
続いて、メモリセルＭＣ、ＭＩＳＦＥＴＱ２および容量素子ＣＥを覆うように、層間絶縁膜ＩＬ１を形成する。ここで、層間絶縁膜ＩＬ１の上面は、各ゲート電極または上部電極ＵＥなどの形状に影響を受けて、凹凸を有している。つまり、例えばゲート電極Ｇ２の直上において層間絶縁膜ＩＬ１の上面は凸状に盛り上がっており、当該凸状部の層間絶縁膜ＩＬ１の上面の高さは、その横の領域の層間絶縁膜ＩＬ１の上面よりも上面の高さが高くなっている。同様に、上部電極ＵＥの直上において層間絶縁膜ＩＬ１の上面は凸状に盛り上がっており、その横の領域の層間絶縁膜ＩＬ１の上面よりも上面の高さが高くなっている。 Subsequently, an interlayer insulating film IL1 is formed to cover the memory cell MC, the MISFET Q2 and the capacitive element CE. Here, the upper surface of the interlayer insulating film IL1 has unevenness due to the influence of the shape of each gate electrode or upper electrode UE. That is, for example, the upper surface of the interlayer insulating film IL1 rises in a convex shape immediately above the gate electrode G2, and the height of the upper surface of the interlayer insulating film IL1 in the convex portion is the upper surface of the interlayer insulating film IL1 in the lateral region The height of the upper surface is higher than that. Similarly, the upper surface of the interlayer insulating film IL1 bulges in a convex shape immediately above the upper electrode UE, and the height of the upper surface is higher than the upper surface of the interlayer insulating film IL1 in the lateral region.
ただし、溝Ｄ２が並ぶ領域の直上において、上部電極ＵＥの上面は、上部電極ＵＥの横方向における端部の上面よりも高さが低くなっている。このため、上部電極ＵＥの直上の層間絶縁膜ＩＬ１の上面においても、凸状に盛り上がった部分の横方向における中央部、つまり、溝Ｄ２が並ぶ領域の直上の部分は、上面の高さが低くなっている。ここで、溝Ｄ２が並ぶ領域は、容量素子ＣＥの容量確保のため、平面視において非常に広い面積を有している。よって、上部電極ＵＥの直上の層間絶縁膜ＩＬ１の上面は、上部電極ＵＥの直上の領域の端部を除き、広い領域で上面の高さが低くなっている。 However, the upper surface of the upper electrode UE is lower in height than the upper surface of the end in the lateral direction of the upper electrode UE immediately above the region where the grooves D2 are arranged. For this reason, also on the upper surface of the interlayer insulating film IL1 immediately above the upper electrode UE, the height of the upper surface of the central portion in the lateral direction of the convexly raised portion, that is, the region directly above the region where the grooves D2 are arranged is low. It has become. Here, the region where the grooves D2 are arranged has a very large area in plan view in order to secure the capacitance of the capacitive element CE. Therefore, the upper surface of the interlayer insulating film IL1 immediately above the upper electrode UE has a low height in a wide region except for the end of the region immediately above the upper electrode UE.
言い換えれば、溝Ｄ２が並ぶ領域（活性領域）の直上の素子分離領域ＥＩの上面の高さは、上部電極ＵＥの端部の直上の素子分離領域ＥＩの上面の高さよりも低く、平面視において上部電極ＵＥの横の領域の半導体基板ＳＢ（例えば、容量素子領域１Ｃのｎ＋型半導体領域ＤＦ）の直上の素子分離領域ＥＩの上面の高さよりも高い。
In other words, the height of the upper surface of the element isolation region EI immediately above the region (active region) in which the grooves D2 are aligned is lower than the height of the upper surface of the device isolation region EI directly above the end of the upper electrode UE. The height of the upper surface of the element isolation region EI immediately above the semiconductor substrate SB (for example, the n + -type semiconductor region DF of the
このような層間絶縁膜ＩＬ１の上面の形状は、この後の工程で層間絶縁膜ＩＬ１の上面を例えばＣＭＰ法により研磨する際に、当該上面の平坦性を向上させる観点から有利である。すなわち、溝Ｄ２が並ぶ領域のように、広い面積を占める領域の直上において、層間絶縁膜ＩＬ１の上面が高く盛り上がっている場合、そのような領域の層間絶縁膜ＩＬ１の上面と、他の領域の層間絶縁膜ＩＬ１の上面とを当該研磨工程により平坦化することは困難である。 Such a shape of the upper surface of the interlayer insulating film IL1 is advantageous from the viewpoint of improving the flatness of the upper surface when the upper surface of the interlayer insulating film IL1 is polished by the CMP method, for example, in the subsequent steps. That is, when the upper surface of the interlayer insulating film IL1 is raised high immediately above the region occupying a large area as in the region where the trenches D2 are aligned, the upper surface of the interlayer insulating film IL1 in such a region and the other region It is difficult to planarize the upper surface of the interlayer insulating film IL1 by the polishing process.
つまり、溝Ｄ２が並ぶ領域の直上の層間絶縁膜ＩＬ１の上面と、上部電極ＵＥの端部の直上の層間絶縁膜ＩＬ１の上面とが同等の高さを有している場合、当該研磨工程による平坦化が困難となり、これにより、層間絶縁膜ＩＬ１上に形成する層間絶縁膜または配線などの成膜・加工を正常に行うことができなくなる。 That is, when the upper surface of the interlayer insulating film IL1 immediately above the region where the grooves D2 are arranged and the upper surface of the interlayer insulating film IL1 immediately above the end of the upper electrode UE have the same height, It becomes difficult to planarize, and as a result, it becomes impossible to properly perform film formation and processing of an interlayer insulating film, a wiring and the like formed on the interlayer insulating film IL1.
これに対し、本実施の形態では、図２４を用いて説明したドライエッチング工程において、窒化シリコン膜をマスクとして用いずにエッチングを行うことで、溝Ｄ２が並ぶ領域の半導体基板ＳＢの主面の上面の高さを低くしている。このため、図２７に示すように、当該領域の直上に形成された上部電極ＵＥおよび層間絶縁膜ＩＬ１は、広い範囲で上面高さが低くなる。これにより、次に行う研磨工程により層間絶縁膜ＩＬ１の上面を平坦化することが容易となる効果を得ることができる。すなわち、層間絶縁膜ＩＬ１の上面に段差が生じることを抑えることができる。仮に層間絶縁膜ＩＬ１の上面を完全に平坦にすることができなくても、層間絶縁膜ＩＬ１の上面の段差の大きさを軽減することができる。 On the other hand, in the present embodiment, etching is performed without using the silicon nitride film as a mask in the dry etching step described with reference to FIG. 24, thereby forming the main surface of semiconductor substrate SB in the region where trenches D2 are arranged. The height of the top surface is lowered. For this reason, as shown in FIG. 27, in the upper electrode UE and the interlayer insulating film IL1 formed immediately above the region, the upper surface height is lowered in a wide range. As a result, it is possible to obtain the effect of making it easy to planarize the upper surface of the interlayer insulating film IL1 by the polishing step performed next. That is, it is possible to suppress the occurrence of a step on the upper surface of the interlayer insulating film IL1. Even if the upper surface of the interlayer insulating film IL1 can not be made completely flat, the size of the step on the upper surface of the interlayer insulating film IL1 can be reduced.
次に、図２７に示すように、層間絶縁膜ＩＬ１の上面を例えばＣＭＰ法などにより研磨した後、図１７を用いて説明した工程と同様の工程を行うことで、本実施の形態の半導体装置が完成する。ただし、この研磨工程では、制御ゲート電極ＣＧ、メモリゲート電極ＭＧおよび上部電極ＵＥ並びにそれらの上のシリサイド層Ｓ１を露出させない。また、図１７を用いて説明した工程と同様の工程を行うが、層間絶縁膜ＩＬ２を形成する必要はないため、層間絶縁膜ＩＬ１上に、層間絶縁膜ＩＬ２を介さずに層間絶縁膜ＩＬ３および配線Ｍ１を形成する。また、制御ゲート電極ＣＧ、メモリゲート電極ＭＧおよび上部電極ＵＥのそれぞれの上面上にはシリサイド層Ｓ１が既に形成されているため、前記実施の形態１で説明した２回目のサリサイドプロセス（図１５参照）を行う必要はない。 Next, as shown in FIG. 27, after the upper surface of interlayer insulating film IL1 is polished by, eg, CMP method, the semiconductor device of the present embodiment is performed by performing the same step as the step described using FIG. Is completed. However, in this polishing step, the control gate electrode CG, the memory gate electrode MG, the upper electrode UE, and the silicide layer S1 thereon are not exposed. In addition, although the same process as the process described with reference to FIG. 17 is performed, since it is not necessary to form the interlayer insulating film IL2, the interlayer insulating film IL3 and the interlayer insulating film IL2 are not interposed on the interlayer insulating film IL1. The wiring M1 is formed. In addition, since the silicide layer S1 is already formed on the upper surfaces of the control gate electrode CG, the memory gate electrode MG, and the upper electrode UE, the second salicide process described in the first embodiment (see FIG. 15). There is no need to do).
なお、ここでは絶縁膜ＩＦ５（図６参照）を形成しない場合について説明したが、図６を用いて説明した工程を行う際、絶縁膜ＩＦ５を形成した後、パターニングを行って制御ゲート電極ＣＧの直上にのみ絶縁膜ＩＦ５を残してもよい。この場合、完成した半導体装置における制御ゲート電極ＣＧの上面は、制御ゲート電極ＣＧへの給電部を除いて絶縁膜ＩＦ５により覆われたままになる。 Although the case where the insulating film IF5 (see FIG. 6) is not formed here has been described, when performing the process described using FIG. 6, after forming the insulating film IF5, patterning is performed to form the control gate electrode CG. The insulating film IF5 may be left only immediately above. In this case, the upper surface of the control gate electrode CG in the completed semiconductor device remains covered by the insulating film IF 5 except for the feeding portion to the control gate electrode CG.
本実施の形態では、上述したように、研磨工程により層間絶縁膜ＩＬ１の上面を平坦化することが容易となる。これにより、半導体装置の製造工程に要するコストを低減することができる。また、上部電極ＵＥの直上の層間絶縁膜ＩＬ１の上面の平坦性を容易に向上させることができるため、層間絶縁膜ＩＬ１上に形成する層間絶縁膜または配線などの成膜・加工が正常に行えなくなることを防ぐことができる。これにより、半導体装置の信頼性を向上させることができる。 In the present embodiment, as described above, the upper surface of the interlayer insulating film IL1 can be easily planarized by the polishing process. Thereby, the cost required for the manufacturing process of the semiconductor device can be reduced. Further, since the flatness of the upper surface of the interlayer insulating film IL1 immediately above the upper electrode UE can be easily improved, the film formation and processing of the interlayer insulating film or wiring formed on the interlayer insulating film IL1 can be normally performed. It can prevent losing. Thereby, the reliability of the semiconductor device can be improved.
その他に、本変形例では図１〜図１７を用いて説明した実施の形態とほぼ同様の効果を得ることができる。ただし、図２３および図２４を用いて説明したドライエッチング工程において、半導体基板ＳＢの主面は窒化シリコン膜からなる絶縁膜ＩＦ２（図４および図５参照）により保護されていないため、当該ドライエッチングにより、容量素子領域１Ｃにおいてフォトレジスト膜から露出する半導体基板ＳＢの表面が受けるダメージは前記実施の形態１よりも大きい。しかし、当該ダメージは、絶縁膜ＩＦ３、ＩＦ４（図２５参照）の形成前に行う犠牲酸化膜の形成および除去の工程により取り除くことができる。
In addition, in this modification, substantially the same effect as that of the embodiment described with reference to FIGS. 1 to 17 can be obtained. However, in the dry etching process described with reference to FIGS. 23 and 24, the main surface of the semiconductor substrate SB is not protected by the insulating film IF2 (see FIGS. 4 and 5) made of a silicon nitride film, so the dry etching Thus, the damage to the surface of the semiconductor substrate SB exposed from the photoresist film in the
＜変形例について＞
以下に、本実施の形態の半導体装置の変形例について、図２８を用いて説明する。図２８は、本実施の形態の変形例である半導体装置の製造方法を説明する断面図である。図２８では、図２７と同様に、メモリセル領域１Ａ、周辺回路領域１Ｂおよび容量素子領域１Ｃの断面を示している。
<About the modification>
Hereinafter, a modified example of the semiconductor device of the present embodiment will be described with reference to FIG. FIG. 28 is a cross-sectional view for explaining the manufacturing method of the semiconductor device which is a modification of the present embodiment. Similar to FIG. 27, FIG. 28 shows cross sections of the
本変形例では、図２３〜図２４を用いて説明した製造工程と同様に、窒化シリコン膜からなる絶縁膜ＩＦ２（図４参照）による保護がない状態でドライエッチングを行うことで、溝Ｄ２が並ぶ領域の半導体基板ＳＢの上面の高さを低くするものであり、それにより、層間絶縁膜ＩＬ１（図６参照）の上面の平坦化を容易にするものである。ただし、ここではゲートラストプロセスにより周辺回路領域１ＢのＭＩＳＦＥＴＱ１（図２８参照）を形成する。
In this modification, as in the manufacturing process described with reference to FIGS. 23 to 24, the groove D2 can be formed by dry etching without protection by the insulating film IF2 (see FIG. 4) made of a silicon nitride film. The height of the upper surface of the semiconductor substrate SB in the side-by-side region is reduced, thereby facilitating the planarization of the upper surface of the interlayer insulating film IL1 (see FIG. 6). However, here, the MISFET Q1 (see FIG. 28) in the
つまり、本変形例の製造工程は、図２３〜図２５を用いて説明した工程と同様の工程を行った後、ポリシリコン膜ＰＳ１上に絶縁膜ＩＦ５（図６参照）を形成する。その後、図７〜図１７を用いて説明した工程と同様の工程を行うことで、図２８に示す本変形例の半導体装置が完成する。 That is, in the manufacturing process of this modification, after the steps similar to the steps described with reference to FIGS. 23 to 25 are performed, the insulating film IF5 (see FIG. 6) is formed on the polysilicon film PS1. Thereafter, the same steps as the steps described with reference to FIGS. 7 to 17 are performed to complete the semiconductor device of the present modification shown in FIG.
ここで、図１３を用いて説明した研磨工程により上部電極ＵＥの上面は低くなっているが、溝Ｄ２が並ぶ領域の直上における上部電極ＵＥの上面は、上部電極ＵＥの端部の上面、つまり、容量素子領域１Ｃの素子分離領域ＥＩの直上の上部電極ＵＥの上面の高さよりも低い。言い換えれば、溝Ｄ２の直上における上部電極ＵＥの上面の位置は、容量素子領域１Ｃの素子分離領域ＥＩの直上の上部電極ＵＥの上面の位置よりも低い。
Here, although the upper surface of the upper electrode UE is lowered by the polishing process described using FIG. 13, the upper surface of the upper electrode UE immediately above the region where the grooves D2 are arranged is the upper surface of the end of the upper electrode UE, that is, The height is lower than the height of the upper surface of the upper electrode UE immediately above the element isolation region EI of the
このため、図６を用いて説明した工程において形成した絶縁膜ＩＦ５が、上部電極ＵＥの一部の直上に残る。つまり、容量素子ＣＥの活性領域の直上において、上部電極ＵＥと層間絶縁膜ＩＬ２との間には絶縁膜ＩＦ５が形成されており、上部電極ＵＥの端部と層間絶縁膜ＩＬ２との間には、絶縁膜ＩＦ５は形成されていない。つまり、上部電極ＵＥの端部の上面は、絶縁膜ＩＦ５により覆われていない。また、上記の段差がさらに大きい場合には、絶縁膜ＩＦ５のみでなく、その上に層間絶縁膜ＩＬ１が残る場合もある。なお、図２８では絶縁膜ＩＦ５のみが残った状態を示す。 Therefore, the insulating film IF5 formed in the step described with reference to FIG. 6 remains right above part of the upper electrode UE. That is, the insulating film IF5 is formed between the upper electrode UE and the interlayer insulating film IL2 immediately above the active region of the capacitive element CE, and between the end of the upper electrode UE and the interlayer insulating film IL2. The insulating film IF5 is not formed. That is, the upper surface of the end portion of the upper electrode UE is not covered by the insulating film IF5. In the case where the above-described step is even larger, not only the insulating film IF5 but also the interlayer insulating film IL1 may remain thereon. Note that FIG. 28 shows a state in which only the insulating film IF 5 remains.
この場合、図１５を用いて説明した２回目のサリサイドプロセスでは、絶縁膜ＩＦ５により覆われた箇所の上部電極ＵＥの上面にシリサイド層Ｓ２が形成されない。しかし、溝Ｄ２が並ぶ領域の直上における上部電極ＵＥの上面はコンタクトプラグＣＰを接続する箇所ではないため、シリサイド層Ｓ２は形成されていなくても問題がない。つまり、上部電極ＵＥに電位を供給するコンタクトプラグＣＰは、上部電極ＵＥの端部の上面を覆うシリサイド層Ｓ２の上面に接続されるため、コンタクトプラグＣＰと上部電極ＵＥとの接触抵抗は低く抑えることができる。 In this case, in the second salicide process described with reference to FIG. 15, the silicide layer S2 is not formed on the upper surface of the upper electrode UE in a portion covered by the insulating film IF5. However, since the upper surface of the upper electrode UE immediately above the region where the trenches D2 are arranged is not a place to connect the contact plug CP, there is no problem even if the silicide layer S2 is not formed. That is, since the contact plug CP supplying the potential to the upper electrode UE is connected to the upper surface of the silicide layer S2 covering the upper surface of the end of the upper electrode UE, the contact resistance between the contact plug CP and the upper electrode UE is kept low. be able to.
加えて、本変形例では、図２３〜図２８を用いて説明した実施の形態とほぼ同様の効果を得ることができる。 In addition, in this modification, substantially the same effect as that of the embodiment described with reference to FIGS. 23 to 28 can be obtained.
（実施の形態３）
以下に、実施の形態３の半導体装置の製造工程について、図２９および図３０を用いて説明する。図２９は、本実施の形態である半導体装置の製造方法を説明する平面レイアウトである。図３０は、本実施の形態である半導体装置の製造方法を説明する断面図であって、図３０のうち容量素子領域１Ｃには、図２９のＢ−Ｂ線における断面図を示している。図３０では、図１〜図１５および図１７と同様に、メモリセル領域１Ａ、周辺回路領域１Ｂおよび容量素子領域１Ｃの断面を示している。
Third Embodiment
Hereinafter, the manufacturing process of the semiconductor device of the third embodiment will be described with reference to FIGS. FIG. 29 is a planar layout for explaining the method of manufacturing a semiconductor device according to the present embodiment. FIG. 30 is a cross-sectional view for explaining the method for manufacturing the semiconductor device according to the present embodiment, and in FIG. 30, the
図２９に示す平面レイアウトでは、容量素子領域１Ｃの溝Ｄ１、Ｄ２、第１上部電極ＵＥ１、第２上部電極ＵＥ２、素子分離領域ＥＩ、ウエルＷＬ３、ｎ＋型半導体領域ＤＦおよびコンタクトプラグＣＰのみを示している。また、図２９では、第１上部電極ＵＥ１および第２上部電極ＵＥ２により覆われた部分における溝Ｄ１、Ｄ２、ウエルＷＬ３および素子分離領域ＥＩの輪郭を破線により示している。また、第２上部電極ＵＥ２により覆われた第１上部電極ＵＥ１の輪郭も破線により示している。
In the planar layout shown in FIG. 29, only the trenches D1 and D2 of the
本実施の形態は、各ＭＩＳＦＥＴを、ゲートファーストプロセスにより形成し、かつ、容量素子の上部電極（第１上部電極）の上に、さらに他の上部電極（第２上部電極）を設けるものである。なお、以下では第１上部電極を形成した後に、メモリゲート電極および第２上部電極を形成するために用いるポリシリコン膜を形成することについて説明する。 In this embodiment, each MISFET is formed by a gate first process, and another upper electrode (second upper electrode) is provided on the upper electrode (first upper electrode) of the capacitive element. . The formation of the polysilicon film used to form the memory gate electrode and the second upper electrode after forming the first upper electrode will be described below.
本実施の形態の半導体装置の製造工程では、まず、図１〜図５を用いて説明した工程と同様の工程を行った後は、図６を用いて説明した工程のように、絶縁膜ＩＦ３、ＩＦ４およびポリシリコン膜ＰＳ１を形成する。ただしここでは、絶縁膜ＩＦ５（図６参照）は形成しない。その後、図７を用いて説明した工程と同様の工程を行うことで、制御ゲート電極ＣＧを形成する。 In the manufacturing process of the semiconductor device of the present embodiment, first, after performing the same process as the process described with reference to FIGS. 1 to 5, as in the process described with reference to FIG. , IF4 and the polysilicon film PS1. However, the insulating film IF5 (see FIG. 6) is not formed here. Thereafter, the control gate electrode CG is formed by performing the same process as the process described with reference to FIG.
ただし、ここではパターニングを行うことで制御ゲート電極ＣＧを形成するとともに、容量素子領域１Ｃのポリシリコン膜ＰＳ１（図７参照）を加工して第１上部電極ＵＥ１を形成する。第１上部電極ＵＥ１の構造は、前記実施の形態１で説明した上部電極と同様である。その後、図８を用いて説明した工程を行うことで、制御ゲート電極ＣＧおよび第１上部電極ＵＥ１をＯＮＯ膜ＯＮおよびポリシリコン膜ＰＳ２（図８参照）により覆う。
Here, however, patterning is performed to form the control gate electrode CG, and the polysilicon film PS1 (see FIG. 7) in the
続いて、フォトレジスト膜により第１上部電極ＵＥ１の直上のポリシリコン膜ＰＳ２を覆った状態で、図９を用いて説明したように、ドライエッチング工程を行う。これにより、ポリシリコン膜ＰＳ２およびＯＮＯ膜ＯＮのそれぞれの一部を除去することで、メモリセル領域１Ａにメモリゲート電極ＭＧを形成し、その後当該フォトレジスト膜を除去する。
Subsequently, in a state in which the polysilicon film PS2 directly on the first upper electrode UE1 is covered with the photoresist film, the dry etching process is performed as described with reference to FIG. Thereby, a part of each of the polysilicon film PS2 and the ONO film ON is removed to form the memory gate electrode MG in the
ここで、当該フォトレジスト膜によりドライエッチングから保護された領域、つまり第１上部電極ＵＥ１の直上には、ＯＮＯ膜ＯＮを介して、ポリシリコン膜ＰＳ２からなる第２上部電極ＵＥ２（図３０参照）が形成される。また、周辺回路領域１Ｂでは、ポリシリコン膜ＰＳ１がＯＮＯ膜ＯＮおよびポリシリコン膜ＰＳ２から露出する。
Here, in the region protected from the dry etching by the photoresist film, that is, immediately above the first upper electrode UE1, the second upper electrode UE2 made of the polysilicon film PS2 via the ONO film ON (see FIG. 30) Is formed. In the
次に、ポリシリコン膜ＰＳ１を加工して、周辺回路領域１Ｂに、ポリシリコン膜ＰＳ１からなるゲート電極Ｇ２を形成する。本実施の形態ではゲートラストプロセスは行わず、ゲート電極のメタルゲート電極への置換は行わない。よって、ここで周辺回路領域１Ｂに形成するのはダミーゲート電極ではなく、後に形成されるＭＩＳＦＥＴを構成するゲート電極Ｇ２である。
Next, the polysilicon film PS1 is processed to form a gate electrode G2 made of the polysilicon film PS1 in the
次に、図１１および図１２を用いて説明した工程と同様の工程を行うことで、各半導体素子の上部を層間絶縁膜ＩＬ１により覆い、その後層間絶縁膜ＩＬ１の上面を研磨する。ゲートラストプロセスは行わないため、この後の工程では、図１３を用いて説明した研磨工程、並びに、図１４および図１５を用いて説明したゲート電極の置換工程を行わない。また、図１１を用いて説明した工程では、制御ゲート電極ＣＧ、メモリゲート電極ＭＧ、第１上部電極ＵＥ１および第２上部電極ＵＥ２のそれぞれの露出した上面にシリサイド層Ｓ１が形成される。上記研磨工程を行わないため、これらのシリサイド層Ｓ１および第２上部電極ＵＥ２は、後の工程でも除去されずに残る。 Next, the same process as the process described with reference to FIGS. 11 and 12 is performed to cover the upper portion of each semiconductor element with the interlayer insulating film IL1, and thereafter the upper surface of the interlayer insulating film IL1 is polished. Since the gate last process is not performed, in the subsequent steps, the polishing step described using FIG. 13 and the gate electrode replacement step described using FIGS. 14 and 15 are not performed. Further, in the step described using FIG. 11, the silicide layer S1 is formed on the exposed upper surfaces of the control gate electrode CG, the memory gate electrode MG, the first upper electrode UE1, and the second upper electrode UE2. Since the polishing step is not performed, the silicide layer S1 and the second upper electrode UE2 remain without being removed in the subsequent steps.
次に、図１６および図１７を用いて説明した工程を行うことで、図２９および図３０に示す本実施の形態の半導体装置が完成する。ここでは、層間絶縁膜ＩＬ２（図１７参照）を形成しないため、層間絶縁膜ＩＬ１上に層間絶縁膜ＩＬ２を介さずに第１配線層を形成する。図３０に示していない領域では、図２９に示すように、半導体基板ＳＢ上に第１上部電極ＵＥ１を介さずに形成された第２上部電極ＵＥ２の上面にコンタクトプラグＣＰが電気的に接続されている。 Next, the steps described with reference to FIGS. 16 and 17 are performed to complete the semiconductor device of the present embodiment shown in FIGS. 29 and 30. Here, since the interlayer insulating film IL2 (see FIG. 17) is not formed, the first wiring layer is formed on the interlayer insulating film IL1 without interposing the interlayer insulating film IL2. In the region not shown in FIG. 30, as shown in FIG. 29, the contact plug CP is electrically connected to the upper surface of the second upper electrode UE2 formed on the semiconductor substrate SB without the first upper electrode UE1. ing.
なお、制御ゲート電極ＣＧの上面の一部をキャップ絶縁膜により覆う場合には、図６を用いて説明した工程において、ポリシリコン膜ＰＳ１上に絶縁膜ＩＦ５を形成した後、図７を用いて説明した工程で、制御ゲート電極ＣＧの直上に絶縁膜ＩＦ５を残し、他の領域の絶縁膜ＩＦ５を除去する。これにより、後に形成される第１上部電極ＵＥ１と第２上部電極ＵＥ２との間には、絶縁膜ＩＦ５は残らない。 When a part of the upper surface of the control gate electrode CG is covered with the cap insulating film, the insulating film IF5 is formed on the polysilicon film PS1 in the process described with reference to FIG. In the process described above, the insulating film IF5 is left immediately above the control gate electrode CG, and the insulating film IF5 in the other region is removed. Thus, the insulating film IF5 does not remain between the first upper electrode UE1 and the second upper electrode UE2 to be formed later.
図２９に示すように、容量素子ＣＥのレイアウトは、第１上部電極ＵＥ１上に第２上部電極ＵＥ２が形成されている点で、前記実施の形態１（図１６参照）と異なる。平面視において、第２上部電極ＵＥ２の一部は、溝Ｄ２が並ぶ領域および第１上部電極ＵＥ１と重なっており、他の一部は、素子分離領域ＥＩと重なっている。素子分離領域ＥＩの直上であって、平面視において第２上部電極ＵＥ２と第１上部電極ＵＥ１とが重ならない領域において、第２上部電極ＵＥ２の端部の上面には、コンタクトプラグＣＰが接続されている。 As shown in FIG. 29, the layout of the capacitive element CE differs from the first embodiment (see FIG. 16) in that the second upper electrode UE2 is formed on the first upper electrode UE1. In plan view, a portion of the second upper electrode UE2 overlaps the region where the grooves D2 are aligned and the first upper electrode UE1, and another portion overlaps the element isolation region EI. A contact plug CP is connected to the upper surface of the end of the second upper electrode UE2 in a region immediately above the element isolation region EI and in which the second upper electrode UE2 and the first upper electrode UE1 do not overlap in plan view. ing.
本実施の形態では、前記実施の形態１とほぼ同様の効果を得ることができる。ただし、ここでは、第１上部電極ＵＥ１の上面を研磨する工程および第１上部電極ＵＥ１上に２回目のサリサイドプロセスによりシリサイド層Ｓ２（図１５参照）を形成する工程は行わない。よって、図３８を用いて説明した比較例のように、上部電極の膜厚が小さいことに起因して、上部電極の上面にシリサイド層が形成されない問題は生じない。よって、本実施の形態は、前記実施の形態１において説明した効果のうち、上部電極とコンタクトプラグとの接続抵抗が大きくなることを防ぐ効果を奏するものではない。 In this embodiment, substantially the same effect as that of the first embodiment can be obtained. However, here, the step of polishing the upper surface of the first upper electrode UE1 and the step of forming the silicide layer S2 (see FIG. 15) by the second salicide process on the first upper electrode UE1 are not performed. Therefore, as in the comparative example described with reference to FIG. 38, there is no problem that the silicide layer is not formed on the upper surface of the upper electrode due to the small thickness of the upper electrode. Therefore, among the effects described in the first embodiment, the present embodiment does not have the effect of preventing the increase in the connection resistance between the upper electrode and the contact plug.
また、本実施の形態では、ゲートラストプロセスを行わない。つまり、図１３を用いて説明した研磨工程を行わない。したがって、第１上部電極ＵＥ１上にＯＮＯ膜ＯＮを介して形成した第２上部電極ＵＥ２を残すことができる。よって、容量素子ＣＥを、半導体基板ＳＢからなる下部電極（第１電極）、第１上部電極（第２電極）ＵＥ１および第２上部電極（第３電極）ＵＥ２により構成することで、下部電極と第１上部電極ＵＥ１との間、および第１上部電極ＵＥ１と第２上部電極ＵＥ２との間の２箇所で容量を発生させることができる。したがって、平面視における占有面積が小さく、かつ大容量の容量素子ＣＥを形成することができる。 Also, in the present embodiment, the gate last process is not performed. That is, the polishing process described with reference to FIG. 13 is not performed. Therefore, the second upper electrode UE2 formed via the ONO film ON can be left on the first upper electrode UE1. Therefore, by forming the capacitive element CE by the lower electrode (first electrode), the first upper electrode (second electrode) UE1, and the second upper electrode (third electrode) UE2 formed of the semiconductor substrate SB, the lower electrode Capacitance can be generated at two points between the first upper electrode UE1 and between the first upper electrode UE1 and the second upper electrode UE2. Therefore, the occupied area in plan view is small, and a large capacity capacitive element CE can be formed.
なお、ここではパターニングにより第１上部電極ＵＥ１を形成してからポリシリコン膜ＰＳ２を形成し、その後第２上部電極ＵＥ２を形成することについて説明したが、第２上部電極ＵＥ２を形成してから、ポリシリコン膜ＰＳ１をパターニングすることで第１上部電極ＵＥ１を形成してもよい。 Although it has been described here that the first upper electrode UE1 is formed by patterning and then the polysilicon film PS2 is formed and then the second upper electrode UE2 is formed, after the second upper electrode UE2 is formed, The first upper electrode UE1 may be formed by patterning the polysilicon film PS1.
（実施の形態４）
以下に、実施の形態４の半導体装置の製造工程について、図３１〜図３６を用いて説明する。図３１〜図３６は、本実施の形態である半導体装置の製造方法を説明する断面図である。図３１〜図３６では、図１〜図１５および図１７と同様に、メモリセル領域１Ａ、周辺回路領域１Ｂおよび容量素子領域１Ｃの断面を示している。
Hereinafter, the manufacturing process of the semiconductor device of the fourth embodiment will be described with reference to FIGS. 31 to 36 are cross-sectional views for explaining the method of manufacturing a semiconductor device according to the present embodiment. 31 to 36 show cross sections of the
前記実施の形態１では、ＭＯＮＯＳメモリの制御ゲート電極を形成するために用いたポリシリコン膜によりトレンチ容量素子の溝内を埋込むことで、容量素子の上部電極を形成することについて説明したが、本実施の形態では、ＭＯＮＯＳメモリのメモリゲート電極を形成するために用いたポリシリコン膜により当該溝を埋込み、上部電極を形成する。 In the first embodiment described above, the upper electrode of the capacitive element is formed by filling the inside of the trench of the trench capacitive element with the polysilicon film used to form the control gate electrode of the MONOS memory. In this embodiment, the upper electrode is formed by burying the groove with the polysilicon film used to form the memory gate electrode of the MONOS memory.
前記実施の形態１では、メモリゲート電極を形成するために用いるポリシリコン膜の膜厚が小さい場合に、上記溝の直上において上部電極の上面に形成される凹部に起因する問題を解決することについて説明した。これに対し、本実施の形態では、メモリゲート電極を形成するために用いるポリシリコン膜の膜厚を大きくすることができる場合、または、トレンチ容量素子の溝の幅を狭めることができる場合などであって、上記凹部に係る問題が生じない場合において実施することが可能な製造工程について説明する。 In the first embodiment, when the film thickness of the polysilicon film used to form the memory gate electrode is small, the problem caused by the recess formed on the upper surface of the upper electrode immediately above the groove is solved. explained. On the other hand, in the present embodiment, the thickness of the polysilicon film used to form the memory gate electrode can be increased, or the width of the trench of the trench capacitive element can be narrowed. Now, a manufacturing process that can be carried out in the case where the problem relating to the recess does not occur will be described.
本実施の形態の半導体装置の製造工程では、まず、図３１に示すように、半導体基板ＳＢの上面に複数の溝Ｄ１および複数の溝Ｄ２を形成した後、溝Ｄ１内に素子分離領域ＥＩを形成するとともに、溝Ｄ２内にダミー素子分離領域ＤＥＩを形成する。図１〜図３を用いて説明した工程と異なるのは、形成した絶縁膜ＩＦ２（図３参照）を、後のダミー素子分離領域ＤＥＩの除去工程より前に除去している点である。 In the manufacturing process of the semiconductor device of the present embodiment, first, as shown in FIG. 31, after forming a plurality of grooves D1 and a plurality of grooves D2 on the upper surface of semiconductor substrate SB, element isolation region EI is formed in grooves D1. While being formed, a dummy element isolation region DEI is formed in the groove D2. The difference from the process described with reference to FIGS. 1 to 3 is that the formed insulating film IF2 (see FIG. 3) is removed before the later removal process of the dummy isolation region DEI.
次に、図３２に示すように、絶縁膜ＩＦ１を除去し、続いてイオン注入を行うことでウエルＷＬ１、ＷＬ２およびＷＬ３をメモリセル領域１Ａ、周辺回路領域１Ｂおよび容量素子領域１Ｃのそれぞれに形成した後、半導体基板ＳＢの主面を酸化させる。これにより、素子分離領域ＥＩおよびダミー素子分離領域ＤＥＩから露出するメモリセル領域１Ａ、周辺回路領域１Ｂおよび容量素子領域１Ｃの半導体基板ＳＢの上面に絶縁膜ＩＦ３を形成する。その後、半導体基板ＳＢの主面上に、例えばＣＶＤ法を用いてポリシリコン膜ＰＳ１および絶縁膜ＩＦ５を順に形成する。
Next, as shown in FIG. 32, insulating film IF1 is removed, and ion implantation is subsequently performed to form wells WL1, WL2 and WL3 in each of
続いて、フォトリソグラフィ技術およびエッチング法を用いて、絶縁膜ＩＦ５、ポリシリコン膜ＰＳ１および絶縁膜ＩＦ３を加工する。これにより、メモリセル領域１Ａには、半導体基板ＳＢの主面上にゲート絶縁膜ＧＩ１を介してポリシリコン膜ＰＳ１からなる制御ゲート電極ＣＧを形成する。また、当該エッチングにより、容量素子領域１Ｃの絶縁膜ＩＦ５、ポリシリコン膜ＰＳ１および絶縁膜ＩＦ３を除去することで、素子分離領域ＥＩ、ダミー素子分離領域ＤＥＩおよび半導体基板ＳＢを露出させる。ここではフォトレジスト膜（図示しない）により周辺回路領域１Ｂを保護した状態で当該エッチングを行うことで、周辺回路領域１Ｂのポリシリコン膜ＰＳ１等を加工せずに残す。
Subsequently, the insulating film IF5, the polysilicon film PS1, and the insulating film IF3 are processed using a photolithography technique and an etching method. As a result, in the
次に、図３３に示すように、半導体基板ＳＢの主面上に形成したフォトレジスト膜ＰＲ２からなるパターンにより、メモリセル領域１Ａ、周辺回路領域１Ｂを覆う。容量素子領域１Ｃでは、半導体基板ＳＢの主面の一部および複数のダミー素子分離領域ＤＥＩをフォトレジスト膜ＰＲ２から露出させる。つまり、フォトレジスト膜ＰＲ２のパターン形状は、図４を用いて説明したフォトレジスト膜ＰＲ１と同じであり、溝Ｄ２が並ぶ領域を覆っていない。
Next, as shown in FIG. 33, the
続いて、フォトレジスト膜ＰＲ２をマスクとしてドライエッチングを行うことで、ダミー素子分離領域ＤＥＩを除去する。これにより、複数の溝Ｄ２のそれぞれの側壁および底面が露出する。また、溝Ｄ２の近傍の半導体基板ＳＢの主面は、ドライエッチングに晒されるため、その高さは後退して低くなる。また、溝Ｄ２の側壁上部の角部と、溝Ｄ２の底面端部の角部は、いずれも丸くなる。 Subsequently, by performing dry etching using the photoresist film PR2 as a mask, the dummy element isolation region DEI is removed. Thereby, the side walls and the bottom surfaces of the plurality of grooves D2 are exposed. Further, since the main surface of the semiconductor substrate SB in the vicinity of the groove D2 is exposed to dry etching, the height thereof recedes and becomes lower. Further, the corner of the upper side wall of the groove D2 and the corner of the bottom end of the groove D2 are both rounded.
次に、図３４に示すように、フォトレジスト膜ＰＲ２を除去した後、半導体基板ＳＢ上に、例えばＣＶＤ法を用いてＯＮＯ膜ＯＮおよびポリシリコン膜ＰＳ２を順に形成する。これにより、メモリセル領域１Ａにおいて、ゲート絶縁膜ＧＩ１、制御ゲート電極ＣＧおよび絶縁膜ＩＦ５からなる積層膜の側壁および上面は、ＯＮＯ膜ＯＮおよびポリシリコン膜ＰＳ２により覆われる。また、周辺回路領域１Ｂでは、絶縁膜ＩＦ５の上面が、ＯＮＯ膜ＯＮおよびポリシリコン膜ＰＳ２により覆われる。また、メモリセル領域１Ａおよび周辺回路領域１Ｂの素子分離領域ＥＩおよび半導体基板ＳＢのそれぞれの上面は、ＯＮＯ膜ＯＮおよびポリシリコン膜ＰＳ２により覆われる。
Next, as shown in FIG. 34, after removing the photoresist film PR2, an ONO film ON and a polysilicon film PS2 are sequentially formed on the semiconductor substrate SB by using, for example, the CVD method. Thereby, in the
また、容量素子領域１Ｃでは、素子分離領域ＥＩの上面と、溝Ｄ２の側壁および底面を含む半導体基板ＳＢの上面とが、ＯＮＯ膜ＯＮおよびポリシリコン膜ＰＳ２により覆われる。ＯＮＯ膜ＯＮは溝Ｄ２を完全には埋め込まず、ＯＮＯ膜ＯＮおよびポリシリコン膜ＰＳ２により、溝Ｄ２は完全に埋め込まれる。つまり、図３８を用いて説明した比較例とは異なり、ポリシリコン膜ＰＳ２は、溝Ｄ２の開口幅の１／２以上の膜厚を有している。
Further, in the
このため、溝Ｄ２の直上において、ポリシリコン膜ＰＳ２の上面に形成される凹みは、ポリシリコン膜ＰＳ２により溝Ｄ２を完全に埋め込むことができない場合に比べて小さく浅い。 Therefore, immediately above the trench D2, the recess formed on the upper surface of the polysilicon film PS2 is smaller and shallower than in the case where the trench D2 can not be completely embedded by the polysilicon film PS2.
次に、図３５に示すように、フォトリソグラフィ技術およびドライエッチング法を用いて、ポリシリコン膜ＰＳ２およびＯＮＯ膜ＯＮのそれぞれの一部を除去する。これにより、メモリセル領域１Ａでは、図９を用いて説明した構造と同様にメモリゲート電極ＭＧが形成される。周辺回路領域１Ｂでは、ポリシリコン膜ＰＳ２およびＯＮＯ膜ＯＮが除去されることで、絶縁膜ＩＦ５の上面が露出する。
Next, as shown in FIG. 35, a part of each of the polysilicon film PS2 and the ONO film ON is removed using a photolithography technique and a dry etching method. Thus, in the
容量素子領域１Ｃには、一部が複数の溝Ｄ２内に埋め込まれたポリシリコン膜ＰＳ２からなる上部電極ＵＥが形成される。これにより、容量素子領域１Ｃには、上部電極ＵＥと、その直下の半導体基板ＳＢ（ウエルＷＬ３）からなる下部電極とを含む容量素子ＣＥが形成される。つまり、容量素子領域１Ｃでは、溝Ｄ２が並ぶ領域の直上のＯＮＯ膜ＯＮおよびポリシリコン膜ＰＳ２（図３４参照）を残し、他の領域のＯＮＯ膜ＯＮおよびポリシリコン膜ＰＳ２を除去することで、素子分離領域ＥＩの上面および半導体基板ＳＢの上面の一部がＯＮＯ膜ＯＮおよびポリシリコン膜ＰＳ２から露出する。
In the
容量素子領域１Ｃにおいて、ＯＮＯ膜ＯＮおよび上部電極ＵＥからなる積層膜は、溝Ｄ２と隣り合う素子分離領域ＥＩの直上で終端しており、各溝Ｄ２の側壁および底面は、当該積層膜により覆われたままである。当該素子分離領域ＥＩと、当該素子分離領域ＥＩと隣り合う他の素子分離領域ＥＩとの間では、半導体基板ＳＢの主面が上記積層膜から露出している。
In the
次に、図３６に示すように、フォトリソグラフィ技術およびエッチング法を用いて周辺回路領域１Ｂの絶縁膜ＩＦ３、ポリシリコン膜ＰＳ１および絶縁膜ＩＦ５からなる積層膜を加工することで、絶縁膜ＩＦ３からなるゲート絶縁膜ＧＩ２、ポリシリコン膜ＰＳ１からなるダミーゲート電極を形成する。その後、図１１〜図１７を用いて説明した工程と同様の工程を行うことで、本実施の形態の半導体装置が完成する。つまり、周辺回路領域１ＢのＭＩＳＦＥＴＱ１は、ゲートラストプロセスを用いて形成する。
Next, as shown in FIG. 36, the laminated film including the insulating film IF3, the polysilicon film PS1, and the insulating film IF5 in the
以上の工程のうち、図１３を用いて説明した工程と同様に研磨工程を行う際には、制御ゲート電極ＣＧ、ダミーゲート電極および上部電極ＵＥのそれぞれの上面が研磨され、露出する。ここで、本実施の形態では、ポリシリコン膜ＰＳ２（図３４参照）は膜厚が比較的大きいため、ポリシリコン膜ＰＳ２からなる上部電極ＵＥは、当該研磨工程により層間絶縁膜ＩＬ１から露出するために十分な膜厚を有している。したがって、当該研磨工程において、上部電極ＵＥが層間絶縁膜ＩＬ１から露出せず、上部電極ＵＥの上面にシリサイド層Ｓ２が形成されないことを防ぐことができる。 When the polishing process is performed in the same manner as the process described with reference to FIG. 13 among the processes described above, the upper surfaces of the control gate electrode CG, the dummy gate electrode, and the upper electrode UE are polished and exposed. Here, in the present embodiment, since the polysilicon film PS2 (see FIG. 34) has a relatively large film thickness, the upper electrode UE made of the polysilicon film PS2 is exposed from the interlayer insulating film IL1 by the polishing step. Film thickness sufficient for Therefore, in the polishing step, it is possible to prevent the upper electrode UE from being exposed from the interlayer insulating film IL1 and preventing the silicide layer S2 from being formed on the upper surface of the upper electrode UE.
ここでは、上部電極ＵＥは、素子分離領域ＥＩの直上において素子分離領域ＥＩから露出する。つまり、素子分離領域ＥＩの直上の上部電極ＵＥの上面にはシリサイド層Ｓ２が形成され、当該シリサイド層Ｓ２に対し、コンタクトプラグＣＰが接続される。これに対し、容量素子ＣＥの活性領域、つまり溝Ｄ２が並ぶ領域では、半導体基板ＳＢの上面の高さが図３３を用いて説明したドライエッチング工程により低くなっていること、および、溝Ｄ２に埋め込まれた上部電極ＵＥの上面に小さい凹部が形成されていることにより、当該領域の直上の上部電極ＵＥの上面は、層間絶縁膜ＩＬ１により覆われている。 Here, the upper electrode UE is exposed from the element isolation region EI immediately above the element isolation region EI. That is, the silicide layer S2 is formed on the upper surface of the upper electrode UE immediately above the element isolation region EI, and the contact plug CP is connected to the silicide layer S2. On the other hand, in the active region of the capacitive element CE, that is, in the region in which the grooves D2 are arranged, the height of the upper surface of the semiconductor substrate SB is lowered by the dry etching process described using FIG. By forming a small recess in the upper surface of the embedded upper electrode UE, the upper surface of the upper electrode UE immediately above the region is covered with the interlayer insulating film IL1.
すなわち、当該領域の直上では、上部電極ＵＥと層間絶縁膜ＩＬ２との間に層間絶縁膜ＩＬ１が介在している。つまり、図１３を用いて説明した研磨工程では、当該領域の上部電極ＵＥの上面は層間絶縁膜ＩＬ１から露出しない。このため、当該領域の上部電極ＵＥの上面にはシリサイド層Ｓ２は形成されない。しかし、溝Ｄ２が並ぶ領域の直上における上部電極ＵＥの上面は、コンタクトプラグＣＰを接続する箇所ではないため、シリサイド層Ｓ２は形成されていなくても問題がない。 That is, immediately above the region, the interlayer insulating film IL1 is interposed between the upper electrode UE and the interlayer insulating film IL2. That is, in the polishing process described with reference to FIG. 13, the upper surface of the upper electrode UE in the region is not exposed from the interlayer insulating film IL1. Therefore, the silicide layer S2 is not formed on the upper surface of the upper electrode UE in the region. However, since the upper surface of the upper electrode UE immediately above the region in which the grooves D2 are arranged is not a place to connect the contact plug CP, there is no problem even if the silicide layer S2 is not formed.
以上に説明したように、メモリゲート電極ＭＧを形成するために用いるポリシリコン膜ＰＳ２（図３４参照）の膜厚を大きくすることができる場合などには、ポリシリコン膜ＰＳ２により上部電極ＵＥを形成しても、溝Ｄ２を完全に埋め込むことができ、上部電極ＵＥの上面の少なくとも一部にシリサイド層Ｓ２を形成することができる。よって、上部電極ＵＥの上面の平坦性を向上させることができる。また、当該凹部が深くなることにより当該凹部内に残渣または空隙が形成されることを防ぐことができる。したがって、前記実施の形態１とほぼ同様の効果を得ることができ、半導体装置の信頼性が低下することを防ぐことができる。 As described above, when the film thickness of polysilicon film PS2 (see FIG. 34) used to form memory gate electrode MG can be increased, etc., upper electrode UE is formed of polysilicon film PS2. Even in this case, the groove D2 can be completely buried, and the silicide layer S2 can be formed on at least a part of the upper surface of the upper electrode UE. Therefore, the flatness of the upper surface of the upper electrode UE can be improved. Moreover, it can prevent that a residue or a space | gap is formed in the said recessed part by the said recessed part becoming deep. Therefore, substantially the same effect as that of the first embodiment can be obtained, and a decrease in the reliability of the semiconductor device can be prevented.
＜変形例について＞
図３７に、本実施の形態の変形例として、容量素子ＣＥの平面レイアウトを示す。図３７に示すレイアウトと、図１６に示したレイアウトとでは、特に、溝Ｄ２が並ぶ領域、つまり容量素子ＣＥの活性領域のレイアウトが、横方向（図の縦方向）において、上部電極ＵＥの幅よりも大きい幅を有している点にある。
<About the modification>
FIG. 37 shows a planar layout of capacitive element CE as a modification of the present embodiment. With the layout shown in FIG. 37 and the layout shown in FIG. 16, in particular, the width of the upper electrode UE in the horizontal direction (vertical direction in the drawing) of the region where the grooves D2 are arranged, that is, the layout of the active region of the capacitive element CE. It has a larger width than that.
つまり、環状の素子分離領域ＥＩに囲まれた活性領域の一部の上面は上部電極ＵＥから露出しており、露出した当該活性領域に形成されたウエルＷＬ３の一部の上面に、下部電極へ給電するためのコンタクトプラグＣＰが複数接続されている。なお、平面視において、環状の素子分離領域ＥＩの外側のｎ＋型半導体領域ＤＦの上面にも、下部電極へ給電するための複数のコンタクトプラグＣＰが接続されている。 That is, the upper surface of a portion of the active region surrounded by the annular element isolation region EI is exposed from the upper electrode UE, and the upper surface of a portion of the well WL3 formed in the exposed active region is A plurality of contact plugs CP for feeding power are connected. Note that, in plan view, a plurality of contact plugs CP for supplying power to the lower electrode are also connected to the top surface of the n + -type semiconductor region DF outside the annular element isolation region EI.
このように、図１６に示すレイアウトに限らず、図３７に示すように、環状の素子分離領域ＥＩに囲まれた活性領域に対しコンタクトプラグＣＰを接続することも可能である。このレイアウトは、前記実施の形態１〜３に適用することもできる。このレイアウトを前記実施の形態３に適用する場合には、環状の素子分離領域ＥＩに囲まれた活性領域へのコンタクトプラグＣＰの接続領域を、第１上部電極ＵＥ１および第２上部電極ＵＥ２（図２９参照）のいずれとも平面視において重ならない領域に設ける。 Thus, not only the layout shown in FIG. 16 but also the contact plug CP can be connected to the active region surrounded by the annular element isolation region EI as shown in FIG. This layout can also be applied to the first to third embodiments. When this layout is applied to the third embodiment, the connection region of the contact plug CP to the active region surrounded by the annular element isolation region EI is the first upper electrode UE1 and the second upper electrode UE2 (see FIG. And 29) in any region which does not overlap in plan view.
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。 As mentioned above, although the invention made by the present inventor was concretely explained based on the embodiment, the present invention is not limited to the embodiment, and can be variously changed in the range which does not deviate from the summary. Needless to say.
その他、実施の形態に記載された内容の一部を以下に記載する。 In addition, a part of the contents described in the embodiment will be described below.
（１）（ａ）主面に沿って並ぶ第１領域および第２領域を有する半導体基板を用意する工程、
（ｂ）前記第２領域の前記半導体基板の主面に第１溝を形成する工程、
（ｃ）前記第１溝の側壁および底面を第１絶縁膜により覆う工程、
（ｄ）前記（ｃ）工程の後、前記第１領域および前記第２領域の前記半導体基板の主面上に第１導体膜を形成することで、前記第１溝内に前記第１絶縁膜を介して前記第１導体膜を埋め込む工程、
（ｅ）前記第１導体膜を加工することで、前記第１領域の前記半導体基板の主面上の前記第１導体膜からなる制御ゲート電極を形成する工程、
（ｆ）前記制御ゲート電極の側壁に、内部に電荷蓄積部を有する第２絶縁膜を介してメモリゲート電極を形成する工程、
（ｇ）前記第１導体膜を加工することで、前記第２領域の前記第１溝を埋め込む前記第１導体膜からなる第１電極を形成する工程、
（ｈ）前記（ｆ）工程の後、前記第１領域の前記半導体基板の主面に一対の第１ソース・ドレイン領域を形成する工程、
を有し、
前記制御ゲート電極、前記メモリゲート電極および前記一対の第１ソース・ドレイン領域は、不揮発性メモリのメモリセルを構成し、
前記第１電極と、前記第１電極の下の前記半導体基板とは、容量素子を構成する、半導体装置の製造方法。
(1) (a) preparing a semiconductor substrate having a first region and a second region aligned along the main surface,
(B) forming a first groove in the main surface of the semiconductor substrate in the second region;
(C) covering a side wall and a bottom surface of the first groove with a first insulating film;
(D) forming the first conductive film on the main surface of the semiconductor substrate in the first region and the second region after the step (c), thereby forming the first insulating film in the first groove Embedding the first conductive film via
(E) forming a control gate electrode made of the first conductor film on the main surface of the semiconductor substrate in the first region by processing the first conductor film;
(F) forming a memory gate electrode on a side wall of the control gate electrode via a second insulating film having a charge storage portion therein;
(G) forming a first electrode made of the first conductive film filling the first groove of the second region by processing the first conductive film;
(H) forming a pair of first source / drain regions on the main surface of the semiconductor substrate in the first region after the step (f);
Have
The control gate electrode, the memory gate electrode, and the pair of first source / drain regions constitute a memory cell of a non-volatile memory,
A method of manufacturing a semiconductor device, wherein the first electrode and the semiconductor substrate under the first electrode constitute a capacitive element.
（２）（１）記載の半導体装置の製造方法において、
前記（ｃ）工程では、前記第１溝の前記側壁および前記底面を、酸化法により形成した第１絶縁膜により覆う、半導体装置の製造方法。
(2) In the method of manufacturing a semiconductor device according to (1),
In the step (c), the side wall and the bottom surface of the first groove are covered with a first insulating film formed by an oxidation method.
（３）（１）記載の半導体装置の製造方法において、
前記（ｃ）工程では、前記第１溝の前記側壁および前記底面を、堆積法により形成した第１絶縁膜により覆う、半導体装置の製造方法。
(3) In the method of manufacturing a semiconductor device according to (1),
In the step (c), the side wall and the bottom surface of the first groove are covered with a first insulating film formed by a deposition method.
（４）（１）記載の半導体装置の製造方法において、
前記（ｃ）工程は、
（ｃ１）前記第１溝の前記側壁および前記底面を酸化して第６絶縁膜を形成する工程、
（ｃ２）前記第１溝の前記側壁および前記底面上に第７絶縁膜を堆積することで、前記第１溝の前記側壁および前記底面を、前記第６絶縁膜および前記第７絶縁膜からなる前記第１絶縁膜により覆う工程、
を含む、半導体装置の製造方法。
(4) In the method of manufacturing a semiconductor device according to (1),
In the step (c),
(C1) oxidizing the side wall and the bottom surface of the first groove to form a sixth insulating film;
(C2) A seventh insulating film is deposited on the side wall and the bottom surface of the first groove, whereby the side wall and the bottom surface of the first groove are formed of the sixth insulating film and the seventh insulating film Covering with the first insulating film,
And a method of manufacturing a semiconductor device.
（５）（１）記載の半導体装置の製造方法において、
（ｂ１）前記（ｂ）工程の後、前記第１溝内に第３絶縁膜を埋め込む工程、
（ｂ２）前記（ｃ）工程の前に、前記第１溝内の前記第３絶縁膜を等方性エッチングにより除去する工程、
をさらに有する、半導体装置の製造方法。
(5) In the method of manufacturing a semiconductor device according to (1),
(B1) embedding a third insulating film in the first groove after the step (b);
(B2) removing the third insulating film in the first groove by isotropic etching before the step (c);
A method of manufacturing a semiconductor device, further comprising:
ＣＥ 容量素子
ＣＧ 制御ゲート電極
ＣＰ コンタクトプラグ
Ｄ１、Ｄ２ 溝
ＩＬ１〜ＩＬ３ 層間絶縁膜
ＭＣ メモリセル
ＭＧ メモリゲート電極
ＯＮ ＯＮＯ膜
Ｑ１、Ｑ２ ＭＩＳＦＥＴ
ＳＢ 半導体基板
Ｓ１、Ｓ２ シリサイド層
ＵＥ 上部電極
CE Capacitive element CG Control gate electrode CP Contact plug D1, D2 Grooves IL1 to IL3 Interlayer insulating film MC Memory cell MG Memory gate electrode ON ONO film Q1, Q2 MISFET
SB semiconductor substrate S1, S2 silicide layer UE upper electrode
Claims (4)
（ｂ）前記メモリセル形成領域の前記半導体基板の前記主面上に、第１絶縁膜を介して第１導体膜を形成する工程、
（ｃ）前記第１導体膜をパターニングすることで、前記メモリセル形成領域の前記半導体基板の前記主面上に、前記第１絶縁膜を介して前記第１導体膜からなる制御ゲート電極を形成する工程、
（ｄ）前記（ｃ）工程の後、前記容量素子形成領域の前記半導体基板の前記主面に溝を形成する工程、
（ｅ）前記溝の上面上および前記制御ゲート電極上に、電荷蓄積膜を有する第２絶縁膜を形成する工程、
（ｆ）前記（ｅ）工程の後、前記溝および前記制御ゲート電極を覆うように、前記第２絶縁膜上に第２導体膜を形成する工程、
（ｇ）前記第２導体膜をエッチング処理することで、前記メモリセル形成領域に、前記第２導体膜からなるメモリゲート電極を形成し、前記容量素子形成領域に前記第２導体膜からなる第１電極を形成する工程、
（ｈ）前記（ｇ）工程の後、前記メモリセル形成領域の前記制御ゲート電極および前記メモリゲート電極によって規定される前記半導体基板の主面に一対のソース・ドレイン領域を形成する工程、
（ｉ）前記第１電極上に第１プラグを形成し、前記半導体基板の前記主面上に第２プラグを形成する工程、
を有し、
前記第１プラグと前記第２プラグとは、それぞれ前記第１電極と前記半導体基板の前記主面とに電気的に接続されており、
前記制御ゲート電極、前記メモリゲート電極および前記一対のソース・ドレイン領域は、不揮発性メモリのメモリセルを構成し、
前記第１電極と、前記第２絶縁膜と、前記第１電極の下の前記半導体基板とは、容量素子を構成している、半導体装置の製造方法。 (A) preparing a semiconductor substrate having a memory cell formation region and a capacitive element formation region on the main surface;
(B) forming a first conductor film on the main surface of the semiconductor substrate in the memory cell formation region via a first insulating film;
(C) By patterning the first conductive film, a control gate electrode made of the first conductive film is formed on the main surface of the semiconductor substrate in the memory cell formation region via the first insulating film. The process to
(D) forming a groove on the main surface of the semiconductor substrate in the capacitive element formation region after the step (c);
(E) forming a second insulating film having a charge storage film on the upper surface of the groove and the control gate electrode;
(F) forming a second conductor film on the second insulating film so as to cover the groove and the control gate electrode after the step (e);
(G) The second conductor film is etched to form a memory gate electrode comprising the second conductor film in the memory cell formation region, and a second conductor film comprising the second conductor film in the capacitance element formation region. 1 forming an electrode,
(H) forming a pair of source / drain regions on the main surface of the semiconductor substrate defined by the control gate electrode and the memory gate electrode in the memory cell formation region after the step (g);
(I) forming a first plug on the first electrode, and forming a second plug on the main surface of the semiconductor substrate;
Have
The first plug and the second plug are electrically connected to the first electrode and the main surface of the semiconductor substrate, respectively.
The control gate electrode, the memory gate electrode, and the pair of source and drain regions constitute a memory cell of a non-volatile memory,
A method of manufacturing a semiconductor device, wherein the first electrode, the second insulating film, and the semiconductor substrate under the first electrode constitute a capacitive element.
前記第２導体膜は、前記溝の開口幅の１／２以上の大きさの膜厚を有する、半導体装置の製造方法。 In the method of manufacturing a semiconductor device according to claim 1,
The method of manufacturing a semiconductor device, wherein the second conductive film has a film thickness of 1/2 or more of the opening width of the groove.
前記第２導体膜の膜厚は、前記第１導体膜の膜厚よりも小さい、半導体装置の製造方法。 In the method of manufacturing a semiconductor device according to claim 1,
The method of manufacturing a semiconductor device, wherein a film thickness of the second conductor film is smaller than a film thickness of the first conductor film.
前記（ｆ）工程では、前記第２導体膜を形成することで、前記溝内に前記第２導体膜の一部を埋め込む、半導体装置の製造方法。 In the method of manufacturing a semiconductor device according to claim 1,
In the step (f), a part of the second conductor film is embedded in the groove by forming the second conductor film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019001641A JP2019071462A (en) | 2019-01-09 | 2019-01-09 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019001641A JP2019071462A (en) | 2019-01-09 | 2019-01-09 | Semiconductor device manufacturing method |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015048719A Division JP6466211B2 (en) | 2015-03-11 | 2015-03-11 | Semiconductor device and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019071462A true JP2019071462A (en) | 2019-05-09 |
Family
ID=66441325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019001641A Pending JP2019071462A (en) | 2019-01-09 | 2019-01-09 | Semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2019071462A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003036714A1 (en) * | 2001-10-24 | 2003-05-01 | Hitachi, Ltd D | Longitudinal misfet manufacturing method, longitudinal misfet, semiconductor storage device manufacturing method, and semiconductor storage device |
| JP2003309182A (en) * | 2002-04-17 | 2003-10-31 | Hitachi Ltd | Method of manufacturing semiconductor device and semiconductor device |
| JP2008294111A (en) * | 2007-05-23 | 2008-12-04 | Renesas Technology Corp | Manufacturing method of semiconductor device |
| JP2009088241A (en) * | 2007-09-28 | 2009-04-23 | Renesas Technology Corp | Semiconductor device and manufacturing method thereof |
-
2019
- 2019-01-09 JP JP2019001641A patent/JP2019071462A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003036714A1 (en) * | 2001-10-24 | 2003-05-01 | Hitachi, Ltd D | Longitudinal misfet manufacturing method, longitudinal misfet, semiconductor storage device manufacturing method, and semiconductor storage device |
| JP2003309182A (en) * | 2002-04-17 | 2003-10-31 | Hitachi Ltd | Method of manufacturing semiconductor device and semiconductor device |
| JP2008294111A (en) * | 2007-05-23 | 2008-12-04 | Renesas Technology Corp | Manufacturing method of semiconductor device |
| JP2009088241A (en) * | 2007-09-28 | 2009-04-23 | Renesas Technology Corp | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9831259B2 (en) | Semiconductor device | |
| US10211348B2 (en) | Semiconductor device and a manufacturing method thereof | |
| US9799667B2 (en) | Method of manufacturing a semiconductor device | |
| US10483114B2 (en) | Method of manufacturing semiconductor device having a nonvolatile memory and a MISFET | |
| JP6359386B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| US9349743B2 (en) | Method of manufacturing semiconductor device | |
| US20160064507A1 (en) | Semiconductor device and method of manufacturing same | |
| JP2014204041A (en) | Semiconductor device manufacturing method | |
| US9831318B2 (en) | Semiconductor device and a manufacturing method thereof | |
| JP2018056222A (en) | Semiconductor device and method of manufacturing the same | |
| US10205006B2 (en) | Method for manufacturing semiconductor device including patterning conductor film disposed on insulating film | |
| KR20180035129A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP6640632B2 (en) | Method for manufacturing semiconductor device | |
| JP2018182156A (en) | Semiconductor device and manufacturing method of the same | |
| US10546865B2 (en) | Method for manufacturing a semiconductor device | |
| JP2017183340A (en) | Semiconductor device and method of manufacturing the same | |
| JP2019071462A (en) | Semiconductor device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190910 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191108 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200407 |