JP2019057572A - 金属配線の形成方法 - Google Patents
金属配線の形成方法 Download PDFInfo
- Publication number
- JP2019057572A JP2019057572A JP2017180292A JP2017180292A JP2019057572A JP 2019057572 A JP2019057572 A JP 2019057572A JP 2017180292 A JP2017180292 A JP 2017180292A JP 2017180292 A JP2017180292 A JP 2017180292A JP 2019057572 A JP2019057572 A JP 2019057572A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- forming
- group
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/43—Manufacturing methods
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1603—Process or apparatus coating on selected surface areas
- C23C18/1605—Process or apparatus coating on selected surface areas by masking
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1603—Process or apparatus coating on selected surface areas
- C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
- C23C18/1608—Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1603—Process or apparatus coating on selected surface areas
- C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
- C23C18/161—Process or apparatus coating on selected surface areas by direct patterning from plating step, e.g. inkjet
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/18—Pretreatment of the material to be coated
- C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
- C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
- C23C18/1875—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment only one step pretreatment
- C23C18/1882—Use of organic or inorganic compounds other than metals, e.g. activation, sensitisation with polymers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/18—Pretreatment of the material to be coated
- C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
- C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
- C23C18/1886—Multistep pretreatment
- C23C18/1893—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/18—Pretreatment of the material to be coated
- C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
- C23C18/28—Sensitising or activating
- C23C18/30—Activating or accelerating or sensitising with palladium or other noble metal
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/31—Coating with metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/31—Coating with metals
- C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
- H01L2224/03464—Electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/43—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemically Coating (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】金属配線を低コストで形成可能な金属配線の形成方法を提供する。【解決手段】実施形態の金属配線の形成方法は、基板の上に第1の絶縁層を形成し、第1の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第1の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第2の官能基を有する化合物を含む溶液とを接触させて触媒吸着層を形成し、触媒吸着層の上に第1の絶縁層と異なる第2の絶縁層を形成し、第2の絶縁層をパターニングしてマスクパターンを形成し、マスクパターンをマスクとして、ウェットエッチング法により第1の絶縁層をエッチングし、第1の絶縁層をエッチングした領域に選択的に触媒層を形成し、触媒層の上に無電解めっき法により金属層を形成する。【選択図】図1
Description
本発明の実施形態は、金属配線の形成方法に関する。
半導体デバイスにおいて、例えば、トランジスタ、ダイオードなどの素子の間の電気的接続を得るために金属配線が用いられる。また、半導体デバイスの多機能化や高集積化のために、基板貼り合わせが用いられる場合がある。基板貼り合わせは、異なる基板に形成した半導体デバイスを、積層して貼り合わせることにより一体化する。例えば、異なる機能を有する半導体デバイスを貼り合わせることにより半導体デバイスの多機能化が実現できる。また、例えば、同種の機能を有する半導体デバイスを貼り合わせることにより、半導体デバイスの高集積化が実現できる。基板貼り合わせでは、例えば、各基板の表面に形成された金属配線同士を直接接合させることで積層した半導体デバイス間の電気的接続を得る。
半導体デバイスの低コスト化のために、金属配線を低コストで形成することが望まれる。また、基板貼り合わせを低コストで実現できる金属配線の形成方法が望まれる。
本発明が解決しようとする課題は、金属配線を低コストで形成可能な金属配線の形成方法を提供することにある。
実施形態の金属配線の形成方法は、基板の上に第1の絶縁層を形成し、前記第1の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第1の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第2の官能基を有する化合物を含む溶液とを接触させて触媒吸着層を形成し、前記触媒吸着層の上に前記第1の絶縁層と異なる第2の絶縁層を形成し、前記第2の絶縁層をパターニングしてマスクパターンを形成し、前記マスクパターンをマスクとして、ウェットエッチング法により前記第1の絶縁層をエッチングし、前記第1の絶縁層をエッチングした領域に選択的に触媒層を形成し、前記触媒層の上に無電解めっき法により金属層を形成する。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
(第1の実施形態)
第1の実施形態の金属配線の形成方法は、基板の上に第1の絶縁層を形成し、第1の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第1の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第2の官能基を有する化合物を含む溶液とを接触させて触媒吸着層を形成し、触媒吸着層の上に第1の絶縁層と異なる第2の絶縁層を形成し、第2の絶縁層をパターニングしてマスクパターンを形成し、マスクパターンをマスクとして、ウェットエッチング法により第1の絶縁層を除去し、第1の絶縁層を除去した領域に選択的に触媒層を形成し、触媒層の上に無電解めっき法により金属層を形成する。
第1の実施形態の金属配線の形成方法は、基板の上に第1の絶縁層を形成し、第1の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第1の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第2の官能基を有する化合物を含む溶液とを接触させて触媒吸着層を形成し、触媒吸着層の上に第1の絶縁層と異なる第2の絶縁層を形成し、第2の絶縁層をパターニングしてマスクパターンを形成し、マスクパターンをマスクとして、ウェットエッチング法により第1の絶縁層を除去し、第1の絶縁層を除去した領域に選択的に触媒層を形成し、触媒層の上に無電解めっき法により金属層を形成する。
図1は、第1の実施形態の金属配線の形成方法の説明図である。図1は、金属配線を形成する工程の断面図である。
最初に、基板10を準備する。基板10は、例えば、単結晶のシリコン基板である。
次に、基板10上に第1の絶縁層11を形成する。第1の絶縁層11は、例えば、酸化物、窒化物、又は酸窒化物である。酸化物は、例えば、酸化シリコン、酸化アルミニウムである。窒化物は、例えば、窒化シリコン、窒化アルミニウムである。酸窒化物は、例えば、酸窒化シリコン、酸窒化アルミニウムである。第1の絶縁層11は、例えば、酸化シリコンである。
次に、第1の絶縁層11上に触媒吸着層20を形成する。触媒吸着層20の膜厚は、例えば、2nm以下である。
触媒吸着層20は、第1の絶縁層11の表面を、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第1の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第2の官能基を有するトリアジン化合物を含む溶液とを、接触させることによって形成する。トリアジン化合物は、トリアジン骨格、第1の官能基、及び、第2の官能基を有する。
第1の実施形態のトリアジン化合物は、下記式(1)で表される。
式(1)中、A、B、Cの内、少なくとも一つはシラノール基及びアルコキシシリル基のいずれか一方であり、少なくとも一つはアミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つであり、R1、R2、R3は任意に存在する連結基である。
アルコキシリル基は、例えば、トリメトキシシリル基、ジメトキシメチルシリル基、モノメトキシジメチルシリル基、トリエトキシシリル基、ジエトキシメチルシリル基、モノエトキシジメチルシリル基である。例えば、R1、R2、R3は、第二級アミン又はアルキル鎖を含む。例えば、R1、R2、R3が存在せず、アミノ基、チオール基、カルボキシル基又はアジド基が直接トリアジン環に結合していても構わない。
例えば、A、B、Cの内の一つがシラノール基及びアルコキシシリル基のいずれか一方であり、残りの2つが、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つであっても構わない。
トリアジン化合物を含む溶液の溶媒は、例えば、水である。トリアジン化合物を含む溶液の溶媒は、例えば、メタノール、エタノール、プロパノール、エチレングリコール、グリセリン、プロピレングリコールモノエチルエーテルなどのアルコール系溶媒である。
第1の絶縁層11の表面と、トリアジン化合物を含む溶液との接触は、例えば、トリアジン化合物を含む溶液中に基板10を浸漬することにより行われる。あるいは、第1の絶縁層11の上にトリアジン化合物を含む溶液を塗布することにより行われる。
第1の絶縁層11の表面と、トリアジン化合物を含む溶液との接触時間は、例えば、1分以下である。
次に、触媒吸着層20上に第1の絶縁層11と異なる第2の絶縁層12を形成する(図1(a))。第2の絶縁層12は、例えば、樹脂層である。第2の絶縁層12は、例えば、フォトレジストである。
次に、第2の絶縁層12をパターニングしてマスクパターン32を形成する(図1(b))。例えば、第2の絶縁層12がフォトレジストの場合、公知のリソグラフィ法によりマスクパターン32を形成する。
マスクパターン32は、例えば、ライン&スペースパターンである。第2の絶縁層12がない領域の第1の絶縁層11上には、触媒吸着層20が残存する。
次に、マスクパターン32をマスクとして、第1の絶縁層11をエッチングする(図1(c))。第1の絶縁層11をエッチングすることにより、第1の絶縁層11に溝が形成される。第1の絶縁層11のエッチングは、ウェットエッチング法により行う。
ウェットエッチング法に用いられる薬液は、フッ化水素、フッ化アンモニウム、又は、リン酸を含む。ウェットエッチング法に用いられる薬液は、例えば、フッ化水素酸、フッ化アンモニウム溶液、リン酸溶液である。
第1の絶縁層11が酸化シリコンの場合、薬液には、フッ化水素酸、又は、フッ化アンモニウム溶液を用いる。
図1(c)に示すように、第1の絶縁層11がエッチングされた後、第1の絶縁層11の上に、触媒吸着層20が選択的に残存する。
次に、第1の絶縁層11がエッチングされた領域に選択的に触媒層30を形成する(図1(d))。第1の絶縁層11上に残存した触媒吸着層20の上に、めっき触媒を吸着させることで触媒層30を形成する。
めっき触媒は、無電解めっきの触媒となるものであれば、特に限定されない。例えば、パラジウム(Pd)、銀(Ag)、銅(Cu)、金(Au)、白金(Pt)を用いることが可能である。
触媒層30の形成は、めっき触媒を含む溶液を、触媒吸着層20の表面に接触させることで行われる。触媒吸着層20の表面と、めっき触媒を含む溶液との接触時間は、例えば、1分以下である。
次に、触媒層30上に無電解めっき法により金属層40を形成する(図1(e))。金属層40は、触媒層30上に選択的に形成される。第1の絶縁層11に形成された溝が金属層40で埋め込まれる。なお、図1(e)では触媒層30の図示を省略する。
金属層40の材料は、例えば、ニッケル(Ni)、銅(Cu)、コバルト(Co)、金(Au)、亜鉛(Zn)、スズ(Sn)、クロム(Cr)、ルテニウム(Ru)、又は、銀(Ag)である。
金属層40の形成は、基板10をめっき液中に浸漬することにより行われる。めっき液は、例えば、金属層40形成用の金属イオン、還元剤、金属イオンの安定化させる安定剤を含む。基板10のめっき液中への浸漬時間は、例えば、2分以下である。
次に、マスクパターン32を除去する(図1(f))。マスクパターン32がフォトレジストの場合は、例えば、アルカリ溶液を用いてマスクパターン32を除去する。マスクパターン32を除去した後、第1の絶縁層11上には、触媒吸着層20が残存する。
以上の製造方法により、第1の絶縁層11に設けられた溝内に、金属層40が設けられる。金属層40は、金属配線として用いられる。金属層40は、いわゆるダマシン構造を有する。
第1の実施形態の金属配線の形成方法は、例えば、トランジスタ等の素子を有する半導体デバイスの金属配線の形成に用いることが可能である。
次に、第1の実施形態の作用及び効果について説明する。
半導体デバイスの低コスト化のために、金属配線を低コストで形成することが望まれる。
図2は、比較例の金属配線の形成方法の説明図である。図2は、金属配線を形成する工程の断面図である。
最初に、基板50を準備する。基板50は、例えば、単結晶のシリコン基板である。
次に、基板50上に第1の絶縁層51を形成する。第1の絶縁層51は、例えば、酸化物、窒化物、又は酸窒化物である。
次に、第1の絶縁層51の上に第1の絶縁層51と異なる第2の絶縁層52を形成する(図2(a))。第2の絶縁層52は、例えば、樹脂層である。第2の絶縁層52は、例えば、フォトレジストである。
次に、第2の絶縁層52をパターニングしてマスクパターン72を形成する(図2(b))。例えば、第2の絶縁層52がフォトレジストの場合、公知のリソグラフィ法によりマスクパターン72を形成する。
次に、マスクパターン72をマスクとして、第1の絶縁層51をエッチングする(図2(c))。第1の絶縁層51をエッチングすることにより、第1の絶縁層51に溝が形成される。
次に、マスクパターン72を剥離して、第1の絶縁層51上に触媒吸着層60を形成する(図2(d))。
次に、触媒吸着層60上に触媒層70を形成する(図2(e))。
次に、触媒層70上に無電解めっき法により金属膜80aを形成する(図2(f))。
次に、第1の絶縁層51に形成された溝以外の領域の金属膜80aを除去する(図2(g))。金属膜80aを除去することで、金属層80が形成される。金属膜80aは、例えば、CMP(Chemical Mechanical Polishing)により除去される。第1の絶縁層51の上の触媒吸着層60もCMPにより金属膜80aと同時に除去される。また、例えば、金属膜80aは、ウェットエッチングにより除去される。ウェットエッチングに用いられる薬液は、例えば、塩酸/過酸化水素水、硝酸/過酸化水素水、硫酸/過酸化水素水である。
以上の比較例の金属配線の形成方法では、金属膜80aの形成の際に、第1の絶縁層51に形成された溝内に選択的に金属膜80aを形成することができない。したがって、CMPやウェットエッチング等の金属膜80aを除去する工程が必要となる。
これに対し、第1の実施形態の金属配線の形成方法では、第1の絶縁層11に形成された溝内に選択的に金属層40を形成することが可能となる。したがって、CMPやウェットエッチング等の工程が不要となる。よって、金属配線を低コストで形成することが可能となる。
以下、第1の実施形態において、第1の絶縁層11をウェットエッチング法によりエッチングする工程について詳述する。図3は、第1の実施形態の作用及び効果の説明図である。
上述のように、第1の絶縁層11がエッチングされた後、第1の絶縁層11の上に、触媒吸着層20が選択的に残存する。
シリコン基板(Si)上に、窒化シリコン膜(SiN)と酸化シリコン膜(SiO2)を堆積し、窒化シリコン膜(SiN)と酸化シリコン膜(SiO2)をパターニングしてライン&スペースのパターンを形成した第1の試料を準備した。
トリアジン化合物水溶液中に第1の試料を浸漬し、触媒吸着層を形成した。トリアジン化合物水溶液は、上記式(1)に示すトリアジン化合物を含む。次に、パラジウム溶液中に、第1の試料を浸漬し、触媒層を形成した。続いて、NiBメッキ液を用いて、ニッケル層(Ni)を形成した。
触媒吸着層を形成した後、触媒層を形成する前に、ウェットエッチングを行う以外は、第1の試料と同様の処理を行った第2の試料を作製した。ウェットエッチングの薬液は、フッ化水素酸を用いた。
図3は、SEM(Scanninng Electron Microscope)による第1の試料と第2の試料のニッケル層形成後の断面写真である。図3(a)は第1の試料、図3(b)は、第2の試料である。
図3(a)では、ライン&スペースのパターンのスペース内にもライン上にもニッケル層がコンフォーマルに形成されている。
図3(b)の場合、触媒吸着層を形成した後、触媒層を形成する前に、フッ化水素酸の溶液に浸漬したことで、酸化シリコン膜で形成されたラインがエッチングされ細くなっている。このことから、触媒吸着層がウェットエッチングのマスクにならず、酸化シリコン膜のエッチングが進んだことが分かる。
さらに、第1の試料と同様、第2の試料でも、ライン&スペースのパターンのスペース内にもライン上にもニッケル層がコンフォーマルに形成されている。このことから、ウェットエッチングの後も、触媒吸着層が表面に残存していたことが分かる。
このように、ウェットエッチング時に触媒吸着層がエッチングのマスクとならない理由、及び、ウェットエッチングにより下層の絶縁層がエッチングされた後も触媒吸着層が表面に残存する理由は、必ずしも明らかではない。例えば、下層の絶縁層がエッチングされた後も触媒吸着層が表面に残存するのは、触媒吸着層の再付着なども考えられるが確証はない。
第1の実施形態の金属配線の形成方法では、上記特異な現象を利用することにより、第1の絶縁層11に形成された溝内に選択的に金属層40を形成することが可能となる。
触媒吸着層20の膜厚は、2nm以下であることが好ましい。上記範囲を上回ると、触媒吸着層20がマスクとなり、第1の絶縁層11がエッチングされないおそれがある。
第1の実施形態では、金属層40の形成後にマスクパターン32を除去する場合を例に説明したが、例えば、マスクパターン32を除去せず、層間絶縁層として利用することも可能である。
以上、第1の実施形態の金属配線の形成方法によれば、絶縁層内に形成された溝内に、選択的に金属配線を形成することができる。したがって、金属配線を低コストで形成することが可能となる。
(第2の実施形態)
第2の実施形態の金属配線の形成方法は、第1の基板の上に第1の絶縁層を形成し、第1の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第1の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第2の官能基を有する化合物を含む溶液とを接触させて触媒吸着層を形成し、触媒吸着層の上に第1の絶縁層と異なる第2の絶縁層を形成し、第2の絶縁層をパターニングしてマスクパターンを形成し、マスクパターンをマスクとして、ウェットエッチング法により第1の絶縁層をエッチングし、第1の絶縁層をエッチングした領域に選択的に触媒層を形成し、触媒層の上に無電解めっき法により第1の金属層を形成し、金属層を形成した後、マスクパターンを除去し、第1の基板と、第2の金属層が形成された第2の基板を、第1の金属層と第2の金属層が接するように貼り合わせる。
第2の実施形態の金属配線の形成方法は、第1の基板の上に第1の絶縁層を形成し、第1の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第1の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第2の官能基を有する化合物を含む溶液とを接触させて触媒吸着層を形成し、触媒吸着層の上に第1の絶縁層と異なる第2の絶縁層を形成し、第2の絶縁層をパターニングしてマスクパターンを形成し、マスクパターンをマスクとして、ウェットエッチング法により第1の絶縁層をエッチングし、第1の絶縁層をエッチングした領域に選択的に触媒層を形成し、触媒層の上に無電解めっき法により第1の金属層を形成し、金属層を形成した後、マスクパターンを除去し、第1の基板と、第2の金属層が形成された第2の基板を、第1の金属層と第2の金属層が接するように貼り合わせる。
第2の実施形態の金属配線の形成方法は、第1の基板の上に、第2の基板を貼り合わせる点で第1の実施形態と異なっている。以下、第1の実施形態と重複する内容については記述を省略する。
最初に第1の基板110と第2の基板150に金属配線を形成する。
図4は、第2の実施形態の第1の基板の金属配線の形成方法の説明図である。図4は、第1の基板に金属配線を形成する工程の断面図である。第1の基板の金属配線の形成方法は、第1の実施形態の金属配線の形成方法と同様である。
最初に、第1の基板110を準備する。次に、第1の基板110上に第1の絶縁層111を形成する。次に、第1の絶縁層111の上に第1の触媒吸着層120を形成する。次に、第1の触媒吸着層120上に第1の絶縁層111と異なる第2の絶縁層112を形成する(図4(a))。
次に、第2の絶縁層112をパターニングして第1のマスクパターン132を形成する(図4(b))。次に、第1のマスクパターン132をマスクとして、第1の絶縁層111をウェットエッチング法によりエッチングする(図4(c))。
次に、第1の絶縁層111がエッチングされた領域に選択的に第1の触媒層130を形成する(図4(d))。次に、第1の触媒層130上に無電解めっき法により第1の金属層140を形成する(図4(e))。以上の製造方法により、第1の基板110の上に、第1の金属配線となる第1の金属層140が形成される。
図5は、第2の実施形態の第2の基板の金属配線の形成方法の説明図である。図5は、第2の基板に金属配線を形成する工程の断面図である。第2の基板の金属配線の形成方法は、第1の実施形態の比較例の金属配線の形成方法と同様である。
最初に、第2の基板150を準備する。次に、第2の基板150上に第1の絶縁層151を形成する。次に、第1の絶縁層151の上に第1の絶縁層151と異なる第2の絶縁層152を形成する(図5(a))。
次に、第2の絶縁層152をパターニングして第2のマスクパターン172を形成する(図5(b))。次に、第2のマスクパターン172をマスクとして、第1の絶縁層151をエッチングする(図5(c))。
次に、第2のマスクパターン172を剥離して、第1の絶縁層151上に第2の触媒吸着層160を形成する(図5(d))。次に、第2の触媒吸着層160上に第2の触媒層170を形成する(図5(e))。
次に、第2の触媒層170上に無電解めっき法により金属膜180aを形成する(図5(f))。次に、第1の絶縁層151に形成された溝以外の領域の金属膜180aを除去する(図5(g))。以上の製造方法により、第2の基板150の上に、第2の金属配線となる第2の金属層180が形成される。
図6は、第2の実施形態の基板貼り合わせ方法の説明図である。図6は、2枚の基板を貼り合わせる工程の断面図である。
最初に、別々に金属配線が形成された第1の基板110と第2の基板150を準備する(図6(a))。
第1の基板110の上には、第1の実施形態の金属配線の形成方法と同様の方法を用いて、第1の金属層140が形成されている。第1の基板110の上には、第1の絶縁層111、第1の触媒吸着層120、第1の金属層140が形成されている。第1の基板110、第1の絶縁層111、第1の触媒吸着層120、第1の金属層140は、第1の実施形態の基板10、第1の絶縁層11、触媒吸着層20、金属層40と同様の構成を有する。
第2の基板150の上には、比較例の金属配線の形成方法と同様の方法を用いて、第2の金属層180が形成されている。第2の基板150の上には、第1の絶縁層151、第2の触媒吸着層160、第2の金属層180が形成されている。第2の基板150、第1の絶縁層151、第2の触媒吸着層160、第2の金属層180は、比較例の基板50、第1の絶縁層51、触媒吸着層60、金属層80と同様の構成を有する。
次に、第2の基板150の上下を反転させる(図6(b))。
次に、第1の基板110と第2の基板150を貼り合わせる(図6(c))。第1の基板110と第2の基板150は、第1の金属層140と第2の金属層180とが接するように貼り合わされる。例えば、第1の基板110と第2の基板150が密着するよう、圧力が印加される。第1の触媒吸着層120が接着層として機能し、第1の基板110と第2の基板150が結合する。
以下、第2の実施形態の金属配線の形成方法の作用及び効果について説明する。
半導体デバイスの多機能化や高集積化のために、基板貼り合わせが用いられる場合がある。基板貼り合わせは、異なる基板に形成した半導体デバイスを、積層して貼り合わせることにより一体化する。例えば、異なる機能を有する半導体デバイスを貼り合わせることにより半導体デバイスの多機能化が実現できる。また、例えば、同種の機能を有する半導体デバイスを貼り合わせることにより、半導体デバイスの高集積化が実現できる。基板貼り合わせでは、例えば、各基板の表面に形成された金属配線同士を直接接合させることで積層した半導体デバイス間の電気的接続を得る。
基板貼り合わせを用いた半導体デバイスの低コスト化のために、基板貼り合わせを低コストで実現できる金属配線の形成方法が望まれる。
例えば、比較例の金属配線の形成方法で形成された2枚の第2の基板150を貼り合わせる場合を考える。この場合、貼り合わせ前に、第2の基板150の表面をプラズマ処理したり、接着層を形成したりする追加工程が必要となる。
そして、例えば、接着層を形成する場合には、表面の第2の金属層180の領域を避けて形成することが要求される。これは、貼り合わせ後の第2の金属層180の間に接着層が介在すると、上下の第2の金属層180の接触抵抗が大きくなり、積層した半導体デバイス間の電気的接続が取れなくなるおそれがあるからである。
第2の実施形態では、第1の基板110の表面の第1の絶縁層111の上に、第1の触媒吸着層120が形成されている。第1の基板110と第2の基板150を貼り合わせた際、第1の基板110の第1の絶縁層111と、第2の基板の第1の絶縁層151との間に、第1の触媒吸着層120が存在し、この第1の触媒吸着層120が接着層として機能する。したがって、第1の基板110と第2の基板150とを貼り合わせる際に、追加工程が不要となる。したがって、第2の実施形態の金属配線の形成方法によれば、基板貼り合わせを低コストで実現できる
さらに、第1の基板110では、表面の第1の金属層140の領域には、第1の触媒吸着層120は形成されていない。言い換えれば、第1の触媒吸着層120は、第1の絶縁層111上にセルフアラインで形成されている。したがって、第1の金属層140と第2の金属層180との接触抵抗が大きくなることもない。
以上、第2の実施形態の金属配線の形成方法によれば、第1の実施形態同様、金属配線を低コストで形成することが可能となる。さらに、基板貼り合わせを低コストで実現することが可能となる。
(第3の実施形態)
第3の実施形態の金属配線の形成方法は、第1の基板の上に第1の絶縁層を形成し、第1の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第1の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第2の官能基を有する第1の化合物を含む溶液とを接触させて第1の触媒吸着層を形成し、第1の触媒吸着層の上に第1の絶縁層と異なる第2の絶縁層を形成し、第2の絶縁層をパターニングして第1のマスクパターンを形成し、第1のマスクパターンをマスクとして、ウェットエッチング法により第1の絶縁層をエッチングし、第1の絶縁層をエッチングした領域に選択的に第1の触媒層を形成し、第1の触媒層の上に無電解めっき法により第1の金属層を形成し、第1の金属層を形成した後、第1のマスクパターンを除去し、第2の基板の上に第3の絶縁層を形成し、第3の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第1の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第2の官能基を有する第2の化合物を含む溶液とを接触させて第2の触媒吸着層を形成し、第2の触媒吸着層の上に第3の絶縁層と異なる第4の絶縁層を形成し、第4の絶縁層をパターニングして第2のマスクパターンを形成し、第2のマスクパターンをマスクとして、ウェットエッチング法により第4の絶縁層をエッチングし、第4の絶縁層をエッチングした領域に選択的に第2の触媒層を形成し、第2の触媒層の上に無電解めっき法により第2の金属層を形成し、第2の金属層を形成した後、第2のマスクパターンを除去し、第1の基板と、第2の基板を、第1の金属層と第2の金属層が接するように貼り合わせる。
第3の実施形態の金属配線の形成方法は、第1の基板の上に第1の絶縁層を形成し、第1の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第1の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第2の官能基を有する第1の化合物を含む溶液とを接触させて第1の触媒吸着層を形成し、第1の触媒吸着層の上に第1の絶縁層と異なる第2の絶縁層を形成し、第2の絶縁層をパターニングして第1のマスクパターンを形成し、第1のマスクパターンをマスクとして、ウェットエッチング法により第1の絶縁層をエッチングし、第1の絶縁層をエッチングした領域に選択的に第1の触媒層を形成し、第1の触媒層の上に無電解めっき法により第1の金属層を形成し、第1の金属層を形成した後、第1のマスクパターンを除去し、第2の基板の上に第3の絶縁層を形成し、第3の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第1の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第2の官能基を有する第2の化合物を含む溶液とを接触させて第2の触媒吸着層を形成し、第2の触媒吸着層の上に第3の絶縁層と異なる第4の絶縁層を形成し、第4の絶縁層をパターニングして第2のマスクパターンを形成し、第2のマスクパターンをマスクとして、ウェットエッチング法により第4の絶縁層をエッチングし、第4の絶縁層をエッチングした領域に選択的に第2の触媒層を形成し、第2の触媒層の上に無電解めっき法により第2の金属層を形成し、第2の金属層を形成した後、第2のマスクパターンを除去し、第1の基板と、第2の基板を、第1の金属層と第2の金属層が接するように貼り合わせる。
第3の実施形態の金属配線の形成方法は、第2の基板の金属配線も第1の実施形態の金属配線の形成方法と同様の方法を用いて形成される以外は、第2の実施形態と同様である。以下、第1の実施形態及び第2の実施形態と重複する内容については記述を省略する。
最初に第1の基板110と第2の基板210に金属配線を形成する。第1の基板の金属配線の製造方法は、第2の実施形態と同様であるので、省略する。
図7は、第3の実施形態の第2の基板の金属配線の形成方法の説明図である。図7は、第2の基板に金属配線を形成する工程の断面図である。第2の基板の金属配線の形成方法は、第1の実施形態の金属配線の形成方法と同様である。
最初に、第2の基板210を準備する。次に、第2の基板210上に第3の絶縁層211を形成する。次に、第3の絶縁層211の上に触媒吸着層220を形成する。次に、触媒吸着層220上に第3の絶縁層211と異なる第4の絶縁層212を形成する(図7(a))。
次に、第4の絶縁層212をパターニングして第2のマスクパターン232を形成する(図7(b))。次に、第2のマスクパターン232をマスクとして、第3の絶縁層211をエッチングする(図7(c))。
次に、第3の絶縁層211がエッチングされた領域に選択的に第2の触媒層230を形成する(図7(d))。次に、第2の触媒層230上に無電解めっき法により第2の金属層240を形成する(図7(e))。以上の製造方法により、第2の基板210の上に、第2の金属配線となる第2の金属層240が形成される。
図8は、第3の実施形態の金属配線の基板貼り合わせ方法の説明図である。図8は、2枚の基板を貼り合わせる工程の断面図である。
最初に、別々に金属配線が形成された第1の基板110と第2の基板210を準備する(図8(a))。
第1の基板110の上には、第1の実施形態の金属配線の形成方法と同様の方法を用いて、第1の金属層140が形成されている。第1の基板110の上には、第1の絶縁層111、第1の触媒吸着層120、第1の金属層140が形成されている。第1の基板110、第1の絶縁層111、第1の触媒吸着層120、第1の金属層140は、第1の実施形態の基板10、第1の絶縁層11、触媒吸着層20、金属層40と同様の構成を有する。
第2の基板210の上には、第1の実施形態の金属配線の形成方法と同様の方法を用いて、第2の金属層240が形成されている。第2の基板210の上には、第3の絶縁層211、第2の触媒吸着層220、第2の金属層240が形成されている。第2の基板210、第3の絶縁層211、第2の触媒吸着層220、第2の金属層240は、第1の実施形態の基板10、第1の絶縁層11、触媒吸着層20、金属層40と同様の構成を有する。
次に、第2の基板210の上下を反転させる(図8(b))。
次に、第1の基板110と第2の基板210を貼り合わせる(図8(c))。第1の基板110と第2の基板210は、第1の金属層140と第2の金属層240とが接するように貼り合わされる。
第3の実施形態では、第1の基板110の表面の第1の絶縁層111の上に、第1の触媒吸着層120が形成されている。さらに、第2の基板210の表面の第3の絶縁層211の上にも、第2の触媒吸着層220が形成されている。
したがって、第1の基板110と第2の基板210の接着強度が向上する。よって、第1の基板110と第2の基板210の貼り合わせ強度が向上する。
以上、第3の実施形態の金属配線の形成方法によれば、第1の実施形態同様、金属配線を低コストで形成することが可能となる。さらに、第2の実施形態同様、基板貼り合わせを低コストで実現することが可能となる。さらに、第1の基板110と第2の基板210の貼り合わせ強度が向上する。
第2の実施形態又は第3の実施形態で説明した基板貼り合わせ方法は、例えば、半導体メモリが形成された基板とロジックICが形成された基板との貼り合わせに適用できる。また、半導体メモリが形成された基板同士の貼り合わせにも適用できる。また、ロジックICが形成された基板同士の貼り合わせにも適用できる。その他の異種または同種の半導体デバイスが形成された基板間の貼り合わせに適用できる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10 基板
11 第1の絶縁層
12 第2の絶縁層
20 触媒吸着層
30 触媒層
32 マスクパターン
40 金属層
110 第1の基板
111 第1の絶縁層
112 第2の絶縁層
120 第1の触媒吸着層
130 第1の触媒層
132 第1のマスクパターン
140 第1の金属層
150 第2の基板
180 第2の金属層
210 第2の基板
211 第3の絶縁層
212 第4の絶縁層
220 第2の触媒吸着層
230 第2の触媒層
232 第2のマスクパターン
240 第2の金属層
11 第1の絶縁層
12 第2の絶縁層
20 触媒吸着層
30 触媒層
32 マスクパターン
40 金属層
110 第1の基板
111 第1の絶縁層
112 第2の絶縁層
120 第1の触媒吸着層
130 第1の触媒層
132 第1のマスクパターン
140 第1の金属層
150 第2の基板
180 第2の金属層
210 第2の基板
211 第3の絶縁層
212 第4の絶縁層
220 第2の触媒吸着層
230 第2の触媒層
232 第2のマスクパターン
240 第2の金属層
Claims (14)
- 基板の上に第1の絶縁層を形成し、
前記第1の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第1の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第2の官能基を有する化合物を含む溶液とを接触させて触媒吸着層を形成し、
前記触媒吸着層の上に前記第1の絶縁層と異なる第2の絶縁層を形成し、
前記第2の絶縁層をパターニングしてマスクパターンを形成し、
前記マスクパターンをマスクとして、ウェットエッチング法により前記第1の絶縁層をエッチングし、
前記第1の絶縁層をエッチングした領域に選択的に触媒層を形成し、
前記触媒層の上に無電解めっき法により金属層を形成する金属配線の形成方法。 - 前記金属層を形成した後、前記マスクパターンを除去する請求項1記載の金属配線の形成方法。
- 前記化合物は下記式(1)で表される化合物であり、式(1)中、A、B、Cの内、少なくとも一つは前記第1の官能基であり、少なくとも一つは前記第2の官能基であり、R1、R2、R3は任意に存在する連結基である請求項1又は請求項2記載の金属配線の形成方法。
- 前記第2の絶縁層は樹脂である請求項1ないし請求項3いずれか一項記載の金属配線の形成方法。
- 前記第2の絶縁層はフォトレジストである請求項1ないし請求項4いずれか一項記載の金属配線の形成方法。
- 前記第1の絶縁層は、酸化物、窒化物、又は酸窒化物である請求項1ないし請求項5いずれか一項記載の金属配線の形成方法。
- 前記触媒吸着層の膜厚は2nm以下である請求項1ないし請求項6いずれか一項記載の金属配線の形成方法。
- 前記ウェットエッチング法に用いられる薬液は、フッ化水素、フッ化アンモニウム、又は、リン酸を含む請求項1ないし請求項7いずれか一項記載の金属配線の形成方法。
- 第1の基板の上に第1の絶縁層を形成し、
前記第1の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第1の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第2の官能基を有する化合物を含む溶液とを接触させて触媒吸着層を形成し、
前記触媒吸着層の上に前記第1の絶縁層と異なる第2の絶縁層を形成し、
前記第2の絶縁層をパターニングしてマスクパターンを形成し、
前記マスクパターンをマスクとして、ウェットエッチング法により前記第1の絶縁層をエッチングし、
前記第1の絶縁層をエッチングした領域に選択的に触媒層を形成し、
前記触媒層の上に無電解めっき法により第1の金属層を形成し、
前記第1の金属層を形成した後、前記マスクパターンを除去し、
前記第1の基板と、第2の金属層が形成された第2の基板を、前記第1の金属層と前記第2の金属層が接するように貼り合わせる金属配線の形成方法。 - 前記化合物は下記式(1)で表される化合物であり、式(1)中、A、B、Cの内、少なくとも一つは前記第1の官能基であり、少なくとも一つは前記第2の官能基であり、R1、R2、R3は任意に存在する連結基である請求項9記載の金属配線の形成方法。
- 前記第2の絶縁層は樹脂である請求項9又は請求項10記載の金属配線の形成方法。
- 第1の基板の上に第1の絶縁層を形成し、
前記第1の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第1の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第2の官能基を有する第1の化合物を含む溶液とを接触させて第1の触媒吸着層を形成し、
前記第1の触媒吸着層の上に前記第1の絶縁層と異なる第2の絶縁層を形成し、
前記第2の絶縁層をパターニングして第1のマスクパターンを形成し、
前記第1のマスクパターンをマスクとして、ウェットエッチング法により前記第1の絶縁層をエッチングし、
前記第1の絶縁層をエッチングした領域に選択的に第1の触媒層を形成し、
前記第1の触媒層の上に無電解めっき法により第1の金属層を形成し、
前記第1の金属層を形成した後、前記第1のマスクパターンを除去し、
第2の基板の上に第3の絶縁層を形成し、
前記第3の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第1の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第2の官能基を有する第2の化合物を含む溶液とを接触させて第2の触媒吸着層を形成し、
前記第2の触媒吸着層の上に前記第3の絶縁層と異なる第4の絶縁層を形成し、
前記第4の絶縁層をパターニングして第2のマスクパターンを形成し、
前記第2のマスクパターンをマスクとして、ウェットエッチング法により前記第4の絶縁層をエッチングし、
前記第4の絶縁層をエッチングした領域に選択的に第2の触媒層を形成し、
前記第2の触媒層の上に無電解めっき法により第2の金属層を形成し、
前記第2の金属層を形成した後、前記第2のマスクパターンを除去し、
前記第1の基板と、前記第2の基板を、前記第1の金属層と前記第2の金属層が接するように貼り合わせる金属配線の形成方法。 - 前記第1の化合物及び前記第2の化合物は下記式(1)で表される化合物であり、式(1)中、A、B、Cの内、少なくとも一つは前記第1の官能基であり、少なくとも一つは前記第2の官能基であり、R1、R2、R3は任意に存在する連結基である請求項12記載の金属配線の形成方法。
- 前記第2の絶縁層及び前記第4の絶縁層は樹脂である請求項12又は請求項13記載の金属配線の形成方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017180292A JP2019057572A (ja) | 2017-09-20 | 2017-09-20 | 金属配線の形成方法 |
TW107103572A TWI663664B (zh) | 2017-09-20 | 2018-02-01 | Method for forming metal wiring |
US15/892,536 US10249531B1 (en) | 2017-09-20 | 2018-02-09 | Method for forming metal wiring |
CN201811085990.8A CN109524317B (zh) | 2017-09-20 | 2018-09-18 | 金属配线的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017180292A JP2019057572A (ja) | 2017-09-20 | 2017-09-20 | 金属配線の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019057572A true JP2019057572A (ja) | 2019-04-11 |
Family
ID=65720539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017180292A Pending JP2019057572A (ja) | 2017-09-20 | 2017-09-20 | 金属配線の形成方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10249531B1 (ja) |
JP (1) | JP2019057572A (ja) |
CN (1) | CN109524317B (ja) |
TW (1) | TWI663664B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019054207A (ja) * | 2017-09-19 | 2019-04-04 | 東芝メモリ株式会社 | 記憶装置及び記憶装置の製造方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2797650B2 (ja) | 1990-05-21 | 1998-09-17 | 松下電器産業株式会社 | 半導体素子の実装方法 |
KR960009074A (ko) | 1994-08-29 | 1996-03-22 | 모리시다 요이치 | 반도체 장치 및 그 제조방법 |
JPH08125121A (ja) * | 1994-08-29 | 1996-05-17 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2003149831A (ja) | 2001-11-09 | 2003-05-21 | Seiko Epson Corp | 単分子層のパターン形成方法、パターン化単分子層を利用した導電膜パターンの形成方法、及び電気光学装置 |
TWI286372B (en) * | 2003-08-13 | 2007-09-01 | Phoenix Prec Technology Corp | Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same |
TWI288448B (en) * | 2004-09-10 | 2007-10-11 | Toshiba Corp | Semiconductor device and method of manufacturing the same |
US20090162681A1 (en) * | 2007-12-21 | 2009-06-25 | Artur Kolics | Activation solution for electroless plating on dielectric layers |
WO2010010792A1 (ja) * | 2008-07-24 | 2010-01-28 | コニカミノルタホールディングス株式会社 | 導電性パターン形成方法及び有機薄膜トランジスタ |
JP5398678B2 (ja) * | 2010-09-29 | 2014-01-29 | 株式会社東芝 | 光電変換素子 |
JP5479391B2 (ja) * | 2011-03-08 | 2014-04-23 | 株式会社東芝 | 半導体発光素子及びその製造方法 |
JP5772329B2 (ja) | 2011-07-19 | 2015-09-02 | ソニー株式会社 | 半導体装置の製造方法、半導体装置、電子機器 |
JP5694109B2 (ja) * | 2011-09-26 | 2015-04-01 | 株式会社東芝 | パターン形成方法 |
JP2013258352A (ja) * | 2012-06-14 | 2013-12-26 | Shindo Denshi Kogyo Kk | 配線基板の製造方法、および配線基板 |
US9006095B2 (en) * | 2013-02-19 | 2015-04-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices and methods of manufacture thereof |
JP2015207678A (ja) * | 2014-04-22 | 2015-11-19 | 京セラサーキットソリューションズ株式会社 | 配線基板の製造方法 |
JP2016033969A (ja) * | 2014-07-31 | 2016-03-10 | 株式会社東芝 | 電子部品、及び電子ユニット |
US20170294408A1 (en) * | 2016-04-08 | 2017-10-12 | Kabushiki Kaisha Toshiba | Semiconductor device that includes a molecular bonding layer for bonding elements |
JP2018049944A (ja) * | 2016-09-21 | 2018-03-29 | 東芝メモリ株式会社 | 半導体装置の製造方法および半導体製造装置 |
-
2017
- 2017-09-20 JP JP2017180292A patent/JP2019057572A/ja active Pending
-
2018
- 2018-02-01 TW TW107103572A patent/TWI663664B/zh active
- 2018-02-09 US US15/892,536 patent/US10249531B1/en active Active
- 2018-09-18 CN CN201811085990.8A patent/CN109524317B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20190088539A1 (en) | 2019-03-21 |
TWI663664B (zh) | 2019-06-21 |
US10249531B1 (en) | 2019-04-02 |
CN109524317A (zh) | 2019-03-26 |
TW201916194A (zh) | 2019-04-16 |
CN109524317B (zh) | 2022-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5500464B2 (ja) | マスクを使用せずに導電性ビアに対して裏面位置合わせを行うことによる半導体構成部品の製造方法 | |
US10062645B2 (en) | Interconnect structure for semiconductor devices | |
CN111477638B (zh) | 阵列基板及其制造方法、显示装置 | |
US10153227B2 (en) | Method for producing semiconductor device and semiconductor device | |
US10910345B2 (en) | Semiconductor device with stacked die device | |
JP2016225466A (ja) | 半導体装置および半導体装置の製造方法 | |
KR101215644B1 (ko) | 반도체 칩, 반도체 패키지 및 반도체 칩 제조방법 | |
US7553743B2 (en) | Wafer bonding method of system in package | |
CN110534492B (zh) | 半导体装置及其制造方法 | |
US20120299187A1 (en) | Aluminum Bond Pad With Trench Thinning for Fine Pitch Ultra-Thick Aluminum Products | |
JP2019057572A (ja) | 金属配線の形成方法 | |
US8697565B2 (en) | Shallow via formation by oxidation | |
US8772164B2 (en) | Method for forming interconnection pattern and semiconductor device | |
US11063012B1 (en) | Semiconductor structure having buffer under bump pad and manufacturing method thereof | |
US11315904B2 (en) | Semiconductor assembly and method of manufacturing the same | |
KR100948297B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JP2018159102A (ja) | 金属パターンの形成方法 | |
KR100896841B1 (ko) | 반도체 소자 제조시 본드 패드 형성방법 | |
US8278754B2 (en) | Metal line in semiconductor device and method for forming the same | |
KR100866687B1 (ko) | 퓨즈를 갖는 반도체 소자의 제조 방법 | |
KR101671973B1 (ko) | 다층 금속 범프 구조체 및 그 제조방법 | |
KR100835428B1 (ko) | 퓨즈를 갖는 반도체 소자의 제조 방법 | |
CN111261579A (zh) | 电子元件及其制造方法 | |
CN118231336A (zh) | 互连结构中的选择性金属帽 | |
TW393729B (en) | Manufacturing method of a solder pad |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180911 |