JP2019057572A - 金属配線の形成方法 - Google Patents

金属配線の形成方法 Download PDF

Info

Publication number
JP2019057572A
JP2019057572A JP2017180292A JP2017180292A JP2019057572A JP 2019057572 A JP2019057572 A JP 2019057572A JP 2017180292 A JP2017180292 A JP 2017180292A JP 2017180292 A JP2017180292 A JP 2017180292A JP 2019057572 A JP2019057572 A JP 2019057572A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
forming
group
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017180292A
Other languages
English (en)
Inventor
敦 日恵野
Atsushi Hieno
敦 日恵野
務 中西
Tsutomu Nakanishi
務 中西
田中　裕介
Yusuke Tanaka
裕介 田中
康人 吉水
Yasuto Yoshimizu
康人 吉水
八甫谷　明彦
Akihiko Happoya
明彦 八甫谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017180292A priority Critical patent/JP2019057572A/ja
Priority to TW107103572A priority patent/TWI663664B/zh
Priority to US15/892,536 priority patent/US10249531B1/en
Priority to CN201811085990.8A priority patent/CN109524317B/zh
Publication of JP2019057572A publication Critical patent/JP2019057572A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1605—Process or apparatus coating on selected surface areas by masking
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608—Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/161—Process or apparatus coating on selected surface areas by direct patterning from plating step, e.g. inkjet
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1875—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment only one step pretreatment
    • C23C18/1882—Use of organic or inorganic compounds other than metals, e.g. activation, sensitisation with polymers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1886—Multistep pretreatment
    • C23C18/1893—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28—Sensitising or activating
    • C23C18/30—Activating or accelerating or sensitising with palladium or other noble metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】金属配線を低コストで形成可能な金属配線の形成方法を提供する。【解決手段】実施形態の金属配線の形成方法は、基板の上に第１の絶縁層を形成し、第１の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第１の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第２の官能基を有する化合物を含む溶液とを接触させて触媒吸着層を形成し、触媒吸着層の上に第１の絶縁層と異なる第２の絶縁層を形成し、第２の絶縁層をパターニングしてマスクパターンを形成し、マスクパターンをマスクとして、ウェットエッチング法により第１の絶縁層をエッチングし、第１の絶縁層をエッチングした領域に選択的に触媒層を形成し、触媒層の上に無電解めっき法により金属層を形成する。【選択図】図１

Description

本発明の実施形態は、金属配線の形成方法に関する。
半導体デバイスにおいて、例えば、トランジスタ、ダイオードなどの素子の間の電気的接続を得るために金属配線が用いられる。また、半導体デバイスの多機能化や高集積化のために、基板貼り合わせが用いられる場合がある。基板貼り合わせは、異なる基板に形成した半導体デバイスを、積層して貼り合わせることにより一体化する。例えば、異なる機能を有する半導体デバイスを貼り合わせることにより半導体デバイスの多機能化が実現できる。また、例えば、同種の機能を有する半導体デバイスを貼り合わせることにより、半導体デバイスの高集積化が実現できる。基板貼り合わせでは、例えば、各基板の表面に形成された金属配線同士を直接接合させることで積層した半導体デバイス間の電気的接続を得る。
半導体デバイスの低コスト化のために、金属配線を低コストで形成することが望まれる。また、基板貼り合わせを低コストで実現できる金属配線の形成方法が望まれる。
特開平８−１２５１２１号公報
本発明が解決しようとする課題は、金属配線を低コストで形成可能な金属配線の形成方法を提供することにある。
実施形態の金属配線の形成方法は、基板の上に第１の絶縁層を形成し、前記第１の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第１の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第２の官能基を有する化合物を含む溶液とを接触させて触媒吸着層を形成し、前記触媒吸着層の上に前記第１の絶縁層と異なる第２の絶縁層を形成し、前記第２の絶縁層をパターニングしてマスクパターンを形成し、前記マスクパターンをマスクとして、ウェットエッチング法により前記第１の絶縁層をエッチングし、前記第１の絶縁層をエッチングした領域に選択的に触媒層を形成し、前記触媒層の上に無電解めっき法により金属層を形成する。
第１の実施形態の金属配線の形成方法の説明図。 比較例の金属配線の形成方法の説明図。 第１の実施形態の作用及び効果の説明図。 第２の実施形態の第１の基板の金属配線の形成方法の説明図。 第２の実施形態の第２の基板の金属配線の形成方法の説明図。 第２の実施形態の基板貼り合わせ方法の説明図。 第３の実施形態の第２の基板の金属配線の形成方法の説明図。 第３の実施形態の基板貼り合わせ方法の説明図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
（第１の実施形態）
第１の実施形態の金属配線の形成方法は、基板の上に第１の絶縁層を形成し、第１の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第１の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第２の官能基を有する化合物を含む溶液とを接触させて触媒吸着層を形成し、触媒吸着層の上に第１の絶縁層と異なる第２の絶縁層を形成し、第２の絶縁層をパターニングしてマスクパターンを形成し、マスクパターンをマスクとして、ウェットエッチング法により第１の絶縁層を除去し、第１の絶縁層を除去した領域に選択的に触媒層を形成し、触媒層の上に無電解めっき法により金属層を形成する。
図１は、第１の実施形態の金属配線の形成方法の説明図である。図１は、金属配線を形成する工程の断面図である。
最初に、基板１０を準備する。基板１０は、例えば、単結晶のシリコン基板である。
次に、基板１０上に第１の絶縁層１１を形成する。第１の絶縁層１１は、例えば、酸化物、窒化物、又は酸窒化物である。酸化物は、例えば、酸化シリコン、酸化アルミニウムである。窒化物は、例えば、窒化シリコン、窒化アルミニウムである。酸窒化物は、例えば、酸窒化シリコン、酸窒化アルミニウムである。第１の絶縁層１１は、例えば、酸化シリコンである。
次に、第１の絶縁層１１上に触媒吸着層２０を形成する。触媒吸着層２０の膜厚は、例えば、２ｎｍ以下である。
触媒吸着層２０は、第１の絶縁層１１の表面を、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第１の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第２の官能基を有するトリアジン化合物を含む溶液とを、接触させることによって形成する。トリアジン化合物は、トリアジン骨格、第１の官能基、及び、第２の官能基を有する。
第１の実施形態のトリアジン化合物は、下記式（１）で表される。
式（１）中、Ａ、Ｂ、Ｃの内、少なくとも一つはシラノール基及びアルコキシシリル基のいずれか一方であり、少なくとも一つはアミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つであり、Ｒ１、Ｒ２、Ｒ３は任意に存在する連結基である。
アルコキシリル基は、例えば、トリメトキシシリル基、ジメトキシメチルシリル基、モノメトキシジメチルシリル基、トリエトキシシリル基、ジエトキシメチルシリル基、モノエトキシジメチルシリル基である。例えば、Ｒ１、Ｒ２、Ｒ３は、第二級アミン又はアルキル鎖を含む。例えば、Ｒ１、Ｒ２、Ｒ３が存在せず、アミノ基、チオール基、カルボキシル基又はアジド基が直接トリアジン環に結合していても構わない。
例えば、Ａ、Ｂ、Ｃの内の一つがシラノール基及びアルコキシシリル基のいずれか一方であり、残りの２つが、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つであっても構わない。
トリアジン化合物を含む溶液の溶媒は、例えば、水である。トリアジン化合物を含む溶液の溶媒は、例えば、メタノール、エタノール、プロパノール、エチレングリコール、グリセリン、プロピレングリコールモノエチルエーテルなどのアルコール系溶媒である。
第１の絶縁層１１の表面と、トリアジン化合物を含む溶液との接触は、例えば、トリアジン化合物を含む溶液中に基板１０を浸漬することにより行われる。あるいは、第１の絶縁層１１の上にトリアジン化合物を含む溶液を塗布することにより行われる。
第１の絶縁層１１の表面と、トリアジン化合物を含む溶液との接触時間は、例えば、１分以下である。
次に、触媒吸着層２０上に第１の絶縁層１１と異なる第２の絶縁層１２を形成する（図１（ａ））。第２の絶縁層１２は、例えば、樹脂層である。第２の絶縁層１２は、例えば、フォトレジストである。
次に、第２の絶縁層１２をパターニングしてマスクパターン３２を形成する（図１（ｂ））。例えば、第２の絶縁層１２がフォトレジストの場合、公知のリソグラフィ法によりマスクパターン３２を形成する。
マスクパターン３２は、例えば、ライン＆スペースパターンである。第２の絶縁層１２がない領域の第１の絶縁層１１上には、触媒吸着層２０が残存する。
次に、マスクパターン３２をマスクとして、第１の絶縁層１１をエッチングする（図１（ｃ））。第１の絶縁層１１をエッチングすることにより、第１の絶縁層１１に溝が形成される。第１の絶縁層１１のエッチングは、ウェットエッチング法により行う。
ウェットエッチング法に用いられる薬液は、フッ化水素、フッ化アンモニウム、又は、リン酸を含む。ウェットエッチング法に用いられる薬液は、例えば、フッ化水素酸、フッ化アンモニウム溶液、リン酸溶液である。
第１の絶縁層１１が酸化シリコンの場合、薬液には、フッ化水素酸、又は、フッ化アンモニウム溶液を用いる。
図１（ｃ）に示すように、第１の絶縁層１１がエッチングされた後、第１の絶縁層１１の上に、触媒吸着層２０が選択的に残存する。
次に、第１の絶縁層１１がエッチングされた領域に選択的に触媒層３０を形成する（図１（ｄ））。第１の絶縁層１１上に残存した触媒吸着層２０の上に、めっき触媒を吸着させることで触媒層３０を形成する。
めっき触媒は、無電解めっきの触媒となるものであれば、特に限定されない。例えば、パラジウム（Ｐｄ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）を用いることが可能である。
触媒層３０の形成は、めっき触媒を含む溶液を、触媒吸着層２０の表面に接触させることで行われる。触媒吸着層２０の表面と、めっき触媒を含む溶液との接触時間は、例えば、１分以下である。
次に、触媒層３０上に無電解めっき法により金属層４０を形成する（図１（ｅ））。金属層４０は、触媒層３０上に選択的に形成される。第１の絶縁層１１に形成された溝が金属層４０で埋め込まれる。なお、図１（ｅ）では触媒層３０の図示を省略する。
金属層４０の材料は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、コバルト（Ｃｏ）、金（Ａｕ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、クロム（Ｃｒ）、ルテニウム（Ｒｕ）、又は、銀（Ａｇ）である。
金属層４０の形成は、基板１０をめっき液中に浸漬することにより行われる。めっき液は、例えば、金属層４０形成用の金属イオン、還元剤、金属イオンの安定化させる安定剤を含む。基板１０のめっき液中への浸漬時間は、例えば、２分以下である。
次に、マスクパターン３２を除去する（図１（ｆ））。マスクパターン３２がフォトレジストの場合は、例えば、アルカリ溶液を用いてマスクパターン３２を除去する。マスクパターン３２を除去した後、第１の絶縁層１１上には、触媒吸着層２０が残存する。
以上の製造方法により、第１の絶縁層１１に設けられた溝内に、金属層４０が設けられる。金属層４０は、金属配線として用いられる。金属層４０は、いわゆるダマシン構造を有する。
第１の実施形態の金属配線の形成方法は、例えば、トランジスタ等の素子を有する半導体デバイスの金属配線の形成に用いることが可能である。
次に、第１の実施形態の作用及び効果について説明する。
半導体デバイスの低コスト化のために、金属配線を低コストで形成することが望まれる。
図２は、比較例の金属配線の形成方法の説明図である。図２は、金属配線を形成する工程の断面図である。
最初に、基板５０を準備する。基板５０は、例えば、単結晶のシリコン基板である。
次に、基板５０上に第１の絶縁層５１を形成する。第１の絶縁層５１は、例えば、酸化物、窒化物、又は酸窒化物である。
次に、第１の絶縁層５１の上に第１の絶縁層５１と異なる第２の絶縁層５２を形成する（図２（ａ））。第２の絶縁層５２は、例えば、樹脂層である。第２の絶縁層５２は、例えば、フォトレジストである。
次に、第２の絶縁層５２をパターニングしてマスクパターン７２を形成する（図２（ｂ））。例えば、第２の絶縁層５２がフォトレジストの場合、公知のリソグラフィ法によりマスクパターン７２を形成する。
次に、マスクパターン７２をマスクとして、第１の絶縁層５１をエッチングする（図２（ｃ））。第１の絶縁層５１をエッチングすることにより、第１の絶縁層５１に溝が形成される。
次に、マスクパターン７２を剥離して、第１の絶縁層５１上に触媒吸着層６０を形成する（図２（ｄ））。
次に、触媒吸着層６０上に触媒層７０を形成する（図２（ｅ））。
次に、触媒層７０上に無電解めっき法により金属膜８０ａを形成する（図２（ｆ））。
次に、第１の絶縁層５１に形成された溝以外の領域の金属膜８０ａを除去する（図２（ｇ））。金属膜８０ａを除去することで、金属層８０が形成される。金属膜８０ａは、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により除去される。第１の絶縁層５１の上の触媒吸着層６０もＣＭＰにより金属膜８０ａと同時に除去される。また、例えば、金属膜８０ａは、ウェットエッチングにより除去される。ウェットエッチングに用いられる薬液は、例えば、塩酸／過酸化水素水、硝酸／過酸化水素水、硫酸／過酸化水素水である。
以上の比較例の金属配線の形成方法では、金属膜８０ａの形成の際に、第１の絶縁層５１に形成された溝内に選択的に金属膜８０ａを形成することができない。したがって、ＣＭＰやウェットエッチング等の金属膜８０ａを除去する工程が必要となる。
これに対し、第１の実施形態の金属配線の形成方法では、第１の絶縁層１１に形成された溝内に選択的に金属層４０を形成することが可能となる。したがって、ＣＭＰやウェットエッチング等の工程が不要となる。よって、金属配線を低コストで形成することが可能となる。
以下、第１の実施形態において、第１の絶縁層１１をウェットエッチング法によりエッチングする工程について詳述する。図３は、第１の実施形態の作用及び効果の説明図である。
上述のように、第１の絶縁層１１がエッチングされた後、第１の絶縁層１１の上に、触媒吸着層２０が選択的に残存する。
シリコン基板（Ｓｉ）上に、窒化シリコン膜（ＳｉＮ）と酸化シリコン膜（ＳｉＯ２）を堆積し、窒化シリコン膜（ＳｉＮ）と酸化シリコン膜（ＳｉＯ２）をパターニングしてライン＆スペースのパターンを形成した第１の試料を準備した。
トリアジン化合物水溶液中に第１の試料を浸漬し、触媒吸着層を形成した。トリアジン化合物水溶液は、上記式（１）に示すトリアジン化合物を含む。次に、パラジウム溶液中に、第１の試料を浸漬し、触媒層を形成した。続いて、ＮｉＢメッキ液を用いて、ニッケル層（Ｎｉ）を形成した。
触媒吸着層を形成した後、触媒層を形成する前に、ウェットエッチングを行う以外は、第１の試料と同様の処理を行った第２の試料を作製した。ウェットエッチングの薬液は、フッ化水素酸を用いた。
図３は、ＳＥＭ（Ｓｃａｎｎｉｎｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による第１の試料と第２の試料のニッケル層形成後の断面写真である。図３（ａ）は第１の試料、図３（ｂ）は、第２の試料である。
図３（ａ）では、ライン＆スペースのパターンのスペース内にもライン上にもニッケル層がコンフォーマルに形成されている。
図３（ｂ）の場合、触媒吸着層を形成した後、触媒層を形成する前に、フッ化水素酸の溶液に浸漬したことで、酸化シリコン膜で形成されたラインがエッチングされ細くなっている。このことから、触媒吸着層がウェットエッチングのマスクにならず、酸化シリコン膜のエッチングが進んだことが分かる。
さらに、第１の試料と同様、第２の試料でも、ライン＆スペースのパターンのスペース内にもライン上にもニッケル層がコンフォーマルに形成されている。このことから、ウェットエッチングの後も、触媒吸着層が表面に残存していたことが分かる。
このように、ウェットエッチング時に触媒吸着層がエッチングのマスクとならない理由、及び、ウェットエッチングにより下層の絶縁層がエッチングされた後も触媒吸着層が表面に残存する理由は、必ずしも明らかではない。例えば、下層の絶縁層がエッチングされた後も触媒吸着層が表面に残存するのは、触媒吸着層の再付着なども考えられるが確証はない。
第１の実施形態の金属配線の形成方法では、上記特異な現象を利用することにより、第１の絶縁層１１に形成された溝内に選択的に金属層４０を形成することが可能となる。
触媒吸着層２０の膜厚は、２ｎｍ以下であることが好ましい。上記範囲を上回ると、触媒吸着層２０がマスクとなり、第１の絶縁層１１がエッチングされないおそれがある。
第１の実施形態では、金属層４０の形成後にマスクパターン３２を除去する場合を例に説明したが、例えば、マスクパターン３２を除去せず、層間絶縁層として利用することも可能である。
以上、第１の実施形態の金属配線の形成方法によれば、絶縁層内に形成された溝内に、選択的に金属配線を形成することができる。したがって、金属配線を低コストで形成することが可能となる。
（第２の実施形態）
第２の実施形態の金属配線の形成方法は、第１の基板の上に第１の絶縁層を形成し、第１の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第１の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第２の官能基を有する化合物を含む溶液とを接触させて触媒吸着層を形成し、触媒吸着層の上に第１の絶縁層と異なる第２の絶縁層を形成し、第２の絶縁層をパターニングしてマスクパターンを形成し、マスクパターンをマスクとして、ウェットエッチング法により第１の絶縁層をエッチングし、第１の絶縁層をエッチングした領域に選択的に触媒層を形成し、触媒層の上に無電解めっき法により第１の金属層を形成し、金属層を形成した後、マスクパターンを除去し、第１の基板と、第２の金属層が形成された第２の基板を、第１の金属層と第２の金属層が接するように貼り合わせる。
第２の実施形態の金属配線の形成方法は、第１の基板の上に、第２の基板を貼り合わせる点で第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については記述を省略する。
最初に第１の基板１１０と第２の基板１５０に金属配線を形成する。
図４は、第２の実施形態の第１の基板の金属配線の形成方法の説明図である。図４は、第１の基板に金属配線を形成する工程の断面図である。第１の基板の金属配線の形成方法は、第１の実施形態の金属配線の形成方法と同様である。
最初に、第１の基板１１０を準備する。次に、第１の基板１１０上に第１の絶縁層１１１を形成する。次に、第１の絶縁層１１１の上に第１の触媒吸着層１２０を形成する。次に、第１の触媒吸着層１２０上に第１の絶縁層１１１と異なる第２の絶縁層１１２を形成する（図４（ａ））。
次に、第２の絶縁層１１２をパターニングして第１のマスクパターン１３２を形成する（図４（ｂ））。次に、第１のマスクパターン１３２をマスクとして、第１の絶縁層１１１をウェットエッチング法によりエッチングする（図４（ｃ））。
次に、第１の絶縁層１１１がエッチングされた領域に選択的に第１の触媒層１３０を形成する（図４（ｄ））。次に、第１の触媒層１３０上に無電解めっき法により第１の金属層１４０を形成する（図４（ｅ））。以上の製造方法により、第１の基板１１０の上に、第１の金属配線となる第１の金属層１４０が形成される。
図５は、第２の実施形態の第２の基板の金属配線の形成方法の説明図である。図５は、第２の基板に金属配線を形成する工程の断面図である。第２の基板の金属配線の形成方法は、第１の実施形態の比較例の金属配線の形成方法と同様である。
最初に、第２の基板１５０を準備する。次に、第２の基板１５０上に第１の絶縁層１５１を形成する。次に、第１の絶縁層１５１の上に第１の絶縁層１５１と異なる第２の絶縁層１５２を形成する（図５（ａ））。
次に、第２の絶縁層１５２をパターニングして第２のマスクパターン１７２を形成する（図５（ｂ））。次に、第２のマスクパターン１７２をマスクとして、第１の絶縁層１５１をエッチングする（図５（ｃ））。
次に、第２のマスクパターン１７２を剥離して、第１の絶縁層１５１上に第２の触媒吸着層１６０を形成する（図５（ｄ））。次に、第２の触媒吸着層１６０上に第２の触媒層１７０を形成する（図５（ｅ））。
次に、第２の触媒層１７０上に無電解めっき法により金属膜１８０ａを形成する（図５（ｆ））。次に、第１の絶縁層１５１に形成された溝以外の領域の金属膜１８０ａを除去する（図５（ｇ））。以上の製造方法により、第２の基板１５０の上に、第２の金属配線となる第２の金属層１８０が形成される。
図６は、第２の実施形態の基板貼り合わせ方法の説明図である。図６は、２枚の基板を貼り合わせる工程の断面図である。
最初に、別々に金属配線が形成された第１の基板１１０と第２の基板１５０を準備する（図６（ａ））。
第１の基板１１０の上には、第１の実施形態の金属配線の形成方法と同様の方法を用いて、第１の金属層１４０が形成されている。第１の基板１１０の上には、第１の絶縁層１１１、第１の触媒吸着層１２０、第１の金属層１４０が形成されている。第１の基板１１０、第１の絶縁層１１１、第１の触媒吸着層１２０、第１の金属層１４０は、第１の実施形態の基板１０、第１の絶縁層１１、触媒吸着層２０、金属層４０と同様の構成を有する。
第２の基板１５０の上には、比較例の金属配線の形成方法と同様の方法を用いて、第２の金属層１８０が形成されている。第２の基板１５０の上には、第１の絶縁層１５１、第２の触媒吸着層１６０、第２の金属層１８０が形成されている。第２の基板１５０、第１の絶縁層１５１、第２の触媒吸着層１６０、第２の金属層１８０は、比較例の基板５０、第１の絶縁層５１、触媒吸着層６０、金属層８０と同様の構成を有する。
次に、第２の基板１５０の上下を反転させる（図６（ｂ））。
次に、第１の基板１１０と第２の基板１５０を貼り合わせる（図６（ｃ））。第１の基板１１０と第２の基板１５０は、第１の金属層１４０と第２の金属層１８０とが接するように貼り合わされる。例えば、第１の基板１１０と第２の基板１５０が密着するよう、圧力が印加される。第１の触媒吸着層１２０が接着層として機能し、第１の基板１１０と第２の基板１５０が結合する。
以下、第２の実施形態の金属配線の形成方法の作用及び効果について説明する。
半導体デバイスの多機能化や高集積化のために、基板貼り合わせが用いられる場合がある。基板貼り合わせは、異なる基板に形成した半導体デバイスを、積層して貼り合わせることにより一体化する。例えば、異なる機能を有する半導体デバイスを貼り合わせることにより半導体デバイスの多機能化が実現できる。また、例えば、同種の機能を有する半導体デバイスを貼り合わせることにより、半導体デバイスの高集積化が実現できる。基板貼り合わせでは、例えば、各基板の表面に形成された金属配線同士を直接接合させることで積層した半導体デバイス間の電気的接続を得る。
基板貼り合わせを用いた半導体デバイスの低コスト化のために、基板貼り合わせを低コストで実現できる金属配線の形成方法が望まれる。
例えば、比較例の金属配線の形成方法で形成された２枚の第２の基板１５０を貼り合わせる場合を考える。この場合、貼り合わせ前に、第２の基板１５０の表面をプラズマ処理したり、接着層を形成したりする追加工程が必要となる。
そして、例えば、接着層を形成する場合には、表面の第２の金属層１８０の領域を避けて形成することが要求される。これは、貼り合わせ後の第２の金属層１８０の間に接着層が介在すると、上下の第２の金属層１８０の接触抵抗が大きくなり、積層した半導体デバイス間の電気的接続が取れなくなるおそれがあるからである。
第２の実施形態では、第１の基板１１０の表面の第１の絶縁層１１１の上に、第１の触媒吸着層１２０が形成されている。第１の基板１１０と第２の基板１５０を貼り合わせた際、第１の基板１１０の第１の絶縁層１１１と、第２の基板の第１の絶縁層１５１との間に、第１の触媒吸着層１２０が存在し、この第１の触媒吸着層１２０が接着層として機能する。したがって、第１の基板１１０と第２の基板１５０とを貼り合わせる際に、追加工程が不要となる。したがって、第２の実施形態の金属配線の形成方法によれば、基板貼り合わせを低コストで実現できる
さらに、第１の基板１１０では、表面の第１の金属層１４０の領域には、第１の触媒吸着層１２０は形成されていない。言い換えれば、第１の触媒吸着層１２０は、第１の絶縁層１１１上にセルフアラインで形成されている。したがって、第１の金属層１４０と第２の金属層１８０との接触抵抗が大きくなることもない。
以上、第２の実施形態の金属配線の形成方法によれば、第１の実施形態同様、金属配線を低コストで形成することが可能となる。さらに、基板貼り合わせを低コストで実現することが可能となる。
（第３の実施形態）
第３の実施形態の金属配線の形成方法は、第１の基板の上に第１の絶縁層を形成し、第１の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第１の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第２の官能基を有する第１の化合物を含む溶液とを接触させて第１の触媒吸着層を形成し、第１の触媒吸着層の上に第１の絶縁層と異なる第２の絶縁層を形成し、第２の絶縁層をパターニングして第１のマスクパターンを形成し、第１のマスクパターンをマスクとして、ウェットエッチング法により第１の絶縁層をエッチングし、第１の絶縁層をエッチングした領域に選択的に第１の触媒層を形成し、第１の触媒層の上に無電解めっき法により第１の金属層を形成し、第１の金属層を形成した後、第１のマスクパターンを除去し、第２の基板の上に第３の絶縁層を形成し、第３の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第１の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第２の官能基を有する第２の化合物を含む溶液とを接触させて第２の触媒吸着層を形成し、第２の触媒吸着層の上に第３の絶縁層と異なる第４の絶縁層を形成し、第４の絶縁層をパターニングして第２のマスクパターンを形成し、第２のマスクパターンをマスクとして、ウェットエッチング法により第４の絶縁層をエッチングし、第４の絶縁層をエッチングした領域に選択的に第２の触媒層を形成し、第２の触媒層の上に無電解めっき法により第２の金属層を形成し、第２の金属層を形成した後、第２のマスクパターンを除去し、第１の基板と、第２の基板を、第１の金属層と第２の金属層が接するように貼り合わせる。
第３の実施形態の金属配線の形成方法は、第２の基板の金属配線も第１の実施形態の金属配線の形成方法と同様の方法を用いて形成される以外は、第２の実施形態と同様である。以下、第１の実施形態及び第２の実施形態と重複する内容については記述を省略する。
最初に第１の基板１１０と第２の基板２１０に金属配線を形成する。第１の基板の金属配線の製造方法は、第２の実施形態と同様であるので、省略する。
図７は、第３の実施形態の第２の基板の金属配線の形成方法の説明図である。図７は、第２の基板に金属配線を形成する工程の断面図である。第２の基板の金属配線の形成方法は、第１の実施形態の金属配線の形成方法と同様である。
最初に、第２の基板２１０を準備する。次に、第２の基板２１０上に第３の絶縁層２１１を形成する。次に、第３の絶縁層２１１の上に触媒吸着層２２０を形成する。次に、触媒吸着層２２０上に第３の絶縁層２１１と異なる第４の絶縁層２１２を形成する（図７（ａ））。
次に、第４の絶縁層２１２をパターニングして第２のマスクパターン２３２を形成する（図７（ｂ））。次に、第２のマスクパターン２３２をマスクとして、第３の絶縁層２１１をエッチングする（図７（ｃ））。
次に、第３の絶縁層２１１がエッチングされた領域に選択的に第２の触媒層２３０を形成する（図７（ｄ））。次に、第２の触媒層２３０上に無電解めっき法により第２の金属層２４０を形成する（図７（ｅ））。以上の製造方法により、第２の基板２１０の上に、第２の金属配線となる第２の金属層２４０が形成される。
図８は、第３の実施形態の金属配線の基板貼り合わせ方法の説明図である。図８は、２枚の基板を貼り合わせる工程の断面図である。
最初に、別々に金属配線が形成された第１の基板１１０と第２の基板２１０を準備する（図８（ａ））。
第１の基板１１０の上には、第１の実施形態の金属配線の形成方法と同様の方法を用いて、第１の金属層１４０が形成されている。第１の基板１１０の上には、第１の絶縁層１１１、第１の触媒吸着層１２０、第１の金属層１４０が形成されている。第１の基板１１０、第１の絶縁層１１１、第１の触媒吸着層１２０、第１の金属層１４０は、第１の実施形態の基板１０、第１の絶縁層１１、触媒吸着層２０、金属層４０と同様の構成を有する。
第２の基板２１０の上には、第１の実施形態の金属配線の形成方法と同様の方法を用いて、第２の金属層２４０が形成されている。第２の基板２１０の上には、第３の絶縁層２１１、第２の触媒吸着層２２０、第２の金属層２４０が形成されている。第２の基板２１０、第３の絶縁層２１１、第２の触媒吸着層２２０、第２の金属層２４０は、第１の実施形態の基板１０、第１の絶縁層１１、触媒吸着層２０、金属層４０と同様の構成を有する。
次に、第２の基板２１０の上下を反転させる（図８（ｂ））。
次に、第１の基板１１０と第２の基板２１０を貼り合わせる（図８（ｃ））。第１の基板１１０と第２の基板２１０は、第１の金属層１４０と第２の金属層２４０とが接するように貼り合わされる。
第３の実施形態では、第１の基板１１０の表面の第１の絶縁層１１１の上に、第１の触媒吸着層１２０が形成されている。さらに、第２の基板２１０の表面の第３の絶縁層２１１の上にも、第２の触媒吸着層２２０が形成されている。
したがって、第１の基板１１０と第２の基板２１０の接着強度が向上する。よって、第１の基板１１０と第２の基板２１０の貼り合わせ強度が向上する。
以上、第３の実施形態の金属配線の形成方法によれば、第１の実施形態同様、金属配線を低コストで形成することが可能となる。さらに、第２の実施形態同様、基板貼り合わせを低コストで実現することが可能となる。さらに、第１の基板１１０と第２の基板２１０の貼り合わせ強度が向上する。
第２の実施形態又は第３の実施形態で説明した基板貼り合わせ方法は、例えば、半導体メモリが形成された基板とロジックＩＣが形成された基板との貼り合わせに適用できる。また、半導体メモリが形成された基板同士の貼り合わせにも適用できる。また、ロジックＩＣが形成された基板同士の貼り合わせにも適用できる。その他の異種または同種の半導体デバイスが形成された基板間の貼り合わせに適用できる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 基板
１１ 第１の絶縁層
１２ 第２の絶縁層
２０ 触媒吸着層
３０ 触媒層
３２ マスクパターン
４０ 金属層
１１０ 第１の基板
１１１ 第１の絶縁層
１１２ 第２の絶縁層
１２０ 第１の触媒吸着層
１３０ 第１の触媒層
１３２ 第１のマスクパターン
１４０ 第１の金属層
１５０ 第２の基板
１８０ 第２の金属層
２１０ 第２の基板
２１１ 第３の絶縁層
２１２ 第４の絶縁層
２２０ 第２の触媒吸着層
２３０ 第２の触媒層
２３２ 第２のマスクパターン
２４０ 第２の金属層

Claims (14)

  1. 基板の上に第１の絶縁層を形成し、
    前記第１の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第１の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第２の官能基を有する化合物を含む溶液とを接触させて触媒吸着層を形成し、
    前記触媒吸着層の上に前記第１の絶縁層と異なる第２の絶縁層を形成し、
    前記第２の絶縁層をパターニングしてマスクパターンを形成し、
    前記マスクパターンをマスクとして、ウェットエッチング法により前記第１の絶縁層をエッチングし、
    前記第１の絶縁層をエッチングした領域に選択的に触媒層を形成し、
    前記触媒層の上に無電解めっき法により金属層を形成する金属配線の形成方法。
  2. 前記金属層を形成した後、前記マスクパターンを除去する請求項１記載の金属配線の形成方法。
  3. 前記化合物は下記式（１）で表される化合物であり、式（１）中、Ａ、Ｂ、Ｃの内、少なくとも一つは前記第１の官能基であり、少なくとも一つは前記第２の官能基であり、Ｒ１、Ｒ２、Ｒ３は任意に存在する連結基である請求項１又は請求項２記載の金属配線の形成方法。
  4. 前記第２の絶縁層は樹脂である請求項１ないし請求項３いずれか一項記載の金属配線の形成方法。
  5. 前記第２の絶縁層はフォトレジストである請求項１ないし請求項４いずれか一項記載の金属配線の形成方法。
  6. 前記第１の絶縁層は、酸化物、窒化物、又は酸窒化物である請求項１ないし請求項５いずれか一項記載の金属配線の形成方法。
  7. 前記触媒吸着層の膜厚は２ｎｍ以下である請求項１ないし請求項６いずれか一項記載の金属配線の形成方法。
  8. 前記ウェットエッチング法に用いられる薬液は、フッ化水素、フッ化アンモニウム、又は、リン酸を含む請求項１ないし請求項７いずれか一項記載の金属配線の形成方法。
  9. 第１の基板の上に第１の絶縁層を形成し、
    前記第１の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第１の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第２の官能基を有する化合物を含む溶液とを接触させて触媒吸着層を形成し、
    前記触媒吸着層の上に前記第１の絶縁層と異なる第２の絶縁層を形成し、
    前記第２の絶縁層をパターニングしてマスクパターンを形成し、
    前記マスクパターンをマスクとして、ウェットエッチング法により前記第１の絶縁層をエッチングし、
    前記第１の絶縁層をエッチングした領域に選択的に触媒層を形成し、
    前記触媒層の上に無電解めっき法により第１の金属層を形成し、
    前記第１の金属層を形成した後、前記マスクパターンを除去し、
    前記第１の基板と、第２の金属層が形成された第２の基板を、前記第１の金属層と前記第２の金属層が接するように貼り合わせる金属配線の形成方法。
  10. 前記化合物は下記式（１）で表される化合物であり、式（１）中、Ａ、Ｂ、Ｃの内、少なくとも一つは前記第１の官能基であり、少なくとも一つは前記第２の官能基であり、Ｒ１、Ｒ２、Ｒ３は任意に存在する連結基である請求項９記載の金属配線の形成方法。
  11. 前記第２の絶縁層は樹脂である請求項９又は請求項１０記載の金属配線の形成方法。
  12. 第１の基板の上に第１の絶縁層を形成し、
    前記第１の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第１の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第２の官能基を有する第１の化合物を含む溶液とを接触させて第１の触媒吸着層を形成し、
    前記第１の触媒吸着層の上に前記第１の絶縁層と異なる第２の絶縁層を形成し、
    前記第２の絶縁層をパターニングして第１のマスクパターンを形成し、
    前記第１のマスクパターンをマスクとして、ウェットエッチング法により前記第１の絶縁層をエッチングし、
    前記第１の絶縁層をエッチングした領域に選択的に第１の触媒層を形成し、
    前記第１の触媒層の上に無電解めっき法により第１の金属層を形成し、
    前記第１の金属層を形成した後、前記第１のマスクパターンを除去し、
    第２の基板の上に第３の絶縁層を形成し、
    前記第３の絶縁層の表面と、トリアジン骨格、シラノール基及びアルコキシシリル基のいずれか一方の第１の官能基、並びに、アミノ基、チオール基、カルボキシル基及びアジド基から成る群から選ばれる少なくとも一つの第２の官能基を有する第２の化合物を含む溶液とを接触させて第２の触媒吸着層を形成し、
    前記第２の触媒吸着層の上に前記第３の絶縁層と異なる第４の絶縁層を形成し、
    前記第４の絶縁層をパターニングして第２のマスクパターンを形成し、
    前記第２のマスクパターンをマスクとして、ウェットエッチング法により前記第４の絶縁層をエッチングし、
    前記第４の絶縁層をエッチングした領域に選択的に第２の触媒層を形成し、
    前記第２の触媒層の上に無電解めっき法により第２の金属層を形成し、
    前記第２の金属層を形成した後、前記第２のマスクパターンを除去し、
    前記第１の基板と、前記第２の基板を、前記第１の金属層と前記第２の金属層が接するように貼り合わせる金属配線の形成方法。
  13. 前記第１の化合物及び前記第２の化合物は下記式（１）で表される化合物であり、式（１）中、Ａ、Ｂ、Ｃの内、少なくとも一つは前記第１の官能基であり、少なくとも一つは前記第２の官能基であり、Ｒ１、Ｒ２、Ｒ３は任意に存在する連結基である請求項１２記載の金属配線の形成方法。
  14. 前記第２の絶縁層及び前記第４の絶縁層は樹脂である請求項１２又は請求項１３記載の金属配線の形成方法。


JP2017180292A 2017-09-20 2017-09-20 金属配線の形成方法 Pending JP2019057572A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017180292A JP2019057572A (ja) 2017-09-20 2017-09-20 金属配線の形成方法
TW107103572A TWI663664B (zh) 2017-09-20 2018-02-01 Method for forming metal wiring
US15/892,536 US10249531B1 (en) 2017-09-20 2018-02-09 Method for forming metal wiring
CN201811085990.8A CN109524317B (zh) 2017-09-20 2018-09-18 金属配线的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017180292A JP2019057572A (ja) 2017-09-20 2017-09-20 金属配線の形成方法

Publications (1)

Publication Number Publication Date
JP2019057572A true JP2019057572A (ja) 2019-04-11

Family

ID=65720539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017180292A Pending JP2019057572A (ja) 2017-09-20 2017-09-20 金属配線の形成方法

Country Status (4)

Country Link
US (1) US10249531B1 (ja)
JP (1) JP2019057572A (ja)
CN (1) CN109524317B (ja)
TW (1) TWI663664B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019054207A (ja) * 2017-09-19 2019-04-04 東芝メモリ株式会社 記憶装置及び記憶装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2797650B2 (ja) 1990-05-21 1998-09-17 松下電器産業株式会社 半導体素子の実装方法
KR960009074A (ko) 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법
JPH08125121A (ja) * 1994-08-29 1996-05-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003149831A (ja) 2001-11-09 2003-05-21 Seiko Epson Corp 単分子層のパターン形成方法、パターン化単分子層を利用した導電膜パターンの形成方法、及び電気光学装置
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
TWI288448B (en) * 2004-09-10 2007-10-11 Toshiba Corp Semiconductor device and method of manufacturing the same
US20090162681A1 (en) * 2007-12-21 2009-06-25 Artur Kolics Activation solution for electroless plating on dielectric layers
WO2010010792A1 (ja) * 2008-07-24 2010-01-28 コニカミノルタホールディングス株式会社 導電性パターン形成方法及び有機薄膜トランジスタ
JP5398678B2 (ja) * 2010-09-29 2014-01-29 株式会社東芝 光電変換素子
JP5479391B2 (ja) * 2011-03-08 2014-04-23 株式会社東芝 半導体発光素子及びその製造方法
JP5772329B2 (ja) 2011-07-19 2015-09-02 ソニー株式会社 半導体装置の製造方法、半導体装置、電子機器
JP5694109B2 (ja) * 2011-09-26 2015-04-01 株式会社東芝 パターン形成方法
JP2013258352A (ja) * 2012-06-14 2013-12-26 Shindo Denshi Kogyo Kk 配線基板の製造方法、および配線基板
US9006095B2 (en) * 2013-02-19 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
JP2015207678A (ja) * 2014-04-22 2015-11-19 京セラサーキットソリューションズ株式会社 配線基板の製造方法
JP2016033969A (ja) * 2014-07-31 2016-03-10 株式会社東芝 電子部品、及び電子ユニット
US20170294408A1 (en) * 2016-04-08 2017-10-12 Kabushiki Kaisha Toshiba Semiconductor device that includes a molecular bonding layer for bonding elements
JP2018049944A (ja) * 2016-09-21 2018-03-29 東芝メモリ株式会社 半導体装置の製造方法および半導体製造装置

Also Published As

Publication number Publication date
US20190088539A1 (en) 2019-03-21
TWI663664B (zh) 2019-06-21
US10249531B1 (en) 2019-04-02
CN109524317A (zh) 2019-03-26
TW201916194A (zh) 2019-04-16
CN109524317B (zh) 2022-06-17

Similar Documents

Publication Publication Date Title
JP5500464B2 (ja) マスクを使用せずに導電性ビアに対して裏面位置合わせを行うことによる半導体構成部品の製造方法
US10062645B2 (en) Interconnect structure for semiconductor devices
CN111477638B (zh) 阵列基板及其制造方法、显示装置
US10153227B2 (en) Method for producing semiconductor device and semiconductor device
US10910345B2 (en) Semiconductor device with stacked die device
JP2016225466A (ja) 半導体装置および半導体装置の製造方法
KR101215644B1 (ko) 반도체 칩, 반도체 패키지 및 반도체 칩 제조방법
US7553743B2 (en) Wafer bonding method of system in package
CN110534492B (zh) 半导体装置及其制造方法
US20120299187A1 (en) Aluminum Bond Pad With Trench Thinning for Fine Pitch Ultra-Thick Aluminum Products
JP2019057572A (ja) 金属配線の形成方法
US8697565B2 (en) Shallow via formation by oxidation
US8772164B2 (en) Method for forming interconnection pattern and semiconductor device
US11063012B1 (en) Semiconductor structure having buffer under bump pad and manufacturing method thereof
US11315904B2 (en) Semiconductor assembly and method of manufacturing the same
KR100948297B1 (ko) 반도체 소자 및 그 제조 방법
JP2018159102A (ja) 金属パターンの形成方法
KR100896841B1 (ko) 반도체 소자 제조시 본드 패드 형성방법
US8278754B2 (en) Metal line in semiconductor device and method for forming the same
KR100866687B1 (ko) 퓨즈를 갖는 반도체 소자의 제조 방법
KR101671973B1 (ko) 다층 금속 범프 구조체 및 그 제조방법
KR100835428B1 (ko) 퓨즈를 갖는 반도체 소자의 제조 방법
CN111261579A (zh) 电子元件及其制造方法
CN118231336A (zh) 互连结构中的选择性金属帽
TW393729B (en) Manufacturing method of a solder pad

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180911