JP2019054652A - 電源装置 - Google Patents

Abstract

【課題】突入電流を抑制するだけでなく、瞬停による再突入電流やサージ電流をも抑制することができる突入電流抑制回路を搭載した電源装置を提供する。
【解決手段】入力電圧の変動を平滑するために設けられる平滑コンデンサ１０３と、入力電圧と平滑コンデンサとの間に接続され、突入電流を制限するための電流制限抵抗１１３と、電流制限抵抗に並列にドレインとソースを接続したＦＥＴ１１２と、ＦＥＴのソースを基準とした補助電源１３０と、ＦＥＴのドレインとソースの間の電圧を測定する測定部と、補助電源から電力を供給されて測定部の出力電圧を監視する監視回路１１１と、を備える。監視回路は、測定部の出力電圧が監視回路の有する第一の基準電圧値を超えた場合にＦＥＴをオフさせ、測定部の出力電圧が監視回路の有する第二の基準電圧値を下回った場合にＦＥＴをオンさせるように構成された突入電流抑制回路１１０を備える。
【選択図】図１

Description

本発明は、電源装置に関し、より詳しくは、入力電流のピーク値を低減する技術に関する。また本発明は、例えば、プログラマブルロジックコントローラ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｃｏｎｔｒｏｌｌｅｒ。以下「ＰＬＣ」と呼ぶ。）用の電源装置に用いられる。

一般的に、産業用機器の制御を行うＰＬＣには、商用の交流電源を直流に変換する電源装置が搭載されている。その電源装置によりＰＬＣ内部の各種電気回路に所定の電源電圧が供給される。

その電源装置の電源投入の初期動作時に瞬間的に過大な電流が流れることがある。この電流は一般に突入電流と呼ばれている。突入電流は、直流電源電圧の脈動成分を平滑するために回路に設けられた平滑コンデンサに、電源入力と同時に電荷が充電されることにより発生する。また、電源装置が稼働中に入力電源に瞬停が発生し、その後瞬停から復帰した場合、瞬停中に平滑コンデンサの電荷が放電しているため瞬間的に電流が流れる。この電流を突入電流と区別して再突入電流と呼ぶ場合がある。

突入電流に起因して、電源装置へ電力を供給する経路に設けられたブレーカやヒューズ等が稼働して電力の供給が遮断される場合がある。また、突入電流が、電源装置への電力供給と同じ経路から接続されている他の機器への入力変動をもたらし、その機器が誤動作する問題がある。

このような問題を防ぐため、一般的に、突入電流を抵抗器に流して抑制する回路が電源装置に設けられる。例えば、特許文献１の図１には、スイッチング電源装置の電源入力に、抵抗器Ｒ２を直列に挿入し、これと並列にトライアックＴＡＣをスイッチとして接続した回路が開示されている。電源投入直後の平滑コンデンサＣ２に突入電流が流れている期間は、トライアックＴＡＣをオフにすることによって抵抗器Ｒ２に突入電流が流れるため、突入電流が抑制される。その後トライアックＴＡＣをオンにすることにより、突入電流を検出していない定常動作時の電流は、より損失の少ないトライアックＴＡＣ側に流す。
なお、本回路では再突入電流を抑制できない。

一般的にトライアックやサイリスタは、導通時に１Ｖ〜２Ｖの順方向降下電圧が発生する。そのため、上記電源装置の定常動作時はトライアックから熱が発生する。その対策のため、放熱のためのヒートシンクが必要になる。ヒートシンクの実装に伴う大型化やコストアップの問題を解消するために、より発熱の少ない電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｅｒ。以下「ＦＥＴ」と呼ぶ。）がスイッチ素子として用いられる場合もある。

ＦＥＴをスイッチとして用いて突入電流を抑制する回路を搭載したスイッチング電源装置が特許文献２の図１に開示されている。電源入力に直列に突入電流抑制用の抵抗器Ｒ１が接続されており、他方は平滑コンデンサＣ１の正極に接続される。スイッチとして用いるＮチャネルＦＥＴ Ｑ２は、突入電流の抑制用の抵抗器Ｒ１と並列に接続される。

特許文献２の図１に開示されている回路は、電源起動後の所定の期間、ＦＥＴ Ｑ２をオフにすることによって、平滑コンデンサＣ１に流れ込む突入電流を突入電流抑制用の抵抗器Ｒ１に流す。所定の期間の経過後、突入電流がなくなってから、ＦＥＴ Ｑ２をオンにすることによって、電源入力から流入する電流の全てが損失の少ないＦＥＴ Ｑ２のドレインに流れる。

以上のように、特許文献２の図１に開示されたスイッチング電源は、入力電源投入に起因する突入電流を適切に抑制することができる。なお、再突入電流も抑制可能である。
ところで、雷等の影響により発生する突発的な異常高電圧であるサージ電圧に起因して生じる大電流をここでは突入電流や再突入電流と区別してサージ電流という。特許文献２の図１に開示されたスイッチング電源は、このサージ電流を抑制することができない。電源稼働時はＦＥＴ Ｑ２がオンだからである。
電源装置には、これら再突入電流やサージ電流を抑制することも要求される場合もある。

なお、特許文献２の図１に開示されたスイッチング電源は、入力電圧を監視して、入力電圧低下時にＦＥＴ Ｑ２をオフする回路を備えており、瞬停後の再突入電流を抑制することができるが、回路構成上フォトカプラを必要とするため、部品コストや実装面積が増大する問題がある。
さらに、ＦＥＴＱ２が入力電流経路の一部を構成しているため、サージ電流の流入に対する耐性が弱いという問題がある。しかしながら、特許文献２にはサージ電流からＦＥＴを保護する手段が示唆も開示もされていない。

突入電流を抑制する回路において、ＦＥＴをスイッチとして用いたもう一つの電源装置の例が、特許文献３の図３に開示されている。この回路は、前記問題を解消しており、電源投入時の突入電流だけでなく、瞬停後の再突入電流やサージ電流も抑制できる。また、ＦＥＴがオフされることにより、サージ電圧によるＦＥＴの破壊を防ぐこともできる。

この回路の特徴は、電源入力と直列に接続された突入電流検出用の抵抗器Ｒ４により、常時突入電流を監視することである。突入電流が発生した場合、抵抗器Ｒ４の両端に電圧となって現れる。特許文献３の図３に開示されている回路では、この電圧を、トランジスタを用いて検出し、スイッチとして用いているＦＥＴのゲートを駆動して、ＦＥＴをオフし、平滑コンデンサＣ１に流れ込む突入電流を抵抗器Ｒ１に流す。そのため、突入電流が抑制される。

突入電流が生じている期間の経過後であっても、特許文献３の図３に開示されている回路は、突入電流検出用の抵抗器Ｒ４により常時電流を監視している。瞬間的な大電流が検出されればその都度、前記ＦＥＴを駆動して電流を抵抗器に流す。したがって、再突入電流やサージ電流も抑制することができる。

特開２０１６−０２７７７８ 特開平１０−０１４２４６ 特開平０９−２３３６７８

しかしながら、特許文献３の図３に開示されたスイッチング電源の回路は、入力電源から供給される電流が突入電流検出用の抵抗器に常時流れることから、電力の損失が発生する。そのため、突入電流検出用の抵抗器から熱が発生し、製品の信頼性の低下が問題となる。また、消費電力に見合う定格電力の抵抗器を選定しなければならないことから、その抵抗器のサイズも大きくなる。そのため製品のコストが高くなり、サイズが増大する問題が生じる。
一方、特許文献３の図３に開示されたスイッチング電源は、ＦＥＴが入力電流経路の一部を構成しているため、サージ電流の流入に対する耐性が弱いという問題がある。しかしながら、特許文献３にはサージ電流からＦＥＴを保護する手段が示唆も開示もされていない。

また、この回路では、平滑コンデンサＣ１と突入電流抑制用の抵抗器Ｒ１が直列に接続されていることから、サージ電流のような大電流が流れた場合、入力電流経路を構成しているＦＥＴが過電流により故障する問題がある。また、サージ電流のような大電流が流れることにより抵抗器Ｒ１の両端に発生する電圧と平滑コンデンサＣ１の両端の電圧とを加算した過大な電圧が発生する。この過大な電圧が、スイッチング用のＦＥＴに印加され、ＦＥＴが破損され得るという問題がある。

本発明は、上記問題を解決するためになされたものであり、入力電源に直列に挿入した従来の突入電流検出用の抵抗器を用いなくとも電流を常時監視し、突入電流を抑制することができる突入電流抑制回路を搭載した電源装置を提供することを目的とする。
また、本発明は、上記問題を解決するためになされたものであり、平滑コンデンサと突入電流抑制用の抵抗器を直列に接続することに起因するスイッチングＦＥＴへの過大電圧が発生しない突入電流抑制回路を搭載することにより、部品の損傷を回避することができる電源装置を提供することを目的とする。

請求項１に記載した発明の電源装置は、入力電圧の変動を平滑するために設けられる平滑コンデンサと、
前記入力電圧と前記平滑コンデンサとの間に接続され、突入電流を制限するための電流制限抵抗と、
前記電流制限抵抗に並列にドレインとソースを接続したＦＥＴと、
前記ＦＥＴのソースを基準とした補助電源と、
前記ＦＥＴのドレインとソースの間の電圧を測定する測定部と、
前記補助電源から電力を供給されて前記測定部の出力電圧を監視する監視回路と、を備え、
前記監視回路は、前記測定部の出力電圧が前記監視回路の有する第一の基準電圧値を超えた場合に前記ＦＥＴをオフさせ、前記測定部の出力電圧が前記監視回路の有する第二の基準電圧値を下回った場合に前記ＦＥＴをオンさせるように構成された突入電流抑制回路を備えることを特徴とする。

請求項２に記載の発明は、請求項１に記載した電源装置において、前記第一の基準電圧値と前記第二の基準電圧値は、同一の値であることを特徴とする。

請求項３に記載の発明は、請求項１または２に記載した電源装置において、前記入力電圧に基づいた電力が入力巻線に供給されるトランスと、前記トランスの入力巻線へ供給される前記電力をスイッチング制御するスイッチング部を備え、
前記スイッチング部は、前記平滑コンデンサの電圧値を所定の電圧値と比較することにより監視する監視部を備え、
前記平滑コンデンサが充電されることによりこの平滑コンデンサの電圧値が前記所定の電圧を超えた後、前記スイッチング部による前記スイッチング制御が開始されることを特徴とする。

請求項４に記載の発明は、請求項１乃至３に記載の電源装置に記載の電源装置において、前記補助電源部は、前記トランスの補助巻線により電力が供給されることを特徴とする。

請求項５に記載の発明は、請求項１乃至４に記載の電源装置において、前記測定部は、抵抗器を用いた分圧回路であることを特徴とする。

請求項６に記載の発明は、請求項５に記載の電源装置において、前記抵抗器は、第１および第２の抵抗器により構成され、
前記第１および第２の抵抗器の抵抗値は、
それぞれ前記ＦＥＴがオンの場合のソースとドレインの間の第１の抵抗値と、前記電流制限抵抗の抵抗値に基づいて定まる第２の抵抗値とに、前記電源の定常状態における入力電流のピーク値を乗じて得た電圧値に基づき、前記第１および第２の抵抗器により分圧された電圧値が前記所定の基準値を下回ることを条件に定められることを特徴とする。

請求項７に記載の発明は、請求項５記載の電源装置において、前記抵抗器は、第１および第２の抵抗器により構成され、
前記第１および第２の抵抗器の抵抗値は、
それぞれ前記ＦＥＴがオンの場合のソースとドレインの間の第１の抵抗値と、前記電流制限抵抗の抵抗値に基づいて定まる第２の抵抗値とに、前記ＦＥＴの許容できるドレイン電流の最大値を乗じて得た電圧値に基づき、前記第１および第２の抵抗器により分圧された電圧値が、前記所定の基準値を上回ることを条件に定められることを特徴とする。

請求項８に記載の発明は、請求項１乃至７に記載の電源装置において、前記ＦＥＴのドレインとソースの間の電圧を監視する監視回路は、バイポーラトランジスタにより構成され、
前記第一の基準電圧値と前記第二の基準電圧値は共に前記バイポーラトランジスタのベース−エミッタ間電圧に基づくことを特徴とする。

請求項９に記載の発明は、請求項１、３乃至８に記載の電源装置において、前記監視回路はタイマーを備え、
前記測定部の出力電圧が前記監視回路の有する前記第一の基準電圧値を超えた場合に前記ＦＥＴをオフさせた後、前記タイマーが計数を開始し、
前記タイマーが所定の時間を計数して終了するまで間、前記第二の基準電圧値は前記第一の基準電圧値と同一の値が選択され、
前記タイマーが前記所定の時間を計数して終了した後は、前記第二の基準電圧値は元の値が選択され、
前記第一の基準電圧値は、前記第二の基準電圧値よりも小さいことを特徴とする。

本発明によれば、ＦＥＴを用いた低損失な突入電流防止回路において、突入電流検出時のスイッチとして用いるＦＥＴのソース−ドレイン間の電圧を監視することにより、電源入力に直列に挿入した突入電流検出用の抵抗器を必要とせずに、電源投入時の突入電流を検出して抑制するだけでなく、再突入電流やサージ電流をも検出して抑制することができる。

本発明の一実施例を示した構成図である。 本発明の一実施例の動作を示したタイムチャートである。 本発明の一実施例を示した構成図である。 本発明の一実施例の動作を示したタイムチャートである。 本発明の一実施例を示した構成図である。 本発明の一実施例を示した構成図である。

〔第１ 実施形態〕
図１は本発明の一実施例を示した構成図である。図１は、本発明を適用したスイッチング電源を示す。ＡＣ入力１００、フィルタ１０１、整流ダイオード１０２、平滑コンデンサ１０３、トランスの入力巻線１０４、突入電流抑制回路部１１０、スイッチング部１２０、補助電源部１３０で構成されている。
ＡＣ入力１００は、外部入力される商用の交流電源である。フィルタ１０１は、スイッチングにより発生するノイズを除去する。整流ダイオード１０２は、入力された交流電圧を全波整流する。ＡＣ入力１００はフィルタ１０１へ接続されており、フィルタ１０１は整流ダイオード１０２の入力へ接続されている。

突入電流抑制回路部１１０は、突入電流、瞬停後の再突入電流、サージ電流を検出して抑制する働きをする。以降、突入電流、再突入電流、サージ電流といった抑制対象となる瞬間的な大電流をまとめて突入電流ＩＣと呼ぶこととする。突入電流抑制回路部１１０は、突入電流抑制用の抵抗器１１３、スイッチとして用いるＦＥＴ１１２、監視回路１１１で構成される。突入電流抑制用の抵抗器１１３とスイッチとして用いるＦＥＴ１１２のソースとドレインは、並列に接続されている。
なお、突入電流抑制用の抵抗器１１３の値Ｒ１[Ω]は、以下の式（１）が成り立つように設定する。
Ｒ１ ≧ √２ × Ｖｉｎ ÷ Ｉｐｍａｘ 式（１）
Ｖｉｎ：ＡＣ入力１００の電圧の実効値[Ｖ]
Ｉｐｍａｘ：突入電流ＩＣの許容値[Ａ]
なお、突入電流抑制用の抵抗器１１３には、サーミスタを用いても良い。

監視回路１１１は、突入電流ＩＣを監視し、検出する機能を有する。
監視回路１１１は、抵抗器１１４および１１５、比較器１１６、基準電圧１１７で構成されている。抵抗器１１４および１１５は、突入電流検出用の抵抗器である。抵抗器１１４および１１５は直列に接続され、ＦＥＴ１１２のソースとドレインに接続されている。抵抗器１１４および１１５の分圧電圧は、ＦＥＴ１１２のソースとドレインの間の電圧を常時監視して電流の増加を検出するために用いる突入電流検出用電圧である。ＦＥＴ１１２のドレインの電流が増加すると、ソースとドレインの間の電圧は、オン抵抗があることにより上昇する。次に基準電圧１１７は、突入電流ＩＣの検出を判定するための基準である。突入電流検出用電圧が基準電圧１１７を超えた場合は、突入電流ＩＣが検出されたと判断される。比較器１１６は、突入電流検出用電圧と基準電圧１１７を比較する。比較器１１６の出力は、ＦＥＴ１１２のゲートに接続されている。比較器１１６は、突入電流検出用電圧が基準電圧１１７を超えた場合は、Ｌレベルを出力し、ＦＥＴ１１２はオフになる。一方、突入電流検出用電圧が低下し、基準電圧１１７を下回ると、比較器１１６はＨレベルを出力し、ＦＥＴ１１２はオン状態になる。ここで、Ｌレベルとは、ＦＥＴをスイッチとしてオフにすることができる十分低いゲート−ソース間の電圧のことをいう。Ｈレベルとは、ＦＥＴをスイッチとしてオンにすることができる十分高いゲート−ソース間の電圧のことをいう。

突入電流抑制用抵抗器１１３の一端と、スイッチとして用いるＦＥＴ１１２のソース、基準電圧１１７の負極、比較器１１６のグランド端子は、平滑コンデンサ１０３の正極側およびトランスの入力巻線に接続される。
突入電流抑制用抵抗器１１３の他端と、ＦＥＴ１１２のドレインは、整流ダイオード１０２の出力の正極側に接続される。

なお、突入電流ＩＣが流れた場合にのみ突入電流抑制回路部１１０による突入電流ＩＣの抑制が働き、突入電流ＩＣが流れない通常の動作状態では、突入電流抑制回路部１１０による突入電流ＩＣの抑制が働かないようにするため、抵抗器１１４、１１５の値Ｒ２０[Ω]、Ｒ２１[Ω]を、次の式（２）が成立するように設定する。
１／｛１／ＲＯＮ＋１／Ｒ１＋１／（Ｒ２０＋Ｒ２１）｝×Ｉｐｏｐ×｛Ｒ２１／（Ｒ２０＋Ｒ２１）｝ ＜ Ｖｒｅｆ 式（２）
ＲＯＮ：ＦＥＴ１１２のオン抵抗[Ω]
Ｉｐｏｐ：電源の通常動作状態（突入電流ＩＣが流れていない状態）における入力電流のピーク値[Ａ]
Ｖｒｅｆ：基準電圧１１７の値[Ｖ]
ただし、Ｒ２０、Ｒ２１は、突入電流抑制用の抵抗値Ｒ１やオン抵抗ＲＯＮよりも十分に大きい値をとるため、簡略化した次の式（２−１）が成立するように設定しても良い。
１／（１／ＲＯＮ＋１／Ｒ１）×Ｉｐｏｐ×｛Ｒ２１／（Ｒ２０＋Ｒ２１）｝ ＜ Ｖｒｅｆ 式（２−１）

また、ＦＥＴ１１２が破壊されないようにするため、突入電流検出用の抵抗器１１４、１１５の値Ｒ２０[Ω]、Ｒ２１[Ω]を、次の式（３）が成立するように設定する。
１／｛１／ＲＯＮ＋１／Ｒ１＋１／（Ｒ２０＋Ｒ２１）｝×Ｉｄａｂｓ×｛Ｒ２１／（Ｒ２０＋Ｒ２１）｝ ＞ Ｖｒｅｆ 式（３）
Ｉｄａｂｓ：ＦＥＴ１１２の安全動作領域（Ｓａｆｅｔｙ Ｏｐｅｒａｔｉｎｇ Ａｒｅａ（ＳＯＡ））により許容できる順方向ドレイン電流の最大値[Ａ]
ただし、Ｒ２０、Ｒ２１は、突入電流抑制用の抵抗値Ｒ１やオン抵抗ＲＯＮよりも十分に大きい値をとるため、簡略化した次の式（３−１）が成立するように設定しても良い。
１／（１／ＲＯＮ＋１／Ｒ１）×Ｉｄａｂｓ×｛Ｒ２１／（Ｒ２０＋Ｒ２１）｝ ＞ Ｖｒｅｆ 式（３−１）

スイッチング部１２０は、トランスの入力巻線１０４に加わる入力電圧を、ＦＥＴ１１２をオンオフさせることによってスイッチング制御する機能である。スイッチング制御により、トランスの二次側（図示しない）に電圧が誘起され、スイッチング電源の直流電圧出力として用いられる。スイッチング部１２０は、コンバータ制御ＩＣ１２１、スイッチング制御用ＦＥＴ１２２、負荷抵抗器１２３、平滑コンデンサ電位監視部１２４で構成されている。
スイッチング制御ＩＣ１２１の制御信号は、スイッチング制御用ＦＥＴ１２２のゲートに接続されている。制御信号から出力するパルスによりＦＥＴ１２２をオンオフさせてスイッチング制御を行うためである。
コンバータ制御ＩＣ１２１の電源は、整流ダイオード１０２により整流された後の電圧が供給される。電源投入直後から動作する必要があるからである。
また、コンバータ制御ＩＣ１２１は、平滑コンデンサ１０３の正極側に接続されている平滑コンデンサ電位監視部１２４に接続されている。平滑コンデンサ電位監視部１２４は、平滑コンデンサ１０３の正極の電位を監視して、平滑コンデンサ１０３が充電されたことを判定する。コンバータＩＣ１２１は、平滑コンデンサ１０３が十分に充電されて突入電流が流れなくなった後、スイッチング制御するためのパルスである制御信号を出力する。
ＦＥＴ１２２のドレインはトランスの入力巻線１０４に接続され、ソースは抵抗器１２３を介して整流ダイオード１０２の出力の負極側および平滑コンデンサ１０３の負極側へ接続される。
なお、平滑コンデンサ１０３に突入電流が流れなくなった後にスイッチング制御が開始される方法は、平滑コンデンサ１０３の正極の電位を平滑コンデンサ電位監視部１２４で監視する方法の他に、一定時間を計数するタイマー機能（図示しない）を設けて、電源入力１００が投入されてから平滑コンデンサ１０３の充電をするために必要な十分な時間が経過した後、コンバータ制御ＩＣ１２１が動作を開始してスイッチング制御が開始される方法であっても良い。また、上記タイマー機能は、例えばパワーオンリセット回路で実現しても良い。

補助電源部１３０は、突入電流抑制回路部１１０の比較器１１６の電源を供給するためのものである。トランスの補助巻線１３１、整流用ダイオード１３２、平滑用のコンデンサ１３３で構成される。トランスの補助巻線１３１の一端は、整流用ダイオード１３２のアノードへ接続され、整流用ダイオード１３２のカソードが突入電流抑制回路部１１０の比較器１１６の電源端子および平滑用のコンデンサ１３３の一端へ接続される。トランスの補助巻線１３１の他端および平滑用のコンデンサ１３３の他端は、平滑コンデンサ１０３の正極側に接続される。

補助電源部１３０は、平滑コンデンサ１０３の正極を基準として正電源を生成する。
なお、補助電源部１３０は、コンバータ制御ＩＣに電源を供給するための巻線（図示しない）を利用して、チャージポンプ回路により構成しても良い。その他、平滑コンデンサ１０３の正極を基準として必要な電圧値を得られる方法であれば良い。

図２は、図１の実施例の動作を表したタイムチャートである。以下、図１の実施例の動作を図２のタイムチャートを用いて説明する。まず、突入電流を抑制する動作を説明する。
ＡＣ入力１００の起動により交流電圧が入力される。入力された交流電圧は整流ダイオード１０２によって整流される。電源起動時は、平滑コンデンサ１０３には電荷が蓄えられていないため、その充電電圧２０４−１は０Ｖである。そのため、突入電流抑制用抵抗器１１３に突入電流２０３−１が流れる。
突入電流が流れると、平滑コンデンサ１０３が充電されるため、平滑コンデンサ１０３の充電電圧２０４−２は上昇する。平滑コンデンサ１０３の充電電圧２０４が平滑コンデンサ電位監視部１２４の検出電圧２０４−３を超えた時点から所定の時間の経過後、コンバータ制御ＩＣ１２１は動作を開始する。そして、スイッチング制御用ＦＥＴ１２２により、スイッチング制御が開始されるため、補助巻線１３１に電圧２０６−１が誘起される。それにより、比較器１１６に電源が供給される。比較器１１６に電源が供給された時点で、起動に伴う突入電流は収束しているため、ＦＥＴはオンの状態となる（２０９−１）。
したがって、電源の起動後、補助巻線１３１に電圧２０６−１が誘起されるまでの間は、比較器１１６に電源が供給されない。この場合、比較器１１６の出力は、Ｌレベル２０９−４を出力するため、ＦＥＴ１１２はオフの状態である。そのため、突入電流は、突入電流抑制抵抗１１３に流れるため、突入電流を許容値以下に抑制することができる。

次に図２を用いて、電源稼働中の瞬停による再突入電流を抑制する動作を説明する。
瞬停が発生した場合（２０１−１）のＡＣ入力電圧は０Ｖとなる。しかし、スイッチング部１２０は、充電された平滑コンデンサ１０３からの電力の供給により、スイッチング制御は継続される（２０５−１）。すなわち、瞬停の期間中でも補助巻線１３１の電圧は誘起され続け（２０６−２）、補助電源部１３０は、比較器１１６への電源の供給を維持する。一方、瞬停の期間中はＡＣ入力からは電力が供給されないため、ＦＥＴ１１２、突入電流抑制用抵抗器１１３、突入電流検出用の抵抗器１１４，１１５には電流が流れない。そのため、抵抗器１１４，１１５の分圧による突入電流検出用電圧は０Ｖとなる。突入電流検出用電圧は基準電圧１１７を下回るため、比較器１１６の出力、すなわちＦＥＴ１１２のゲートにはＨレベル２０９−１が入力される。よってＦＥＴ１１２はオン状態である。
次に、瞬停が復帰してＡＣ入力から電力が供給され始める（２０１−２）。このとき、平滑コンデンサ１１３の電圧は、瞬停期間中の放電により電圧が低下している（２０４−４）。そのため、ＡＣ入力１００からＦＥＴ１１２のドレインを介して平滑コンデンサ１１３を充電するための再突入電流が流れる（２０７−１）。そのため、ＦＥＴ１１２のソース−ドレイン間に電圧が発生し、抵抗器１１４，１１５による突入電流検出用電圧が上昇する（２０８−１）。この場合、突入電流検出用電圧が基準電圧１１７を超えるため、比較器１１６はＬレベルを出力する。よって、ＦＥＴ１１２のゲートにはＬレベルが入力され（２０９−２）、ＦＥＴ１１２はオフの状態になる。したがって、再突入電流（２０３−２）は、突入電流抑制用の抵抗器１１３を流れる。すなわち、再突入電流は、抵抗器１１３によって抑制される。
なお、再突入電流が抵抗器１１３によって抑制された後、抵抗器１１４，１１５による突入電流検出用電圧は基準電圧１１７を下回るため、比較器１１６はＨレベルを出力する。よって、ＦＥＴ１１２のゲートにはＨレベルが入力され、ＦＥＴ１１２はオンに戻る。

次に図２を用いて、電源稼働中、偶発的に生じるサージ電流を抑制する動作を説明する。
図２の中で、ＡＣ入力１００に加わったサージ電圧（２０１−３）を示す。サージ電圧は整流ダイオード１０２を介してＦＥＴ１１２のドレインに加わるため、ドレインにサージ電流が流れる（２０７−２）。そのため、ＦＥＴ１１２のソース−ドレイン間に電圧が発生し、抵抗器１１４，１１５による突入電流検出用電圧が上昇する（２０８−２）。この場合、突入電流検出用電圧が基準電圧１１７を超えるため、比較器１１６はＬレベルを出力する。よって、ＦＥＴ１１２のゲートにはＬレベルが入力され（２０９−３）、ＦＥＴ１１２はオフの状態になる。したがって、サージ電流２０３−３は、突入電流抑制用の抵抗器１１３を流れる。すなわち、サージ電流は、抵抗器１１３によって抑制される。
ＦＥＴ１１２がオンからオフの状態に移行する瞬間は、今までＦＥＴ１１２に流れていたサージ電流が、抵抗値がＦＥＴ１１２のオン抵抗より大きい突入電流抑制用の抵抗器１１３を流れるようになるため、抵抗器１１４、１１５による突入電流検出用電圧が急激に上昇する。そして比較器１１６はさらにＦＥＴ１１２のゲート電圧を低下させるように正帰還動作を行う。したがって、ＦＥＴ１１２を急速にオフの状態にすることができ、サージ電流からＦＥＴ１１２を好適に保護することができる。

なお、ＡＣ入力１００に印加されるサージ電圧などの過大電圧から部品の損傷、特にＦＥＴ１１２の破壊を防ぐため、ＦＥＴ１１２のソース−ドレイン間にサージ保護素子（図示しない）を接続しても良い。また、同じ理由で、ＡＣ入力１００の２つの入力端子にサージ保護素子（図示しない）を接続しても良い。サージ保護素子は、例えば酸化金属型バリスタなどである。

このように、本発明では、ＦＥＴ１１２のソース−ドレイン間の電圧がドレイン電流に比例することを利用し、その電圧を突入電流検出用抵抗器１１４，１１５で分圧して監視することにより、電源入力と直列に接続された抵抗器によってサージ電流を監視する従来の方式で問題であった抵抗器の発熱を解消できる。そして、突入電流ＩＣを適切に抑制することができる。

なお、図１に記載した本発明の実施例において、突入電流抑制回路部の動作の基準点を平滑コンデンサ１０３の正極側にとった構成を示したが、これに限られるものではなく、図６に示すように、基準点をスイッチング部と共通にすることも可能である。この場合、突入電流抑制用抵抗器１１３の一端と、スイッチとして用いるＦＥＴ１１２のソース、基準電圧１１７の負極、比較器１１６のグランド端子は、平滑コンデンサ１０２の出力の負極側に接続する。

〔第２ 実施形態〕
図３は、本発明のもう一つの実施例を示した構成図である。図３は、本発明を直流の電源入力に適用した場合の実施例である。直流の電源入力に最適となるよう構成している。交流の電源入力における実施例である図１との違いは、電源入力がＤＣ入力３００であり整流ダイオード１０２がないこと、突入電流抑制回路部３１０の監視回路３１１の構成要素である基準電圧が、図１の場合は基準電圧１１７が１個であるのに対し、図３の場合は、基準電圧３１８、基準電圧３１９の２個が存在し、マルチプレクサ３１７で切り替えて比較器３１６に入力されること、マルチプレクサ３１７の選択信号は、比較器３１６の出力をタイマー３４０で遅らせた信号であること、である。

電源入力が交流である場合と比べ、直流の場合は、電源稼働中に再突入電流またはサージ電流を検出した場合に、ＦＥＴ３１２がオフの状態になり再突入電流またはサージ電流への抑制が働いた後、ＦＥＴ３１２が元のオンの状態に戻りにくくなるという違いがある。以下、その理由を述べる。

図１の場合で、ＡＣ入力１００にサージ電圧が加わった結果（２０１−３）、電流の抑制が働き、ＦＥＴ１１２がオフになったとする。その後、サージ電流が収束した状態でＦＥＴ１１２が再びオンの状態になる。ＡＣ入力１００は交流であることから、整流用ダイオード１０２の入力電位よりも平滑コンデンサ１０３の正極の電位の方が高くなる期間２０２−１が生じる。この期間は、整流ダイオードが逆バイアスされるため、ＡＣ入力１００の電力供給に基づく電流は、抵抗器１１３には流れない。よってこの期間の抵抗器１１３の両端の電圧は通常動作時は０Ｖである。
この期間にサージ電流が流れた場合の動作を説明する。抵抗器１１３にサージ電流が流れる場合は、サージ電流にのみ基づく電圧が発生する。この場合、抵抗器１１４、１１５による突入電流検出用電圧も、突入電流ＩＣのみによって抵抗器１１３の両端に生じた電圧を分圧した値となる。
ＦＥＴ１１２のオンオフの状態は、そのサージ電流検出用電圧と基準電圧１１７が比較器１１６で比較されて決定される。そのため、突入電流抑制用の抵抗器１１３の両端電圧はゼロとなり基準電圧を下回るため、比較器１１６はＨレベルを出力してＦＥＴ１１２は再びオンする。

一方、図３の場合も同様に、サージ電流を検出してＦＥＴ３１２がオフになった状態であるとする。図１のＡＣ入力の場合との違いは、整流ダイオード１０２がなく、フィルタ３０１を介して常に直流電圧が供給されている点である。そのため、ＤＣ入力の場合は、ＡＣ入力の場合のように、定期的に電流が流れない期間が発生しない。したがって、電流制限用の抵抗器３１３には常にトランスの二次側の負荷に応じた大きさの電流がＤＣ入力３００からフィルタ３０１を介して流れる。この場合の、突入電流抑制用の抵抗器３１３の両端には、二次側の負荷に応じた電流に基づく電圧が発生し、サージ電流が流れる場合には、その二次側の負荷に応じた電流に基づく電圧にサージ電流に基づく電圧を加えた電圧が発生する。
したがって、抵抗器３１４、３１５の分圧による突入電流検出用電圧は、図１の電源入力が交流である場合に対し、二次側の負荷に応じた電流に基づく電圧の分だけ大きくなる。そのため、電源入力が交流である場合と比べ、突入電流検出用電圧が比較器の基準電圧を下回りにくくなることから、ＦＥＴ３１２が元のオンに戻りにくくなる。

この問題を解消するために、図３は、ＦＥＴ３１２をオフの状態にするために使用する基準電圧３１８と、ＦＥＴ３１２をオンの状態にするために使用する基準電圧３１９の２個を設け、２個の基準電圧を切り替えて比較器３１６に入力するためのマルチプレクサ３１７を設け、マルチプレクサ３１７の選択信号として、比較器３１６の出力をタイマー３４０で遅らせた信号とするよう構成している。マルチプレクサ３１７は、比較器３１６の出力がＨレベルの場合に基準電圧３１８を選択し、比較器３１６の出力がＬレベルの場合に基準電圧３１９を選択する。
なお、タイマー３４０は、比較器３１６の出力がＬからＨに遷移する時はほぼ遅延なく出力し、比較器３１６の出力がＨからＬに遷移する時は、一定時間遅延させるように設定する。比較器３１６の出力がＨからＬに遷移する時は、入力の過電流を検出した場合である。タイマー３４０による遅延時間なしに基準電圧を切替えた場合には、比較器３１６の出力がチャタリングしてＦＥＴ３１２が故障する可能性がある。したがって、タイマー３４０の遅延時間は、チャタリングを防止するために必要十分な長さに設定する。
一方で、タイマー３４０の遅延時間が長くなると、前記の通り突入電流制限抵抗器Ｒ３１３の電圧降下によりＣ３０３の充電電圧が低下する。充電電圧の低下による出力低下やスイッチング動作の停止を防止するためには、タイマー３４０の遅延時間を、電源装置の保持時間を上限として設定すればよい。なお、一般的なスイッチング電源の保持時間は１０ｍｓｅｃ以上確保されている。

動作について、図３および図４を用いて説明する。
ＦＥＴ３１２をオンにするために使用する基準電圧３１９は、ＦＥＴ３１２をオフにするために使用する基準電圧３１８よりも、大きい電圧である。
通常の動作状態では、比較器３１６がＨレベルであるため、マルチプレクサ３１７は、基準電圧３１８を選択している。突入電流ＩＣが検出され、抵抗器３１４、３１５の分圧による突入電流検出用電圧が基準電圧３１８を超えると、比較器３１６はＬレベル４０９−２、４０９−３を出力する。そして、ＦＥＴ３１２のゲートにはＬレベルが入力されＦＥＴ３１２はオフされる。比較器３１６の出力のＬレベルは、タイマー３４０により遅延してマルチプレクサ３１７に入力され、マルチプレクサ３１７は、ＦＥＴ３１２をオンにするために使用する基準電圧３１９を選択する。突入電流ＩＣが収束し始めて突入電流検出用電圧が低下し、基準電圧３１９を下回ると、比較器３１６はＨレベルを出力する。そして、ＦＥＴ３１２のゲートにはＨレベルが入力されＦＥＴ３１２はオンの状態になる。
なお、基準電圧をマルチプレクサで切替える上記方法以外にも、抵抗器Ｒ３１４とＲ３１５の値をＦＥＴ等のスイッチで切替えることによっても実現できる。

以上のように、ＦＥＴ３１２はオフからオンの状態に戻る。基準電圧３１８より、基準電圧３１９を大きい値に設定してあることから、基準電圧を切り替えない場合と比べて、突入電流検出用電圧は速く基準電圧を下回るためＦＥＴ３１２は速くオンの状態に戻る。

なお、突入電流抑制用の抵抗器３１３の値Ｒ１[Ω]は、以下の式（４）が成り立つように設定する。
Ｒ１ ≧ √２ × Ｖｉｎ ÷ Ｉｐｍａｘ 式（４）
Ｖｉｎ：ＤＣ入力３００の電圧値[Ｖ]
Ｉｐｍａｘ：突入電流ＩＣの許容値[Ａ]

また、突入電流ＩＣが流れた場合にのみ突入電流抑制回路部３１０によって電流の抑制が働き、突入電流ＩＣが流れない通常の動作状態では突入電流抑制回路部３１０によって電流の抑制が働かないようにするため、突入電流検出用の抵抗器３１４、３１５の値Ｒ２０[Ω]、Ｒ２１[Ω]を、次の式（５）が成立するように設定する。
１／｛１／ＲＯＮ＋１／Ｒ１＋（１／（Ｒ２０＋１Ｒ２１）｝×Ｉｐｏｐ×｛Ｒ２１／（Ｒ２０＋Ｒ２１）｝ ＜ Ｖｒｅｆ１ 式（５）
ＲＯＮ：ＦＥＴ３１２のオン抵抗[Ω]
Ｉｐｏｐ：電源の通常時の動作状態（突入電流ＩＣを検出していない状態）における入力電流のピーク値[Ａ]
Ｖｒｅｆ１：ＦＥＴ３１２をオフの状態にするために使用する基準電圧３１８の値[Ｖ]
ただし、抵抗器Ｒ２０、Ｒ２１は、突入電流抑制用の抵抗値Ｒ１やオン抵抗ＲＯＮよりも十分に大きい値をとるため、簡略化した次の式（５−１）が成立するように設定しても良い。
１／（１／ＲＯＮ＋１／Ｒ１）×Ｉｐｏｐ×｛Ｒ２１／（Ｒ２０＋Ｒ２１）｝ ＜ Ｖｒｅｆ１ 式（５−１）

また、ＦＥＴ３１２が破壊されないようにするため、突入電流検出用の抵抗器３１４、３１５の値Ｒ２０[Ω]、Ｒ２１[Ω]は、次の式（６）が成立するように設定する。
１／｛１／ＲＯＮ＋１／Ｒ１＋１／（Ｒ２０＋Ｒ２１）｝×Ｉｄａｂｓ×｛Ｒ２１／（Ｒ２０＋Ｒ２１）｝ ＞ Ｖｒｅｆ１ 式（６）
Ｉｄａｂｓ：ＦＥＴ３１２のＳＯＡにより許容できる順方向ドレイン電流の最大値[Ａ]
ただし、Ｒ２０、Ｒ２１は、突入電流抑制用の抵抗値Ｒ１やオン抵抗ＲＯＮよりも十分に大きい値をとるため、簡略化した次の式（６−１）が成立するように設定しても良い。
１／（１／ＲＯＮ＋１／Ｒ１）×Ｉｄａｂｓ×｛Ｒ２１／（Ｒ２０＋Ｒ２１）｝ ＞ Ｖｒｅｆ１ 式（６−１）

更に、突入電流検出回路が突入電流ＩＣを検出してＦＥＴ３１２がオフしてから突入電流ＩＣが収束した後は、ＦＥＴ３１２をオンに戻すことができるようにするため、突入電流検出用の抵抗器３１４、３１５の値Ｒ２０[Ω]、Ｒ２１[Ω]を、次の式（５）が成立するように設定する。
１／｛１／Ｒ１＋１／（Ｒ２０＋Ｒ２１）｝×Ｉｐｏｐ×｛Ｒ２１／（Ｒ２０＋Ｒ２１）｝ ＜ Ｖｒｅｆ２ 式（７）
Ｖｒｅｆ２：ＦＥＴ３１２をオンにするために使用する基準電圧３１９の値[Ｖ]
ただし、Ｒ２０、Ｒ２１は、突入電流抑制用の抵抗値Ｒ１やオン抵抗ＲＯＮよりも十分に大きい値をとるため、簡略化した次の式（７−１）が成立するように設定しても良い。
Ｒ１×Ｉｐｏｐ×｛Ｒ２１／（Ｒ２０＋Ｒ２１）｝ ＜ Ｖｒｅｆ２ 式（７−１）

〔第３ 実施形態〕
図５は、本発明のもう一つの実施例を示した構成図である。図１の実施例との違いは、比較器１１６に代えてバイポーラトランジスタ５１６を使用してこと、基準電圧１１７を使用しないことである。なお、基準電圧１１７の代わりとなる電圧は、バイポーラトランジスタ５１６のベース−エミッタ間電圧Ｖｂｅとなる。

バイポーラトランジスタ５１６は、突入電流ＩＣを検出した場合にＦＥＴ５１２をオフの状態に、突入電流ＩＣを検出しない場合はＦＥＴ５１２をオンの状態にするために使用する。
バイポーラトランジスタ５１６のベースには、抵抗器５１４、５１５による突入電流検出電圧が接続される。補助電源部５３０の出力は、負荷抵抗５１８を介してバイポーラトランジスタ５１６のコレクタに接続され、そのコレクタはＦＥＴ５１２のゲートに接続される。バイポーラトランジスタ５１６のエミッタは、基準電位である平滑コンデンサ５０３の正極に接続される。

次に動作について説明する。ＡＣ電源５００起動直後は、図１の実施例の場合と同様、補助電源部５３０の出力は０Ｖである。そのため、バイポーラトランジスタ５１６のコレクタの電位も０Ｖである。よってＦＥＴ５１２のゲートには０Ｖが入力ため、ＦＥＴ５１２はオフになる。したがって、平滑コンデンサ５０３の充電に伴う突入電流は、突入電流抑制用の抵抗器５１３に流れる。平滑コンデンサ５０３が十分に充電された後、スイッチング部５２０により、スイッチング制御が開始される。そして、補助電源部５３０から電圧が供給される。このとき、突入電流抑制用の抵抗器５１３に電流は流れないため、その両端の電圧は０Ｖとなる。よって、抵抗器５１４、５１５の分圧による突入電流検出用電圧は０Ｖとなる。そのため、バイポーラトランジスタ５１６はオフとなる。よって、補助電源部５３０の出力電圧が、抵抗器５１６を介してＦＥＴ５１２のゲートに印加される。したがって、ＦＥＴ５１２はオンとなり、突入電流ＩＣを検出していない通常時の動作状態となる。

再突入電流またはサージ電流が、ＦＥＴ５１２のドレインに流れた場合、抵抗器５１４、５１５の分圧による突入電流検出用電圧は上昇する。その突入電流検出用電圧がバイポーラトランジスタ５１６のＶｂｅを超えてバイポーラトランジスタ５１６がオンになった場合、コレクタの電位は下がり、ＦＥＴ５１２はオフの状態になる。サージ電流は、突入電流抑制用の抵抗器５１３を流れる。再突入電流またはサージ電流が流れ終ったあとは、突入電流抑制用の抵抗器５１３の電圧は下がるため、抵抗器５１４、５１５による突入電流検出用電圧も下がり、バイポーラトランジスタ５１６はオフになる。そのため、ＦＥＴ５１２のゲート電圧は上昇する。したがって、ＦＥＴ５１２はオンとなり、通常時の動作状態となる。

突入電流抑制用の抵抗器５１３の値の決め方は、図１の実施例の場合と同じである。
また、過電流が流れた場合にのみ突入電流抑制回路部５１０が働き、過電流が流れない通常の動作状態では突入電流抑制回路部５１０が働かないようにするため、突入電流検出用の抵抗器５１４、５１５の値Ｒ２０[Ω]、Ｒ２１[Ω]を、次の式（８）が成立するように設定する。
１／｛１／ＲＯＮ＋１／Ｒ１＋１／（Ｒ２０＋Ｒ２１）｝×Ｉｐｏｐ×｛Ｒ２１／（Ｒ２０＋Ｒ２１）｝ ＜ Ｖｂｅ 式（８）
ＲＯＮ：ＦＥＴ５１２のオン抵抗[Ω]
Ｉｐｏｐ：電源の通常時の動作状態（突入電流ＩＣを検出していない状態）における入力電流のピーク値[Ａ]
Ｖｂｅ：バイポーラトランジスタ５１６のコレクタの電位をＦＥＴ５１２のゲート電圧閾値とした場合の、バイポーラトランジスタ５１６のベース−エミッタ間電圧[Ｖ]
ただし、Ｒ２０、Ｒ２１は、突入電流抑制用の抵抗値Ｒ１やオン抵抗ＲＯＮよりも十分に大きい値をとるため、簡略化した次の式（８−１）が成立するように設定しても良い。
１／（１／ＲＯＮ＋１／Ｒ１）×Ｉｐｏｐ×｛Ｒ２１／（Ｒ２０＋Ｒ２１）｝ ＜ Ｖｂｅ 式（８−１）

また、ＦＥＴ５１２が破壊されないようにするため、突入電流検出用の抵抗器５１４、５１５の値Ｒ２０[Ω]、Ｒ２１[Ω]は、次の式（９）が成立するように設定する。
１／｛１／ＲＯＮ＋１／Ｒ１＋１／（Ｒ２０＋Ｒ２１）｝×Ｉｄａｂｓ×｛Ｒ２１／（Ｒ２０＋Ｒ２１）｝ ＞ Ｖｂｅ 式（９）
Ｉｄａｂｓ：ＦＥＴ５１２のＳＯＡにより許容できる順方向ドレイン電流の最大値[Ａ]
ただし、Ｒ２０、Ｒ２１は、突入電流抑制用の抵抗値Ｒ１やオン抵抗ＲＯＮよりも十分に大きい値をとるため、簡略化した次の式（９−１）が成立するように設定しても良い。
１／（１／ＲＯＮ＋１／Ｒ１）×Ｉｄａｂｓ×｛Ｒ２１／（Ｒ２０＋Ｒ２１）｝ ＞ Ｖｂｅ 式（９−１）

図５に示した実施例は、図１に示した実施例と比較して部品点数が少なく、また、安価な部品で構成できるため、サイズ、コストの面でメリットがある。

なお、本発明の実施形態は上記した例に限られず、特許請求の範囲を逸脱しない範囲で他の変形が可能である。

１００ ＡＣ入力
１０２ 整流用ブリッジダイオード
１０３ 平滑コンデンサ
１０４ トランスの入力巻線
１１０ 突入電流抑制回路部
１１１ 監視回路
１１２ スイッチ用ＦＥＴ
１１３ 突入電流抑制用抵抗器
１１４、１１５ 突入電流検出用抵抗器
１１６ 比較器
１１７ 基準電圧
１２０ スイッチング部
１３０ 補助電源部
３１７ マルチプレクサ
３１８ ＦＥＴのオン判定に用いる基準電圧
３１９ ＦＥＴのオフ判定に用いる基準電圧
３４０ タイマー
５１６ バイポーラトランジスタ
５１８ 負荷抵抗器

Claims (9)

1. 入力電圧の変動を平滑するために設けられる平滑コンデンサと、
   前記入力電圧と前記平滑コンデンサとの間に接続され、突入電流を制限するための電流制限抵抗と、
   前記電流制限抵抗に並列にドレインとソースを接続したＦＥＴと、
   前記ＦＥＴのソースを基準とした補助電源と、
   前記ＦＥＴのドレインとソースの間の電圧を測定する測定部と、
   前記補助電源から電力を供給されて前記測定部の出力電圧を監視する監視回路と、を備え、
   前記監視回路は、前記測定部の出力電圧が前記監視回路の有する第一の基準電圧値を超えた場合に前記ＦＥＴをオフさせ、前記測定部の出力電圧が前記監視回路の有する第二の基準電圧値を下回った場合に前記ＦＥＴをオンさせるように構成された突入電流抑制回路を備えることを特徴とする、電源装置。
2. 前記第一の基準電圧値と前記第二の基準電圧値は、同一の値であることを特徴とする、請求項１に記載の電源装置。
3. 前記電源装置は、前記入力電圧に基づいた電力が入力巻線に供給されるトランスと、前記トランスの入力巻線へ供給される前記電力をスイッチング制御するスイッチング部を備え、
   前記スイッチング部は、前記平滑コンデンサの電圧値を所定の電圧値と比較することにより監視する監視部を備え、
   前記平滑コンデンサが充電されることによりこの平滑コンデンサの電圧値が前記所定の電圧を超えた後、前記スイッチング部による前記スイッチング制御が開始されることを特徴とする、請求項１または２に記載の電源装置。
4. 前記補助電源部は、前記トランスの補助巻線により電力が供給されることを特徴とする、請求項１乃至３に記載の電源装置。
5. 前記測定部は、抵抗器を用いた分圧回路であることを特徴とする、請求項１乃至４に記載の電源装置。
6. 前記抵抗器は、第１および第２の抵抗器により構成され、
   前記第１および第２の抵抗器の抵抗値は、
   それぞれ前記ＦＥＴがオンの場合のソースとドレインの間の第１の抵抗値と、前記電流制限抵抗の抵抗値に基づいて定まる第２の抵抗値とに、前記電源の定常状態における入力電流のピーク値を乗じて得た電圧値に基づき、前記第１および第２の抵抗器により分圧された電圧値が前記所定の基準値を下回ることを条件に定められることを特徴とする、請求項５に記載の電源装置。
7. 前記抵抗器は、第１および第２の抵抗器により構成され、
   前記第１および第２の抵抗器の抵抗値は、
   それぞれ前記ＦＥＴがオンの場合のソースとドレインの間の第１の抵抗値と、前記電流制限抵抗の抵抗値に基づいて定まる第２の抵抗値とに、前記ＦＥＴの許容できるドレイン電流の最大値を乗じて得た電圧値に基づき、前記第１および第２の抵抗器により分圧された電圧値が、前記所定の基準値を上回ることを条件に定められることを特徴とする、請求項５に記載の電源装置。
8. 前記ＦＥＴのドレインとソースの間の電圧を監視する監視回路は、バイポーラトランジスタにより構成され、
   前記第一の基準電圧値と前記第二の基準電圧値は共に前記バイポーラトランジスタのベース−エミッタ間電圧に基づくことを特徴とした、請求項１乃至７に記載の電源装置。
9. 前記監視回路はタイマーを備え、
   前記測定部の出力電圧が前記監視回路の有する前記第一の基準電圧値を超えた場合に前記ＦＥＴをオフさせた後、前記タイマーが計数を開始し、
   前記タイマーが所定の時間を計数して終了するまで間、前記第二の基準電圧値は前記第一の基準電圧値と同一の値が選択され、
   前記タイマーが前記所定の時間を計数して終了した後は、前記第二の基準電圧値は元の値が選択され、
   前記第一の基準電圧値は、前記第二の基準電圧値よりも小さいことを特徴とする、請求項１、３乃至８に記載の電源装置。

Images