JP2019054652A - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP2019054652A JP2019054652A JP2017177522A JP2017177522A JP2019054652A JP 2019054652 A JP2019054652 A JP 2019054652A JP 2017177522 A JP2017177522 A JP 2017177522A JP 2017177522 A JP2017177522 A JP 2017177522A JP 2019054652 A JP2019054652 A JP 2019054652A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- voltage
- power supply
- resistor
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【解決手段】入力電圧の変動を平滑するために設けられる平滑コンデンサ103と、入力電圧と平滑コンデンサとの間に接続され、突入電流を制限するための電流制限抵抗113と、電流制限抵抗に並列にドレインとソースを接続したFET112と、FETのソースを基準とした補助電源130と、FETのドレインとソースの間の電圧を測定する測定部と、補助電源から電力を供給されて測定部の出力電圧を監視する監視回路111と、を備える。監視回路は、測定部の出力電圧が監視回路の有する第一の基準電圧値を超えた場合にFETをオフさせ、測定部の出力電圧が監視回路の有する第二の基準電圧値を下回った場合にFETをオンさせるように構成された突入電流抑制回路110を備える。
【選択図】図1
Description
なお、本回路では再突入電流を抑制できない。
ところで、雷等の影響により発生する突発的な異常高電圧であるサージ電圧に起因して生じる大電流をここでは突入電流や再突入電流と区別してサージ電流という。特許文献2の図1に開示されたスイッチング電源は、このサージ電流を抑制することができない。電源稼働時はFET Q2がオンだからである。
電源装置には、これら再突入電流やサージ電流を抑制することも要求される場合もある。
さらに、FETQ2が入力電流経路の一部を構成しているため、サージ電流の流入に対する耐性が弱いという問題がある。しかしながら、特許文献2にはサージ電流からFETを保護する手段が示唆も開示もされていない。
一方、特許文献3の図3に開示されたスイッチング電源は、FETが入力電流経路の一部を構成しているため、サージ電流の流入に対する耐性が弱いという問題がある。しかしながら、特許文献3にはサージ電流からFETを保護する手段が示唆も開示もされていない。
また、本発明は、上記問題を解決するためになされたものであり、平滑コンデンサと突入電流抑制用の抵抗器を直列に接続することに起因するスイッチングFETへの過大電圧が発生しない突入電流抑制回路を搭載することにより、部品の損傷を回避することができる電源装置を提供することを目的とする。
前記入力電圧と前記平滑コンデンサとの間に接続され、突入電流を制限するための電流制限抵抗と、
前記電流制限抵抗に並列にドレインとソースを接続したFETと、
前記FETのソースを基準とした補助電源と、
前記FETのドレインとソースの間の電圧を測定する測定部と、
前記補助電源から電力を供給されて前記測定部の出力電圧を監視する監視回路と、を備え、
前記監視回路は、前記測定部の出力電圧が前記監視回路の有する第一の基準電圧値を超えた場合に前記FETをオフさせ、前記測定部の出力電圧が前記監視回路の有する第二の基準電圧値を下回った場合に前記FETをオンさせるように構成された突入電流抑制回路を備えることを特徴とする。
前記スイッチング部は、前記平滑コンデンサの電圧値を所定の電圧値と比較することにより監視する監視部を備え、
前記平滑コンデンサが充電されることによりこの平滑コンデンサの電圧値が前記所定の電圧を超えた後、前記スイッチング部による前記スイッチング制御が開始されることを特徴とする。
前記第1および第2の抵抗器の抵抗値は、
それぞれ前記FETがオンの場合のソースとドレインの間の第1の抵抗値と、前記電流制限抵抗の抵抗値に基づいて定まる第2の抵抗値とに、前記電源の定常状態における入力電流のピーク値を乗じて得た電圧値に基づき、前記第1および第2の抵抗器により分圧された電圧値が前記所定の基準値を下回ることを条件に定められることを特徴とする。
前記第1および第2の抵抗器の抵抗値は、
それぞれ前記FETがオンの場合のソースとドレインの間の第1の抵抗値と、前記電流制限抵抗の抵抗値に基づいて定まる第2の抵抗値とに、前記FETの許容できるドレイン電流の最大値を乗じて得た電圧値に基づき、前記第1および第2の抵抗器により分圧された電圧値が、前記所定の基準値を上回ることを条件に定められることを特徴とする。
前記第一の基準電圧値と前記第二の基準電圧値は共に前記バイポーラトランジスタのベース−エミッタ間電圧に基づくことを特徴とする。
前記測定部の出力電圧が前記監視回路の有する前記第一の基準電圧値を超えた場合に前記FETをオフさせた後、前記タイマーが計数を開始し、
前記タイマーが所定の時間を計数して終了するまで間、前記第二の基準電圧値は前記第一の基準電圧値と同一の値が選択され、
前記タイマーが前記所定の時間を計数して終了した後は、前記第二の基準電圧値は元の値が選択され、
前記第一の基準電圧値は、前記第二の基準電圧値よりも小さいことを特徴とする。
図1は本発明の一実施例を示した構成図である。図1は、本発明を適用したスイッチング電源を示す。AC入力100、フィルタ101、整流ダイオード102、平滑コンデンサ103、トランスの入力巻線104、突入電流抑制回路部110、スイッチング部120、補助電源部130で構成されている。
AC入力100は、外部入力される商用の交流電源である。フィルタ101は、スイッチングにより発生するノイズを除去する。整流ダイオード102は、入力された交流電圧を全波整流する。AC入力100はフィルタ101へ接続されており、フィルタ101は整流ダイオード102の入力へ接続されている。
なお、突入電流抑制用の抵抗器113の値R1[Ω]は、以下の式(1)が成り立つように設定する。
R1 ≧ √2 × Vin ÷ Ipmax 式(1)
Vin:AC入力100の電圧の実効値[V]
Ipmax:突入電流ICの許容値[A]
なお、突入電流抑制用の抵抗器113には、サーミスタを用いても良い。
監視回路111は、抵抗器114および115、比較器116、基準電圧117で構成されている。抵抗器114および115は、突入電流検出用の抵抗器である。抵抗器114および115は直列に接続され、FET112のソースとドレインに接続されている。抵抗器114および115の分圧電圧は、FET112のソースとドレインの間の電圧を常時監視して電流の増加を検出するために用いる突入電流検出用電圧である。FET112のドレインの電流が増加すると、ソースとドレインの間の電圧は、オン抵抗があることにより上昇する。次に基準電圧117は、突入電流ICの検出を判定するための基準である。突入電流検出用電圧が基準電圧117を超えた場合は、突入電流ICが検出されたと判断される。比較器116は、突入電流検出用電圧と基準電圧117を比較する。比較器116の出力は、FET112のゲートに接続されている。比較器116は、突入電流検出用電圧が基準電圧117を超えた場合は、Lレベルを出力し、FET112はオフになる。一方、突入電流検出用電圧が低下し、基準電圧117を下回ると、比較器116はHレベルを出力し、FET112はオン状態になる。ここで、Lレベルとは、FETをスイッチとしてオフにすることができる十分低いゲート−ソース間の電圧のことをいう。Hレベルとは、FETをスイッチとしてオンにすることができる十分高いゲート−ソース間の電圧のことをいう。
突入電流抑制用抵抗器113の他端と、FET112のドレインは、整流ダイオード102の出力の正極側に接続される。
1/{1/RON+1/R1+1/(R20+R21)}×Ipop×{R21/(R20+R21)} < Vref 式(2)
RON:FET112のオン抵抗[Ω]
Ipop:電源の通常動作状態(突入電流ICが流れていない状態)における入力電流のピーク値[A]
Vref:基準電圧117の値[V]
ただし、R20、R21は、突入電流抑制用の抵抗値R1やオン抵抗RONよりも十分に大きい値をとるため、簡略化した次の式(2−1)が成立するように設定しても良い。
1/(1/RON+1/R1)×Ipop×{R21/(R20+R21)} < Vref 式(2−1)
1/{1/RON+1/R1+1/(R20+R21)}×Idabs×{R21/(R20+R21)} > Vref 式(3)
Idabs:FET112の安全動作領域(Safety Operating Area(SOA))により許容できる順方向ドレイン電流の最大値[A]
ただし、R20、R21は、突入電流抑制用の抵抗値R1やオン抵抗RONよりも十分に大きい値をとるため、簡略化した次の式(3−1)が成立するように設定しても良い。
1/(1/RON+1/R1)×Idabs×{R21/(R20+R21)} > Vref 式(3−1)
スイッチング制御IC121の制御信号は、スイッチング制御用FET122のゲートに接続されている。制御信号から出力するパルスによりFET122をオンオフさせてスイッチング制御を行うためである。
コンバータ制御IC121の電源は、整流ダイオード102により整流された後の電圧が供給される。電源投入直後から動作する必要があるからである。
また、コンバータ制御IC121は、平滑コンデンサ103の正極側に接続されている平滑コンデンサ電位監視部124に接続されている。平滑コンデンサ電位監視部124は、平滑コンデンサ103の正極の電位を監視して、平滑コンデンサ103が充電されたことを判定する。コンバータIC121は、平滑コンデンサ103が十分に充電されて突入電流が流れなくなった後、スイッチング制御するためのパルスである制御信号を出力する。
FET122のドレインはトランスの入力巻線104に接続され、ソースは抵抗器123を介して整流ダイオード102の出力の負極側および平滑コンデンサ103の負極側へ接続される。
なお、平滑コンデンサ103に突入電流が流れなくなった後にスイッチング制御が開始される方法は、平滑コンデンサ103の正極の電位を平滑コンデンサ電位監視部124で監視する方法の他に、一定時間を計数するタイマー機能(図示しない)を設けて、電源入力100が投入されてから平滑コンデンサ103の充電をするために必要な十分な時間が経過した後、コンバータ制御IC121が動作を開始してスイッチング制御が開始される方法であっても良い。また、上記タイマー機能は、例えばパワーオンリセット回路で実現しても良い。
なお、補助電源部130は、コンバータ制御ICに電源を供給するための巻線(図示しない)を利用して、チャージポンプ回路により構成しても良い。その他、平滑コンデンサ103の正極を基準として必要な電圧値を得られる方法であれば良い。
AC入力100の起動により交流電圧が入力される。入力された交流電圧は整流ダイオード102によって整流される。電源起動時は、平滑コンデンサ103には電荷が蓄えられていないため、その充電電圧204−1は0Vである。そのため、突入電流抑制用抵抗器113に突入電流203−1が流れる。
突入電流が流れると、平滑コンデンサ103が充電されるため、平滑コンデンサ103の充電電圧204−2は上昇する。平滑コンデンサ103の充電電圧204が平滑コンデンサ電位監視部124の検出電圧204−3を超えた時点から所定の時間の経過後、コンバータ制御IC121は動作を開始する。そして、スイッチング制御用FET122により、スイッチング制御が開始されるため、補助巻線131に電圧206−1が誘起される。それにより、比較器116に電源が供給される。比較器116に電源が供給された時点で、起動に伴う突入電流は収束しているため、FETはオンの状態となる(209−1)。
したがって、電源の起動後、補助巻線131に電圧206−1が誘起されるまでの間は、比較器116に電源が供給されない。この場合、比較器116の出力は、Lレベル209−4を出力するため、FET112はオフの状態である。そのため、突入電流は、突入電流抑制抵抗113に流れるため、突入電流を許容値以下に抑制することができる。
瞬停が発生した場合(201−1)のAC入力電圧は0Vとなる。しかし、スイッチング部120は、充電された平滑コンデンサ103からの電力の供給により、スイッチング制御は継続される(205−1)。すなわち、瞬停の期間中でも補助巻線131の電圧は誘起され続け(206−2)、補助電源部130は、比較器116への電源の供給を維持する。一方、瞬停の期間中はAC入力からは電力が供給されないため、FET112、突入電流抑制用抵抗器113、突入電流検出用の抵抗器114,115には電流が流れない。そのため、抵抗器114,115の分圧による突入電流検出用電圧は0Vとなる。突入電流検出用電圧は基準電圧117を下回るため、比較器116の出力、すなわちFET112のゲートにはHレベル209−1が入力される。よってFET112はオン状態である。
次に、瞬停が復帰してAC入力から電力が供給され始める(201−2)。このとき、平滑コンデンサ113の電圧は、瞬停期間中の放電により電圧が低下している(204−4)。そのため、AC入力100からFET112のドレインを介して平滑コンデンサ113を充電するための再突入電流が流れる(207−1)。そのため、FET112のソース−ドレイン間に電圧が発生し、抵抗器114,115による突入電流検出用電圧が上昇する(208−1)。この場合、突入電流検出用電圧が基準電圧117を超えるため、比較器116はLレベルを出力する。よって、FET112のゲートにはLレベルが入力され(209−2)、FET112はオフの状態になる。したがって、再突入電流(203−2)は、突入電流抑制用の抵抗器113を流れる。すなわち、再突入電流は、抵抗器113によって抑制される。
なお、再突入電流が抵抗器113によって抑制された後、抵抗器114,115による突入電流検出用電圧は基準電圧117を下回るため、比較器116はHレベルを出力する。よって、FET112のゲートにはHレベルが入力され、FET112はオンに戻る。
図2の中で、AC入力100に加わったサージ電圧(201−3)を示す。サージ電圧は整流ダイオード102を介してFET112のドレインに加わるため、ドレインにサージ電流が流れる(207−2)。そのため、FET112のソース−ドレイン間に電圧が発生し、抵抗器114,115による突入電流検出用電圧が上昇する(208−2)。この場合、突入電流検出用電圧が基準電圧117を超えるため、比較器116はLレベルを出力する。よって、FET112のゲートにはLレベルが入力され(209−3)、FET112はオフの状態になる。したがって、サージ電流203−3は、突入電流抑制用の抵抗器113を流れる。すなわち、サージ電流は、抵抗器113によって抑制される。
FET112がオンからオフの状態に移行する瞬間は、今までFET112に流れていたサージ電流が、抵抗値がFET112のオン抵抗より大きい突入電流抑制用の抵抗器113を流れるようになるため、抵抗器114、115による突入電流検出用電圧が急激に上昇する。そして比較器116はさらにFET112のゲート電圧を低下させるように正帰還動作を行う。したがって、FET112を急速にオフの状態にすることができ、サージ電流からFET112を好適に保護することができる。
図3は、本発明のもう一つの実施例を示した構成図である。図3は、本発明を直流の電源入力に適用した場合の実施例である。直流の電源入力に最適となるよう構成している。交流の電源入力における実施例である図1との違いは、電源入力がDC入力300であり整流ダイオード102がないこと、突入電流抑制回路部310の監視回路311の構成要素である基準電圧が、図1の場合は基準電圧117が1個であるのに対し、図3の場合は、基準電圧318、基準電圧319の2個が存在し、マルチプレクサ317で切り替えて比較器316に入力されること、マルチプレクサ317の選択信号は、比較器316の出力をタイマー340で遅らせた信号であること、である。
この期間にサージ電流が流れた場合の動作を説明する。抵抗器113にサージ電流が流れる場合は、サージ電流にのみ基づく電圧が発生する。この場合、抵抗器114、115による突入電流検出用電圧も、突入電流ICのみによって抵抗器113の両端に生じた電圧を分圧した値となる。
FET112のオンオフの状態は、そのサージ電流検出用電圧と基準電圧117が比較器116で比較されて決定される。そのため、突入電流抑制用の抵抗器113の両端電圧はゼロとなり基準電圧を下回るため、比較器116はHレベルを出力してFET112は再びオンする。
したがって、抵抗器314、315の分圧による突入電流検出用電圧は、図1の電源入力が交流である場合に対し、二次側の負荷に応じた電流に基づく電圧の分だけ大きくなる。そのため、電源入力が交流である場合と比べ、突入電流検出用電圧が比較器の基準電圧を下回りにくくなることから、FET312が元のオンに戻りにくくなる。
なお、タイマー340は、比較器316の出力がLからHに遷移する時はほぼ遅延なく出力し、比較器316の出力がHからLに遷移する時は、一定時間遅延させるように設定する。比較器316の出力がHからLに遷移する時は、入力の過電流を検出した場合である。タイマー340による遅延時間なしに基準電圧を切替えた場合には、比較器316の出力がチャタリングしてFET312が故障する可能性がある。したがって、タイマー340の遅延時間は、チャタリングを防止するために必要十分な長さに設定する。
一方で、タイマー340の遅延時間が長くなると、前記の通り突入電流制限抵抗器R313の電圧降下によりC303の充電電圧が低下する。充電電圧の低下による出力低下やスイッチング動作の停止を防止するためには、タイマー340の遅延時間を、電源装置の保持時間を上限として設定すればよい。なお、一般的なスイッチング電源の保持時間は10msec以上確保されている。
FET312をオンにするために使用する基準電圧319は、FET312をオフにするために使用する基準電圧318よりも、大きい電圧である。
通常の動作状態では、比較器316がHレベルであるため、マルチプレクサ317は、基準電圧318を選択している。突入電流ICが検出され、抵抗器314、315の分圧による突入電流検出用電圧が基準電圧318を超えると、比較器316はLレベル409−2、409−3を出力する。そして、FET312のゲートにはLレベルが入力されFET312はオフされる。比較器316の出力のLレベルは、タイマー340により遅延してマルチプレクサ317に入力され、マルチプレクサ317は、FET312をオンにするために使用する基準電圧319を選択する。突入電流ICが収束し始めて突入電流検出用電圧が低下し、基準電圧319を下回ると、比較器316はHレベルを出力する。そして、FET312のゲートにはHレベルが入力されFET312はオンの状態になる。
なお、基準電圧をマルチプレクサで切替える上記方法以外にも、抵抗器R314とR315の値をFET等のスイッチで切替えることによっても実現できる。
R1 ≧ √2 × Vin ÷ Ipmax 式(4)
Vin:DC入力300の電圧値[V]
Ipmax:突入電流ICの許容値[A]
1/{1/RON+1/R1+(1/(R20+1R21)}×Ipop×{R21/(R20+R21)} < Vref1 式(5)
RON:FET312のオン抵抗[Ω]
Ipop:電源の通常時の動作状態(突入電流ICを検出していない状態)における入力電流のピーク値[A]
Vref1:FET312をオフの状態にするために使用する基準電圧318の値[V]
ただし、抵抗器R20、R21は、突入電流抑制用の抵抗値R1やオン抵抗RONよりも十分に大きい値をとるため、簡略化した次の式(5−1)が成立するように設定しても良い。
1/(1/RON+1/R1)×Ipop×{R21/(R20+R21)} < Vref1 式(5−1)
1/{1/RON+1/R1+1/(R20+R21)}×Idabs×{R21/(R20+R21)} > Vref1 式(6)
Idabs:FET312のSOAにより許容できる順方向ドレイン電流の最大値[A]
ただし、R20、R21は、突入電流抑制用の抵抗値R1やオン抵抗RONよりも十分に大きい値をとるため、簡略化した次の式(6−1)が成立するように設定しても良い。
1/(1/RON+1/R1)×Idabs×{R21/(R20+R21)} > Vref1 式(6−1)
1/{1/R1+1/(R20+R21)}×Ipop×{R21/(R20+R21)} < Vref2 式(7)
Vref2:FET312をオンにするために使用する基準電圧319の値[V]
ただし、R20、R21は、突入電流抑制用の抵抗値R1やオン抵抗RONよりも十分に大きい値をとるため、簡略化した次の式(7−1)が成立するように設定しても良い。
R1×Ipop×{R21/(R20+R21)} < Vref2 式(7−1)
図5は、本発明のもう一つの実施例を示した構成図である。図1の実施例との違いは、比較器116に代えてバイポーラトランジスタ516を使用してこと、基準電圧117を使用しないことである。なお、基準電圧117の代わりとなる電圧は、バイポーラトランジスタ516のベース−エミッタ間電圧Vbeとなる。
バイポーラトランジスタ516のベースには、抵抗器514、515による突入電流検出電圧が接続される。補助電源部530の出力は、負荷抵抗518を介してバイポーラトランジスタ516のコレクタに接続され、そのコレクタはFET512のゲートに接続される。バイポーラトランジスタ516のエミッタは、基準電位である平滑コンデンサ503の正極に接続される。
また、過電流が流れた場合にのみ突入電流抑制回路部510が働き、過電流が流れない通常の動作状態では突入電流抑制回路部510が働かないようにするため、突入電流検出用の抵抗器514、515の値R20[Ω]、R21[Ω]を、次の式(8)が成立するように設定する。
1/{1/RON+1/R1+1/(R20+R21)}×Ipop×{R21/(R20+R21)} < Vbe 式(8)
RON:FET512のオン抵抗[Ω]
Ipop:電源の通常時の動作状態(突入電流ICを検出していない状態)における入力電流のピーク値[A]
Vbe:バイポーラトランジスタ516のコレクタの電位をFET512のゲート電圧閾値とした場合の、バイポーラトランジスタ516のベース−エミッタ間電圧[V]
ただし、R20、R21は、突入電流抑制用の抵抗値R1やオン抵抗RONよりも十分に大きい値をとるため、簡略化した次の式(8−1)が成立するように設定しても良い。
1/(1/RON+1/R1)×Ipop×{R21/(R20+R21)} < Vbe 式(8−1)
1/{1/RON+1/R1+1/(R20+R21)}×Idabs×{R21/(R20+R21)} > Vbe 式(9)
Idabs:FET512のSOAにより許容できる順方向ドレイン電流の最大値[A]
ただし、R20、R21は、突入電流抑制用の抵抗値R1やオン抵抗RONよりも十分に大きい値をとるため、簡略化した次の式(9−1)が成立するように設定しても良い。
1/(1/RON+1/R1)×Idabs×{R21/(R20+R21)} > Vbe 式(9−1)
102 整流用ブリッジダイオード
103 平滑コンデンサ
104 トランスの入力巻線
110 突入電流抑制回路部
111 監視回路
112 スイッチ用FET
113 突入電流抑制用抵抗器
114、115 突入電流検出用抵抗器
116 比較器
117 基準電圧
120 スイッチング部
130 補助電源部
317 マルチプレクサ
318 FETのオン判定に用いる基準電圧
319 FETのオフ判定に用いる基準電圧
340 タイマー
516 バイポーラトランジスタ
518 負荷抵抗器
Claims (9)
- 入力電圧の変動を平滑するために設けられる平滑コンデンサと、
前記入力電圧と前記平滑コンデンサとの間に接続され、突入電流を制限するための電流制限抵抗と、
前記電流制限抵抗に並列にドレインとソースを接続したFETと、
前記FETのソースを基準とした補助電源と、
前記FETのドレインとソースの間の電圧を測定する測定部と、
前記補助電源から電力を供給されて前記測定部の出力電圧を監視する監視回路と、を備え、
前記監視回路は、前記測定部の出力電圧が前記監視回路の有する第一の基準電圧値を超えた場合に前記FETをオフさせ、前記測定部の出力電圧が前記監視回路の有する第二の基準電圧値を下回った場合に前記FETをオンさせるように構成された突入電流抑制回路を備えることを特徴とする、電源装置。 - 前記第一の基準電圧値と前記第二の基準電圧値は、同一の値であることを特徴とする、請求項1に記載の電源装置。
- 前記電源装置は、前記入力電圧に基づいた電力が入力巻線に供給されるトランスと、前記トランスの入力巻線へ供給される前記電力をスイッチング制御するスイッチング部を備え、
前記スイッチング部は、前記平滑コンデンサの電圧値を所定の電圧値と比較することにより監視する監視部を備え、
前記平滑コンデンサが充電されることによりこの平滑コンデンサの電圧値が前記所定の電圧を超えた後、前記スイッチング部による前記スイッチング制御が開始されることを特徴とする、請求項1または2に記載の電源装置。 - 前記補助電源部は、前記トランスの補助巻線により電力が供給されることを特徴とする、請求項1乃至3に記載の電源装置。
- 前記測定部は、抵抗器を用いた分圧回路であることを特徴とする、請求項1乃至4に記載の電源装置。
- 前記抵抗器は、第1および第2の抵抗器により構成され、
前記第1および第2の抵抗器の抵抗値は、
それぞれ前記FETがオンの場合のソースとドレインの間の第1の抵抗値と、前記電流制限抵抗の抵抗値に基づいて定まる第2の抵抗値とに、前記電源の定常状態における入力電流のピーク値を乗じて得た電圧値に基づき、前記第1および第2の抵抗器により分圧された電圧値が前記所定の基準値を下回ることを条件に定められることを特徴とする、請求項5に記載の電源装置。 - 前記抵抗器は、第1および第2の抵抗器により構成され、
前記第1および第2の抵抗器の抵抗値は、
それぞれ前記FETがオンの場合のソースとドレインの間の第1の抵抗値と、前記電流制限抵抗の抵抗値に基づいて定まる第2の抵抗値とに、前記FETの許容できるドレイン電流の最大値を乗じて得た電圧値に基づき、前記第1および第2の抵抗器により分圧された電圧値が、前記所定の基準値を上回ることを条件に定められることを特徴とする、請求項5に記載の電源装置。 - 前記FETのドレインとソースの間の電圧を監視する監視回路は、バイポーラトランジスタにより構成され、
前記第一の基準電圧値と前記第二の基準電圧値は共に前記バイポーラトランジスタのベース−エミッタ間電圧に基づくことを特徴とした、請求項1乃至7に記載の電源装置。 - 前記監視回路はタイマーを備え、
前記測定部の出力電圧が前記監視回路の有する前記第一の基準電圧値を超えた場合に前記FETをオフさせた後、前記タイマーが計数を開始し、
前記タイマーが所定の時間を計数して終了するまで間、前記第二の基準電圧値は前記第一の基準電圧値と同一の値が選択され、
前記タイマーが前記所定の時間を計数して終了した後は、前記第二の基準電圧値は元の値が選択され、
前記第一の基準電圧値は、前記第二の基準電圧値よりも小さいことを特徴とする、請求項1、3乃至8に記載の電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017177522A JP6952951B2 (ja) | 2017-09-15 | 2017-09-15 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017177522A JP6952951B2 (ja) | 2017-09-15 | 2017-09-15 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019054652A true JP2019054652A (ja) | 2019-04-04 |
JP6952951B2 JP6952951B2 (ja) | 2021-10-27 |
Family
ID=66015172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017177522A Active JP6952951B2 (ja) | 2017-09-15 | 2017-09-15 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6952951B2 (ja) |
-
2017
- 2017-09-15 JP JP2017177522A patent/JP6952951B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP6952951B2 (ja) | 2021-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2804278B1 (en) | Self-power circuit for protecting relay | |
WO2018042937A1 (ja) | スイッチング電源装置および半導体装置 | |
JP2009177990A (ja) | スイッチング電源装置及びこれを用いた電気機器 | |
JP7209502B2 (ja) | 照明用電源装置および過電流発生の抑制方法 | |
JP2011160517A (ja) | 過電流保護回路、及びスイッチング電源装置 | |
JP3401238B2 (ja) | ワールドワイド電源装置 | |
JP5126241B2 (ja) | 過電圧保護回路、及び過電圧保護方法 | |
KR100501694B1 (ko) | 스파크 방지기능을 구비한 전원공급장치 및 방법 | |
JP2014161195A (ja) | 直流電源装置 | |
JP2003259648A (ja) | 交流−直流変換装置 | |
JP6952951B2 (ja) | 電源装置 | |
JP2014050166A (ja) | 直流電源装置 | |
JP7396240B2 (ja) | 過電流保護回路 | |
JP2010004613A (ja) | 電源装置 | |
JP4851183B2 (ja) | 過電流検出機能を備えたコンデンサ入力型整流回路及びそれを用いたインバータ装置 | |
US6577485B2 (en) | Ultra-wide input range power supply for circuit protection devices | |
JP2020182344A (ja) | 電源装置 | |
JP6534206B2 (ja) | スイッチング電源 | |
JP2006296111A (ja) | 変圧器 | |
JPH0937461A (ja) | 電源装置 | |
JP2013223290A (ja) | 電源回路 | |
JP2010016962A (ja) | スイッチング電源装置 | |
JP6242004B2 (ja) | スイッチング電源装置 | |
JP2016152671A (ja) | 突入電流保護機能付電源装置 | |
JP2016134951A (ja) | 逆電流保護付きスイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210912 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6952951 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |