JP2019047460A - Controller design apparatus for acoustic signal, and program - Google Patents
Controller design apparatus for acoustic signal, and program Download PDFInfo
- Publication number
- JP2019047460A JP2019047460A JP2017172035A JP2017172035A JP2019047460A JP 2019047460 A JP2019047460 A JP 2019047460A JP 2017172035 A JP2017172035 A JP 2017172035A JP 2017172035 A JP2017172035 A JP 2017172035A JP 2019047460 A JP2019047460 A JP 2019047460A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- controller
- unit
- delay
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Obtaining Desirable Characteristics In Audible-Bandwidth Transducers (AREA)
- Circuit For Audible Band Transducer (AREA)
Abstract
Description
本発明は、音響信号用の制御器を設計する技術に関し、特に、制御対象内の制御点に、スピーカ再生により所望の音響信号を提示するための制御器を設計する制御器設計装置及びプログラムに関する。 The present invention relates to a technology for designing a controller for acoustic signals, and more particularly to a controller design apparatus and program for designing a controller for presenting a desired acoustic signal by speaker reproduction at a control point in a controlled object. .
従来、音響システムにおいて、ある制御位置に所望の音響信号を提示する方法が知られている。図２１は、音響システムの例を説明する概略図である。この音響システムは、音場である制御対象Ｇｐの逆システムＨinv、５台のスピーカ１０１−１〜１０１−５及び２台のマイクロホン１０２−１，１０２−２により構成される。 Conventionally, in an acoustic system, a method of presenting a desired acoustic signal at a control position is known. FIG. 21 is a schematic diagram illustrating an example of an acoustic system. This acoustic system is configured by an inverse system Hinv of a control target Gp which is a sound field, five speakers 101-1 to 101-5, and two microphones 102-1 and 102-2.
マイクロホン１０２−１，１０２−２の位置が制御位置であり、スピーカ１０１−１〜１０１−５は、２つの制御位置に所望の音響信号を提示するための音響信号を再生する音源である。マイクロホン１０２−１，１０２−２の位置を制御点といい、スピーカ１０１−１〜１０１−５を２次音源という。 The positions of the microphones 102-1 and 102-2 are control positions, and the speakers 101-1 to 101-5 are sound sources that reproduce acoustic signals for presenting desired acoustic signals at two control positions. The positions of the microphones 102-1 and 102-2 are referred to as control points, and the speakers 101-1 to 101-5 are referred to as secondary sound sources.
制御対象Ｇｐは、制御点に所望の音響信号を提示するための制御が行われる音場であり、２次音源から制御点までの音響伝達関数によってモデル化される。図２１の例では、制御対象Ｇｐの音響伝達関数は、制御点の数（２）×２次音源の数（５）の音響伝達関数行列として表される。制御対象Ｇｐは、２次音源を入力端、制御点を出力端とする状態空間モデルとして表されることもある。 The control target Gp is a sound field in which control for presenting a desired sound signal to the control point is performed, and is modeled by a sound transfer function from the secondary sound source to the control point. In the example of FIG. 21, the acoustic transfer function of the control object Gp is represented as an acoustic transfer function matrix of the number of control points (2) × the number of secondary sound sources (5). The control target Gp may be expressed as a state space model in which the secondary sound source is an input end and the control point is an output end.
状態空間モデルの一般形は、入力ベクトル（入力信号）をｕ、出力ベクトル（出力信号）をｙとして、以下の式にて表される。
図２２は、前記式（１）で表す状態空間モデルをブロック線図で表した図である。図２２において、Ａ，Ｂ，Ｃ，Ｄで表した各ブロックは、入力信号と係数行列との積演算が行われる乗算器であり、Ｚ-1で表したブロックは、１サンプル分の遅延（サンプルシフト）が行われる遅延器である。 FIG. 22 is a block diagram of the state space model represented by the equation (1). In FIG. 22, each block represented by A, B, C, and D is a multiplier to which a product operation of an input signal and a coefficient matrix is performed, and a block represented by Z −1 has a delay of one sample ( Sample delay) is performed.
また、このブロック線図には、Ｂで表したブロックの出力信号とＡで表したブロックの出力信号との加算演算が行われる加算器が含まれる。さらに、Ｃで表したブロックの出力信号とＤで表したブロックの出力信号との加算演算が行われる加算器が含まれる。 The block diagram also includes an adder for performing an addition operation of the output signal of the block represented by B and the output signal of the block represented by A. Furthermore, an adder is included in which an addition operation is performed between the output signal of the block represented by C and the output signal of the block represented by D.
図２１に戻って、制御点に所望の音響信号を提示するためには、制御対象Ｇｐの逆システムＨinvを適切に設計した上で、逆システムＨinvの入力端に所望の音響信号を入力すればよい。逆システムＨinvは、制御対象Ｇｐと逆の特性を持つシステムである。制御対象Ｇｐ及び逆システムＨinvを音響伝達関数行列及び状態空間モデルで記述する場合、その関係は以下の式にて表される。
図２３は、仮想音源から制御点に所望の音響信号を提示する音響システムの例を説明する概略図である。この音響システムは、２次音源とは別の位置にある音源であるスピーカ１０３から、所望の音響信号を再生することを模擬するシステムである。この音源を仮想音源という。仮想音源から制御点までの音響伝達関数及び状態空間モデルによってモデル化される音場を目標システムＧｔとする。
FIG. 23 is a schematic diagram illustrating an example of an acoustic system for presenting a desired acoustic signal from a virtual sound source to a control point. This sound system is a system that simulates reproduction of a desired sound signal from the
図２４は、目標システムＧｔの入力端に音響信号を入力する音響システムの例を説明する概略図である。図２４に示すように、制御対象Ｇｐの逆システムＨinvと目標システムＧｔとを直列に接続し、目標システムＧｔの入力端に音響信号を入力することにより、仮想音源からの音響信号の再生を模擬することができる。 FIG. 24 is a schematic diagram illustrating an example of an acoustic system that inputs an acoustic signal to the input end of the target system Gt. As shown in FIG. 24, the reverse system Hinv of the control object Gp and the target system Gt are connected in series, and an acoustic signal is inputted to the input end of the target system Gt to simulate reproduction of the acoustic signal from the virtual sound source. can do.
図２５は、制御器Ｈを備えた音響システムの例を説明する概略図である。図２５に示すように、この音響システムは、図２４に示した逆システムＨinvの特性と目標システムＧｔの特性とを合わせた制御器Ｈを備えている。この音響システムでは、制御器Ｈに対し、逆システムＨinv及び目標システムＧｔの両者の処理を行わせることが可能である。 FIG. 25 is a schematic diagram illustrating an example of an acoustic system provided with a controller H. As shown in FIG. 25, this acoustic system is provided with a controller H which combines the characteristics of the inverse system Hinv shown in FIG. 24 with the characteristics of the target system Gt. In this acoustic system, it is possible to cause the controller H to process both the inverse system Hinv and the target system Gt.
制御器Ｈは、以下の式を満たすように設計される。
このような音響システムにおいて、制御点を聴取者の両耳鼓膜位置に定めた再生法をトランスオーラル再生法という。トランスオーラル再生法は、ある音響信号に所定の信号処理を施し、スピーカから音響信号を再生することにより、そのスピーカが置かれていない別の位置から音響信号が再生されているかのように、聴取者に知覚させる技術である。 In such an acoustic system, a reproduction method in which control points are set at the positions of the eardrums of a listener is called a transaural reproduction method. In the transaural reproduction method, a given sound signal is subjected to predetermined signal processing, and the sound signal is reproduced from the speaker to be heard as if the sound signal is reproduced from another position where the speaker is not placed. Technology that makes people perceive.
図２６は、トランスオーラル再生法を実現する音響システムの例を説明する図である。聴取者１０４の両方の耳１０５−１，１０５−２における鼓膜位置が所望の音響信号を提示する制御位置であり、両方の耳１０５−１，１０５−２の位置は制御点である。音響信号を再生するスピーカ１０１−１〜１０１−５の音源は２次音源である。音響伝達関数は、スピーカ１０１−１〜１０１−５から両方の耳１０５−１，１０５−２の鼓膜位置までの伝達関数であり、特に、頭部伝達関数と呼ばれる。
FIG. 26 is a view for explaining an example of an acoustic system for realizing the transaural reproduction method. The tympanic membrane position on both ears 105-1 and 105-2 of the
図２６の例では、音場である制御対象Ｇｐは、制御点の数（２）×２次音源の数（５）の頭部伝達関数行列、または５入力２出力の状態空間モデルとして表現される。目標システムＧｔも同様に、頭部伝達関数行列または状態空間モデルとして表現される。 In the example of FIG. 26, the control object Gp, which is a sound field, is expressed as a head transfer function matrix of the number of control points (2) × the number of secondary sound sources (5), or a 5-input 2-output state space model Ru. The target system Gt is similarly expressed as a head-related transfer function matrix or a state space model.
図２４に示した音響システムと同様に、図２６に示す音響システムでは、制御対象Ｇｐの逆システムＨinvを適切に設計した上で、逆システムＨinvと目標システムＧｔとを直列に接続し、目標システムＧｔの入力端に音響信号を入力する。 Similar to the acoustic system shown in FIG. 24, in the acoustic system shown in FIG. 26, after appropriately designing the inverse system Hinv of the control target Gp, the inverse system Hinv and the target system Gt are connected in series, and the target system An acoustic signal is input to the input end of Gt.
これにより、仮想音源からの音響信号の再生を模擬することができ、聴取者１０４に対し、仮想音源から音響信号が再生されているかのように、知覚させることができる。
This makes it possible to simulate the reproduction of the sound signal from the virtual sound source, and to allow the
図２７は、制御器Ｈを備えた、トランスオーラル再生法を実現する音響システムの例を説明する概略図である。図２７に示すように、この音響システムは、図２６に示した逆システムＨinvの特性と目標システムＧｔの特性とを合わせた制御器Ｈを備えている。 FIG. 27 is a schematic diagram illustrating an example of an acoustic system that implements the transaural reproduction method, including the controller H. As shown in FIG. 27, the acoustic system includes a controller H which combines the characteristics of the inverse system Hinv shown in FIG. 26 with the characteristics of the target system Gt.
トランスオーラル再生法においても、図２５に示した音響システムの場合と同様に、制御器Ｈに対し、逆システムＨinv及び目標システムＧｔの両者の処理を行わせることが可能である。 Also in the transaural reproduction method, as in the case of the acoustic system shown in FIG. 25, it is possible to cause the controller H to process both the inverse system Hinv and the target system Gt.
制御器Ｈは、前記式（３）を満たすように設計される。前述のとおり、前記式（３）は前記式（４）に変換されるから、仮想音源からの音響信号の再生を模擬することができる。 The controller H is designed to satisfy the equation (3). As described above, since the equation (3) is converted to the equation (4), it is possible to simulate the reproduction of the acoustic signal from the virtual sound source.
従来、制御器Ｈを設計する手法として、制御対象Ｇｐ及び目標システムＧｔを状態空間でモデル化し、前記式（３）を満たす制御器Ｈも同様にモデル化する手法が提案されている（例えば、非特許文献１を参照）。 Conventionally, as a method for designing the controller H, there has been proposed a method for modeling the control target Gp and the target system Gt in the state space and modeling the controller H satisfying the equation (3) in the same manner (for example, See Non-Patent Document 1).
この手法は、制御器ＨのＨ∞ノルムを評価関数として制御器Ｈのゲインを定量化し、その値が最小となるように、制御器Ｈを設計するものである。詳細については、本件特許出願の共同出願人の一部及び共同発明者の一部によりなされた、本件特許出願時に未公開の特願２０１７−３５５１７号に記載されている。 In this method, the gain of the controller H is quantified using the H.infin. Norm of the controller H as an evaluation function, and the controller H is designed so as to minimize the value. The details are described in Japanese Patent Application No. 2017-35517, which has not been published at the time of the patent application and was made by a part of the joint applicant of the patent application and a part of the joint inventor.
制御器Ｈのゲインは、制御器Ｈの入力信号及び出力信号の大きさの比であり、前述の音響システムのような系の摂動及び外乱は、このゲインに応じて増幅される。したがって、このゲインを小さくすることができれば、摂動及び外乱の影響を小さく抑えることができる。 The gain of controller H is the ratio of the magnitudes of the input and output signals of controller H, and perturbations and disturbances of systems such as the acoustic systems described above are amplified in response to this gain. Therefore, if this gain can be reduced, the effects of perturbations and disturbances can be reduced.
音響システムの摂動及び外乱は、例えば、スピーカ１０１−１〜１０１−５の向きまたは位置がずれる状況、マイクロホン１０２−１，１０２−２の向きまたは位置がずれる状況により生じる。また、聴取者１０４が別の者に代わる状況、外部からノイズが混入する状況等によっても生じる。
Perturbations and disturbances of the acoustic system occur due to, for example, a situation in which the orientations or positions of the speakers 101-1 to 101-5 deviate, and a situation in which the orientations or positions of the microphones 102-1 and 102-2 deviate. In addition, it also occurs due to a situation where the
前述のとおり、制御対象Ｇｐ、目標システムＧｔ、及び前記式（３）を満たす制御器Ｈを、前記式（１）に示した状態空間モデルで表すことにより、制御器Ｈを設計することができる。この手法は、前記式（２）〜（４）の関係が成立することを前提としている。 As described above, the controller H can be designed by representing the control object Gp, the target system Gt, and the controller H satisfying the equation (3) by the state space model shown in the equation (1). . This method presupposes that the relationship of said Formula (2)-(4) is materialized.
しかしながら、一般的な音響システムにおいては、様々な要因から、前記式（２）〜（４）の関係が成立しなくなることが多い。例えば、スピーカ１０１−１〜１０１−５の向きまたは位置、マイクロホン１０２−１，１０２−２の向きまたは位置が僅かにずれるだけでも、その間の音響伝達関数が変わるからである。 However, in a general acoustic system, the relationships of the equations (2) to (4) often do not hold due to various factors. For example, even if the orientations or positions of the speakers 101-1 to 101-5 and the orientations or positions of the microphones 102-1 and 102-2 slightly deviate, the acoustic transfer function therebetween changes.
また、図２７において、聴取者１０４が別の者に代わると、頭部及び耳１０５−１，１０５−２の形状が変わるため、頭部伝達関数も変わる。また、音場での反射または残響、２次音源以外の音源から発せられる音（雑音）は外乱となる。
Further, in FIG. 27, when the
前記式（２）〜（４）に従って厳密に設計された逆システムＨinv及び制御器Ｈは、これらの系の摂動及び外乱が勘案されておらず、変化に対して脆弱である。音響システムの場合、例えば図２１からわかるように、制御点では、２次音源から再生される音響信号の重ね合わせにより、観察される音響信号が合成される。 The inverse system Hinv and the controller H, which are strictly designed according to the equations (2) to (4), are not accounted for the perturbations and disturbances of these systems and are vulnerable to changes. In the case of an acoustic system, for example, as can be seen from FIG. 21, at the control point, the observed acoustic signals are synthesized by superimposing the acoustic signals reproduced from the secondary sound source.
系の摂動または外乱によって音響伝達関数が変わり、その位相が反転する場合、加算されるはずの音響信号が相殺され、または相殺されるはずの音響信号が加算増幅される等の問題が生じることになる。特に、振幅の大きな音響信号を逆相で相殺している場合、系の摂動または外乱によって位相が反転した結果、大きな振幅同士が加算され、大きな誤差とノイズが発生することになる。 If the acoustic transfer function changes due to system perturbations or disturbances and the phase is reversed, problems occur such as the acoustic signal to be added is canceled or the acoustic signal to be canceled is added and amplified. Become. In particular, when an acoustic signal having a large amplitude is canceled in reverse phase, as a result of phase inversion due to perturbation or disturbance of the system, large amplitudes are added to each other to generate large errors and noise.
一般に制御器Ｈは、そのゲインが小さいほど、系の摂動及び外乱に対して頑健となる。しかし、前記式（２）〜（４）の関係が成立しなくなる場合があり、前述の非特許文献１の手法では、ゲインを十分に小さくすることができない場合があり得る。
In general, the smaller the gain of the controller H, the more robust it is against system perturbations and disturbances. However, the relationships of the expressions (2) to (4) may not be established, and the method of
前述の非特許文献１の手法は、前記式（３）が満たされるように、仮想音源からの再生が制御点にて完全に再現されることを条件として、その条件の下でゲインを最小化している。この場合、前記式（３）を条件とすると、ゲインを十分に小さくする解が得られないことがあるという問題があった。
The method of
そこで、本発明は前記課題を解決するためになされたものであり、その目的は、制御性能の低下をある程度許容することで、制御器のゲインを小さくすることが可能な制御器設計装置及びプログラムを提供することにある。 Therefore, the present invention has been made to solve the above-mentioned problems, and an object thereof is to provide a controller design device and program capable of reducing the gain of the controller by allowing a decrease in control performance to some extent. To provide.
前記目的を達成するために、請求項１の制御器設計装置は、信号が観察される所定数の制御点と前記所定数の制御点へ信号をそれぞれ提示する所定数の２次音源とを含む制御対象についての逆システムであって、前記所定数の２次音源へ信号を出力する前記逆システムの特性と、前記所定数の制御点へ信号をそれぞれ提示する所定数の仮想音源を含む目標システムの特性とを合わせた制御器を設計する音響信号用の制御器設計装置において、前記制御器が、第１遅延器、仮制御器及び第２遅延器を備え、前記制御対象を、前記所定数の２次音源から提示される第１信号と前記所定数の制御点にて観察される第２信号との間の関係について、直達項を持たない状態空間モデルで表し、前記目標システムを、前記所定数の仮想音源から提示される第３信号と前記所定数の制御点にて観察される第４信号との間の関係について、直達項を持たない状態空間モデルで表した場合に、前記第１信号、前記第２信号、前記第３信号及び前記第４信号に基づいて、前記制御対象及び前記目標システムを同定する同定部と、前記第１信号及び前記第２信号に基づいて、前記制御対象から遅延時間を分離し、当該遅延時間を分離した分離制御対象を求めると共に、前記第３信号及び前記第４信号に基づいて、前記目標システムから遅延時間を分離し、当該遅延時間を分離した分離目標システムを求める遅延時間分離部と、入力信号を前記第３信号とし、出力信号を、前記仮制御器のゲイン、及び前記分離制御対象と前記分離目標システムとの間の出力追従誤差とし、前記ゲインと前記出力追従誤差との間のバランスを定めるパラメータをバランス係数として、前記入力信号を入力する前記仮制御器、前記仮制御器により出力された信号を入力する前記分離制御対象、前記仮制御器により出力された信号に前記バランス係数を乗算し、乗算結果を前記ゲインとして出力する演算器、前記入力信号を入力する前記分離目標システム、及び、前記分離制御対象により出力された信号から前記分離目標システムにより出力された信号を減算し、減算結果を前記出力追従誤差として出力する減算器からなる全体システムを構成するシステム構成部と、前記システム構成部により構成された前記全体システムのＨ∞ノルムが最小となるように、前記仮制御器のパラメータを決定するパラメータ決定部と、前記遅延時間分離部により分離された前記遅延時間に基づいて、前記第３信号を入力する前記第１遅延器の遅延時間を算出すると共に、前記第１信号を出力する前記第２遅延器の遅延時間を算出する遅延時間算出部と、を備えたことを特徴とする。
In order to achieve the above object, the controller design device of
また、請求項２の制御器設計装置は、請求項１に記載の制御器設計装置において、前記パラメータ決定部が、前記バランス係数を含む前記全体システムのＨ∞ノルムが最小となるように、前記仮制御器のパラメータを算出し、前記仮制御器のＨ∞ノルムが所定の第１閾値以下でない場合、前記バランス係数が大きくなるように設定し、前記パラメータを算出し、前記仮制御器のＨ∞ノルムが前記第１閾値以下であり、かつ前記全体システムのＨ∞ノルムが所定の第２閾値以下でない場合、前記バランス係数が小さくなるように設定し、前記パラメータを算出し、前記仮制御器のＨ∞ノルムが前記第１閾値以下であり、かつ前記全体システムのＨ∞ノルムが前記第２閾値以下である場合、既に算出した前記パラメータを前記仮制御器のパラメータとして決定する、ことを特徴とする。
The controller design device according to
また、請求項３の制御器設計装置は、請求項１または２に記載の制御器設計装置において、前記パラメータ決定部が、前記全体システムを、前記仮制御器と、前記分離制御対象、前記演算器、前記分離目標システム及び前記減算器を備えたシステムとから構成されるものとし、前記全体システムを、直達項を持つ状態空間モデルで表し、前記システムを、直達項を持たない状態空間モデルで表した場合に、前記仮制御器及び前記システムからなる前記全体システムのＨ∞ノルムが最小となるように、前記仮制御器のパラメータを決定する、ことを特徴とする。
The controller design device according to claim 3 is the controller design device according to
また、請求項４の制御器設計装置は、請求項１または２に記載の制御器設計装置において、前記パラメータ決定部が、前記全体システムを、直達項を持つ状態空間モデルで表した場合に、前記全体システムのＨ∞ノルムを最小化する条件を表す線形行列不等式の制約のもとでの最小化問題に基づいて、前記全体システムのＨ∞ノルムが最小となるように、前記仮制御器のパラメータを決定する、ことを特徴とする。
A controller design apparatus according to claim 4 is the controller design apparatus according to
また、請求項５の制御器設計装置は、請求項１から４までのいずれか一項に記載の制御器設計装置において、さらに、前記所定数の２次音源から提示される信号を２次音源信号として入力し、所定数の仮想音源から提示される信号を仮想音源信号として入力し、前記所定数の制御点にて観察される信号を制御点信号として入力し、前記２次音源信号、前記仮想音源信号及び前記制御点信号に対し、所定のカットオフ周波数にて帯域通過フィルタ処理を行う帯域通過フィルタを備え、前記第１信号を、前記帯域通過フィルタにより帯域通過フィルタ処理が行われた前記２次音源信号とし、前記第３信号を、前記帯域通過フィルタにより帯域通過フィルタ処理が行われた前記仮想音源信号とし、前記第２信号及び前記第４信号を、前記帯域通過フィルタにより帯域通過フィルタ処理が行われた前記制御点信号とする、ことを特徴とする。
A controller design apparatus according to claim 5 is the controller design apparatus according to any one of
また、請求項６の制御器設計装置は、請求項１から４までのいずれか一項に記載の制御器設計装置において、さらに、前記所定数の２次音源から提示される信号を２次音源信号として入力し、所定数の仮想音源から提示される信号を仮想音源信号として入力し、前記所定数の制御点にて観察される信号を制御点信号として入力し、前記２次音源信号、前記仮想音源信号及び前記制御点信号に対し、所定のカットオフ周波数にて帯域通過フィルタ処理を行う帯域通過フィルタと、前記帯域通過フィルタにより帯域通過フィルタ処理が行われた前記２次音源信号、前記仮想音源信号及び前記制御点信号に対し、サンプルの間引きを行う間引き部と、を備え、前記第１信号を、前記間引き部により間引きが行われた前記２次音源信号とし、前記第３信号を、前記間引き部により間引きが行われた前記仮想音源信号とし、前記第２信号及び前記第４信号を、前記間引き部により間引きが行われた前記制御点信号とする、ことを特徴とする。
A controller design apparatus according to claim 6 is the controller design apparatus according to any one of
さらに、請求項７のプログラムは、コンピュータを、請求項１から６までのいずれか一項に記載の制御器設計装置として機能させることを特徴とする。
Furthermore, the program according to claim 7 causes the computer to function as the controller design device according to any one of
以上のように、本発明によれば、制御性能の低下をある程度許容することで、制御器のゲインを小さくすることが可能となる。したがって、従来技術では制御器のゲインを小さくすることができない場合に、本発明では、制御器の設計に多少の誤差は生じるが、ゲインを小さくすることができ、結果として、系の摂動及び外乱に対して一層頑健な制御器を設計することが可能となる。 As described above, according to the present invention, it is possible to reduce the gain of the controller by allowing the decrease in control performance to some extent. Therefore, if the prior art can not reduce the gain of the controller, the present invention can make the controller design with some errors, but the gain can be reduced, resulting in system perturbations and disturbances. It is possible to design a more robust controller against
以下、本発明を実施するための形態について図面を用いて詳細に説明する。本発明は、所定の全体システムのＨ∞ノルムを評価関数として、制御器Ｈのゲイン及び誤差を定量化し、制御器Ｈの誤差をある程度許容するように、Ｈ∞ノルムを最小化する制御器Ｈのパラメータを決定する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The present invention quantifies the gain and error of the controller H using the H ノ ル norm of the predetermined overall system as an evaluation function, and minimizes the H ノ ル norm so as to allow the error of the controller H to some extent. Determine the parameters of.
これにより、従来技術では制御器Ｈのゲインを十分に小さくすることができない場合に、制御器Ｈの制御性能の低下をある程度許容することにより、制御器Ｈの設計に多少の誤差は生じるが、ゲインを小さくすることができる。 As a result, when the gain of the controller H can not be made sufficiently small in the prior art, a certain error occurs in the design of the controller H by allowing a reduction in the control performance of the controller H to some extent. The gain can be reduced.
〔ハードウェア構成〕
まず、本発明の実施形態による制御器設計装置のハードウェア構成について説明する。図１は、本発明の実施形態による制御器設計装置のハードウェア構成を示す概略図である。この制御器設計装置１は、制御器Ｈを設計する装置である。制御器設計装置１は、ＣＰＵ１１と、プログラム及びテーブル等を記憶するＲＯＭ及びＲＡＭからなる記憶部１２と、アプリケーションのプログラム、テーブル及びデータ等を記憶する記憶装置（例えばハードディスク装置）１３と、当該制御器設計装置１のオペレータによるキーボード及びマウス等の操作に伴い、所定のデータを入力制御する操作／入力部１４と、オペレータに対しデータ入力操作等を促すための画面情報を表示器に出力する表示出力インタフェース部１５と、インターネット等のネットワークを介してプログラム及びデータの送受信を行う通信部１６と、を備えて構成され、これらの構成部はシステムバス１７を介して相互に接続される。
[Hardware configuration]
First, the hardware configuration of a controller design apparatus according to an embodiment of the present invention will be described. FIG. 1 is a schematic diagram showing a hardware configuration of a controller design apparatus according to an embodiment of the present invention. The
記憶装置１３には、制御器設計装置１の基本的な機能を提供するＯＳ（オペレーティングシステム）プログラム、制御器設計プログラム、及び、制御器設計プログラムにて使用する各種テーブル及びデータ等が記憶されている。
The
制御器設計プログラムは、制御対象Ｇｐの逆システムＨinvの特性と、所望の特性を付与する目標システムＧｔの特性とを合わせた制御器Ｈを設計するためのプログラムである。具体的には、制御器設計プログラムは、制御対象Ｇｐを、直達項を持たない状態空間モデルで表現することを前提に、所定の全体システムのＨ∞ノルムを評価関数として、制御器Ｈのゲイン及び誤差を定量化し、制御器Ｈの誤差をある程度許容するように、Ｈ∞ノルムを最小化する制御器Ｈのパラメータを決定する。 The controller design program is a program for designing a controller H in which the characteristic of the inverse system Hinv of the control object Gp and the characteristic of the target system Gt giving the desired characteristic are combined. Specifically, on the premise that the controller design program represents the control object Gp by a state space model having no direct term, the gain of the controller H is determined using the H.infin. Norm of a predetermined overall system as an evaluation function. And quantize the errors, and determine the parameters of the controller H that minimize the H∞ norm so as to allow the errors of the controller H to some extent.
尚、制御器設計プログラムは、当該制御器設計装置１が処理を行うときに、ＣＰＵ１１により記憶装置１３から記憶部１２のＲＡＭに読み出されて実行される。また、各種テーブル及びデータは、制御器設計プログラムの実行に伴い生成され、ＣＰＵ１１によって記憶部１２のＲＡＭから記憶装置１３へ書き込まれ、また、制御器設計プログラムの実行に伴い、ＣＰＵ１１によって記憶装置１３から記憶部１２のＲＡＭに読み出される。
The controller design program is read out from the
ここで、ＯＳプログラムは、ＣＰＵ１１により実行され、制御器設計装置１の基本的な機能として、記憶部１２、記憶装置１３、操作／入力部１４、表示出力インタフェース部１５及び通信部１６を管理する。そして、このＯＳプログラムがＣＰＵ１１によって実行された状態で、前述の制御器設計プログラムが実行される。
Here, the OS program is executed by the
制御部１０は、ＣＰＵ１１及び記憶部１２により構成され、ＣＰＵ１１が記憶装置１３に記憶された制御器設計プログラムを記憶部１２に読み出して実行することにより、制御器設計装置１全体を統括制御する。図１は、制御器設計プログラムが記憶装置１３から記憶部１２に読み出された状態を示している。このように、制御器設計装置１は、図１に示したハードウェア構成により、制御部１０が制御器設計プログラムに従って各種処理を行う。
The
〔制御器Ｈ〕
次に、図１に示した制御器設計プログラムにより設計される制御器Ｈについて説明する。図２は、制御器Ｈを含む音響システムの構成例を示す図である。この音響システムは、制御器Ｈ、及び音場である制御対象Ｇｐにより構成される。
[Controller H]
Next, the controller H designed by the controller design program shown in FIG. 1 will be described. FIG. 2 is a diagram showing a configuration example of an acoustic system including the controller H. As shown in FIG. The acoustic system includes a controller H and a control object Gp which is a sound field.
制御器Ｈは、制御対象Ｇｐの逆システムＨinvの特性と、所望の特性を付与する目標システムＧｔの特性とを備えている。制御器Ｈは、ｍ２個の音響信号（仮想音源信号）u2-1〜u2-m2を入力し、ｍ１個の音響信号（２次音源信号）u1-1〜u1-m1を生成し、ｍ１個の音響信号u1-1〜u1-m1を２次音源であるスピーカ１０１−１〜１０１−ｍ１へ出力する。ｍ２個の音響信号u2-1〜u2-m2は、後述する仮想音源であるスピーカ１０３−１〜１０３−ｍ２が出力する信号に相当する。 The controller H includes the characteristics of the inverse system Hinv of the control target Gp, and the characteristics of the target system Gt that imparts desired characteristics. The controller H receives m2 sound signals (virtual sound source signals) u2-1 to u2-m2, generates m1 sound signals (secondary sound source signals) u1-1 to u1-m1, and m1 pieces The audio signals u1-1 to u1-m1 are output to the speakers 101-1 to 101-m1 which are secondary sound sources. The m2 acoustic signals u2-1 to u2-m2 correspond to signals output from the speakers 103-1 to 103-m2, which are virtual sound sources to be described later.
制御対象Ｇｐには、ｍ１個のスピーカ１０１−１〜１０１−ｍ１が配置され、聴取者１０４の耳１０５−１，１０５−２の位置が制御点である。この制御点において音響信号が観察される。制御対象Ｇｐの入力点であるスピーカ１０１−１〜１０１−ｍ１の位置が提示点であり、当該提示点から制御点へ音響信号が提示される。制御対象Ｇｐは、制御器Ｈからｍ１個の音響信号u1-1〜u1-m1を入力し、スピーカ１０１−１〜１０１−ｍ１から耳１０５−１，１０５−２へ音響信号u1-1〜u1-m1を提示する。これにより、耳１０５−１，１０５−２にて音響信号y1,y2が観察される。
The m1 speakers 101-1 to 101-m1 are disposed in the control target Gp, and the positions of the ears 105-1 and 105-2 of the
目標システムＧｔには、仮想音源であるｍ２個のスピーカ１０３−１〜１０３−ｍ２が配置される。スピーカ１０３−１〜１０３−ｍ２からのｍ２個の音響信号u2-1〜u2-m2により、聴取者１０４の耳１０５−１，１０５−２の位置である制御点において音響信号が観察される。目標システムＧｔは、所望の音響信号を再生することを模擬するシステムであり、ｍ２個の音響信号u2-1〜u2-m2を入力し、音響信号u2-1〜u2-m2に対し、耳１０５−１，１０５−２の位置である制御点にて実現したい所望の音響特性が観察される。
In the target system Gt, m2 speakers 103-1 to 103-m2 which are virtual sound sources are arranged. Acoustic signals are observed at control points which are the positions of the ears 105-1 and 105-2 of the
このように、制御器Ｈは、制御対象Ｇｐの逆システムＨinvの特性と、所望の特性を付与する目標システムＧｔの特性とを備え、逆システムＨinvが請け負う処理と、目標システムＧｔが請け負う処理とを一括して行う。 Thus, the controller H includes the characteristic of the inverse system Hinv of the control target Gp and the characteristic of the target system Gt that imparts the desired characteristic, and the processing for the inverse system Hinv and the processing for the target system Gt. In bulk.
〔制御対象Ｇｐ〕
本発明の実施形態では、制御対象Ｇｐは、直達項を持たない状態空間モデルとして表現する。
[Control target Gp]
In the embodiment of the present invention, the control target Gp is expressed as a state space model having no direct term.
図３は、制御対象Ｇｐを、直達項を持たない状態空間モデルで表した場合のブロック線図であり、本発明の実施形態にて想定するモデルである。図２２に示した直達項を持つ状態空間モデルとこの図３の状態空間モデルとを比較すると、図２２では直達項の係数行列Ｄが存在するのに対し、図３では直達項の係数行列Ｄが存在しない点で相違する。その他は同じである。 FIG. 3 is a block diagram in the case where the control object Gp is represented by a state space model having no direct term, which is a model assumed in the embodiment of the present invention. Comparing the state space model having the direct term shown in FIG. 22 with the state space model of FIG. 3, the coefficient matrix D of the direct term is present in FIG. 22, while the coefficient matrix D of the direct term is present in FIG. Is different in that there is no Others are the same.
直達項を持たない状態空間モデルの一般形は、以下の式にて表される。
図３に示すように、入力信号ｕと出力信号ｙとの間に、１サンプル時間の遅れを生じさせる遅延器（Ｚ-1）が存在する。このため、入力信号ｕのサンプル時間と出力信号ｙのサンプル時間とが同じではなく、この状態空間モデルは、１サンプル時間の遅延を有することとなる。 As shown in FIG. 3, there is a delay (Z −1 ) which causes a delay of one sample time between the input signal u and the output signal y. For this reason, the sample time of the input signal u and the sample time of the output signal y are not the same, and this state space model has a delay of one sample time.
〔制御器設計装置１の制御部１０〕
次に、図１に示した制御器設計装置１の制御部１０について説明する。図４は、制御部１０の機能構成例を示すブロック図であり、当該制御部１０が制御器設計プログラムの処理を実行する際の機能構成を示している。この制御部１０は、同定部２０、遅延時間分離部２１、システム構成部２２、パラメータ決定部２３及び遅延時間補償部（遅延時間算出部）２４を備えている。
[
Next, the
図２に示した二次音源であるｍ１個のスピーカ１０１−１〜１０１−ｍ１から出力される音響信号u1-1〜u1-m1、仮想音源であるｍ２個のスピーカ１０３−１〜１０３−ｍ２から出力される音響信号u2-1〜u2-m2、及び制御点の耳１０５−１，１０５−２に提示される音響信号y1,y2が測定され、制御部１０は、これらの信号を測定信号として入力する。
Sound signals u1-1 to u1-m1 outputted from m1 speakers 101-1 to 101-m1 which are secondary sound sources shown in FIG. 2 and m2 speakers 103-1 to 103-m2 which are virtual sound sources The audio signals u2-1 to u2-m2 output from the audio and the audio signals y1 and y2 presented to the ears 105-1 and 105-2 of the control point are measured, and the
制御部１０は、これらの測定信号である音響信号u1-1〜u1-m1,u2-1〜u2-m2,y1,y2に基づいて、制御器設計プログラムの処理にて制御器Ｈを設計することで、制御器Ｈのパラメータを決定して出力する。制御器Ｈのパラメータは、制御器（仮制御器）Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0、遅延器（第１遅延器）Ｒｄの遅延時間Ｒd1〜Ｒdm2、及び遅延器（第２遅延器）Ｒｃの遅延時間Ｒc1〜Ｒcm1である。これらのパラメータの詳細については後述する。
The
制御部１０により決定されたこれらのパラメータを用いて構成される制御器Ｈは、図２に示したとおり、音響信号u2-1〜u2-m2を入力し、音響信号u1-1〜u1-m1を出力する。つまり、これらのパラメータは、入力信号である音響信号u2-1〜u2-m2から出力信号である音響信号u1-1〜u1-m1を生成するためのデータである。
The controller H configured using these parameters determined by the
図５は、制御器Ｈの構成例を示すブロック図であり、図６は、制御器Ｈ0を、直達項を持つ状態空間モデルで表した場合のブロック線図である。図５を参照して、この制御器Ｈは、遅延器Ｒｄ、制御器Ｈ0及び遅延器Ｒｃを備えている。 FIG. 5 is a block diagram showing a configuration example of the controller H, and FIG. 6 is a block diagram in the case where the controller H0 is represented by a state space model having a direct delivery term. Referring to FIG. 5, the controller H includes a delay Rd, a controller H0 and a delay Rc.
遅延器Ｒｄは、ｍ２個の遅延器３０−１，３０−２，・・・，３０−ｍ２により構成される。遅延器３０−１は、音響信号u2-1を入力し、音響信号u2-1を遅延時間Ｒd1だけ遅延させ、遅延後の音響信号u2-1を制御器Ｈ0に出力する。遅延器３０−２は、音響信号u2-2を入力し、音響信号u2-2を遅延時間Ｒd2だけ遅延させ、遅延後の音響信号u2-2を制御器Ｈ0に出力する。同様に、遅延器３０−ｍ２は、音響信号u2-m2を入力し、音響信号u2-m2を遅延時間Ｒdm2だけ遅延させ、遅延後の音響信号u2-m2を制御器Ｈ0に出力する。 The delay unit Rd includes m2 delay units 30-1, 30-2, ..., 30-m2. The delay unit 30-1 receives the acoustic signal u2-1, delays the acoustic signal u2-1 by the delay time Rd1, and outputs the delayed acoustic signal u2-1 to the controller H0. The delay unit 30-2 receives the acoustic signal u2-2, delays the acoustic signal u2-2 by the delay time Rd2, and outputs the delayed acoustic signal u2-2 to the controller H0. Similarly, the delay unit 30-m2 receives the acoustic signal u2-m2, delays the acoustic signal u2-m2 by the delay time Rdm2, and outputs the delayed acoustic signal u2-m2 to the controller H0.
制御器Ｈ0は、遅延器Ｒｄから遅延後の音響信号u2-1，u2-2〜u2-m2を入力し、図６のブロック線図に示す処理（前記式（１）の処理に相当、後述する式（１１）の処理）を行う。そして、制御器Ｈ0は、ｍ１個の遅延前の音響信号u1-1,u1-2〜u1-m1を生成して遅延器Ｒｃに出力する。 The controller H0 receives the delayed acoustic signals u2-1, u2-2 to u2-m2 from the delay unit Rd, and the processing shown in the block diagram of FIG. 6 (corresponding to the processing of the equation (1), described later) The processing of equation (11) is performed. Then, the controller H0 generates m1 delayed acoustic signals u1-1 and u1-2 to u1-m1 and outputs the generated signals to the delay unit Rc.
図６を参照して、制御器Ｈ0は、乗算器４０，４３，４４，４５、遅延器４２及び加算器４１，４６を備えている。乗算器４０は、入力信号ｕである音響信号u2-1〜u2-m2（u2）を入力し、音響信号u2に係数行列Ｂ0を乗算し、乗算結果を加算器４１に出力する。加算器４１は、乗算器４０から乗算結果を入力すると共に、乗算器４３から乗算結果を入力し、両方の乗算結果を加算し、加算結果を遅延器４２に出力する。
Referring to FIG. 6, controller H0 includes
遅延器４２は、加算器４１から加算結果を入力し、加算結果を１サンプル分遅延させ、１サンプル遅延後の加算結果ｘを乗算器４３，４４に出力する。乗算器４３は、遅延器４２から加算結果ｘを入力し、加算結果ｘに係数行列Ａ0を乗算し、乗算結果を加算器４１に出力する。
The
乗算器４４は、遅延器４２から加算結果ｘを入力し、加算結果ｘに係数行列Ｃ0を乗算し、乗算結果を加算器４６に出力する。乗算器４５は、音響信号u2を入力し、音響信号u2に係数行列Ｄ0を乗算し、乗算結果を加算器４６に出力する。
The
加算器４６は、乗算器４４から乗算結果を入力すると共に、乗算器４５から乗算結果を入力し、両方の乗算結果を加算し、加算結果を遅延前の音響信号u1-1,u1-2〜u1-m1（u1）である出力信号ｙとして遅延器Ｒｃに出力する。
The
図５に戻って、遅延器Ｒｃは、ｍ１個の遅延器３１−１，３１−２，・・・，３１−ｍ１により構成される。遅延器３１−１は、制御器Ｈ0から遅延前の音響信号u1-1を入力し、遅延前の音響信号u1-1を遅延時間Ｒc1だけ遅延させ、音響信号u1-1をスピーカ１０１−１へ出力する。遅延器３１−２は、制御器Ｈ0から遅延前の音響信号u1-2を入力し、遅延前の音響信号u1-2を遅延時間Ｒc2だけ遅延させ、音響信号u1-2をスピーカ１０１−２へ出力する。同様に、遅延器３１−ｍ１は、制御器Ｈ0から遅延前の音響信号u1-m1を入力し、遅延前の音響信号u1-m1を遅延時間Ｒcm1だけ遅延させ、音響信号u1-m1をスピーカ１０１−ｍ１へ出力する。
Returning to FIG. 5, the delay unit Rc is configured by m1 delay units 31-1, 31-2, ..., 31-m1. The delay unit 31-1 receives the acoustic signal u1-1 before the delay from the controller H0, delays the acoustic signal u1-1 before the delay by the delay time Rc1, and sends the acoustic signal u1-1 to the speaker 101-1. Output. The delay unit 31-2 receives the acoustic signal u1-2 before the delay from the controller H0, delays the acoustic signal u1-2 before the delay by the delay time Rc2, and transmits the acoustic signal u1-2 to the speaker 101-2. Output. Similarly, the delay device 31-m1 receives the acoustic signal u1-m1 before delaying from the controller H0, delays the acoustic signal u1-m1 before delaying by the delay time Rcm1, and the acoustic signal u1-m1 becomes the
図６に示した制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0は、制御部１０のパラメータ決定部２３により決定され、図５に示した遅延器Ｒｄの遅延時間Ｒd1〜Ｒdm2及び遅延器Ｒｃの遅延時間Ｒc1〜Ｒcm1は、制御部１０の遅延時間補償部２４により決定される。
The coefficient matrixes A0, B0, C0, D0 of the controller H0 shown in FIG. 6 are determined by the
〔制御部１０の処理〕
図７は、制御部１０の処理例を示すフローチャートである。以下、制御部１０の処理例について詳細に説明する。前述のとおり、制御部１０は、音響信号u1-1〜u1-m1,u2-1〜u2-m2,y1,y2に基づいて、制御器設計プログラムの処理にて制御器Ｈを設計することで、制御器Ｈのパラメータ（制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0、遅延器Ｒｄの遅延時間Ｒd1〜Ｒdm2及び遅延器Ｒｃの遅延時間Ｒc1〜Ｒcm1）を決定する。
[Process of control unit 10]
FIG. 7 is a flowchart illustrating an example of processing of the
（制御対象Ｇｐ及び目標システムＧｔを同定：ステップＳ７０１）
制御部１０の同定部２０は、音響信号u1-1〜u1-m1,u2-1〜u2-m2,y1,y2に基づいて、制御対象Ｇｐ及び目標システムＧｔを同定する（ステップＳ７０１）。
(Identify the control object Gp and the target system Gt: step S701)
The
これにより、制御対象Ｇｐ及び目標システムＧｔを状態空間モデルで表した場合の係数行列が得られる。 Thereby, a coefficient matrix in the case where the control object Gp and the target system Gt are represented by a state space model is obtained.
図８は、制御対象Ｇｐ及び目標システムＧｔを結合した結合システムＧｗを説明する図である。制御対象Ｇｐにおける２次音源であるスピーカ１０１−１〜１０１−ｍ１の数はｍ１であり、目標システムＧｔにおける仮想音源の数はｍ２であり、制御点である耳１０５−１，１０５−２の数はｐ＝２である。 FIG. 8 is a diagram for explaining a coupled system Gw in which the control object Gp and the target system Gt are coupled. The number of speakers 101-1 to 101-m1 which are secondary sound sources in the control target Gp is m1, the number of virtual sound sources in the target system Gt is m2, and the control points of the ears 105-1 and 105-2 which are control points The number is p = 2.
制御対象Ｇｐ及び目標システムＧｔを結合したシステムを結合システムＧｗと定義すると、結合システムＧｗは、ｍ１＋ｍ２入力及びｐ出力のシステムとなる。結合システムＧｗにおいて、第１番目〜第ｍ１番目の入力を制御対象Ｇｐの入力とし、第ｍ１＋１番目〜第ｍ１＋ｍ２番目の入力を目標システムＧｔの入力とする。 When a system in which the control object Gp and the target system Gt are coupled is defined as a coupled system Gw, the coupled system Gw is a system of m1 + m2 input and p output. In the combined system Gw, the first to m1st inputs are inputs of the control object Gp, and the (m1 + 1) th to m1 + m2 inputs are inputs of the target system Gt.
具体的には、まず、同定部２０は、直達項を持たない状態空間モデルで表した結合システムＧｗに対し、既存の手法を用いて、結合システムＧｗの係数行列Ａｗ，Ｂｗ，Ｃｗを求める。
Specifically, first, the
例えば、２次音源の音響信号u1-1〜u1-m1、仮想音源の音響信号u2-1〜u2-m2、及びその応答である制御点の音響信号y1,y2が測定（収音）されるものとする。同定部２０は、これらの測定信号である音響信号を入力し、２次音源及び仮想音源と制御点との間のインパルス応答を算出する。そして、同定部２０は、インパルス応答に基づいて、特異値分解法により、係数行列Ａｗ，Ｂｗ，Ｃｗを求める。尚、同定部２０は、これらの測定信号である音響信号を入力し、部分空間法により、係数行列Ａｗ，Ｂｗ，Ｃｗを求めるようにしてもよい。
For example, the acoustic signals u1-1 to u1-m1 of the secondary sound source, the acoustic signals u2-1 to u2-m2 of the virtual sound source, and the acoustic signals y1 and y2 of the control point that is the response thereof are measured (collected) It shall be. The
尚、特異値分解法及び部分空間法は既知であるから、ここでは詳細な説明を省略する。特異値分解法及び部分空間法は一例であり、他の手法を用いるようにしてもよい。音響信号u1-1〜u1-m1,u2-1〜u2-m2の伝搬にはむだ時間が含まれるため、直達項の係数行列Ｄｗはゼロとする。 Since the singular value decomposition method and the subspace method are known, the detailed description is omitted here. The singular value decomposition method and the subspace method are examples, and other methods may be used. Since propagation of the acoustic signals u1-1 to u1-m1 and u2-1 to u2-m2 includes dead time, the coefficient matrix Dw of the direct term is zero.
直達項を持たない状態空間モデルで表した結合システムＧｗは、入力信号をｕ、出力信号をｙ、状態変数をｘとして、以下の式にて表される。
直達項を持たない状態空間モデルで表した制御対象Ｇｐは、入力信号をｕ、出力信号をｙ、状態変数をｘとして、以下の式にて表される。
直達項を持たない状態空間モデルで表した目標システムＧｔは、入力信号をｕ、出力信号をｙ、状態変数をｘとして、以下の式にて表される。
このように、同定部２０により、制御対象Ｇｐについて、直達項を持たない状態空間モデルで表した場合の係数行列Ａｗ，Ｂｐ，Ｃｗが得られ、目標システムＧｔについて、直達項を持たない状態空間モデルで表した場合の係数行列Ａｗ，Ｂｔ，Ｃｗが得られる。
As described above, the
（制御対象Ｇｐ及び目標システムＧｔから遅延時間を分離：ステップＳ７０２）
制御部１０の遅延時間分離部２１は、音響信号u1-1〜u1-m1,y1,y2に基づいて、制御対象Ｇｐの遅延時間を求め、制御対象Ｇｐから遅延時間を分離し、制御対象（分離制御対象）Ｇｐ＃を求める。また、遅延時間分離部２１は、音響信号u2-1〜u2-m2,y1,y2に基づいて、目標システムＧｔの遅延時間を求め、目標システムＧｔから遅延時間を分離し、目標システム（分離目標システム）Ｇｔ＃を求める（ステップＳ７０２）。
(Separating delay time from controlled object Gp and target system Gt: step S702)
The delay
これにより、制御対象Ｇｐ＃及び目標システムＧｔ＃を状態空間モデルで表した場合の係数行列が得られる。 Thereby, a coefficient matrix in the case where the control object Gp # and the target system Gt # are represented by a state space model is obtained.
具体的には、遅延時間分離部２１は、制御対象Ｇｐに対し、第ｉ（ｉ＝１，・・・，ｍ１）番目の音響信号u1-iを入力してから、出力信号である音響信号y1,y2のうちのいずれかから非零の値が出力されるまでの間の時間を求める。そして、遅延時間分離部２１は、当該時間から１サンプル時間減算し、減算結果の時間を第ｉ番目の音響信号u1-iの遅延時間とする。
Specifically, the delay
図９は、遅延時間を分離した制御対象Ｇｐ＃を説明する図である。制御対象Ｇｐは、入力した信号を遅延時間分遅延させる遅延器Ｒｐ、及び遅延時間を分離した制御対象Ｇｐ＃を備えて構成される。 FIG. 9 is a diagram for explaining the control object Gp # in which the delay time is separated. The control target Gp is configured to include a delay unit Rp that delays the input signal by a delay time, and a control target Gp # that has separated delay times.
遅延器Ｒｐは、音響信号u1-1〜u1-m1のそれぞれに対応した遅延時間（遅延要素）を対角成分に持つ伝達関数行列にて表される。つまり、遅延器Ｒｐのｉ行ｉ列の要素は、制御対象Ｇｐのｉ番目の入力に対応する遅延器である。 The delay unit Rp is represented by a transfer function matrix having, as diagonal components, delay times (delay elements) corresponding to the acoustic signals u1-1 to u1-m1. That is, the element in the i-th row and i-th column of the delay device Rp is a delay device corresponding to the i-th input of the control object Gp.
遅延時間を分離した制御対象Ｇｐ＃は、直達項を持たない状態空間モデルで表され、入力信号をｕ、出力信号をｙ、状態変数をｘとして、以下の式にて表される。
また、遅延時間分離部２１は、目標システムＧｔに対し、第ｉ（ｉ＝１，・・・，ｍ２）番目の音響信号u2-iを入力してから、出力信号である音響信号y1,y2のうちのいずれかから非零の値が出力されるまでの間の時間を求める。そして、遅延時間分離部２１は、当該時間から１サンプル時間減算し、減算結果の時間を第ｉ番目の音響信号u2-iの遅延時間とする。
Further, the delay
図１０は、遅延時間を分離した目標システムＧｔ＃を説明する図である。目標システムＧｔは、入力した信号を遅延時間分遅延させる遅延器Ｒｔ、及び遅延時間を分離した目標システムＧｔ＃を備えて構成される。 FIG. 10 is a diagram for explaining the target system Gt # in which the delay time is separated. The target system Gt is configured to include a delay unit Rt that delays the input signal by a delay time, and a target system Gt # that has separated delay times.
遅延器Ｒｔは、音響信号u2-1〜u2-m2のそれぞれに対応した遅延時間（遅延要素）を対角成分に持つ伝達関数行列にて表される。つまり、遅延器Ｒｔのｉ行ｉ列の要素は、目標システムＧｔのｉ番目の入力に対応する遅延器である。 The delay unit Rt is represented by a transfer function matrix having, as diagonal components, delay times (delay elements) corresponding to the acoustic signals u2-1 to u2-m2. That is, the element in the i-th row and i-th column of the delay Rt is a delay corresponding to the i-th input of the target system Gt.
遅延時間を分離した目標システムＧｔ＃は、直達項を持たない状態空間モデルで表され、入力信号をｕ、出力信号をｙ、状態変数をｘとして、以下の式にて表される。
このように、遅延時間分離部２１により、遅延時間を分離した制御対象Ｇｐ＃について、直達項を持たない状態空間モデルで表した場合の係数行列Ａｗ＃，Ｂｐ＃，Ｃｗ＃が得られる。また、遅延時間を分離した目標システムＧｔ＃について、直達項を持たない状態空間モデルで表した場合の係数行列Ａｗ＃，Ｂｔ＃，Ｃｗ＃が得られる。
As described above, the delay
（全体システムＨallを構成：ステップＳ７０３）
制御部１０のシステム構成部２２は、制御器Ｈ0、ステップＳ７０２にて遅延時間が分離された制御対象Ｇｐ＃及び目標システムＧｔ＃、減算器並びにバランス係数αを用いて、全体システムＨallを構成する（ステップＳ７０３）。
(Configure the whole system Hall: Step S703)
The
図１１は、全体システムＨallの構成例を示すブロック線図である。この全体システムＨallは、制御器Ｈ0、制御対象Ｇｐ＃、目標システムＧｔ＃、演算器αＩ及び減算器４７を備えている。全体システムＨallの入力信号ｕは音響信号u2-1〜u2-m2であり、出力信号y1は制御器Ｈ0のゲインにより増幅される信号であり、制御器Ｈ0のゲインに比例する。出力信号y2は、制御対象Ｇｐ＃と目標システムＧｔ＃との間の出力追従誤差である。バランス係数αは、２つの出力である制御器Ｈ0のゲインにより増幅される信号と制御対象Ｇｐ＃及び目標システムＧｔ＃の出力追従誤差との間のバランスを決定するためのパラメータである。
FIG. 11 is a block diagram showing an example of the configuration of the entire system Hall. The entire system Hall includes a controller H0, a control target Gp #, a target system Gt #, a computing unit αI, and a
制御器Ｈ0及び目標システムＧｔ＃は、入力信号ｕを入力する。演算器αＩは、制御器Ｈ0により出力された信号にαＩを乗算し、乗算結果である制御器Ｈ0のゲインにより増幅される信号を出力信号y1として出力する。Ｉは単位行列である。制御対象Ｇｐ＃は、制御器Ｈ0により出力された信号を入力する。減算器４７は、制御対象Ｇｐ＃により出力された信号から目標システムＧｔ＃により出力された信号を減算し、減算結果である制御対象Ｇｐ＃と目標システムＧｔ＃との間の出力追従誤差を出力信号y2として出力する。
The controller H0 and the target system Gt # receive the input signal u. The arithmetic unit αI multiplies the signal output from the controller H0 by αI, and outputs a signal amplified by the gain of the controller H0, which is the multiplication result, as an output signal y1. I is an identity matrix. The control object Gp # receives the signal output by the controller H0. The
制御器Ｈ0は、直達項を持つ状態空間モデルで表され、入力信号をｕ、出力信号をｙ、状態変数をｘとして、以下の式にて表される。
図１１に示した全体システムＨallは、出力信号y1,y2（制御器Ｈ0のゲインにより増幅される信号、及び制御対象Ｇｐ＃と目標システムＧｔ＃との間の出力追従誤差）を共に小さくすることが目的となる。 The entire system Hall shown in FIG. 11 is to reduce both the output signals y1 and y2 (the signal amplified by the gain of the controller H0 and the output tracking error between the control object Gp # and the target system Gt #). Is the purpose.
このように、システム構成部２２により、入力信号ｕを音響信号u2-1〜u2-m2とし、出力信号y1,y2を、制御器Ｈ0のゲインにより増幅される信号、及び制御対象Ｇｐ＃と目標システムＧｔ＃との間の出力追従誤差とし、係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0で表される制御器Ｈ0、係数行列Ａｗ＃，Ｂｐ＃，Ｃｗ＃で表される制御対象Ｇｐ＃、係数行列Ａｗ＃，Ｂｔ＃，Ｃｗ＃で表される目標システムＧｔ＃、減算器４７及びバランス係数αを用いた全体システムＨallが構成される。
As described above, the
（バランス係数αの初期値を設定：ステップＳ７０４）
制御部１０のパラメータ決定部２３は、制御器Ｈ0のゲインにより増幅される信号と制御対象Ｇｐ＃及び目標システムＧｔ＃の出力追従誤差との間のバランスを決定するためのバランス係数αの初期値として、予め設定された十分に小さい任意の値を設定する（ステップＳ７０４）。
(Set the initial value of balance coefficient α: step S704)
The
バランス係数αが大きいほど、制御器Ｈ0のゲインにより増幅される信号に比重が置かれ、バランス係数αが小さいほど、制御対象Ｇｐ＃と目標システムＧｔ＃との間の出力追従誤差に比重が置かれる。 As the balance coefficient α is larger, specific gravity is placed on the signal amplified by the gain of the controller H0, and as the balance coefficient α is smaller, specific gravity is placed on the output tracking error between the control object Gp # and the target system Gt #. It is eaten
（パラメータ（係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0）を決定：ステップＳ７０５〜Ｓ７０９）
パラメータ決定部２３は、バランス係数αを用い、ステップＳ７０３にて構成した全体システムＨallのＨ∞ノルムを評価関数として、制御器Ｈ0のゲイン、及び制御対象Ｇｐ＃と目標システムＧｔ＃との間の出力追従誤差を定量化し、全体システムＨallのＨ∞ノルムを最小化する制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0を決定する（ステップＳ７０５）。
(Determine parameters (coefficient matrix A0, B0, C0, D0): steps S705 to S709)
The
ここで、Ｈ∞ノルムとゲインとは、Ｈ∞ノルムが大きいほどゲインの上限が大きくなり、Ｈ∞ノルムが小さいほどゲインの上限が小さくなる関係にある。制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0を決定する処理の詳細については後述する。 Here, the upper limit of the gain is larger as the H 関係 norm is larger, and the upper limit of the gain is smaller as the H∞ norm is smaller. The details of the process of determining the coefficient matrixes A0, B0, C0, D0 of the controller H0 will be described later.
ステップＳ７０５及び後述するステップＳ７０６〜Ｓ７０９により、出力追従誤差をある程度許容しながら（大きくしながら）、ゲインが小さくなるように、制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0が決定される。 The coefficient matrices A0, B0, C0, and D0 of the controller H0 are determined by steps S705 and steps S706 to S709 described below so that the gain decreases while allowing the output follow-up error to some extent (while increasing the error).
パラメータ決定部２３は、ステップＳ７０５から移行して、制御器Ｈ0のＨ∞ノルムであるゲインを算出する。例えば、パラメータ決定部２３は、制御器Ｈ0の全周波数について特異値を算出し、周波数毎の特異値の中から最大値を特定し、当該最大値を制御器Ｈ0のＨ∞ノルムとする。制御器Ｈ0のＨ∞ノルムを算出する処理は既知であるから、ここでは詳細な説明を省略する。そして、パラメータ決定部２３は、制御器Ｈ0のＨ∞ノルムが予め設定された閾値以下であるか否かを判定する（ステップＳ７０６）。
The
パラメータ決定部２３は、ステップＳ７０６において、制御器Ｈ0のＨ∞ノルムが予め設定された閾値以下でないと判定した場合（ステップＳ７０６：Ｎ）、バランス係数αに予め設定された定数（正の実数）を加算することで、バランス係数αが少し大きくなるように設定する（ステップＳ７０７）。そして、パラメータ決定部２３は、ステップＳ７０５へ移行し、新たなバランス係数αのときの係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0を決定する。
If the
パラメータ決定部２３は、ステップＳ７０６において、制御器Ｈ0のＨ∞ノルムが予め設定された閾値以下であると判定した場合（ステップＳ７０６：Ｙ）、ステップＳ７０８へ移行する。
If the
パラメータ決定部２３は、ステップＳ７０６から移行して、全体システムＨallのＨ∞ノルムであるゲインを算出する。例えば、パラメータ決定部２３は、全体システムＨallの全周波数について特異値を算出し、周波数毎の特異値の中から最大値を特定し、当該最大値を全体システムＨallのＨ∞ノルムとする。全体システムＨallのＨ∞ノルムを算出する処理は既知であるから、ここでは詳細な説明を省略する。そして、パラメータ決定部２３は、全体システムＨallのＨ∞ノルムが予め設定された閾値以下であるか否かを判定する（ステップＳ７０８）。
The
パラメータ決定部２３は、ステップＳ７０８において、全体システムＨallのＨ∞ノルムが予め設定された閾値以下でないと判定した場合（ステップＳ７０８：Ｎ）、バランス係数αから予め設定された定数（正の実数）を減算することで、バランス係数αが少し小さくなるように設定する（ステップＳ７０９）。そして、パラメータ決定部２３は、ステップＳ７０５へ移行し、新たなバランス係数αのときの係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0を決定する。
When the
パラメータ決定部２３は、ステップＳ７０８において、全体システムＨallのＨ∞ノルムが予め設定された閾値以下であると判定した場合（ステップＳ７０８：Ｙ）、ステップＳ７１０へ移行する。
If the
ここで、ステップＳ７０７にてバランス係数αが大きくなるように設定されることにより、ステップＳ７０５にて、新たなバランス係数αを用いて制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0が決定される。そして、ステップＳ７０６にて算出される制御器Ｈ0のＨ∞ノルムであるゲインは、以前よりも小さくなる。 Here, by setting the balance coefficient α to be large in step S707, the coefficient matrix A0, B0, C0, D0 of the controller H0 is determined in step S705 using the new balance coefficient α. Ru. Then, the gain which is the H∞ norm of the controller H0 calculated in step S706 becomes smaller than before.
これは、図１１を参照して、バランス係数αが大きくなると、出力信号y1である制御器Ｈ0のゲインにより増幅された信号は、出力追従誤差y2と比較して全体システムＨallのＨ∞ノルムの大きさへの寄与が大きくなる。新たな制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0は、全体システムＨallのＨ∞ノルムを最小化する方向で決定され、結果として全体システムＨallのＨ∞ノルムへの寄与の大きい新たな制御器Ｈ0のゲインが抑制されるからである。つまり、バランス係数αが大きくなるほど、制御器Ｈ0のゲインは小さくなる。その一方で、出力追従誤差y2は相対的に大きくなり、全体システムＨallのＨ∞ノルムも大きくなる。 This is because, with reference to FIG. 11, when the balance coefficient α is increased, the signal amplified by the gain of the controller H0, which is the output signal y1, is compared with the output tracking error y2 and the H∞ norm of the whole system Hall. The contribution to the size increases. The coefficient matrix A0, B0, C0, D0 of the new controller H0 is determined in the direction of minimizing the H.infin. Norm of the whole system Hall, and as a result, a new control with a large contribution to the H.infin. Norm of the whole system Hall This is because the gain of the unit H0 is suppressed. That is, the gain of the controller H0 decreases as the balance coefficient α increases. On the other hand, the output tracking error y2 becomes relatively large, and the H ノ ル norm of the entire system Hall also becomes large.
一方、ステップＳ７０９にてバランス係数αが小さくなるように設定されることにより、ステップＳ７０５にて、新たなバランス係数αを用いて制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0が決定される。そして、ステップＳ７０６にて算出される制御器Ｈ0のＨ∞ノルムであるゲインは、以前よりも大きくなる。つまり、バランス係数αが小さくなるほど、制御器Ｈ0のゲインは大きくなる。その一方で、出力追従誤差y2は相対的に小さくなり、全体システムＨallのＨ∞ノルムも小さくなる。 On the other hand, since the balance coefficient α is set to be smaller in step S709, the coefficient matrix A0, B0, C0, D0 of the controller H0 is determined in step S705 using the new balance coefficient α. . Then, the gain which is the H∞ norm of the controller H0 calculated in step S706 becomes larger than before. That is, as the balance coefficient α decreases, the gain of the controller H0 increases. On the other hand, the output tracking error y2 becomes relatively small, and the HH norm of the entire system Hall also becomes small.
このように、パラメータ決定部２３により、制御対象Ｇｐ＃と目標システムＧｔ＃との出力追従誤差をある程度許容しながら（大きくしながら）、制御器Ｈ0ゲインが小さくなるように、制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0が決定される。これにより、図５に示した制御器Ｈのパラメータのうち、制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0が決定される。
As described above, the coefficient of the controller H0 is set so that the controller H0 gain becomes smaller while the
（遅延時間を補償：ステップＳ７１０）
遅延時間補償部２４は、ステップＳ７０２にて制御対象Ｇｐ及び目標システムＧｔから分離した遅延時間を補償するため、当該遅延時間に基づいて、図５に示した制御器Ｈに含まれる遅延器Ｒｄの遅延時間Ｒd1〜Ｒdm2及び遅延器Ｒｃの遅延時間Ｒc1〜Ｒcm1を算出する（ステップＳ７１０）。
(Compensate for delay time: Step S710)
The delay
これにより、ステップＳ７０２にて制御対象Ｇｐ及び目標システムＧｔから分離した遅延時間を補償するための遅延器Ｒｄ，遅延器Ｒｃが構成される。 Thus, a delay unit Rd and a delay unit Rc for compensating the delay time separated from the control object Gp and the target system Gt in step S702 are configured.
具体的には、遅延時間補償部２４は、ステップＳ７０２にて目標システムＧｔから分離したそれぞれの遅延時間（音響信号u2-1〜u2-m2に対応するそれぞれの遅延時間）のうち、最小時間をβとする。遅延時間補償部２４は、最小時間βから、ステップＳ７０２にて制御対象Ｇｐから分離したそれぞれの遅延時間を減算し、遅延器Ｒｃを構成する遅延器３１−１〜３１−ｍ１のそれぞれの遅延時間を求める。
Specifically, the delay
遅延時間補償部２４は、ステップＳ７０２にて目標システムＧｔから分離したそれぞれの遅延時間（音響信号u2-1〜u2-m2に対応するそれぞれの遅延時間）から、最小時間βを減算し、遅延器Ｒｄを構成する遅延器３０−１〜３０−ｍ２のそれぞれの遅延時間を求める。
The delay
ただし、遅延時間補償部２４は、遅延器Ｒｃを構成する遅延器３１−１〜３１−ｍ１の遅延時間のうち、いずれかの遅延時間が負値ｒとなった場合、当該遅延時間が０となるように、それぞれの遅延時間に絶対値｜ｒ｜を加算する。これにより、遅延器Ｒｃを構成する遅延器３１−１〜３１−ｍ１の全ての遅延時間が０以上の値となる。
However, if any one of the delay times of the delay units 31-1 to 31-m1 constituting the delay unit Rc has a negative value r, the delay
このように、遅延時間補償部２４により、ステップＳ７０２にて制御対象Ｇｐ及び目標システムＧｔから分離した遅延時間を補償するための遅延器Ｒｄ及び遅延器Ｒｃが構成される。これにより、図５に示した制御器Ｈのパラメータのうち、遅延器Ｒｄの遅延時間Ｒd1〜Ｒdm2及び遅延器Ｒｃの遅延時間Ｒc1〜Ｒcm1が決定される。
As described above, the delay
以上のように、制御器設計装置１の制御部１０により、音響信号u1-1〜u1-m1,u2-1〜u2-m2,y1,y2に基づいて、制御器設計プログラムの処理にて制御器Ｈが設計され、制御器Ｈのパラメータ（制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0、遅延器Ｒｄの遅延時間Ｒd1〜Ｒdm2及び遅延器Ｒｃの遅延時間Ｒc1〜Ｒcm1）が決定される。
As described above, the
〔制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0の決定処理（ステップＳ７０５）〕
次に、図７のステップＳ７０５に示した、パラメータ決定部２３による制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0の決定処理について詳細に説明する。
[Determination Process of Coefficient Matrix A0, B0, C0, D0 of Controller H0 (Step S705)]
Next, the process of determining the coefficient matrices A0, B0, C0, and D0 of the controller H0 by the
（第１手法）
まず、第１手法について説明する。第１手法は、全体システムＨallのうち制御器Ｈ0以外の構成部をシステムＰとし、システムＰ及び制御器Ｈ0からなる一般化制御問題の標準形の全体システムＨallを構成し、そのＨ∞ノルムを最小化する制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0を決定するものである。
(First method)
First, the first method will be described. In the first method, components other than the controller H0 in the overall system Hall are the system P, and a standard overall system Hall of a generalized control problem consisting of the system P and the controller H0 is configured, and its H∞ norm is The coefficient matrix A0, B0, C0, D0 of the controller H0 to be minimized is determined.
図１２は、システムＰを説明するブロック線図である。全体システムＨallにおいて、制御器Ｈ0以外の破線で囲まれる構成部をシステムＰとする。システムＰは、制御対象Ｇｐ＃、目標システムＧｔ＃、演算器αＩ及び減算器４７を備えている。システムＰの入力信号は、全体システムＨallの入力信号ｕである音響信号u2-1〜u2-m2、及び制御器Ｈ0により出力された信号ｗである。システムＰの出力信号は、入力信号ｕである信号ｚ、及び全体システムＨallの出力信号y1,y2である。
FIG. 12 is a block diagram for explaining the system P. In the entire system Hall, a component surrounded by a broken line other than the controller H0 is referred to as a system P. The system P includes a control target Gp #, a target system Gt #, an arithmetic unit αI, and a
目標システムＧｔ＃は、入力信号ｕを入力する。演算器αＩは、制御器Ｈ0により出力された信号ｗにαＩを乗算し、乗算結果である制御器Ｈ0のゲインにより増幅される信号を出力信号y1として出力する。制御対象Ｇｐ＃は、制御器Ｈ0により出力された信号ｗを入力する。減算器４７は、制御対象Ｇｐ＃により出力された信号から目標システムＧｔ＃により出力された信号を減算し、減算結果である制御対象Ｇｐ＃と目標システムＧｔ＃との間の出力追従誤差を出力信号y2として出力する。
The target system Gt # receives the input signal u. The arithmetic unit αI multiplies the signal w output by the controller H0 by αI, and outputs a signal amplified by the gain of the controller H0, which is the multiplication result, as an output signal y1. The control object Gp # receives the signal w output by the controller H0. The
システムＰに含まれる制御対象Ｇｐ＃は前記式（９）にて表され、目標システムＧｔ＃は前記式（１０）にて表される。 The control target Gp # included in the system P is represented by the equation (9), and the target system Gt # is represented by the equation (10).
図１２に示したシステムＰは、直達項を持たない状態空間モデルで表され、以下の式にて表される。
また、制御器Ｈ0の入力信号を、ｚ＝ｕを満たすｚとし、出力信号をｗとする。制御器Ｈ0は、入力信号ｕを入力し、信号ｗを演算器αＩ及び制御対象Ｇｐ#に出力する。 Further, an input signal of the controller H0 is set to z that satisfies z = u, and an output signal is set to w. The controller H0 receives the input signal u and outputs the signal w to the computing unit αI and the control target Gp #.
さらに、y1及びy2を以下の式で表す。
そうすると、図１２のブロック線図は、図１３のブロック線図へ等価的に変換される。図１３は、図１２と等価のブロック線図である。図１３において、システムＰは一般化プラントといい、破線で示すシステムを全体システムＨallとする。全体システムＨallは、システムＰ及び制御器Ｈ0を備えた標準形により構成される。前述のとおり、全体システムＨallの入力信号ｕは、音響信号u2-1〜u2-m2であり、出力信号ｙは、制御器Ｈ0のゲイン、及び制御対象Ｇｐ＃と目標システムＧｔ＃との間の出力追従誤差である。 Then, the block diagram of FIG. 12 is equivalently converted to the block diagram of FIG. FIG. 13 is a block diagram equivalent to FIG. In FIG. 13, the system P is called a generalized plant, and a system shown by a broken line is an overall system Hall. The entire system Hall is constituted by a standard form provided with a system P and a controller H0. As described above, the input signal u of the entire system Hall is the acoustic signal u2-1 to u2-m2, and the output signal y is the gain of the controller H0, and between the control object Gp # and the target system Gt #. It is an output tracking error.
システムＰは、入力信号ｕを入力すると共に、制御器Ｈ0により出力された信号ｗを入力し、出力信号ｙを出力すると共に、入力信号ｕを信号ｚとして制御器Ｈ0に出力する。制御器Ｈ0は、システムＰから信号ｚを入力し、信号ｗをシステムＰに出力する。 The system P receives the input signal u and the signal w output by the controller H0, outputs the output signal y, and outputs the input signal u as the signal z to the controller H0. The controller H0 receives the signal z from the system P and outputs the signal w to the system P.
図１３に示した全体システムＨallは標準形であるから、全体システムＨallのＨ∞ノルムを最小化する制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0を決定する手法は、既知の手法を用いることができる。 Since the whole system Hall shown in FIG. 13 is in a standard form, the method of determining the coefficient matrix A0, B0, C0, D0 of the controller H0 which minimizes the H.infin. Norm of the whole system Hall uses a known method be able to.
つまり、パラメータ決定部２３は、システムＰ及び制御器Ｈ0からなる標準形の全体システムＨallを構成し、既知の手法にて、全体システムＨallのＨ∞ノルムを最小化する制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0を決定する。第１手法の詳細については、以下の文献を参照されたい。
JOHN C.DOYLE el al.,“State-Space Solution to Standard H2 and H∞ Control Problems”,IEEE TRANSATIONS ON AUTOMATIC CONTROL,VOL.34,NO.8,P.831-847,AUGUST 1989
That is, the
JOHN C. DOYLE el al., “State-Space Solution to Standard H 2 and H Control Control Problems”, IEEE TRANSATIONS ON AUTOMATIC CONTROL, VOL. 34, NO. 8, P. 831-847, AUGUST 1989
（第２手法）
次に、第２手法について説明する。第２手法は、全体システムＨallのＨ∞ノルムを最小化する条件式を、線形行列不等式（ＬＭＩ）の制約のもとでの最適化問題で表し、当該最適化問題を求解することで、全体システムＨallのＨ∞ノルムを最小化する制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0を決定するものである。
(Second method)
Next, the second method will be described. In the second method, the conditional expression for minimizing the HH norm of the entire system Hall is represented by an optimization problem under the constraints of linear matrix inequality (LMI), and the overall optimization problem is solved to solve the problem. The coefficient matrix A0, B0, C0, D0 of the controller H0 which minimizes the H.infin. Norm of the system Hall is determined.
図１１に示した全体システムＨallは、直達項を持つ状態空間モデルで表され、入力信号をｕ、出力信号をｙ、状態変数をｘとして、以下の式にて表される。
そうすると、図１１は図１４のように簡単化される。図１４は、図１１を簡単化したブロック線図である。図１４に示したブロック線図から、全体システムＨallのＨ∞ノルムを最小化する制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0を決定する。 Then, FIG. 11 is simplified as shown in FIG. FIG. 14 is a simplified block diagram of FIG. From the block diagram shown in FIG. 14, the coefficient matrixes A0, B0, C0, D0 of the controller H0 which minimize the H.infin. Norm of the entire system Hall are determined.
この制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0の決定には、線形行列不等式の制約のもとでの最適化問題を用いる。全体システムＨallについて、Ｈ∞性能を特徴づける線形行列不等式を記述することができれば、既存の計算アルゴリズムを適用することにより、係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0の数値解を得ることができる。 An optimization problem under the constraints of linear matrix inequality is used to determine the coefficient matrixes A0, B0, C0, D0 of the controller H0. If linear matrix inequalities characterizing H 性能 performance can be described for the entire system Hall, numerical solutions of the coefficient matrices A0, B0, C0, D0 can be obtained by applying the existing calculation algorithm.
そのために、全体システムＨallを表す前記式（１４）（すなわち後述する式（１５））を、後述する式（１７）に代入し、当該式（１７）が、係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0及び後述する正定行列Ｘについて線形行列不等式となるように、当該式（１７）を式変換する。 Therefore, the equation (14) representing the entire system Hall (ie, the equation (15) described later) is substituted into the equation (17) described later, and the equation (17) The equation (17) is transformed so as to be a linear matrix inequality with respect to a positive definite matrix X described later.
これにより、当該式（１７）は、全体システムＨallのＨ∞性能を特徴づける線形行列不等式として記述することができるから、全体システムＨallのＨ∞ノルムを最小化する制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0を決定することができる。 By this, since the equation (17) can be described as a linear matrix inequality which characterizes the H.infin. Performance of the entire system Hall, the coefficient matrix A0,0 of the controller H0 which minimizes the H.infin. Norm of the whole system Hall. B0, C0, D0 can be determined.
以下、具体的に説明する。前記式（１４）を参照して、全体システムＨallの伝達関数Ｈall（ｚ）を以下の式にて表記することにする（ドイルの記法）。
ここで、全体システムＨallのＨ∞ノルムを評価関数として、その最小化問題は、以下のように定式化することができる。
しかしながら、前記式（１６）では、全体システムＨallのＨ∞ノルムを最小化する制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0を決定することができない。そこで、以下に示すように、等価変換と変数変換により前記式（１５）を線形行列式に変換し、全体システムＨallのＨ∞ノルムを最小化する条件式である前記式（１６）を半正定値計画問題に置き換えることで、制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0を決定する。 However, in the equation (16), the coefficient matrixes A0, B0, C0 and D0 of the controller H0 which minimize the H.infin. Norm of the entire system Hall can not be determined. Therefore, as shown below, the equation (15) is converted into a linear determinant by equivalent conversion and variable conversion, and the equation (16), which is a conditional expression for minimizing the H∞ norm of the entire system Hall, is semipositively determined The coefficient matrix A0, B0, C0, D0 of the controller H0 is determined by replacing it with a value programming problem.
既存の定理より、前記式（１６）の小なり条件に係る制約は、以下の式を満たす正定行列Ｘが存在することと等価である。
しかしながら、前記式（１５）を代入した前記式（１７）は、｛Ｘ，Ａ0，Ｃ０｝について双線形項を含む双線形行列不等式であるため、数値的な求解が困難である。そこで、前記式（１７）を、線形行列不等式に変換する。つまり、前記式（１７）が、係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0及び正定行列Ｘについて線形行列不等式となるように、式変換する。 However, since the equation (17) into which the equation (15) is substituted is a bilinear matrix inequality including bilinear terms for {X, A0, C0}, numerical solution is difficult. Therefore, the equation (17) is transformed into a linear matrix inequality. That is, the equation (17) is transformed so that the coefficient matrix A0, B0, C0, D0 and the positive definite matrix X become linear matrix inequalities.
まず、正定行列Ｘを、対称行列Ｘ11，Ｘ12，Ｘ22を用いて、以下の式のように分割する。
次に、式：Ｘcom＝Ｘ11＝Ｘ12を満たす対称行列Ｘcomが存在するものと仮定する。このとき、ＡallＸ及びＣallＸは、以下の式にて表される。
さらに、以下の式のとおり、新たな変数行列を定義する。
これにより、ＡallＸ及びＣallＸの前記式（１９）（２０）は、以下の式で表される設計パラメータに関して線形となる。
つまり、パラメータ決定部２３は、前記式（１７）に含まれるＸＡallT，ＸＣallT，ＡallＸ，ＣallＸを前記式（１９）（２０）の変数行列及びそれらの転置行列で置き換え、さらに前記式（２１）のように変数変換することで、線形行列不等式として記述した前記式（１７）について、正定行列Ｘが存在する条件のもとパラメータγが最小となるように、係数行列Ａall，Ｂall，Ｃall，Ｄallにて定められる係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0を決定する。
That is, the
このように、前記式（１６）と等価である前記式（１７）は、全体システムＨallのＨ∞性能を特徴づける線形行列不等式として記述することができるから、全体システムＨallのＨ∞ノルムを最小化する制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0を決定することができる。 Thus, the equation (17), which is equivalent to the equation (16), can be described as a linear matrix inequality that characterizes the H.infin. Performance of the entire system Hall, the H.infin. Norm of the entire system Hall is minimized The coefficient matrix A0, B0, C0, D0 of the controller H0 to be integrated can be determined.
以上のように、本発明の実施形態の制御器設計装置１によれば、制御対象Ｇｐを、直達項を持たない状態空間モデルで表現することを前提に、制御器Ｈのパラメータを、全体システムＨallのＨ∞ノルムを評価関数として、制御器Ｈのゲイン、及び制御対象Ｇｐと目標システムＧｔとの間の出力追従誤差を定量化し、出力追従誤差をある程度許容して、ゲインを小さく抑えるように、制御器Ｈのパラメータを決定する。
As described above, according to the
具体的には、同定部２０は、音響信号u1-1〜u1-m1,u2-1〜u2-m2,y1,y2に基づいて、制御対象Ｇｐ及び目標システムＧｔを結合した結合システムＧｗの係数行列Ａｗ，Ｂｗ，Ｃｗを求め、結合システムＧｗの係数行列Ａｗ，Ｂｗ，Ｃｗから、制御対象Ｇｐの係数行列Ａｗ，Ｂｐ，Ｃｗを求め、目標システムＧｔの係数行列Ａｗ，Ｂｔ，Ｃｗを求めることで、制御対象Ｇｐ及び目標システムＧｔを同定する。
Specifically, the
遅延時間分離部２１は、音響信号u1-1〜u1-m1,y1,y2に基づいて、制御対象Ｇｐの遅延時間を求め、制御対象Ｇｐから遅延時間を分離し、制御対象Ｇｐ＃を求める。また、遅延時間分離部２１は、音響信号u2-1〜u2-m2,y1,y2に基づいて、目標システムＧｔの遅延時間を求め、目標システムＧｔから遅延時間を分離し、目標システムＧｔ＃を求める
The delay
システム構成部２２は、制御器Ｈ0、制御対象Ｇｐ＃、目標システムＧｔ＃、減算器４７及びバランス係数αを用いて、入力信号ｕを音響信号u2-1〜u2-m2とし、出力信号y1,y2を、制御器Ｈ0のゲインにより増幅される信号、及び制御対象Ｇｐ＃と目標システムＧｔ＃との間の出力追従誤差とする全体システムＨallを構成する。
The
パラメータ決定部２３は、バランス係数αを用い、全体システムＨallのＨ∞ノルムを評価関数として、制御器Ｈのゲイン、及び制御対象Ｇｐと目標システムＧｔとの間の出力追従誤差を定量化し、全体システムＨallのＨ∞ノルムを最小化する制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0を決定する。
The
遅延時間補償部２４は、制御対象Ｇｐ及び目標システムＧｔから分離した遅延時間に基づいて、遅延器Ｒｄの遅延時間Ｒd1〜Ｒdm2及び遅延器Ｒｃの遅延時間Ｒc1〜Ｒcm1を求める。
The delay
これにより、制御器Ｈのパラメータを、制御器Ｈのゲインを指標とする最適化問題として決定することができ、制御器Ｈの制御性能の低下をある程度許容することで、制御器Ｈのゲインを小さくすることができる。特に、従来技術では制御器Ｈのゲインを十分に小さくすることができない場合に、本発明の実施形態では、制御器Ｈの設計に多少の誤差は生じるが、ゲインを小さくすることができる。したがって、制御器Ｈのゲインを陽に抑制するため、系の外乱及び制御器Ｈ自身の摂動に対して高い頑健性を持つ制御器Ｈを設計することが可能となる。 Thereby, the parameter of the controller H can be determined as an optimization problem using the gain of the controller H as an index, and the gain of the controller H can be determined by allowing a certain decrease in the control performance of the controller H. It can be made smaller. In particular, when the gain of the controller H can not be made sufficiently small in the prior art, in the embodiment of the present invention, although some error occurs in the design of the controller H, the gain can be made small. Therefore, in order to explicitly suppress the gain of the controller H, it is possible to design the controller H having high robustness to the disturbance of the system and the perturbation of the controller H itself.
〔制御部１０の他の構成例〕
次に、制御器設計装置１に備えた制御部１０の他の構成例について説明する。第１構成例は、音響信号を複数の周波数帯域に分割した場合の帯域毎に、制御器設計プログラムの処理にて制御器Ｈを設計することで、制御器Ｈのパラメータを決定する例である。第２構成例は、音響信号を複数の周波数帯域に分割し、さらに音響信号のサンプルの間引きを行った場合の帯域毎に、制御器設計プログラムの処理にて制御器Ｈを設計することで、制御器Ｈのパラメータを決定する例である。
[Another Configuration Example of Control Unit 10]
Next, another configuration example of the
（第１構成例：帯域分割後の音響信号にて制御器Ｈを設計）
まず、制御部１０の他の例として第１構成例について説明する。前述のとおり、第１構成例は、音響信号を複数の周波数帯域に分割した場合の帯域毎に、制御器設計プログラムの処理にて制御器Ｈを設計することで、制御器Ｈのパラメータを決定する例である。
(First configuration example: Design of controller H with acoustic signal after band division)
First, a first configuration example will be described as another example of the
図１５は、制御部１０の他の例（第１構成例）を示すブロック図である。この制御部１０−１は、帯域通過フィルタ５０、及び図４に示した制御部１０を備えている。
FIG. 15 is a block diagram showing another example (first configuration example) of the
帯域通過フィルタ５０は、音響信号u1-1〜u1-m1,u2-1〜u2-m2,y1,y2を入力し、音響信号u1-1〜u1-m1,u2-1〜u2-m2,y1,y2に対し、所定のカットオフ周波数にて帯域通過フィルタ処理を行う。そして、帯域通過フィルタ５０は、帯域通過フィルタ処理後の音響信号u1-1〜u1-m1,u2-1〜u2-m2,y1,y2を制御部１０に出力する。
The
制御部１０は、帯域通過フィルタ５０から帯域通過フィルタ処理後の音響信号u1-1〜u1-m1,u2-1〜u2-m2,y1,y2を入力する。そして、制御部１０は、帯域通過フィルタ処理後の音響信号u1-1〜u1-m1,u2-1〜u2-m2,y1,y2に基づいて、制御器設計プログラムの処理にて制御器Ｈを設計することで、制御器Ｈのパラメータを決定して出力する。
The
これにより、制御部１０−１にて、所定周波数の帯域に対する制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0、遅延器Ｒｄの遅延時間Ｒd1〜Ｒdm2及び遅延器Ｒｃの遅延時間Ｒc1〜Ｒcm1が決定される。 Thereby, in the control unit 10-1, the coefficient matrices A0, B0, C0, D0 of the controller H0, the delay times Rd1 to Rdm2 of the delay unit Rd, and the delay times Rc1 to Rcm1 of the delay unit Rc for the band of the predetermined frequency are obtained. It is determined.
図１６は、図１５に示した第１構成例の制御部１０−１により設計された制御器Ｈの適用例１を示すブロック図である。このシステムは、音響信号の周波数帯域を２分割した例であり、帯域通過フィルタ５１−１，５１−２及び制御器Ｈ−１ａ，Ｈ−１ｂを備えている。 FIG. 16 is a block diagram showing an application example 1 of the controller H designed by the control unit 10-1 of the first configuration example shown in FIG. This system is an example in which a frequency band of an acoustic signal is divided into two, and includes band pass filters 51-1, 51-2 and controllers H-1a, H-1b.
尚、図１６は、音響信号を図示しないスピーカ１０１−１〜１０１−ｍ１へ出力する際には、Ｄ／Ａコンバータ及びアンプを用いるが、これらの基本的な構成部は自明なものとして省略してある。後述する図１７、図１９及び図２０についても同様である。 Although FIG. 16 uses a D / A converter and an amplifier when outputting an acoustic signal to the speakers 101-1 to 101-m1 (not shown), these basic components are omitted as obvious. It is The same applies to FIGS. 17, 19 and 20 described later.
帯域通過フィルタ５１−１は、図１５に示した帯域通過フィルタ５０に対応し、音響信号u2-1〜u2-m2を入力し、音響信号u2-1〜u2-m2に対し、予め設定された第１のカットオフ周波数にて帯域通過フィルタの処理を行う。そして、帯域通過フィルタ５１−１は、第１のカットオフ周波数による帯域通過フィルタ処理後の音響信号u2-1〜u2-m2を制御器Ｈ−１ａに出力する。
The band pass filter 51-1 corresponds to the
制御器Ｈ−１ａは、図１５に示した制御部１０−１により設計され、決定されたパラメータにて構成された遅延器Ｒｄａ、制御器Ｈ0ａ及び遅延器Ｒｃａを備えている。遅延器Ｒｄａ、制御器Ｈ0ａ及び遅延器Ｒｃａは、図１５に示した帯域通過フィルタ５０の周波数として、帯域通過フィルタ５１−１と同じ第１のカットオフ周波数を用いた場合に得られたパラメータにて構成される。
The controller H-1a includes a delay unit Rda, a controller H0a, and a delay unit Rca which are designed by the control unit 10-1 shown in FIG. 15 and configured by the determined parameters. The delay unit Rda, the controller H0a, and the delay unit Rca are parameters obtained when the same first cutoff frequency as the band pass filter 51-1 is used as the frequency of the
制御器Ｈ−１ａは、帯域通過フィルタ５１−１から第１のカットオフ周波数による帯域通過フィルタ処理後の音響信号u2-1〜u2-m2を入力し、図５に示した制御器Ｈと同じ処理を行い、音響信号u1a-1〜u1a-m1を生成して出力する。これにより、第１のカットオフ周波数の帯域における音響信号u1a-1〜u1a-m1が出力される。 The controller H-1a receives the acoustic signals u2-1 to u2-m2 after the band pass filter processing with the first cutoff frequency from the band pass filter 51-1, and is the same as the controller H shown in FIG. Processing is performed to generate and output acoustic signals u1a-1 to u1a-m1. Thereby, the acoustic signals u1a-1 to u1a-m1 in the band of the first cutoff frequency are output.
帯域通過フィルタ５１−２は、図１５に示した帯域通過フィルタ５０に対応し、音響信号u2-1〜u2-m2を入力し、音響信号u2-1〜u2-m2に対し、予め設定された第２のカットオフ周波数（第１のカットオフ周波数とは異なる周波数）にて帯域通過フィルタ処理を行う。そして、帯域通過フィルタ５１−２は、第２のカットオフ周波数による帯域通過フィルタ処理後の音響信号u2-1〜u2-m2を制御器Ｈ−１ｂに出力する。
The band pass filter 51-2 corresponds to the
制御器Ｈ−１ｂは、図１５に示した制御部１０−１により設計され、決定されたパラメータにて構成された遅延器Ｒｄｂ、制御器Ｈ0ｂ及び遅延器Ｒｃｂを備えている。遅延器Ｒｄｂ、制御器Ｈ0ｂ及び遅延器Ｒｃｂは、図１５に示した帯域通過フィルタ５０の周波数として、帯域通過フィルタ５１−２と同じ第２のカットオフ周波数を用いた場合に得られたパラメータにて構成される。
The controller H-1b includes a delay unit Rdb, a controller H0b, and a delay unit Rcb which are designed by the control unit 10-1 shown in FIG. 15 and configured by the determined parameters. The delay unit Rdb, the controller H0 b and the delay unit Rcb use the same parameters as those obtained when the second cutoff frequency same as that of the band pass filter 51-2 is used as the frequency of the
制御器Ｈ−１ｂは、帯域通過フィルタ５１−２から第２のカットオフ周波数による帯域通過フィルタ処理後の音響信号u2-1〜u2-m2を入力し、図５に示した制御器Ｈと同じ処理を行い、音響信号u1b-1〜u1b-m1を生成して出力する。これにより、第２のカットオフ周波数の帯域における音響信号u1b-1〜u1b-m1が出力される。 The controller H-1b receives the acoustic signals u2-1 to u2-m2 after the band pass filter processing with the second cutoff frequency from the band pass filter 51-2, and the same as the controller H shown in FIG. 5 Processing is performed to generate and output acoustic signals u1b-1 to u1b-m1. Thereby, the acoustic signals u1 b-1 to u1 b-m1 in the band of the second cutoff frequency are output.
そして、第１のカットオフ周波数の帯域における音響信号u1a-1〜u1a-m1と第２のカットオフ周波数の帯域における音響信号u1b-1〜u1b-m1とがそれぞれ加算され、加算された音響信号がスピーカ１０１−１〜１０１−ｍ１へ出力される。この場合、音響信号u1a-1〜u1a-m1のみがスピーカ１０１−１〜１０１−ｍ１へ出力されるようにしてもよいし、音響信号u1b-1〜u1b-m1のみがスピーカ１０１−１〜１０１−ｍ１へ出力されるようにしてもよい。スピーカ１０１−１〜１０１−ｍ１が再生周波数帯域の異なる複数のスピーカユニットを備える場合には、音響信号u1a-1〜u1a-m1が、当該音響信号u1a-1〜u1a-m1の通過帯域を再生周波数帯域に含むスピーカユニットへ出力されるようにしてもよい。また、音響信号u1b-1〜u1b-m1が、当該音響信号u1b-1〜u1b-m1の通過帯域を再生周波数帯域に含むスピーカユニットへ出力されるようにしてもよい。 Then, the acoustic signals u1a-1 to u1a-m1 in the band of the first cutoff frequency and the acoustic signals u1b-1 to u1b-m1 in the band of the second cutoff frequency are respectively added and added. Are output to the speakers 101-1 to 101-m1. In this case, only the acoustic signals u1a-1 to u1a-m1 may be output to the speakers 101-1 to 101-m1, or only the acoustic signals u1b-1 to u1b-m1 may be the speakers 101-1 to 101 It may be output to -m1. When the speakers 101-1 to 101-m1 include a plurality of speaker units having different reproduction frequency bands, the acoustic signals u1a-1 to u1a-m1 reproduce the passbands of the acoustic signals u1a-1 to u1a-m1. It may be output to the speaker unit included in the frequency band. Also, the acoustic signals u1b-1 to u1b-m1 may be output to a speaker unit including the pass band of the acoustic signals u1b-1 to u1b-m1 in the reproduction frequency band.
図１７は、図１５に示した第１構成例の制御部１０−１により設計された制御器Ｈの適用例２を示すブロック図である。このシステムは、音響信号の周波数帯域を２分割した例であり、帯域通過フィルタ５１−１，５１−２、制御器Ｈ−１ａ及び他の制御器を備えている。このシステムには、本発明の実施形態にて設計された制御器Ｈ−１ａと従来技術にて設計された他の制御器とが混在している。 FIG. 17 is a block diagram showing an application example 2 of the controller H designed by the control unit 10-1 of the first configuration example shown in FIG. This system is an example in which the frequency band of an acoustic signal is divided into two, and includes band pass filters 51-1, 51-2, a controller H-1a, and another controller. In this system, the controller H-1a designed in the embodiment of the present invention and other controllers designed in the prior art are mixed.
帯域通過フィルタ５１−１，５１−２及び制御器Ｈ−１ａは、図１６に示した帯域通過フィルタ５１−１，５１−２及び制御器Ｈ−１ａと同じであるから、ここでは説明を省略する。 The band pass filters 51-1, 51-2 and the controller H-1a are the same as the band pass filters 51-1, 51-2 and the controller H-1a shown in FIG. Do.
他の制御器は、前述の非特許文献１等の従来の制御器設計装置により設計された制御器であり、帯域通過フィルタ５１−２から第２のカットオフ周波数による帯域通過フィルタ処理後の音響信号u2-1〜u2-m2を入力し、音響信号u1’-1〜u1’-m1を生成して出力する。
Another controller is a controller designed by a conventional controller design apparatus such as the aforementioned
これにより、制御器Ｈ−１ａから第１のカットオフ周波数の帯域における音響信号u1a-1〜u1a-m1が出力され、他の制御器から第２のカットオフ周波数の帯域における音響信号u1’-1〜u1’-m1が出力される。そして、音響信号u1a-1〜u1a-m1と音響信号u1’-1〜u1’-m1とが加算され、加算された音響信号がスピーカ１０１−１〜１０１−ｍ１へ出力される。この場合、音響信号u1a-1〜u1a-m1及び音響信号u1’-1〜u1’-m1のうちのいずれかがスピーカ１０１−１〜１０１−ｍ１へ出力されるようにしてもよい。スピーカ１０１−１〜１０１−ｍ１が再生周波数帯域の異なる複数のスピーカユニットを備える場合には、音響信号u1a-1〜u1a-m1が、当該音響信号u1a-1〜u1a-m1の通過帯域を再生周波数帯域に含むスピーカユニットへ出力されるようにしてもよい。また、音響信号u1’-1〜u1’-m1が、当該音響信号u1’-1〜u1’-m1の通過帯域を再生周波数帯域に含むスピーカユニットへ出力されるようにしてもよい。 Thereby, the controller H-1a outputs the acoustic signals u1a-1 to u1a-m1 in the band of the first cutoff frequency, and the other controllers transmit the acoustic signal u1'- in the band of the second cutoff frequency. 1 to u1'-m1 are output. Then, the acoustic signals u1a-1 to u1a-m1 and the acoustic signals u1'-1 to u1'-m1 are added, and the added acoustic signals are output to the speakers 101-1 to 101-m1. In this case, any one of the acoustic signals u1a-1 to u1a-m1 and the acoustic signals u1'-1 to u1'-m1 may be output to the speakers 101-1 to 101-m1. When the speakers 101-1 to 101-m1 include a plurality of speaker units having different reproduction frequency bands, the acoustic signals u1a-1 to u1a-m1 reproduce the passbands of the acoustic signals u1a-1 to u1a-m1. It may be output to the speaker unit included in the frequency band. Also, the acoustic signals u1'-1 to u1'-m1 may be output to a speaker unit including the pass band of the acoustic signals u1'-1 to u1'-m1 in the reproduction frequency band.
以上のように、本発明の実施形態による制御器設計装置１の制御部１０−１によれば、音響信号を複数の周波数帯域に分割した場合の帯域毎に、制御器設計プログラムの処理にて制御器Ｈを設計することで、制御器Ｈのパラメータを決定するようにした。
As described above, according to the control unit 10-1 of the
これにより、前述の制御部１０と同様の効果を奏する。すなわち、帯域通過フィルタ５０にてフィルタ処理がなされた所定の周波数帯域の音響信号について、制御器Ｈの制御性能の低下がある程度許容され、設計に多少の誤差は生じるが、ゲインを小さくすることができる。
Thereby, the same effect as the
制御部１０−１により第１のカットオフ周波数の帯域にて設計された制御器Ｈ−１ａは、帯域通過フィルタ５１−１にてフィルタ処理がなされた第１のカットオフ周波数の音響信号u2-1〜u2-m2に対し、ゲインが陽に抑制され、系の外乱及び制御器Ｈ−１ａ自身の摂動に対して高い頑健性を得ることが可能となる。 The controller H-1a designed in the band of the first cutoff frequency by the control unit 10-1 is an acoustic signal u2- of the first cutoff frequency that has been subjected to the filter processing by the band pass filter 51-1. The gain is positively suppressed with respect to 1 to u2-m2, and it becomes possible to obtain high robustness to disturbances of the system and perturbations of the controller H-1a itself.
尚、図１６及び図１７は、音響信号の周波数帯域を２分割した例であるが、音響信号の周波数帯域を３以上の周波数帯域に分割するようにしてもよい。この場合の制御器Ｈ−１ａ等は、周波数帯域毎に、当該周波数帯域の音響信号u1-1〜u1-m1,u2-1〜u2-m2,y1,y2に基づいて設計される。 16 and 17 show an example in which the frequency band of the acoustic signal is divided into two, the frequency band of the acoustic signal may be divided into three or more frequency bands. The controller H-1a in this case is designed based on the acoustic signals u1-1 to u1-m1 and u2-1 to u2-m2 and y1 and y2 of the frequency band for each frequency band.
また、図１５に示した制御部１０−１は、測定した音響信号u1-1〜u1-m1,u2-1〜u2-m2,y1,y2を入力し、帯域通過フィルタ５０にて、所定のカットオフ周波数による帯域通過フィルタの処理を行うようにした。これに対し、所定のカットオフ周波数により帯域制限された音響信号u1-1〜u1-m1,u2-1〜u2-m2,y1,y2が測定された場合、制御部１０−１は、当該所定のカットオフ周波数により帯域制限された音響信号u1-1〜u1-m1,u2-1〜u2-m2,y1,y2を直接入力するようにしてもよい。この場合、制御部１０−１は、帯域通過フィルタ５０を備えていない。
Further, the control unit 10-1 shown in FIG. 15 inputs the measured acoustic signals u1-1 to u1-m1, u2-1 to u2-m2, y1, and y2, and the
（第２構成例：帯域分割及び間引き後の音響信号にて制御器Ｈを設計）
次に、第２構成例について説明する。前述のとおり、第２構成例は、音響信号を複数の周波数帯域に分割し、さらに音響信号のサンプルの間引きを行った場合の帯域毎に、制御器設計プログラムの処理にて制御器Ｈを設計することで、制御器Ｈのパラメータを決定する例である。
(Second configuration example: Design of controller H with acoustic signals after band division and decimation)
Next, a second configuration example will be described. As described above, in the second configuration example, the controller H is designed in the processing of the controller design program for each band when the acoustic signal is divided into a plurality of frequency bands and further sampling of the acoustic signal is performed. This is an example in which the parameters of the controller H are determined.
図１８は、制御部１０の他の例（第２構成例）を示すブロック図である。この制御部１０−２は、帯域通過フィルタ５０、間引き部５２及び図４に示した制御部１０を備えている。
FIG. 18 is a block diagram showing another example (second configuration example) of the
帯域通過フィルタ５０は、図１５に示した帯域通過フィルタ５０と同じであるからここでは説明を省略する。
The
間引き部５２は、帯域通過フィルタ５０から帯域通過フィルタ処理後の音響信号u1-1〜u1-m1,u2-1〜u2-m2,y1,y2を入力する。そして、間引き部５２は、帯域通過フィルタ５０のカットオフ周波数に応じて、帯域通過フィルタ処理後の音響信号u1-1〜u1-m1,u2-1〜u2-m2,y1,y2に対しサンプルの間引き（ダウンサンプリング）を行う。間引き部５２は、間引き後の音響信号u1-1〜u1-m1,u2-1〜u2-m2,y1,y2を制御部１０に出力する。
The thinning-out
これにより、間引き後の音響信号u1-1〜u1-m1,u2-1〜u2-m2,y1,y2のサンプリング周波数が低い場合、制御部１０及び後述する制御器Ｈ−１ｃにおけるモデルの次数を低く抑えることができ、信号処理量を削減することができる。
As a result, when the sampling frequency of the decimated acoustic signals u1-1 to u1-m1, u2-1 to u2-m2, y1, y2 is low, the model order in the
制御部１０は、間引き部５２から間引き後の音響信号u1-1〜u1-m1,u2-1〜u2-m2,y1,y2を入力し、図１５に示した制御部１０と同じ処理を行う。
The
これにより、制御部１０−２にて、所定周波数の帯域に対する制御器Ｈ0の係数行列Ａ0，Ｂ0，Ｃ0，Ｄ0、遅延器Ｒｄの遅延時間Ｒd1〜Ｒdm2及び遅延器Ｒｃの遅延時間Ｒc1〜Ｒcm1が決定される。 As a result, in the control unit 10-2, the coefficient matrices A0, B0, C0, D0 of the controller H0, the delay times Rd1 to Rdm2 of the delay device Rd, and the delay times Rc1 to Rcm1 of the delay device Rc for the band of the predetermined frequency are obtained. It is determined.
図１９は、図１８に示した第２構成例の制御部１０−２により設計された制御器Ｈの適用例１を示すブロック図である。このシステムは、音響信号の周波数帯域を２分割した例であり、帯域通過フィルタ５１−１，５１−２、間引き部５３−１，５３−２、制御器Ｈ−１ｃ、他の制御器及び増幅器５４−１，５４−２を備えている。このシステムには、本発明の実施形態にて設計された制御器Ｈ−１ｃと従来技術にて設計された他の制御器とが混在している。尚、本発明の実施形態にて設計された制御器Ｈ−１ｃと制御器Ｈ−１ｄとを並べて構成するようにしてもよい。 FIG. 19 is a block diagram showing an application example 1 of the controller H designed by the control unit 10-2 of the second configuration example shown in FIG. This system is an example in which the frequency band of an acoustic signal is divided into two, and the band pass filters 51-1, 51-2, thinning units 53-1, 53-2, controller H-1c, other controllers and amplifiers 54-1, 54-2. In this system, the controller H-1c designed in the embodiment of the present invention and other controllers designed in the prior art are mixed. The controller H-1c and the controller H-1d designed in the embodiment of the present invention may be arranged side by side.
帯域通過フィルタ５１−１，５１−２は、図１６に示した帯域通過フィルタ５１−１，５１−２と同じであるから、ここでは説明を省略する。 The band pass filters 51-1 and 51-2 are the same as the band pass filters 51-1 and 51-2 shown in FIG.
間引き部５３−１は、帯域通過フィルタ５１−１から第１のカットオフ周波数による帯域通過フィルタ処理後の音響信号u2-1〜u2-m2を入力する。そして、間引き部５３−１は、帯域通過フィルタ５１−１の第１のカットオフ周波数に応じて、図１８に示した間引き部５２と同様に、帯域通過フィルタ処理後の音響信号u2-1〜u2-m2に対しサンプルの間引きを行う。そして、間引き部５３−１は、間引き後の音響信号u2-1〜u2-m2を制御器Ｈ−１ｃに出力する。
The thinning-out unit 53-1 receives the acoustic signals u2-1 to u2-m2 after the band pass filter processing with the first cutoff frequency from the band pass filter 51-1. Then, the thinning-out unit 53-1 responds to the first cut-off frequency of the band-pass filter 51-1, like the thinning-out
制御器Ｈ−１ｃは、図１８に示した制御部１０−２により設計され、決定されたパラメータにて構成された遅延器Ｒｄ、制御器Ｈ0及び遅延器Ｒｃを備えている。遅延器Ｒｄ、制御器Ｈ0及び遅延器Ｒｃは、図１８に示した帯域通過フィルタ５０のカットオフ周波数及び間引き部５２の間引き間隔として、帯域通過フィルタ５１−１と同じ第１のカットオフ周波数、及び間引き部５３−１と同じ間引き間隔を用いた場合に得られたパラメータにて構成される。
The controller H-1c is provided with a delay device Rd, a controller H0 and a delay device Rc which are designed by the control unit 10-2 shown in FIG. 18 and configured by the determined parameters. The delay unit Rd, the controller H0 and the delay unit Rc have the same first cutoff frequency as the bandpass filter 51-1, as the cutoff frequency of the
制御器Ｈ−１ｃは、間引き部５３−１から間引き後の音響信号u2-1〜u2-m2を入力し、図５に示した制御器Ｈと同じ処理を行い、増幅前の音響信号u1-1〜u1-m1を生成して増幅器５４−１に出力する。 The controller H-1c receives the decimated acoustic signals u2-1 to u2-m2 from the decimation unit 53-1, performs the same processing as the controller H shown in FIG. 5, and amplifies the acoustic signal u1-a before amplification. 1 to u1-m1 are generated and output to the amplifier 54-1.
増幅器５４−１は、制御器Ｈ−１ｃから増幅前の音響信号u1-1〜u1-m1を入力し、間引き部５３−１の間引き量に応じて、増幅前の音響信号u1-1〜u1-m1を増幅し、音響信号u1c-1〜u1c-m1を生成して出力する。 The amplifier 54-1 receives the acoustic signal u1-1 to u1-m1 before amplification from the controller H-1c, and the acoustic signal u1-1 to u1 before amplification according to the thinning amount of the thinning unit 53-1. -m1 is amplified to generate and output acoustic signals u1c-1 to u1c-m1.
間引き部５３−２は、帯域通過フィルタ５１−２から第２のカットオフ周波数による帯域通過フィルタ処理後の音響信号u2-1〜u2-m2を入力する。そして、間引き部５３−２は、帯域通過フィルタ５１−２の第２のカットオフ周波数に応じて、図１８に示した間引き部５２と同様に、帯域通過フィルタ処理後の音響信号u2-1〜u2-m2に対しサンプルの間引きを行う。そして、間引き部５３−２は、間引き後の音響信号u2-1〜u2-m2を他の制御器に出力する。
The thinning-out unit 53-2 receives the acoustic signals u2-1 to u2-m2 after the band pass filter processing with the second cutoff frequency from the band pass filter 51-2. Then, according to the second cutoff frequency of the bandpass filter 51-2, the decimation unit 53-2 performs the bandpass-filter-processed acoustic signal u2-1 to the same as the
他の制御器は、前述の非特許文献１等の従来の制御器設計装置により設計された制御器であり、間引き部５３−２から間引き後の音響信号u2-1〜u2-m2を入力し、増幅前の音響信号u1-1〜u1-m1を生成して出力する。
Another controller is a controller designed by the conventional controller design apparatus of the above-mentioned
増幅器５４−２は、他の制御器から増幅前の音響信号u1-1〜u1-m1を入力し、間引き部５３−２の間引き量に応じて、増幅前の音響信号u1-1〜u1-m1を増幅し、音響信号u1’-1〜u1’-m1を生成して出力する。 The amplifier 54-2 receives the acoustic signal u1-1 to u1-m1 before amplification from the other controller, and the acoustic signal u1-1 to u1− before amplification is performed according to the thinning amount of the thinning unit 53-2. It amplifies m1 to generate and output acoustic signals u1′-1 to u1′-m1.
これにより、増幅器５４−１から第１のカットオフ周波数の帯域における間引き及び増幅後の音響信号u1c-1〜u1c-m1が出力され、増幅器５４−２から第２のカットオフ周波数の帯域における間引き及び増幅後の音響信号u1’-1〜u1’c-m1が出力される。そして、音響信号u1c-1〜u1c-m1と音響信号u1’-1〜u1’-m1とが加算され、加算された音響信号がスピーカ１０１−１〜１０１−ｍ１へ出力される。この場合、音響信号u1c-1〜u1c-m1及び音響信号u1’-1〜u1’-m1のいずれかがスピーカ１０１−１〜１０１−ｍ１へ出力されるようにしてもよい。スピーカ１０１−１〜１０１−ｍ１が再生周波数帯域の異なる複数のスピーカユニットを備える場合には、音響信号u1a-1〜u1a-m1が、当該音響信号u1a-1〜u1a-m1の通過帯域を再生周波数帯域に含むスピーカユニットへ出力されるようにしてもよい。また、音響信号u1’-1〜u1’-m1が、当該音響信号u1’-1〜u1’-m1の通過帯域を再生周波数帯域に含むスピーカユニットへ出力されるようにしてもよい。 Thereby, the acoustic signals u1c-1 to u1c-m1 after thinning-out and amplification in the band of the first cutoff frequency are output from the amplifier 54-1 and thinning-out in the band of the second cutoff frequency is generated from the amplifier 54-2 And amplified acoustic signals u1'-1 to u1'c-m1 are output. Then, the acoustic signals u1c-1 to u1c-m1 and the acoustic signals u1'-1 to u1'-m1 are added, and the added acoustic signals are output to the speakers 101-1 to 101-m1. In this case, any one of the acoustic signals u1c-1 to u1c-m1 and the acoustic signals u1'-1 to u1'-m1 may be output to the speakers 101-1 to 101-m1. When the speakers 101-1 to 101-m1 include a plurality of speaker units having different reproduction frequency bands, the acoustic signals u1a-1 to u1a-m1 reproduce the passbands of the acoustic signals u1a-1 to u1a-m1. It may be output to the speaker unit included in the frequency band. Also, the acoustic signals u1'-1 to u1'-m1 may be output to a speaker unit including the pass band of the acoustic signals u1'-1 to u1'-m1 in the reproduction frequency band.
図２０は、図１８に示した第２構成例の制御部１０−２により設計された制御器Ｈの適用例２を示すブロック図である。このシステムは、音響信号の周波数帯域を２分割した例であり、帯域通過フィルタ５１−１，５１−２、間引き部５３−１，５３−２、制御器Ｈ−１ｃ、他の制御器、補間及びＬＰＦ部５５−１，５５−２、増幅器５４−１，５４−２及び加算器５６を備えている。このシステムには、本発明の実施形態にて設計された制御器Ｈ−１ｃと従来技術にて設計された他の制御器とが混在している。尚、本発明の実施形態にて設計された制御器Ｈ−１ｃと制御器Ｈ−１ｄとを並べて構成するようにしてもよい。
FIG. 20 is a block diagram showing an application example 2 of the controller H designed by the control unit 10-2 of the second configuration example shown in FIG. This system is an example in which the frequency band of the acoustic signal is divided into two, and the band pass filters 51-1, 51-2, thinning units 53-1, 53-2, controller H-1c, other controllers, interpolation And LPF units 55-1 and 55-2, amplifiers 54-1 and 54-2, and an
図１９に示したシステムと図２０に示すシステムとを比較すると、図２０のシステムは、図１９に示したシステムに加え、さらに、制御器Ｈ−１ｃと増幅器５４−１との間に補間及びＬＰＦ部５５−１を備え、他の制御器と増幅器５４−２との間に補間及びＬＰＦ部５５−２を備え、加算器５６を備えている点で相違する。図２０において、図１９と共通する部分には図１９と同一の符号を付し、その詳しい説明は省略する。
Comparing the system shown in FIG. 19 with the system shown in FIG. 20, in addition to the system shown in FIG. 19, the system shown in FIG. 20 further interpolates between controller H-1c and amplifier 54-1. The difference is that an LPF unit 55-1 is provided, an interpolation / LPF unit 55-2 is provided between another controller and the amplifier 54-2, and an
補間及びＬＰＦ部５５−１は、制御器Ｈ−１ｃから音響信号u1-1〜u1-m1を入力し、音響信号u1-1〜u1-m1に対し、間引き部５３−１による間引きとは逆の処理である補間（アップサンプリング）を行う。これにより、元のサンプリング周波数に戻すことができる。そして、補間及びＬＰＦ部５５−１は、補間後の音響信号u1-1〜u1-m1に対し、帯域通過フィルタ５１−１と同じ第１のカットオフ周波数のＬＰＦ処理を施し、ＬＰＦ処理後の音響信号u1-1〜u1-m1を増幅器５４−１に出力する。 The interpolation and LPF unit 55-1 receives the acoustic signals u1-1 to u1-m1 from the controller H-1c, and reverses the decimation by the decimation unit 53-1 with respect to the acoustic signals u1-1 to u1-m1. Interpolation (up sampling) which is processing of This allows the original sampling frequency to be restored. Then, the interpolation and LPF unit 55-1 performs LPF processing of the same first cut-off frequency as the band pass filter 51-1 on the acoustic signals u1-1 to u1-m1 after interpolation, and performs LPF processing after the LPF processing. The acoustic signals u1-1 to u1-m1 are output to the amplifier 54-1.
これにより、補間処理により生じる折り返し歪は、帯域通過フィルタ５１−１と同じカットオフ周波数を用いる帯域通過フィルタのＬＰＦ処理により削除することができる。 Thereby, aliasing distortion generated by the interpolation processing can be eliminated by the LPF processing of the band pass filter using the same cutoff frequency as the band pass filter 51-1.
補間及びＬＰＦ部５５−２は、他の制御器から音響信号u1’-1〜u1’-m1を入力し、音響信号u1’-1〜u1’-m1に対し、間引き部５３−２による間引きとは逆の補間を行う。これにより、元のサンプリング周波数に戻すことができる。そして、補間及びＬＰＦ部５５−２は、補間後の音響信号u1’-1〜u1’-m1に対し、帯域通過フィルタ５１−２と同じ第２のカットオフ周波数のＬＰＦを施し、ＬＰＦ後の音響信号u1’-1〜u1’-m1を増幅器５４−２に出力する。 The interpolation and LPF unit 55-2 receives the acoustic signal u1'-1 to u1'-m1 from another controller, and performs decimation by the decimation unit 53-2 on the acoustic signal u1'-1 to u1'-m1. And perform the opposite interpolation. This allows the original sampling frequency to be restored. Then, the interpolation and LPF unit 55-2 applies an LPF having a second cutoff frequency which is the same as that of the band pass filter 51-2 to the acoustic signals u1′-1 to u1′-m1 after interpolation, The acoustic signals u1'-1 to u1'-m1 are output to the amplifier 54-2.
これにより、補間処理により生じる折り返し歪は、間引き部５３−２と同じカットオフ周波数を用いる帯域通過フィルタのＬＰＦ処理により削除することができる。増幅器５４−１，５４−２の処理は、図１９にて説明したとおりである。 Thereby, aliasing distortion generated by the interpolation processing can be eliminated by the LPF processing of the band pass filter using the same cutoff frequency as the thinning part 53-2. The processing of the amplifiers 54-1 and 54-2 is as described in FIG.
加算器５６は、増幅器５４−１から増幅後の音響信号u1c-1〜u1c-m1を入力すると共に、増幅器５４−２から増幅後の音響信号u1’-1〜u1’-m1を入力し、音響信号u1c-1〜u1c-m1及び音響信号u1’-1〜u1’-m1を加算し、加算後の音響信号u1d-1〜u1d-m1を出力する。
The
以上のように、本発明の実施形態による制御器設計装置１の制御部１０−２によれば、音響信号を複数の周波数帯域に分割し、さらに音響信号のサンプルの間引きを行った場合の帯域毎に、制御器設計プログラムの処理にて制御器Ｈを設計することで、制御器Ｈのパラメータを決定するようにした。
As described above, according to the control unit 10-2 of the
これにより、前述の制御部１０と同様の効果を奏する。すなわち、帯域通過フィルタ５０によりフィルタ処理がなされた所定の周波数帯域の音響信号について、制御器Ｈの制御性能の低下がある程度許容され、設計に多少の誤差は生じるが、ゲインを小さくすることができる。
Thereby, the same effect as the
制御部１０−２により第１のカットオフ周波数の帯域にて設計された制御器Ｈ−１ｃは、帯域通過フィルタ５１−１及び間引き部５３−１にて生成された第１のカットオフ周波数及び間引き後の音響信号u2-1〜u2-m2に対し、ゲインが陽に抑制され、系の外乱及び制御器Ｈ−１ｃ自身の摂動に対して高い頑健性を得ることが可能となる。 The controller H-1c designed in the band of the first cutoff frequency by the controller 10-2 is the first cutoff frequency generated by the band pass filter 51-1 and the thinning unit 53-1, and The gain is positively suppressed with respect to the decimated acoustic signals u2-1 to u2-m2, and it becomes possible to obtain high robustness to disturbances of the system and perturbations of the controller H-1c itself.
尚、図１９及び図２０は、音響信号の周波数帯域を２分割した例であるが、図１６及び図１７と同様に、音響信号の周波数帯域を３以上の周波数帯域に分割するようにしてもよい。この場合の制御器Ｈ−１ｃ等は、周波数帯域毎に、当該周波数帯域の音響信号u1-1〜u1-m1,u2-1〜u2-m2,y1,y2に基づいて設計される。また、分割した全ての周波数帯域のそれぞれについて、制御部１０−２により設計された制御器Ｈを用いるようにしてもよい。 Although FIGS. 19 and 20 show an example in which the frequency band of the acoustic signal is divided into two, the frequency band of the acoustic signal may be divided into three or more frequency bands as in FIGS. 16 and 17. Good. The controller H-1c and the like in this case are designed for each frequency band based on the acoustic signals u1-1 to u1-m1 and u2-1 to u2-m2 and y1 and y2 of the frequency band. Also, the controller H designed by the control unit 10-2 may be used for each of all the divided frequency bands.
また、図１８に示した制御部１０−２は、測定した音響信号u1-1〜u1-m1,u2-1〜u2-m2,y1,y2を入力し、帯域通過フィルタ５０にて、所定のカットオフ周波数による帯域通過フィルタ処理を行い、間引き部５２にて間引き処理を行うようにした。これに対し、所定のカットオフ周波数かつ間引き処理がなされた音響信号u1-1〜u1-m1,u2-1〜u2-m2,y1,y2が測定された場合、制御部１０−２は、当該音響信号u1-1〜u1-m1,u2-1〜u2-m2,y1,y2を直接入力するようにしてもよい。この場合、制御部１０−２は、帯域通過フィルタ５０及び間引き部５２を備えていない。
Further, the control unit 10-2 shown in FIG. 18 inputs the measured acoustic signals u1-1 to u1-m1, u2-1 to u2-m2, y1, y2, and the
図５に示した制御器Ｈのハードウェア構成は、制御器設計装置１と同様に、通常のコンピュータを使用することができる。制御器Ｈは、ＣＰＵ、ＲＡＭ等の揮発性の記憶媒体、ＲＯＭ等の不揮発性の記憶媒体、及びインタフェース等を備えたコンピュータによって構成される。制御器Ｈに備えた遅延器Ｒｄ、制御器Ｈ0及び遅延器Ｒｃの各機能は、これらの機能を記述したプログラムをＣＰＵに実行させることによりそれぞれ実現される。これらのプログラムは、前記記憶媒体に格納されており、ＣＰＵに読み出されて実行される。また、これらのプログラムは、磁気ディスク（フロッピー（登録商標）ディスク、ハードディスク等）、光ディスク（ＣＤ−ＲＯＭ、ＤＶＤ等）、半導体メモリ等の記憶媒体に格納して頒布することもでき、ネットワークを介して送受信することもできる。図１６及び図１７に示した制御器Ｈ−１ａ、図１６に示した制御器Ｈ−１ｂ、並びに図１９及び図２０に示した制御器Ｈ−１ｃについても同様である。
The hardware configuration of the controller H shown in FIG. 5 can use a normal computer as in the
１ 制御器設計装置
１０ 制御部
１１ ＣＰＵ
１２ 記憶部
１３ 記憶装置
１４ 操作／入力部
１５ 表示出力インタフェース部
１６ 通信部
１７ システムバス
２０ 同定部
２１ 遅延時間分離部
２２ システム構成部
２３ パラメータ決定部
２４ 遅延時間補償部（遅延時間算出部）
３０，３１，４２ 遅延器
４０，４３，４４，４５ 乗算器
４１，４６ 加算器
４７ 減算器
５０，５１ 帯域通過フィルタ
５２，５３ 間引き部
５４ 増幅器
５５ 補間及びＬＰＦ部
５６ 加算器
１０１，１０３ スピーカ
１０２ マイクロホン
１０４ 聴取者
１０５ 耳
Ｇｐ 制御対象
Ｇｐ＃ 遅延時間が分離された制御対象（分離制御対象）
Ｈinv 逆システム
Ｇｔ 目標システム
Ｇｔ＃ 遅延時間が分離された目標システム（分離目標システム）
Ｇｗ 結合システム
Ｈall 全体システム
Ｈ 制御器
Ｈ0 制御器（仮制御器）
Ｒｄ 遅延器（第１遅延器）
Ｒｃ 遅延器（第２遅延器）
1
12
30, 31, 42
Hinv Inverse system Gt Target system Gt # Target system with separated delay time (separated target system)
Gw Coupling system Hall Whole system H Controller H0 Controller (temporary controller)
Rd delay unit (first delay unit)
Rc delay (second delay)
Claims (7)
前記制御器が、第１遅延器、仮制御器及び第２遅延器を備え、
前記制御対象を、前記所定数の２次音源から提示される第１信号と前記所定数の制御点にて観察される第２信号との間の関係について、直達項を持たない状態空間モデルで表し、
前記目標システムを、前記所定数の仮想音源から提示される第３信号と前記所定数の制御点にて観察される第４信号との間の関係について、直達項を持たない状態空間モデルで表した場合に、
前記第１信号、前記第２信号、前記第３信号及び前記第４信号に基づいて、前記制御対象及び前記目標システムを同定する同定部と、
前記第１信号及び前記第２信号に基づいて、前記制御対象から遅延時間を分離し、当該遅延時間を分離した分離制御対象を求めると共に、前記第３信号及び前記第４信号に基づいて、前記目標システムから遅延時間を分離し、当該遅延時間を分離した分離目標システムを求める遅延時間分離部と、
入力信号を前記第３信号とし、出力信号を、前記仮制御器のゲイン、及び前記分離制御対象と前記分離目標システムとの間の出力追従誤差とし、前記ゲインと前記出力追従誤差との間のバランスを定めるパラメータをバランス係数として、前記入力信号を入力する前記仮制御器、前記仮制御器により出力された信号を入力する前記分離制御対象、前記仮制御器により出力された信号に前記バランス係数を乗算し、乗算結果を前記ゲインとして出力する演算器、前記入力信号を入力する前記分離目標システム、及び、前記分離制御対象により出力された信号から前記分離目標システムにより出力された信号を減算し、減算結果を前記出力追従誤差として出力する減算器からなる全体システムを構成するシステム構成部と、
前記システム構成部により構成された前記全体システムのＨ∞ノルムが最小となるように、前記仮制御器のパラメータを決定するパラメータ決定部と、
前記遅延時間分離部により分離された前記遅延時間に基づいて、前記第３信号を入力する前記第１遅延器の遅延時間を算出すると共に、前記第１信号を出力する前記第２遅延器の遅延時間を算出する遅延時間算出部と、
を備えたことを特徴とする制御器設計装置。 An inverse system for a controlled object including a predetermined number of control points at which a signal is observed and a predetermined number of secondary sound sources presenting the signal to the predetermined number of control points, to the predetermined number of secondary sound sources Controller design for acoustic signals designing a controller that combines the characteristics of the inverse system that outputs signals with the characteristics of a target system that includes a predetermined number of virtual sources that respectively present the signals to the predetermined number of control points In the device
The controller includes a first delay, a temporary controller, and a second delay.
The control object is a state space model that does not have a direct term regarding the relationship between the first signal presented from the predetermined number of secondary sound sources and the second signal observed at the predetermined number of control points. Represent
The target system is shown in a state space model having no direct term for the relationship between the third signal presented from the predetermined number of virtual sound sources and the fourth signal observed at the predetermined number of control points. If you
An identification unit that identifies the control target and the target system based on the first signal, the second signal, the third signal, and the fourth signal;
A delay time is separated from the control target based on the first signal and the second signal, and a separation control target obtained by separating the delay time is determined, and based on the third signal and the fourth signal, A delay time separation unit for separating a delay time from a target system and obtaining a separated target system in which the delay time is separated;
The input signal is the third signal, and the output signal is the gain of the temporary controller, and the output tracking error between the separation control target and the target separation system, and between the gain and the output tracking error. The temporary controller which inputs the input signal using a parameter that determines balance as the balance coefficient, the separation control target which inputs the signal output by the temporary controller, the balance coefficient to the signal output by the temporary controller And the separation target system for inputting the input signal, and subtracting the signal output by the separation target system from the signal output by the separation control target A system configuration unit constituting an overall system including a subtracter that outputs a subtraction result as the output tracking error;
A parameter determination unit that determines the parameters of the temporary controller such that the H∞ norm of the overall system configured by the system configuration unit is minimized;
The delay time of the first delay unit to which the third signal is input is calculated based on the delay time separated by the delay time separation unit, and the delay of the second delay unit that outputs the first signal is calculated. A delay time calculation unit that calculates a time;
The controller design apparatus characterized by having.
前記パラメータ決定部は、
前記バランス係数を含む前記全体システムのＨ∞ノルムが最小となるように、前記仮制御器のパラメータを算出し、
前記仮制御器のＨ∞ノルムが所定の第１閾値以下でない場合、前記バランス係数が大きくなるように設定し、前記パラメータを算出し、
前記仮制御器のＨ∞ノルムが前記第１閾値以下であり、かつ前記全体システムのＨ∞ノルムが所定の第２閾値以下でない場合、前記バランス係数が小さくなるように設定し、前記パラメータを算出し、
前記仮制御器のＨ∞ノルムが前記第１閾値以下であり、かつ前記全体システムのＨ∞ノルムが前記第２閾値以下である場合、既に算出した前記パラメータを前記仮制御器のパラメータとして決定する、ことを特徴とする制御器設計装置。 In the controller design device according to claim 1,
The parameter determination unit
Calculating the parameters of the temporary controller such that the H ノ ル norm of the overall system including the balance coefficient is minimized;
When the H バ ラ ン ス norm of the temporary controller is not less than or equal to a predetermined first threshold, the balance coefficient is set to be large, and the parameter is calculated;
If the H∞ norm of the temporary controller is less than or equal to the first threshold and the H∞ norm of the overall system is not less than or equal to a predetermined second threshold, the balance coefficient is set to be small and the parameter is calculated. And
If the H∞ norm of the temporary controller is less than or equal to the first threshold and the H∞ norm of the overall system is less than or equal to the second threshold, then the previously calculated parameters are determined as the parameters of the temporary controller. ,, Controller design device characterized by.
前記パラメータ決定部は、
前記全体システムを、前記仮制御器と、前記分離制御対象、前記演算器、前記分離目標システム及び前記減算器を備えたシステムとから構成されるものとし、前記全体システムを、直達項を持つ状態空間モデルで表し、前記システムを、直達項を持たない状態空間モデルで表した場合に、
前記仮制御器及び前記システムからなる前記全体システムのＨ∞ノルムが最小となるように、前記仮制御器のパラメータを決定する、ことを特徴とする制御器設計装置。 The controller design device according to claim 1 or 2
The parameter determination unit
The entire system comprises the temporary controller, the separated control target, the computing unit, the separated target system, and a system including the subtractor, and the entire system has a direct delivery term. If it is represented by a space model and the system is represented by a state space model having no direct term,
A controller design apparatus, wherein parameters of the temporary controller are determined such that the HH norm of the entire system including the temporary controller and the system is minimized.
前記パラメータ決定部は、
前記全体システムを、直達項を持つ状態空間モデルで表した場合に、前記全体システムのＨ∞ノルムを最小化する条件を表す線形行列不等式の制約のもとでの最小化問題に基づいて、前記全体システムのＨ∞ノルムが最小となるように、前記仮制御器のパラメータを決定する、ことを特徴とする制御器設計装置。 The controller design device according to claim 1 or 2
The parameter determination unit
When the entire system is represented by a state space model having direct terms, the minimization problem under the constraint of linear matrix inequality which represents a condition for minimizing the H∞ norm of the entire system, The controller design apparatus, wherein the parameter of the temporary controller is determined such that the H∞ norm of the entire system is minimized.
さらに、前記所定数の２次音源から提示される信号を２次音源信号として入力し、所定数の仮想音源から提示される信号を仮想音源信号として入力し、前記所定数の制御点にて観察される信号を制御点信号として入力し、前記２次音源信号、前記仮想音源信号及び前記制御点信号に対し、所定のカットオフ周波数にて帯域通過フィルタ処理を行う帯域通過フィルタを備え、
前記第１信号を、前記帯域通過フィルタにより帯域通過フィルタ処理が行われた前記２次音源信号とし、前記第３信号を、前記帯域通過フィルタにより帯域通過フィルタ処理が行われた前記仮想音源信号とし、前記第２信号及び前記第４信号を、前記帯域通過フィルタにより帯域通過フィルタ処理が行われた前記制御点信号とする、ことを特徴とする制御器設計装置。 The controller design device according to any one of claims 1 to 4.
Furthermore, a signal presented from the predetermined number of secondary sound sources is input as a secondary sound source signal, a signal presented from a predetermined number of virtual sound sources is input as a virtual sound source signal, and observed at the predetermined number of control points A band pass filter for performing band pass filter processing on the secondary sound source signal, the virtual sound source signal, and the control point signal at a predetermined cutoff frequency.
Let the first signal be the secondary sound source signal that has been band pass filtered by the band pass filter, and let the third signal be the virtual sound source signal that has been band pass filtered by the band pass filter A controller design apparatus, wherein the second signal and the fourth signal are used as the control point signal subjected to band pass filtering by the band pass filter.
さらに、前記所定数の２次音源から提示される信号を２次音源信号として入力し、所定数の仮想音源から提示される信号を仮想音源信号として入力し、前記所定数の制御点にて観察される信号を制御点信号として入力し、前記２次音源信号、前記仮想音源信号及び前記制御点信号に対し、所定のカットオフ周波数にて帯域通過フィルタ処理を行う帯域通過フィルタと、
前記帯域通過フィルタにより帯域通過フィルタ処理が行われた前記２次音源信号、前記仮想音源信号及び前記制御点信号に対し、サンプルの間引きを行う間引き部と、を備え、
前記第１信号を、前記間引き部により間引きが行われた前記２次音源信号とし、前記第３信号を、前記間引き部により間引きが行われた前記仮想音源信号とし、前記第２信号及び前記第４信号を、前記間引き部により間引きが行われた前記制御点信号とする、ことを特徴とする制御器設計装置。 The controller design device according to any one of claims 1 to 4.
Furthermore, a signal presented from the predetermined number of secondary sound sources is input as a secondary sound source signal, a signal presented from a predetermined number of virtual sound sources is input as a virtual sound source signal, and observed at the predetermined number of control points A band pass filter for performing band pass filter processing on the secondary sound source signal, the virtual sound source signal, and the control point signal at a predetermined cut-off frequency.
And a thinning unit that thins out samples on the secondary sound source signal, the virtual sound source signal, and the control point signal on which the band pass filter processing has been performed by the band pass filter.
The first signal is the secondary sound source signal that has been thinned by the thinning unit, the third signal is the virtual sound source signal that has been thinned by the thinning unit, and the second signal and the second signal The controller design apparatus, wherein the four signals are the control point signals which are decimated by the decimation unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017172035A JP6889883B2 (en) | 2017-09-07 | 2017-09-07 | Controller design equipment and programs for acoustic signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017172035A JP6889883B2 (en) | 2017-09-07 | 2017-09-07 | Controller design equipment and programs for acoustic signals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019047460A true JP2019047460A (en) | 2019-03-22 |
| JP6889883B2 JP6889883B2 (en) | 2021-06-18 |
Family
ID=65812991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017172035A Active JP6889883B2 (en) | 2017-09-07 | 2017-09-07 | Controller design equipment and programs for acoustic signals |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6889883B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110262334A (en) * | 2019-06-17 | 2019-09-20 | 江南大学 | The finite time-domain H ∞ control method of state saturation system under a kind of random communication protocol |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09233599A (en) * | 1996-02-28 | 1997-09-05 | Matsushita Electric Ind Co Ltd | Device and method for localizing sound image |
| JPH11252698A (en) * | 1998-02-26 | 1999-09-17 | Yamaha Corp | Sound field processor |
| JP2004511118A (en) * | 2000-06-24 | 2004-04-08 | アダプティブ オーディオ リミテッド | Sound reproduction system |
| JP2013201722A (en) * | 2012-03-26 | 2013-10-03 | Tokyo Univ Of Science | Multichannel signal processing device, method, and program |
| JP2016052082A (en) * | 2014-09-02 | 2016-04-11 | 日本放送協会 | Controller design device, control design method and program |
| US20170245082A1 (en) * | 2016-02-18 | 2017-08-24 | Google Inc. | Signal processing methods and systems for rendering audio on virtual loudspeaker arrays |
| JP2018142835A (en) * | 2017-02-27 | 2018-09-13 | 日本放送協会 | Controller design device, controller and program |
-
2017
- 2017-09-07 JP JP2017172035A patent/JP6889883B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09233599A (en) * | 1996-02-28 | 1997-09-05 | Matsushita Electric Ind Co Ltd | Device and method for localizing sound image |
| JPH11252698A (en) * | 1998-02-26 | 1999-09-17 | Yamaha Corp | Sound field processor |
| JP2004511118A (en) * | 2000-06-24 | 2004-04-08 | アダプティブ オーディオ リミテッド | Sound reproduction system |
| JP2013201722A (en) * | 2012-03-26 | 2013-10-03 | Tokyo Univ Of Science | Multichannel signal processing device, method, and program |
| JP2016052082A (en) * | 2014-09-02 | 2016-04-11 | 日本放送協会 | Controller design device, control design method and program |
| US20170245082A1 (en) * | 2016-02-18 | 2017-08-24 | Google Inc. | Signal processing methods and systems for rendering audio on virtual loudspeaker arrays |
| JP2018142835A (en) * | 2017-02-27 | 2018-09-13 | 日本放送協会 | Controller design device, controller and program |
Non-Patent Citations (1)
| Title |
|---|
| MATSUI, K., ET AL.: ""出力追従制御を応用したトランスオーラル再生制御器の設計"", 日本音響学会誌, vol. 73, no. 5, JPN6021014277, 11 May 2017 (2017-05-11), JP, pages 281 - 290, ISSN: 0004489361 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110262334A (en) * | 2019-06-17 | 2019-09-20 | 江南大学 | The finite time-domain H ∞ control method of state saturation system under a kind of random communication protocol |
| CN110262334B (en) * | 2019-06-17 | 2021-05-28 | 江南大学 | Finite time domain H-infinity control method of state saturation system under random communication protocol |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6889883B2 (en) | 2021-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6934979B2 (en) | Methods and devices for rendering audio field representations for audio playback | |
| JP6607895B2 (en) | Binaural audio generation in response to multi-channel audio using at least one feedback delay network | |
| EP2692155B1 (en) | Audio precompensation controller design using a variable set of support loudspeakers | |
| KR102057142B1 (en) | Signal Processing Methods and Systems for Rendering Audio on Virtual Loudspeaker Arrays | |
| JP6215478B2 (en) | Binaural audio generation in response to multi-channel audio using at least one feedback delay network | |
| EP2870782B1 (en) | Audio precompensation controller design with pairwise loudspeaker symmetry | |
| JP2004507953A (en) | Method for audio matrix decoding apparatus | |
| KR20190094356A (en) | Audio precompensation filter optimized for highlights and shadows | |
| EP3050322B1 (en) | System and method for evaluating an acoustic transfer function | |
| JP2022126881A (en) | Method and device for applying dynamic range compression to high order ambisonics signal | |
| CN114450977A (en) | Apparatus, method or computer program for processing a representation of a sound field in the spatial transform domain | |
| JP2012169895A (en) | Multipole speaker group and arrangement method thereof, acoustic signal output device and method thereof, active noise control device and sound field reproduction device using method, and methods thereof and program | |
| EP3920557A1 (en) | Loudspeaker control | |
| JP6399864B2 (en) | Controller design apparatus, controller design method and program | |
| JP6889883B2 (en) | Controller design equipment and programs for acoustic signals | |
| JP6818591B2 (en) | Controller design device, controller and program | |
| JP6343771B2 (en) | Head related transfer function modeling apparatus, method and program thereof | |
| JP7032961B2 (en) | Controller design equipment and programs for acoustic signals | |
| Dodds | A flexible numerical optimization approach to the design of biquad filter cascades | |
| Widmark | Causal MSE-optimal filters for personal audio subject to constrained contrast | |
| Li et al. | Equalization of loudspeaker response using balanced model truncation | |
| JP7152786B2 (en) | Sound collector, directivity control device and directivity control method | |
| JP2019050445A (en) | Coefficient matrix-calculating device for binaural reproduction and program | |
| JP2016092562A (en) | Audio processing device and method, and program | |
| JP2005303973A (en) | Digital equalizer apparatus, digital equalizer program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200727 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210414 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210513 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6889883 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |