JP2019021818A - Compound semiconductor substrate and method for manufacturing the same - Google Patents
Compound semiconductor substrate and method for manufacturing the same Download PDFInfo
- Publication number
- JP2019021818A JP2019021818A JP2017140348A JP2017140348A JP2019021818A JP 2019021818 A JP2019021818 A JP 2019021818A JP 2017140348 A JP2017140348 A JP 2017140348A JP 2017140348 A JP2017140348 A JP 2017140348A JP 2019021818 A JP2019021818 A JP 2019021818A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- partial
- compound semiconductor
- bonding
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 539
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 150000001875 compounds Chemical class 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000013078 crystal Substances 0.000 claims abstract description 53
- 230000002093 peripheral effect Effects 0.000 claims abstract description 12
- 239000010409 thin film Substances 0.000 claims description 55
- 239000001257 hydrogen Substances 0.000 claims description 24
- 229910052739 hydrogen Inorganic materials 0.000 claims description 24
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 23
- 238000005304 joining Methods 0.000 claims description 15
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 10
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 9
- 230000007547 defect Effects 0.000 abstract description 17
- 239000010410 layer Substances 0.000 description 82
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 17
- 229910010271 silicon carbide Inorganic materials 0.000 description 16
- 238000005520 cutting process Methods 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 229910002601 GaN Inorganic materials 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000002699 waste material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000003513 alkali Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/04—After-treatment of single crystals or homogeneous polycrystalline material with defined structure using electric or magnetic fields or particle radiation
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/16—Oxides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
- C30B29/406—Gallium nitride
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/06—Joining of crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Inorganic Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
本発明は、化合物半導体基板及びその製造方法に関する。詳しくは、化合物半導体基板をより口径の大きい支持基板に貼り合わせて形成される化合物半導体基板及びその製造方法に関する。 The present invention relates to a compound semiconductor substrate and a manufacturing method thereof. Specifically, the present invention relates to a compound semiconductor substrate formed by bonding a compound semiconductor substrate to a support substrate having a larger aperture and a method for manufacturing the same.
高電圧用途の半導体素子の基板として、バンドギャップ幅が大きい炭化ケイ素(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga2O3)などの化合物半導体基板が着目されている。このようなワイドバンドギャップの化合物半導体においては、基板の大口径化と結晶欠陥の低減が大きな課題となっている。小口径の基板においては欠陥密度が低くなりつつあるが、大口径の基板では結晶欠陥の低減が容易ではない。例えばSiC基板の場合、昇華法により気層成長で2000℃以上の高温下でSiC層が形成され、その結晶成長時にSiとCの配列が乱れる可能性が高く、結晶欠陥密度が高くなることが知られている。そのため、SiC半導体基板は口径4インチから6インチが一般的である。また、酸化ガリウム半導体基板の場合には、口径4インチ程度が実用上最大のサイズとなっている。 Compound semiconductor substrates such as silicon carbide (SiC), gallium nitride (GaN), and gallium oxide (Ga 2 O 3 ) having a large band gap are attracting attention as substrates for semiconductor devices for high voltage applications. In such a compound semiconductor having a wide band gap, increasing the diameter of the substrate and reducing crystal defects are major issues. Although the defect density is decreasing in a small-diameter substrate, it is not easy to reduce crystal defects in a large-diameter substrate. For example, in the case of a SiC substrate, a SiC layer is formed at a high temperature of 2000 ° C. or higher by gas phase growth by sublimation, and there is a high possibility that the arrangement of Si and C is disturbed during the crystal growth, resulting in a high crystal defect density. Are known. Therefore, the diameter of the SiC semiconductor substrate is generally 4 inches to 6 inches. In the case of a gallium oxide semiconductor substrate, a diameter of about 4 inches is the maximum practical size.
一方、半導体素子の形成に当たっては、ウエーハの口径が大きい方が生産性は高く、半導体基板の大口径化が求められている。また、ワイドバンドギャップ素子用の半導体基板のコスト低減も課題であり、基板接合によりコスト低減を図ることも提案されている(特許文献1を参照。)。例えばSiCからなる半導体素子の基板としては、半導体素子が形成される表層だけが単結晶であればよい。その支持基板は結晶性を問わず、単結晶でも多結晶でも非晶質でもよい。特許文献1には、単結晶SiC基板と支持基板である多結晶SiC基板とを、基板表面を改質して接合する半導体基板の製造方法が開示されている。
On the other hand, in forming a semiconductor element, the larger the wafer diameter is, the higher the productivity is, and there is a demand for a larger semiconductor substrate. In addition, cost reduction of a semiconductor substrate for a wide band gap element is an issue, and it has been proposed to reduce the cost by substrate bonding (see Patent Document 1). For example, as a substrate of a semiconductor element made of SiC, only the surface layer on which the semiconductor element is formed needs to be a single crystal. The supporting substrate may be single crystal, polycrystalline or amorphous regardless of crystallinity.
高電圧駆動の化合物半導体素子の用途が拡大するにつれて、それらの素子の低コスト化と、より性能の高い素子の実用化が重要な課題となってきている。しかし、従来、化合物半導体基板の高品質化と大口径化を両立させることは困難であった。
本発明は、上記現状に鑑みてなされたものであり、化合物半導体基板をより口径の大きい支持基板に貼り合わせて形成される、結晶欠陥密度が低く且つ大口径の化合物半導体基板及びその製造方法を提供することを目的とする。
As the use of high-voltage-driven compound semiconductor devices expands, the cost reduction of these devices and the practical use of devices with higher performance have become important issues. However, conventionally, it has been difficult to achieve both high quality and large diameter compound semiconductor substrates.
The present invention has been made in view of the above situation, and a compound semiconductor substrate having a low crystal defect density and a large diameter, which is formed by bonding a compound semiconductor substrate to a support substrate having a larger diameter, and a method for manufacturing the compound semiconductor substrate. The purpose is to provide.
本発明は、以下の通りである。
1.化合物半導体の単結晶からなる円形の第1基板から少なくともその周縁部の一部を除去し、前記第1基板の中心を含む部分を第1部分基板として形成する部分基板形成工程と、前記第1基板よりも直径の大きい第1支持基板上に、2以上の前記第1部分基板を配列して接合した第1接合基板を形成する第1接合工程と、を含むことを特徴とする化合物半導体基板の製造方法。
2.前記部分基板形成工程において、前記第1基板を、その中心からの距離が半径以下である基準点において直交し且つ前記基準点を通る直径に対して等角となる2つの直線により切断し、前記中心を含む部分を第1部分基板として形成し、前記第1接合工程において、前記第1支持基板上に、前記第1支持基板の略中心に前記基準点を対応させ且つ前記直線で切断された部分が相互に接するように4つの前記第1部分基板を配列して接合する、前記1.記載の化合物半導体基板の製造方法。
3.前記部分基板形成工程において、前記第1部分基板は、更に前記基準点を通る直径上で直交する2つの直線によって切断され、四辺形に形成される前記2.記載の化合物半導体基板の製造方法。
4.前記第1接合工程において、前記第1支持基板上に、n2個(nは2以上の自然数)の前記第1部分基板を相互に辺が接するように配列して接合する前記3.記載の化合物半導体基板の製造方法。
5.前記第1接合工程において、前記第1支持基板上に、前記第1支持基板の略中心に前記基準点を対応させて4つの前記第1部分基板を配列して接合する前記4.記載の化合物半導体基板の製造方法。
6.前記第1支持基板上に配列して接合された前記第1部分基板の表面に、第2支持基板を接合する第2接合工程と、前記第1支持基板を除去することにより第2接合基板を形成する第1除去工程と、を含む前記1.乃至5.のいずれかに記載の化合物半導体基板の製造方法。
7.前記第1接合基板又は前記第2接合基板の前記第1部分基板の表面から所定の深さに水素層を形成する水素層形成工程と、前記第1部分基板の前記表面に第3支持基板を接合する第3接合工程と、前記第1部分基板を前記水素層において分離することにより、前記第3支持基板上に前記化合物半導体の単結晶からなる第1薄膜層が形成された第3接合基板を得る分離工程と、を含む前記6.に記載の化合物半導体基板の製造方法。
8.前記化合物半導体はSiC、酸化ガリウム及びGaNのうちの1つである前記1.乃至7.のいずれかに記載の化合物半導体基板の製造方法。
9.化合物半導体の単結晶からなる第1薄膜層が支持基板上に接合された化合物半導体基板であって、前記第1薄膜層は2以上の第1部分薄膜層に分割されており、各前記第1部分薄膜層が相互に接するように配列されていることを特徴とする化合物半導体基板。
10.前記第1薄膜層は表面が中心角90度の扇形である4つの第1部分薄膜層に分割されており、前記支持基板の中心の回りに前記第1部分薄膜層が相互に接するように配列されている前記9.記載の化合物半導体基板。
11.前記化合物半導体はSiC、酸化ガリウム及びGaNのうちの1つである前記9.又は10.に記載の化合物半導体基板。
The present invention is as follows.
1. A partial substrate forming step of removing at least a part of a peripheral portion from a circular first substrate made of a single crystal of a compound semiconductor and forming a portion including the center of the first substrate as a first partial substrate; And a first bonding step of forming a first bonding substrate in which two or more first partial substrates are arranged and bonded on a first support substrate having a diameter larger than that of the substrate. Manufacturing method.
2. In the partial substrate forming step, the first substrate is cut by two straight lines that are orthogonal to a reference point whose distance from the center is equal to or less than the radius and are equiangular with the diameter passing through the reference point, A portion including a center is formed as a first partial substrate, and in the first bonding step, the reference point is made to correspond to the approximate center of the first support substrate and cut along the straight line on the first support substrate. 4. arranging and bonding the four first partial substrates so that the portions are in contact with each other; The manufacturing method of the compound semiconductor substrate of description.
3. In the partial substrate forming step, the first partial substrate is further cut by two straight lines perpendicular to each other on a diameter passing through the reference point, and formed into a quadrilateral. The manufacturing method of the compound semiconductor substrate of description.
4). In the first bonding step, the n 2 (n is a natural number of 2 or more) first partial substrates are arranged and bonded on the first support substrate so that the sides are in contact with each other. The manufacturing method of the compound semiconductor substrate of description.
5. 4. In the first bonding step, the four first partial substrates are arranged and bonded on the first support substrate so that the reference point corresponds to the approximate center of the first support substrate. The manufacturing method of the compound semiconductor substrate of description.
6). A second bonding step of bonding a second support substrate to a surface of the first partial substrate arrayed and bonded on the first support substrate; and removing the first support substrate to form a second bond substrate. A first removal step to be formed. To 5. The manufacturing method of the compound semiconductor substrate in any one of.
7). A hydrogen layer forming step of forming a hydrogen layer at a predetermined depth from a surface of the first partial substrate of the first bonded substrate or the second bonded substrate; and a third support substrate on the surface of the first partial substrate. A third bonding step in which a first thin film layer made of a single crystal of the compound semiconductor is formed on the third support substrate by separating the first partial substrate in the hydrogen layer by bonding a third bonding step to be bonded; And a separation step to obtain 6. The manufacturing method of the compound semiconductor substrate of description.
8). The compound semiconductor is one of SiC, gallium oxide, and GaN. To 7. The manufacturing method of the compound semiconductor substrate in any one of.
9. A compound semiconductor substrate in which a first thin film layer made of a single crystal of a compound semiconductor is bonded onto a support substrate, wherein the first thin film layer is divided into two or more first partial thin film layers, and each of the first thin film layers A compound semiconductor substrate, wherein the partial thin film layers are arranged in contact with each other.
10. The first thin film layer is divided into four first partial thin film layers having a fan-shaped surface with a central angle of 90 degrees, and arranged so that the first partial thin film layers are in contact with each other around the center of the support substrate. Said 9. The compound semiconductor substrate as described.
11. 8. The compound semiconductor is one of SiC, gallium oxide, and GaN. Or 10. A compound semiconductor substrate according to 1.
本発明の化合物半導体基板の製造方法によれば、化合物半導体の単結晶からなる円形の第1基板から少なくともその周縁部の一部を除去し、前記第1基板の中心を含む部分を第1部分基板として形成する部分基板形成工程と、前記第1基板よりも直径の大きい第1支持基板上に、2以上の前記第1部分基板を配列して接合した第1接合基板を形成する第1接合工程と、を含むため、化合物半導体の単結晶からなる小口径の第1基板を第1支持基板上に組み合わせて、大口径の単結晶基板を形成することができる。第1接合基板は、更に別の支持基板との接合、分離等の工程を経て、最終的には基板の周縁部の形状を整えることによって、円形或いは円盤形の半導体基板を構成することができる。基板を組み合わせるための加工費用により製造コストは高くなるが、製造された第1接合基板をそのまま素子基板として使用するのではなく、更に接合基板を構成するための種基板として使用すれば、多くの枚数の接合基板に充当することができ、大口径の接合基板を安価に実現することが可能になる。また、小口径の単結晶基板の方が結晶欠陥密度は低いため、これを組み合わせた基板の結晶欠陥密度は低くすることができる。
前記部分基板形成工程において、前記第1基板を、その中心からの距離が半径以下である基準点において直交し且つ前記基準点を通る直径に対して等角となる2つの直線により切断し、前記中心を含む部分を第1部分基板として形成し、前記第1接合工程において、前記第1支持基板上に、前記第1支持基板の略中心に前記基準点を対応させ且つ前記直線で切断された部分が相互に接するように4つの前記第1部分基板を配列して接合する場合には、第1基板を少なくとも2辺が直交するように切除して形成した、扇形、四辺形等の任意の形状の第1部分基板を形成することができる。そして、2以上の第1部分基板を第1支持基板の平面上に組み合わせて第1接合基板を形成することができる。また、隣り合う第1部分基板が接する境界線部には結晶の不連続が存在することになるが、これを半導体素子形成時のスクライブラインに当てることにより、損失とはならないようすることができる。
According to the method for manufacturing a compound semiconductor substrate of the present invention, at least a part of the peripheral portion is removed from a circular first substrate made of a single crystal of a compound semiconductor, and a portion including the center of the first substrate is a first portion. A partial substrate forming step for forming a substrate, and a first bonding for forming a first bonding substrate in which two or more first partial substrates are arranged and bonded on a first support substrate having a diameter larger than that of the first substrate. A large-diameter single crystal substrate can be formed by combining a small-diameter first substrate made of a compound semiconductor single crystal on the first support substrate. The first bonded substrate can be formed into a circular or disk-shaped semiconductor substrate by finalizing the shape of the peripheral edge of the substrate through steps such as bonding and separation with another support substrate. . Manufacturing costs increase due to processing costs for combining the substrates, but if the manufactured first bonded substrate is not used as an element substrate as it is, but if it is used as a seed substrate for constituting the bonded substrate, many A large number of bonded substrates can be realized at a low cost. Further, since the single-crystal substrate having a small diameter has a lower crystal defect density, the crystal defect density of a substrate in which this is combined can be lowered.
In the partial substrate forming step, the first substrate is cut by two straight lines that are orthogonal to a reference point whose distance from the center is equal to or less than the radius and are equiangular with the diameter passing through the reference point, A portion including a center is formed as a first partial substrate, and in the first bonding step, the reference point is made to correspond to the approximate center of the first support substrate and cut along the straight line on the first support substrate. When the four first partial substrates are arranged and bonded so that the portions are in contact with each other, the first substrate is formed by cutting out the first substrate so that at least two sides are orthogonal to each other, such as a sector shape or a quadrilateral shape. A first partial substrate having a shape can be formed. Then, the first bonded substrate can be formed by combining two or more first partial substrates on the plane of the first support substrate. Further, although there is a discontinuity of crystal at the boundary line portion where the adjacent first partial substrates are in contact with each other, it is possible to prevent a loss by applying this to the scribe line at the time of forming the semiconductor element. .
前記部分基板形成工程において、前記第1部分基板は、更に前記基準点を通る直径上で直交する2つの直線によって切断され、四辺形に形成される場合には、第1基板と第1支持基板の大きさに応じて、第1部分基板を正方形等の四辺形に形成することができ、取扱い性をよくすることができる。
前記第1接合工程において、前記第1支持基板上に、n2個(nは2以上の自然数)の前記第1部分基板を相互に辺が接するように配列して接合する場合には、第1支持基板の大きさに応じて、4、9、16個等の第1部分基板を整然と配列することができる。
前記第1接合工程において、前記第1支持基板上に、前記第1支持基板の略中心に前記基準点を対応させて4つの前記第1部分基板を配列して接合する場合には、各第1支持基板の境界線部を半導体素子形成時のスクライブラインとすることができる。
In the partial substrate forming step, when the first partial substrate is further cut by two straight lines perpendicular to each other on the diameter passing through the reference point and formed into a quadrilateral, the first substrate and the first support substrate Depending on the size, the first partial substrate can be formed in a quadrilateral shape such as a square, and the handleability can be improved.
In the first bonding step, when n 2 (n is a natural number of 2 or more) first partial substrates are arranged on the first support substrate so that the sides are in contact with each other, Depending on the size of one supporting substrate, 4, 9, 16, etc. first partial substrates can be arranged in an orderly manner.
In the first bonding step, when the four first partial substrates are arranged and bonded on the first support substrate with the reference point corresponding to the approximate center of the first support substrate, The boundary line part of 1 support substrate can be used as the scribe line at the time of semiconductor element formation.
前記第1支持基板上に配列して接合された前記第1部分基板の表面に、第2支持基板を接合する第2接合工程と、前記第1支持基板を除去することにより第2接合基板を形成する第1除去工程と、を含む場合には、第2支持基板を支持基板とし、その上に第1部分基板が組み合わされた第2接合基板を形成することができる。第2接合工程においては、第1部分基板の表面と第2支持基板とを、強固且つ高温度に耐えられるように接合することができ、種基板として好適である。
前記第1接合基板又は前記第2接合基板の前記第1部分基板の表面から所定の深さに水素層を形成する水素層形成工程と、前記第1部分基板の前記表面に第3支持基板を接合する第3接合工程と、前記第1部分基板を前記水素層において分離することにより、前記第3支持基板上に前記化合物半導体の単結晶からなる第1薄膜層が形成された第3接合基板を得る分離工程と、を含む場合には、第3支持基板を支持基板とし、その上に第1部分基板から分離された化合物半導体の単結晶からなる第1薄膜層が接合された第3接合基板を形成することができる。この第1薄膜層の厚さは薄くてよいため、前記第1接合基板上又は前記第2支持基板上に第1部分基板が組み合わされた第1接合基板又は第2接合基板を種基板として、第3支持基板上に第1薄膜層が接合された第3接合基板を多数製造することができる。第1接合基板又は第2接合基板は、小口径の第1基板と比べて大きな口径の種基板となる。
前記化合物半導体はSiC、酸化ガリウム及びGaNのうちの1つである場合には、前記接合基板上にそれぞれ高品質な半導体素子を形成することが可能になる。
A second bonding step of bonding a second support substrate to a surface of the first partial substrate arrayed and bonded on the first support substrate; and removing the first support substrate to form a second bond substrate. In the case of including the first removal step to be formed, a second bonding substrate in which the second supporting substrate is used as the supporting substrate and the first partial substrate is combined thereon can be formed. In the second bonding step, the surface of the first partial substrate and the second support substrate can be bonded so as to be strong and able to withstand high temperatures, which is suitable as a seed substrate.
A hydrogen layer forming step of forming a hydrogen layer at a predetermined depth from a surface of the first partial substrate of the first bonded substrate or the second bonded substrate; and a third support substrate on the surface of the first partial substrate. A third bonding step in which a first thin film layer made of a single crystal of the compound semiconductor is formed on the third support substrate by separating the first partial substrate in the hydrogen layer by bonding a third bonding step to be bonded; Including a third thin film layer made of a single crystal of a compound semiconductor separated from the first partial substrate, on which the third support substrate is used as a support substrate. A substrate can be formed. Since the thickness of the first thin film layer may be thin, the first bonded substrate or the second bonded substrate in which the first partial substrate is combined on the first bonded substrate or the second supporting substrate is used as a seed substrate. A large number of third bonded substrates in which the first thin film layer is bonded onto the third support substrate can be manufactured. The first bonded substrate or the second bonded substrate is a seed substrate having a larger diameter than the first substrate having a small diameter.
When the compound semiconductor is one of SiC, gallium oxide, and GaN, it is possible to form high-quality semiconductor elements on the bonding substrate.
本発明の化合物半導体基板によれば、化合物半導体の単結晶からなる第1薄膜層が支持基板上に接合された化合物半導体基板であって、前記第1薄膜層は2以上の第1部分薄膜層に分割されており、各前記第1部分薄膜層が相互に接するように配列されているため、小口径の化合物半導体の高品質な単結晶からなる第1薄膜層が支持基板上に組み合わされた、大口径の化合物半導体基板とすることができる。
また、前記第1薄膜層は表面が中心角90度の扇形である4つの第1部分薄膜層に分割されており、前記支持基板の中心の回りに前記第1部分薄膜層が相互に接するように配列されている場合には、隣り合う第1部分薄膜層が接するため結晶の不連続が存在する境界線部を半導体素子のスクライブラインに当てることにより、損失とはならないように利用することができる。
前記化合物半導体はSiC、酸化ガリウム及びGaNのうちの1つである場合には、前記支持基板上にそれぞれ高品質な半導体素子を形成するために好適な化合物半導体基板となる。
According to the compound semiconductor substrate of the present invention, the first thin film layer made of a single crystal of the compound semiconductor is bonded to the support substrate, and the first thin film layer includes two or more first partial thin film layers. Since the first partial thin film layers are arranged so as to contact each other, the first thin film layer made of a high-quality single crystal of a small-diameter compound semiconductor is combined on the support substrate. A large-diameter compound semiconductor substrate can be obtained.
The first thin film layer is divided into four first partial thin film layers having a fan-shaped surface with a central angle of 90 degrees, and the first partial thin film layers are in contact with each other around the center of the support substrate. In the case where the first partial thin film layers are in contact with each other, the boundary portion where the discontinuity of the crystal exists is applied to the scribe line of the semiconductor element so that no loss occurs. it can.
When the compound semiconductor is one of SiC, gallium oxide, and GaN, the compound semiconductor substrate is suitable for forming high-quality semiconductor elements on the support substrate.
本発明について、本発明による典型的な実施形態の非限定的な例を挙げ、言及された複数の図面を参照しつつ以下の詳細な記述にて更に説明するが、同様の参照符号は図面のいくつかの図を通して同様の部品を示す。
以下、図を参照しながら、本発明を詳しく説明する。
ここで示される事項は例示的なもの及び本発明の実施形態を例示的に説明するためのものであり、本発明の原理と概念的な特徴とを最も有効に且つ難なく理解できる説明であると思われるものを提供する目的で述べたものである。この点で、本発明の根本的な理解のために必要である程度以上に本発明の構造的な詳細を示すことを意図してはおらず、図面と合わせた説明によって本発明の幾つかの形態が実際にどのように具現化されるかを当業者に明らかにするものである。
Hereinafter, the present invention will be described in detail with reference to the drawings.
The items shown here are for illustrative purposes and exemplary embodiments of the present invention, and are the most effective and easy-to-understand explanations of the principles and conceptual features of the present invention. It is stated for the purpose of providing what seems to be. In this respect, it is not intended to illustrate the structural details of the present invention beyond what is necessary for a fundamental understanding of the present invention. It will be clear to those skilled in the art how it is actually implemented.
本実施形態に係る化合物半導体基板の製造方法は、化合物半導体の単結晶からなる円形の第1基板(1)から少なくともその周縁部の一部を除去し、第1基板(1)の中心を含む部分を第1部分基板(11、12)として形成する部分基板形成工程と、第1基板(1)よりも直径の大きい第1支持基板(2)上に、2以上の第1部分基板(11、12)を配列して接合した第1接合基板(71)を形成する第1接合工程と、を含んでいる。
前記部分基板形成工程において、第1基板(1)を、前記円形の中心(C1)からの距離が半径以下である基準点(P1)において直交し且つ基準点(P1)を通る直径(D)に対して等角となる2つの直線(101、102)により切断し、前記円形の中心(C1)を含む部分を第1部分基板(11、12)として形成し、前記第1接合工程において、第1支持基板(2)上に、第1支持基板(2)の略中心(C2)に前記基準点(P1)を対応させ且つ前記直線部分(101、102)が相互に接するように4つの第1部分基板(11、12)を配列して接合した第1接合基板(71)を形成することができる。(図1〜9参照)。
前記部分基板形成工程において、別の第1部分基板(12)は、更に前記基準点(P1)を通る直径(D)上で直交する2つの直線(103、104)によって切断された四辺形に形成することができる(図3〜5参照)。
また、化合物半導体基板の製造方法は、第1支持基板(2)上に配列して接合された第1部分基板(11)の表面に、第2支持基板(3)を接合する第2接合工程と、第1支持基板(2)を除去することにより第2接合基板(72)を形成する第1除去工程と、を含んでもよい(図10、11参照)。
更に、化合物半導体基板の製造方法は、第2接合基板(72)の第1部分基板(11)の表面から所定の深さに水素層(15)を形成する水素層形成工程と、第1部分基板(11)の前記表面に第3支持基板(4)を接合する第3接合工程と、第1部分基板(11)を水素層(15)において分離することにより、第3支持基板(4)上に前記化合物半導体の単結晶からなる第1薄膜層(110)が形成された第3接合基板(73)を得る分離工程と、を含んでもよい(図12参照)。
The method for manufacturing a compound semiconductor substrate according to the present embodiment removes at least a part of the peripheral edge from a circular first substrate (1) made of a single crystal of a compound semiconductor and includes the center of the first substrate (1). A partial substrate forming step of forming a portion as a first partial substrate (11, 12) and two or more first partial substrates (11) on a first support substrate (2) having a diameter larger than that of the first substrate (1). , 12), and a first bonding step for forming a first bonding substrate (71) bonded to each other.
In the partial substrate forming step, the diameter (D) of the first substrate (1) is orthogonal to the reference point (P1) whose distance from the circular center (C1) is equal to or less than the radius and passes through the reference point (P1). Are cut by two straight lines (101, 102) that are equiangular to each other, and a portion including the circular center (C1) is formed as a first partial substrate (11, 12). In the first bonding step, On the first support substrate (2), four reference points (P1) are made to correspond to the approximate center (C2) of the first support substrate (2) and the linear portions (101, 102) are in contact with each other. A first bonded substrate (71) in which the first partial substrates (11, 12) are arranged and bonded can be formed. (See FIGS. 1-9).
In the partial substrate forming step, the other first partial substrate (12) is further formed into a quadrilateral cut by two straight lines (103, 104) perpendicular to each other on a diameter (D) passing through the reference point (P1). Can be formed (see FIGS. 3-5).
Moreover, the manufacturing method of the compound semiconductor substrate includes a second bonding step of bonding the second support substrate (3) to the surface of the first partial substrate (11) arranged and bonded on the first support substrate (2). And a first removal step of forming the second bonded substrate (72) by removing the first support substrate (2) (see FIGS. 10 and 11).
Further, the method of manufacturing the compound semiconductor substrate includes a hydrogen layer forming step of forming a hydrogen layer (15) at a predetermined depth from the surface of the first partial substrate (11) of the second bonding substrate (72), and a first portion. By separating the first partial substrate (11) in the hydrogen layer (15) by a third bonding step of bonding the third support substrate (4) to the surface of the substrate (11), the third support substrate (4) And a separation step of obtaining a third bonding substrate (73) having a first thin film layer (110) made of a single crystal of the compound semiconductor formed thereon (see FIG. 12).
以下、図面を参照しつつ、本実施形態に係る化合物半導体基板の製造方法について具体的に説明する。
(部分基板形成工程)
前記部分基板形成工程では、化合物半導体の単結晶からなる円形の第1基板1から第1部分基板11が切り出される。第1部分基板11の形状やサイズは任意であり、後に接合される支持基板の大きさに応じて、無駄を少なくするように切出せばよい。
図1(a)は、化合物半導体の単結晶からなる円形の第1基板1を中心C1からの距離が半径以下である基準点P1において直交し、且つ基準点P1を通る直径Dに対して等角となる2つの直線101、102により切断し、中心C1を含む部分を第1部分基板11として形成する例を示している。本例では、同図(b)に示すように、第1部分基板11は2つの直線部分(以下、「辺」という。)101、102と弧115とによって囲まれた形状となる。単結晶の第1基板1は、一般に周縁部では結晶欠陥が多くなる。このため、後に第1部分基板11の組み合わせの中心となる基準点P1は、第1基板の外周よりも内側の位置とすることが好ましい。
Hereinafter, the method for manufacturing a compound semiconductor substrate according to the present embodiment will be specifically described with reference to the drawings.
(Partial substrate formation process)
In the partial substrate forming step, the first
FIG. 1A shows a circular
例えば、第1基板1の直径を6インチとする。図1(a)においては、xy座標の原点(0,0)に第1基板1の中心C1が位置し、第1基板1の直径は6(単位:インチ、以下同様。)である。基準点P1の座標は(2,−2)であり、辺101は基準点P1を通りx軸に平行、辺102は基準点P1を通りy軸に平行としている。同図(b)に示す第1部分基板11は、第1基板1を辺101及び辺102にそれぞれ対応する直線で裁断することにより切り出される。
For example, the diameter of the
図2は、4つの第1基板1からそれぞれ上記のように切り出した4つの第1部分基板11a〜11dを、各基準点P1a〜P1dを中心に集め、各辺101a〜101d、102a〜102dが接するように組み合わせた図である。例えば、第1部分基板11aの一方の辺101aは第1部分基板11bの辺102bと接し、第1部分基板11aの他方の辺102aは第1部分基板11dの辺101dと接するように配置することができる。同図(b)は(a)のAA’断面を表している。
In FIG. 2, four first
第1基板1の直径が6インチである場合、第1部分基板11の各辺の長さは最大4.2インチである。これは図1に示されたC1、M1、M2を頂点とする直角3角形において、C1−M1間の長さが3インチ、C1−M2間の長さが2インチであるから、M1−M2間の長さは2.2インチ、第1部分基板11の各辺(101、102)の長さは最大4.2インチとなる。基準点P1は、結晶欠陥が多い第1基板1の周縁部を避けるため、第1基板1の外周よりも内側に位置している。したがって、図2に示すように4つの第1部分基板11a〜11dを配置したとき、単結晶部の寸法(L1)は最大8.4インチとなる。
When the diameter of the
以上においては、第1基板1を基準点P1において直交する2つの直線101、102により切断することによって第1部分基板11を形成する例を示したが、第1部分基板の形状はこれに限られない。第1部分基板12は、更に前記基準点P1を通る直径D上で直交する2つの直線によって切断し、四辺形に形成することができる。四辺形の第1部分基板12とすれば、その取り扱いが容易になる。
図3は、化合物半導体の単結晶からなる円形の第1基板1を中心C1からの距離が半径以下である基準点P1において直交し、且つ基準点P1を通る直径Dに対して等角となる2つの直線101、102により切断し、更に、基準点P1を通る直径D上で直交する2つの直線103、104によって切断することにより、第1部分基板12を形成する例を示している。本例では、同図(b)に示すように、第1部分基板12は4つの直線部分(辺)101、102、103、104によって囲まれた正方形になる。単結晶の第1基板1は、一般に周縁部では結晶欠陥が多くなるため、後に第1部分基板12の組み合わせの中心となる基準点P1は、第1基板の外周よりも内側の位置とすることが好ましい。
In the above, the example in which the first
FIG. 3 shows that a circular
例えば、第1基板1の直径を6インチとする。図3(a)においては、xy座標の原点(0,0)に第1基板1の中心C1が位置し、第1基板1の直径は6である。基準点P1の座標は(2,−2)であり、辺101は基準点P1を通りx軸に平行、辺102は基準点P1を通りy軸に平行としている。また、基準点P1を通る直径D上で直交する直線103はx軸に平行、直線104はy軸に平行である。同図(b)に示す第1部分基板12は、第1基板1を辺101、102、103及び104にそれぞれ対応する直線で裁断することにより切り出される。
For example, the diameter of the
図4は、4つの第1基板1からそれぞれ上記のように切り出した4つの第1部分基板12a〜12dを、各基準点P1a〜P1dを中心に集め、それぞれの2辺101a〜101d、102a〜102dが接するように組み合わせた図である。例えば、第1部分基板12aの一つの辺101aは第1部分基板12bの辺102bと接し、第1部分基板12aの他方の辺102aは第1部分基板12dの辺101dと接するように配置することができる。同図(b)は(a)のAA’断面を表している。
In FIG. 4, four first
第1基板1の直径が6インチである場合、第1部分基板12の各辺の長さは最大4.2インチである。これは図3に示されたC1、M1、M2を頂点とする直角3角形において、C1−M1間の長さが3インチ、C1−M2間の長さが2インチであるから、M1−M2間の長さは2.2インチ、第1部分基板12の各辺(101〜104)の長さは最大4.2インチとなる。基準点P1は、結晶欠陥が多い第1基板1の周縁部を避けるため、第1基板1の外周よりも内側に位置している。したがって、図4に示すように4つの第1部分基板12a〜12dを配置したとき、単結晶部は1辺が最大8.4インチの四辺形になる。
When the diameter of the
図4では4個の第1部分基板12を配列する例を示したが、第1部分基板12の数は特に限定されず、例えばn2個(nは2以上の自然数)の第1部分基板12を相互に辺が接するように配列することができる。
図5は、9個の第1部分基板12(12a〜12i)を3×3に配列する例を示している。更に、16個の第1部分基板12が4×4に配列されてもよい。図5において、9個の第1部分基板12a〜12iは正方形であり、それぞれの四辺を101a〜i、102a〜i、103a〜i、104a〜i、前記基準点をP1a〜iと表している。これにより1辺が第1部分基板12の最大3倍の大きさの化合物半導体基板を構成することが可能となる。
FIG. 4 shows an example in which four first
FIG. 5 shows an example in which nine first partial substrates 12 (12a to 12i) are arranged in 3 × 3. Further, the 16 first
(第1接合工程)
前記第1接合工程において、第1基板1よりも直径の大きい第1支持基板2上に、第1支持基板2の略中心に前記基準点P1を対応させ且つ前記直線部分101、102が相互に接するように4つの第1部分基板(11a〜11d、又は12a〜12d)を配列して接合した第1接合基板71を形成する。
図6は、4つの直径6インチの第1基板1から切り出された4つの第1部分基板11a〜11dを図2に示したように組み合わせ、直径8インチの第1支持基板21上に搭載することによって形成された第1接合基板71を表している。図6(b)はそのAA’断面を表している。前記のとおり、4つの第1部分基板11a〜11dからなる単結晶部の寸法は約8.4インチであるから、直径8インチの第1支持基板21よりも大きくなる。
このような8インチサイズに対応した第1接合基板71は、第1支持基板21上に、接着材を介して第1部分基板11a〜11dを順に貼り合せることによって形成することができる。接着材を用いることにより、第1部分基板を精度よく第1支持基板上に貼り合せることができる。
(First joining process)
In the first bonding step, the reference point P1 is made to correspond to the approximate center of the
In FIG. 6, four first
The
図7は、上記と同様にして、4つの直径6インチの第1基板1から切り出された4つの第1部分基板11a〜11dを、直径10インチの第1支持基板22上に搭載することによって形成された第1接合基板71を表している。4つの第1部分基板11a〜11dからなる単結晶部の寸法は約8.4インチであるから、直径10インチの第1支持基板22よりも小さくなる。このため、第1支持基板22上の周縁部4か所に単結晶部が存在しない欠損部221が生じる。しかし、第1支持基板22全体に対して欠損部221の面積は小さいため、半導体素子を形成するための基板として影響はわずかであるといえる。このようにして、10インチサイズに対応した第1接合基板71を形成することができる。
FIG. 7 is similar to the above in that four first
図8は、4つの直径6インチの第1基板1から切り出された4つの第1部分基板12a〜12dを図4に示したように組み合わせ、直径8インチの第1支持基板21上に搭載することによって形成された第1接合基板71を表している。図8(b)はそのAA’断面を表している。前記のとおり、4つの第1部分基板12a〜12dからなる単結晶部の1辺は約8.4インチであるから、直径8インチの第1支持基板21よりも大きくなる。
このような8インチサイズに対応した第1接合基板71は、第1支持基板21上に、接着材を介して第1部分基板12a〜12dを順に貼り合せることによって形成することができる。接着材を用いることにより、第1部分基板を精度よく第1支持基板上に貼り合せることができる。
In FIG. 8, four first
The
図9は、上記と同様にして、4つの直径6インチの第1基板1から切り出された4つの第1部分基板12a〜12dを、直径10インチの第1支持基板22上に搭載することによって形成された第1接合基板71を表している。4つの第1部分基板12a〜12dからなる単結晶部の1辺は約8.4インチであるから、直径10インチの第1支持基板22上の周縁部4か所に単結晶部が存在しない欠損部223が生じる。しかし、第1支持基板22全体に対して欠損部223の面積は小さいため、半導体素子を形成するための基板として影響はわずかであるといえる。このようにして、10インチサイズに対応した第1接合基板71を形成することができる。
FIG. 9 is similar to the above in that four first
前記のとおり、第1部分基板12の数は4個に限らず、9個(図5参照)、16個等と増すことができる。よって、第1部分基板12を配列したサイズに応じた直径の第1支持基板2を使用することにより、より大口径の第1接合基板71を形成することができる。そして、大口径の第1接合基板71又は第2接合基板72(後述)を形成することにより、それを種基板として大口径の化合物半導体基板となる第3接合基板73(後述)を製造することができる。これによって、大口径化が難しいワイドバンドギャップ半導体基板の大口径化が可能になる。また、大口径化を目的とする場合に限らず、小口径の高品質な化合物半導体基板(第1基板1)を組み合わせて品質の良い小口径の化合物半導体基板を得ることも可能である。
As described above, the number of first
(サークルカット)
以上のように形成された第1接合基板71は、第1支持基板2(21、22)の大きさに合わせて切断(サークルカット)することができる。これにより、第1接合基板71の外周は、第1支持基板2(21、22)の大きさに整えられる。サークルカットの位置は、必ずしも第1支持基板2(21、22)の大きさに合わせる必要はなく、やや小さめにサークルカットされてもよい。これにより、直径8インチ又は10インチの第1接合基板71が形成される。
(Circle cut)
The first bonded
(第2接合工程、第1除去工程)
図10は、第1接合基板71の表面、すなわち第1支持基板2(21、22)上に配列して接合された第1部分基板(11、12)の表面に、第2支持基板3を接合する第2接合工程と、その後、第1支持基板2を除去することにより第2接合基板72を形成する第1除去工程を示している。本図では、第1接合基板71はサークルカットにより外周が整えられたものとして描いているが、外周が整えられていない状態(図6〜9参照)であってもよい。第2接合基板72は、後に形成される接合基板の種基板とすることができる。第1接合基板71を形成する際には、接着剤等を用いて第1支持基板2上に第1支持基板2(21、22)を精度よく貼り合わせたが、接合基板の種基板とするためには1000℃近い高温に耐える必要がある。第1接合基板71の接合部が高温度に耐えられない場合には、第1部分基板(11、12)を第2支持基板3に貼り替えることができる。
(Second joining step, first removing step)
FIG. 10 shows the
図10(a)は、サークルカットにより、第1支持基板2(21、22)上に第1部分基板(11、12)が搭載された第1接合基板71の周縁部が除去されている状態(AA’断面)を示している。
同図(b)は、第2接合工程により、上記第1接合基板71の第1部分基板(11、12)側の表面に、第2支持基板3が接合された状態を表している。第2支持基板3のサイズは、第1接合基板71のサイズに応じて、8インチ、10インチ等とすることができる。また、単結晶からなる第1部分基板(11、12)すなわち第1基板1の材料がSiCである場合には、第2支持基板3は線膨張係数が同じ多結晶SiC基板とすることが好ましい。接合の方法は特に問わず、例えば、第1部分基板(11、12)の表面及び第2支持基板3の表面を平坦化した上で、アルゴンビーム等により両表面を活性化し、常温にて接合することができる。このように接合すれば、高温度に耐えられる接合基板の種基板を得ることができる。
同図(c)は、第1除去工程により、第1支持基板2(21、22)を剥離除去して第2接合基板72を形成した状態を示す。剥離の方法は特に問わず、例えば、第1支持基板2として透明な無アルカリガラス等を使用し、光硬化接着材を用いて第1部分基板(11、12)と接合した場合には、高温とすることにより容易に剥離することができる。
図11(a)〜(c)は、第1接合基板71において単結晶部の欠損部(221、223等)が存在している場合を示している。この場合にも構造上の問題はなく、前図(a)〜(c)と同様にして第2接合基板72を形成することができる。
以上により、8インチ又は10インチサイズの第2接合基板72を得ることができ、この第2接合基板72は接合基板の種基板として好適である。
FIG. 10A shows a state in which the peripheral portion of the
FIG. 4B shows a state in which the
FIG. 6C shows a state in which the
FIGS. 11A to 11C show the case where single crystal portion defects (221, 223, etc.) are present in the
As described above, the second bonded
(水素層形成工程、第3接合工程、分離工程)
本実施形態には、前記第1接合基板71又は前記第2接合基板72の第1部分基板(11、12)の表面から所定の深さに水素層15を形成する水素層形成工程と、第1部分基板(11、12)の前記表面に第3支持基板4を接合する第3接合工程と、第1部分基板(11、12)を水素層15において分離することにより、第3支持基板4上に前記化合物半導体の単結晶からなる第1薄膜層110が形成された第3接合基板73を得る分離工程と、を含むことができる。これにより、第2接合基板72を種基板として、多数の接合基板(第3接合基板73)を得ることができる。
図12は、上記水素層形成工程、第3接合工程及び分離工程を表している。
同図(a)に示されるように、第2接合基板72は、第2支持基板3の全面に第1部分基板(11、12)が接合されて構成されている。水素層形成工程においては、その第1部分基板(11、12)の表面(図における下面)から一定の深さ(例えば、約0.5μmの深さ)に水素イオンを注入することにより、水素層15を形成する。この水素層15から第1部分基板(11、12)の表面までの単結晶表層部を第1薄膜層110とする。
同図(b)は、第1部分基板(11、12)の上記表面に第3支持基板4を接合した状態を示している。接合方法は特に問わず、例えば、第1部分基板(11、12)すなわち第1薄膜層110の表面と第3支持基板4の表面を平坦に加工し、両表面をアルゴンビーム等により活性化した状態で常温接合が可能である。
その後、約1000℃の高温度にすることにより、第1部分基板(11、12)は水素層15において分離される。これによって、同図(c)に示すように、水素層15において分離された第1薄膜層110が、第3支持基板4上に接合された第3接合基板73を得ることができる。第1部分基板(11、12)の厚さ、即ち第1基板1の厚さが100μmであったとすると、第1薄膜層110が1回分離されることにより厚さが1μm程度減少するのみであるから、剥離後に研磨等することにより、1つの第2接合基板72を種基板として数百回の再利用が可能である。
なお、第2支持基板3上に単結晶層が形成された第2接合基板72を種基板とすることに限らず、第1支持基板2上に単結晶層が形成された第1接合基板71を種基板とすることも可能である。この場合には、第1支持基板2と第1部分基板(11、12)とを接合する接合層を、耐熱性の高いものとすればよい。
(Hydrogen layer forming step, third joining step, separation step)
In the present embodiment, a hydrogen layer forming step of forming a
FIG. 12 shows the hydrogen layer forming step, the third bonding step, and the separation step.
As shown in FIG. 6A, the second bonded
FIG. 4B shows a state where the
Thereafter, the first partial substrate (11, 12) is separated in the
Note that the first bonded
(エピタキシャル層形成工程)
更に、図12(d)に示すように、第3接合基板73の第1薄膜層110表面を研摩等して、その上にエピタキシャル層5を形成した接合基板74を得ることができる。エピタキシャル層5の厚さは10μm程度とすることができ、このエピタキシャル層5が半導体素子における能動層となる。
エピタキシャル層5は、4つの第1部分基板(11、12)から形成された第1薄膜層110の上に成膜されるため、エピタキシャル層5においても、各第1部分基板(11、12)の境界線部に当たる部分に結晶性が不連続となる接合線部51が存在することとなる。この接合線部51は、半導体素子の形成時にスクライブラインに当てることができる。このため、接合線部51の視認性が不十分であれば、同図(d)に示す段階で、印刷等によりマスクアライメント用のマーキングを施すことができる。
(Epitaxial layer formation process)
Furthermore, as shown in FIG. 12D, the surface of the first
Since the epitaxial layer 5 is formed on the first
上記のように接合基板74を基に形成された接合基板を、最終的な化合物半導体基板75とすることができる。化合物半導体基板75は、化合物半導体の単結晶からなる第1薄膜層110が支持基板4上に接合された化合物半導体基板であって、第1薄膜層110は2以上の第1部分薄膜層に分割されており、各第1部分薄膜層が相互に接するように配列されて構成されている。
図13は、化合物半導体基板75の模式的な上面図及び断面図である。本例においては、第1薄膜層110は表面が中心角90度の扇形である4つの第1部分薄膜層110a〜110dに分割されており、支持基板4の中心の回りに第1部分薄膜層110a〜110dが相互に接するように配列されて構成されている。上記化合物半導体は、SiC、酸化ガリウム及びGaNのうちから選択可能である。また、化合物半導体基板75は、第1部分薄膜層110a〜110dの表面上にエピタキシャル層5が形成された基板とすることができる。
化合物半導体基板75のサイズは特に問わないが、例えば、直径10インチ、12インチ等とすることができる。
また、化合物半導体基板75には、第1部分薄膜層110a〜110dの境界線部を視認させるためのマーキングを備えることができる。このマーキングにより、第1部分薄膜層110a〜110dの境界線部(エピタキシャル層5の接合線部51)を、半導体素子の形成に際してスクライブラインに当てることができ、無駄のない半導体基板として利用することができる。
A bonded substrate formed based on the bonded
FIG. 13 is a schematic top view and cross-sectional view of the
The size of the
Further, the
本実施形態に係る化合物半導体基板及びその製造方法により、大口径化が難しいワイドバンドギャップ基板の大口径化を可能にすることができる。この化合物半導体基板は、4枚からなる第1部分薄膜層110の境界線部51をスクライブラインとすることにより無駄のないように利用することができる。9個、16個等の第1部分薄膜層が配列されて第1薄膜層110が構成されている場合には、それらの境界線部を任意の素子サイズのスクライブラインに充当することは困難になる。すなわち、1つの境界線部はスクライブラインに当てることができるが、他の境界線部はピッチが合わなくなり、スクライブラインに当てることができない。例えば9個の第1部分薄膜層が組み合わされて(図5参照)第1薄膜層110が形成されている場合には、縦1列、横1行だけがスクライブラインと一致しないので無駄はごく一部となる。更に無駄を減らすためには、素子サイズに合わせて第1部分基板12の大きさを設定するようにすることができる。
以上においては、6インチの化合物半導体基板を用いて、8インチ又は10インチの種基板を構成する例を示したが、4インチの化合物半導体基板を用いて、6インチの種基板を構成することも、全く同様に可能である。また、化合物半導体基板として、主としてSiC基板の例を述べたが、GaN、酸化ガリウムなどのワイドバンドギャップ材料にも同様に適用することができる。
最終的な支持基板(第3支持基板4)は、多結晶SiC基板に限らず、水素層での剥離に必要な温度以上の高い耐熱性があればよく、例えば、サファイア基板でも、Si基板でもよい。
仮設の支持基板(第1支持基板2)は、無アルカリガラスのみならず透明基板であれば、第1部分基板との接合に光硬化型接着剤を使うことができる。その他、接着剤を使う場合には、材料を問わない。Si基板を使い捨ての仮設支持基板として用いることも可能である。
With the compound semiconductor substrate and the manufacturing method thereof according to the present embodiment, it is possible to increase the diameter of a wide band gap substrate that is difficult to increase in diameter. This compound semiconductor substrate can be used without waste by using the
In the above, an example in which a 6-inch compound semiconductor substrate is used to form an 8-inch or 10-inch seed substrate has been shown. However, a 4-inch compound semiconductor substrate is used to form a 6-inch seed substrate. Is possible in exactly the same way. Moreover, although the example of the SiC substrate was mainly described as the compound semiconductor substrate, it can be similarly applied to wide band gap materials such as GaN and gallium oxide.
The final support substrate (third support substrate 4) is not limited to a polycrystalline SiC substrate, and may have a high heat resistance higher than the temperature necessary for peeling in the hydrogen layer. For example, a sapphire substrate or a Si substrate may be used. Good.
If the temporary support substrate (first support substrate 2) is not only alkali-free glass but also a transparent substrate, a photo-curable adhesive can be used for bonding to the first partial substrate. In addition, a material is not ask | required when using an adhesive agent. It is also possible to use a Si substrate as a disposable temporary support substrate.
SiC等を用いた高電圧駆動素子は、車においてはハイブリッド車の普及、電気自動車の普及に伴ってますます重要度が増している。家庭においてはスマートグリッドの普及に伴って家電製品の電動化やエネルギー管理のために高電圧素子の役割が重要になってくる。本発明により、大口径且つ高品質の化合物半導体基板が製造可能になり、ワイドバンドギャップ素子の低コスト化に貢献することができる。 High-voltage drive elements using SiC or the like are becoming more and more important in vehicles with the spread of hybrid vehicles and electric vehicles. In homes, the role of high-voltage elements becomes important for the electrification and energy management of home appliances with the spread of smart grids. According to the present invention, a large-diameter and high-quality compound semiconductor substrate can be manufactured, which can contribute to cost reduction of a wide band gap device.
1;第1基板、11、12;第1部分基板、110;第1薄膜層(第1部分薄膜層)、2、21、22;第1支持基板、3;第2支持基板、4;支持基板(第3支持基板)、5;エピタキシャル層、71;第1接合基板、72;第2接合基板、73;第3接合基板、74;接合基板、75;化合物半導体基板。
DESCRIPTION OF
Claims (11)
前記第1基板よりも直径の大きい第1支持基板上に、2以上の前記第1部分基板を配列して接合した第1接合基板を形成する第1接合工程と、
を含むことを特徴とする化合物半導体基板の製造方法。 A partial substrate forming step of removing at least a part of a peripheral portion from a circular first substrate made of a single crystal of a compound semiconductor and forming a portion including the center of the first substrate as a first partial substrate;
A first bonding step of forming a first bonding substrate in which two or more first partial substrates are arranged and bonded on a first support substrate having a diameter larger than that of the first substrate;
A method for producing a compound semiconductor substrate, comprising:
前記第1接合工程において、前記第1支持基板上に、前記第1支持基板の略中心に前記基準点を対応させ且つ前記直線で切断された部分が相互に接するように4つの前記第1部分基板を配列して接合する、請求項1記載の化合物半導体基板の製造方法。 In the partial substrate forming step, the first substrate is cut by two straight lines that are orthogonal to a reference point whose distance from the center is equal to or less than the radius and are equiangular with the diameter passing through the reference point, Forming a portion including the center as a first partial substrate;
In the first bonding step, the four first portions are arranged on the first support substrate so that the reference points correspond to the approximate center of the first support substrate and the portions cut by the straight line are in contact with each other. The method of manufacturing a compound semiconductor substrate according to claim 1, wherein the substrates are arranged and bonded.
前記第1支持基板を除去することにより第2接合基板を形成する第1除去工程と、
を含む請求項1乃至5のいずれかに記載の化合物半導体基板の製造方法。 A second bonding step of bonding a second support substrate to the surface of the first partial substrate arrayed and bonded on the first support substrate;
A first removal step of forming a second bonded substrate by removing the first support substrate;
The manufacturing method of the compound semiconductor substrate in any one of Claims 1 thru | or 5 containing these.
前記第1部分基板の前記表面に第3支持基板を接合する第3接合工程と、
前記第1部分基板を前記水素層において分離することにより、前記第3支持基板上に前記化合物半導体の単結晶からなる第1薄膜層が形成された第3接合基板を得る分離工程と、
を含む請求項6記載の化合物半導体基板の製造方法。 A hydrogen layer forming step of forming a hydrogen layer at a predetermined depth from the surface of the first partial substrate of the first bonding substrate or the second bonding substrate;
A third bonding step of bonding a third support substrate to the surface of the first partial substrate;
Separating the first partial substrate in the hydrogen layer to obtain a third bonding substrate in which a first thin film layer made of a single crystal of the compound semiconductor is formed on the third support substrate;
The manufacturing method of the compound semiconductor substrate of Claim 6 containing this.
前記第1薄膜層は2以上の第1部分薄膜層に分割されており、各前記第1部分薄膜層が相互に接するように配列されていることを特徴とする化合物半導体基板。 A compound semiconductor substrate in which a first thin film layer made of a single crystal of a compound semiconductor is bonded on a support substrate,
The compound semiconductor substrate, wherein the first thin film layer is divided into two or more first partial thin film layers, and the first partial thin film layers are arranged in contact with each other.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017140348A JP6854516B2 (en) | 2017-07-19 | 2017-07-19 | Compound semiconductor substrate and its manufacturing method |
CN201880033331.1A CN110663096B (en) | 2017-07-19 | 2018-07-18 | Compound semiconductor substrate and method for producing same |
DE112018003706.1T DE112018003706T5 (en) | 2017-07-19 | 2018-07-18 | Compound semiconductor substrate and manufacturing method for the same |
PCT/JP2018/026952 WO2019017398A1 (en) | 2017-07-19 | 2018-07-18 | Compound-semiconductor substrate and production method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017140348A JP6854516B2 (en) | 2017-07-19 | 2017-07-19 | Compound semiconductor substrate and its manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019021818A true JP2019021818A (en) | 2019-02-07 |
JP6854516B2 JP6854516B2 (en) | 2021-04-07 |
Family
ID=65015788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017140348A Active JP6854516B2 (en) | 2017-07-19 | 2017-07-19 | Compound semiconductor substrate and its manufacturing method |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6854516B2 (en) |
CN (1) | CN110663096B (en) |
DE (1) | DE112018003706T5 (en) |
WO (1) | WO2019017398A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7276221B2 (en) * | 2020-03-25 | 2023-05-18 | 信越半導体株式会社 | Bonded wafer manufacturing method and bonded wafer |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2943369B2 (en) * | 1991-03-22 | 1999-08-30 | 日産自動車株式会社 | Semiconductor substrate manufacturing method |
JP3635072B2 (en) * | 2002-04-30 | 2005-03-30 | 信越半導体株式会社 | Crystal defect automatic inspection device and automatic inspection method |
JP3787547B2 (en) * | 2002-09-26 | 2006-06-21 | 信越半導体株式会社 | Crystal defect automatic inspection method and automatic inspection apparatus |
JP5223215B2 (en) * | 2007-03-22 | 2013-06-26 | 株式会社ザイキューブ | Wafer structure and manufacturing method thereof |
TW200914653A (en) * | 2007-08-24 | 2009-04-01 | Sumco Corp | Semiconductor wafer and its manufacturing method |
JP5439141B2 (en) * | 2009-11-30 | 2014-03-12 | 芝浦メカトロニクス株式会社 | Semiconductor chip mounting apparatus and mounting method |
JP2012089639A (en) * | 2010-10-19 | 2012-05-10 | Sumitomo Electric Ind Ltd | Composite substrate having single crystal silicon carbide substrate |
KR20130049484A (en) * | 2011-11-04 | 2013-05-14 | 삼성코닝정밀소재 주식회사 | Method of fabricating substrate having thin film of joined |
JP6061251B2 (en) * | 2013-07-05 | 2017-01-18 | 株式会社豊田自動織機 | Manufacturing method of semiconductor substrate |
DE102015102735B4 (en) * | 2015-02-25 | 2021-02-11 | Infineon Technologies Ag | Semiconductor substrate arrangements and a method for forming a semiconductor substrate arrangement |
-
2017
- 2017-07-19 JP JP2017140348A patent/JP6854516B2/en active Active
-
2018
- 2018-07-18 CN CN201880033331.1A patent/CN110663096B/en active Active
- 2018-07-18 WO PCT/JP2018/026952 patent/WO2019017398A1/en active Application Filing
- 2018-07-18 DE DE112018003706.1T patent/DE112018003706T5/en active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2019017398A1 (en) | 2019-01-24 |
DE112018003706T5 (en) | 2020-04-09 |
CN110663096B (en) | 2023-06-06 |
CN110663096A (en) | 2020-01-07 |
JP6854516B2 (en) | 2021-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6619874B2 (en) | Polycrystalline SiC substrate and manufacturing method thereof | |
US11675234B2 (en) | Display apparatus and method of manufacturing the same | |
SG173261A1 (en) | Annealing process for annealing a structure | |
JP5521561B2 (en) | Manufacturing method of bonded wafer | |
JP6385727B2 (en) | Bonded wafer forming method | |
TWI645454B (en) | Epitaxial substrate and method of manufacturing the same | |
TW200524185A (en) | Method for production of semiconductor chip and semiconductor chip | |
JP6119712B2 (en) | Manufacturing method of semiconductor device | |
JP2019021818A (en) | Compound semiconductor substrate and method for manufacturing the same | |
JP2018182146A (en) | Manufacturing method of multilayer film soi wafer and multilayer film soi wafer | |
TW201432801A (en) | Method of manufacturing semiconductor device | |
US20160233176A1 (en) | Method of manufacturing semiconductor device | |
KR101982477B1 (en) | Graphene Lift Off Method of Flexible Display Substrate | |
JP2013026247A (en) | Manufacturing method of semiconductor device | |
JP2020078047A (en) | Composite substrate for surface acoustic wave device and manufacturing method thereof | |
JP2022069301A (en) | Semiconductor device and semiconductor wafer | |
CN115241048B (en) | Method for manufacturing semiconductor device and semiconductor device | |
JP2011162373A (en) | Method for producing highly oriented diamond film | |
JP4873368B2 (en) | Diamond substrate | |
JP2019094230A (en) | GaN SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME | |
TW202410137A (en) | Method for transferring a layer from a source substrate to a destination substrate | |
JP2008262973A (en) | Semiconductor wafer and method of manufacturing the same | |
JP2024018453A (en) | Semiconductor device and method for manufacturing the same | |
JP2017109877A (en) | Diamond substrate | |
JP2024085189A (en) | Method for manufacturing semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6854516 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |