JP2019021663A - 電子デバイス、及び、電子デバイスの製造方法 - Google Patents
電子デバイス、及び、電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP2019021663A JP2019021663A JP2017135647A JP2017135647A JP2019021663A JP 2019021663 A JP2019021663 A JP 2019021663A JP 2017135647 A JP2017135647 A JP 2017135647A JP 2017135647 A JP2017135647 A JP 2017135647A JP 2019021663 A JP2019021663 A JP 2019021663A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- ground
- layer
- insulating layer
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000004020 conductor Substances 0.000 claims abstract description 91
- 239000004065 semiconductor Substances 0.000 claims abstract description 67
- 230000005540 biological transmission Effects 0.000 claims abstract description 49
- 238000010030 laminating Methods 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 225
- 239000011347 resin Substances 0.000 description 17
- 229920005989 resin Polymers 0.000 description 17
- 239000000463 material Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 230000005672 electromagnetic field Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229920001955 polyphenylene ether Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
- H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
- H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
- H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02331—Multilayer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02381—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
- H01L2924/19032—Structure including wave guides being a microstrip line type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】電子デバイスは、所定の特性インピーダンスの第1伝送路を第1接地層と構築する第1配線とを有する半導体チップと、半導体チップに重ねて配置される絶縁層と、半導体チップと絶縁層との間に設けられる第2接地層と、絶縁層に重ねて配置される第2配線であって、第1線幅を有し、所定の特性インピーダンスの第2伝送路を第2接地層と構築する第1部分と、第1線幅よりも細い第2線幅を有する第2部分とを有する第2配線と、第1配線と第2部分とを接続するビアと、平面視で第2部分と重なる位置において絶縁層の内部に設けられ、第2部分よりも広い幅を有し、ビアに沿って第2部分の手前まで延在する接地導体とを含み、ビアは、所定の特性インピーダンスの第3伝送路を接地導体と構築し、第2配線の第2部分は、所定の特性インピーダンスの第4伝送路を接地導体と構築する。
【選択図】図1
Description
図1は、実施の形態の電子デバイス100を示す斜視図である。図2は、図1におけるA−A矢視断面を示す図である。図3は、電子デバイス100を示す平面図である。図4は、図3におけるB−B矢視断面を示す図である。図5は、図3におけるC−C矢視断面を示す図である。図1乃至図5ではXYZ座標系を定義して説明する。また、図3乃至図5に一例として示す各部の寸法を表す数値の単位は、μmである。図4に示す断面は、図2に示す断面と同一であり、寸法を加えたものである。なお、以下では説明の便宜上、Z軸正方向側を上、Z軸負方向側を下と称すが、普遍的な上下の関係を表すものではない。
(付記1)
半導体装置と、前記半導体装置の第1面側に設けられる第1接地層と、所定の特性インピーダンスを有する第1伝送路を前記第1接地層と構築する第1配線とを有する半導体チップと、
前記半導体チップに重ねて配置される絶縁層と、
前記半導体チップと前記絶縁層との間、又は、前記絶縁層の内部に設けられる第2接地層と、
前記絶縁層に重ねて配置される第2配線であって、平面視で前記第2接地層と重なる部分に配置され、第1線幅を有し、前記第1伝送路と等しい所定の特性インピーダンスを有する第2伝送路を前記第2接地層と構築する第1部分と、平面視で前記第2接地層の端部側に配置され、前記第1線幅よりも細い第2線幅を有する第2部分とを有する第2配線と、
前記第1配線と前記第2配線の前記第2部分とを接続するビアと、
平面視で前記第2配線の前記第2部分と重なる位置において前記絶縁層の内部に設けられ、前記第2部分の線幅方向において前記第2部分よりも広い幅を有し、前記ビアに沿って前記第2接地層から前記第2部分の手前まで延在する接地導体と
を含み、
前記ビアは、前記第1伝送路と等しい所定の特性インピーダンスを有する第3伝送路を前記接地導体と構築し、
前記第2配線の前記第2部分は、前記第1伝送路と等しい所定の特性インピーダンスを有する第4伝送路を前記接地導体と構築する、電子デバイス。
(付記2)
前記接地導体は、
一端が前記第2接地層に接続され、前記線幅方向に配置される、複数の柱状部と、
前記線幅方向に延在し、前記複数の柱状部の他端を接続する接続導体と
を有する、付記1記載の電子デバイス。
(付記3)
前記第2接地層は、前記第1接地層に接続される、付記1又は2記載の電子デバイス。
(付記4)
前記半導体チップは、
前記半導体装置の第1面に設けられるチップ絶縁層と、
前記第1配線を覆う保護絶縁層と
をさらに有し、
前記第1接地層は、前記半導体装置と前記チップ絶縁層との間に設けられ、
前記第1配線は、前記チップ絶縁層に重ねて配置される、付記1乃至3のいずれか一項記載の電子デバイス。
(付記5)
前記第1伝送路、前記第2伝送路、前記第3伝送路、及び前記第4伝送路は、マイクロストリップラインである、付記1乃至4のいずれか一項記載の電子デバイス。
(付記6)
半導体装置と、前記半導体装置の第1面側に設けられる第1接地層と、所定の特性インピーダンスを有する第1伝送路を前記第1接地層と構築する第1配線とを有する半導体チップに、平面視で前記第1配線と重ならないように第2接地層を積層する工程と、
前記半導体チップ及び前記第2接地層に重ねて第1絶縁層を形成する工程と、
一端が前記第2接地層の端部に接続され、前記第1絶縁層を厚さ方向に貫通し、前記第1配線よりも広い幅を有する接地導体を形成する工程と、
前記第1絶縁層に重ねて第2絶縁層を形成する工程と、
一端が前記第1配線に接続され、前記第1絶縁層及び前記第2絶縁層を厚さ方向に貫通するとともに前記接地導体に沿って延在し、他端が前記第2絶縁層から表出するビアを形成する工程と、
前記第2絶縁層に重ねて第2配線を形成する工程であって、平面視で前記第2接地層と重なる部分に配置され、第1線幅を有し、前記第1伝送路と等しい所定の特性インピーダンスを有する第2伝送路を前記第2接地層と構築する第1部分と、平面視で前記第2接地層の前記端部側において前記接地導体と重なる位置に配置され、前記第1線幅及び前記接地導体の幅よりも細い第2線幅を有し、前記ビアに接続される第2部分とを有する第2配線を形成する工程と
を含み、
前記ビアは、前記第1伝送路と等しい所定の特性インピーダンスを有する第3伝送路を前記接地導体と構築し、
前記第2配線の前記第2部分は、前記第1伝送路と等しい所定の特性インピーダンスを有する第4伝送路を前記接地導体と構築する、電子デバイスの製造方法。
110 半導体チップ
111 半導体装置
111A 信号端子
111B グランド端子
112 接地層
113(113A、113B) 絶縁層
114 配線
115 ビア
115A ビア
115B 接続部
115C ビア
120 モールド樹脂
130 絶縁層
131 接地層
132 配線層
132A 主導体部
132B、132C 配線部
133 ビア
134 接地導体
134A 円柱部
134B 接続部
Claims (5)
- 半導体装置と、前記半導体装置の第1面側に設けられる第1接地層と、所定の特性インピーダンスを有する第1伝送路を前記第1接地層と構築する第1配線とを有する半導体チップと、
前記半導体チップに重ねて配置される絶縁層と、
前記半導体チップと前記絶縁層との間、又は、前記絶縁層の内部に設けられる第2接地層と、
前記絶縁層に重ねて配置される第2配線であって、平面視で前記第2接地層と重なる部分に配置され、第1線幅を有し、前記第1伝送路と等しい所定の特性インピーダンスを有する第2伝送路を前記第2接地層と構築する第1部分と、平面視で前記第2接地層の端部側に配置され、前記第1線幅よりも細い第2線幅を有する第2部分とを有する第2配線と、
前記第1配線と前記第2配線の前記第2部分とを接続するビアと、
平面視で前記第2配線の前記第2部分と重なる位置において前記絶縁層の内部に設けられ、前記第2部分の線幅方向において前記第2部分よりも広い幅を有し、前記ビアに沿って前記第2接地層から前記第2部分の手前まで延在する接地導体と
を含み、
前記ビアは、前記第1伝送路と等しい所定の特性インピーダンスを有する第3伝送路を前記接地導体と構築し、
前記第2配線の前記第2部分は、前記第1伝送路と等しい所定の特性インピーダンスを有する第4伝送路を前記接地導体と構築する、電子デバイス。 - 前記接地導体は、
一端が前記第2接地層に接続され、前記線幅方向に配置される、複数の柱状部と、
前記線幅方向に延在し、前記複数の柱状部の他端を接続する接続導体と
を有する、請求項1記載の電子デバイス。 - 前記第2接地層は、前記第1接地層に接続される、請求項1又は2記載の電子デバイス。
- 前記半導体チップは、
前記半導体装置の第1面に設けられるチップ絶縁層と、
前記第1配線を覆う保護絶縁層と
をさらに有し、
前記第1接地層は、前記半導体装置と前記チップ絶縁層との間に設けられ、
前記第1配線は、前記チップ絶縁層に重ねて配置される、請求項1乃至3のいずれか一項記載の電子デバイス。 - 半導体装置と、前記半導体装置の第1面側に設けられる第1接地層と、所定の特性インピーダンスを有する第1伝送路を前記第1接地層と構築する第1配線とを有する半導体チップに、平面視で前記第1配線と重ならないように第2接地層を積層する工程と、
前記半導体チップ及び前記第2接地層に重ねて第1絶縁層を形成する工程と、
一端が前記第2接地層の端部に接続され、前記第1絶縁層を厚さ方向に貫通し、前記第1配線よりも広い幅を有する接地導体を形成する工程と、
前記第1絶縁層に重ねて第2絶縁層を形成する工程と、
一端が前記第1配線に接続され、前記第1絶縁層及び前記第2絶縁層を厚さ方向に貫通するとともに前記接地導体に沿って延在し、他端が前記第2絶縁層から表出するビアを形成する工程と、
前記第2絶縁層に重ねて第2配線を形成する工程であって、平面視で前記第2接地層と重なる部分に配置され、第1線幅を有し、前記第1伝送路と等しい所定の特性インピーダンスを有する第2伝送路を前記第2接地層と構築する第1部分と、平面視で前記第2接地層の前記端部側において前記接地導体と重なる位置に配置され、前記第1線幅及び前記接地導体の幅よりも細い第2線幅を有し、前記ビアに接続される第2部分とを有する第2配線を形成する工程と
を含み、
前記ビアは、前記第1伝送路と等しい所定の特性インピーダンスを有する第3伝送路を前記接地導体と構築し、
前記第2配線の前記第2部分は、前記第1伝送路と等しい所定の特性インピーダンスを有する第4伝送路を前記接地導体と構築する、電子デバイスの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017135647A JP6866789B2 (ja) | 2017-07-11 | 2017-07-11 | 電子デバイス、及び、電子デバイスの製造方法 |
US16/019,004 US10283464B2 (en) | 2017-07-11 | 2018-06-26 | Electronic device and manufacturing method of electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017135647A JP6866789B2 (ja) | 2017-07-11 | 2017-07-11 | 電子デバイス、及び、電子デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019021663A true JP2019021663A (ja) | 2019-02-07 |
JP6866789B2 JP6866789B2 (ja) | 2021-04-28 |
Family
ID=64999162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017135647A Active JP6866789B2 (ja) | 2017-07-11 | 2017-07-11 | 電子デバイス、及び、電子デバイスの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10283464B2 (ja) |
JP (1) | JP6866789B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023119706A1 (ja) * | 2021-12-21 | 2023-06-29 | 株式会社フジクラ | 伝送線路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102019115307A1 (de) | 2019-06-06 | 2020-12-10 | Infineon Technologies Ag | Halbleitervorrichtungen mit planaren wellenleiter-übertragungsleitungen |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0951208A (ja) * | 1995-08-07 | 1997-02-18 | Taiyo Yuden Co Ltd | 多層基板 |
JP2006211070A (ja) * | 2005-01-26 | 2006-08-10 | Hirose Electric Co Ltd | 多層配線基板 |
JP2007134359A (ja) * | 2005-11-08 | 2007-05-31 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2012222182A (ja) * | 2011-04-11 | 2012-11-12 | Sony Corp | 半導体装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5184095A (en) * | 1991-07-31 | 1993-02-02 | Hughes Aircraft Company | Constant impedance transition between transmission structures of different dimensions |
JP3313250B2 (ja) | 1994-09-06 | 2002-08-12 | 新光電気工業株式会社 | 高周波デバイス実装用基板 |
JP3500268B2 (ja) * | 1997-02-27 | 2004-02-23 | 京セラ株式会社 | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ |
JP2000243754A (ja) | 1999-02-24 | 2000-09-08 | Sanyo Electric Co Ltd | 半導体装置 |
US6781488B2 (en) * | 2001-03-27 | 2004-08-24 | Sumitomo Metal (Smi) Electronics Devices Inc. | Connected construction of a high-frequency package and a wiring board |
US9019035B2 (en) * | 2007-09-18 | 2015-04-28 | Nec Corporation | High frequency wiring board comprised of interconnected first and second coplanar lines on different layers and having a ground pattern physically separated therefrom |
JP2010135722A (ja) * | 2008-11-05 | 2010-06-17 | Toshiba Corp | 半導体装置 |
JP5340188B2 (ja) | 2010-01-26 | 2013-11-13 | 京セラ株式会社 | 配線基板 |
JP5636834B2 (ja) * | 2010-09-10 | 2014-12-10 | 富士通株式会社 | 高周波回路用パッケージ及び高周波回路装置 |
JP5902825B2 (ja) * | 2012-10-29 | 2016-04-13 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
US9196951B2 (en) * | 2012-11-26 | 2015-11-24 | International Business Machines Corporation | Millimeter-wave radio frequency integrated circuit packages with integrated antennas |
-
2017
- 2017-07-11 JP JP2017135647A patent/JP6866789B2/ja active Active
-
2018
- 2018-06-26 US US16/019,004 patent/US10283464B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0951208A (ja) * | 1995-08-07 | 1997-02-18 | Taiyo Yuden Co Ltd | 多層基板 |
JP2006211070A (ja) * | 2005-01-26 | 2006-08-10 | Hirose Electric Co Ltd | 多層配線基板 |
JP2007134359A (ja) * | 2005-11-08 | 2007-05-31 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2012222182A (ja) * | 2011-04-11 | 2012-11-12 | Sony Corp | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023119706A1 (ja) * | 2021-12-21 | 2023-06-29 | 株式会社フジクラ | 伝送線路 |
Also Published As
Publication number | Publication date |
---|---|
US20190019767A1 (en) | 2019-01-17 |
JP6866789B2 (ja) | 2021-04-28 |
US10283464B2 (en) | 2019-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4544181B2 (ja) | 電子基板、半導体装置および電子機器 | |
JP4572343B2 (ja) | 電子基板、半導体装置および電子機器 | |
US8119931B1 (en) | Differential vertical structure for high density, low layer count packages | |
US8994153B2 (en) | Semiconductor device having antenna element and method of manufacturing same | |
US10806033B2 (en) | Interposer and electronic device | |
KR20090071482A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2013232613A (ja) | 配線基板及び電子機器 | |
US20180177059A1 (en) | Thin-film capacitor manufacturing method, integrated circuit mounting substrate, and semiconductor device equipped with the substrate | |
TW202121643A (zh) | 多層基板的垂直互連結構 | |
JP6866789B2 (ja) | 電子デバイス、及び、電子デバイスの製造方法 | |
US10879158B2 (en) | Split conductive pad for device terminal | |
US9431337B2 (en) | Semiconductor device having an inner power supply plate structure | |
JP6102770B2 (ja) | 高周波モジュール | |
JP5728101B1 (ja) | Mmic集積回路モジュール | |
JP2016225678A (ja) | 電子装置及び電子装置の製造方法 | |
US11335614B2 (en) | Electric component embedded structure | |
WO2019220530A1 (ja) | 信号伝送構造、信号伝送構造の製造方法、および、高周波信号送受信装置 | |
JP2013197435A (ja) | 配線基板 | |
JP5083360B2 (ja) | 電子基板、半導体装置および電子機器 | |
TWI615933B (zh) | 半導體裝置及其製造方法 | |
JP2010021468A (ja) | 回路基板及び回路基板の製造方法 | |
US20210135329A1 (en) | Implementation of inductive posts in an siw structure and production of a generic filter | |
JP6256575B2 (ja) | 高周波モジュール | |
TWI783489B (zh) | 整合式循環器系統、其製造方法和使用其之隔離器電路 | |
JP5545904B1 (ja) | 導波管マイクロストリップ線路変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200409 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210309 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210322 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6866789 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |