JP2018529238A5 - - Google Patents

Download PDF

Info

Publication number
JP2018529238A5
JP2018529238A5 JP2018532495A JP2018532495A JP2018529238A5 JP 2018529238 A5 JP2018529238 A5 JP 2018529238A5 JP 2018532495 A JP2018532495 A JP 2018532495A JP 2018532495 A JP2018532495 A JP 2018532495A JP 2018529238 A5 JP2018529238 A5 JP 2018529238A5
Authority
JP
Japan
Prior art keywords
photoresist
flip chip
metal
packaging method
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018532495A
Other languages
English (en)
Other versions
JP6777742B2 (ja
JP2018529238A (ja
Filing date
Publication date
Priority claimed from CN201510579955.1A external-priority patent/CN105161436B/zh
Application filed filed Critical
Publication of JP2018529238A publication Critical patent/JP2018529238A/ja
Publication of JP2018529238A5 publication Critical patent/JP2018529238A5/ja
Application granted granted Critical
Publication of JP6777742B2 publication Critical patent/JP6777742B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (12)

  1. フリップチップの電極表面およびパッケージ基板の表面に同時に金属を電鋳し、フリップチップの電極とパッケージ基板との間の前記金属による接続を実現することを特徴とする、フリップチップのパッケージ方法。
  2. フリップチップの周囲にパッケージ基板を設置するステップSと、
    フリップチップの電極表面とパッケージ基板の表面に金属導電膜をコーティングするステップSと、
    金属導電膜の表面にフォトレジストを塗布するステップSと、
    マスクアライナにおいて、フォトリソグラフィプレート上での電極構造とフリップチップの電極構造をアライメントしてフォトエッチングし、露光及び現像した後に、フリップチップの電極表面とパッケージ基板の表面が同一領域にあるフォトレジスト構造モールドを得ると共に、フリップチップの電極間の絶縁箇所をフォトレジストが被覆するようにするステップSと、
    前記金属導電膜を電極とし、前記フォトレジスト構造モールド内におけるフリップチップの電極表面およびパッケージ基板の表面に同時に前記金属を電鋳して、前記フォトレジスト構造モールド内を前記金属で覆われるようにし、フリップチップの電極とパッケージ基板との間の前記金属による接続を実現するステップSと、
    ステップSで前記絶縁箇所を被覆するフォトレジストおよびフォトレジストで被覆される金属導電膜を除去するステップSとを含むことを特徴とする、請求項1に記載のパッケージ方法。
  3. ステップSの後に、
    前記パッケージ基板を除去するステップSを更に含むことを特徴とする、請求項2に記載のパッケージ方法。
  4. 前記金属導電膜は、フリップチップの電極表面およびパッケージ基板の表面の上方に位置するクロム導電層と、前記クロム導電層の上方に位置する金導電層とを含むことを特徴とする、請求項2又は3に記載のパッケージ方法。
  5. 前記金導電層は、厚さが20〜400nmであり、前記クロム導電層は、厚さが20〜400nmであることを特徴とする、請求項4に記載のパッケージ方法。
  6. 前記フォトレジストは、AZ4620フォトレジスト、AZ−50XTフォトレジスト、SU8フォトレジスト、又はPMMAフォトレジストであることを特徴とする、請求項2〜5のいずれか一項に記載のパッケージ方法。
  7. ステップSにおいて、シャロートレンチ方式で前記フォトレジストを塗布することを特徴とする、請求項2〜6のいずれか一項に記載のパッケージ方法。
  8. ステップSにおいて、スピン方式で、200〜6000回転/分の回転速度で前記フォトレジストを塗布することを特徴とする、請求項2〜6のいずれか一項に記載のパッケージ方法。
  9. 前記金属は、銅、ニッケルまたは金であることを特徴とする、請求項1〜8のいずれか一項に記載のパッケージ方法。
  10. ステップSは、
    ゾル溶液で前記絶縁箇所を被覆しているフォトレジストを溶解するステップS61と、
    金腐食液によりフォトレジストで被覆されている金導電層を腐食するステップS62と、
    クロム腐食液により金導電層で被覆されているクロム導電層を腐食するステップS63とを含むことを特徴とする、請求項4または5に記載のパッケージ方法。
  11. 前記フリップチップの電極表面に金属層を設置することを特徴とする、請求項1〜10のいずれか一項に記載のパッケージ方法。
  12. 前記フリップチップの電極表面に金属層を設置しないことを特徴とする、請求項1〜10のいずれか一項に記載のパッケージ方法。
JP2018532495A 2015-09-11 2016-04-26 フリップチップのパッケージ方法 Active JP6777742B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201510579955.1A CN105161436B (zh) 2015-09-11 2015-09-11 倒装芯片的封装方法
CN201510579955.1 2015-09-11
PCT/CN2016/080209 WO2017041491A1 (zh) 2015-09-11 2016-04-26 倒装芯片的封装方法

Publications (3)

Publication Number Publication Date
JP2018529238A JP2018529238A (ja) 2018-10-04
JP2018529238A5 true JP2018529238A5 (ja) 2018-12-13
JP6777742B2 JP6777742B2 (ja) 2020-10-28

Family

ID=54802253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018532495A Active JP6777742B2 (ja) 2015-09-11 2016-04-26 フリップチップのパッケージ方法

Country Status (4)

Country Link
US (1) US10985300B2 (ja)
JP (1) JP6777742B2 (ja)
CN (1) CN105161436B (ja)
WO (1) WO2017041491A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161436B (zh) * 2015-09-11 2018-05-22 柯全 倒装芯片的封装方法
US10861895B2 (en) 2018-11-20 2020-12-08 Ningbo Semiconductor International Corporation Image capturing assembly and packaging method thereof, lens module and electronic device
CN109817769B (zh) * 2019-01-15 2020-10-30 申广 一种新型led芯片封装制作方法
CN110112129B (zh) * 2019-06-05 2024-04-02 福建天电光电有限公司 一种玻璃荧光片的发光半导体制作工艺
CN111170271A (zh) * 2019-12-30 2020-05-19 杭州臻镭微波技术有限公司 一种嵌入式微***模组中的芯片切割误差的协调方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5405813A (en) * 1994-03-17 1995-04-11 Vlsi Technology, Inc. Optimized photoresist dispense method
US20040007779A1 (en) 2002-07-15 2004-01-15 Diane Arbuthnot Wafer-level method for fine-pitch, high aspect ratio chip interconnect
SE0302437D0 (sv) * 2003-09-09 2003-09-09 Joachim Oberhammer Film actuator based RF MEMS switching circuits
JP4687066B2 (ja) * 2004-10-25 2011-05-25 株式会社デンソー パワーic
JP4431123B2 (ja) * 2006-05-22 2010-03-10 日立電線株式会社 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
CN101436553B (zh) * 2007-11-16 2010-06-02 南茂科技股份有限公司 芯片重新配置的封装结构中使用金属凸块的制造方法
CN101452862B (zh) * 2007-11-28 2011-04-20 南茂科技股份有限公司 晶粒重新配置的封装方法
JP5201983B2 (ja) 2007-12-28 2013-06-05 富士通株式会社 電子部品
JP5107187B2 (ja) 2008-09-05 2012-12-26 新光電気工業株式会社 電子部品パッケージの製造方法
CN101728466A (zh) * 2008-10-29 2010-06-09 先进开发光电股份有限公司 高功率发光二极管陶瓷封装结构及其制造方法
WO2011093454A1 (ja) 2010-01-29 2011-08-04 シチズン電子株式会社 発光装置の製造方法及び発光装置
KR101181224B1 (ko) * 2011-03-29 2012-09-10 성균관대학교산학협력단 Led 패키지 및 그 제조방법
JP5748336B2 (ja) * 2011-06-10 2015-07-15 富士機械製造株式会社 半導体装置の製造方法
CN103094135A (zh) 2011-11-01 2013-05-08 柯全 倒装芯片的封装方法
JP5829501B2 (ja) * 2011-12-01 2015-12-09 富士機械製造株式会社 半導体素子画像認識装置及び半導体素子画像認識方法
WO2013145071A1 (ja) * 2012-03-26 2013-10-03 富士機械製造株式会社 Ledパッケージ及びその製造方法
JP5521130B1 (ja) 2012-08-30 2014-06-11 パナソニック株式会社 電子部品パッケージおよびその製造方法
CN103084135B (zh) 2013-02-06 2015-05-20 武汉工程大学 一种卧式撞击流反应器
CN103488051B (zh) * 2013-08-28 2015-11-11 中国科学院高能物理研究所 一种用于liga技术的光刻胶膜与基片的复合结构的制备方法
CN103794587B (zh) * 2014-01-28 2017-05-17 江阴芯智联电子科技有限公司 一种高散热芯片嵌入式重布线封装结构及其制作方法
CN104658929A (zh) 2014-04-22 2015-05-27 柯全 倒装芯片的封装方法及装置
CN105098025A (zh) * 2014-05-07 2015-11-25 新世纪光电股份有限公司 发光装置
CN105161436B (zh) * 2015-09-11 2018-05-22 柯全 倒装芯片的封装方法

Similar Documents

Publication Publication Date Title
JP2018529238A5 (ja)
CN103094096A (zh) 一种用于形成半导体器件金属图形的剥离工艺方法
US9709799B2 (en) Electrowetting display panel, fabrication method thereof and display apparatus comprising the same
EP3171411B1 (en) Thin film transistor and preparation method therefor, array substrate, and display apparatus
CN104576323B (zh) 一种金属图形化结构及方法
JP2017502522A5 (ja)
CN101950644A (zh) 一种柔性热敏薄膜电阻阵列的制作方法
CN103151245B (zh) 薄膜图形化方法
JP6777742B2 (ja) フリップチップのパッケージ方法
TWI490637B (zh) 金屬遮罩製造方法以及金屬遮罩
JP4984416B2 (ja) 薄膜トランジスタの製造方法
JP2015146332A5 (ja)
JP2017513344A5 (ja)
JP5836021B2 (ja) 厚膜レジストの現像方法、及び半導体デバイスの製造方法
JP2009122633A (ja) フォトレジスト・マスキング方法
JP5815254B2 (ja) 厚膜金属電極の形成方法、及び厚膜レジストの形成方法
CN106444293A (zh) 一种金属图形的制备方法
JP2010040693A (ja) パターン形成方法
JP2009231509A (ja) 電子部品パッケージの製造方法および電子部品パッケージ
JP5871038B2 (ja) 半導体装置及び電子デバイス
WO2013044528A1 (zh) 一种薄膜晶体管及其制造方法、阵列基板、液晶显示装置
JP2015159277A (ja) 電子デバイスの製造方法
JP2013102013A (ja) 半導体装置の製造方法と半導体装置
JP2007246949A (ja) 導電性パターンの形成方法および電子基板
TWI498968B (zh) 半導體製程