JP2018527757A - オプトエレクトロニクス部品の製造方法 - Google Patents

Abstract

オプトエレクトロニクス部品を製造する方法は、上面を有する支持体を設ける工程と、支持体の上面に、上面の実装領域に対して凹部をなす領域を作る工程であって、実装領域と凹部領域との間に段差が形成される工程と、支持体の上面に、実装領域および凹部領域にわたって延在するメタライゼーションを配置する工程と、メタライゼーションに分離線を作る工程であって、メタライゼーションは、少なくとも実装領域においては完全に切断され、凹部領域においては少なくとも完全には切断されない工程と、オプトエレクトロニクス半導体チップを上面の実装領域に配置する工程であって、オプトエレクトロニクス半導体チップは分離線に沿って配置される工程と、を含む。

Description

本発明は、オプトエレクトロニクス部品の製造方法に関する。

レーザチップを、レーザチップの出射面がキャリアの外縁から突出するようにキャリアに配置することは既知である。これにより、出射面のはんだによる望ましくない汚染が防止されうる。しかしながら、この場合、レーザチップの十分な冷却を確保するためには、突出部が過剰なサイズとならないように選択されるべきである。チップの自動実装時における、信頼性あるレーザチップの位置決めが困難であることが分かっている。

本発明の目的の１つは、オプトエレクトロニクス部品を製造する方法を特定することである。この目的は、請求項１の特徴を備える方法によって達成される。また、様々な発展形態が従属項で特定される。

オプトエレクトロニクス部品を製造する方法は、上面を有するキャリアを設ける工程と、キャリアの上面に、上面の実装領域に対して凹部をなす領域を作る工程であって、実装領域と凹部領域との間に段差が形成される工程と、キャリアの上面に、実装領域および凹部領域にわたって延在するメタライゼーションを配置する工程と、メタライゼーションに分離路（ｓｅｐａｒａｔｉｎｇ ｔｒａｃｋ）を作る工程であって、メタライゼーションは、少なくとも部分的に実装領域においては完全に切断され、凹部領域においては少なくとも完全には切断されない工程と、オプトエレクトロニクス半導体チップを上面の実装領域に配置する工程であって、オプトエレクトロニクス半導体チップは分離路に沿って配置される工程と、を含む。

この方法によって、分離路の領域において実装領域に露出したキャリアの材料と、分離路の領域において凹部領域で完全には切断されていないメタライゼーションとの間の、明確な光学コントラストがもたらされ有利である。この結果、高コントラスなアラインメントマーク（ａｌｉｇｎｍｅｎｔ ｍａｒｋｉｎｇ）が形成される。このようなアラインメントマークによって、キャリアの上面の実装領域へのオプトエレクトロニクス半導体チップの信頼性ある自動位置決めが可能となる。

製造方法の一実施形態では、オプトエレクトロニクス半導体チップは、段差から突出するように配置される。このため、オプトエレクトロニクス半導体チップをキャリアの上面の実装領域上に配置する工程時に、突出するように配置されるオプトエレクトロニクス半導体チップの部分が、オプトエレクトロニクス半導体チップをキャリアに接合するための接合材料で汚染されるリスクを低減し有利である。

製造方法の一実施形態では、分離路に沿って配置する工程は、少なくとも部分的に実装領域において完全に切断されたメタライゼーションと、凹部領域において少なくとも完全には切断されていないメタライゼーションとの間の境界の位置を光学的に検出する工程を含む。この方法では、少なくとも実装領域の部分においては完全に切断されたメタライゼーションの領域に露出したキャリアの材料と、凹部領域においては少なくとも完全には切断されていないメタライゼーションとの間に顕著な光学コントラストが生じ有利である。この顕著な光学コントラストは、例えば光学画像認識システムによって、自動化され確実に検出されうる。この結果、境界の位置が正確に検出されうる。同時に、境界の位置は分離路によって正確に決定されるため、わずかなずれのみで全体として正確なオプトエレクトロニクス半導体チップのアラインメントが可能となる。

製造方法の一実施形態では、分離路は、直線的に、かつ段差に対して垂直に作られる。この結果、とりわけ簡単で正確なオプトエレクトロニクス半導体チップのアラインメントが可能となり有利である。また、直線的に分離路を作ることは、とりわけ簡単な方法によって可能であり有利である。

製造する方法の一実施形態では、キャリアは、キャリア集合体に設けられる。分離路を作る工程後に、キャリアに個片化するためにキャリア集合体は分割される。ここで、キャリアの外縁が分割によって形成される。段差がキャリアの外縁と平行であるように、凹部領域はキャリアの外縁に隣接している。これにより、このような製造方法は、共通の作業工程で複数のキャリアの並行生産を可能とし有利である。この結果、キャリア毎の製造費用が削減されるとともに、キャリア当たりの製造時間が短縮される。さらなる効果として、キャリア集合体で行われる工程が、キャリア集合体の寸法がより大きくなることで、さらに簡単に、かつさらに高精度に行われうる。キャリアの外縁に隣接する凹部領域は、キャリアが、オプトエレクトロニクス半導体チップの正確なアラインメントおよび実装をさらに困難とするまたは阻止する骨組みを外縁の領域における上面に含まないことを確実とするので有利である。

製造方法の一実施形態では、分離路を作る工程は、ソーイング（のこ挽き、ｓａｗｉｎｇ）またはレーザによって行われる。これらの方法は、正確に定められた深さおよび幅の分離路を迅速に、簡単に、かつ再現性良く作ることを可能とし有利である。

製造方法の一実施形態では、分離路は、メタライゼーションが凹部領域において切断されないように作られる。このため、分離路の領域において、少なくとも実装領域の部分において完全に切断されたメタライゼーションと、凹部領域において切断されていないメタライゼーションとの間の、とりわけ明確なコントラストがもたらされ有利である。

製造方法の一実施形態では、オプトエレクトロニクス半導体チップを配置する前に、はんだが上面の実装領域のメタライゼーションに配置される。オプトエレクトロニクス半導体チップはその後、はんだに配置される。ここで、はんだは、オプトエレクトロニクス半導体チップを機械的に固定し、オプトエレクトロニクス半導体チップと電気的に接触する働きをしうる。

製造方法の一実施形態では、オプトエレクトロニクス半導体チップはレーザチップである。オプトエレクトロニクス部品は、したがってレーザ部品である。

製造方法の一実施形態では、レーザチップは、レーザチップの出射面が段差から突出するように配置される。このため、キャリアの上面の実装領域にレーザチップを配置する工程時に、例えばはんだなどの、レーザチップを固定するために用いられる接合材料がレーザチップの出射面に到達しないことを確実とし有利である。

製造方法の一実施形態では、レーザチップのアノードコンタクト部が、キャリアの上面と対向する。このため、レーザチップの出射領域は、キャリアの上面と特に近接して配置されることが可能で、この結果、レーザチップの効果的な冷却が達成されうる。

本発明の上述した特性、特徴、および利点と、これらを達成する方法は、それぞれ図面を参照しながら以下にさらに詳しく説明する例示的な実施形態に関連して、さらに明確かつ容易に理解されるであろう。

図１は、キャリア集合体に配置されたキャリアの上面の平面図である。 図２は、キャリアの側断面図である。 図３は、キャリアとオプトエレクトロニクス半導体チップとを備えるオプトエレクトロニクス部品の側断面図である。

図１は、キャリア２００の平面図を概略的に示す。図２は、キャリア２００の側断面図である。図２におけるキャリア２００が切断される断面を図１に示す。キャリア２００は、サブマウントとも言及されうる。

キャリア２００は、上面２０１を有する実質的に平坦なシートとして形成されている。キャリア２００は、例えばケイ素またはセラミックなどの電気絶縁性材料を含みうる。
キャリア２００は、キャリア集合体３００に設けられうる。キャリア集合体３００は、図１に図示されている。キャリア集合体３００は、互いに並んで平面に配置され、互いに一体に連続して連結された、同一種類の複数のキャリア２００を含む。個々のキャリア２００はそれぞれ、例えば長方形で、キャリア集合体３００において長方形の格子に配置されうる。

キャリア集合体３００は、共通の作業工程で複数のキャリアの並行生産を可能とする。共通の加工工程の終了後にのみ、分離面３１０に沿ってキャリア集合体３００が分割されることで、個々のキャリア２００に個片化される。分離面３１０に沿ったキャリア集合体３００の分割は、例えばソーイング工程などで行われうる。

キャリア２００の上面２０１は、実装領域２１０と、実装領域２１０に対して凹んだ凹部領域２２０とを含んでいる。凹部領域２２０と実装領域２１０との間の境界に段差２３０が形成され、キャリア２００の上面２０１の高さはこの段差で変化している。

キャリア２００の上面２０１の凹部領域２２０は、分離面３１０に沿ってキャリア集合体３００を分割する工程後に、分離面により形成されるキャリア２００の外縁２４０に、隣接するように配置される。つまり、凹部領域２２０は、キャリア２００の上面２０１の縁領域に配置される。分離面３１０に形成されるキャリア２００の外縁２４０と、凹部領域２２０と実装領域２１０との間に形成される段差２３０とが、直線的に延び、互いに平行であると都合がよい。

凹部領域２２０は、キャリア２００の材料の一部で加工され、凹部領域２２０において、例えばエッチングまたはソーイングなどの分離法で除去された、キャリア２００の上面２０１で作られうる。ここで、キャリア集合体３００の複数のキャリア２００の凹部領域２２０は、同時に作られうる。さらに、キャリア２００毎の複数の凹部領域２２０は、図１および２の例に示すように、例えば各キャリア２００の対向する外端に作られうる。

凹部領域２２０を作る工程後に、キャリア２００の上面２０１にメタライゼーション２５０が配置されている。メタライゼーション２５０は、キャリア２００の上面２０１の凹部領域２２０および実装領域２１０の両方にわたって延在する。メタライゼーション２５０は、例えば、チタン、白金、および／または金を含みうる。メタライゼーション２５０は、キャリア２００の上面２０１に対して垂直に測定される厚さが、凹部領域２２０の深さよりも小さい。メタライゼーション２５０の厚さは、例えば１μｍである。

メタライゼーション２５０をキャリア２００の上面２０１に配置する工程後に、キャリア２００の上面２０１のメタライゼーション２５０に、分離路２７０が作られている。分離路２７０は、直線的に形成され、凹部領域２２０と実装領域２１０との間の段差２３０に垂直に、したがってキャリア集合体３００を分割する工程時に形成されるキャリア２００の外縁２４０とも垂直に延在している。ここで分離路２７０は、キャリア２００の上面２０１の実装領域２１０および凹部領域２２０の両方にわたって延在している。

キャリア２００の上面２０１の実装領域２１０では、実装領域２１０の分離路２７０の領域においてキャリア２００の材料が少なくとも露出されるように、メタライゼーション２５０が少なくとも分離路２７０の領域において完全に切断される。これに対して、キャリア２００の上面２０１の凹部領域２２０では、分離路２７０のメタライゼーション２５０は少なくとも完全には切断されない。この結果、分離路２７０の領域におけるキャリア２００の上面２０１の凹部領域２２０で、キャリア２００の材料は露出しておらず、依然としてメタライゼーション２５０で覆われている。

キャリア２００の上面２０１の凹部領域２２０において、メタライゼーション２５０が、分離路２７０によって全く切断されないように分離路２７０を作ることが可能である。したがって、キャリア２００の上面２０１に垂直な方向において、分離路２７０の深さが、メタライゼーション２５０の厚さよりは大きいが、メタライゼーション２５０の厚さと、実装領域２１０に対して凹部をなす凹部領域２２０の深さとの合計よりは小さいと都合がよい。分離路２７０の深さは、例えば数μｍでありうる。

分離路２７０は、例えばソーイングまたはレーザによって作られうる。分離路２７０がソーイングで作られる場合、分離路２７０はソーイングトラックとも言及されうる。

分離路２７０を共通の加工工程で、キャリア集合体３００の全てのキャリア２００に作ることが可能である。

図１および２に示す例では、はんだ２６０がキャリア２００の上面２０１のメタライゼーション２５０に配置されている。はんだ２６０を配置する工程は、分離路２７０を作る工程の前または後に行われうる。はんだ２６０は、キャリア２００の上面２０１の実装領域２１０の一部に延在し、キャリア２００の上面２０１の凹部領域２２０の一部にも延在しうる。しかしながら、はんだ２６０は、分離路２７０が延びるキャリア２００の上面２０１の部分には延在しない。はんだ２６０を配置する工程は、後にキャリア２００の上面２０１に配置されるオプトエレクトロニクス半導体チップが他の方法で固定され電気コンタクトされる場合には、省くことが可能である。

図３は、図１および２に時間的に続く加工状態にあるキャリア２００の概略的な側断面図である。

オプトエレクトロニクス半導体チップ１１０が、キャリア２００の上面２０１上に配置されている。キャリア２００とオプトエレクトロニクス半導体チップ１１０とは共に、オプトエレクトロニクス部品１００を構成する。オプトエレクトロニクス半導体チップ１１０は、例えばレーザチップでありうる。この場合、オプトエレクトロニクス部品１００はレーザ部品である。

オプトエレクトロニクス半導体チップ１１０は、キャリア２００の上面２０１の実装領域２１０上に配置されている。ここで、キャリア２００の上面２０１におけるオプトエレクトロニクス半導体チップ１１０の位置および／または向きを定めるために、オプトエレクトロニクス半導体チップ１１０は、分離路２７０に沿って配置される。

オプトエレクトロニクス半導体チップ１１０を分離路２７０に対して配置するために、少なくとも部分的に実装領域２１０において完全に切断されたメタライゼーション２５０と、キャリア２００の上面２０１の凹部領域２２０において少なくとも完全には切断されていないメタライゼーション２５０との間の境界２８０の位置が検出される。検出は、例えばカメラなどで光学的に行われうる。少なくとも実装領域２１０において完全に切断されたメタライゼーション２５０と、凹部領域２２０において少なくとも完全には切断されていないメタライゼーション２５０との間の境界２８０では、メタライゼーション２５０とキャリア２００の露出した材料との間の光学的に明瞭に識別可能なコントラストが生じる。このようなコントラストは光学検出に好適であり、キャリア２００の上面２０１の段差２３０に対するコントラストの位置が正確に決定される。

オプトエレクトロニクス半導体チップ１１０は、段差２３０から突出するようにキャリア２００の上面２０１上に配置されている。突出長は、分離路２７０でのアラインメント、特に境界２８０でのアラインメントで正確に決定されうる。

オプトエレクトロニクス半導体チップ１１０は、上面１１１と、上面１１１と対向する下面１１２とを有する。オプトエレクトロニクス半導体チップ１１０は、オプトエレクトロニクス半導体チップ１１０の上面１１１がキャリア２００の上面２０１と対向するように、キャリア２００の上面２０１上に配置されている。オプトエレクトロニクス半導体チップ１１０は、キャリア２００の上面２０１の実装領域２１０に配置されたはんだ２６０に配置され、はんだ２６０によって固定される。キャリア２００の上面２０１にはんだを配置する工程を省いて、代わりに例えば、キャリア２００の上面２０１に配置される前のオプトエレクトロニクス半導体チップ１１０の上面１１１にはんだを配置することも可能である。オプトエレクトロニクス半導体チップ１１０を固定するために、はんだ２６０の代わりに、導電性接着剤などの接着剤、または他の固定材料も用いられうる。

例えばアノードコンタクト部１２０などの、オプトエレクトロニクス半導体チップ１１０の電気部は、オプトエレクトロニクス半導体チップ１１０の上面１１１に形成されうる。この場合、アノードコンタクト部１２０は、はんだ２６０によって、キャリア２００のメタライゼーション２５０に導電接続される。これにより、メタライゼーション２５０を介してオプトエレクトロニクス半導体チップ１１０の電気駆動が可能となる。

オプトエレクトロニクス半導体チップ１１０がレーザチップである場合、キャリア２００の上面２０１における、凹部領域２２０と実装領域２１０との間の段差２３０から突出するオプトエレクトロニクス半導体チップ１１０の側面が、オプトエレクトロニクス半導体チップ１１０の出射面１３０を形成する。オプトエレクトロニクス半導体チップ１１０は、動作時に出射面１３０において、出射面１３０と垂直な方向に、レーザビームを出射する。ここで、レーザビームが出てくる箇所は、オプトエレクトロニクス半導体チップ１１０の上面１１１の近傍でありうる。

キャリア２００の上面２０１における段差２３０から出射面１３０が突出することで、はんだ２６０が出射面１３０に到達することを阻止し、キャリア２００の上面２０１にオプトエレクトロニクス半導体チップ１１０を固定する工程時における出射面１３０の汚染を防止する。キャリア２００の上面２０１に作られた凹部領域２２０によって、キャリア集合体３００の分割工程時に、オプトエレクトロニクス半導体チップ１１０の固定およびアラインメントに悪影響を及ぼしかねない、キャリア２００の外縁２４０に形成される骨組みが段差２３０の領域に存在しないことが確実となる。

好ましい例示的な実施形態に基づき、本発明を図示し、より詳細に説明した。しかしながら、本発明は、開示した例に限定されない。むしろ、当業者であれば、開示した例に基づき、本発明の保護範囲から逸脱することなく、他の変形形態を得ることができる。

本特許出願は、独国特許出願第１０２０１５１１６０９２．７号の優先権を主張するものであり、この文書の開示内容は参照により本明細書に援用される。

１００ オプトエレクトロニクス部品
１１０ オプトエレクトロニクス半導体チップ
１１１ 上面
１１２ 下面
１２０ アノードコンタクト部
１３０ 出射面
２００ キャリア
２０１ 上面
２１０ 実装領域
２２０ 凹部領域
２３０ 段差
２４０ 外縁
２５０ メタライゼーション
２６０ はんだ
２７０ 分離路
２８０ 境界
３００ キャリア集合体
３１０ 分離面

Claims (11)

1. 上面（２０１）を有するキャリア（２００）を設ける工程と、
   前記キャリア（２００）の前記上面（２０１）に、前記上面（２０１）の実装領域（２１０）に対して凹部をなす凹部領域（２２０）を作る工程であって、前記実装領域（２１０）と前記凹部領域（２２０）との間に段差（２３０）が形成される工程と、
   前記キャリア（２００）の前記上面（２０１）に、前記実装領域（２１０）および前記凹部領域（２２０）にわたって延在するメタライゼーション（２５０）を配置する工程と、
   前記メタライゼーション（２５０）に分離路（２７０）を作る工程であって、前記メタライゼーション（２５０）は、少なくとも前記実装領域（２１０）においては完全に切断され、前記凹部領域（２２０）においては少なくとも完全には切断されない工程と、
   オプトエレクトロニクス半導体チップ（１１０）を前記上面（２０１）の前記実装領域（２１０）上に配置する工程であって、前記オプトエレクトロニクス半導体チップ（１１０）は前記分離路（２７０）に沿って配置される工程と、を含む、オプトエレクトロニクス部品の製造方法。
2. 前記オプトエレクトロニクス半導体チップ（１１０）は、前記段差（２３０）から突出するように配置される、請求項１に記載のオプトエレクトロニクス部品の製造方法。
3. 前記分離路（２７０）に沿って配置する工程は、少なくとも前記実装領域（２１０）においては完全に切断された前記メタライゼーション（２５０）と、前記凹部領域（２２０）においては少なくとも完全には切断されていない前記メタライゼーション（２５０）との間の境界（２８０）の位置を光学的に検出する工程を含む、請求項１または２のいずれか１項に記載のオプトエレクトロニクス部品の製造方法。
4. 前記分離路（２７０）は、直線的に、かつ前記段差（２３０）に対して垂直に作られる、請求項１から３のいずれか１項に記載のオプトエレクトロニクス部品の製造方法。
5. 前記キャリア（２００）は、キャリア集合体（３００）に設けられ、
   前記キャリア集合体（３００）は、前記キャリア（２００）に個片化するために、前記分離路（２７０）を作る工程の後に分割され、
   前記キャリア（２００）の外縁（２４０）が前記分割によって形成され、
   前記凹部領域（２２０）は、前記外縁（２４０）に隣接しており、
   前記段差（２３０）は、前記外縁（２４０）と平行である、請求項１から４のいずれか１項に記載のオプトエレクトロニクス部品の製造方法。
6. 前記分離路（２７０）を作る工程は、ソーイングまたはレーザによって行われる、請求項１から５のいずれか１項に記載のオプトエレクトロニクス部品の製造方法。
7. 前記分離路（２７０）は、前記メタライゼーション（２５０）が前記凹部領域（２２０）において切断されないように作られる、請求項１から６のいずれか１項に記載のオプトエレクトロニクス部品の製造方法。
8. 前記オプトエレクトロニクス半導体チップ（１１０）を配置する前に、はんだ（２６０）が前記上面（２０１）の前記実装領域（２１０）の前記メタライゼーション（２５０）に配置され、
   前記オプトエレクトロニクス半導体チップ（１１０）は、前記はんだ（１１０）に配置される、請求項１から７のいずれか１項に記載のオプトエレクトロニクス部品の製造方法。
9. 前記オプトエレクトロニクス半導体チップ（１１０）はレーザチップである、請求項１から８のいずれか１項に記載のオプトエレクトロニクス部品の製造方法。
10. 前記レーザチップは、前記レーザチップの出射面（１３０）が前記段差（２３０）から突出するように配置される、請求項９に記載のオプトエレクトロニクス部品の製造方法。
11. 前記レーザチップの電極部（１２０）が、前記キャリア（２００）の前記上面（２０１）と対向する、請求項９または１０のいずれか１項に記載のオプトエレクトロニクス部品の製造方法。