JP2018516513A - 低雑音発振器振幅調整器 - Google Patents

Abstract

周波数生成ソリューションは、より低い電力消費及びより低い雑音で高周波信号を生成するように、２つの帰還パスを用いた発振器を制御する。第１の帰還パスは、発振器出力において検出される振幅に応答して発振器振幅の継続制御を提供する。第２の帰還パスは、検出された発振器振幅に応答して、発振器の振幅調整パラメータの離散制御を提供する。第２の帰還パスが振幅調整パラメータの調整を可能とするため、第２の帰還パスは、第１の帰還パスにおける増幅器が、発振器の性能を脅かすことなく、低減されたゲインで、したがってまた低減された電力及び低減された雑音で、動作することを可能とする。
【選択図】 図１

Description

ここで提示される解決策は、一般に周波数生成に関し、より具体的には、高周波生成回路の位相雑音及び電力消費の低減に関する。

様々な電子機器において、例えば、基準クロック、電気通信信号等のための混合周波数を提供するために、発振器が広く用いられている。負性抵抗に基づく発振器は、無線通信機器において用いられるような、高周波信号の生成に典型的に用いられる１つのタイプの発振器アーキテクチャを表す。負性抵抗に基づく発振器の例は、水晶発振器、表面弾性派（ＳＡＷ）に基づく発振器などを含むが、これらに限定されない。負性抵抗に基づく発振器は、負性抵抗回路に動作可能に接続される共振回路を有した発振器コアを含む。共振回路は所望の共振周波数で発振し、負性抵抗回路は共振回路の抵抗損失をキャンセルする。事実上、負性抵抗回路は、共振回路の自然減衰を取り除き、したがって、発振器コアが所望の共振周波数で途切れることなく発振することを可能とする。

このような発振器を含んだ電子機器の良好な動作には、正確で信頼できる振幅制御が要求される。具体的には、例えば異なる共振回路の、異なるＱ値、及び、任意の１つの発振器に対する異なるＰＶＴ（処理、電圧、及び温度）条件が、大きい振幅変動を引き起こしうることに起因して、振幅制御が必要である。例えば、高いＱの共振回路を有する発振器は、低いＱの共振回路を有する発振器より、高い振幅の揺れを有する。さらに、線形モードで動作する発振器は、発振器振幅が、急峻にゼロに落ちること、または、発振器の非線形効果（例えば電圧クリッピング）により制限されるレベルに増えること、を防ぐように、振幅の連続的な調整を要求する。このような電圧クリッピングは、発振器の性能を大幅に劣化させ、寄生振動のリスクを増やし、（回路トポロジによって）電流消費を増やし、概して発振器の振る舞いをより予測できなくしうる。正確で信頼できる振幅制御は、広い範囲のＱ値及びＰＶＴ条件にわたる振幅の変動を等化すると共に良好な雑音性能を確保し、低い電流消費を提供し、寄生振動を避け、場合によっては、能動及び受動コンポーネントに対するダメージを防ぐ。

負帰還ループは、発振器出力の振幅を制御するための１つの方法を与え、ここで、負帰還ループは、発振器出力の振幅を検知して、発振器コアの動作店を制御することによりその振幅を調整する。例えば、発振器コアのアクティブなトランジスタ機器を通じて電流を制御することが、負性抵抗を制御するように発振器コアのトランスコンダクタンスｇ_mを制御し、この結果、発振器振幅を制御する。しかしながら、このような負帰還ループは、特に負帰還ループが高いゲインを有する場合に、発振器コア内に雑音を引き起こしうる。さらに、発振器コアの非線形特性が、入力雑音を、ＡＭ（振幅変調）雑音及びＰＭ（位相変調）雑音の両方へ変換する。負帰還ループのループゲインを増やすことがＡＭ雑音を減らす一方で、このようなループゲインの増加は、電力消費を増やすのみならずＰＭ雑音を減らさない。負帰還ループの帯域幅を減らすこともノイズを減らすが、このような帯域幅の低減は、発振器の起動時間を増やし、発振器入力信号をフィルタリングするのに必要な任意のフィルタのサイズ（消費されるチップ領域）を不必要に増やす可能性がある。したがって、このような帯域幅の低減もまた望ましくない。

上述のように、負性抵抗に基づく発振器は、高周波用途に特に有用であり、ｍｍＷ（ミリ波）通信に特に重要でありうる。また、特に、例えば水晶またはＳＡＷ共振器に基づく基準発振器に対して、さらに高い周波数、今日の数十ＭＨｚから数百ＭＨｚ及び場合によってはＧＨｚの範囲に近づくさらなる周波数、の使用が予測される。このようなより高い周波数の生成は、一般に、より高い電力消費をもたらす。さらに、このような高い周波数の使用は、また、共振器の公差の増加、雑音の増加、コンポーネントサイズの増加、起動時間の長期化、および／または回路及び関連するパッケージの寄生素子からの影響が大きくなることに起因して、設計の課題を提起する。このように、より高い電力消費、より高い雑音、および／または、より長い起動時間を生じさせない、改善された、より高い周波数生成回路に対する必要性が残っている。

ここで提示される解決策は、２つの帰還パスを用いて発振器振幅を制御することにより、電力消費が低く雑音が小さい高周波数信号を生成する。第１の帰還パスは、発振器出力において検出される振幅に応答して発振器振幅の継続制御を提供する。第２の帰還パスは、検出された発振器振幅に応答して、発振器の振幅調整パラメータの離散制御を提供する。第２の帰還パスが振幅調整パラメータの調整を可能とするため、第２の帰還パスは、第１の帰還パスにおける増幅器が、発振器の性能を脅かすことなく、低減されたゲインで、したがってまた低減された電力及び低減された雑音で、動作することを可能とする。

１つの例示の実施形態は、発振器、検出器、第１の帰還パス、及び第２の帰還パスを有する周波数生成回路を含む。発振器は、発振器出力、第１の制御入力、第２の制御入力を有する。検出器は、発振器出力の振幅を検出するように構成される。第１の帰還パスは、検出器を第１の制御入力に動作可能に接続し、その検出された振幅に応答して、第１の制御入力に適用される第１の制御信号を継続的に制御することによって発振器出力の振幅の時間連続制御を提供するように構成される。第２の帰還パスは、検出器を第２の制御入力に動作可能に接続し、検出された振幅に応答して、第２の制御入力に適用される第２の制御信号の時間離散制御を提供することにより、発振器の１つ以上の振幅調整パラメータの時間離散制御を提供するように構成される。

別の例示の実施形態は、発振器出力、第１の制御入力、及び第２の制御入力を備えた発振器を制御する方法を含む。方法は、発振器出力の振幅を検出することと、検出された振幅に応答して、第１の制御入力に適用される第１の制御信号を継続的に制御することによって発振器出力の振幅の時間連続制御を提供することを含む。方法は、検出された振幅に応答して、第２の制御入力に適用される第２の制御信号の時間離散制御を提供することによって発振器の１つ以上の振幅調整パラメータの時間離散制御を提供することをさらに含む。

別の例示の実施形態は、周波数生成回路の発振器を制御する非一時的コンピュータ可読媒体に記憶されたコンピュータプログラムプロダクトを含む。発振器は、発振器出力、第１の制御入力、及び、第２の制御入力を有する。コンピュータプログラムプロダクトは、周波数生成回路において実行されるときに、その周波数生成回路に、発振器出力の振幅を検出させ、検出された振幅に応答して、第１の制御入力に適用される第１の制御信号を継続的に制御することによって発振器出力の振幅の時間連続制御を提供させるソフトウェア命令を含む。ソフトウェア命令は、周波数生成回路で実行されるときに、周波数生成回路に、さらに、第２の制御入力に適用される第２の制御信号の時間離散制御を提供することによって、発振器の１つ以上の振幅調整パラメータの時間離散制御を提供させる。

１つの例示の実施形態による周波数生成回路のブロック図である。 １つの例示の実施形態による振幅制御方法を示す図である。 １つの例示の実施形態による図１の周波数生成回路の第１の帰還パスのブロック図である。 １つの例示の実施形態による図１の周波数生成回路の第２の帰還パスのブロック図である。 １つの例示の実施形態による別の振幅制御方法を示す図である。 高いゲインを有する第１の帰還パスのみを用いて達成可能なシミュレーション結果を示す図である。 低いゲインを有する第１の帰還パスのみを用いて達成可能なシミュレーション結果を示す図である。 ここで提示される解決策を用いて達成可能な例示のシミュレーション結果を示す図である。 第１の帰還パスが様々なゲインを有する場合の例示のシミュレーション結果を示す図である。 ここで提示される解決策を用いて達成可能な雑音の改善の例示のシミュレーション結果を示す図である。

図１は、１つの例示の実施形態による周波数生成回路１００のブロック図を示している。簡単にするため、図１は、ここで提供される説明を促進するのに必要な周波数生成回路１００の要素のみを示している。周波数生成回路１００が図１に示されていない追加のコンポーネントおよび／または信号接続を含んでもよいことが当業者には理解されるだろう。

周波数生成回路１００は、発振器出力の振幅を制御する制御回路１１５に接続された発振器１１０を含む。発振器１１０は、第１の制御入力（ＣＴＲＬ₁）、第２の制御入力（ＣＴＲＬ₂）、及び出力（ＯＵＴ）を含む。発振器１１０は、水晶発振器または負性抵抗回路１１４に動作可能に接続される共振回路１１２を有する他の負性抵抗に基づく発振器を含んでもよい。１つの例示の実施形態において、共振回路１１２は水晶を有してもよく、負性抵抗回路１１４は増幅器（不図示）を有してもよい。それぞれ第１及び第２の制御入力に適用される第１及び第２の制御信号（Ｓ₁及びＳ₂）は、発振器１１０の出力における信号の振幅Ｓ₀を制御する。特に、後にさらに説明するように、第１の制御信号Ｓ₁はＳ₀の振幅の時間連続制御を提供する一方で、第２の制御信号Ｓ₂は発振器１１０の１つ以上の振幅調整パラメータの時間離散の制御を提供する。例示の振幅調整パラメータは、発振器バイアス電流、アクティブな発振器ｇ_mセルの数、１つ以上の発振器ｇ_mセルのバイアス点、および／または、発振器１１０のコアと並列に接続される可変抵抗を含むが、これに限られない。第２の制御信号Ｓ₂が発振器１１０の設定を制御するため、Ｓ₂は、第１の制御信号Ｓ₁によって提供される時間連続の振幅制御へのその他の点での要求の緩和を可能とする。

制御回路１１５は、図２の例示の方法２００により、発振器出力信号Ｓ₀に応答して、第１及び第２の制御信号Ｓ₁、Ｓ₂を生成する。より具体的には、制御回路１１５は、検出器１２０、第１の帰還パス１３０、及び第２の帰還パス１４０を有する。発振器出力と第１の帰還パス１３０及び第２の帰還パス１４０の入力との間に接続される検出器１２０は、発振器出力信号Ｓ₀の振幅Ａを検出する（ブロック２１０）。第１の帰還パス１３０は、検出された振幅Ａに応答して第１の制御信号Ｓ₁を継続的に制御することによって、発振器出力信号Ｓ₀の振幅の時間連続制御を提供する（ブロック２２０）。第２の帰還パス１４０は、検出された振幅Ａに応答して、離散時間で、第２の制御信号Ｓ₂を制御することにより、発振器１１０の１つ以上の振幅調整パラメータの時間離散制御を提供する（ブロック２３０）。例えば、第２の制御信号は、負性抵抗回路１１４の動作を制御するパラメータの時間離散制御を与えうる。発振器１１０の振幅調整パラメータを制御することにより、第２の帰還パス１４０は、第１の帰還パス１３０がより低いゲインで、したがって、より低い電力で、そしてより小さい雑音を伴って、動作することを可能とする。

図３は、１つの例示の実施形態による第１の帰還パス１３０のブロック図を示している。この実施形態において、第１の帰還パス１３０は、増幅器１３２及びフィルタ１３４を含む。検出された振幅Ａ、及び、基準振幅Ａ_refが、増幅器１３２に入力される。増幅器１３２は、検出された振幅Ａと基準振幅Ａ_refとの間の差から形成される振幅誤差Ａ_errを増幅し、フィルタ１３４は、第１の制御信号Ｓ₁を生成するために増幅された信号をローパスフィルタリングすることによって、発振器１１０への雑音の入力を減らすのに役立つ。第１の制御信号Ｓ₁は、負性抵抗回路１１４のゲインを制御することによって、発振器コアのゲインを制御する。その際、第１の制御信号Ｓ₁は、発振器出力信号Ｓ₀の振幅を制御する。

増幅器１３２は第１の帰還パス１３０のゲインを規定する。可変の環境条件、発振器特性、および／または発振器１１０の寿命が、発振器出力信号Ｓ₀の振幅を十分に制御するための第１の制御信号Ｓ₁の特性に影響を与えうるため、従来のシステムは、いくつかのより極限の状態が非常に稀であっても、広範な条件を考慮するように、増幅器１３２のゲインを設定する傾向がある。例えば、より高い温度が、通常の動作温度での同一の入力制御信号を用いて得られるだろうものと比較して、発振器コアのゲインを低減しうる。従来の解決策は、発振器出力Ｓ₀の振幅を所望のレベルを下回るまで落とすことなく、発振器コアが極限の温度条件さえも取り扱うことを可能とするのに増幅器１３２のゲインが十分高くなることを確実にすることによって、この問題を対処する。しかしながら、このような高いゲインの条件は、増幅器１３２に、より多くの電力を消費させ、多くの動作条件に対してその他必要となるだろうよりも多くの雑音を発振器コアに加えさせる。

ここで提供される解決策は、発振器１１０の振幅調整パラメータを制御するために、制御回路１１５に、第２の帰還パス１４０を組み込み、第１の帰還パス１３０がより低いゲインのために設計され構成されることを可能とする。第１の帰還パス１３０におけるこのようなゲインの低減は、より低い電力で周波数生成回路１００が動作することを可能とし、発振器１１０へ入力される雑音レベルを低減する。そのために、第２の帰還パス１４０は、発振器出力信号Ｓ₀の検出された振幅Ａに応答して、１つ以上の振幅調整パラメータを制御する。例えば、検出された振幅Ａが、第１の制御信号が発振器振幅を十分に増幅できないことを示す非常に低くまで落ちた場合、第２の帰還パス１４０は、例えば、バイアス電流を増やすこと、アクティブな発振器ｇ_mセルの数を増やすこと、および／またはアクティブなｇ_mセルのバイアス点を増加することによって、振幅調整パラメータを調整しうる。代わりに、または追加的に、第２の帰還パス１４０は、例えば発振器１１０の様々な出力にわたって接続される可変抵抗１１６を用いて、発振器コアと並列に接続された可変抵抗のレジスタンスを増加することによって、振幅調整パラメータを調整してもよい。別の例では、検出された振幅Ａが、発振器出力信号Ｓ₀の振幅が非常に高いことを示す非常に高くまで増大する場合、第２の帰還パス１４０は、バイアス電流を減らし、アクティブな発振器ｇ_mセルの数を減らし、アクティブなｇ_mセルの１つ以上のバイアス点を下げ、および／または、発振器１１０のコアと並列に接続された可変抵抗１１６のレジスタンスを下げうる。いずれにしても、第２の帰還パス１４０は、第１の帰還パス１３０が高いゲインを有することを要求することなく、発振器１１０が出力において所望の振幅を維持することを可能とするように、検出された振幅Ａによって示されるような現在の動作状態に対して、振幅調整パラメータを調整する。

増幅器１３２のゲインがほとんどの動作条件に対処するように設計されるため、第２の帰還パス１４０によって提供される制御は、時間離散の方法で実行されうる。例えば、第２の帰還パス１４０は、図４に示すように、制御回路１４２を含みうる。制御回路１４２は、検出された振幅Ａが、１つ以上の所定の条件、例えば閾値条件を満たす場合に、振幅調整パラメータを制御するのみによる時間離散の方法で、発振器の振幅調整パラメータを制御しうる。例えば、制御回路１４２は、検出された振幅Ａが高い方の閾値Ｔ_Uを超える又は低い方の閾値Ｔ_Lより低い場合にのみ、振幅調整パラメータを制御するために、第２の制御信号Ｓ₂を制御しうる。さらに、制御回路１４２は、ある動作条件の下でおよび／またはイベントトリガに応答してのみ、振幅調整パラメータを制御するために、第２の制御信号Ｓ₂を制御してもよい。例えば、制御回路１４２は、発振器１１０が電源をオンとした場合および／または発振器１１０がある通信イベントトリガに応答して動作している場合に振幅調整パラメータが変化することを許容するように、第２の制御信号Ｓ₂を制御してもよい。しかしながら、例えばアクティブな通信の間の振幅調整パラメータを変更することが発振器１１０の位相および／または周波数が途絶しうるため、制御回路１４２は、この途絶を防ぐべき期間の間、振幅調整パラメータが変化することを防ぐように、第２の制御信号Ｓ₂を制御してもよい。したがって、制御回路１４２は、閾値条件に加えて、電源オン／オフイベントと通信イベントトリガとの少なくともいずれかを、発振器の振幅調整パラメータの追加の時間離散制御を提供するために使用しうる。

図５の例示の方法２５０は、起動時に発振器１１０を制御するためのより詳細なアプローチを与える。この例示の方法２５０において、発振器１１０の電源がオンとされ（ブロック２０２）、処理は、発振器１１０が安定するまで待機する（ブロック２０４）。発振器１１０が安定する（ブロック２０４）と、検出器１２０は、発振器出力信号Ｓ₀の振幅Ａを検出する（ブロック２１０）。検出された振幅Ａが高い方の閾値Ｔ_Uを超える（ブロック２３２）または低い方の閾値Ｔ_Lより低い（ブロック２３４）場合、第２の帰還パス１４０における制御回路１４２は、現在の設定を用いて所望の振幅を維持することができないと判定する。したがって、それに応じて、制御回路１４２は、発振器１１０の１つ以上の振幅調整パラメータを変える（ブロック２３６）。発振器１１０が再度安定する（ブロック２０４）と、ブロック２１０、２３２、及び２３４が繰り返されうる。この繰り返しは、無限であってもよいし、ある所定の最大繰り返し数の後に終了してもよい。

図６〜図１０は、ここで提示される解決策の利点を説明するためのシミュレーション結果を示している。まず、図６及び図７は、制御回路１１５が第２の帰還パス１４０を含まない場合に達成可能な発振振幅を示している。この場合、発振器１１０の振幅調整パラメータが固定され、第１の帰還パス１３０が振幅制御のみを提供する。図６は、第１の帰還パス１３０における増幅器１３２が、例えば１０より大きい相対的に高いループゲインをもたらす高いゲインで動作するように構成される場合の結果を、例えば５より小さい相対的に低いループゲインをもたらすより低いゲインで増幅器１３２が動作する場合の図７の結果と対比して、与えている。図６が示すように、ループゲインの高い実装は、非常に小さい振幅変動、例えば最高の状態の５０〜５５％を提供する。しかしながら、この小さい振幅変動を達成するのに必要な高いゲインは、高い電力消費と高い雑音レベルをもたらす。低いループゲインの実装は、低い電力消費と雑音レベルを可能とするが、図７に示すように、この低いループゲインの実装は、相対的に高い振幅の変動、例えば最高の状態の４８〜６８％を有する。

図８は、発振器１１０の振幅調整パラメータの時間離散調整を可能とするための制御回路１１５を伴って第２の帰還パス１４０が含まれる場合の結果を示している。このシミュレーションでは、第１の帰還パス１３０が低いゲインを有し、第２の帰還パス１４０が、図８における３つの曲線により示されるように、２つの追加の振幅調整パラメータ、例えば発振器コアにおけるバイアステール電流および／またはｇ_mセルの数を制御するのに用いられる。図８が示すように、ここで提示される解決策は、以前は第１の帰還パス１３０が低いループゲインを有する場合に達成できなかった、小さい振幅変動（５２〜６０％）をもたらす。このように、ここで提示される解決策は、高いループゲインの実装に関連してより一般的に振幅制御の利点を提供しながら、低いループゲインの実装と関連してより一般的に低い雑音及び電力消費を提供する。

図９は、増幅器１３２のゲインがどのように振幅制御と雑音／電力低減との間の所望のトレードオフを達成するために選択されうるかを説明するシミュレーション結果を示している。図９の結果は、例えば「高ループゲイン」、「低ループゲイン」、「第２の帰還パスを含んだ低ループゲイン」など、各点において定性的に特定された６つのシナリオに対する、発振器振幅性能を説明している。最初の４つのシナリオは、第２の帰還パス１４０が含まれない場合の高い／低いループゲイン及び高い／低いＱのシナリオに対する振幅性能を示している。最後の２つのシナリオは、第２の帰還パス１４０が含められる場合の低いループゲイン及び高い／低いＱのシナリオに対する振幅性能を示している。

図１０は、図９のものと同じ６つのシナリオに対する雑音性能を説明し、したがって、ここで提示される解決策によって与えられる雑音の改善を説明する、シミュレーション結果である。具体的には、上の２つのプロットが、振幅調整パラメータが固定され、第１の帰還パス１３０のループゲインが高い場合の周波数生成回路１００の動作を示す。最下部のプロットは、第１の帰還パス１３０のループゲインが低い場合に発振器コアのバイアス電流とｇ_mセルを変更するのに第２の帰還パス１４０が用いられる場合の結果を示している。したがって、ここで提示される解決策は、高ゲインの負帰還に関連する振幅制御の利点と低ゲインの負帰還と関連する電力及び雑音の利点とを有する周波数生成回路を提供している。

本発明は、当然ながら、本発明の本質的な特徴から離れることなく、ここで特に説明されたもの以外の方法で実行されてもよい。本実施形態は、あらゆる点で説明のためであって制限するものではないと見なされるべきであって、添付の特許請求の範囲の意味及び均等の範囲内のすべての変更がその中に包含されることが意図されている。

Claims (24)

1. 発振器出力（ＯＵＴ）、第１の制御入力（ＣＴＲＬ₁）及び第２の制御入力（ＣＴＲＬ₂）を有する発振器（１１０）と、
   前記発振器出力の振幅を検出するように構成される検出器（１２０）と、
   前記第１の制御入力（ＣＴＲＬ₁）へ前記検出器を動作可能に接続する第１の帰還パス（１３０）であって、前記検出された振幅に応答して、前記第１の制御入力に適用される第１の制御信号（Ｓ₁）を継続的に制御することによって前記発振器出力の前記振幅の時間連続制御を提供するように構成される前記第１の帰還パスと、
   前記検出器を前記第２の制御入力（ＣＴＲＬ₂）に動作可能に接続する第２の帰還パス（１４０）であって、前記検出された振幅に応答して、前記第２の制御入力に適用される第２の制御信号（Ｓ₂）の時間離散制御を与えることにより、前記発振器の１つ以上の振幅調整パラメータの時間離散制御を提供するように構成される前記第２の帰還パスと、
   を有することを特徴とする周波数生成回路（１００）。
2. 前記第１の帰還パス（１３０）は、前記検出された振幅に応答して、前記発振器（１１０）のゲインを継続的に制御することにより、前記発振器出力（Ｓ₀）の前記発振器振幅を継続的に制御するように構成される、
   ことを特徴とする請求項１に記載の周波数生成回路。
3. 前記第２の帰還パス（１４０）は、検出器出力と前記第２の制御入力（ＣＴＲＬ₂）との間に動作可能に接続される制御回路（１４２）を有し、前記制御回路（１４２）は、前記検出された出力（Ａ）が１つ以上の所定の条件を満たす場合に前記１つ以上の振幅調整パラメータを制御することによって、１つ以上の振幅調整パラメータの前記時間離散制御を提供するように構成される、
   ことを特徴とする請求項１または２に記載の周波数生成回路。
4. 前記制御回路（１４２）は、前記検出された振幅を高い方の閾値と比較するように構成された第１の比較回路を有し、前記制御回路は、前記検出された振幅が前記高い方の閾値を超える場合に前記１つ以上の振幅調整パラメータを制御することによって、前記１つ以上の振幅調整パラメータの前記時間離散制御を提供するように構成される、
   ことを特徴とする請求項３に記載の周波数生成回路。
5. 前記制御回路（１４２）は、前記検出された振幅を低い方の閾値と比較するように構成された第２の比較回路を有し、前記制御回路は、前記検出された振幅が前記低い方の閾値より小さい場合に前記１つ以上の振幅調整パラメータを制御することによって、前記１つ以上の振幅調整パラメータの前記時間離散制御を提供するように構成される、
   ことを特徴とする請求項３または４に記載の周波数生成回路。
6. 前記１つ以上の振幅調整パラメータは、発振器バイアス電流、発振器ｇ_mセルの数、１つ以上の前記発振器ｇ_mセルのバイアス点、及び前記発振器のコアと並列に接続される可変抵抗の、少なくとも１つを含む、
   ことを特徴とする請求項３から５のいずれか１項に記載の周波数生成回路。
7. 前記第２の帰還パスは、さらに、イベントトリガに応答して前記１つ以上の振幅調整パラメータを制御することにより、前記１つ以上の振幅調整パラメータの時間離散制御を提供する、
   ことを特徴とする請求項１から６のいずれか１項に記載の周波数生成回路。
8. 前記イベントトリガは、前記発振器の電源をオンにしたことを示す電力イベントトリガと、次回の無線通信を示す通信イベントトリガとの少なくとも１つを含む、
   ことを特徴とする請求項７に記載の周波数生成回路。
9. 前記通信イベントは、次回のランダムアクセスチャネル送信イベント、次回の無線送信イベント、または次回の無線受信イベントを含む、
   ことを特徴とする請求項８に記載の周波数生成回路。
10. 前記第２の帰還パス（１４０）は、前記発振器（１１０）が無線通信に使用されている場合または前記発振器が１つ以上の外部機器と周波数同期を確立している場合に、前記１つ以上の振幅調整パラメータへの変更を防ぐ、
    ことを特徴とする請求項１から９のいずれか１項に記載の周波数生成回路。
11. 前記発振器の現在の状態を記憶するように構成されるメモリをさらに有し、前記現在の設定は、１つ以上の振幅調整パラメータの現在の状態を特定する、
    ことを特徴とする請求項１から１０のいずれか１項に記載の周波数生成回路。
12. 発振器出力（ＯＵＴ）、第１の制御入力（ＣＴＲＬ₁）及び第２の制御入力（ＣＴＲＬ₂）を有する発振器（１１０）を制御する方法であって、
    前記発振器出力（Ｓ₀）の振幅（Ａ）を検出すること（２１０）と、
    前記検出された振幅に応答して、前記第１の制御入力（ＣＴＲＬ₁）に適用される第１の制御信号（Ｓ₁）を継続的に制御すること（２２０）によって前記発振器出力の前記振幅の時間連続制御を提供することと、
    前記検出された振幅に応答して、前記第２の制御入力（ＣＴＲＬ₂）に適用される第２の制御信号（Ｓ₂）の時間離散制御を与えること（２３０）により、前記発振器の１つ以上の振幅調整パラメータの時間離散制御を提供することと、
    を有することを特徴とする方法。
13. 前記発振器出力信号の前記発振器の振幅を継続的に制御することは、前記検出された振幅（Ａ）に応答して、前記発振器（１１０）のゲインを継続的に制御することを含む、
    ことを特徴とする請求項１２に記載の方法。
14. 前記１つ以上の振幅調整パラメータの前記時間離散制御を提供することは、検出器出力が１つ以上の所定の条件を満たした場合に当該１つ以上の振幅調整パラメータを制御することを含む、
    ことを特徴とする請求項１２または１３に記載の方法。
15. 前記検出された振幅（Ａ）を高い方の閾値と比較すること（２３２）をさらに有し、前記１つ以上の振幅調整パラメータの前記時間離散制御を提供することは、前記検出された振幅が前記高い方の閾値を超える場合に前記１つ以上の振幅調整パラメータを制御すること（２３６）を含む、
    ことを特徴とする請求項１４に記載の方法。
16. 前記検出された振幅（Ａ）を低い方の閾値と比較すること（２３４）をさらに有し、前記１つ以上の振幅調整パラメータの前記時間離散制御を提供することは、前記検出された振幅が前記低い方の閾値より小さい場合に前記１つ以上の振幅調整パラメータを制御すること（２３６）を含む、
    ことを特徴とする請求項１４または１５に記載の方法。
17. 前記１つ以上の振幅調整パラメータは、発振器バイアス電流、発振器ｇ_mセルの数、１つ以上の前記発振器ｇ_mセルのバイアス点、及び前記発振器のコアと並列に接続される可変抵抗（１１６）の、少なくとも１つを含む、
    ことを特徴とする請求項１４から１６のいずれか１項に記載の方法。
18. イベントトリガに応答して前記１つ以上の振幅調整パラメータを制御することによって、前記１つ以上の振幅調整パラメータの前記時間離散制御を提供することを含む、
    ことを特徴とする請求項１２から１７のいずれか１項に記載の方法。
19. 前記イベントトリガは、前記発振器の電源をオンにしたことを示す電力イベントトリガと、次回の無線通信を示す通信イベントトリガとの少なくとも１つを含む、
    ことを特徴とする請求項１８に記載の方法。
20. 前記通信イベントは、次回のランダムアクセスチャネル送信イベント、次回の無線送信イベント、または次回の無線受信イベントを含む、
    ことを特徴とする請求項１９に記載の方法。
21. 前記発振器（１１０）が無線通信に使用されている場合または前記発振器が１つ以上の外部機器と周波数同期を確立している場合に、前記１つ以上の振幅調整パラメータへの変更を防ぐように、前記第２の制御入力（ＣＴＲＬ₂）に適用される前記第２の制御信号（Ｓ₂）を制御することをさらに含む、
    ことを特徴とする請求項１２から２０のいずれか１項に記載の方法。
22. メモリに前記発振器の現在の状態を記憶することをさらに有し、前記現在の設定は、１つ以上の振幅調整パラメータの現在の状態を特定する、
    ことを特徴とする請求項１２から２１のいずれか１項に記載の方法。
23. 周波数生成回路（１００）の発振器（１１０）を制御するための非一時的コンピュータ可読媒体に記憶されたコンピュータプログラムであって、前記発振器は、発振器出力（ＯＵＴ）、第１の制御入力（ＣＴＲＬ₁）及び第２の制御入力（ＣＴＲＬ₂）を有し、前記コンピュータプログラムは、前記周波数生成回路において実行される場合に、前記周波数生成回路に、
    前記発振器出力の振幅（Ａ）を検出させ（２１０）、
    前記検出された振幅に応答して、前記第１の制御入力に適用される第１の制御信号（Ｓ₁）を継続的に制御すること（２２０）による前記発振器出力の前記振幅の時間連続制御を提供させ、
    前記検出された振幅に応答して、前記第２の制御入力に適用される第２の制御信号（Ｓ₂）の時間離散制御を与えること（２３０）による前記発振器の１つ以上の振幅調整パラメータの時間離散制御を提供させる、
    ソフトウェア命令を含む、
    ことを特徴とするコンピュータプログラム。
24. 請求項１から１１のいずれか１項に記載の周波数生成回路（１００）を有する無線通信機器。

Images