JP2018508894A - マルチコアシステムにおいてデータ訪問者ディレクトリにアクセスするための方法及びデバイス - Google Patents
マルチコアシステムにおいてデータ訪問者ディレクトリにアクセスするための方法及びデバイス Download PDFInfo
- Publication number
- JP2018508894A JP2018508894A JP2017542831A JP2017542831A JP2018508894A JP 2018508894 A JP2018508894 A JP 2018508894A JP 2017542831 A JP2017542831 A JP 2017542831A JP 2017542831 A JP2017542831 A JP 2017542831A JP 2018508894 A JP2018508894 A JP 2018508894A
- Authority
- JP
- Japan
- Prior art keywords
- entry
- shared
- single pointer
- data block
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000013598 vector Substances 0.000 claims description 7
- 238000013479 data entry Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 13
- 238000012545 processing Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0817—Cache consistency protocols using directory methods
- G06F12/0822—Copy directories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0817—Cache consistency protocols using directory methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0817—Cache consistency protocols using directory methods
- G06F12/0828—Cache consistency protocols using directory methods with concurrent directory accessing, i.e. handling multiple concurrent coherency transactions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0846—Cache with multiple tag or data arrays being simultaneously accessible
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1041—Resource optimization
- G06F2212/1044—Space efficiency improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/28—Using a specific disk cache architecture
- G06F2212/283—Plural cache memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/31—Providing disk cache in a specific location of a storage system
- G06F2212/314—In storage network, e.g. network attached cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/6032—Way prediction in set-associative cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/62—Details of cache specific to multiprocessor cache arrangements
- G06F2212/621—Coherency control relating to peripheral accessing, e.g. from DMA or I/O device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
Description
ディレクトリは、単一ポインタエントリ配列と共有エントリ配列とを含み、単一ポインタエントリ配列内の各単一ポインタエントリは、データブロックの単一の訪問者についての情報を記録するため、或いは単一ポインタエントリと共有エントリ配列内の共有エントリとの間の関連付けについての情報を記録するために使用され、共有エントリ配列内の各共有エントリは、データブロックの複数の訪問者についての情報を記録するために使用され、
この方法は、
第1のプロセッサコアにより送信された第1のアクセス要求を受信するステップであり、第1のアクセス要求は、ディレクトリ内の第1のデータブロックに対応するエントリにアクセスするために使用されるステップと、
第1のアクセス要求に従って、単一ポインタエントリ配列が第1のデータブロックに対応する第1の単一ポインタエントリを有すると決定するステップと、
第1の単一ポインタエントリに従って、共有エントリ配列が第1の単一ポインタエントリに関連付けられた第1の共有エントリを有すると決定した場合、第1の共有エントリに従って、第1のデータブロックの複数の訪問者を決定するステップと
を含む。
第1の単一ポインタエントリに従って、共有エントリ配列が第1の単一ポインタエントリに関連付けられた第1の共有エントリを有さないと決定した場合、第1の単一ポインタエントリに従って、第1のデータブロックの単一の訪問者、又は第1のデータブロックがマルチコアシステム内の全てのプロセッサコアにより共有されることを決定するステップ
を更に含む。
第1のアクセス要求に従って、単一ポインタエントリ配列が第1のデータブロックに対応する単一ポインタエントリを有さないと決定するステップと、
単一ポインタエントリ配列において、第1のデータブロックに対応する第1の単一ポインタエントリを第1のデータブロックに割り当て、第1のプロセッサコアについての情報を第1の単一ポインタエントリに記録するステップと
を更に含む。
単一ポインタエントリ配列が未使用の単一ポインタエントリを有する場合、第1の単一ポインタエントリとして、未使用の単一ポインタエントリから単一ポインタエントリを選択し、第1のプロセッサコアについての情報を記録するステップ、又は
単一ポインタエントリ配列が未使用の単一ポインタエントリを有さない場合、最長時間未使用の原理に従って、単一ポインタエントリを選択し、選択された単一ポインタエントリが共有エントリに関連付けられておらず、単一の訪問者についての情報を記録する場合、無効メッセージを記録された単一の訪問者に送信し、第1のプロセッサコアについての情報を選択された単一ポインタエントリに記録するステップ、又は
選択された単一ポインタエントリが共有エントリに関連付けられておらず、データブロックがマルチコアシステム内の全てのプロセッサコアにより共有されることを示す場合、無効メッセージを全てのプロセッサコアにブロードキャストし、第1のプロセッサコアについての情報を選択された単一ポインタエントリに記録するステップ、又は
選択された単一ポインタエントリが共有エントリに関連付けられている場合、選択された単一ポインタエントリに関連付けられた共有エントリに従って、関連付けられた共有エントリに記録された複数の訪問者を決定し、無効メッセージを記録された複数の訪問者に送信し、第1のプロセッサコアについての情報を選択された単一ポインタエントリに記録するステップ
を含む。
第2のプロセッサコアにより送信された第2のアクセス要求を受信するステップであり、第2のアクセス要求は、ディレクトリ内の第1のデータブロックに対応するエントリにアクセスするために使用されるステップと、
第2のアクセス要求に従って、単一ポインタエントリ配列が第1のデータブロックに対応する第1の単一ポインタエントリを有すると決定するステップと、
第1の単一ポインタエントリに従って、共有エントリ配列が第1の単一ポインタエントリに関連付けられた共有エントリを有さないと決定した場合、第1の単一ポインタエントリに従って、第1のデータブロックの単一の訪問者が第1のプロセッサコアであると決定するステップと、
共有エントリ配列内の第1の共有エントリを割り当て、第1の単一ポインタエントリと第1の共有エントリとの間に関連付け関係を確立し、第1のプロセッサコアについての情報及び第2のプロセッサコアについての情報を第1の共有エントリに記録するステップと
を更に含む。
共有エントリ配列が未使用の共有エントリを有する場合、第1の共有エントリとして、未使用の共有エントリから共有エントリを選択するステップ、又は
共有エントリ配列が未使用の共有エントリを有さず、1つのみの訪問者についての情報を記録する共有エントリを有する場合、1つのみの訪問者についての情報を記録する共有エントリを選択し、訪問者についての記録された情報を、選択された共有エントリに関連付けられた単一ポインタエントリに書き込むステップ、又は
共有エントリ配列が未使用の共有エントリを有さず、1つのみの訪問者についての情報を記録する共有エントリも有さない場合、最長時間未使用の原理に従って、共有エントリを選択し、選択された共有エントリに記録された訪問者の数量が所定の閾値より大きい場合、データブロックがマルチコアシステム内の全てのプロセッサコアにより共有されることを示すように、選択された共有エントリに関連付けられた単一ポインタエントリを設定し、或いは選択された共有エントリに記録された訪問者の数量が所定の閾値より大きくない場合、記録された訪問者のうち1つの訪問者についての情報を、選択された共有エントリに関連付けられた単一ポインタエントリに書き込み、無効メッセージを記録された訪問者のうち他の訪問者に送信するステップ
を含む。
共有エントリは、共有者記録構造と関連付け構造とを含み、共有者記録構造は、データブロックの複数の訪問者についての情報を記録するために使用され、関連付け構造は、単一ポインタエントリを関連付けるために使用される。
マルチコアシステム内にあるデータ訪問者ディレクトリを記憶するように構成されたディレクトリ記憶ユニットであり、マルチコアシステムは、共有データキャッシュと複数のプロセッサコアとを含み、共有データキャッシュ内のデータブロックは、複数のプロセッサコアのうち少なくとも1つのプロセッサコアにコピーされ、ディレクトリは、共有データキャッシュ内のデータブロックの訪問者についての情報を記録するために使用され、データブロックの訪問者は、データブロックのコピーが記憶されているプロセッサコアであり、ディレクトリは、単一ポインタエントリ配列と共有エントリ配列とを含み、単一ポインタエントリ配列内の各単一ポインタエントリは、データブロックの単一の訪問者についての情報を記録するため、或いは単一ポインタエントリと共有エントリ配列内の共有エントリとの間の関連付けについての情報を記録するために使用され、共有エントリ配列内の各共有エントリは、データブロックの複数の訪問者についての情報を記録するために使用されるディレクトリ記憶ユニットと、
第1のプロセッサコアにより送信された第1のアクセス要求を受信するように構成され、第1のアクセス要求は、ディレクトリ内の第1のデータブロックに対応するエントリにアクセスするために使用され、
第1のアクセス要求に従って、単一ポインタエントリ配列が第1のデータブロックに対応する第1の単一ポインタエントリを有すると決定するように構成され、
第1の単一ポインタエントリに従って、共有エントリ配列が第1の単一ポインタエントリに関連付けられた第1の共有エントリを有すると決定した場合、第1の共有エントリに従って、第1のデータブロックの複数の訪問者を決定するように構成された実行ユニットと
を含む。
第1の単一ポインタエントリに従って、共有エントリ配列が第1の単一ポインタエントリに関連付けられた第1の共有エントリを有さないと決定した場合、第1の単一ポインタエントリに従って、第1のデータブロックの単一の訪問者、又は第1のデータブロックがマルチコアシステム内の全てのプロセッサコアにより共有されることを決定するように更に構成される。
第1のアクセス要求に従って、単一ポインタエントリ配列が第1のデータブロックに対応する単一ポインタエントリを有さないと決定し、
単一ポインタエントリ配列において、第1のデータブロックに対応する第1の単一ポインタエントリを第1のデータブロックに割り当て、第1のプロセッサコアについての情報を第1の単一ポインタエントリに記録するように更に構成される。
単一ポインタエントリ配列が未使用の単一ポインタエントリを有する場合、第1の単一ポインタエントリとして、未使用の単一ポインタエントリから単一ポインタエントリを選択し、第1のプロセッサコアについての情報を記録するように更に構成され、或いは
単一ポインタエントリ配列が未使用の単一ポインタエントリを有さない場合、最長時間未使用の原理に従って、単一ポインタエントリを選択し、選択された単一ポインタエントリが共有エントリに関連付けられておらず、単一の訪問者についての情報を記録する場合、無効メッセージを記録された単一の訪問者に送信し、第1のプロセッサコアについての情報を選択された単一ポインタエントリに記録するように更に構成され、或いは
選択された単一ポインタエントリが共有エントリに関連付けられておらず、データブロックがマルチコアシステム内の全てのプロセッサコアにより共有されることを示す場合、無効メッセージを全てのプロセッサコアにブロードキャストし、第1のプロセッサコアについての情報を選択された単一ポインタエントリに記録するように更に構成され、或いは
選択された単一ポインタエントリが共有エントリに関連付けられている場合、選択された単一ポインタエントリに関連付けられた共有エントリに従って、関連付けられた共有エントリに記録された複数の訪問者を決定し、無効メッセージを記録された複数の訪問者に送信し、第1のプロセッサコアについての情報を選択された単一ポインタエントリに記録するように更に構成される。
第2のプロセッサコアにより送信された第2のアクセス要求を受信するように更に構成され、第2のアクセス要求は、ディレクトリ内の第1のデータブロックに対応するエントリにアクセスするために使用され、
第2のアクセス要求に従って、単一ポインタエントリ配列が第1のデータブロックに対応する第1の単一ポインタエントリを有すると決定するように更に構成され、
第1の単一ポインタエントリに従って、共有エントリ配列が第1の単一ポインタエントリに関連付けられた共有エントリを有さないと決定した場合、第1の単一ポインタエントリに従って、第1のデータブロックの単一の訪問者が第1のプロセッサコアであると決定するように更に構成され、
共有エントリ配列内の第1の共有エントリを割り当て、第1の単一ポインタエントリと第1の共有エントリとの間に関連付け関係を確立し、第1のプロセッサコアについての情報及び第2のプロセッサコアについての情報を第1の共有エントリに記録するように更に構成される。
共有エントリ配列が未使用の共有エントリを有する場合、第1の共有エントリとして、未使用の共有エントリから共有エントリを選択するように構成され、或いは
共有エントリ配列が未使用の共有エントリを有さず、1つのみの訪問者についての情報を記録する共有エントリを有する場合、1つのみの訪問者についての情報を記録する共有エントリを選択し、訪問者についての記録された情報を、選択された共有エントリに関連付けられた単一ポインタエントリに書き込むように構成され、或いは
共有エントリ配列が未使用の共有エントリを有さず、1つのみの訪問者を記録する共有エントリも有さない場合、最長時間未使用の原理に従って、共有エントリを選択し、選択された共有エントリに記録された訪問者の数量が所定の閾値より大きい場合、データブロックがマルチコアシステム内の全てのプロセッサコアにより共有されることを示すように、選択された共有エントリに関連付けられた単一ポインタエントリを設定し、或いは選択された共有エントリに記録された訪問者の数量が所定の閾値より大きくない場合、記録された訪問者のうち1つの訪問者についての情報を、選択された共有エントリに関連付けられた単一ポインタエントリに書き込み、無効メッセージを記録された訪問者のうち他の訪問者に送信するように構成される。
共有エントリは、共有者記録構造と関連付け構造とを含み、共有者記録構造は、データブロックの複数の訪問者についての情報を記録するために使用され、関連付け構造は、単一ポインタエントリを関連付けるために使用される。
全共有ビットは、単一ポインタエントリが共有エントリに関連付けられていない場合、データブロックが単一の訪問者を有することを示すため、或いはデータブロックがマルチコアシステム内の全てのプロセッサコアにより共有されることを示すために使用される。
ディレクトリは、単一ポインタエントリ配列と共有エントリ配列とを含み、
単一ポインタエントリ配列内の各単一ポインタエントリは、データブロックの単一の訪問者についての情報を記録するため、或いは単一ポインタエントリと共有エントリ配列内の共有エントリとの間の関連付けについての情報を記録するために使用され、
共有エントリ配列内の各共有エントリは、データブロックの複数の訪問者についての情報を記録するために使用される。
共有エントリは、共有者記録構造と関連付け構造とを含み、共有者記録構造は、データブロックの複数の訪問者についての情報を記録するために使用され、関連付け構造は、単一ポインタエントリを関連付けるために使用される。
全共有ビットは、単一ポインタエントリが共有エントリに関連付けられていない場合、データブロックが単一の訪問者を有することを示すため、或いはデータブロックがマルチコアシステム内の全てのプロセッサコアにより共有されることを示すために使用される。
第1のプロセッサコアにより送信された第1のアクセス要求を受信するように構成され、第1のアクセス要求は、ディレクトリ内の第1のデータブロックに対応するエントリにアクセスするために使用され、
第1のアクセス要求に従って、単一ポインタエントリ配列が第1のデータブロックに対応する第1の単一ポインタエントリを有すると決定するように構成され、
第1の単一ポインタエントリに従って、共有エントリ配列が第1の単一ポインタエントリに関連付けられた第1の共有エントリを有すると決定した場合、第1の共有エントリに従って、第1のデータブロックの複数の訪問者を決定するように構成される。
第1の単一ポインタエントリに従って、共有エントリ配列が第1の単一ポインタエントリに関連付けられた第1の共有エントリを有さないと決定した場合、第1の単一ポインタエントリに従って、第1のデータブロックの単一の訪問者、又は第1のデータブロックがマルチコアシステム内の全てのプロセッサコアにより共有されることを決定するように更に構成される。
第1のアクセス要求に従って、単一ポインタエントリ配列が第1のデータブロックに対応する単一ポインタエントリを有さないと決定し、
単一ポインタエントリ配列において、第1のデータブロックに対応する第1の単一ポインタエントリを第1のデータブロックに割り当て、第1のプロセッサコアについての情報を第1の単一ポインタエントリに記録するように更に構成される。
単一ポインタエントリ配列が未使用の単一ポインタエントリを有する場合、第1の単一ポインタエントリとして、未使用の単一ポインタエントリから単一ポインタエントリを選択し、第1のプロセッサコアについての情報を記録するように構成され、或いは
単一ポインタエントリ配列が未使用の単一ポインタエントリを有さない場合、最長時間未使用の原理に従って、単一ポインタエントリを選択し、選択された単一ポインタエントリが共有エントリに関連付けられておらず、単一の訪問者についての情報を記録する場合、無効メッセージを記録された単一の訪問者に送信し、第1のプロセッサコアについての情報を選択された単一ポインタエントリに記録するように構成され、或いは
選択された単一ポインタエントリが共有エントリに関連付けられておらず、データブロックがマルチコアシステム内の全てのプロセッサコアにより共有されることを示す場合、無効メッセージを全てのプロセッサコアにブロードキャストし、第1のプロセッサコアについての情報を選択された単一ポインタエントリに記録するように構成され、或いは
選択された単一ポインタエントリが共有エントリに関連付けられている場合、選択された単一ポインタエントリに関連付けられた共有エントリに従って、関連付けられた共有エントリに記録された複数の訪問者を決定し、無効メッセージを記録された複数の訪問者に送信し、第1のプロセッサコアについての情報を選択された単一ポインタエントリに記録するように構成される。
第2のプロセッサコアにより送信された第2のアクセス要求を受信するように更に構成され、第2のアクセス要求は、ディレクトリ内の第1のデータブロックに対応するエントリにアクセスするために使用され、
第2のアクセス要求に従って、単一ポインタエントリ配列が第1のデータブロックに対応する第1の単一ポインタエントリを有すると決定するように更に構成され、
第1の単一ポインタエントリに従って、共有エントリ配列が第1の単一ポインタエントリに関連付けられた共有エントリを有さないと決定した場合、第1の単一ポインタエントリに従って、第1のデータブロックの単一の訪問者が第1のプロセッサコアであると決定するように更に構成され、
共有エントリ配列内の第1の共有エントリを割り当て、第1の単一ポインタエントリと第1の共有エントリとの間に関連付け関係を確立し、第1のプロセッサコアについての情報及び第2のプロセッサコアについての情報を第1の共有エントリに記録するように更に構成される。
共有エントリ配列が未使用の共有エントリを有する場合、第1の共有エントリとして、未使用の共有エントリから共有エントリを選択するように構成され、或いは
共有エントリ配列が未使用の共有エントリを有さず、1つのみの訪問者についての情報を記録する共有エントリを有する場合、1つのみの訪問者についての情報を記録する共有エントリを選択し、訪問者についての記録された情報を、選択された共有エントリに関連付けられた単一ポインタエントリに書き込むように構成され、或いは
共有エントリ配列が未使用の共有エントリを有さず、1つのみの訪問者を記録する共有エントリも有さない場合、最長時間未使用の原理に従って、共有エントリを選択し、選択された共有エントリに記録された訪問者の数量が所定の閾値より大きい場合、データブロックがマルチコアシステム内の全てのプロセッサコアにより共有されることを示すように、選択された共有エントリに関連付けられた単一ポインタエントリを設定し、或いは選択された共有エントリに記録された訪問者の数量が所定の閾値より大きくない場合、記録された訪問者のうち1つの訪問者についての情報を、選択された共有エントリに関連付けられた単一ポインタエントリに書き込み、無効メッセージを記録された訪問者のうち他の訪問者に送信するように構成される。
共有エントリは、共有者記録構造と関連付け構造とを含み、共有者記録構造は、データブロックの複数の訪問者についての情報を記録するために使用され、関連付け構造は、単一ポインタエントリを関連付けるために使用される。
共有エントリは、共有者記録構造と関連付け構造とを含み、共有者記録構造は、データブロックの複数の訪問者についての情報を記録するために使用され、関連付け構造は、単一ポインタエントリを関連付けるために使用される。
Claims (21)
- マルチコアシステムに適用される、前記マルチコアシステムにおいてデータ訪問者ディレクトリにアクセスするための方法であり、前記マルチコアシステムは、共有データキャッシュと複数のプロセッサコアとを含み、前記共有データキャッシュ内のデータブロックは、前記複数のプロセッサコアのうち少なくとも1つのプロセッサコアにコピーされ、前記マルチコアシステムは、前記データ訪問者ディレクトリを更に含み、前記ディレクトリは、前記共有データキャッシュ内の前記データブロックの訪問者についての情報を記録するために使用され、前記データブロックの前記訪問者は、前記データブロックのコピーが記憶されている前記プロセッサコアであり、
前記ディレクトリは、単一ポインタエントリ配列と共有エントリ配列とを含み、前記単一ポインタエントリ配列内の各単一ポインタエントリは、データブロックの単一の訪問者についての情報を記録するため、或いは前記単一ポインタエントリと前記共有エントリ配列内の共有エントリとの間の関連付けについての情報を記録するために使用され、前記共有エントリ配列内の各共有エントリは、データブロックの複数の訪問者についての情報を記録するために使用される方法であって、
第1のプロセッサコアにより送信された第1のアクセス要求を受信するステップであり、前記第1のアクセス要求は、前記ディレクトリ内の第1のデータブロックに対応するエントリにアクセスするために使用されるステップと、
前記第1のアクセス要求に従って、前記単一ポインタエントリ配列が前記第1のデータブロックに対応する第1の単一ポインタエントリを有すると決定するステップと、
前記第1の単一ポインタエントリに従って、前記共有エントリ配列が前記第1の単一ポインタエントリに関連付けられた第1の共有エントリを有すると決定した場合、前記第1の共有エントリに従って、前記第1のデータブロックの複数の訪問者を決定するステップと
を含む方法。 - 前記単一ポインタエントリ配列内の前記単一ポインタエントリは、前記データブロックが前記マルチコアシステム内の全てのプロセッサコアにより共有されることを示すために更に使用され、前記方法は、
前記第1の単一ポインタエントリに従って、前記共有エントリ配列が前記第1の単一ポインタエントリに関連付けられた第1の共有エントリを有さないと決定した場合、前記第1の単一ポインタエントリに従って、前記第1のデータブロックの単一の訪問者、又は前記第1のデータブロックが前記マルチコアシステム内の全ての前記プロセッサコアにより共有されることを決定するステップ
を更に含む、請求項1に記載の方法。 - 第1のプロセッサコアにより送信された第1のアクセス要求を受信した後に、前記方法は、
前記第1のアクセス要求に従って、前記単一ポインタエントリ配列が前記第1のデータブロックに対応する単一ポインタエントリを有さないと決定するステップと、
前記単一ポインタエントリ配列において、前記第1のデータブロックに対応する前記第1の単一ポインタエントリを前記第1のデータブロックに割り当て、前記第1のプロセッサコアについての情報を前記第1の単一ポインタエントリに記録するステップと
を更に含む、請求項1又は2に記載の方法。 - 前記単一ポインタエントリ配列において、前記第1のデータブロックに対応する前記第1の単一ポインタエントリを前記第1のデータブロックに割り当て、前記第1のプロセッサコアについての情報を前記第1の単一ポインタエントリに記録するステップは、
前記単一ポインタエントリ配列が未使用の単一ポインタエントリを有する場合、前記第1の単一ポインタエントリとして、前記未使用の単一ポインタエントリから単一ポインタエントリを選択し、前記第1のプロセッサコアについての前記情報を記録するステップ、又は
前記単一ポインタエントリ配列が未使用の単一ポインタエントリを有さない場合、最長時間未使用の原理に従って、単一ポインタエントリを選択し、前記選択された単一ポインタエントリが共有エントリに関連付けられておらず、単一の訪問者についての情報を記録する場合、無効メッセージを前記記録された単一の訪問者に送信し、前記第1のプロセッサコアについての前記情報を前記選択された単一ポインタエントリに記録するステップ、又は
前記選択された単一ポインタエントリが共有エントリに関連付けられておらず、前記データブロックが前記マルチコアシステム内の全ての前記プロセッサコアにより共有されることを示す場合、無効メッセージを全ての前記プロセッサコアにブロードキャストし、前記第1のプロセッサコアについての前記情報を前記選択された単一ポインタエントリに記録するステップ、又は
前記選択された単一ポインタエントリが共有エントリに関連付けられている場合、前記選択された単一ポインタエントリに関連付けられた前記共有エントリに従って、前記関連付けられた共有エントリに記録された前記複数の訪問者を決定し、無効メッセージを前記記録された複数の訪問者に送信し、前記第1のプロセッサコアについての前記情報を前記選択された単一ポインタエントリに記録するステップ
を含む、請求項3に記載の方法。 - 第2のプロセッサコアにより送信された第2のアクセス要求を受信するステップであり、前記第2のアクセス要求は、前記ディレクトリ内の前記第1のデータブロックに対応する前記エントリにアクセスするために使用されるステップと、
前記第2のアクセス要求に従って、前記単一ポインタエントリ配列が前記第1のデータブロックに対応する前記第1の単一ポインタエントリを有すると決定するステップと、
前記第1の単一ポインタエントリに従って、前記共有エントリ配列が前記第1の単一ポインタエントリに関連付けられた共有エントリを有さないと決定した場合、前記第1の単一ポインタエントリに従って、前記第1のデータブロックの前記単一の訪問者が前記第1のプロセッサコアであると決定するステップと、
前記共有エントリ配列内の前記第1の共有エントリを割り当て、前記第1の単一ポインタエントリと前記第1の共有エントリとの間に関連付け関係を確立し、前記第1のプロセッサコアについての前記情報及び前記第2のプロセッサコアについての情報を前記第1の共有エントリに記録するステップと
を更に含む、請求項3又は4に記載の方法。 - 前記共有エントリ配列内の前記第1の共有エントリを割り当てるステップは、
前記共有エントリ配列が未使用の共有エントリを有する場合、前記第1の共有エントリとして、前記未使用の共有エントリから共有エントリを選択するステップ、又は
前記共有エントリ配列が未使用の共有エントリを有さず、1つのみの訪問者についての情報を記録する共有エントリを有する場合、前記1つのみの訪問者についての前記情報を記録する前記共有エントリを選択し、前記訪問者についての前記記録された情報を、前記選択された共有エントリに関連付けられた単一ポインタエントリに書き込むステップ、又は
前記共有エントリ配列が未使用の共有エントリを有さず、1つのみの訪問者についての情報を記録する共有エントリも有さない場合、前記最長時間未使用の原理に従って、共有エントリを選択し、前記選択された共有エントリに記録された訪問者の数量が所定の閾値より大きい場合、前記データブロックが前記マルチコアシステム内の全ての前記プロセッサコアにより共有されることを示すように、前記選択された共有エントリに関連付けられた単一ポインタエントリを設定し、或いは前記選択された共有エントリに記録された訪問者の数量が所定の閾値より大きくない場合、前記記録された訪問者のうち1つの訪問者についての情報を、前記選択された共有エントリに関連付けられた単一ポインタエントリに書き込み、無効メッセージを前記記録された訪問者のうち他の訪問者に送信するステップ
を含む、請求項5に記載の方法。 - 前記単一ポインタエントリは、タグと共有エントリ関連付けビットと単一ポインタとを含み、前記タグは、前記データブロックに対応させるために使用され、前記共有エントリ関連付けビットは、前記単一ポインタエントリが前記共有エントリに関連付けられているか否かを示すために使用され、前記単一ポインタは、前記データブロックが前記単一の訪問者を有する場合、前記データブロックの前記単一の訪問者についての前記情報を記録し、前記単一ポインタエントリが前記共有エントリに関連付けられている場合、前記単一ポインタエントリと前記共有エントリとの間の前記関連付けについての前記情報を記録するために使用され、
前記共有エントリは、共有者記録構造と関連付け構造とを含み、前記共有者記録構造は、前記データブロックの前記複数の訪問者についての前記情報を記録するために使用され、前記関連付け構造は、前記単一ポインタエントリを関連付けるために使用される、請求項1乃至6のうちいずれか1項に記載の方法。 - 前記単一ポインタエントリは、全共有ビットを更に含み、
前記全共有ビットは、前記単一ポインタエントリが前記共有エントリに関連付けられていない場合、前記データブロックが前記単一の訪問者を有することを示すため、或いは前記データブロックが前記マルチコアシステム内の全ての前記プロセッサコアにより共有されることを示すために使用される、請求項7に記載の方法。 - マルチコアシステム内にあるデータ訪問者ディレクトリを記憶するように構成されたディレクトリ記憶ユニットであり、前記マルチコアシステムは、共有データキャッシュと複数のプロセッサコアとを含み、前記共有データキャッシュ内のデータブロックは、前記複数のプロセッサコアのうち少なくとも1つのプロセッサコアにコピーされ、前記ディレクトリは、前記共有データキャッシュ内の前記データブロックの訪問者についての情報を記録するために使用され、前記データブロックの前記訪問者は、前記データブロックのコピーが記憶されている前記プロセッサコアであり、前記ディレクトリは、単一ポインタエントリ配列と共有エントリ配列とを含み、前記単一ポインタエントリ配列内の各単一ポインタエントリは、データブロックの単一の訪問者についての情報を記録するため、或いは前記単一ポインタエントリと前記共有エントリ配列内の共有エントリとの間の関連付けについての情報を記録するために使用され、前記共有エントリ配列内の各共有エントリは、データブロックの複数の訪問者についての情報を記録するために使用されるディレクトリ記憶ユニットと、
第1のプロセッサコアにより送信された第1のアクセス要求を受信するように構成され、前記第1のアクセス要求は、前記ディレクトリ内の第1のデータブロックに対応するエントリにアクセスするために使用され、
前記第1のアクセス要求に従って、前記単一ポインタエントリ配列が前記第1のデータブロックに対応する第1の単一ポインタエントリを有すると決定するように構成され、
前記第1の単一ポインタエントリに従って、前記共有エントリ配列が前記第1の単一ポインタエントリに関連付けられた第1の共有エントリを有すると決定した場合、前記第1の共有エントリに従って、前記第1のデータブロックの複数の訪問者を決定するように構成された実行ユニットと
を含むディレクトリキャッシュデバイス。 - 前記単一ポインタエントリ配列内の前記単一ポインタエントリは、前記データブロックが前記マルチコアシステム内の全てのプロセッサコアにより共有されることを示すために更に使用され、前記実行ユニットは、
前記第1の単一ポインタエントリに従って、前記共有エントリ配列が前記第1の単一ポインタエントリに関連付けられた第1の共有エントリを有さないと決定した場合、前記第1の単一ポインタエントリに従って、前記第1のデータブロックの単一の訪問者、又は前記第1のデータブロックが前記マルチコアシステム内の全ての前記プロセッサコアにより共有されることを決定するように更に構成される、請求項9に記載のディレクトリキャッシュデバイス。 - 前記実行ユニットが前記第1のプロセッサコアにより送信された前記第1のアクセス要求を受信した後に、前記実行ユニットは、
前記第1のアクセス要求に従って、前記単一ポインタエントリ配列が前記第1のデータブロックに対応する単一ポインタエントリを有さないと決定し、
前記単一ポインタエントリ配列において、前記第1のデータブロックに対応する前記第1の単一ポインタエントリを前記第1のデータブロックに割り当て、前記第1のプロセッサコアについての情報を前記第1の単一ポインタエントリに記録するように更に構成される、請求項9又は10に記載のディレクトリキャッシュデバイス。 - 前記実行ユニットは、
前記単一ポインタエントリ配列が未使用の単一ポインタエントリを有する場合、前記第1の単一ポインタエントリとして、前記未使用の単一ポインタエントリから単一ポインタエントリを選択し、前記第1のプロセッサコアについての前記情報を記録するように更に構成され、或いは
前記単一ポインタエントリ配列が未使用の単一ポインタエントリを有さない場合、最長時間未使用の原理に従って、単一ポインタエントリを選択し、前記選択された単一ポインタエントリが共有エントリに関連付けられておらず、前記単一の訪問者についての情報を記録する場合、無効メッセージを前記記録された単一の訪問者に送信し、前記第1のプロセッサコアについての前記情報を前記選択された単一ポインタエントリに記録するように更に構成され、或いは
前記選択された単一ポインタエントリが共有エントリに関連付けられておらず、前記データブロックが前記マルチコアシステム内の全ての前記プロセッサコアにより共有されることを示す場合、無効メッセージを全ての前記プロセッサコアにブロードキャストし、前記第1のプロセッサコアについての前記情報を前記選択された単一ポインタエントリに記録するように更に構成され、或いは
前記選択された単一ポインタエントリが共有エントリに関連付けられている場合、前記選択された単一ポインタエントリに関連付けられた前記共有エントリに従って、前記関連付けられた共有エントリに記録された前記複数の訪問者を決定し、無効メッセージを前記記録された複数の訪問者に送信し、前記第1のプロセッサコアについての前記情報を前記選択された単一ポインタエントリに記録するように更に構成される、請求項11に記載のディレクトリキャッシュデバイス。 - 前記実行ユニットは、
第2のプロセッサコアにより送信された第2のアクセス要求を受信するように更に構成され、前記第2のアクセス要求は、前記ディレクトリ内の前記第1のデータブロックに対応する前記エントリにアクセスするために使用され、
前記第2のアクセス要求に従って、前記単一ポインタエントリ配列が前記第1のデータブロックに対応する前記第1の単一ポインタエントリを有すると決定するように更に構成され、
前記第1の単一ポインタエントリに従って、前記共有エントリ配列が前記第1の単一ポインタエントリに関連付けられた共有エントリを有さないと決定した場合、前記第1の単一ポインタエントリに従って、前記第1のデータブロックの前記単一の訪問者が前記第1のプロセッサコアであると決定するように更に構成され、
前記共有エントリ配列内の前記第1の共有エントリを割り当て、前記第1の単一ポインタエントリと前記第1の共有エントリとの間に関連付け関係を確立し、前記第1のプロセッサコアについての前記情報及び前記第2のプロセッサコアについての情報を前記第1の共有エントリに記録するように更に構成される、請求項11又は12に記載のディレクトリキャッシュデバイス。 - 前記実行ユニットは、
前記共有エントリ配列が未使用の共有エントリを有する場合、前記第1の共有エントリとして、前記未使用の共有エントリから共有エントリを選択するように構成され、或いは
前記共有エントリ配列が未使用の共有エントリを有さず、1つのみの訪問者についての情報を記録する共有エントリを有する場合、前記1つのみの訪問者についての前記情報を記録する前記共有エントリを選択し、前記訪問者についての前記記録された情報を、前記選択された共有エントリに関連付けられた単一ポインタエントリに書き込むように構成され、或いは
前記共有エントリ配列が未使用の共有エントリを有さず、1つのみの訪問者についての情報を記録する共有エントリも有さない場合、前記最長時間未使用の原理に従って、共有エントリを選択し、前記選択された共有エントリに記録された訪問者の数量が所定の閾値より大きい場合、前記データブロックが前記マルチコアシステム内の全ての前記プロセッサコアにより共有されることを示すように、前記選択された共有エントリに関連付けられた単一ポインタエントリを設定し、或いは前記選択された共有エントリに記録された訪問者の数量が所定の閾値より大きくない場合、前記記録された訪問者のうち1つの訪問者についての情報を、前記選択された共有エントリに関連付けられた単一ポインタエントリに書き込み、無効メッセージを前記記録された訪問者のうち他の訪問者に送信するように構成される、請求項13に記載のディレクトリキャッシュデバイス。 - 前記単一ポインタエントリは、タグと共有エントリ関連付けビットと単一ポインタとを含み、前記タグは、前記データブロックに対応させるために使用され、前記共有エントリ関連付けビットは、前記単一ポインタエントリが前記共有エントリに関連付けられているか否かを示すために使用され、前記単一ポインタは、前記データブロックが前記単一の訪問者を有する場合、前記データブロックの前記単一の訪問者についての前記情報を記録し、前記単一ポインタエントリが前記共有エントリに関連付けられている場合、前記単一ポインタエントリと前記共有エントリとの間の前記関連付けについての前記情報を記録するために使用され、
前記共有エントリは、共有者記録構造と関連付け構造とを含み、前記共有者記録構造は、前記データブロックの前記複数の訪問者についての前記情報を記録するために使用され、前記関連付け構造は、前記単一ポインタエントリを関連付けるために使用される、請求項9乃至14のうちいずれか1項に記載のディレクトリキャッシュデバイス。 - 前記単一ポインタエントリは、全共有ビットを更に含み、
前記全共有ビットは、前記単一ポインタエントリが前記共有エントリに関連付けられていない場合、前記データブロックが前記単一の訪問者を有することを示すため、或いは前記データブロックが前記マルチコアシステム内の全ての前記プロセッサコアにより共有されることを示すために使用される、請求項15に記載のディレクトリキャッシュデバイス。 - 複数のプロセッサコアと、共有データキャッシュと、請求項9乃至16のうちいずれか1項に記載のディレクトリキャッシュデバイスとを含むマルチコアシステム。
- マルチコアシステム内にあるデータ訪問者ディレクトリを記憶するように構成されたディレクトリ記憶ユニットであり、前記マルチコアシステムは、共有データキャッシュと複数のプロセッサコアとを含み、前記共有データキャッシュ内のデータブロックは、前記複数のプロセッサコアのうち少なくとも1つのプロセッサコアにコピーされ、前記ディレクトリは、前記共有データキャッシュ内の前記データブロックの訪問者についての情報を記録するために使用され、前記データブロックの前記訪問者は、前記データブロックのコピーが記憶されている前記プロセッサコアであるディレクトリ記憶ユニットであって、
前記ディレクトリは、単一ポインタエントリ配列と共有エントリ配列とを含み、
前記単一ポインタエントリ配列内の各単一ポインタエントリは、データブロックの単一の訪問者についての情報を記録するため、或いは前記単一ポインタエントリと前記共有エントリ配列内の共有エントリとの間の関連付けについての情報を記録するために使用され、
前記共有エントリ配列内の各共有エントリは、データブロックの複数の訪問者についての情報を記録するために使用されるディレクトリ記憶ユニット。 - 前記単一ポインタエントリは、タグと共有エントリ関連付けビットと単一ポインタとを含み、前記タグは、前記データブロックに対応させるために使用され、前記共有エントリ関連付けビットは、前記単一ポインタエントリが前記共有エントリに関連付けられているか否かを示すために使用され、前記単一ポインタは、前記データブロックが前記単一の訪問者を有する場合、前記データブロックの前記単一の訪問者についての前記情報を記録し、前記単一ポインタエントリが前記共有エントリに関連付けられている場合、前記単一ポインタエントリと前記共有エントリとの間の前記関連付けについての前記情報を記録するために使用され、
前記共有エントリは、共有者記録構造と関連付け構造とを含み、前記共有者記録構造は、前記データブロックの前記複数の訪問者についての前記情報を記録するために使用され、前記関連付け構造は、前記単一ポインタエントリを関連付けるために使用される、請求項18に記載のディレクトリ記憶ユニット。 - 前記単一ポインタエントリは、全共有ビットを含み、
前記全共有ビットは、前記単一ポインタエントリが前記共有エントリに関連付けられていない場合、前記データブロックが前記単一の訪問者を有することを示すため、或いは前記データブロックが前記マルチコアシステム内の全てのプロセッサコアにより共有されることを示すために使用される、請求項19に記載のディレクトリ記憶ユニット。 - 前記共有者記録構造はベクトルである、請求項19又は20に記載のディレクトリ記憶ユニット。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2015/073192 WO2016131175A1 (zh) | 2015-02-16 | 2015-02-16 | 多核***中数据访问者目录的访问方法及设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018508894A true JP2018508894A (ja) | 2018-03-29 |
JP6343722B2 JP6343722B2 (ja) | 2018-06-13 |
Family
ID=56691906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017542831A Active JP6343722B2 (ja) | 2015-02-16 | 2015-02-16 | マルチコアシステムにおいてデータ訪問者ディレクトリにアクセスするための方法及びデバイス |
Country Status (8)
Country | Link |
---|---|
US (1) | US20170364442A1 (ja) |
EP (1) | EP3249539B1 (ja) |
JP (1) | JP6343722B2 (ja) |
KR (1) | KR102027391B1 (ja) |
CN (2) | CN111488293B (ja) |
CA (1) | CA2976132A1 (ja) |
SG (1) | SG11201706340TA (ja) |
WO (1) | WO2016131175A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109117415B (zh) * | 2017-06-26 | 2024-05-14 | 上海寒武纪信息科技有限公司 | 数据共享***及其数据共享方法 |
CN109684237B (zh) * | 2018-11-20 | 2021-06-01 | 华为技术有限公司 | 基于多核处理器的数据访问方法和装置 |
CN112825072B (zh) * | 2019-11-21 | 2023-02-17 | 青岛海信移动通信技术股份有限公司 | 通信终端以及数据共享方法 |
CN114880254A (zh) * | 2022-04-02 | 2022-08-09 | 锐捷网络股份有限公司 | 一种表项读取方法、装置及网络设备 |
CN117807016B (zh) * | 2024-03-01 | 2024-07-09 | 上海励驰半导体有限公司 | 多核异构***与外部设备的通信方法、设备、存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1091524A (ja) * | 1996-06-18 | 1998-04-10 | Internatl Business Mach Corp <Ibm> | キャッシュ・コヒーレンシを維持するための方法及び装置 |
JP2007193805A (ja) * | 2006-01-18 | 2007-08-02 | Internatl Business Mach Corp <Ibm> | デュアル・システム・ディレクトリ構造体を有するマルチプロセッサ・システムおよび方法 |
US20110138128A1 (en) * | 2009-12-07 | 2011-06-09 | Yen-Kuang Chen | Technique for tracking shared data in a multi-core processor or multi-processor system |
US20140032848A1 (en) * | 2011-09-09 | 2014-01-30 | University Of Rochester | Sharing Pattern-Based Directory Coherence for Multicore Scalability ("SPACE") |
US20140229680A1 (en) * | 2013-02-11 | 2014-08-14 | Empire Technology Development Llc | Aggregating Cache Eviction Notifications to a Directory |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5197139A (en) * | 1990-04-05 | 1993-03-23 | International Business Machines Corporation | Cache management for multi-processor systems utilizing bulk cross-invalidate |
JP3132749B2 (ja) * | 1994-12-05 | 2001-02-05 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | マルチプロセッサ・データ処理システム |
US7509391B1 (en) * | 1999-11-23 | 2009-03-24 | Texas Instruments Incorporated | Unified memory management system for multi processor heterogeneous architecture |
US6922755B1 (en) * | 2000-02-18 | 2005-07-26 | International Business Machines Corporation | Directory tree multinode computer system |
US6725343B2 (en) * | 2000-10-05 | 2004-04-20 | Hewlett-Packard Development Company, L.P. | System and method for generating cache coherence directory entries and error correction codes in a multiprocessor system |
US6895476B2 (en) * | 2002-10-03 | 2005-05-17 | Hewlett-Packard Development Company, L.P. | Retry-based late race resolution mechanism for a computer system |
US20050273571A1 (en) * | 2004-06-02 | 2005-12-08 | Lyon Thomas L | Distributed virtual multiprocessor |
US7376793B2 (en) * | 2005-07-21 | 2008-05-20 | Sun Microsystems, Inc. | Cache coherence protocol with speculative writestream |
US20070233932A1 (en) * | 2005-09-30 | 2007-10-04 | Collier Josh D | Dynamic presence vector scaling in a coherency directory |
US8195890B1 (en) * | 2006-08-22 | 2012-06-05 | Sawyer Law Group, P.C. | Method for maintaining cache coherence using a distributed directory with event driven updates |
US8065487B2 (en) * | 2007-03-21 | 2011-11-22 | International Business Machines Corporation | Structure for shared cache eviction |
US7840759B2 (en) * | 2007-03-21 | 2010-11-23 | International Business Machines Corporation | Shared cache eviction |
CN100543687C (zh) * | 2007-09-04 | 2009-09-23 | 杭州华三通信技术有限公司 | 一种多核***的资源管理方法和控制核 |
US20110004729A1 (en) * | 2007-12-19 | 2011-01-06 | 3Leaf Systems, Inc. | Block Caching for Cache-Coherent Distributed Shared Memory |
US8607237B2 (en) * | 2008-06-02 | 2013-12-10 | Microsoft Corporation | Collection with local lists for a multi-processor system |
US8140825B2 (en) * | 2008-08-05 | 2012-03-20 | International Business Machines Corporation | Systems and methods for selectively closing pages in a memory |
CN101504617B (zh) * | 2009-03-23 | 2011-05-11 | 华为技术有限公司 | 一种基于处理器共享内存的数据发送方法及装置 |
CN101859281A (zh) * | 2009-04-13 | 2010-10-13 | 廖鑫 | 基于集中式目录的嵌入式多核缓存一致性方法 |
US9361297B2 (en) * | 2009-07-30 | 2016-06-07 | Adobe Systems Incorporated | Web service-based, data binding abstraction method |
CN102063406B (zh) * | 2010-12-21 | 2012-07-25 | 清华大学 | 用于多核处理器的网络共享Cache及其目录控制方法 |
CN102346714B (zh) * | 2011-10-09 | 2014-07-02 | 西安交通大学 | 用于多核处理器的一致性维护装置及一致***互方法 |
US9424191B2 (en) * | 2012-06-29 | 2016-08-23 | Intel Corporation | Scalable coherence for multi-core processors |
US9830265B2 (en) * | 2013-11-20 | 2017-11-28 | Netspeed Systems, Inc. | Reuse of directory entries for holding state information through use of multiple formats |
CN104133785B (zh) * | 2014-07-30 | 2017-03-08 | 浪潮集团有限公司 | 采用混合目录的双控存储服务器的缓存一致性实现方法 |
WO2016049807A1 (zh) * | 2014-09-29 | 2016-04-07 | 华为技术有限公司 | 多核处理器***的缓存目录处理方法和目录控制器 |
-
2015
- 2015-02-16 SG SG11201706340TA patent/SG11201706340TA/en unknown
- 2015-02-16 CN CN202010209306.3A patent/CN111488293B/zh active Active
- 2015-02-16 KR KR1020177023526A patent/KR102027391B1/ko active IP Right Grant
- 2015-02-16 CN CN201580001247.8A patent/CN106164874B/zh active Active
- 2015-02-16 EP EP15882315.3A patent/EP3249539B1/en active Active
- 2015-02-16 JP JP2017542831A patent/JP6343722B2/ja active Active
- 2015-02-16 CA CA2976132A patent/CA2976132A1/en active Pending
- 2015-02-16 WO PCT/CN2015/073192 patent/WO2016131175A1/zh active Application Filing
-
2017
- 2017-08-14 US US15/675,929 patent/US20170364442A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1091524A (ja) * | 1996-06-18 | 1998-04-10 | Internatl Business Mach Corp <Ibm> | キャッシュ・コヒーレンシを維持するための方法及び装置 |
JP2007193805A (ja) * | 2006-01-18 | 2007-08-02 | Internatl Business Mach Corp <Ibm> | デュアル・システム・ディレクトリ構造体を有するマルチプロセッサ・システムおよび方法 |
US20110138128A1 (en) * | 2009-12-07 | 2011-06-09 | Yen-Kuang Chen | Technique for tracking shared data in a multi-core processor or multi-processor system |
US20140032848A1 (en) * | 2011-09-09 | 2014-01-30 | University Of Rochester | Sharing Pattern-Based Directory Coherence for Multicore Scalability ("SPACE") |
US20140229680A1 (en) * | 2013-02-11 | 2014-08-14 | Empire Technology Development Llc | Aggregating Cache Eviction Notifications to a Directory |
Also Published As
Publication number | Publication date |
---|---|
KR102027391B1 (ko) | 2019-10-01 |
CN111488293B (zh) | 2024-06-25 |
CN106164874A (zh) | 2016-11-23 |
CN106164874B (zh) | 2020-04-03 |
EP3249539A4 (en) | 2018-01-24 |
CA2976132A1 (en) | 2016-08-25 |
US20170364442A1 (en) | 2017-12-21 |
JP6343722B2 (ja) | 2018-06-13 |
KR20170107061A (ko) | 2017-09-22 |
WO2016131175A1 (zh) | 2016-08-25 |
BR112017017306A2 (pt) | 2019-12-17 |
EP3249539A1 (en) | 2017-11-29 |
SG11201706340TA (en) | 2017-09-28 |
CN111488293A (zh) | 2020-08-04 |
EP3249539B1 (en) | 2021-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105740164B (zh) | 支持缓存一致性的多核处理器、读写方法、装置及设备 | |
US8285969B2 (en) | Reducing broadcasts in multiprocessors | |
US20190026225A1 (en) | Multiple chip multiprocessor cache coherence operation method and multiple chip multiprocessor | |
JP6343722B2 (ja) | マルチコアシステムにおいてデータ訪問者ディレクトリにアクセスするための方法及びデバイス | |
US20100325374A1 (en) | Dynamically configuring memory interleaving for locality and performance isolation | |
EP3441884B1 (en) | Method for managing translation lookaside buffer and multi-core processor | |
US9208088B2 (en) | Shared virtual memory management apparatus for providing cache-coherence | |
CN109684237B (zh) | 基于多核处理器的数据访问方法和装置 | |
US10108553B2 (en) | Memory management method and device and memory controller | |
CN107341114B (zh) | 一种目录管理的方法、节点控制器和*** | |
CN115292214A (zh) | 页表预测方法、存储访问操作方法、电子装置和电子设备 | |
KR980010819A (ko) | 비포함적 메모리 억세스 메커니즘 | |
CN115481054A (zh) | 数据处理方法、装置及***、***级soc芯片及计算机设备 | |
CN113138851B (zh) | 一种数据管理方法、相关装置及*** | |
US20180052778A1 (en) | Increase cache associativity using hot set detection | |
JPH10301850A (ja) | データ処理システム内のキャッシュ・コヒーレンシを維持するためにセクタ化キャッシュ・メモリに疑似精密包含方式を設ける方法及びシステム | |
KR101303079B1 (ko) | 멀티-코어 기반의 가상화 환경에서 캐쉬 일관성을 제어하는 장치 및 방법 | |
WO2019104978A1 (zh) | 高速缓存cache地址映射方法以及相关设备 | |
US10936219B2 (en) | Controller-based inter-device notational data movement system | |
US20230100746A1 (en) | Multi-level partitioned snoop filter | |
WO2024082702A1 (zh) | 数据处理方法、装置、芯片以及计算机可读存储介质 | |
US11281612B2 (en) | Switch-based inter-device notational data movement system | |
CN116049031A (zh) | 数据处理方法、装置、电子设备和存储介质 | |
CN117093132A (zh) | 数据处理方法、装置、处理器及计算机*** | |
BR112017017306B1 (pt) | Método para acessar dados em um sistema com múltiplos núcleos, dispositivo de cache de diretório, sistema com múltiplos núcleos, e unidade de armazenagem de diretório |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180521 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6343722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |