JP2018507556A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2018507556A5 JP2018507556A5 JP2017543343A JP2017543343A JP2018507556A5 JP 2018507556 A5 JP2018507556 A5 JP 2018507556A5 JP 2017543343 A JP2017543343 A JP 2017543343A JP 2017543343 A JP2017543343 A JP 2017543343A JP 2018507556 A5 JP2018507556 A5 JP 2018507556A5
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive
- dielectric
- conductive posts
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims 30
- 229910000679 solder Inorganic materials 0.000 claims 4
- 230000001808 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 239000002184 metal Substances 0.000 claims 1
- 238000007747 plating Methods 0.000 claims 1
Claims (15)
- 第1の表面および第2の表面を有する第1の基板と、
前記第1の基板の前記第1の表面上の第1の複数の導電性コンタクトと、
第1の表面および第2の表面を有する第2の基板と、
前記第2の基板の前記第1の表面上の第2の複数の導電性コンタクトと、
前記第1の基板の前記第1の表面と前記第2の基板の前記第1の表面との間に配設された第1の誘電体であって、第1の複数の開口を有する、第1の誘電体と、
前記第1の誘電体内の前記開口のすべてではないが前記開口の一部内に配設された第1の複数の導電性ポストであって、前記第1の基板の前記第1の表面上の前記第1の複数の導電性コンタクトのうちの少なくとも一部、および前記第2の基板の前記第1の表面上の前記第2の複数の導電性コンタクトのうちの少なくとも一部に電気的に結合された、第1の複数の導電性ポストと、
前記第2の基板の前記第1の表面上の、前記誘電体の前記開口のうち前記複数の導電性ポストのうちの1つによって占有されていない1つの開口内に配設された、集積回路ダイとを備え、
前記第1の複数の導電性コンタクトが、前記基板の前記第1の表面と接触するとともにそこから先に突き出し、
前記第1の複数の導電性コンタクトのうちの少なくとも1つが、前記第1の基板を貫通して延在して、前記第1の基板の前記第2の表面と接触するとともにそこから先に突き出し、
前記第2の基板の前記第1の表面と前記第1の誘電体との間に配設された第2の誘電体であって、第2の複数の開口を有する、第2の誘電体と、
前記第2の誘電体内の前記第2の複数の開口のすべてではないが前記開口の一部内に配設された第2の複数の導電性ポストと、
前記第1の複数の導電性ポストを前記第2の複数の導電性ポストと電気的に結合するための、前記第1の複数の導電性ポストと前記第2の複数の導電性ポストとの間の複数のはんだボールとを備え、
前記第2の複数の導電性ポストが、前記第2の誘電体内で部分的に凹所を成している、
集積回路パッケージ。 - 前記第1の基板が第1のインターポーザを備え、
前記第2の基板が第2のインターポーザを備える、請求項1に記載の集積回路パッケージ。 - 前記誘電体がフォトイメージャブル誘電体(PID)を含む、請求項1に記載の集積回路パッケージ。
- 前記複数の導電性ポストにそれぞれ結合された複数の導電性パッドをさらに備える、請求項1に記載の集積回路パッケージ。
- 前記複数の導電性ポストと前記複数の導電性パッドとを組み合わせた高さが、前記誘電体の高さを越えて延在する、請求項4に記載の集積回路パッケージ。
- 前記複数の導電性ポストと前記第2の基板の前記第1の表面上の前記第2の複数の導電性コンタクトのうちの前記少なくとも一部との間にそれぞれ結合された、複数のはんだボールをさらに備える、請求項1に記載の集積回路パッケージ。
- 前記複数の導電性ポストと前記第1の基板の前記第1の表面上の前記第1の複数の導電性コンタクトのうちの前記少なくとも一部との間にそれぞれ結合された、複数のはんだボールをさらに備える、請求項1に記載の集積回路パッケージ。
- 前記集積回路ダイが、第1の前記集積回路ダイであり、
前記集積回路パッケージが、前記第1の基板の前記第2の表面上に配設された第2の集積回路ダイをさらに備える、
請求項1に記載の集積回路パッケージ。 - 前記第1の基板の前記第2の表面および前記第2の集積回路ダイ上にモールドをさらに備える、請求項8に記載の集積回路パッケージ。
- 第1の表面および第2の表面を有する第1の基板を提供するステップと、
前記第1の基板の前記第1の表面と接触するとともにそこから先に突き出す第1の複数の導電性コンタクトを、前記第1の複数の導電性コンタクトのうちの少なくとも1つが、前記第1の基板を貫通して延在して、前記第1の基板の前記第2の表面と接触するとともにそこから先に突き出すように、形成するステップと、
前記第1の基板の前記第1の表面上に第1の誘電体を形成するステップと、
前記第1の誘電体内に第1の複数の開口を形成するステップと、
前記第1の誘電体内の前記開口のすべてではないが前記開口の一部内に第1の複数の導電性ポストを、前記第1の複数の導電性ポストが前記第1の複数の導電性コンタクトのうちの少なくとも一部に結合されるように形成するステップと、
第1の表面および第2の表面を有する第2の基板を提供するステップと、
前記第2の基板の前記第1の表面と接触するとともにそこから先に突き出す第2の複数の導電性コンタクトを、前記第2の複数の導電性コンタクトのうちの少なくとも1つが、前記第2の基板を貫通して延在して、前記第2の基板の前記第2の表面と接触するとともにそこから先に突き出すように、形成するステップと、
前記第2の基板の前記第1の表面上に第2の誘電体を形成するステップと、
前記第2の誘電体内に第2の複数の開口を形成するステップと、
前記第2の誘電体内の前記開口のすべてではないが前記開口の一部内に第2の複数の導電性ポストを、前記第2の複数の導電性ポストが前記第2の複数の導電性コンタクトのうちの少なくとも一部に結合されるように形成するステップであって、前記第2の複数の導電性ポストが、前記第2の誘電体内で部分的に凹所を成すように形成される、第2の複数の導電性ポストを形成するステップと、
前記第1の複数の導電性ポストを前記第2の複数の導電性ポストと電気的に結合するための、前記第1の複数の導電性ポストと前記第2の複数の導電性ポストとの間に複数のはんだボールを形成するステップとを含むデバイスを作製する方法。 - 前記基板を提供するステップがインターポーザを備える、請求項10に記載の方法。
- 前記誘電体内の前記開口のすべてではないが前記開口の一部内に前記複数の導電性ポストを形成するステップが、金属でめっきするステップを含む、請求項10に記載の方法。
- 前記複数の導電性ポスト上にそれぞれ複数の導電性パッドを形成するステップをさらに含む、請求項10に記載の方法。
- 前記複数の導電性パッドを形成するステップが、前記複数の導電性パッドをそれぞれ、前記複数の導電性ポストの一体延長部分として形成するステップを含む、請求項13に記載の方法。
- 前記複数の導電性パッドを形成するステップが、前記複数の導電性ポストと前記複数の導電性パッドとを組み合わせた高さが前記誘電体の高さを越えて延在するように、前記複数の導電性パッドを形成するステップを含む、請求項13に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562118886P | 2015-02-20 | 2015-02-20 | |
US62/118,886 | 2015-02-20 | ||
US14/859,318 | 2015-09-20 | ||
US14/859,318 US9768108B2 (en) | 2015-02-20 | 2015-09-20 | Conductive post protection for integrated circuit packages |
PCT/US2016/018504 WO2016134165A1 (en) | 2015-02-20 | 2016-02-18 | Conductive post protection for integrated circuit packages |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018507556A JP2018507556A (ja) | 2018-03-15 |
JP2018507556A5 true JP2018507556A5 (ja) | 2019-03-07 |
JP6789228B2 JP6789228B2 (ja) | 2020-11-25 |
Family
ID=55442905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017543343A Active JP6789228B2 (ja) | 2015-02-20 | 2016-02-18 | 集積回路パッケージ用の導電性ポスト保護 |
Country Status (8)
Country | Link |
---|---|
US (1) | US9768108B2 (ja) |
EP (1) | EP3259776A1 (ja) |
JP (1) | JP6789228B2 (ja) |
KR (1) | KR102469282B1 (ja) |
CN (1) | CN107251217B (ja) |
BR (1) | BR112017017746A2 (ja) |
SG (1) | SG11201705672XA (ja) |
WO (1) | WO2016134165A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102397905B1 (ko) | 2017-12-27 | 2022-05-13 | 삼성전자주식회사 | 인터포저 기판 및 반도체 패키지 |
US11791276B2 (en) * | 2021-04-08 | 2023-10-17 | Qualcomm Incorporated | Package comprising passive component between substrates for improved power distribution network (PDN) performance |
WO2023135720A1 (ja) * | 2022-01-14 | 2023-07-20 | キヤノン株式会社 | モジュールおよび機器 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000208698A (ja) * | 1999-01-18 | 2000-07-28 | Toshiba Corp | 半導体装置 |
JP2003347501A (ja) * | 2002-05-23 | 2003-12-05 | Hitachi Cable Ltd | 半導体モジュール及びそれに用いる配線板、ならびに半導体モジュールの製造方法及び配線板の製造方法 |
JP3973624B2 (ja) * | 2003-12-24 | 2007-09-12 | 富士通株式会社 | 高周波デバイス |
JP4396839B2 (ja) * | 2004-08-11 | 2010-01-13 | 日本電気株式会社 | キャビティ構造プリント配線板とその製造方法及び実装構造 |
JP4551321B2 (ja) * | 2005-07-21 | 2010-09-29 | 新光電気工業株式会社 | 電子部品実装構造及びその製造方法 |
JP2007053235A (ja) * | 2005-08-18 | 2007-03-01 | Matsushita Electric Ind Co Ltd | 基台及び半導体デバイス |
JP2007123524A (ja) * | 2005-10-27 | 2007-05-17 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板 |
US7632708B2 (en) | 2005-12-27 | 2009-12-15 | Tessera, Inc. | Microelectronic component with photo-imageable substrate |
JP2007194436A (ja) * | 2006-01-19 | 2007-08-02 | Elpida Memory Inc | 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法 |
JP2009099750A (ja) * | 2007-10-17 | 2009-05-07 | Powertech Technology Inc | 半導体パッケージ |
JP5185062B2 (ja) * | 2008-10-21 | 2013-04-17 | パナソニック株式会社 | 積層型半導体装置及び電子機器 |
US8623753B1 (en) * | 2009-05-28 | 2014-01-07 | Amkor Technology, Inc. | Stackable protruding via package and method |
JP2011095705A (ja) * | 2009-09-30 | 2011-05-12 | Fujifilm Corp | 感光性組成物、感光性ソルダーレジスト組成物及び感光性ソルダーレジストフィルム、並びに、永久パターン、その形成方法及びプリント基板 |
US8169065B2 (en) * | 2009-12-22 | 2012-05-01 | Epic Technologies, Inc. | Stackable circuit structures and methods of fabrication thereof |
US8531021B2 (en) | 2011-01-27 | 2013-09-10 | Unimicron Technology Corporation | Package stack device and fabrication method thereof |
US8476770B2 (en) | 2011-07-07 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and methods for forming through vias |
US8637992B2 (en) | 2011-11-30 | 2014-01-28 | Invensas Corporation | Flip chip package for DRAM with two underfill materials |
US9362143B2 (en) | 2012-05-14 | 2016-06-07 | Micron Technology, Inc. | Methods for forming semiconductor device packages with photoimageable dielectric adhesive material, and related semiconductor device packages |
CN103632988B (zh) * | 2012-08-28 | 2016-10-19 | 宏启胜精密电子(秦皇岛)有限公司 | 层叠封装结构及其制作方法 |
CN103681365B (zh) * | 2012-08-31 | 2016-08-10 | 宏启胜精密电子(秦皇岛)有限公司 | 层叠封装结构及其制作方法 |
CN103681359A (zh) * | 2012-09-19 | 2014-03-26 | 宏启胜精密电子(秦皇岛)有限公司 | 层叠封装结构及其制作方法 |
US9368438B2 (en) | 2012-12-28 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package on package (PoP) bonding structures |
US8946901B2 (en) | 2013-01-22 | 2015-02-03 | Invensas Corporation | Microelectronic package and method of manufacture thereof |
US9378982B2 (en) | 2013-01-31 | 2016-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package |
CN104051389B (zh) * | 2013-03-12 | 2018-05-15 | 台湾积体电路制造股份有限公司 | 具有焊盘连接件上通孔的叠层封装件 |
US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
-
2015
- 2015-09-20 US US14/859,318 patent/US9768108B2/en active Active
-
2016
- 2016-02-18 EP EP16706746.1A patent/EP3259776A1/en not_active Withdrawn
- 2016-02-18 SG SG11201705672XA patent/SG11201705672XA/en unknown
- 2016-02-18 JP JP2017543343A patent/JP6789228B2/ja active Active
- 2016-02-18 BR BR112017017746A patent/BR112017017746A2/pt not_active Application Discontinuation
- 2016-02-18 KR KR1020177022975A patent/KR102469282B1/ko active IP Right Grant
- 2016-02-18 CN CN201680010443.6A patent/CN107251217B/zh not_active Expired - Fee Related
- 2016-02-18 WO PCT/US2016/018504 patent/WO2016134165A1/en active Application Filing
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019047129A5 (ja) | ||
TW201725661A (zh) | 半導體裝置與其製造方法 | |
JP2013538467A5 (ja) | ||
TWI558288B (zh) | 中介基板及其製法 | |
JP2016072493A5 (ja) | ||
US20120097430A1 (en) | Packaging substrate and method of fabricating the same | |
TWI525769B (zh) | 封裝基板及其製法 | |
JP2012256741A5 (ja) | ||
JP2009110983A5 (ja) | ||
JP2014150102A5 (ja) | ||
JP2016213238A5 (ja) | ||
JP2018507556A5 (ja) | ||
JP2014501446A5 (ja) | ||
JP2015008169A5 (ja) | ||
SG136004A1 (en) | Semiconductor constructions having interconnect structures, methods of forming interconnect structures, and methods of forming semiconductor constructions | |
TWI503935B (zh) | 半導體封裝件及其製法 | |
TWI652779B (zh) | 半導體封裝及其製造方法 | |
US20140165389A1 (en) | Integrated circuit packaging system with routable grid array lead frame | |
JP2014160798A5 (ja) | ||
KR20130015393A (ko) | 반도체 패키지 및 이의 제조 방법 | |
TWI646639B (zh) | 半導體封裝 | |
TWI666746B (zh) | 覆晶式封裝基板、覆晶式封裝件及其製法 | |
US20150296620A1 (en) | Circuit board, method for manufacturing circuit board, electronic component package, and method for manufacturing electronic component package | |
JP2016510513A5 (ja) | ||
JP2017538280A5 (ja) |