JP2018182954A - Power conversion device and power conversion system - Google Patents
Power conversion device and power conversion system Download PDFInfo
- Publication number
- JP2018182954A JP2018182954A JP2017082010A JP2017082010A JP2018182954A JP 2018182954 A JP2018182954 A JP 2018182954A JP 2017082010 A JP2017082010 A JP 2017082010A JP 2017082010 A JP2017082010 A JP 2017082010A JP 2018182954 A JP2018182954 A JP 2018182954A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power
- average voltage
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本技術は、電力変換装置および電力変換システムに関する。 The present technology relates to a power converter and a power conversion system.
無停電電源装置などの交流電源を運用する場合、電源容量の増設、または冗長構成による信頼度を高めるために、電力変換を行う直交変換器（ＤＣ（Direct Current）／ＡＣ（Alternate Current）変換器）を母線に複数台接続して並列運転することが行われる。 When operating an AC power supply such as an uninterruptible power supply, a quadrature converter (DC (Direct Current) / AC (Alternate Current) converter that performs power conversion to increase the reliability by adding a power supply capacity or redundancy configuration ) Are connected to a bus and parallel operation is performed.
図１１は直交変換器の並列運転システムの構成例を示す図である。並列運転システム１００は、電力変換ユニット１０１〜１０３を有する。電力変換ユニット１０１〜１０３の出力側は、母線２に並列接続して、母線２に接続される負荷Ｍを給電駆動する。なお、電力変換ユニットは、任意の複数台が母線２に並列接続してよい。
FIG. 11 is a view showing a configuration example of a parallel operation system of the orthogonal transformer.
電力変換ユニット１０１は、直流電源１０１ａ、直交変換器１０１ｂ、インダクタＬ１、コンデンサＣ１、電流検出器１０１ｃ、電圧検出器１０１ｄおよび制御回路１０１ｅを含む。また、電力変換ユニット１０２は、直流電源１０２ａ、直交変換器１０２ｂ、インダクタＬ２、コンデンサＣ２、電流検出器１０２ｃ、電圧検出器１０２ｄおよび制御回路１０２ｅを含む。さらに、電力変換ユニット１０３は、直流電源１０３ａ、直交変換器１０３ｂ、インダクタＬ３、コンデンサＣ３、電流検出器１０３ｃ、電圧検出器１０３ｄおよび制御回路１０３ｅを含む。
The
電力変換ユニット１０１の動作において、直交変換器１０１ｂは、直流電源１０１ａから出力される直流を交流に変換して、負荷Ｍに電力を供給する。制御回路１０１ｅは、電圧検出器１０１ｄで検出された検出電圧Ｖｏｕｔと、電流検出器１０１ｃで検出された検出電流Ｉｏｕｔとを用いて、直交変換器１０１ｂの出力に対するフィードバック制御を行う。電力変換ユニット１０２、１０３についても同様の動作である。
In the operation of the
上記の並列運転システム１００では、電力変換ユニット１０１〜１０３を共通に制御するための共通回路は備えておらず、また、電力変換ユニット１０１〜１０３間の信号授受も要せずに、直交変換器１０１ｂ〜１０３ｂの並列運転が実施される。
The
電源の並列運転に関する従来技術としては、例えば、インバータに対して、出力電力の増加に伴って周波数を下げる特性と、出力電流の増加に伴って出力電圧を下げる特性とを持たせ、システムとしての共通回路を不要とした技術が提案されている（特許文献１）。 As a prior art related to parallel operation of the power supply, for example, the inverter is provided with a characteristic to lower the frequency with the increase of the output power and a characteristic to reduce the output voltage with the increase of the output current. A technology has been proposed in which the common circuit is unnecessary (Patent Document 1).
複数の電源の並列運転を可能にするためには、各直交変換器の電圧（振幅と位相）を一致させることが必要である。直交変換器の電圧にずれが生じると、直交変換器の出力電流が不均等になり横流が流れてしまうので、安定した並列運転を実施するためには、出力電流を均等化して横流の発生を抑制することが重要となる。 In order to enable parallel operation of multiple power supplies, it is necessary to match the voltage (amplitude and phase) of each orthogonal transformer. When the voltage of the orthogonal transformer is deviated, the output current of the orthogonal converter becomes uneven and the cross current flows. Therefore, to perform stable parallel operation, the output current is equalized to generate the cross current. It is important to suppress.
本発明はこのような点に鑑みてなされたものであり、出力電流の均等化を行って横流の発生を抑制し、並列運転の安定化を図った電力変換装置および電力変換システムを提供することを目的とする。 The present invention has been made in view of these points, and it is an object of the present invention to provide a power conversion device and a power conversion system in which the generation of a cross current is suppressed by equalizing output current to stabilize the parallel operation. With the goal.
上記課題を解決するために、電力変換装置が提供される。電力変換装置は、直交変換器、電圧検出回路および制御回路を備える。制御回路は、平均電圧演算部、平均電圧補正部、乗算器および電圧一定化制御部を含む。直交変換器は、直流を交流に変換する。電圧検出回路は、直交変換器の出力電圧を検出して検出電圧を出力する。平均電圧演算部は、検出電圧を平均化して平均電圧を求める。平均電圧補正部は、直交変換器の出力電力の無効電力を低減化するための平均電圧の補正率を求める。乗算器は、平均電圧に補正率を乗算して平均電圧補正量を求める。電圧一定化制御部は、平均電圧補正量にもとづいて、出力電圧の振幅を一定化する。 In order to solve the above-mentioned subject, a power converter is provided. The power converter includes an orthogonal transformer, a voltage detection circuit, and a control circuit. The control circuit includes an average voltage calculation unit, an average voltage correction unit, a multiplier and a voltage stabilization control unit. The quadrature converter converts direct current to alternating current. The voltage detection circuit detects an output voltage of the orthogonal transformer and outputs a detected voltage. The average voltage calculation unit averages the detected voltages to obtain an average voltage. The average voltage correction unit obtains an average voltage correction factor for reducing reactive power of the output power of the orthogonal transformer. The multiplier multiplies the average voltage by the correction factor to obtain an average voltage correction amount. The voltage stabilization control unit stabilizes the amplitude of the output voltage based on the average voltage correction amount.
また、上記課題を解決するために、上記の電力変換装置を複数台備えた電力変換システムが提供される。 Moreover, in order to solve the said subject, the power conversion system provided with two or more said power converters is provided.
横流の発生を抑制して並列運転の安定化を図る。 Stabilize parallel operation by suppressing the occurrence of cross current.
以下、実施の形態について図面を参照して説明する。図１は本発明の電力変換システムの構成例を示す図である。電力変換システム１は、同一の回路構成を持つ複数の電力変換装置１−１〜１−ｎを有する。
Embodiments will be described below with reference to the drawings. FIG. 1 is a view showing a configuration example of a power conversion system of the present invention. The
電力変換装置１−１〜１−ｎの出力側は、母線２に並列接続して、母線２に接続されている負荷Ｍに給電する。電力変換システム１は、電力変換装置１−１〜１−ｎを共通に制御する共通回路は持たず、また、装置間で互いに信号授受は行わず、電力変換装置１−１〜１−ｎそれぞれが自律的に動作する。
The output sides of the power conversion devices 1-1 to 1-n are connected in parallel to the
電力変換装置１−１は、制御回路１０、直交変換器２０、直流電源３ａ、フィルタ４０、電圧検出器ＰＴ１、ＰＴ２、コンタクタＳＷおよび電流検出器ＣＴを備える。
直流電源３ａは、例えば、太陽電池などの蓄電器であり直流を出力する電源部である。直交変換器２０は、制御回路１０からの制御にもとづいて、内部のパワー半導体素子などを駆動して直流を交流に変換する。
The power converter 1-1 includes a
The direct current power supply 3a is, for example, a storage battery such as a solar cell and a power supply unit that outputs direct current. Under the control of the
具体的には、直交変換器２０は、スイッチング素子（ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）など）が直列に接続されたブリッジ回路が備えられている。
Specifically, the
制御回路１０から出力されたＰＷＭ（Pulse Width Modulation）パルス信号が、このようなスイッチング素子のゲートに入力することで、スイッチング素子のゲート駆動制御が行われる。
When a PWM (Pulse Width Modulation) pulse signal output from the
フィルタ４０は、直交変換器２０から出力された交流をフィルタリングして、不要な周波数成分を除去する。フィルタ４０は、例えば、インダクタとコンデンサとで形成されたＬＣフィルタである。ＬＣフィルタにより、直交変換器２０から出力される交流信号からスイッチング周波数成分が除去される。
The
電圧検出器ＰＴ１は、フィルタリング後の直交変換器２０の出力電圧を検出し、検出電圧Ｖｏｕｔ１を制御回路１０へ出力する。コンタクタＳＷは、制御回路１０の指示にもとづき、オン／オフする。この場合、コンタクタＳＷがオンすることで、電力変換装置１−１内の直交変換器２０の出力端は母線２に接続され、コンタクタＳＷがオフすることで直交変換器２０の出力端は母線２から切り離される。
The voltage detector PT1 detects the output voltage of the
電圧検出器ＰＴ２は、母線２を流れる負荷Ｍの給電電圧を検出し、検出電圧Ｖｏｕｔ２を制御回路１０へ出力する。電流検出器ＣＴは、直交変換器２０の出力電流を検出し、検出電流Ｉｏｕｔを制御回路１０へ出力する。
The voltage detector PT2 detects the feed voltage of the load M flowing through the
なお、電圧検出器ＰＴ１、ＰＴ２には、例えば、計器用変圧器（ＰＴ：Potential Transformer）が使用される。また、電流検出器ＣＴには、例えば、カレントトランス（ＣＴ：Current Transformer）が使用される。 For the voltage detectors PT1 and PT2, for example, an instrument transformer (PT: Potential Transformer) is used. Further, for example, a current transformer (CT: Current Transformer) is used as the current detector CT.
一方、制御回路１０は、平均電圧演算部１ａ、平均電圧補正部１ｂ、乗算器１ｃおよび電圧一定化制御部１ｄを含む。なお、図１に示す制御回路１０の構成は、内部回路として一部分の構成を示しており、詳細構成については後述する。
On the other hand,
平均電圧演算部１ａは、検出電圧Ｖｏｕｔ１を平均化して平均電圧を求める。平均電圧補正部１ｂは、直交変換器２０の出力電力の無効電力を低減化するための平均電圧の補正率（平均電圧補正率）を求める。乗算器１ｃは、平均電圧に平均電圧補正率を乗算して平均電圧補正量を求める。電圧一定化制御部１ｄは、平均電圧補正量にもとづいて、直交変換器２０の出力電圧の振幅を一定化する。
The
このような電力変換装置１−１の構成により、直交変換器２０からの出力電流の無効成分（無効電力に伴って流れる電流）が低減するように制御されるので、出力電流が均等化し、横流の発生を抑制して並列運転の安定化を図ることが可能になる。 With such a configuration of the power conversion device 1-1, the reactive component of the output current from the orthogonal converter 20 (a current flowing along with the reactive power) is controlled to be reduced. It is possible to stabilize parallel operation by suppressing the occurrence of
次に直交変換器の構成例について説明する。図２は直交変換器の構成の一例を示す図である。３相構成の場合の直交変換器２００のブリッジ回路周辺の構成を示している。
直交変換器２００は、高電圧線Ｌａと、ＧＮＤ線Ｌｂとの間に、平滑コンデンサＣ０と、パワー半導体スイッチであるＩＧＢＴ２１〜２６と、ダイオードＤ１１〜Ｄ１６とが配置される。また、ＩＧＢＴ２１〜２６には、ＩＧＢＴ２１〜２６の駆動用のドライブ回路２０１〜２０６がそれぞれ接続されている。
Next, a configuration example of the orthogonal transformer will be described. FIG. 2 is a diagram showing an example of the configuration of the orthogonal transformer. The configuration around the bridge circuit of the orthogonal transformer 200 in the case of the three-phase configuration is shown.
In the orthogonal transformer 200, a smoothing capacitor C0,
出力端子ＯＵＴ１〜ＯＵＴ３は、負荷につながり、直交変換器２００は、高電圧線Ｌａを流れる直流高電圧を３相交流に変換して、３本の交流配線から負荷に電力を供給する。
また、直交変換器２００では、モータ等の誘導性負荷の電流をオン／オフすることで負荷を駆動するので、負荷電流を還流させるために、ＩＧＢＴ２１〜２６に対して、ＦＷＤ（Free Wheel Diode）であるダイオードＤ１１〜Ｄ１６が接続されている。
The output terminals OUT1 to OUT3 are connected to a load, and the orthogonal transformer 200 converts a DC high voltage flowing through the high voltage line La into a three-phase AC, and supplies power to the load from three AC wirings.
Further, in the orthogonal transformer 200, since the load is driven by turning on / off the current of the inductive load such as a motor, the FWD (Free Wheel Diode) is applied to the
すなわち、ＩＧＢＴ２１〜２６がオフになる瞬間、モータ等の誘導性負荷からは逆起電力が発生するので、ＩＧＢＴ２１〜２６それぞれに対して、ダイオードＤ１１〜Ｄ１６を逆並列に接続して、このときの負荷電流を還流させている。
That is, since the back electromotive force is generated from an inductive load such as a motor at the moment when
各構成要素の接続関係について説明する。Ｐ端子と接続する高電圧線Ｌａを通じて、コンデンサＣ０の一端、ＩＧＢＴ２１、２３、２５のコレクタおよびダイオードＤ１１、Ｄ１３、Ｄ１５のカソードが接続する。
The connection relation of each component will be described. One end of the capacitor C0, the collectors of the
さらに、Ｎ端子と接続するＧＮＤ線Ｌｂを通じて、コンデンサＣ０の他端、ＩＧＢＴ２２、２４、２６のエミッタおよびダイオードＤ１２、Ｄ１４、Ｄ１６のアノードが接続する。
Furthermore, the other end of the capacitor C0, the emitters of the
一方、ＩＧＢＴ２１のエミッタは、ダイオードＤ１１のアノード、ＩＧＢＴ２２のコレクタ、ダイオードＤ１２のカソードおよび出力端子ＯＵＴ１に接続する。ＩＧＢＴ２３のエミッタは、ダイオードＤ１３のアノード、ＩＧＢＴ２４のコレクタ、ダイオードＤ１４のカソードおよび出力端子ＯＵＴ２に接続する。ＩＧＢＴ２５のエミッタは、ダイオードＤ１５のアノード、ＩＧＢＴ２６のコレクタ、ダイオードＤ１６のカソードおよび出力端子ＯＵＴ３に接続する。
On the other hand, the emitter of the
ドライブ回路２０１〜２０６の出力端子はそれぞれ、ＩＧＢＴ２１〜２６のゲートに接続する。また、ドライブ回路２０１〜２０６には、制御回路１０から出力されたＰＷＭパルス信号ｓ１〜ｓ６が入力される。
The output terminals of drive circuits 201-206 are connected to the gates of IGBTs 21-26, respectively. The PWM pulse signals s1 to s6 output from the
図２の構成では、ドライブ回路２０１〜２０６が直交変換器２００に含まれる構成としたが、制御回路１０に含まれる構成にしてもよい。
次に制御回路１０について以降詳しく説明する。図３は制御回路の全体構成例を示す図である。制御回路１０は、駆動制御回路１０ａと電圧振幅制限回路１０ｂを備える。駆動制御回路１０ａには、検出電圧Ｖｏｕｔ１と検出電流Ｉｏｕｔが入力し、さらに電圧振幅制限回路１０ｂで生成された振幅制限補正量が入力する。
Although the
The
検出電圧Ｖｏｕｔ１は、図１に示した電圧検出器ＰＴ１で検出された電圧であり、検出電流Ｉｏｕｔは、図１に示した電流検出器ＣＴで検出された電流である。また、駆動制御回路１０ａは、ＰＷＭパルス信号を生成して直交変換器２０へ出力し、さらに無効電力Ｑを算出して電圧振幅制限回路１０ｂへ出力する。
The detection voltage Vout1 is a voltage detected by the voltage detector PT1 shown in FIG. 1, and the detection current Iout is a current detected by the current detector CT shown in FIG. Further, the
電圧振幅制限回路１０ｂには、検出電流Ｉｏｕｔと、駆動制御回路１０ａで算出された無効電力Ｑが入力する。また、電圧振幅制限回路１０ｂは、内部で算出した振幅制限補正量を駆動制御回路１０ａへ出力する。
The detection current Iout and the reactive power Q calculated by the
次に駆動制御回路１０ａの構成および動作について説明する。図４は駆動制御回路の構成例を示す図である。駆動制御回路１０ａは、基準振幅設定部１１ａ、基準周波数設定部１１ｂ−１、正弦波生成部１１ｂ−２、加算器１２ａ、１２ｂ、減算器１３ａ、１３ｂ、１３ｃ、平均電圧演算部１４、平均ＡＶＲ（Automatic Voltage Regulator）１５ａ、瞬時ＡＶＲ１５ｂ、電力演算部１６、周波数補正部１７ａ、電圧振幅補正部１７ｂ、乗算器１８ａ、１８ｂ、変調部１９および平均電圧補正部３０を備える。
Next, the configuration and operation of the
平均電圧演算部１４は、図１に示した平均電圧演算部１ａの機能を実現し、平均電圧補正部３０は、図１に示した平均電圧補正部１ｂの機能を実現する。また、乗算器１８ａは、図１に示した乗算器１ｃの機能を実現し、減算器１３ｂと平均ＡＶＲ１５ａは、図１に示した電圧一定化制御部１ｄの機能を実現する。
The average
基準振幅設定部１１ａは、直交変換器２０の出力電圧の基準振幅を設定するための基準振幅指令信号を出力する。例えば、直交変換器２０から母線２に向けて２００Ｖの交流を出力させるならば、基準振幅設定部１１ａは、２００Ｖの基準振幅指令信号を出力する。
The reference
加算器１２ａは、基準振幅指令信号と、電圧振幅補正部１７ｂから出力された電圧振幅補正量とを加算して第１の電圧振幅指令信号を生成する。減算器１３ａは、第１の電圧振幅指令信号と、電圧振幅制限回路１０ｂで生成された振幅制限補正量との差分を求めて、第２の電圧振幅指令信号を出力する。
The
平均電圧演算部１４は、検出電圧Ｖｏｕｔ１を整流し、整流波形をフィルタリングして平均化することで平均電圧を算出する。平均電圧補正部３０は、平均電圧補正率を出力する。なお、平均電圧補正部３０については図１０で後述する。乗算器１８ａは、平均電圧に平均電圧補正率を乗算して平均電圧補正量を生成して出力する。
The
減算器１３ｂは、第２の電圧振幅指令信号と、平均電圧補正量との差分を算出して、平均電圧偏差を生成する。平均ＡＶＲ１５ａは、平均電圧偏差がゼロになるような交流波形の振幅指令信号を生成して出力する。
The subtractor 13b calculates the difference between the second voltage amplitude command signal and the average voltage correction amount to generate an average voltage deviation. The
基準周波数設定部１１ｂ−１は、基準周波数を設定するための基準周波数指令信号を出力する。電力演算部１６は、検出電圧Ｖｏｕｔ１と検出電流Ｉｏｕｔから、有効電力Ｐと無効電力Ｑを算出する。周波数補正部１７ａは、有効電力Ｐにもとづき周波数補正量を求める。電圧振幅補正部１７ｂは、無効電力Ｑにもとづき電圧振幅補正量を求める。
The reference
加算器１２ｂは、基準周波数設定部１１ｂ−１から出力された基準周波数指令信号と、周波数補正部１７ａから出力された周波数補正量とを加算して、周波数補正信号を生成する。
The
正弦波生成部１１ｂ−２は、周波数補正信号を受信すると、周波数補正後の周波数に対応した正弦波を生成する。乗算器１８ｂは、平均ＡＶＲ１５ａから出力された振幅指令信号と、正弦波とを乗算して、出力電圧瞬時指令値を生成する。
When the sine
減算器１３ｃは、出力電圧瞬時指令値と、検出電圧Ｖｏｕｔ１の瞬時値との差分を算出して瞬時電圧偏差を生成して出力する。瞬時ＡＶＲ１５ｂは、瞬時電圧偏差をゼロにするための振幅指令信号を出力する。変調部１９は、瞬時ＡＶＲ１５ｂから出力された振幅指令信号を変調処理し、ＰＷＭパルス信号を生成して出力する。
The
ここで、制御回路１０における出力電流均等化制御（横流抑制制御）について説明する。例えば、２台の直交変換器が母線に並列接続して負荷を駆動しているものとする。
出力周波数変動に着目した場合、一方の直交変換器に周波数変動があった場合、周波数の高い方から低い方へ横流が流れる。そして、周波数の高い側の直交変換器は、横流流出のため有効電力が大きくなり、周波数の低い側の直交変換器は、有効電力が小さくなる。
Here, the output current equalization control (crossflow suppression control) in the
When attention is focused on the output frequency fluctuation, if there is a frequency fluctuation in one of the orthogonal transformers, the cross current flows from the high frequency side to the low frequency side. The orthogonal transformer on the high frequency side has a large active power due to the cross flow outflow, and the quadrature converter on the low frequency side has a small active power.
したがって、制御回路１０では、電力演算部１６で算出された有効電力Ｐが大きいほど周波数補正部１７ａで設定される周波数補正量を小さくし、有効電力Ｐが小さいほど周波数補正量を大きくする制御を行う。
Therefore, in the
図５は有効電力と周波数補正量との関係を示す図である。横軸は有効電力Ｐ、縦軸は周波数補正量である。有効電力Ｐが所定値Ｐｔｈを超えると、周波数補正部１７ａで設定される周波数補正量は負となり、有効電力Ｐが大きいほど周波数補正量は小さく設定される。
FIG. 5 is a diagram showing the relationship between the active power and the frequency correction amount. The horizontal axis is the active power P, and the vertical axis is the frequency correction amount. When the active power P exceeds the predetermined value Pth, the frequency correction amount set by the
また、有効電力Ｐが所定値Ｐｔｈ未満の場合、周波数補正部１７ａで設定される周波数補正量は正となり、有効電力Ｐが小さいほど周波数補正量は大きく設定される。
このように、周波数補正部１７ａでは、図５に示すような関係にもとづき、有効電力Ｐに応じて周波数補正量を設定する。また、図４に示したように、加算器１２ｂによって、有効電力Ｐに応じて設定された周波数補正量と、基準周波数指令信号とが加算され、その加算結果が正弦波生成部１１ｂ−２に入力して正弦波が生成される。
When the active power P is less than the predetermined value Pth, the frequency correction amount set by the
Thus, the
このような処理が行われることで、出力電力の有効成分（有効電力）が相対的に高い側の直交変換器が出力周波数指令を下げる方向に作用し、出力電力の有効成分が相対的に低い側の直交変換器が出力周波数指令を上げる方向に作用することになる。 By performing such processing, the orthogonal transformer on the side where the active component (active power) of the output power is relatively high acts to lower the output frequency command, and the active component of the output power is relatively low. The quadrature converter on the side acts to raise the output frequency command.
例えば、直交変換器が２台並列で運転している場合、出力周波数の大きい側の直交変換器は、出力周波数が減少する方向に制御され、出力周波数の小さい側の直交変換器は、出力周波数が増加する方向に制御される。 For example, when two orthogonal transformers are operated in parallel, the orthogonal transformer on the side with a large output frequency is controlled in the direction in which the output frequency decreases, and the orthogonal transformer on the side with a small output frequency is the output frequency Is controlled in the increasing direction.
よって、各直交変換器の出力周波数が一致する方向に制御されるので、並列接続された直交変換器間で出力電流が均等化され、横流が抑制されることになる。
また、出力電圧変動に着目した場合、２台の直交変換器の内で一方の直交変換器に出力電圧変動があった場合、出力電圧の高い方から低い方へ横流が流れる。そして、出力電圧の高い側の直交変換器は、電圧に対して負荷電流が遅れた波になる遅れ無効電力が発生し、出力電圧の低い側の直交変換器は、電圧に対して負荷電流が進んだ波になる進み無効電力が発生する。
Therefore, since control is performed in the direction in which the output frequencies of the orthogonal transformers coincide, the output current is equalized between the orthogonal converters connected in parallel, and the cross current is suppressed.
Further, in the case of focusing on the output voltage fluctuation, when the output voltage fluctuation occurs in one of the two orthogonal transformers, the cross current flows from the higher to the lower output voltage. Then, the quadrature converter on the high side of the output voltage generates delayed reactive power in which the load current is delayed with respect to the voltage, and the quadrature converter on the low side of the output voltage has the load current to the voltage It becomes an advanced wave and reactive power is generated.
したがって、制御回路１０では、電力演算部１６で算出された無効電力Ｑに対して、遅れ無効電力の発生量が大きいほど電圧振幅補正部１７ｂで設定される電圧振幅補正量を小さくし、進み無効電力の発生量が大きいほど電圧振幅補正量を大きくする制御を行う。
Therefore, in the
図６は無効電力と電圧振幅補正量との関係を示す図である。横軸は無効電力Ｑであり（正極が遅れ無効電力、負極が進み無効電力）、縦軸は電圧振幅補正量である。
無効電力Ｑが遅れ無効電力の場合、電圧振幅補正部１７ｂで設定される電圧振幅補正量は負となり、遅れ無効電力の発生量が大きいほど電圧振幅補正量は小さく設定される。
FIG. 6 is a diagram showing the relationship between reactive power and voltage amplitude correction amount. The horizontal axis is reactive power Q (positive electrode is delayed reactive power, negative electrode is leading, and reactive power), and the vertical axis is voltage amplitude correction amount.
When the reactive power Q is the delayed reactive power, the voltage amplitude correction amount set by the voltage
また、無効電力Ｑが進み無効電力の場合、電圧振幅補正部１７ｂで設定される電圧振幅補正量は正となり、進み無効電力の発生量が大きいほど電圧振幅補正量は大きく設定される。
When the reactive power Q is leading reactive power, the voltage amplitude correction amount set by the voltage
このように、電圧振幅補正部１７ｂでは、図６に示すような関係にもとづき、無効電力Ｑに応じて電圧振幅補正量を設定する。また、図４に示したように、加算器１２ａによって、無効電力Ｑに応じて設定された電圧振幅補正量と、基準振幅指令信号とが加算され、その加算結果にもとづく信号が平均ＡＶＲ１５ａに入力される。
As described above, the voltage
このような処理が行われることで、出力電力の無効成分（遅れ無効電力）が相対的に高い側の直交変換器が電圧振幅指令を下げる方向に作用し、出力電力の無効成分が相対的に低い側の直交変換器が電圧振幅指令を上げる方向に作用することになる。 By performing such processing, the orthogonal transformer on the side where the reactive component of the output power (delay reactive power) is relatively high acts to lower the voltage amplitude command, and the reactive component of the output power is relatively The low side orthogonal transformer will act to raise the voltage amplitude command.
例えば、直交変換器が２台並列で運転している場合、出力電圧の大きい側の直交変換器は、出力電圧が減少する方向に制御され、出力電圧の小さい側の直交変換器は、出力電圧が増加する方向に制御される。 For example, when two orthogonal transformers are operated in parallel, the orthogonal transformer on the side with a large output voltage is controlled in the direction in which the output voltage decreases, and the orthogonal transformer on the side with a small output voltage is the output voltage Is controlled in the increasing direction.
よって、各直交変換器の出力電圧が一致する方向に制御されるので、並列接続された直交変換器間で出力電流が均等化され、横流が抑制されることになる。
次に電圧振幅制限回路１０ｂの構成および動作について説明する。図７は電圧振幅制限回路の構成例を示す図である。電圧振幅制限回路１０ｂでは、横流の残留成分がある場合でも装置定格までは安定した並列運転を可能にする回路である。
Therefore, since the output voltages of the orthogonal transformers are controlled in the same direction, the output current is equalized between the orthogonal transformers connected in parallel, and the cross current is suppressed.
Next, the configuration and operation of the voltage
電圧振幅制限回路１０ｂは、出力電流振幅演算部２ａ、出力電流制限設定部２ｂ、減算器２ｃ、電圧振幅制限演算部２ｄおよび力率判定部２ｅを備える。出力電流振幅演算部２ａは、入力された検出電流Ｉｏｕｔにもとづいて出力電流振幅値を算出する。出力電流制限設定部２ｂは、出力電流制限設定値（直交変換器の出力電流の電流制限レベル）を出力する。
The voltage
減算器２ｃは、出力電流振幅値と出力電流制限設定値との差分を算出して、電流偏差を出力する。電圧振幅制限演算部２ｄは、出力電流振幅値が電流制限レベル（装置定格値）を超過した場合において、力率判定部２ｅの判定結果にもとづき、電流偏差をゼロにするような振幅設定補正量を求める。
The
力率判定部２ｅは、図４に示した電力演算部１６で算出された無効電力Ｑがゼロ以上か否かを判定する。判定結果がゼロ以上の場合、すなわち、無効電力Ｑ＝０（力率が１）または無効電力Ｑが正極性（無効電力が遅相）の場合、電圧振幅制限演算部２ｄは、出力電流振幅値が電流制限レベル（装置定格値）を超過した場合に、電流偏差をゼロにする振幅制限補正量を出力する。また、判定結果がゼロ未満（無効電力が進相）の場合、電圧振幅制限演算部２ｄは、ゼロを出力する。
The power
これにより、出力電力が遅れ力率となっている直交変換器のみ出力電圧を低下することになる。装置間の横流成分の内、無効成分は各直交変換器の電圧振幅差によって発生し、出力電圧が高い装置から出力電圧の低い装置に向って遅れの無効電流成分が流出する。 As a result, only the orthogonal transformer whose output power has a delayed power factor lowers the output voltage. Of the crossflow components between the devices, the reactive component is generated by the voltage amplitude difference of each orthogonal converter, and the reactive current component of the delay flows out from the device with a high output voltage toward the device with a low output voltage.
逆に、出力電圧の低い装置側から見ると進みの無効電流成分が出力されることになる。したがって、電圧振幅の低い進みの無効電力を出力する直交変換器の出力電圧振幅の低減を停止することにより振幅偏差は低減されることになる。 Conversely, when viewed from the side of the device with a low output voltage, the reactive current component of the lead is output. Therefore, the amplitude deviation is reduced by stopping the reduction of the output voltage amplitude of the orthogonal transformer which outputs the reactive power of the low lead of the voltage amplitude.
なお、本発明では、図４に示した平均電圧補正部３０を有して横流抑制制御を行うので、電圧振幅制限回路１０ｂは構成回路としてなくてもよい。また、電圧振幅制限回路１０ｂが存在しても、横流残留があった場合には装置定格値まで並列運転可能となるから、システムの安定性としては良い方向に働くことになる。
In the present invention, since the cross current suppression control is performed by including the average
次に平均電圧補正部３０について説明する。まず、平均電圧補正部３０が演算を実行する前段階のシステム動作について図８、図９を用いて説明する。図８は直交変換器と母線との結線状態を示す図である。なお、電力変換装置の内部構成については、説明に要する構成要素のみ図示している。
Next, the average
１台目の電力変換装置１ａ−１は、コンタクタＳＷ１がオンしており、電力変換装置１ａ−１内の直交変換器２０−１と母線２が接続して、直交変換器２０−１から負荷Ｍに給電している状態になっている。
In the first
また、２台目の電力変換装置１ａ−２は、コンタクタＳＷがオフしており、電力変換装置１ａ−２内の直交変換器２０と母線２が非接続になって、直交変換器２０が併入する前の状態になっている。
Further, in the second
図９は直交変換器が起動してから負荷に給電するまでの動作を示すフローチャートである。図８に示した電力変換装置１ａ−２の動作フローを示している。
〔Ｓ１〕電力変換装置１ａ−２内の直交変換器２０がオン（起動）する。
FIG. 9 is a flow chart showing the operation from the start of the orthogonal transformer to the feeding of the load. Fig. 9 shows an operation flow of the
[S1] The
〔Ｓ２〕電力変換装置１ａ−２は、母線電圧同期制御を行う。ここで、母線電圧同期制御について説明する。コンタクタＳＷがオフの状態において、電圧検出器ＰＴ１によって直交変換器２０の出力電圧が検出され（検出電圧Ｖｏｕｔ１）、電圧検出器ＰＴ２によって母線２を流れる電圧（負荷の給電電圧）が検出される（検出電圧Ｖｏｕｔ２）。そして、検出電圧Ｖｏｕｔ１、Ｖｏｕｔ２は、制御回路１０に入力される。
[S2] The
制御回路１０は、直交変換器２０から現在出力されている電圧の振幅が、負荷Ｍの給電電圧の振幅として所定振幅になっているか否かについては、検出電圧Ｖｏｕｔ１によって判断する。そして、検出電圧Ｖｏｕｔ１にもとづき、負荷Ｍの給電電圧の振幅を所定の振幅にするための補正制御を行う。
The
一方、制御回路１０は、直交変換器２０から現在出力されている電圧の位相が、負荷の給電電圧の位相として所定位相になっているか否かについては、検出電圧Ｖｏｕｔ１、Ｖｏｕｔ２によって判断する。
On the other hand, the
そして、検出電圧Ｖｏｕｔ１の位相が検出電圧Ｖｏｕｔ２の位相に一致するように直交変換器２０−１の電圧補正を行う。このように、直交変換器２０からの出力電圧の位相を、母線２を流れる負荷給電電圧の位相に一致させる制御が母線電圧同期制御である。
Then, voltage correction of the orthogonal transformer 20-1 is performed so that the phase of the detection voltage Vout1 matches the phase of the detection voltage Vout2. As described above, control for matching the phase of the output voltage from the
〔Ｓ３〕制御回路１０は、母線電圧同期が取れたか否かを判断する。母線電圧同期が取れた場合（負荷給電電圧の位相と、直交変換器２０の出力電圧の位相とが一致した場合）は、ステップＳ４へ進み、母線電圧同期が取れない場合はステップＳ３の判断を繰り返す。
[S3] The
〔Ｓ４〕制御回路１０は、コンタクタＳＷをオンする。
〔Ｓ５〕平均電圧補正部３０が駆動して補正演算を実行する。
〔Ｓ６〕補正演算が終了した場合はステップＳ７へ行き、補正演算が未終了の場合はステップＳ６の判断を繰り返す。
[S4] The
[S5] The average
[S6] If the correction calculation is completed, the process proceeds to step S7. If the correction calculation is not completed, the determination of step S6 is repeated.
〔Ｓ７〕電力変換装置１ａ−２内の直交変換器２０からの負荷給電が有効となり、電力変換装置１ａ−１、１ａ−２による並列運転が行われる。
次に平均電圧補正部３０の構成および動作について説明する。図１０は平均電圧補正部の構成例を示す図である。平均電圧補正部３０は、演算回路３０ａと更新制御回路３０ｂを備える。
[S7] Load feeding from the
Next, the configuration and operation of the average
演算回路３０ａは、平均電圧補正率を算出する回路である。また、更新制御回路３０ｂは、演算回路３０ａの演算実行中には、平均電圧補正率を更新し、演算終了時には、平均電圧補正率をホールドするための回路である。 The arithmetic circuit 30a is a circuit that calculates an average voltage correction rate. The update control circuit 30b is a circuit for updating the average voltage correction rate during execution of the operation of the operation circuit 30a, and holding the average voltage correction rate at the end of the operation.
演算回路３０ａは、無効電力指令設定部３１、減算器３２、補正量生成部３３、基本補正係数設定部３４および加算器３５を含む。更新制御回路３０ｂは、ホールド設定部３６、クロック源３７、ホールド回路３８およびスイッチｓｗ１（第１スイッチ）、スイッチｓｗ２（第２スイッチ）を含む。
Arithmetic circuit 30 a includes reactive power
演算回路３０ａにおいて、無効電力指令設定部３１は、無効電力指令設定値を出力する。なお、並列運転の安定化制御では、無効電力はゼロが望ましいので、無効電力指令設定値はゼロバール（０（ｖａｒ））に設定される。
In the arithmetic circuit 30a, the reactive power
減算器３２は、無効電力指令設定値（無効電力ゼロ指令）と、図４に示した電力演算部１６で算出された無効電力Ｑとの偏差を求めて出力する。補正量生成部３３は、偏差をゼロにするための補正量を生成する。
The
基本補正係数設定部３４は、基本補正係数として１を出力する。加算器３５は、基本補正係数の１と、補正量生成部３３から出力された補正量とを加算することで、平均電圧補正率を生成して出力する。
The basic correction
なお、補正量生成部３３から出力される補正量がゼロであれば、加算器３５の出力は基本補正係数の１となる。したがって、図４に示す乗算器１８ａには、平均電圧に“１”を乗算することになるので、平均ＡＶＲ１５ａには、平均電圧補正量として、平均電圧演算部１４の出力値（平均電圧）が入力されることになる。
If the correction amount output from the correction
更新制御回路３０ｂにおいて、ホールド設定部３６は、所定レベル信号としてゼロ（Ｌレベル）を出力する。クロック源３７は、クロックを出力する。ホールド回路３８は、データ入力端子とクロック入力端子とを有し、加算器３５の出力端子がデータ入力端子に接続する。なお、ホールド回路３８は、例えば、Ｄ型フリップフロップが使用される。
In the update control circuit 30b, the
スイッチｓｗ１は、スイッチング指示にもとづいて、２入力から１出力を選択するスイッチである。スイッチｓｗ１は、スイッチ入力端子Ｔ１、Ｆ１およびスイッチ出力端子ｓｏｕｔ１を有する。 The switch sw1 is a switch that selects one output from two inputs based on a switching instruction. The switch sw1 has switch input terminals T1 and F1 and a switch output terminal sout1.
スイッチ入力端子Ｔ１は、クロック源３７の出力端子に接続し、スイッチ入力端子Ｆ１は、ホールド設定部３６の出力端子に接続している。また、スイッチｓｗ１の出力端子ｓｏｕｔ１は、ホールド回路３８のクロック入力端子に接続している。
The switch input terminal T1 is connected to the output terminal of the
スイッチｓｗ２は、スイッチング指示にもとづいて、２入力から１出力を選択するスイッチである。スイッチｓｗ２は、スイッチ入力端子Ｔ２、Ｆ２およびスイッチ出力端子ｓｏｕｔ２を有する。 The switch sw2 is a switch that selects one output from two inputs based on a switching instruction. The switch sw2 has switch input terminals T2 and F2 and a switch output terminal sout2.
スイッチ入力端子Ｔ２は、加算器３５の出力端子に接続し、スイッチ入力端子Ｆ２は、ホールド回路３８の出力端子に接続している。また、スイッチｓｗ２の出力端子ｓｏｕｔ２は、図４に示す乗算器１８ａの一方の入力端子に接続している。なお、スイッチｓｗ１、ｓｗ２をスイッチングさせるためのスイッチング指示は、例えば、制御回路１０内のプロセッサなどから出力される。
The switch input terminal T2 is connected to the output terminal of the
スイッチｓｗ１、ｓｗ２のスイッチング動作において、図８に示すコンタクタＳＷがオンした後に、演算回路３０ａでの平均電圧補正率の演算実行中（図９のステップＳ５）では、スイッチｓｗ１はスイッチ入力端子Ｔ１に接続し、スイッチｓｗ２はスイッチ入力端子Ｔ２に接続する。 In the switching operation of the switches sw1 and sw2, after the contactor SW shown in FIG. 8 is turned on, the switch sw1 is switched to the switch input terminal T1 during calculation execution of the average voltage correction factor in the arithmetic circuit 30a (step S5 in FIG. 9). The switch sw2 is connected to the switch input terminal T2.
この場合、スイッチｓｗ１は、クロック源３７の出力端子とホールド回路３８のクロック入力端子とを接続して、クロックをホールド回路３８に入力し、ホールド回路３８のデータ入力端子から入力される平均電圧補正率をクロックで更新させる。
In this case, the switch sw1 connects the output terminal of the
また、スイッチｓｗ２は、加算器３５の出力端子を、図４の乗算器１８ａの一方の入力端子に接続して、加算器３５から出力される平均電圧補正率を乗算器１８ａに入力させる。
Further, the switch sw2 connects the output terminal of the
一方、演算回路３０ａの演算終了時（図９のステップＳ７に該当し、具体的には演算開始から一定時間経過した場合）には、スイッチｓｗ１は、スイッチ入力端子Ｆ１に接続し、スイッチｓｗ２はスイッチ入力端子Ｆ２に接続する。 On the other hand, at the end of the operation of the arithmetic circuit 30a (corresponding to step S7 in FIG. 9, specifically, when a predetermined time has elapsed from the start of the operation), the switch sw1 is connected to the switch input terminal F1 and the switch sw2 is Connect to switch input terminal F2.
この場合、スイッチｓｗ１は、クロック源３７の出力端子と非接続になって、クロック入力端子にはホールド設定部３６からゼロ（Ｌレベル）が入力し、ホールド回路３８で更新された平均電圧補正率をホールドさせる。
In this case, the switch sw1 is not connected to the output terminal of the
また、スイッチｓｗ２は、ホールド回路３８の出力端子を、図４に示す乗算器１８ａ一方の入力端子に接続して、ホールド回路３８でホールドされた平均電圧補正率を乗算器１８ａに入力させる。
Further, the switch sw2 connects the output terminal of the
このような平均電圧補正部３０の構成により、直交変換器２０からの出力電流の無効成分が低減するように制御されるので、出力電流が均等化し、横流の発生を抑制して並列運転の安定化を図ることが可能になる。
With such a configuration of the average
ここで、図３に示した電圧振幅制限回路１０ｂでは、上述したように、検出電流Ｉｏｕｔが制限電流（装置定格値に相当）を超えた場合に、力率判定部２ｅによる判定条件付きで電圧振幅を低下させる指令を出力する構成としている。このため、横流残留が残っていても（出力電流が不均等であっても）装置定格値まで運転可能となる。
Here, in the voltage
これに対し、本発明では、さらに平均電圧補正部３０を備えている。平均電圧補正部３０内の演算回路３０ａでは、直交変換器の出力電力の無効電力を低減化するための平均電圧の補正率を平均電圧に乗算して平均電圧補正量を求め、平均電圧補正量にもとづいて、直交変換器の出力電圧の振幅を一定化する。これにより、横流の発生を確実に抑制することができるので、横流残留も低減化することになり、安定した並列運転を行うことが可能になる。
On the other hand, in the present invention, the average
また、平均電圧補正部３０では、さらに更新制御回路３０ｂを有している。更新制御回路３０ｂによって、横流を抑制するための平均電圧補正率が負荷給電中においてホールドされて使用されるので、出力電流均等化の精度が高まり、信頼度の高い並列運転が可能になる。
Further, the average
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。 As mentioned above, although embodiment was illustrated, the structure of each part shown by embodiment can be substituted to the other thing which has the same function. Also, any other components or steps may be added.
１ 電力変換システム
１−１〜１−ｎ 電力変換装置
１０ 制御回路
２０ 直交変換器
３ａ 直流電源
４０ フィルタ
ＰＴ１、ＰＴ２ 電圧検出器
ＳＷ コンタクタ
ＣＴ 電流検出器
Ｍ 負荷
１ａ 平均電圧演算部
１ｂ 平均電圧補正部
１ｃ 乗算器
１ｄ 電圧一定化制御部
２ 母線
Ｖｏｕｔ１、Ｖｏｕｔ２ 検出電圧
Ｉｏｕｔ 検出電流
DESCRIPTION OF
Claims (5)
前記直交変換器の出力電圧を検出して検出電圧を出力する電圧検出回路と、
前記検出電圧を平均化して平均電圧を求める平均電圧演算部、前記直交変換器の出力電力の無効電力を低減化するための前記平均電圧の補正率を求める平均電圧補正部、前記平均電圧に前記補正率を乗算して平均電圧補正量を求める乗算器、および前記平均電圧補正量にもとづいて、前記出力電圧の振幅を一定化する電圧一定化制御部を含む制御回路と、
を有することを特徴とする電力変換装置。 An orthogonal converter that converts direct current into alternating current;
A voltage detection circuit that detects an output voltage of the orthogonal converter and outputs the detected voltage;
An average voltage computing unit for averaging the detected voltages to obtain an average voltage; an average voltage correction unit for obtaining a correction factor of the average voltage for reducing reactive power of the output power of the orthogonal converter; A control circuit including a multiplier for obtaining an average voltage correction amount by multiplying a correction factor, and a voltage fixing control unit for fixing the amplitude of the output voltage based on the average voltage correction amount;
A power converter characterized by having.
前記無効電力と、前記無効電力を低減するための無効電力低減指令との偏差を求める減算器と、前記偏差を低減するための補正量を生成する補正量生成部と、前記補正量に補正係数を加算して前記平均電圧の前記補正率を求める加算器とを含む演算回路と、
前記演算回路の演算実行中には、前記補正率を更新し、演算終了時には、前記補正率をホールドする更新制御回路と、
を有することを特徴とする請求項１記載の電力変換装置。 The average voltage correction unit
A subtractor for obtaining a deviation between the reactive power and a reactive power reduction command for reducing the reactive power, a correction amount generation unit for generating a correction amount for reducing the deviation, and a correction coefficient for the correction amount An arithmetic circuit including an adder for adding the above to calculate the correction factor of the average voltage;
An update control circuit which updates the correction factor during execution of the arithmetic circuit and holds the correction factor at the end of the operation;
The power converter according to claim 1, characterized in that:
前記演算回路の演算実行中には、
前記第１スイッチは、前記クロック源の出力端子と前記クロック入力端子とを接続して前記クロックを前記ホールド回路に入力し、前記ホールド回路の前記データ入力端子から入力される前記補正率を前記クロックで更新させ、前記第２スイッチは、前記加算器の出力端子を前記乗算器の一方の入力端子に接続して、前記加算器から出力される前記補正率を前記乗算器に入力させ、
前記演算回路の演算終了時には、
前記第１スイッチは、前記クロック源の出力端子と非接続になって、前記クロック入力端子に所定レベル信号を入力し、前記ホールド回路で更新された前記補正率をホールドさせ、前記第２スイッチは、前記ホールド回路の出力端子を前記乗算器の一方の入力端子に接続して、前記ホールド回路でホールドされた前記補正率を前記乗算器に入力させる、
ことを特徴とする請求項２記載の電力変換装置。 The update control circuit includes a first switch, a second switch, a clock source for generating a clock, and a hold circuit having a data input terminal and a clock input terminal, the output terminal of the adder being connected to the data input terminal At least including
During execution of the operation of the arithmetic circuit,
The first switch connects the output terminal of the clock source and the clock input terminal to input the clock to the hold circuit, and the correction factor input from the data input terminal of the hold circuit is the clock The second switch connects the output terminal of the adder to one input terminal of the multiplier and causes the multiplier to input the correction factor output from the adder.
At the end of the operation of the arithmetic circuit,
The first switch is not connected to the output terminal of the clock source, inputs a predetermined level signal to the clock input terminal, holds the correction factor updated by the hold circuit, and the second switch The output terminal of the hold circuit is connected to one input terminal of the multiplier, and the correction factor held by the hold circuit is input to the multiplier.
The power converter according to claim 2, characterized in that.
前記出力電力の力率または前記出力電力の無効電力が進相か遅相かを判定する判定部と、をさらに備え、
前記電圧振幅制限演算部は、前記出力電流が前記電流制限レベルを超過し、かつ前記出力電力の力率が１または前記出力電力が遅相電力である場合には、前記電流偏差に応じて前記出力電圧の振幅を低下させるような前記振幅制限補正量を出力する、
ことを特徴とする請求項１記載に電力変換装置。 Voltage amplitude limitation that outputs an amplitude limitation correction amount for performing amplitude limitation of the output voltage according to the current deviation by obtaining a current limitation level of the output current of the orthogonal converter and the current deviation Operation unit,
A determination unit that determines whether the power factor of the output power or the reactive power of the output power is an advanced phase or a delayed phase;
When the output current exceeds the current limit level, and the power factor of the output power is 1 or the output power is lagging power, the voltage amplitude limit calculating unit is responsive to the current deviation. Outputting the amplitude limiting correction amount that reduces the amplitude of the output voltage;
The power converter according to claim 1, characterized in that:
直流を交流に変換する直交変換器と、前記直交変換器の出力電圧を検出して検出電圧を出力する電圧検出回路と、前記検出電圧を平均化して平均電圧を求める平均電圧演算部、前記直交変換器の出力電力の無効電力を低減化するための前記平均電圧の補正率を求める平均電圧補正部、前記平均電圧に前記補正率を乗算して平均電圧補正量を求める乗算器、および前記平均電圧補正量にもとづいて、前記出力電圧の振幅を一定化する電圧一定化制御部を含む制御回路とを備え、前記直交変換器の出力側が前記母線に並列接続して前記負荷に給電する複数の電力変換装置と、
を有することを特徴とする電力変換システム。 With a load connected to the busbar,
An orthogonal voltage converter for converting direct current to alternating current, a voltage detecting circuit for detecting an output voltage of the orthogonal voltage converter and outputting a detected voltage, an average voltage calculating unit for averaging the detected voltages to obtain an average voltage, the orthogonal An average voltage correction unit for obtaining a correction factor of the average voltage for reducing reactive power of output power of the converter; a multiplier for multiplying the average voltage by the correction factor to obtain an average voltage correction amount; and the average And a control circuit including a voltage stabilization control unit that stabilizes the amplitude of the output voltage based on a voltage correction amount, and a plurality of output sides of the orthogonal transformer are connected in parallel to the bus to supply power to the load. A power converter,
A power conversion system characterized by having.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017082010A JP6926619B2 (en) | 2017-04-18 | 2017-04-18 | Power converter and power conversion system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017082010A JP6926619B2 (en) | 2017-04-18 | 2017-04-18 | Power converter and power conversion system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018182954A true JP2018182954A (en) | 2018-11-15 |
| JP6926619B2 JP6926619B2 (en) | 2021-08-25 |
Family
ID=64277273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017082010A Active JP6926619B2 (en) | 2017-04-18 | 2017-04-18 | Power converter and power conversion system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6926619B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0199477A (en) * | 1987-10-12 | 1989-04-18 | Nippon Electric Ind Co Ltd | Inverter parallel operation system |
| JPH0515070A (en) * | 1991-04-22 | 1993-01-22 | Mitsubishi Electric Corp | Parallel operation control device |
| US5257180A (en) * | 1991-04-22 | 1993-10-26 | Mitsubishi Denki Kabushiki Kaisha | Controlling system for parallel operation of AC output inverters with restrained cross currents |
| JPH08223927A (en) * | 1995-02-20 | 1996-08-30 | Fuji Electric Co Ltd | Control apparatus of uninterruptible power-supply system |
| EP2706650A2 (en) * | 2012-09-10 | 2014-03-12 | Hitachi Ltd. | Power conversion system |
-
2017
- 2017-04-18 JP JP2017082010A patent/JP6926619B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0199477A (en) * | 1987-10-12 | 1989-04-18 | Nippon Electric Ind Co Ltd | Inverter parallel operation system |
| JPH0515070A (en) * | 1991-04-22 | 1993-01-22 | Mitsubishi Electric Corp | Parallel operation control device |
| US5257180A (en) * | 1991-04-22 | 1993-10-26 | Mitsubishi Denki Kabushiki Kaisha | Controlling system for parallel operation of AC output inverters with restrained cross currents |
| JPH08223927A (en) * | 1995-02-20 | 1996-08-30 | Fuji Electric Co Ltd | Control apparatus of uninterruptible power-supply system |
| EP2706650A2 (en) * | 2012-09-10 | 2014-03-12 | Hitachi Ltd. | Power conversion system |
| KR20140034048A (en) * | 2012-09-10 | 2014-03-19 | 가부시키가이샤 히타치세이사쿠쇼 | Power converting system |
| JP2014054120A (en) * | 2012-09-10 | 2014-03-20 | Hitachi Ltd | Power conversion system |
| CN103684003A (en) * | 2012-09-10 | 2014-03-26 | 株式会社日立制作所 | Power conversion system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6926619B2 (en) | 2021-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3148067B1 (en) | Direct-current power transmission power conversion device and direct-current power transmission power conversion method | |
| US9680397B2 (en) | Three-phase inverting apparatus and control method and paralleled power conversion system thereof | |
| JP5465652B2 (en) | Uninterruptible power system | |
| US10784704B2 (en) | On-board charging system | |
| JP2009194964A (en) | Controller for dynamo-electric machine, and control system for dynamo-electric machine | |
| JP2009219263A (en) | Single-phase voltage type ac-dc converter | |
| JP2017077061A (en) | Controller and ac motor driver | |
| WO2012157329A1 (en) | Collector box | |
| JP2014054025A (en) | Power conversion device | |
| US10523128B1 (en) | Reactive AFE power control | |
| JP4959613B2 (en) | Power compensation device | |
| JP5516107B2 (en) | Three-phase power converter | |
| US20140119074A1 (en) | Operation of multichannel active rectifier | |
| JP5410551B2 (en) | Power converter | |
| EP2755309B1 (en) | Power-factor correction circuit and power circuit | |
| JP2010233350A (en) | Inverter device and control method for inverter | |
| WO2017217013A1 (en) | Power conversion device | |
| JP2013090458A (en) | Electric power conversion device | |
| US10008937B1 (en) | Apparatus for controlling DC link voltage in power cell of medium-voltage inverter | |
| WO2019097835A1 (en) | Power conversion device | |
| JP6926619B2 (en) | Power converter and power conversion system | |
| JP6480290B2 (en) | Power converter | |
| JP2017153277A (en) | Self-excited reactive power compensation apparatus | |
| Vongkoon et al. | Analysis and design of DC bus voltage control regarding third harmonic reduction and dynamic improvement for half-bridge microinverter | |
| JPH11299244A (en) | Power converter system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20191212 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20191212 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200313 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210706 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210719 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6926619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |