JP2018180705A - 異常検知システム、半導体装置の製造システムおよび製造方法 - Google Patents

異常検知システム、半導体装置の製造システムおよび製造方法 Download PDF

Info

Publication number
JP2018180705A
JP2018180705A JP2017075650A JP2017075650A JP2018180705A JP 2018180705 A JP2018180705 A JP 2018180705A JP 2017075650 A JP2017075650 A JP 2017075650A JP 2017075650 A JP2017075650 A JP 2017075650A JP 2018180705 A JP2018180705 A JP 2018180705A
Authority
JP
Japan
Prior art keywords
detection
algorithm
unit
abnormality
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017075650A
Other languages
English (en)
Other versions
JP6795444B2 (ja
Inventor
正寿 川武
Masatoshi Kawatake
正寿 川武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2017075650A priority Critical patent/JP6795444B2/ja
Priority to US15/895,419 priority patent/US10409260B2/en
Priority to CN201810241513.XA priority patent/CN108695199B/zh
Publication of JP2018180705A publication Critical patent/JP2018180705A/ja
Priority to US16/522,354 priority patent/US20190346820A1/en
Application granted granted Critical
Publication of JP6795444B2 publication Critical patent/JP6795444B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/18Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/406Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by monitoring or safety
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/418Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4184Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by fault tolerance, reliability of production system
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/418Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41875Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/32Operator till task planning
    • G05B2219/32204Performance assurance; assure certain level of non-defective products
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/45Nc applications
    • G05B2219/45031Manufacturing semiconductor wafers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • General Factory Administration (AREA)

Abstract

【課題】技術者等の作業負荷を軽減可能な異常検知システムを提供する。【解決手段】アルゴリズム格納部ADBには、検知対象の識別情報DIに対応する検知アルゴリズムALが格納される。異常検知部EDTは、検知対象のモニタ信号MSから得られる検知対象信号TSの異常を、アルゴリズム格納部ADB内の対応する検知アルゴリズムALを用いて検知する。検知対象識別部TGRは、検知対象の識別情報DIに対応する検知アルゴリズムALがアルゴリズム格納部ADBに格納されているか否かを判別し、格納されていない場合に生成要求GRを発行する。アルゴリズム生成部ALGは、当該生成要求GRに応じて、対応する検知対象信号TSを用いて検知アルゴリズムALを生成する。【選択図】図1

Description

本発明は、異常検知システム、半導体装置の製造システムおよび製造方法に関し、例えば、製造装置等の異常を検知する技術に関する。
例えば、特許文献1には、処理装置の異常の誤検知を回避可能な異常検知システムが示される。当該異常検知システムでは、異常検知サーバが、複数のパラメータを持つ基本アルゴリズムか、基本アルゴリズムに対して保守作業に伴い一時的に変動するパラメータを除外した暫定アルゴリズムかを用いて処理装置の異常を検知する。
特開2006−278547号公報
近年、第4次産業革命に伴い、製造システムでは、製造効率の向上を図るため、AI(Artificial Intelligence)やIoT(Internet of Things)といった技術の活用が進んでいる。このような製造システムを用いると、例えば、各種センサによって製造装置の処理の状況をリアルタイムに監視し、その監視結果に基づいて製造装置の異常を早期に検知するようなことが可能になる。
この異常の検知に際しては、例えば、特許文献1に示されるように、複数の検知アルゴリズムを予め記憶装置に登録しておき、そのいずれかを適宜選択しながら、選択した検知アルゴリズムに基づき検知対象の異常を検知するような方式を用いることができる。しかし、このような方式では、例えば、新たな検知対象に伴い新たな検知アルゴリズムが必要になった場合、通常、技術者等は、量産ラインから切り離された製造装置を用いて製品の試作等を繰り返しながら検知アルゴリズムを定め、それを記憶装置に登録するような作業を実施する必要がある。
後述する実施の形態は、このようなことを鑑みてなされたものであり、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施の形態による異常検知システムは、アルゴリズム格納部と、異常検知部と、検知対象識別部と、アルゴリズム生成部とを有する。アルゴリズム格納部には、検知対象の識別情報に対応する検知アルゴリズムが格納される。異常検知部は、検知対象のモニタ信号から得られる検知対象信号の異常を、アルゴリズム格納部内の対応する検知アルゴリズムを用いて検知する。検知対象識別部は、検知対象の識別情報に対応する検知アルゴリズムがアルゴリズム格納部に格納されているか否かを判別し、格納されていない場合に生成要求を発行する。アルゴリズム生成部は、当該生成要求に応じて、対応する検知対象信号を用いて検知アルゴリズムを生成する。
前記一実施の形態によれば、技術者等の作業負荷を軽減することが可能になる。
本発明の実施の形態1による異常検知システムにおいて、主要部の構成例を示す概略図である。 図1における検知対象識別部の処理内容の一例を示すフロー図である。 図1における異常検知部の処理内容の一例を示すフロー図である。 図1におけるアルゴリズム生成部の処理内容の一例を示すフロー図である。 図4の補足図である。 本発明の実施の形態2による異常検知システムにおいて、主要部の構成例を示す概略図である。 図6の異常検知システムにおいて、データ識別部が送受信するパケットの主要部の構造例を示す図である。 図7の補足図である。 図7および図8に基づくパケットの具体例を示す図である。 本発明の実施の形態3による半導体装置の製造システムにおいて、主要部の構成例を示す概略図である。 図10の製造システムを用いた半導体装置の製造方法の一例を模式的に示すタイミングチャートである。 図11Aに続くタイミングチャートである。 本発明の比較例となる異常検知システムの主要部の構成例を示す概略図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
《異常検知システムの構成》
図1は、本発明の実施の形態1による異常検知システムにおいて、主要部の構成例を示す概略図である。図1に示す異常検知システム(異常検知装置)は、信号入力部IIFと、対象信号選定部SSと、異常検知部EDTと、検知対象識別部TGRと、アルゴリズム生成部ALGと、アルゴリズム格納部ADBとを備える。ここでは、異常検知システムの一例として、半導体装置の製造システムにおける製造装置の異常を検知する場合を想定する。ただし、必ずしもこれに限定されず、各種生産システムにおける各種生産装置の異常を検知するシステムとして、当該異常検知システムを適用することが可能である。
信号入力部IIFは、検知対象からのモニタ信号MSを受けて、所定の信号処理を行ったのち、それを対象信号選定部SSへ送信する。モニタ信号MSは、例えば、製造装置の処理の状況を表す信号であり、製造装置内に設けられるか、または製造装置に付加される各種センサからのセンサ信号である。各種センサは、例えば、ガスの流量を監視する流量センサや、チャンバの圧力を監視する圧力センサや、プラズマのRFパワーを監視するパワーセンサや、エッチングの進行具合を監視するEPD(End Point Detector)等であり、その他、様々なものであってよい。
半導体装置の製造システムでは、装置間でのセンサ信号の送受信をSECS(SEMI Equipment Communications Standard)という通信プロトコルを用いて行うことができる。SECSの物理インタフェースとしては、RS232Cやイーサネット(登録商標)が用いられる。信号入力部IIFは、例えば、このようなSECSの通信インタフェースを担う。この場合、信号入力部IIFは、例えば、センサからSECSを用いて送信されたセンサ信号を受信する。また、信号入力部IIFは、例えば、アナログ・ディジタル変換回路等を備えてもよい。この場合、信号入力部IIFは、SECSを用いずに、センサからのアナログ信号をモニタ信号MSとして直接的に受け、それをディジタル信号に変換して対象信号選定部SSへ送信する。
対象信号選定部SSは、信号入力部IIFを介して受信したモニタ信号MSの中から検知対象とする検知対象信号TSを定め、当該検知対象信号TSを検知対象信号バッファSBFに格納する。対象信号選定部SSは、当該検知対象信号バッファSBFに格納された検知対象信号TSを異常検知部EDTおよびアルゴリズム生成部ALGへ送信する。例えば、センサが常時動作するような場合、モニタ信号MSの中には、不要な区間(例えば、製造装置が実質的な動作を行っていないアイドル区間等)の信号も含まれる。対象信号選定部SSは、モニタ信号MSの中から、製造装置が実質的に動作している区間となる検知対象区間を判別し、当該区間の信号を検知対象信号TSとして抽出する。具体的には、対象信号選定部SSは、例えば、モニタ信号MSがアイドル区間で0Vとなる場合、検知対象区間を、モニタ信号MSの電圧レベルが0.1V以上の区間等に定める。
アルゴリズム格納部ADBには、検知対象の識別情報DIに対応する複数の検知アルゴリズムAL[1]〜AL[n]が格納される。明細書では、複数の検知アルゴリズムAL[1]〜AL[n]を総称して検知アルゴリズムALと呼ぶ。異常検知部EDTは、検知対象信号TSの異常を、アルゴリズム格納部ADBに格納される、当該識別情報DIに対応する検知アルゴリズムALを用いて検知し、検知結果となる出力信号OUTを送信する。異常が検知された場合、当該出力信号OUTに基づき、モニタ等へのアラーム表示、他の制御機器への異常通知、異常を知らせるライトの点灯などが行われる。
検知アルゴリズムALとしては、AIに基づくアルゴリズムや、統計的手法に基づくアルゴリズム等が挙げられる。AIに基づくアルゴリズムでは、例えば、検知対象信号TSの特徴を学習済みとなっているニューラルネットワークのモデル等が用いられる。当該モデルは、例えば、検知対象信号TSを受けて、それに学習済みの特徴を反映することで期待値信号(言い換えれば、理想的な検知対象信号)を生成する。異常検知部EDTは、検知対象信号TSと期待値信号との誤差が許容範囲か否かに応じて、検知対象信号TSの異常の有無を判定する。一方、統計的手法に基づくアルゴリズムでは、検知対象信号TSの各種統計値を反映した正規分布モデルや、多変量解析モデル等が用いられる。異常検知部EDTは、これらのモデルを用いて、検知対象信号TSのばらつき等が統計的(理論的)に正常と判断できる範囲内か否かに応じて、検知対象信号TSの異常の有無を判定する。
検知対象識別部TGRは、検知対象の識別情報DIを受けて、当該識別情報DIに対応する検知アルゴリズムALがアルゴリズム格納部ADBに格納されているか否かを判別する。検知対象識別部TGRは、当該検知アルゴリズムALがアルゴリズム格納部ADBに格納されている場合には、異常検知部EDTへ選択情報SIを送信する。選択情報SIは、識別情報DIに対応する検知アルゴリズムALを特定する情報である。異常検知部EDTは、当該選択情報SIに基づき、識別情報DIに対応する検知アルゴリズムALをアルゴリズム格納部ADBから取得し、それを検知アルゴリズムバッファABFに格納することで、当該検知アルゴリズムALに基づく異常検知を行う。
一方、検知対象識別部TGRは、識別情報DIに対応する検知アルゴリズムALがアルゴリズム格納部ADBに格納されていない場合には、異常検知部EDTへ未対応通知NNを送信し、アルゴリズム生成部ALGへ生成要求GRを発行する。当該生成要求GRには、例えば、識別情報DIが含まれる。異常検知部EDTは、未対応通知NNを受けた場合には、検知対象信号TSの異常を検知しない。
アルゴリズム生成部ALGは、生成要求GRに応じて、それに含まれる識別情報DIに対応する検知アルゴリズムALを、対象信号選定部SSからの検知対象信号TSを用いて生成する。アルゴリズム生成部ALGは、検知アルゴリズムALの生成が完了した際に、生成完了通知EDを発行し、当該生成した検知アルゴリズムALをアルゴリズム格納部ADBに格納する。例えば、技術者等は、当該生成完了通知EDを電子メール等で受信することで、異常検知部EDTによる当該検知アルゴリズムALに基づく異常検知が可能になったことを認識することができる。
例えば、半導体装置の製造システムでは、管理装置が、製造装置等へSECS等を用いてレシピIDを含んだ識別情報DIを送信することができる。レシピIDは、製造装置による製造条件を区別するIDである。レシピIDによって、例えば、使用するガスの種類や、ガスの流量や、処理時間等といった詳細なプロセス条件が区別される。識別情報DIの中には、レシピIDの他にも、処理対象となる半導体装置(製品)の情報や、製造装置の情報等の複数の条件パラメータが含まれる。
検知対象識別部TGRは、例えば、識別情報DI内の複数の条件パラメータを予め定めた方法で適宜組み合わせることで検知アルゴリズムALを特定し、選択情報SIを送信するような処理を行う。この場合、検知対象識別部TGRは、基本的には、予め定めた組み合わせに含まれる複数の条件パラメータのいずれかの値が変わった場合に生成要求GRを発行する。ただし、この組み合わせに際しては、複数の条件パラメータのアンド条件に限らず、オア条件や、ドントケア条件等を用いることができ、いずれかの値が変わった場合でも必ずしも生成要求GRが発行されるとは限らない。一般的に、検知アルゴリズムALとレシピIDは1対1で対応することが多いが、条件設定によっては、複数のレシピIDに1個の検知アルゴリズムALが対応する場合もある。
図1において、信号入力部IIFは、専用の回路や、CPU(Central Processing Unit)によるプログラム処理や、これらの組み合わせで実装される。対象信号選定部SS、異常検知部EDT、検知対象識別部TGR、アルゴリズム生成ALGは、主に、CPUによるプログラム処理で実装される。検知対象信号バッファSBFや検知アルゴリズムバッファABFは、RAM(Random Access Memory)で構成される。アルゴリズム格納部ADBは、不揮発性メモリやHDD(Hard Disk Drive)等の記憶装置で構成される。ただし、各部の実装形態は、必ずしもこれに限定されず、ハードウェア、またはソフトウェア、あるいはハードウェアとソフトウェアの組み合わせであればよい。
また、図1に示した異常検知システム(異常検知装置)は、例えば、CPUを含むマイクロコンピュータ等を搭載した1個の部品(例えば配線基板等)で構成することができる。すなわち、図1の各部を1個のマイクロコンピュータに搭載することや、または、アルゴリズム格納部ADBを分離し、それを当該マイクロコンピュータの外付け部品(例えば、フラッシュメモリ等)に実装すること等が可能である。また、当該異常検知システムは、例えば、製造装置に対して1対1で設けられる場合や、複数の製造装置に対して1個設けられる場合がある。製造装置に対して1対1で設けられる場合、当該異常検知システムは、例えば、製造装置内に搭載される場合や、製造装置の外付け部品として設置される場合がある。
《各部の詳細動作》
図2は、図1における検知対象識別部の処理内容の一例を示すフロー図である。図2において、検知対象識別部TGRは、イネーブル状態である限り、次の処理を繰り返し実行する(ステップS101)。検知対象識別部TGRは、まず、検知対象の識別情報DIが更新されるのを待ち続ける(ステップS102)。ここで、製造装置は、管理装置によって識別情報DIの更新が行われない限り、順次投入された半導体装置(半導体ウエハ)の処理を現在設定されている識別情報DIに基づいて行う。これに伴い、各半導体ウエハの処理が行われる毎に、モニタ信号MSの検知対象区間が生じる。対象信号選定部SSは、各半導体ウエハの処理が行われる毎に、当該検知対象区間のモニタ信号MSを検知対象信号TSとして抽出し、抽出した検知対象信号TSを送信する。
ステップS102で識別情報DIが更新された場合、検知対象識別部TGRは、当該識別情報DIに対応する検知アルゴリズムALがアルゴリズム格納部ADBに既に格納されているか否かを判別する(ステップS103)。アルゴリズム格納部ADBに既に格納されている場合、検知対象識別部TGRは、異常検知部EDTへ更新された識別情報DIに対応する選択情報SIを送信する(ステップS104)。一方、アルゴリズム格納部ADBに格納されていない場合、検知対象識別部TGRは、異常検知部EDTへ未対応通知NNを送信し(ステップS105)、アルゴリズム生成部ALGへ生成要求GRを発行する(ステップS106)。
図3は、図1における異常検知部の処理内容の一例を示すフロー図である。図3において、異常検知部EDTは、イネーブル状態である限り、次の処理を繰り返し実行する(ステップS201)。異常検知部EDTは、まず、検知対象識別部TGRからの未対応通知NNを受信した場合(ステップS202)、未対応フラグを有効化し、ステップS201へ戻る(ステップS203)。一方、異常検知部EDTは、検知対象識別部TGRからの選択情報SIを受信した場合(ステップS204)、未対応フラグを無効化し(ステップS205)、選択情報SIで指示される検知アルゴリズムALを、アルゴリズム格納部ADBから検知アルゴリズムバッファABFへコピーしたのちステップS201へ戻る(ステップS206)。
次いで、異常検知部EDTは、未対応フラグが有効な場合はステップS201へ戻り、無効な場合はステップS208へ移行する(ステップS207)。ステップS208において、異常検知部EDTは、未対応通知NN(ステップS202)や選択情報SI(ステップS204)の更新に対応しつつ、対象信号選定部SSからの検知対象信号TSを受信するのを待つ。異常検知部EDTは、検知対象信号TSを受信した場合には、当該検知対象信号TSの異常有無を、検知アルゴリズムバッファABF内の検知アルゴリズムALに基づいて判定する(ステップS209)。異常検知部EDTは、ステップS209で異常を検知した場合には(ステップS210)、異常検知結果を含む出力信号OUTを送信する(ステップS211)。
図4は、図1におけるアルゴリズム生成部の処理内容の一例を示すフロー図である。図5は、図4の補足図である。図4において、アルゴリズム生成部ALGは、イネーブル状態である限り、次の処理を繰り返し実行する(ステップS301)。アルゴリズム生成部ALGは、まず、検知対象識別部TGRからの生成要求GRを待ち続ける(ステップS302)。生成要求GRを受信した場合、アルゴリズム生成部ALGは、対象信号選定部SSからの検知対象信号TSを受信し(ステップS303)、当該検知対象信号TSを反映させながら検知アルゴリズムALを生成する(ステップS304)。アルゴリズム生成部ALGは、検知アルゴリズムALの生成が完了するまで、ステップS303,S304を繰り返し実行する(ステップS305)。
例えば、AIの一種であるディープラーニングを用いて異常検知を行う場合、ニューラルネットワークのネットワーク構造や重み、バイアスの値などが検知アルゴリズムALとして生成される。ディープラーニングでは、検知対象信号TSをニューラルネットワークに順次入力しながら、ニューラルネットワークによる予測値と期待値との誤差を損失値として算出し、損失値が小さくなるよう、損失値を重みおよびバイアスにフィードバックするような学習処理が繰り返し行われる。このため、損失値の収束度合いに基づいて検知アルゴリズムALの生成を完了したか否かを判断することができる。
例えば、図5には、学習回数と損失値との関係の一例が示されており、損失値に対して、検知アルゴリズムALの生成を完了したか否かを判断するための閾値Lthが設けられる。アルゴリズム生成部ALGは、損失値が当該閾値Lth以下となった際に、検知アルゴリズムALの生成を完了したと判断することができる。なお、統計的手法に基づく検知アルゴリズムALを用いる場合、アルゴリズム生成部ALGは、例えば、検知対象信号TSの受信回数(すなわち母数)が所定の数に達したか否か等によって検知アルゴリズムALの生成を完了したか否かを判断すればよい。
検知アルゴリズムALの生成を完了した場合、アルゴリズム生成部ALGは、生成した検知アルゴリズムALをアルゴリズム格納部ADBに格納する(ステップS306)。この際に、当該検知アルゴリズムALは、例えば、生成要求GRに含まれる識別情報DIに紐付けされる形でアルゴリズム格納部ADBに格納される。また、アルゴリズム生成部ALGは、生成完了通知EDを発行する(ステップS307)。
《実施の形態1の主要な効果》
図12は、本発明の比較例となる異常検知システムの主要部の構成例を示す概略図である。図12に示されるように、比較例となる異常検知システムでは、製造システム内に設置される異常検知サーバを用いて異常検知が行われる。すなわち、製造システム内の複数の製造装置からの各モニタ信号は、通信ネットワークを介して異常検知サーバに集約され、そこで異常検知が行われる。異常検知サーバは、複数の検知アルゴリズムAL’[1],AL’[2]が格納されるデータ記憶装置MEMと、CPUとを備える。CPUは、プログラム処理によって実装される異常検知部EDT’を備える。異常検知部EDT’は、複数の検知アルゴリズムAL’[1],AL’[2]のいずれかを適宜選択しながら、モニタ信号の異常を検知する。
このような比較例の異常検知システムを用いる場合で、新たな検知対象(例えば製造装置と製品の組み合わせ)が生じた場合を想定する。この場合、技術者等は、試作用の半導体装置(半導体ウエハ)を検知対象の製造装置に順次投入しながら、その期間のモニタ信号を、例えば、自身のPC(Personal Computer)等にダウンロードする。そして、技術者等は、自身のPC等を用いて、当該モニタ信号の異常を検知するための新たな検知アルゴリズムを生成し、それを、データ記憶装置MEMに登録する。
しかし、この場合、技術者等の作業負荷が重くなる。また、このような試作用の半導体装置を投入する際には、通常、量産用の半導体装置を投入する際の量産ライン用のバッチ処理手順とは異なる手順が必要となるため、ある程度の期間、検知対象の製造装置が量産ラインから切り離されたような状態(言い換えれば製造装置の専有)が生じ得る。その結果、製造効率の低下が生じる恐れがある。
さらに、例えば、検知アルゴリズムAL’[1],AL’[2]がAIに基づく検知アルゴリズムの場合、技術者等は、図5から判るように、試作用の半導体装置(半導体ウエハ)をどの程度投入すれば検知アルゴリズムを生成できるかを明確に把握することは困難である。その結果、検知アルゴリズムの生成が手探り状態で行われるため、試作用の半導体装置の過剰な投入に伴うコスト的な損失や、手探り状態で投入を繰り返すことによる時間的な損失等が生じる恐れがある。
一方、図1の異常検知システムを用いると、新たな検知対象が生じた場合には、例えば、検知対象の製造装置に試作用の半導体装置を投入することで、アルゴリズム生成部ALGによって自動的に検知アルゴリズムALが生成され、それが自動的にアルゴリズム格納部ADBに登録される。その結果、技術者等の作業負荷を軽減することが可能になる。また、図1の異常検知システムは、このような試作用の半導体装置と、検知アルゴリズムALを生成済みである量産用の半導体装置とを特に区別することなく投入できる仕組みとなっている。例えば、異常検知部EDTは、選択情報SIと未対応通知NNに応じて、異常検知の実行有無を切り替えることができる。その結果、図12の場合のように、製造装置の専有は生じず、製造効率の低下を抑制できる。
さらに、図1の異常検知システムは、検知アルゴリズムALの生成が完了した段階で、生成完了通知EDを発行するため、検知アルゴリズムALの生成に際しては、この生成完了通知EDが発行されるまで、例えば、量産用の半導体装置に混ぜる形で試作用の半導体装置を投入し続ければよい。生産完了通知EDの発行された場合、試作用の半導体装置の投入を手動で停止することや、管理装置等を用いた自動処理によって試作用の半導体装置の投入を停止することができる。その結果、前述したコスト的な損失や時間的な損失も低減できる。
なお、前述したように、図1の異常検知システムは、異常検知装置として、製造装置に1対1で対応付けることも可能である。この場合、図12に示したような異常検知サーバに集約する場合と比較して、異常検知を迅速に行うことが可能になる。
(実施の形態2)
《異常検知システム(応用例)の構成》
図6は、本発明の実施の形態2による異常検知システムにおいて、主要部の構成例を示す概略図である。図6に示す異常検知システム(異常検知装置)は、異常検知実行装置DEVEと、アルゴリズム生成装置DEVGと、異常検知実行装置DEVEとアルゴリズム生成装置DEVGとを結合する通信ネットワークNWとを備える。異常検知実行装置DEVEは、例えば、マイクロコンピュータ等を含んだ1個の装置(例えば配線基板)で構成され、アルゴリズム生成装置DEVGは、当該1個の装置とは別の装置で構成される。アルゴリズム生成装置DEVGは、例えば、PC等のコンピュータシステムである。
異常検知実行装置DEVEは、図1の構成例の中から、アルゴリズム生成部ALGを除く部分を備え、加えて、データ識別部DR1を備える。一方、アルゴリズム生成装置DEVGは、図1の構成例の中から、アルゴリズム生成部ALGを備え、加えて、データ識別部DR2を備える。データ識別部DR1,DR2は、通信ネットワークNWのインタフェースを担い、通信ネットワークNWを介して相互に通信を行う。通信ネットワークNWは、例えば、イーサネット(登録商標)のネットワークである。
データ識別部DR1は、通信ネットワークNWから識別情報DIを受信し、検知対象識別部TGRへ送信する。また、データ識別部DR1は、検知対象識別部TGR、対象信号選定部SSおよび異常検知部DETからの生成要求GR、検知対象信号TSおよび出力信号OUTを通信ネットワークNWへ送信する。さらに、データ識別部DR1は、通信ネットワークNW(アルゴリズム生成装置DEVG)からの検知アルゴリズム(検知パラメータ)ALを受信し、アルゴリズム格納部ADBに格納する。
データ識別部DR2は、通信ネットワークNW(異常検知実行装置DEVE)からの生成要求GRや検知対象信号TSを受信し、アルゴリズム生成部ALGへ送信する。また、データ識別部DR2は、アルゴリズム生成部ALGによって生成された検知アルゴリズム(検知パラメータ)ALや、生成完了通知EDを通信ネットワークNWを介して異常検知実行装置DEVE等へ送信する。なお、アルゴリズム生成部ALGは、複数設けられてもよく、複数のアルゴリズム生成部ALGが、それぞれ異なる検知アルゴリズムALの生成を並行して行うような構成であってもよい。
《通信フォーマットの構造》
図7は、図6の異常検知システムにおいて、データ識別部が送受信するパケットの主要部の構造例を示す図であり、図8は、図7の補足図である。図7に示すように、データ識別部DR1,DR2が送受信するパケットは、パケット種別TYP、サイズSZ、ペイロードPLDの3要素を含む。パケット種別TYPには、図8に示されるいずれかの番号が格納される。この番号によって、検知対象信号TS、出力信号(検知結果)OUT、検知対象の識別情報DI、検知アルゴリズムの生成要求GR、検知アルゴリズム(検知パラメータ)ALが区別される。サイズSZには、ペイロードPLDのデータサイズが格納される。例えば、ペイロードPLDのデータサイズが8バイトの場合、サイズSZには値‘8’が格納される。ペイロードPLDには、パケット種別TYPに応じたデータが格納される。
図9は、図7および図8に基づくパケットの具体例を示す図である。データ識別部DR1は、検知対象信号TSを通信ネットワークNWへ送信する場合、パケットPK1を生成および送信する。パケットPK1において、パケット種別TYPには‘1’が、サイズSZには‘80’が、ペイロードPLDには、検知対象信号TSとなる“1,2,7,10,…”と続く80バイトのデータがそれぞれ格納される。データ識別部DR2は、当該パケットPK1を受信し、ペイロードPLDのデータをアルゴリズム生成部ALGへ送信する。
データ識別部DR1は、出力信号(検知結果)OUTを通信ネットワークNWへ送信する場合、パケットPK2を生成および送信する。パケットPK2において、パケット種別TYPには‘2’が、サイズSZには‘2’が、ペイロードPLDには、異常を検知しなかったことを表す“OK”の文字コードがそれぞれ格納される。当該パケットPK2は、例えば、システム監視を行うSCADA(Supervisory Control And Data Acquisition)(図示せず)等で受信される。
データ識別部DR1は、例えば、製造工程を管理するMES(Manufacturing Execution System)(図示せず)等によって生成された識別情報DIを含むパケットPK3を、通信ネットワークNWを介して受信する。パケットPK3において、パケット種別TYPには‘3’が、サイズSZには‘7’が、ペイロードPLDには、識別情報DIとなる“Recipe1”の文字コードがそれぞれ格納される。図1で述べたように、識別情報DIには、その他にも様々な条件パラメータが含まれる場合があるが、ここでは、説明の便宜上、識別情報DIは、レシピIDであるものとする。データ識別部DR1は、当該ペイロードPLDのデータを検知対象識別部TGRへ送信する。
データ識別部DR1は、生成要求GRを通信ネットワークNWへ送信する場合、パケットPK4を生成および送信する。パケットPK4において、パケット種別TYPには‘4’が、サイズSZには‘7’が、ペイロードPLDには、生成要求GRに対応する識別情報DIとなる“Recipe1”の文字コードがそれぞれ格納される。データ識別部DR2は、当該パケットPK4を受信し、アルゴリズム生成部ALGへ、識別情報DIが紐付けられた生成要求GRを発行する。なお、アルゴリズム生成部ALGが複数設けられる場合、データ識別部DR2は、異なる識別情報DIを含んだパケットPK4を所定の期間内に受信した際に、異なるアルゴリズム生成部ALGで並行して検知アルゴリズムの生成を行わせることが可能である。
データ識別部DR2は、アルゴリズム生成部ALGによって生成された検知アルゴリズム(検知パラメータ)ALを通信ネットワークNWへ送信する場合、パケットPK5を生成および送信する。パケットPK5は、サイズSZとペイロードPLDの組み合わせを2組備える。パケット種別TYPには‘5’が格納される。1組目のサイズSZには‘7’が、1組目のペイロードPLDには、生成した検知アルゴリズムALに対応する識別情報DIとなる“Recipe1”の文字コードがそれぞれ格納される。
2組目のサイズSZには‘XX’が、2組目のペイロードPLDには、生成した検知アルゴリズムALの検知パラメータ(例えば、ニューラルネットワークのネットワーク構造や重み、バイアスの値等)がそれぞれ格納される。データ識別部DR1は、当該パケットPK5を受信し、検知アルゴリズム(検知パラメータ)ALを識別情報DIに紐付けてアルゴリズム格納部ADBに登録する。なお、パケットPK5において、例えば、2組目のサイズSZおよびペイロードPLDを削除したパケットは、図1に示した生成完了通知EDとして用いることができる。
《実施の形態2の主要な効果》
実施の形態2の異常検知システムを用いることでも、実施の形態1の場合と同様の効果が得られる。さらに、実施の形態2では、図1の異常検知システムを異常検知実行装置DEVEとアルゴリズム生成装置DEVGに分離して実装することで、実運用に適した構成が得られる。例えば、アルゴリズム生成装置DEVGには、ディープラーニング等を想定して計算能力の高いPC等を用い、異常検知実行装置DEVEには、小型、低消費電力のマイクロコンピュータ等を用いることができる。
このように、異常検知に伴い定常的に動作する低消費電力の異常検知実行装置DEVEと、未知の検知対象が生じた場合のみで動作するアルゴリズム生成装置DEVGとを組み合わせることで、システム全体としての低消費電力化が図れる。また、未知の検知対象が生じた場合に、検知パラメータを計算するのに要する時間を短縮できる。さらに、PCのような大型のものではなく小型なマイクロコンピュータ等を用いて異常検知実行装置DEVEを構成することで、設置スペースが限られる場合であっても設置できる可能性が高まる。なお、通信フォーマットは、必ずしも図7および図8に示したようなフォーマットに限らず、SECSを用いて同様の機能を実現することも可能である。
(実施の形態3)
《半導体装置の製造システムの構成》
図10は、本発明の実施の形態3による半導体装置の製造システムにおいて、主要部の構成例を示す概略図である。図10に示す製造システムは、複数の異常検知実行装置DEVEa,DEVEbと、複数の製造装置(検知対象装置)MEa,MEbと、アルゴリズム生成装置DEVGと、MES(Manufacturing Execution System)と、SCADA(Supervisory Control And Data Acquisition)と、これらを結合する通信ネットワークNWとを備える。
異常検知実行装置DEVEa,DEVEbのそれぞれは、図6の異常検知実行装置DEVEと同様の構成を備え、同様の動作を実行する。アルゴリズム生成装置DEVGも、図6の場合と同様の構成を備え、同様の動作を実行する。ただし、ここでは、実施の形態2でも述べたように、アルゴリズム生成装置DEVGは、複数(ここでは2個)のアルゴリズム生成部ALG[1],ALG[2]を備える。
SCADAは、製造システム全体の監視装置である。MESは、製造工程の管理装置であり、製造装置MEa,MEbに半導体装置(半導体ウエハ)を投入する際に、製造装置MEa,MEbの製造条件を表すレシピIDを含んだ識別情報DIを通信ネットワークNWへ送信する。製造装置MEa,MEbは、MESからのレシピIDに基づく製造条件で半導体ウエハを処理し、当該処理の状況を表すモニタ信号MSを出力する。ここでは、製造装置MEa,MEbは、それぞれ、異常検知実行装置DEVEa,DEVEbにモニタ信号MSを出力する。製造装置MEa,MEbとしては、例えば、成膜工程に伴う加工処理を実行するプラズマCVD(Chemical Vapor Deposition)装置や、パターニング工程に伴う加工処理を実行する露光装置や、エッチング工程に伴う加工処理を実行するプラズマエッチング装置等が挙げられる。
《半導体装置の製造方法》
図11Aは、図10の製造システムを用いた半導体装置の製造方法の一例を模式的に示すタイミングチャートであり、図11Bは、図11Aに続くタイミングチャートである。図11AのステップS401において、MESは、通信ネットワークNWへパケットPK31を送信する。パケットPK31は、“Recipe1”の識別情報DIを製造装置MEaと異常検知実行装置DEVEaへ通知するパケットである。ここで、識別情報DIは、実際には複数の条件パラメータを含むが、実施の形態2の場合と同様に、説明の便宜上、レシピIDであるものとする。この例では、異常検知実行装置DEVEaにおいて、“Recipe1”に対応する検知アルゴリズムALは、アルゴリズム格納部ADBに格納済みとなっている。この場合、パケットPK31は、量産用の半導体ウエハを用いた着工命令を意味する。
製造装置MEaは、順次投入される量産用の半導体ウエハを“Recipe1”を用いて処理し、その処理の過程でモニタ信号MSを出力する。異常検知実行装置DEVEaは、順次投入される半導体ウエハに対する処理が行われる毎に、モニタ信号MSから、順次、検知対象信号TS1,TS2を抽出する。異常検知実行装置DEVEaは、当該検知対象信号TS1,TS2の異常の有無を、“Recipe1”に対応する検知アルゴリズムALに基づき判別することで、製造装置MEaの異常を検知する。その結果、異常検知実行装置DEVEaは、検知対象信号TS1を正常と判別すると、“OK”の検知結果を表すパケットPK21をSCADAへ送信し、検知対象信号TS2を異常と判別すると、“NG”の検知結果を表すパケットPK22をSCADAに送信する。
続いて、ステップS402において、MESは、通信ネットワークNWへパケットPK32を送信する。パケットPK32は、“Recipe2”の識別情報DIを製造装置MEaと異常検知実行装置DEVEaへ通知するパケットである。この例では、異常検知実行装置DEVEaにおいて、“Recipe2”に対応する検知アルゴリズムALは、アルゴリズム格納部ADBに格納されていない。この場合、パケットPK32は、試作用の半導体ウエハを用いた着工命令を意味する。
異常検知実行装置DEVEaは、“Recipe2”の識別情報DIを受けて、アルゴリズム生成装置DEVGに向けて“Recipe2”に対応する検知アルゴリズムALの生成要求GRを表すパケットPK41を送信する。これに応じて、アルゴリズム生成装置DEVGは、“Recipe2”に対応する検知アルゴリズムALの生成を開始し、生成に必要な検知対象信号を待ち受ける。
製造装置MEaは、投入される試作用の半導体ウエハを“Recipe2”を用いて処理し、その処理の過程でモニタ信号MSを出力する。異常検知実行装置DEVEaは、当該モニタ信号MSから、検知対象信号TS3を抽出する。異常検知実行装置DEVEaは、検知対象信号TS3に対する異常の検知は行わず、当該検知対象信号TS3を含むパケットPK11をアルゴリズム生成装置DEVGへ送信する。アルゴリズム生成装置DEVGは、当該検知対象信号TS3を反映させて検知アルゴリズムALを生成する。ここでは、説明の便宜上、検知対象信号TS3のみによって検知アルゴリズムALの生成が完了したものとする。
アルゴリズム生成装置DEVGは、“Recipe2”に対応する検知アルゴリズムALの生成を完了すると、例えばMESへパケットPK51を送信する。当該パケットPK51は、図9で説明したように、パケットPK5を生成完了通知EDとして用いたパケットである。MESは、当該パケットPK51を受信することで、“Recipe2”に対応する量産用の半導体ウエハを投入可能になったことを認識する。また、アルゴリズム生成装置DEVGは、異常検知実行装置DEVEaへ“Recipe2”および検知アルゴリズム(検知パラメータ)ALを含むパケットPK52を送信する。異常検知実行装置DEVEaは、当該パケットPK52に応じて、“Recipe2”に対応する検知アルゴリズムALをアルゴリズム格納部ADBに格納する。
その後、図11BのステップS403において、MESは、通信ネットワークNWへパケットPK33を送信する。パケットPK33は、“Recipe3”の識別情報DIを製造装置MEaと異常検知実行装置DEVEaへ通知するパケットである。この例では、異常検知実行装置DEVEaにおいて、“Recipe3”に対応する検知アルゴリズムALは、ステップS402の場合と同様に、アルゴリズム格納部ADBに格納されていない。この場合、ステップS402の場合と同様に、パケットPK33は、試作用の半導体ウエハを用いた着工命令を意味する。
異常検知実行装置DEVEaは、アルゴリズム生成装置DEVGに向けて“Recipe3”に対応する検知アルゴリズムALの生成要求GRを表すパケットPK42を送信する。アルゴリズム生成装置DEVGは、当該パケットPK42に応じて、“Recipe3”に対応する検知アルゴリズムALの生成を開始し、生成に必要な検知対象信号を待ち受ける。この際に、仮に、アルゴリズム生成装置DEVGの内のアルゴリズム生成部ALG[1]が、前述したステップS402に伴う検知アルゴリズムALを生成中であった場合、アルゴリズム生成部ALG[2]が、当該“Recipe3”に対応する検知アルゴリズムALの生成を開始する。
製造装置MEaは、投入される試作用の半導体ウエハを“Recipe3”を用いて処理し、異常検知実行装置DEVEaは、その処理に伴うモニタ信号MSから、検知対象信号TS4を抽出する。異常検知実行装置DEVEaは、検知対象信号TS4に対する異常の検知は行わず、当該検知対象信号TS4を含むパケットPK12をアルゴリズム生成装置DEVGへ送信する。アルゴリズム生成装置DEVGは、当該検知対象信号TS4を反映させて検知アルゴリズムALを生成する。この例では、当該検知アルゴリズムALの生成は完了せず、アルゴリズム生成装置DEVGは、引き続き、“Recipe3”の処理に伴う検知対象信号を待ち受ける。
その後、ステップS404において、MESは、通信ネットワークNWへパケットPK34を送信する。パケットPK34は、“Recipe2”の識別情報DIを製造装置MEaと異常検知実行装置DEVEaへ通知するパケットである。ここで、異常検知実行装置DEVEaでは、前述したステップS402に伴い、“Recipe2”に対応する検知アルゴリズムALは、アルゴリズム格納部ADBに格納されている。このため、パケットPK34は、量産用の半導体ウエハを用いた着工命令を意味する。
製造装置MEaは、投入される量産用の半導体ウエハを“Recipe2”を用いて処理し、異常検知実行装置DEVEaは、その処理に伴うモニタ信号MSから、検知対象信号TS5を抽出する。異常検知実行装置DEVEaは、当該検知対象信号TS5の異常の有無を、“Recipe2”に対応する検知アルゴリズムALに基づき判別することで、製造装置MEaの異常を検知する。その結果、異常検知実行装置DEVEaは、検知対象信号TS5を正常と判別すると、“OK”の検知結果を表すパケットPK23をSCADAへ送信する。
また、その後は、ステップS405において、ステップS401の場合と同様の処理が行われる。すなわち、パケットPK35によって、前述したパケットPK31の場合と同様の“Recipe1”に対する処理が行われ、その際の検知結果として、前述したパケットPK21と同様のパケットPK24が送信される。なお、図示は省略するが、その後に、MESによって、ステップS403におけるパケットPK33と同様のパケットが送信されると、アルゴリズム生成装置DEVGは、その後の検知対象信号に基づいて“Recipe3”に対応する検知アルゴリズムALの生成を再開する。
《実施の形態3の主要な効果》
以上、実施の形態3の異常検知システムを用いることでも、実施の形態1および2で述べた各種効果と同様の効果が得られる。特に、図11Aおよび図11Bに示したように、製造装置MEaを量産ラインから切り離すことなく、例えば、ステップS401とステップS405の合間(すなわち量産ライン用のバッチ処理の合間)に、ステップS402,S403のような検知アルゴリズムALの生成を行うことが可能になる。また、ステップS402,S404に示されるように、検知アルゴリズムALの生成が完了すると、それを用いた量産を迅速に開始することができる。その結果、製造効率の向上が図れる。
さらに、図10に示されるように、製造装置MEa,MEbと異常検知実行装置DEVEa,DEVEbを1対1で対応させることで、異常を早期に検知することが可能になる。すなわち、図12の場合のように、製造装置MEa,MEbからのモニタ信号MSを通信ネットワークNWに結合された異常検知サーバに集約させるのではなく、製造装置MEa,MEb毎に個別に異常検知を行うことで、処理負荷および通信負荷(すなわちリソース)が分散され、結果として、異常を早期に検知することが可能になる。なお、異常検知実行装置DEVEa,DEVEbは、前述したように、例えば、小型の配線基板等によって構成され、製造装置MEa,MEb内に搭載することも、製造装置MEa,MEbの外付け部品として設置することも可能である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、前述した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
ADB アルゴリズム格納部
AL 検知アルゴリズム
ALG アルゴリズム生成部
DEVE 異常検知実行装置
DEVG アルゴリズム生成装置
DI 識別情報
DR データ識別部
ED 生成完了通知
EDT 異常検知部
GR 生成要求
IIF 信号入力部
ME 製造装置
MS モニタ信号
NN 未対応通知
NW 通信ネットワーク
PK パケット
SI 選択情報
SS 対象信号選定部
TGR 検知対象識別部
TS 検知対象信号

Claims (18)

  1. 検知対象の識別情報と、当該検知対象のモニタ信号から得られる検知対象信号とが入力され、当該検知対象信号の異常を検知する異常検知システムであって、
    前記識別情報に対応する検知アルゴリズムが格納されるアルゴリズム格納部と、
    前記検知対象信号の異常を、前記アルゴリズム格納部に格納される、前記識別情報に対応する検知アルゴリズムを用いて検知する異常検知部と、
    前記識別情報に対応する前記検知アルゴリズムが前記アルゴリズム格納部に格納されているか否かを判別し、格納されていない場合に生成要求を発行する検知対象識別部と、
    前記生成要求に応じて、前記識別情報に対応する前記検知アルゴリズムを前記検知対象信号を用いて生成するアルゴリズム生成部と、
    を有する、
    異常検知システム。
  2. 請求項1記載の異常検知システムにおいて、
    前記アルゴリズム生成部は、前記検知アルゴリズムの生成が完了した際に、生成完了通知を発行する、
    異常検知システム。
  3. 請求項1記載の異常検知システムにおいて、
    前記アルゴリズム生成部は、前記検知アルゴリズムの生成が完了した際に、生成した検知アルゴリズムを前記アルゴリズム格納部に格納する、
    異常検知システム。
  4. 請求項1記載の異常検知システムにおいて、
    前記検知対象識別部は、前記識別情報に対応する前記検知アルゴリズムが前記アルゴリズム格納部に格納されている場合には、前記異常検知部へ前記識別情報に対応する前記検知アルゴリズムを特定する選択情報を送信し、格納されていない場合には、前記異常検知部へ未対応通知を送信し、
    前記異常検知部は、前記未対応通知を受けた場合、前記検知対象信号の異常を検知しない、
    異常検知システム。
  5. 請求項1記載の異常検知システムにおいて、
    前記異常検知部および前記検知対象識別部は、マイクロコンピュータに搭載される、
    異常検知システム。
  6. 請求項1記載の異常検知システムにおいて、
    前記検知アルゴリズムは、AI(Artificial Intelligence)に基づくアルゴリズムである、
    異常検知システム。
  7. 請求項6記載の異常検知システムにおいて、
    前記アルゴリズム格納部、前記異常検知部および前記検知対象識別部は、マイクロコンピュータを含む第1の装置に搭載され、
    前記アルゴリズム生成部は、前記第1の装置とは異なる第2の装置に搭載され、
    前記第1の装置と前記第2の装置は、通信ネットワークで結合される、
    異常検知システム。
  8. 通信ネットワークで結合される製造装置、異常検知装置および管理装置を備える半導体装置の製造システムであって、
    前記管理装置は、前記製造装置の製造条件を表すレシピIDを含んだ識別情報を前記通信ネットワークへ送信し、
    前記製造装置は、前記管理装置からの前記レシピIDに基づく前記製造条件で半導体装置を処理し、当該処理の状況を表すモニタ信号を出力し、
    前記異常検知装置は、
    前記モニタ信号の中から検知対象とする検知対象信号を定める対象信号選定部と、
    前記識別情報に対応する検知アルゴリズムが格納されるアルゴリズム格納部と、
    前記検知対象信号の異常を、前記アルゴリズム格納部に格納される、前記識別情報に対応する前記検知アルゴリズムを用いて検知する異常検知部と、
    前記識別情報に対応する前記検知アルゴリズムが前記アルゴリズム格納部に格納されているか否かを判別し、格納されていない場合に生成要求を発行する検知対象識別部と、
    前記生成要求に応じて、前記識別情報に対応する前記検知アルゴリズムを前記検知対象信号を用いて生成し、当該生成した前記検知アルゴリズムを前記アルゴリズム格納部に格納するアルゴリズム生成部と、
    を有する、
    半導体装置の製造システム。
  9. 請求項8記載の半導体装置の製造システムにおいて、
    前記アルゴリズム生成部は、前記検知アルゴリズムの生成が完了した際に、生成完了通知を発行する、
    半導体装置の製造システム。
  10. 請求項8記載の半導体装置の製造システムにおいて、
    前記アルゴリズム生成部は、前記検知アルゴリズムの生成が完了した際に、生成した検知アルゴリズムを前記アルゴリズム格納部に格納する、
    半導体装置の製造システム。
  11. 請求項8記載の半導体装置の製造システムにおいて、
    前記検知対象識別部は、前記検知アルゴリズムが前記アルゴリズム格納部に格納されている場合には、前記異常検知部へ前記識別情報に対応する前記検知アルゴリズムを特定する選択情報を送信し、格納されていない場合には、前記異常検知部へ未対応通知を送信し、
    前記異常検知部は、前記未対応通知を受けた場合、前記検知対象信号の異常を検知しない、
    半導体装置の製造システム。
  12. 請求項8記載の半導体装置の製造システムにおいて、
    前記検知アルゴリズムは、AI(Artificial Intelligence)に基づくアルゴリズムである、
    半導体装置の製造システム。
  13. 請求項12記載の半導体装置の製造システムにおいて、
    前記アルゴリズム格納部、前記異常検知部および前記検知対象識別部は、マイクロコンピュータを含む第1の装置に搭載され、
    前記アルゴリズム生成部は、前記第1の装置に前記通信ネットワークで結合される第2の装置に搭載される、
    半導体装置の製造システム。
  14. 請求項13記載の半導体装置の製造システムにおいて、
    前記製造装置を複数有し、
    前記第1の装置は、前記複数の製造装置毎に設けられる、
    半導体装置の製造システム。
  15. 通信ネットワークで結合される製造装置、異常検知装置および管理装置を用いた半導体装置の製造方法であって、
    前記管理装置は、前記製造装置の製造条件を表すレシピIDを含んだ識別情報を前記通信ネットワークへ送信し、
    前記製造装置は、前記管理装置からの前記レシピIDに基づく前記製造条件で半導体装置を処理し、当該処理の状況を表すモニタ信号を出力し、
    前記異常検知装置は、
    前記モニタ信号の中から検知対象とする検知対象信号を定める対象信号選定部と、
    前記識別情報に対応する検知アルゴリズムが格納されるアルゴリズム格納部と、
    前記検知対象信号の異常を、前記アルゴリズム格納部に格納される、前記識別情報に対応する前記検知アルゴリズムを用いて検知する異常検知部と、
    前記識別情報に対応する前記検知アルゴリズムが前記アルゴリズム格納部に格納されているか否かを判別し、格納されていない場合に生成要求を発行する検知対象識別部と、
    前記生成要求に応じて、前記識別情報に対応する前記検知アルゴリズムを前記検知対象信号を用いて生成し、当該生成が完了した際に生成完了通知を発行し、当該生成した前記検知アルゴリズムを前記アルゴリズム格納部に格納するアルゴリズム生成部と、
    を有し、
    前記製造方法は、
    前記製造装置が、量産用となる前記半導体装置を第1のレシピIDを用いて処理する第1の工程と、
    前記異常検知装置が、前記第1の工程に伴う前記製造装置の異常を検知する第2の工程と、
    前記製造装置が、試作用となる前記半導体装置を第2のレシピIDを用いて処理する第3の工程と、
    前記異常検知装置が、前記第2のレシピIDを含んだ前記識別情報を受けて前記生成要求を発行し、前記生成要求に応じて前記識別情報に対応する前記検知アルゴリズムを生成する第4の工程と、
    前記異常検知装置が、前記第4の工程に伴う前記生成完了通知を発行したのち、前記製造装置が、量産用となる前記半導体装置を前記第2のレシピIDを用いて処理する第5の工程と、
    前記異常検知装置が、前記第5の工程に伴う前記製造装置の異常を検知する第6の工程と、
    を有する、
    半導体装置の製造方法。
  16. 請求項15記載の半導体装置の製造方法において、
    前記検知対象識別部は、前記検知アルゴリズムが前記アルゴリズム格納部に格納されている場合には、前記異常検知部へ前記識別情報に対応する前記検知アルゴリズムを特定する選択情報を送信し、格納されていない場合には、前記異常検知部へ未対応通知を送信し、
    前記異常検知部は、前記未対応通知を受けた場合、前記検知対象信号の異常を検知しない、
    半導体装置の製造方法。
  17. 請求項15記載の半導体装置の製造方法において、
    さらに、前記製造装置が、前記第4の工程と前記第5の工程の間で、量産用となる前記半導体装置を前記第2のレシピIDとは異なるレシピIDを用いて処理する第7の工程を有する、
    半導体装置の製造方法。
  18. 請求項15記載の半導体装置の製造方法において、
    前記検知アルゴリズムは、AI(Artificial Intelligence)に基づくアルゴリズムである、
    半導体装置の製造方法。
JP2017075650A 2017-04-06 2017-04-06 異常検知システム、半導体装置の製造システムおよび製造方法 Active JP6795444B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017075650A JP6795444B2 (ja) 2017-04-06 2017-04-06 異常検知システム、半導体装置の製造システムおよび製造方法
US15/895,419 US10409260B2 (en) 2017-04-06 2018-02-13 Abnormality detection system, semiconductor device manufacturing system and semiconductor device manufacturing method
CN201810241513.XA CN108695199B (zh) 2017-04-06 2018-03-22 异常检测***、半导体器件制造***和方法
US16/522,354 US20190346820A1 (en) 2017-04-06 2019-07-25 Abnormality detection system, semiconductor device manufacturing system and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017075650A JP6795444B2 (ja) 2017-04-06 2017-04-06 異常検知システム、半導体装置の製造システムおよび製造方法

Publications (2)

Publication Number Publication Date
JP2018180705A true JP2018180705A (ja) 2018-11-15
JP6795444B2 JP6795444B2 (ja) 2020-12-02

Family

ID=63711602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017075650A Active JP6795444B2 (ja) 2017-04-06 2017-04-06 異常検知システム、半導体装置の製造システムおよび製造方法

Country Status (3)

Country Link
US (2) US10409260B2 (ja)
JP (1) JP6795444B2 (ja)
CN (1) CN108695199B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020135170A (ja) * 2019-02-15 2020-08-31 ルネサスエレクトロニクス株式会社 異常検知装置、異常検知システム、異常検知方法
WO2021015254A1 (ja) * 2019-07-22 2021-01-28 株式会社安川電機 拡張モジュール、産業用機器、及び推定方法
JP2021132116A (ja) * 2020-02-19 2021-09-09 Sppテクノロジーズ株式会社 コンピュータプログラム、半導体製造装置、基板昇降装置及び半導体製造方法
US12013679B2 (en) 2019-06-14 2024-06-18 Renesas Electronics Corporation Abnormality detection system, abnormality detection apparatus, and abnormality detection method

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3553740A1 (en) * 2018-04-13 2019-10-16 Koninklijke Philips N.V. Automatic slice selection in medical imaging
CN112188534B (zh) * 2019-07-05 2023-11-03 中兴通讯股份有限公司 一种异常检测方法和装置
US11556117B2 (en) * 2019-10-21 2023-01-17 Applied Materials, Inc. Real-time anomaly detection and classification during semiconductor processing
CN113780753A (zh) * 2021-08-20 2021-12-10 深圳市广和通无线股份有限公司 数据处理方法、装置、计算机设备以及存储介质
CN114548885B (zh) * 2022-04-27 2022-11-08 广州粤芯半导体技术有限公司 晶圆制造的配方数据收集方法和装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010082322A1 (ja) * 2009-01-14 2010-07-22 株式会社日立製作所 装置異常監視方法及びシステム
JP2015103218A (ja) * 2013-11-28 2015-06-04 株式会社日立製作所 プラントの診断装置及び診断方法
WO2016031244A1 (ja) * 2014-08-27 2016-03-03 株式会社 東芝 監視制御システム及びデータ収集装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4008899B2 (ja) * 2003-09-08 2007-11-14 株式会社東芝 半導体装置の製造システムおよび半導体装置の製造方法
US7403865B2 (en) * 2004-12-28 2008-07-22 Asml Netherlands B.V. System and method for fault indication on a substrate in maskless applications
JP2006278547A (ja) 2005-03-28 2006-10-12 Toshiba Corp 異常検知システム、異常検知方法、異常検知プログラム及び半導体装置の製造方法
JP2008004641A (ja) * 2006-06-20 2008-01-10 Toshiba Corp 不良検出システム、不良検出方法及びプログラム
US8000922B2 (en) * 2008-05-29 2011-08-16 Kla-Tencor Corp. Methods and systems for generating information to be used for selecting values for one or more parameters of a detection algorithm
JP5208807B2 (ja) * 2009-02-27 2013-06-12 株式会社日立国際電気 基板処理システム
US8594977B2 (en) * 2009-06-04 2013-11-26 Honeywell International Inc. Method and system for identifying systemic failures and root causes of incidents
KR102238648B1 (ko) * 2014-06-03 2021-04-09 삼성전자주식회사 반도체 공정 관리 시스템, 이를 포함하는 반도체 제조 시스템 및 반도체 제조 방법
CN106408792B (zh) * 2016-09-22 2020-04-28 深圳怡化电脑股份有限公司 一种数据处理的方法及装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010082322A1 (ja) * 2009-01-14 2010-07-22 株式会社日立製作所 装置異常監視方法及びシステム
JP2015103218A (ja) * 2013-11-28 2015-06-04 株式会社日立製作所 プラントの診断装置及び診断方法
WO2016031244A1 (ja) * 2014-08-27 2016-03-03 株式会社 東芝 監視制御システム及びデータ収集装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020135170A (ja) * 2019-02-15 2020-08-31 ルネサスエレクトロニクス株式会社 異常検知装置、異常検知システム、異常検知方法
JP7175216B2 (ja) 2019-02-15 2022-11-18 ルネサスエレクトロニクス株式会社 異常検知装置、異常検知システム、異常検知方法
US12013679B2 (en) 2019-06-14 2024-06-18 Renesas Electronics Corporation Abnormality detection system, abnormality detection apparatus, and abnormality detection method
WO2021015254A1 (ja) * 2019-07-22 2021-01-28 株式会社安川電機 拡張モジュール、産業用機器、及び推定方法
JP2021018627A (ja) * 2019-07-22 2021-02-15 株式会社安川電機 拡張モジュール、産業用機器、産業用機器のパラメータ又は前記産業用機器により制御される機器の内部状態の推定方法及び推定システム
JP2021132116A (ja) * 2020-02-19 2021-09-09 Sppテクノロジーズ株式会社 コンピュータプログラム、半導体製造装置、基板昇降装置及び半導体製造方法

Also Published As

Publication number Publication date
US20180292806A1 (en) 2018-10-11
CN108695199B (zh) 2023-11-07
US10409260B2 (en) 2019-09-10
CN108695199A (zh) 2018-10-23
JP6795444B2 (ja) 2020-12-02
US20190346820A1 (en) 2019-11-14

Similar Documents

Publication Publication Date Title
JP6795444B2 (ja) 異常検知システム、半導体装置の製造システムおよび製造方法
US11789794B2 (en) Updating operational technology devices using container orchestration systems
US10649820B2 (en) Method of managing event generation for an industrial controller
CN114296405B (zh) 使用容器编排***和操作技术设备实现无服务器功能
EP3971665A1 (en) Integrating container orchestration systems with operational technology devices
US20160105337A1 (en) Apparatus and method for analyzing a control network
US12000887B2 (en) Wireless electronic-control system
CN103760881B (zh) 一种物料使用情况的监控管理方法及***
US12013687B1 (en) Systems and methods for energy management of operation technology networks by an information technology network
JP7277206B2 (ja) 通信制御装置および方法
US11947342B1 (en) Container registry and subscription service for industrial systems
US20240085889A1 (en) Dynamic routing and edge orchestration for industrial automation data
WO2023019566A1 (en) Control circuit and distributed control system
EP3461102B1 (en) Notification control device, notification control system, notification control method, and storage medium
CN110221869B (zh) 用于配置数据中心运行环境的方法及装置
KR20080019079A (ko) 다중 플랫폼 프로세서 상호간 정보 공유시스템 및 그 방법
JP2024011461A (ja) 制御システム、制御装置および通信方法
CN117517991A (zh) 电池检测方法、装置、***、设备及计算机存储介质
JP2017151690A (ja) データ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201112

R150 Certificate of patent or registration of utility model

Ref document number: 6795444

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150