JP2018170506A - Circuit board and electronic device including the same - Google Patents

Circuit board and electronic device including the same Download PDF

Info

Publication number
JP2018170506A
JP2018170506A JP2018060059A JP2018060059A JP2018170506A JP 2018170506 A JP2018170506 A JP 2018170506A JP 2018060059 A JP2018060059 A JP 2018060059A JP 2018060059 A JP2018060059 A JP 2018060059A JP 2018170506 A JP2018170506 A JP 2018170506A
Authority
JP
Japan
Prior art keywords
layer
circuit board
conductor
wall
glass layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018060059A
Other languages
Japanese (ja)
Other versions
JP7027218B2 (en
Inventor
嘉雄 大橋
Yoshio Ohashi
嘉雄 大橋
西田　憲一
Kenichi Nishida
憲一 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JP2018170506A publication Critical patent/JP2018170506A/en
Application granted granted Critical
Publication of JP7027218B2 publication Critical patent/JP7027218B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a circuit board which allows solder to easily flow in a gap between a wall conductor and a pin and can firmly fix the pin.SOLUTION: The circuit board includes: a substrate made of a ceramic having a first surface, a second surface, and a through hole penetrating from the first surface to the second surface; a wall surface conductor which is an annular body in contact with the substrate in the through hole and is positioned from the first surface to the second surface; and a metal layer located on at least one of the first surface and the second surface and in contact with the wall surface conductor. Furthermore, the circuit board has a glass layer on at least a part of the inner surface of the wall surface conductor.SELECTED DRAWING: Figure 1

Description

本開示は、回路基板およびこれを備える電子装置に関する。   The present disclosure relates to a circuit board and an electronic device including the circuit board.

半導体素子、発熱素子、ペルチェ素子等の各種電子部品が、回路基板の金属層上に搭載された電子装置が知られている。   There is known an electronic device in which various electronic components such as a semiconductor element, a heating element, and a Peltier element are mounted on a metal layer of a circuit board.

そして、このような用途において使用される回路基板としては、貫通孔を設け、貫通孔内に金属層と接する環状体の壁面導体を形成したものが知られている（例えば、特許文献１を参照）。   And as a circuit board used in such a use, what provided the through-hole and formed the wall surface conductor of the annular body which touches a metal layer in the through-hole is known (for example, refer to patent documents 1). ).

国際公開第２００７／０９４２２１号公報International Publication No. 2007/094221

このような回路基板を用いる場合、半田を介して壁面導体にピンを接合し、ピンから、半田、壁面導体および金属層を介して、電子部品に電流を流す構成となる。しかしながら、半田を介して壁面導体にピンを接合するために、壁面導体とピンとの隙間へ半田を流し込む場合、壁面導体と半田とが固着しやすいことから、壁面導体の下部にまで半田が十分に行き渡らず、ピンの固定が弱くなる場合がある。   When such a circuit board is used, a pin is joined to the wall conductor via solder, and a current is passed from the pin to the electronic component via the solder, wall conductor and metal layer. However, when the solder is poured into the gap between the wall conductor and the pin in order to join the pin to the wall conductor via the solder, the wall conductor and the solder are likely to adhere to each other. There is a case where the pin is not fixed and the pin fixing is weak.

本開示は、このような事情に鑑みて案出されたものであり、壁面導体とピンとの隙間において、半田が流れ込みやすく、ピンを強固に固定できる回路基板を提供することを目的とする。   The present disclosure has been devised in view of such circumstances, and an object of the present disclosure is to provide a circuit board in which solder can easily flow into a gap between a wall conductor and a pin and the pin can be firmly fixed.

本開示の回路基板は、第１面、第２面および前記第１面から前記第２面に貫通する貫通孔を有する、セラミックスからなる基板と、前記貫通孔内において前記基板に接する環状体であり、前記第１面から前記第２面にわたって位置する壁面導体と、前記第１面または前記第２面の少なくとも一方に位置し、前記壁面導体に接する金属層とを備える。さらに、本開示の回路基板は、前記壁面導体の内表面の少なくとも一部にガラス層を有する。   A circuit board according to the present disclosure includes a substrate made of ceramics having a first surface, a second surface, and a through hole penetrating from the first surface to the second surface, and an annular body in contact with the substrate in the through hole. There is provided a wall conductor located from the first surface to the second surface, and a metal layer located on at least one of the first surface and the second surface and in contact with the wall conductor. Furthermore, the circuit board of the present disclosure has a glass layer on at least a part of the inner surface of the wall conductor.

また、本発明の電子装置は、上記回路基板と、前記壁面導体内に位置し、半田にて前記壁面導体に電気的に接合されたピンと、前記回路基板の前記金属層上に位置する電子部品とを備える。   According to another aspect of the invention, there is provided an electronic device including the circuit board, a pin located in the wall conductor, and electrically joined to the wall conductor by solder, and an electronic component located on the metal layer of the circuit board. With.

本開示の回路基板は、壁面導体とピンとの隙間において、半田が流れ込みやすいため、ピンを強固に固定できる。   In the circuit board of the present disclosure, the solder can easily flow in the gap between the wall surface conductor and the pin, so that the pin can be firmly fixed.

また、本開示の回路基板は、ピンが強固に固定されていることから、長期間の使用に耐える。   The circuit board of the present disclosure can withstand long-term use because the pins are firmly fixed.

本開示の回路基板における貫通孔周辺の一例を模式的に示す断面図である。It is sectional drawing which shows typically an example of the through-hole periphery in the circuit board of this indication. 本開示の電子装置について、図１に基づいた一例を模式的に示す断面図である。It is sectional drawing which shows typically an example based on FIG. 1 about the electronic device of this indication.

以下、本開示の回路基板について、図面を参照しながら詳細に説明する。   Hereinafter, the circuit board of the present disclosure will be described in detail with reference to the drawings.

本開示の回路基板１０は、図１に示すように、第１面１ａ、第２面１ｂおよび第１面１ａから第２面１ｂに貫通する貫通孔２を有する、基板１を備える。そして、この基板１は、セラミックスからなる。   As shown in FIG. 1, the circuit board 10 of the present disclosure includes a substrate 1 having a first surface 1 a, a second surface 1 b, and a through hole 2 penetrating from the first surface 1 a to the second surface 1 b. And this board | substrate 1 consists of ceramics.

ここで、図１においては、基板１が、断面形状が矩形状の貫通孔２を有している例を示している。しかしながら、貫通孔２の断面形状は、これに限定されるものではなく、台形等の任意の形状であってもよい。また、貫通孔２は、基板１の第１面１ａの平面視において、円形状、矩形状等どのような形状であっても構わない。   Here, in FIG. 1, the board | substrate 1 has shown the example which has the through-hole 2 whose cross-sectional shape is a rectangular shape. However, the cross-sectional shape of the through hole 2 is not limited to this, and may be an arbitrary shape such as a trapezoid. Further, the through hole 2 may have any shape such as a circular shape or a rectangular shape in a plan view of the first surface 1a of the substrate 1.

さらに、本開示の回路基板１０は、図１に示すように、貫通孔２内において基板１に接する環状体であり、第１面１ａから第２面１ｂにわたって位置する壁面導体３と、第１面１ａまたは第２面１ｂの少なくとも一方に位置し、壁面導体３に接する金属層４とを備える。   Furthermore, as shown in FIG. 1, the circuit board 10 of the present disclosure is an annular body that is in contact with the board 1 in the through hole 2, and includes a wall surface conductor 3 that is positioned from the first surface 1 a to the second surface 1 b, A metal layer 4 located on at least one of the surface 1a or the second surface 1b and in contact with the wall conductor 3;

ここで、図１においては、基板１の第１面１ａに金属層４が位置している例を示しているが、金属層４は、第２面１ｂに位置していてもよく、第１面１ａおよび第２面１ｂの両方に位置していてもよい。なお、図１において、第２面１ｂに金属層４が位置する場合は、金属層４が第２面１ｂの下に位置するものとなる。   Here, FIG. 1 shows an example in which the metal layer 4 is located on the first surface 1a of the substrate 1, but the metal layer 4 may be located on the second surface 1b, You may be located in both the surface 1a and the 2nd surface 1b. In FIG. 1, when the metal layer 4 is located on the second surface 1b, the metal layer 4 is located below the second surface 1b.

さらに、本開示の回路基板１０は、図１に示すように、壁面導体３の内表面の少なくとも一部にガラス層５を有する。そして、本開示の電子装置２０は、図２に示すように、本開示の回路基板１０と、壁面導体３内に位置し、半田６にて壁面導体３に電気的に接合されたピン７と、回路基板１０の金属層４上に位置する電子部品８とを備える。ここで、本開示の回路基板１０は、上記構成を満足していることで、ガラス層５と半田６との濡れ性が悪いことから、壁面導体３とピン７との隙間において、半田６が流れ込みやすい。よって、壁面導体３の下部にまで半田６が行き渡りやすく、ピン７を半田６にて強固に固定できる。   Furthermore, as shown in FIG. 1, the circuit board 10 of the present disclosure has a glass layer 5 on at least a part of the inner surface of the wall surface conductor 3. As shown in FIG. 2, the electronic device 20 according to the present disclosure includes a circuit board 10 according to the present disclosure and pins 7 that are located in the wall surface conductor 3 and are electrically joined to the wall surface conductor 3 by solder 6. And an electronic component 8 positioned on the metal layer 4 of the circuit board 10. Here, since the circuit board 10 of the present disclosure satisfies the above-described configuration and the wettability between the glass layer 5 and the solder 6 is poor, the solder 6 is disposed in the gap between the wall conductor 3 and the pin 7. Easy to flow. Therefore, the solder 6 easily spreads to the lower part of the wall conductor 3, and the pin 7 can be firmly fixed with the solder 6.

また、壁面導体３の内表面にガラス層５を有するか否かは、以下の方法で確認すればよい。まず、本開示の回路基板１０を、図１に示すように、第１面１ａから第２面１ｂにかけて切断する。次に、この切断面を、クロスセクションポリッシャー（ＣＰ）を用いて研磨することで、観察面を得る。そして、この観察面における壁面導体３の内表面上に位置し、層として視認できる箇所に対して、走査型電子顕微鏡（ＳＥＭ）に付設のエネルギー分散型Ｘ線分析装置（ＥＤＳ）または波長分散型Ｘ線分析装置（ＷＤＳ）を用いて電子線を照射する。その結果、珪素（Ｓｉ）または硼素（Ｂ）と、酸素（Ｏ）とが同時に検出され、珪素および硼素の含有量から、それぞれ酸化珪素（ＳｉＯ２）および酸化硼素（Ｂ２Ｏ３）に換算した含有量の合計量が５０質量％以上であれば、その層がガラス層５である。 Moreover, what is necessary is just to confirm whether it has the glass layer 5 in the inner surface of the wall surface conductor 3 with the following method. First, as shown in FIG. 1, the circuit board 10 of the present disclosure is cut from the first surface 1a to the second surface 1b. Next, this cut surface is polished using a cross section polisher (CP) to obtain an observation surface. An energy dispersive X-ray analyzer (EDS) or a wavelength dispersive type attached to the scanning electron microscope (SEM) is located on the inner surface of the wall conductor 3 on the observation surface and visible as a layer. An electron beam is irradiated using an X-ray analyzer (WDS). As a result, silicon (Si) or boron (B) and oxygen (O) are detected simultaneously, and converted into silicon oxide (SiO 2 ) and boron oxide (B 2 O 3 ) from the silicon and boron contents, respectively. If the total content is 50% by mass or more, the layer is the glass layer 5.

また、本開示の回路基板１０は、壁面導体３の内表面のうちガラス層５が占める占有率は、２０％以上６０％以下であってもよい。このように、ガラス層５が占める占有率が上記数値範囲を満足するならば、壁面導体３と半田６との密着強度を高く維持しつつ、壁面導体３とピン７との隙間において、半田６がより流れ込みやすいことから、半田６によりピン７を強固に固定できる。   Further, in the circuit board 10 of the present disclosure, the occupation ratio occupied by the glass layer 5 in the inner surface of the wall surface conductor 3 may be 20% or more and 60% or less. As described above, if the occupation ratio occupied by the glass layer 5 satisfies the above numerical range, the solder 6 is held in the gap between the wall conductor 3 and the pin 7 while maintaining the high adhesion strength between the wall conductor 3 and the solder 6. Therefore, the pin 7 can be firmly fixed by the solder 6.

また、回路基板１０が、第１面１ａに金属層４を備え、壁面導体３を貫通孔２の軸方向の長さに３等分した第１面１ａ側の領域を第１領域３ａ、第２面１ｂ側の領域を第２領域３ｂとしたとき、壁面導体３の内表面のうちガラス層５が占める占有率は、第１領域３ａよりも第２領域３ｂの方が大きくてもよい。このような構成を満足するならば、壁面導体３とピン７との隙間において、半田６がより流れ込みやすく、半田６によりピン７を強固に固定できる。さらに、電子部品８を金属層４上に設けた際に、電子部品８とガラス層５が多く存在する第２領域３ｂとの距離が離れていることから、電子部品８の発熱によるガラス層５の熱膨張で引き起こされる、壁面導体３と半田６との密着強度の低下を低減することができる。   Further, the circuit board 10 includes the metal layer 4 on the first surface 1a, and the region on the first surface 1a side obtained by dividing the wall conductor 3 into the axial length of the through hole 2 is divided into the first region 3a and the first region 3a. When the region on the second surface 1b side is the second region 3b, the occupation ratio of the glass layer 5 in the inner surface of the wall conductor 3 may be larger in the second region 3b than in the first region 3a. If such a configuration is satisfied, the solder 6 can easily flow into the gap between the wall conductor 3 and the pin 7, and the pin 7 can be firmly fixed by the solder 6. Furthermore, when the electronic component 8 is provided on the metal layer 4, the distance between the electronic component 8 and the second region 3 b in which the glass layer 5 exists is large. It is possible to reduce a decrease in the adhesion strength between the wall conductor 3 and the solder 6 caused by the thermal expansion of.

なお、本開示の回路基板１０は、壁面導体３の内表面のうちガラス層５が占める占有率は、第１領域３ａから第２領域３ｂにかけて漸次大きくなってもよい。ここで、漸次大きくなっているとは、以下の場合のことをいう。まず、壁面導体３において、第１領域３ａと第２領域３ｂとの間の領域を第３領域３ｃとする。そして、ガラス層５が占める占有率が、第２領域３ｂ＞第３領域３ｃ＞第１領域３ａの関係を満たすならば、ガラス層５が占める占有率が、第１領域３ａから第２領域３ｂにかけて漸次大きくなっているという。   In the circuit board 10 of the present disclosure, the occupation ratio of the inner surface of the wall surface conductor 3 occupied by the glass layer 5 may gradually increase from the first region 3a to the second region 3b. Here, gradually increasing means the following cases. First, in the wall surface conductor 3, a region between the first region 3a and the second region 3b is defined as a third region 3c. If the occupation ratio occupied by the glass layer 5 satisfies the relationship of the second area 3b> the third area 3c> the first area 3a, the occupation ratio occupied by the glass layer 5 increases from the first area 3a to the second area 3b. It is said that it gradually increases over time.

また、本開示の回路基板１０は、貫通孔２の軸方向におけるガラス層５の平均長さが２０μｍ以上８０μｍ以下であってもよい。このように、ガラス層５の平均長さが上記数値範囲を満足するならば、壁面導体３と半田６との密着強度を維持しつつ、壁面導体３とピン７との隙間において、半田６がより流れ込みやすくなり、半田６によりピン７を強固に固定できる。   In the circuit board 10 of the present disclosure, the average length of the glass layer 5 in the axial direction of the through hole 2 may be 20 μm or more and 80 μm or less. As described above, if the average length of the glass layer 5 satisfies the above numerical range, the solder 6 is placed in the gap between the wall conductor 3 and the pin 7 while maintaining the adhesion strength between the wall conductor 3 and the solder 6. It becomes easier to flow in and the pin 7 can be firmly fixed by the solder 6.

ここで、壁面導体３の内表面のうちガラス層５が占める占有率およびガラス層５の平均長さは、以下の方法で測定することができる。まず、上述した方法により、回路基板１０を切断し、ＣＰを用いて研磨し、観察面を得る。次に、この観察面における、壁面導体３の各領域（第１領域３ａ、第２領域３ｂ、第３領域３ｃ）を、ＳＥＭを用いて１００〜２００倍の倍率で観察し、各領域の写真を一枚以上撮影する。そして、撮影した各写真を、画像解析ソフト（例えば、ＩｍａｇｅＪ等）を用いて解析し、各写真における壁面導体３およびガラス層５の長さを求める。ここで、壁面導体３の長さとは、壁面導体３の貫通孔２の軸方向の長さのことであり、ガラス層５の長さとは、ガラス層５の貫通孔２の軸方向の長さのことである。なお、軸方向とは、図１における上下方向にあたり、軸方向の長さとは、図１における高さのことである。   Here, the occupation ratio which the glass layer 5 occupies among the inner surfaces of the wall surface conductor 3 and the average length of the glass layer 5 can be measured by the following methods. First, by the method described above, the circuit board 10 is cut and polished using CP to obtain an observation surface. Next, each region (first region 3a, second region 3b, and third region 3c) of the wall conductor 3 on this observation surface is observed at a magnification of 100 to 200 times using an SEM, and a photograph of each region is obtained. Take one or more pictures. Then, each photograph taken is analyzed using image analysis software (for example, ImageJ), and the lengths of the wall surface conductor 3 and the glass layer 5 in each photograph are obtained. Here, the length of the wall conductor 3 is the axial length of the through hole 2 of the wall conductor 3, and the length of the glass layer 5 is the axial length of the through hole 2 of the glass layer 5. That is. The axial direction corresponds to the vertical direction in FIG. 1, and the axial length refers to the height in FIG.

そして、ガラス層５の平均長さは、各写真において、ガラス層５の長さを合計した後、それをガラス層５の個数で除算することで算出した長さの平均値である。また、壁面導体３の内表面のうちガラス層５が占める占有率は、各写真において、ガラス層５の長さを壁面導体３の長さで除算することで算出した占有率の平均値である。また、各領域のガラス層５が占める占有率は、各領域の写真から算出した上記占有率である。   And the average length of the glass layer 5 is the average value of the length computed by adding the length of the glass layer 5 and dividing it by the number of the glass layers 5 in each photograph. Further, the occupation ratio occupied by the glass layer 5 in the inner surface of the wall conductor 3 is an average value of the occupation ratio calculated by dividing the length of the glass layer 5 by the length of the wall conductor 3 in each photograph. . Moreover, the occupation ratio which the glass layer 5 of each area | region occupies is the said occupation ratio calculated from the photograph of each area | region.

また、本開示の回路基板１０における壁面導体３は、壁面導体３を構成する全成分１００質量％のうち、銅を９０質量％以上含有しているときには、銅の熱伝導性は高いことから、本開示の回路基板１０は放熱性に優れたものとなる。   Moreover, when the wall conductor 3 in the circuit board 10 of the present disclosure contains 90% by mass or more of copper in 100% by mass of all components constituting the wall conductor 3, the thermal conductivity of copper is high. The circuit board 10 according to the present disclosure has excellent heat dissipation.

なお、壁面導体３は、銅以外に、亜鉛、アルミニウム、珪素、ナトリウムおよびジルコニウムを合計で、壁面導体３を構成する全成分１００質量％のうち、３質量％以上１０質量％以下含有していてもよい。また、壁面導体３の平均厚みは、例えば、５０μｍ以上１３０μｍ以下であってもよい。   The wall surface conductor 3 contains, in addition to copper, zinc, aluminum, silicon, sodium and zirconium in a total of 3% by mass to 10% by mass out of 100% by mass of all components constituting the wall surface conductor 3. Also good. In addition, the average thickness of the wall conductor 3 may be, for example, 50 μm or more and 130 μm or less.

さらに、壁面導体３が銅を９０質量％以上含有しており、本開示の回路基板１０におけるガラス層５が、ガラス層５を構成する全成分１００質量％のうち、銅を５質量％以上４０質量％以下含有しているならば、半田６の流れ込みやすさを維持しつつ、電子部品８の発熱による、壁面導体３とガラス層５との熱膨張差による応力が緩和されることで、ピン７を半田６にてさらに強固に固定できるようになる。   Further, the wall conductor 3 contains 90% by mass or more of copper, and the glass layer 5 in the circuit board 10 of the present disclosure includes 5% by mass or more of copper in 100% by mass of all components constituting the glass layer 5. If the content is less than or equal to mass%, the stress due to the difference in thermal expansion between the wall conductor 3 and the glass layer 5 due to heat generation of the electronic component 8 is alleviated while maintaining the ease of flowing of the solder 6. 7 can be fixed more firmly with the solder 6.

また、ガラス層５は、珪素、硼素、銅および酸素以外に、亜鉛、ナトリウムおよびチタンを合計で、ガラス層５を構成する全成分１００質量％のうち、３０質量％以下含有していてもよい。   Further, the glass layer 5 may contain 30% by mass or less of 100% by mass of all components constituting the glass layer 5 in addition to silicon, boron, copper and oxygen, in total, zinc, sodium and titanium. .

また、本開示の回路基板１０は、壁面導体３の内表面のうちガラス層５が位置していない部分を覆うニッケル層を有していてもよい。ここで、ニッケル層とは、ニッケル層を構成する全成分１００質量％のうち、ニッケルを９０質量％以上含有しているものである。   Further, the circuit board 10 of the present disclosure may have a nickel layer that covers a portion of the inner surface of the wall surface conductor 3 where the glass layer 5 is not located. Here, a nickel layer contains 90 mass% or more of nickel among 100 mass% of all the components which comprise a nickel layer.

そして、このような構成を満足するならば、ニッケルと半田６とは反応性が低く、半田６で接合する際に、壁面導体３を構成する成分が半田６に溶出することを、ニッケル層の存在により抑制できる。これにより、壁面導体３の体積が減少することによる、壁面導体３と基板１との接合強度の低下を抑制することができ、ピン７を半田６にてより強固に固定できる。   If such a configuration is satisfied, the nickel and the solder 6 are low in reactivity, and when the solder 6 is joined, the components constituting the wall surface conductor 3 are eluted into the solder 6. It can be suppressed by the presence. As a result, a decrease in the bonding strength between the wall surface conductor 3 and the substrate 1 due to a decrease in the volume of the wall surface conductor 3 can be suppressed, and the pin 7 can be more firmly fixed with the solder 6.

また、ニッケル層は、ニッケル以外にリンを、ニッケル層を構成する全成分１００質量％のうち、１質量％以上１０質量％以下含有していてもよい。また、ニッケル層の平均厚みは、例えば、１μｍ以上１０μｍ以下であってもよい。   Moreover, the nickel layer may contain 1 mass% or more and 10 mass% or less among 100 mass% of all the components which comprise a nickel layer other than nickel. The average thickness of the nickel layer may be, for example, 1 μm or more and 10 μm or less.

また、本開示の回路基板１０は、ニッケル層を覆うパラジウム層を有していてもよい。ここで、パラジウム層とは、パラジウム層を構成する全成分１００質量％のうち、パラジウムを９８質量％以上含有しているものである。   Further, the circuit board 10 of the present disclosure may have a palladium layer that covers the nickel layer. Here, a palladium layer contains 98 mass% or more of palladium among 100 mass% of all the components which comprise a palladium layer.

そして、このような構成を満足するならば、パラジウムはニッケルよりも半田６との反応性が低く、半田６で接合する際に、ニッケル層を構成する成分が半田６に溶出することを、パラジウム層の存在により抑制することができる。   If such a configuration is satisfied, palladium has a lower reactivity with the solder 6 than nickel, and when the solder 6 is joined, the component constituting the nickel layer elutes into the solder 6. It can be suppressed by the presence of the layer.

また、パラジウム層は、パラジウム以外にリンを、パラジウム層を構成する全成分１００質量％のうち、０．１質量％以上２質量％以下含有していてもよい。また、パラジウム層の平均厚みは、例えば、０．１μｍ以上０．６μｍ以下であってもよい。   Moreover, the palladium layer may contain 0.1 mass% or more and 2 mass% or less of phosphorus other than palladium among 100 mass% of all the components which comprise a palladium layer. The average thickness of the palladium layer may be, for example, 0.1 μm or more and 0.6 μm or less.

また、本開示の回路基板１０は、パラジウム層を覆う金層を有していてもよい。ここで、金層とは、金層を構成する全成分１００質量％のうち、金を９８質量％以上含有しているものである。なお、金層は、金層を構成する全成分１００質量％のうち、金を９９．９質量％以上含有していてもよい。   Further, the circuit board 10 of the present disclosure may have a gold layer that covers the palladium layer. Here, the gold layer contains 98% by mass or more of gold out of 100% by mass of all components constituting the gold layer. The gold layer may contain 99.9% by mass or more of gold out of 100% by mass of all components constituting the gold layer.

そして、このような構成を満足するならば、半田６と金とは化学的親和性が高く、半田６で接合する際に、半田６と金層とが強固に接合され、半田６によりピン７をより強固に固定できる。また、金層の平均厚みは、例えば、０．０１μｍ以上０．３μｍ以下であってもよい。   If such a configuration is satisfied, the solder 6 and the gold have high chemical affinity. When the solder 6 is joined, the solder 6 and the gold layer are firmly joined. Can be fixed more firmly. Moreover, 0.01 micrometer or more and 0.3 micrometer or less may be sufficient as the average thickness of a gold layer, for example.

また、金属層４は、導電性を有するならば、どのような成分で構成されていても構わないが、壁面導体３と同じ成分で構成されるならば、壁面導体３との接合がしやすくなる。   The metal layer 4 may be composed of any component as long as it has conductivity. However, if the metal layer 4 is composed of the same component as the wall conductor 3, it can be easily joined to the wall conductor 3. Become.

なお、金属層４は、金属層４の表面に部分的もしくは全面にめっき処理が行なわれてい
てもよいし、金属層４自体がめっきで構成されていてもよい。このように、金属層４の表面がめっき処理されていたり、金属層４自体がめっきで構成されているならば、ボンディングワイヤ等の接合がしやすくなり、さらに金属層４が酸化腐蝕しにくいものとなる。なお、めっきの種類としては公知のめっきであればよく、例えば、金めっき、銀めっき、ニッケル−金めっきまたはニッケル−パラジウム−金めっき等が挙げられる。 The metal layer 4 may be partially or entirely plated on the surface of the metal layer 4, or the metal layer 4 itself may be formed by plating. As described above, if the surface of the metal layer 4 is plated or the metal layer 4 itself is made of plating, bonding of a bonding wire or the like is facilitated, and the metal layer 4 is not easily oxidized and corroded. It becomes. In addition, what is necessary is just a well-known plating as a kind of plating, For example, gold plating, silver plating, nickel-gold plating, nickel-palladium-gold plating, etc. are mentioned.

ここで、壁面導体３、金属層４、ガラス層５、ニッケル層、パラジウム層、金層を構成する成分は、上述した方法と同様に観察面を得た後、この観察面における、壁面導体３、金属層４、ガラス層５、ニッケル層、パラジウム層、金層に、それぞれＥＤＳまたはＷＤＳを用いて電子線を照射することで算出すればよい。   Here, the components constituting the wall conductor 3, the metal layer 4, the glass layer 5, the nickel layer, the palladium layer, and the gold layer were obtained in the same manner as described above, and then the wall conductor 3 on the observation surface was obtained. The metal layer 4, the glass layer 5, the nickel layer, the palladium layer, and the gold layer may be calculated by irradiating with an electron beam using EDS or WDS, respectively.

なお、ニッケル層、パラジウム層、金層を構成する成分は、金層の表面からニッケル層までの元素を調べるために、Ａｒイオンを照射し、表面をエッチングで除去する工程と、エッチングにより新しく形成された面をオージェ電子分光法装置（ＡＥＳ）で測定する工程とを交互に繰り返すことで測定することも可能である。   In addition, in order to investigate the elements from the surface of the gold layer to the nickel layer, the components constituting the nickel layer, the palladium layer, and the gold layer are newly formed by etching and irradiating Ar ions and removing the surface by etching. It is also possible to measure by alternately repeating the step of measuring the measured surface with an Auger electron spectroscopy apparatus (AES).

また、本開示の回路基板１０における基板１はセラミックスからなるが、セラミックスとしては、酸化アルミニウム質セラミックス、酸化ジルコニウム質セラミックス、酸化アルミニウムおよび酸化ジルコニウムの複合セラミックス、窒化珪素質セラミックス、窒化アルミニウム質セラミックス、炭化珪素質セラミックスまたはムライト質セラミックス等を用いることができる。なお、基板１が酸化アルミニウム質セラミックスからなるならば、加工が容易でありながら、機械的強度に優れる。また、基板１が窒化アルミニウム質セラミックスからなるならば、放熱性に優れる。   The substrate 1 in the circuit board 10 of the present disclosure is made of ceramics. Examples of the ceramics include aluminum oxide ceramics, zirconium oxide ceramics, composite ceramics of aluminum oxide and zirconium oxide, silicon nitride ceramics, aluminum nitride ceramics, Silicon carbide ceramics or mullite ceramics can be used. In addition, if the board | substrate 1 consists of an aluminum oxide ceramic, it is excellent in mechanical strength, while being easy to process. Moreover, if the board | substrate 1 consists of aluminum nitride ceramics, it is excellent in heat dissipation.

ここで、例えば、酸化アルミニウム質セラミックスとは、セラミックスを構成する全成分１００質量％のうち、酸化アルミニウムを７０質量％以上含有するものである。そして、基板１が酸化アルミニウム質セラミックスからなるか否かについては、以下の方法により確認することができる。まず、Ｘ線回折装置（ＸＲＤ）を用いて基板１を測定し、得られた結果をＪＣＰＤＳカードと照合することにより、酸化アルミニウムの存在を確認する。次に、ＩＣＰ発光分光分析装置（ＩＣＰ）または蛍光Ｘ線分析装置（ＸＲＦ）を用いて、アルミニウム（Ａｌ）の定量分析を行なう。そして、ＩＣＰまたはＸＲＦで測定したＡｌの含有量から酸化アルミニウム（Ａｌ２Ｏ３）に換算した含有量が７０質量％以上であれば、酸化アルミニウム質セラミックスである。なお、他のセラミックスについても同様である。 Here, for example, the aluminum oxide ceramics contains 70% by mass or more of aluminum oxide out of 100% by mass of all components constituting the ceramics. Then, whether or not the substrate 1 is made of an aluminum oxide ceramic can be confirmed by the following method. First, the substrate 1 is measured using an X-ray diffractometer (XRD), and the obtained result is checked against a JCPDS card to confirm the presence of aluminum oxide. Next, quantitative analysis of aluminum (Al) is performed using an ICP emission spectroscopic analyzer (ICP) or a fluorescent X-ray analyzer (XRF). Then, if from the content of Al was determined by ICP or XRF aluminum oxide (Al 2 O 3) content in terms of 70 mass% or more, aluminum oxide ceramics. The same applies to other ceramics.

また、ピン７は、導電性を有するならば、どのような成分で構成されていてもよく、例えば、金属または複数の金属の合金からなる。   The pin 7 may be composed of any component as long as it has conductivity, and is made of, for example, a metal or an alloy of a plurality of metals.

また、電子部品８としては、例えば、発光ダイオード（ＬＥＤ）素子、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）素子、インテリジェント・パワー・モジュール（ＩＰＭ）素子、金属酸化膜型電界効果トランジスタ（ＭＯＳＦＥＴ）素子、フリーホイーリングダイオード（ＦＷＤ）素子、ジャイアント・トランジスタ（ＧＴＲ）素子、ショットキー・バリア・ダイオード（ＳＢＤ）等の半導体素子、昇華型サーマルプリンタヘッドまたはサーマルインクジェットプリンタヘッド用の発熱素子、ペルチェ素子等を用いることができる。   The electronic component 8 includes, for example, a light emitting diode (LED) element, an insulated gate bipolar transistor (IGBT) element, an intelligent power module (IPM) element, a metal oxide field effect transistor (MOSFET) element, Semiconductor elements such as freewheeling diode (FWD) elements, giant transistor (GTR) elements, Schottky barrier diodes (SBD), heating elements for sublimation thermal printer heads or thermal inkjet printer heads, Peltier elements, etc. Can be used.

以下、本開示の回路基板１０の製造方法の一例について説明する。なお、以下の説明では、壁面導体３および金属層４の主成分を銅とした場合を例に挙げて説明する。   Hereinafter, an example of a method for manufacturing the circuit board 10 of the present disclosure will be described. In the following description, the case where the main component of the wall conductor 3 and the metal layer 4 is copper will be described as an example.

まず、公知の方法により、第１面１ａ、第２面１ｂおよび第１面１ａから第２面１ｂに
貫通する貫通孔２を有する、セラミックスからなる基板１を準備する。次に、壁面導体３および金属層４となる金属ペーストを作製する。金属ペーストは、銅を主成分とする金属粉末とガラス粉末と有機ビヒクルとを準備し、所望量秤量し混合することで作製する。なお、有機ビヒクルとは、有機溶剤に有機バインダを溶解させたものである。 First, a substrate 1 made of ceramics having a first surface 1a, a second surface 1b, and a through hole 2 penetrating from the first surface 1a to the second surface 1b is prepared by a known method. Next, the metal paste used as the wall surface conductor 3 and the metal layer 4 is produced. The metal paste is prepared by preparing a metal powder mainly composed of copper, a glass powder, and an organic vehicle, weighing a desired amount, and mixing them. The organic vehicle is obtained by dissolving an organic binder in an organic solvent.

次に、吸引印刷することによって、基板１の第１端１ａから第２端１ｂにわたって位置するように、基板１の貫通孔２内に環状体形状の金属ペーストを塗布する。その後、基板１の第１面１ａまたは第２面１ｂの少なくとも一方に、貫通孔２内の金属ペーストに接するように、金属ペーストをスクリーン印刷する。そして、大気雰囲気下において、６５℃以上２６０℃以下の乾燥温度で１０分以上３０分以下保持し、乾燥させる。   Next, by carrying out suction printing, an annular metal paste is applied in the through hole 2 of the substrate 1 so as to be located from the first end 1a to the second end 1b of the substrate 1. Thereafter, the metal paste is screen-printed on at least one of the first surface 1a and the second surface 1b of the substrate 1 so as to be in contact with the metal paste in the through hole 2. And it hold | maintains for 10 to 30 minutes at the drying temperature of 65 to 260 degreeC in air | atmosphere, and it is made to dry.

次に、窒素雰囲気下において、８２０℃以上９７０℃以下の焼成温度で５分以上２０分以下保持して焼成することで、本開示の回路基板１０を得る。ここで、上記焼成温度で焼成することで、金属ペースト中の金属粉末が焼結する際に収縮し、ガラス層５が壁面導体３内から押し出されることによって、ガラス層５が壁面導体３の内表面に浮き出てくる。   Next, the circuit board 10 of the present disclosure is obtained by holding and baking at a baking temperature of 820 ° C. to 970 ° C. for 5 minutes to 20 minutes in a nitrogen atmosphere. Here, by firing at the firing temperature, the metal powder in the metal paste shrinks when sintered, and the glass layer 5 is pushed out from the wall conductor 3, so that the glass layer 5 is inside the wall conductor 3. Emerges on the surface.

なお、壁面導体３の内表面のうちガラス層５が占める占有率を制御するには、金属粉末とガラス粉末との体積比を調整して、壁面導体３とする金属ペーストを作製するとともに、焼成温度を調整すればよい。具体的には、体積比で金属粉末：ガラス粉末＝９５：５〜８５：１５となるように、金属粉末とガラス粉末とを配合することで、壁面導体３とする金属ペーストを作製し、９００℃の焼成温度で焼成すれば、壁面導体３の内表面のうちガラス層５が占める占有率を、２０％以上６０％以下とすることができる。   In addition, in order to control the occupation rate which the glass layer 5 occupies among the inner surfaces of the wall surface conductor 3, while adjusting the volume ratio of metal powder and glass powder, producing the metal paste used as the wall surface conductor 3, and baking What is necessary is just to adjust temperature. Specifically, a metal paste as the wall conductor 3 is prepared by blending the metal powder and the glass powder so that the volume ratio of metal powder: glass powder = 95: 5 to 85:15 is 900. By firing at a firing temperature of ° C., the occupation ratio occupied by the glass layer 5 in the inner surface of the wall surface conductor 3 can be set to 20% or more and 60% or less.

また、焼成の際に、焼成炉の熱源に近い程、ガラス層５が壁面導体３の内表面に浮き出やすくなることから、基板１の第１面１ａよりも第２面１ｂが焼成炉の熱源に近くなるように置いて焼成することで、壁面導体３の内表面のうちガラス層５が占める占有率を、第１領域３ａよりも第２領域３ｂの方が大きくなるようにできる。   Further, when firing, the closer to the heat source of the firing furnace, the more easily the glass layer 5 is raised on the inner surface of the wall conductor 3, so that the second surface 1b is more heat source of the firing furnace than the first surface 1a of the substrate 1. By placing and firing so as to be close to, the occupation ratio occupied by the glass layer 5 in the inner surface of the wall surface conductor 3 can be made larger in the second region 3b than in the first region 3a.

また、ガラス層５における銅の含有量を５質量％以上４０質量％以下とするには、銅を主成分とする金属粉末を用いて金属ペーストを作製するとともに、７０℃以上２５０℃以下の乾燥温度で乾燥させればよい。   Moreover, in order to make copper content in the glass layer 5 into 5 mass% or more and 40 mass% or less, while producing a metal paste using the metal powder which has copper as a main component, 70 degreeC or more and 250 degrees C or less drying What is necessary is just to dry at temperature.

また、壁面導体３の内表面のうちガラス層５が位置していない部分を覆うニッケル層を得るには、公知のめっき法でニッケル層を形成すればよい。具体的には、ニッケルの無電解めっき液を浴槽に入れ、この浴槽内に壁面導体３を有する回路基板１０を浸漬させることで、壁面導体３の内表面を覆うニッケル層が形成される。なお、この方法では、セラミックスからなる基板１およびガラス層５には、ニッケル層は形成されない。また、ニッケル層の厚みは、浸漬時間で任意の値に調整することができる。   Moreover, what is necessary is just to form a nickel layer with a well-known plating method in order to obtain the nickel layer which covers the part in which the glass layer 5 is not located among the inner surfaces of the wall surface conductor 3. FIG. Specifically, a nickel layer covering the inner surface of the wall surface conductor 3 is formed by putting an electroless plating solution of nickel into the bathtub and immersing the circuit board 10 having the wall surface conductor 3 in the bathtub. In this method, the nickel layer is not formed on the ceramic substrate 1 and the glass layer 5. Moreover, the thickness of a nickel layer can be adjusted to arbitrary values with immersion time.

さらに、ニッケル層を覆うパラジウム層を得るには、ニッケル層を形成した後、パラジウムの無電解めっき液を用いて、上述しためっき法と同様の方法を行なえばよい。   Further, in order to obtain a palladium layer covering the nickel layer, after forming the nickel layer, a method similar to the plating method described above may be performed using an electroless plating solution of palladium.

また、パラジウム層を覆う金層を得るには、パラジウム層を形成した後、金の無電解めっき液を用いて、上述しためっき法と同様の方法を行なえばよい。   Further, in order to obtain a gold layer covering the palladium layer, after the palladium layer is formed, a method similar to the plating method described above may be performed using a gold electroless plating solution.

次に、本開示の電子装置２０の製造方法の一例について説明する。   Next, an example of a method for manufacturing the electronic device 20 of the present disclosure will be described.

まず、半田６およびピン７を準備する。そして、ピン７を回路基板１０の壁面導体３に挿入した状態で治具を用いて固定し、半田６を流し込むことによって、ピン７を半田６にて固定することができる。そして、回路基板１０の金属層４上に電子部品８を搭載するこ
とにより、本開示の電子装置２０を得る。 First, solder 6 and pin 7 are prepared. Then, the pin 7 can be fixed with the solder 6 by fixing the pin 7 with a jig in a state in which the pin 7 is inserted into the wall conductor 3 of the circuit board 10 and pouring the solder 6. Then, the electronic device 20 according to the present disclosure is obtained by mounting the electronic component 8 on the metal layer 4 of the circuit board 10.

以下、本開示の実施例を具体的に説明するが、本開示は以下の実施例に限定されるものではない。   Examples of the present disclosure will be specifically described below, but the present disclosure is not limited to the following examples.

壁面導体の内表面におけるガラス層の存在の有無を異ならせた試料を作製し、ヒートサイクル試験によるピンの固定強度を評価した。   Samples having different glass layers on the inner surface of the wall conductor were prepared, and the pin fixing strength by the heat cycle test was evaluated.

まず、第１面、第２面および第１面から第２面に貫通する直径１．２ｍｍの貫通孔を有し、酸化アルミニウム質セラミックスからなる、厚みが０．６３５ｍｍの基板を準備した。   First, a substrate having a thickness of 0.635 mm made of aluminum oxide ceramics and having a through hole with a diameter of 1.2 mm penetrating from the first surface, the second surface, and the first surface to the second surface was prepared.

次に、金属粉末としての銅粉末とＳｉＯ２−ＺｎＯ−Ｂ２Ｏ３系のガラス粉末とを、体積比として、銅粉末：ガラス粉末＝９７：３となるように配合した、混合粉末を準備した。そして、この混合粉末１００質量部に対し、有機ビヒクルを２５質量部添加することで、金属ペーストを作製した。 Next, a mixed powder prepared by blending copper powder as a metal powder and SiO 2 —ZnO—B 2 O 3 glass powder so that the volume ratio is copper powder: glass powder = 97: 3 is prepared. did. And metal paste was produced by adding 25 mass parts of organic vehicles with respect to 100 mass parts of this mixed powder.

次に、吸引印刷することによって、基板の第１端から第２端にわたって位置するように、基板の貫通孔内に環状体形状の金属ペーストを塗布した。その後、基板の第１面上に、貫通孔内の金属ペーストに接するように、金属ペーストをスクリーン印刷した。そして、大気雰囲気下において、６５℃の乾燥温度で２０分保持し、乾燥させた。   Next, an annular body-shaped metal paste was applied in the through hole of the substrate so as to be located from the first end to the second end of the substrate by suction printing. Thereafter, the metal paste was screen-printed on the first surface of the substrate so as to be in contact with the metal paste in the through hole. And it hold | maintained at 65 degreeC drying temperature for 20 minutes in air | atmosphere, and it was made to dry.

次に、窒素雰囲気下において、表１に示す焼成温度で１０分保持して焼成することで、金属層の平均厚みが１５μｍ、壁面導体の平均厚みが５０μｍである、各試料を得た。なお、基板の第２面よりも第１面が焼成炉の熱源に近くなるように置いて焼成した。   Next, each sample having an average thickness of the metal layer of 15 μm and an average thickness of the wall conductor of 50 μm was obtained by holding and baking for 10 minutes at the baking temperature shown in Table 1 in a nitrogen atmosphere. The substrate was baked by placing the first surface closer to the heat source of the baking furnace than the second surface of the substrate.

次に、各試料において、壁面導体の内表面にガラス層を有するか否かを、以下の方法で確認した。まず、各試料を、図１に示す断面形状となるように切断した。次に、この切断面を、ＣＰを用いて研磨することで、観察面を得た。そして、この観察面における壁面導体の内表面上に位置する層として視認できる箇所に対して、ＳＥＭに付設のＷＤＳを用いて電子線を照射し、珪素または硼素と、酸素とが同時に検出され、珪素および硼素の含有量から、それぞれ酸化珪素および酸化硼素に換算した含有量の合計量が５０質量％以上であるガラス層であるか否かを確認した。その結果、試料Ｎｏ．１には、壁面導体の内表面上に位置する層自体が無かったのに対し、試料Ｎｏ．２には、ガラス層の存在が確認された。   Next, in each sample, whether or not it has a glass layer on the inner surface of the wall conductor was confirmed by the following method. First, each sample was cut so as to have a cross-sectional shape shown in FIG. Next, this cut surface was polished with CP to obtain an observation surface. Then, a portion that can be visually recognized as a layer located on the inner surface of the wall conductor on the observation surface is irradiated with an electron beam using WDS attached to the SEM, and silicon or boron and oxygen are simultaneously detected. It was confirmed from the silicon and boron contents whether or not the glass layer had a total content of 50% by mass or more in terms of silicon oxide and boron oxide, respectively. As a result, sample no. 1 had no layer itself located on the inner surface of the wall conductor, whereas sample no. In 2, the presence of a glass layer was confirmed.

次に、上述した方法により作製した別の各試料に対して、加熱および冷却を繰り返すヒートサイクル試験を、以下の方法で行なった。まず、Ｓｎ−Ａｇ−Ｃｕ系の半田および直径０．７ｍｍの円柱形状のピンを準備した。次に、ピンを各試料の壁面導体に挿入した状態で治具を用いて固定し、半田を流し込むことによって、ピンを半田にて固定した。その後、各試料を冷熱衝撃試験装置内へ入れ、温度を室温（２５℃）から−４５℃に降温して１０分保持してから、昇温して１２５℃で１０分保持した後、室温まで降温するというサイクルを１サイクルとし、このサイクルを繰り返した。そして、１００サイクル毎に各試料を取り出し、ピンが傾いているか否かを確認した。そして、各試料のピンが傾くまでに必要としたサイクル数（以下、必要サイクル数と記載する）が多かった試料から順に各試料に順位を付けた。ここで、最も必要サイクル数が多かった試料を１位とし、最も必要サイクル数が少なかった試料を最下位（２位）とした。ここで、必要サイクル数が多い程、ピンが強固に固定されていることを示している。   Next, the heat cycle test which repeats a heating and cooling was performed with the following method with respect to each other sample produced by the method mentioned above. First, Sn—Ag—Cu solder and a cylindrical pin having a diameter of 0.7 mm were prepared. Next, the pins were fixed by using a jig in a state where the pins were inserted into the wall conductors of each sample, and the pins were fixed by solder by pouring solder. Thereafter, each sample was put into a thermal shock test apparatus, the temperature was lowered from room temperature (25 ° C.) to −45 ° C. and held for 10 minutes, then heated and held at 125 ° C. for 10 minutes, and then to room temperature. The cycle of lowering the temperature was defined as one cycle, and this cycle was repeated. And each sample was taken out every 100 cycles, and it was confirmed whether the pin was inclined. Then, each sample was ranked in order from the sample having the largest number of cycles required to tilt the pin of each sample (hereinafter referred to as the required number of cycles). Here, the sample having the largest number of necessary cycles was ranked first, and the sample having the smallest number of necessary cycles was ranked lowest (second). Here, it is shown that the pin is firmly fixed as the number of necessary cycles increases.

結果を表１に示す。   The results are shown in Table 1.

Figure 2018170506
Figure 2018170506

表１に示すように、試料Ｎｏ．１に比べて、試料Ｎｏ．２の順位が高いことから、壁面導体の内表面の少なくとも一部にガラス層を有していることで、ピンを強固に固定できることがわかった。   As shown in Table 1, sample no. Compared to sample No. 1, sample no. Since the rank of 2 was high, it was found that the pin can be firmly fixed by having a glass layer on at least a part of the inner surface of the wall conductor.

次に、壁面導体の内表面のうちガラス層が占める占有率が異なる試料を作製し、ヒートサイクル試験によるピンの固定強度を評価した。   Next, samples having different occupation ratios occupied by the glass layer in the inner surface of the wall conductor were prepared, and the pin fixing strength by the heat cycle test was evaluated.

なお、作製方法としては、表２に示す体積比となるように、銅粉末およびガラス粉末を配合した混合粉末を用いたこと以外は実施例１の試料Ｎо．２の作製方法と同様とした。なお、試料Ｎｏ．３は、実施例１の試料Ｎｏ．２と同じである。   In addition, as a preparation method, the sample No. 1 in Example 1 was used except that a mixed powder in which a copper powder and a glass powder were blended so as to have a volume ratio shown in Table 2. It was the same as that of the manufacturing method of 2. Sample No. 3 is sample No. 1 of Example 1. Same as 2.

次に、各試料の壁面導体の内表面のうちガラス層が占める占有率を、以下の方法で測定した。まず、各試料を、図１に示す断面形状となるように切断した。次に、この切断面を、ＣＰを用いて研磨することで、観察面を得た。次に、この観察面における、各試料の壁面導体の各領域（第１領域、第２領域、第３領域）を、ＳＥＭを用いて１５０倍の倍率で観察し、各領域の写真を一枚撮影した。そして、撮影した各写真を、画像解析ソフト（ＩｍａｇｅＪ）を用いて解析し、各写真における壁面導体およびガラス層の長さを求めた。そして、各写真において、ガラス層の長さを壁面導体の長さで除算することで算出した占有率の平均値を求めた。   Next, the occupation ratio occupied by the glass layer in the inner surface of the wall conductor of each sample was measured by the following method. First, each sample was cut so as to have a cross-sectional shape shown in FIG. Next, this cut surface was polished with CP to obtain an observation surface. Next, each region (first region, second region, and third region) of the wall conductor of each sample on this observation surface was observed at a magnification of 150 times using an SEM, and one photograph of each region was taken. I took a picture. Each photograph taken was analyzed using image analysis software (ImageJ), and the lengths of the wall conductor and the glass layer in each photograph were obtained. And in each photograph, the average value of the occupation rate calculated by dividing the length of the glass layer by the length of the wall surface conductor was obtained.

そして、得られた各試料に対して、ヒートサイクル試験によるピンの固定強度の評価を実施例１と同じ方法で行なった。   Then, for each of the obtained samples, the pin fixing strength was evaluated by a heat cycle test in the same manner as in Example 1.

結果を表２に示す。なお、順位付けは、表２に示す試料のみを比較して付けている。   The results are shown in Table 2. The ranking is made by comparing only the samples shown in Table 2.

Figure 2018170506
Figure 2018170506

表２に示すように、試料Ｎｏ．３、７に比べて試料Ｎｏ．４〜６の順位が高かった。この結果から、壁面導体の内表面のうちガラス層が占める占有率が、２０％以上６０％以下であることで、ピンをより強固に固定できることがわかった。   As shown in Table 2, sample no. Compared to samples 3 and 7, sample no. The rank of 4-6 was high. From this result, it was found that the pin can be more firmly fixed when the occupation ratio of the glass layer in the inner surface of the wall surface conductor is 20% or more and 60% or less.

次に、壁面導体の内表面において、第１領域および第２領域のガラス層が占める占有率の大小関係が異なる試料を作製し、ヒートサイクル試験によるピンの固定強度を評価した。   Next, on the inner surface of the wall conductor, samples having different occupancy ratios occupied by the glass layers in the first region and the second region were prepared, and the pin fixing strength by the heat cycle test was evaluated.

なお、試料Ｎｏ．８の作製方法としては、基板の第１面よりも第２面が焼成炉の熱源に近くなるように置いて焼成したこと以外は実施例２の試料Ｎо．５の作製方法と同様とした。なお、表３には、比較例として、実施例２の試料Ｎｏ．５を、試料Ｎｏ．９として記載している。   Sample No. As the manufacturing method of Sample 8, the sample N.I. of Example 2 was used except that the second surface was closer to the heat source of the baking furnace than the first surface of the substrate. 5 was the same as the manufacturing method. In Table 3, as a comparative example, the sample No. 5 for sample no. 9 is described.

次に、各試料の壁面導体の内表面において、第１領域および第２領域のガラス層が占める占有率を、実施例２のガラス層が占める占有率を算出した方法と同じ条件で、第１領域および第２領域の写真を各１枚撮影し、画像解析ソフト（ＩｍａｇｅＪ）を用いて解析することで算出した。   Next, on the inner surface of the wall conductor of each sample, the occupancy occupied by the glass layers of the first region and the second region is the same as the method for calculating the occupancy occupied by the glass layer of Example 2 under the same conditions. The calculation was performed by taking a picture of each of the area and the second area and analyzing them using image analysis software (ImageJ).

そして、得られた各試料に対して、金属層上にサーマルインクジェットプリンタヘッド用の発熱素子を載せ、この発熱素子に電流を流すことで発熱させつつ、実施例１のヒートサイクル試験を行ない、実施例１と同様にピンの固定強度を評価した。   Then, the heat cycle test of Example 1 was performed for each sample obtained by placing a heating element for a thermal ink jet printer head on the metal layer and generating heat by passing a current through the heating element. The pin fixing strength was evaluated in the same manner as in Example 1.

結果を表３に示す。なお、順位付けは、表３に示す試料のみを比較して付けている。   The results are shown in Table 3. The ranking is made by comparing only the samples shown in Table 3.

Figure 2018170506
Figure 2018170506

表３に示すように、試料Ｎｏ．９に比べて試料Ｎｏ．８の順位が高かった。この結果から、壁面導体の内表面のうちガラス層が占める占有率が、第１領域よりも第２領域の方が大きいことで、ピンをより強固に固定できることがわかった。   As shown in Table 3, Sample No. Compared to sample No. 9, sample no. The ranking of 8 was high. From this result, it was found that the pin can be fixed more firmly because the second region has a larger occupation ratio of the glass layer in the inner surface of the wall surface conductor than the first region.

次に、ガラス層における銅の含有量が異なる試料を作製し、ヒートサイクル試験によるピンの固定強度を評価した。   Next, samples having different copper contents in the glass layer were prepared, and the pin fixing strength by the heat cycle test was evaluated.

なお、作製方法としては、表４に示す乾燥温度で乾燥させた以外は実施例３の試料Ｎо．８の作製方法と同様とした。なお、試料Ｎｏ．１０は、実施例３の試料Ｎｏ．８と同じである。   As a manufacturing method, the sample N o .. of Example 3 was used except that it was dried at the drying temperature shown in Table 4. 8 was the same as the manufacturing method. Sample No. 10 is sample No. of Example 3. Same as 8.

次に、各試料のガラス層における銅の含有量を、以下の方法で測定した。まず、各試料を、図１に示す断面形状となるように切断した。次に、この切断面を、ＣＰを用いて研磨することで、観察面を得た。次に、この観察面におけるガラス層にＥＤＳを用いて電子線を照射することで、ガラス層における銅の含有量を算出した。   Next, the copper content in the glass layer of each sample was measured by the following method. First, each sample was cut so as to have a cross-sectional shape shown in FIG. Next, this cut surface was polished with CP to obtain an observation surface. Next, the copper content in the glass layer was calculated by irradiating the glass layer on the observation surface with an electron beam using EDS.

そして、得られた各試料に対して、ヒートサイクル試験によるピンの固定強度の評価を実施例１と同じ方法で行なった。   Then, for each of the obtained samples, the pin fixing strength was evaluated by a heat cycle test in the same manner as in Example 1.

結果を表４に示す。なお、順位付けは、表４に示す試料のみを比較して付けている。   The results are shown in Table 4. The ranking is made by comparing only the samples shown in Table 4.

Figure 2018170506
Figure 2018170506

表４に示すように、試料Ｎｏ．１０、１４に比べて試料Ｎｏ．１１〜１３の順位が高かった。この結果から、ガラス層が銅を５質量％以上４０質量％以下含有していることで、ピンをより強固に固定できることがわかった。   As shown in Table 4, Sample No. Compared to Samples 10 and 14, Sample No. The ranking of 11-13 was high. From this result, it was found that the pin can be more firmly fixed when the glass layer contains copper in an amount of 5% by mass to 40% by mass.

次に、ニッケル層、パラジウム層および金層の有無が異なる試料を作製し、ヒートサイクル試験によるピンの固定強度を評価した。   Next, samples having different nickel layers, palladium layers, and gold layers were prepared, and the pin fixing strength by the heat cycle test was evaluated.

なお、作製方法としては、以下の通りとした。まず、試料Ｎｏ．１６は、実施例４の試料Ｎｏ．１２に対して、ニッケルの無電解めっき液を用いた公知のめっき法を行ない、壁面導体の内表面を覆う平均厚みが５μｍのニッケル層を形成することで得た。また、試料Ｎｏ．１７は、試料Ｎｏ．１６に対して、パラジウムの無電解めっき液を用いた公知のめっき法を行ない、ニッケル層を覆う平均厚みが０．３μｍのパラジウム層を形成することで得た。また、試料Ｎｏ．１８は、試料Ｎｏ．１７に対して、金の無電解めっき液を用いた公知のめっき法を行ない、パラジウム層を覆う平均厚みが０．１μｍの金層を形成することで得た。なお、試料Ｎｏ．１５は、比較としての試料であり、実施例４の試料Ｎｏ．１２と同じである。   The production method was as follows. First, sample no. 16 shows the sample No. of Example 4. 12 was obtained by performing a known plating method using an electroless plating solution of nickel to form a nickel layer having an average thickness of 5 μm covering the inner surface of the wall conductor. Sample No. 17 is a sample no. 16 was obtained by performing a known plating method using an electroless plating solution of palladium to form a palladium layer having an average thickness of 0.3 μm covering the nickel layer. Sample No. 18 is Sample No. 17 was obtained by performing a known plating method using a gold electroless plating solution to form a gold layer having an average thickness of 0.1 μm covering the palladium layer. Sample No. 15 is a sample for comparison. Sample No. 15 of Example 4 was used. 12 is the same.

そして、得られた各試料に対して、ヒートサイクル試験によるピンの固定強度の評価を実施例１と同じ方法で行なった。   Then, for each of the obtained samples, the pin fixing strength was evaluated by a heat cycle test in the same manner as in Example 1.

結果を表５に示す。なお、順位付けは、表５示す試料のみを比較して付けている。   The results are shown in Table 5. The ranking is made by comparing only the samples shown in Table 5.

Figure 2018170506
Figure 2018170506

表５に示すように、試料Ｎｏ．１５に比べて、試料Ｎｏ．１６〜１８の順位が高かった。この結果から、ニッケル層を有することで、ピンを強固に固定できることがわかった。   As shown in Table 5, sample no. Compared to sample No. 15, sample no. The rank of 16-18 was high. From this result, it was found that the pin can be firmly fixed by having the nickel layer.

また、試料Ｎｏ．１６〜１８の中でも、試料Ｎｏ．１７、１８の順位がより高かった。この結果から、ニッケル層だけでなく、さらにパラジウム層を有することで、ピンをより
強固に固定できることがわかった。 Sample No. 16-18, sample No. The ranking of 17 and 18 was higher. From this result, it was found that not only the nickel layer but also the palladium layer can be used to more firmly fix the pin.

また、試料Ｎｏ．１７、１８においては、試料Ｎｏ．１８の順位の方が高かった。この結果から、ニッケル層およびパラジウム層だけでなく、さらに金層を有することで、ピンをさらに一層強固に固定できることがわかった。   Sample No. 17 and 18, sample no. The ranking of 18 was higher. From this result, it was found that not only the nickel layer and the palladium layer but also the gold layer can be used to further firmly fix the pin.

１：基板
１ａ：第１面
１ｂ：第２面
２：貫通孔
３：壁面導体
３ａ：第１領域
３ｂ：第２領域
３ｃ：第３領域
４：金属層
５：ガラス層
６：半田
７：ピン
８：電子部品
１０：回路基板
２０：電子装置 1: Substrate 1a: First surface 1b: Second surface 2: Through hole 3: Wall conductor 3a: First region 3b: Second region 3c: Third region 4: Metal layer 5: Glass layer 6: Solder 7: Pin 8: Electronic component 10: Circuit board 20: Electronic device

Claims (9)

第１面、第２面および前記第１面から前記第２面に貫通する貫通孔を有する、セラミックスからなる基板と、
前記貫通孔内において前記基板に接する環状体であり、前記第１面から前記第２面にわたって位置する壁面導体と、
前記第１面または前記第２面の少なくとも一方に位置し、前記壁面導体に接する金属層とを備え、
前記壁面導体の内表面の少なくとも一部にガラス層を有する回路基板。 A substrate made of ceramics having a first surface, a second surface, and a through hole penetrating from the first surface to the second surface;
A wall surface conductor that is in contact with the substrate in the through-hole and is located from the first surface to the second surface;
A metal layer located on at least one of the first surface or the second surface and in contact with the wall conductor;
A circuit board having a glass layer on at least a part of the inner surface of the wall conductor. 前記壁面導体の内表面のうち前記ガラス層が占める占有率は、２０％以上６０％以下である請求項１に記載の回路基板。   The circuit board according to claim 1, wherein an occupation ratio of the glass layer in the inner surface of the wall conductor is 20% or more and 60% or less. 前記第１面に前記金属層を備え、前記壁面導体を前記貫通孔の軸方向の長さに３等分し、前記第１面側の領域を第１領域、前記第２面側の領域を第２領域としたとき、前記壁面導体の内表面のうち前記ガラス層が占める占有率は、前記第１領域よりも前記第２領域の方が大きい請求項１または請求項２に記載の回路基板。   The first surface includes the metal layer, the wall conductor is equally divided into three axial lengths of the through holes, the first surface side region is defined as the first region, and the second surface side region is defined as the first surface. 3. The circuit board according to claim 1, wherein, when the second region is set, the occupation ratio occupied by the glass layer in the inner surface of the wall conductor is larger in the second region than in the first region. . 前記壁面導体は、該壁面導体を構成する全成分１００質量％のうち、銅を９０質量％以上含有している請求項１乃至請求項３のいずれかに記載の回路基板。   The circuit board according to any one of claims 1 to 3, wherein the wall conductor contains 90 mass% or more of copper in 100 mass% of all components constituting the wall conductor. 前記ガラス層は、該ガラス層を構成する全成分１００質量％のうち、銅を５質量％以上４０質量％以下含有している請求項４に記載の回路基板。   The circuit board according to claim 4, wherein the glass layer contains 5% by mass or more and 40% by mass or less of copper in 100% by mass of all components constituting the glass layer. 前記壁面導体の内表面のうち前記ガラス層が位置していない部分を覆うニッケル層を有する請求項１乃至請求項５のいずれかに記載の回路基板。   The circuit board according to claim 1, further comprising a nickel layer that covers a portion of the inner surface of the wall conductor where the glass layer is not located. 前記ニッケル層を覆うパラジウム層を有する請求項６に記載の回路基板。   The circuit board according to claim 6, further comprising a palladium layer covering the nickel layer. 前記パラジウム層を覆う金層を有する請求項７に記載の回路基板。   The circuit board according to claim 7, further comprising a gold layer that covers the palladium layer. 請求項１乃至請求項８のいずれかに記載の回路基板と、前記壁面導体内に位置し、半田にて前記壁面導体に電気的に接合されたピンと、前記回路基板の前記金属層上に位置する電子部品とを備える電子装置。   The circuit board according to any one of claims 1 to 8, a pin located in the wall conductor and electrically joined to the wall conductor with solder, and located on the metal layer of the circuit board And an electronic device.
JP2018060059A 2017-03-29 2018-03-27 Circuit board and electronic devices equipped with it Active JP7027218B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017065420 2017-03-29
JP2017065420 2017-03-29

Publications (2)

Publication Number Publication Date
JP2018170506A true JP2018170506A (en) 2018-11-01
JP7027218B2 JP7027218B2 (en) 2022-03-01

Family

ID=64018808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018060059A Active JP7027218B2 (en) 2017-03-29 2018-03-27 Circuit board and electronic devices equipped with it

Country Status (1)

Country Link
JP (1) JP7027218B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0227768U (en) * 1988-08-10 1990-02-22
JP2000312062A (en) * 1999-04-28 2000-11-07 Denso Corp Thick-film circuit substrate and manufacture thereof
US20050227413A1 (en) * 2004-03-01 2005-10-13 Joachim John Method for depositing a solder material on a substrate
JP2009212420A (en) * 2008-03-06 2009-09-17 Kyocera Corp Wiring board
JP2013102096A (en) * 2011-11-09 2013-05-23 Ngk Spark Plug Co Ltd Wiring board and method of manufacturing the same
JP2013232483A (en) * 2012-04-27 2013-11-14 Koito Mfg Co Ltd Circuit board and manufacturing method of the same
JP2015082534A (en) * 2013-10-21 2015-04-27 日立化成株式会社 Connection terminal, and board for semiconductor chip mounting use arranged by use thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0227768U (en) * 1988-08-10 1990-02-22
JP2000312062A (en) * 1999-04-28 2000-11-07 Denso Corp Thick-film circuit substrate and manufacture thereof
US20050227413A1 (en) * 2004-03-01 2005-10-13 Joachim John Method for depositing a solder material on a substrate
JP2009212420A (en) * 2008-03-06 2009-09-17 Kyocera Corp Wiring board
JP2013102096A (en) * 2011-11-09 2013-05-23 Ngk Spark Plug Co Ltd Wiring board and method of manufacturing the same
JP2013232483A (en) * 2012-04-27 2013-11-14 Koito Mfg Co Ltd Circuit board and manufacturing method of the same
JP2015082534A (en) * 2013-10-21 2015-04-27 日立化成株式会社 Connection terminal, and board for semiconductor chip mounting use arranged by use thereof

Also Published As

Publication number Publication date
JP7027218B2 (en) 2022-03-01

Similar Documents

Publication Publication Date Title
JP5349714B2 (en) Circuit board and electronic device having the same
US9161444B2 (en) Circuit board and electronic apparatus provided with the same
JP6393012B2 (en) Resistor, circuit board including the same, and electronic device
JP5806030B2 (en) Circuit board and electronic device having the same
JP7027218B2 (en) Circuit board and electronic devices equipped with it
JP6114001B2 (en) Conductive paste, circuit board and electronic device
JP6430886B2 (en) Circuit board and electronic device having the same
JP6122561B2 (en) Circuit board and electronic device having the same
CN111052879B (en) Circuit board and electronic device provided with same
JP6298174B2 (en) Circuit board and electronic device having the same
JP5840945B2 (en) Circuit board and electronic device having the same
JP7221798B2 (en) Circuit board and electronic device comprising the same
JP2018125341A (en) Circuit board and electronic device having the same
JP2013157389A (en) Circuit board and electronic apparatus equipped with the same
JP2014168053A (en) Circuit board and electronic apparatus including the same
JP2013051253A (en) Circuit board and electronic apparatus including the same

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220216

R150 Certificate of patent or registration of utility model

Ref document number: 7027218

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150