JP2018170349A

JP2018170349A - Capacitor and manufacturing method thereof

Info

Publication number: JP2018170349A
Application number: JP2017065285A
Authority: JP
Inventors: 大基石井; Daiki Ishii; 香奈松井; Kana Matsui
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2017-03-29
Filing date: 2017-03-29
Publication date: 2018-11-01

Abstract

PROBLEM TO BE SOLVED: To suppress the dielectric breakdown of a dielectric film.SOLUTION: A capacitor includes a lower electrode 12 provided on a substrate, a dielectric film 14 containing a perovskite structure compound provided on the lower electrode, and a plurality of upper electrodes 16 which are provided for the single lower electrode on the dielectric film and are connected in parallel with each other, and a groove is formed in the dielectric film between the plurality of upper electrodes, and side surfaces of the plurality of upper electrodes and the side surface of the groove are continuous at an interface between the dielectric film and the plurality of upper electrodes.SELECTED DRAWING: Figure 1

Description

本発明は、コンデンサおよびその製造方法に関し、例えばペロブスカイト構造化合物を有する誘電体膜を備えるコンデンサおよびその製造方法に関する。 The present invention relates to a capacitor and a method for manufacturing the same, for example, a capacitor including a dielectric film having a perovskite structure compound and a method for manufacturing the same.

ペロブスカイト構造化合物を有する強誘電体を用いたコンデンサが知られている（例えば特許文献１から５）。強誘電体を用いたコンデンサは、例えば可変容量コンデンサに用いられている（例えば特許文献１から４）。誘電体膜の欠陥に起因したリーク電流の増加や短絡故障を抑制するため、欠陥を樹脂絶縁体で埋め込むことが知られている（例えば特許文献１） Capacitors using a ferroelectric having a perovskite structure compound are known (for example, Patent Documents 1 to 5). A capacitor using a ferroelectric is used for a variable capacitor, for example (for example, Patent Documents 1 to 4). In order to suppress an increase in leakage current and a short circuit failure caused by a defect in the dielectric film, it is known to bury the defect with a resin insulator (for example, Patent Document 1).

特開２００８−１６００４０号公報JP 2008-160040 A 特開２０１６−５１７４４号公報JP, 2006-51744, A 国際公開２０１５／１５１７８６明細書International Publication 2015/151786 Specification 特開２００７−２８７９９６号公報JP 2007-287996 A 特開平５−１２９１５６号公報JP-A-5-129156

コンデンサでは、高電界による誘電体膜の絶縁破壊を抑制することが求められている。特許文献１では、欠陥に起因したリーク電流の増加や短絡故障を抑制することができる。しかし、樹脂絶縁体を形成するため製造工程が複雑になる。 Capacitors are required to suppress dielectric breakdown of a dielectric film due to a high electric field. In Patent Document 1, it is possible to suppress an increase in leakage current and a short circuit failure due to defects. However, since the resin insulator is formed, the manufacturing process becomes complicated.

本発明は、上記課題に鑑みなされたものであり、誘電体膜の絶縁破壊を抑制することを目的とする。 The present invention has been made in view of the above problems, and an object thereof is to suppress dielectric breakdown of a dielectric film.

本発明は、基板上に設けられた下部電極と、前記下部電極上に設けられたペロブスカイト構造化合物を含む誘電体膜と、前記誘電体膜上に単一の前記下部電極に対し複数設けられ、互いに並列に接続された複数の上部電極と、を備え、前記誘電体膜に前記複数の上部電極間に対応し溝が設けられ、前記誘電体膜と前記複数の上部電極との界面において、前記複数の上部電極の側面と前記溝の側面とは連続するコンデンサである。 The present invention is provided with a plurality of lower electrodes provided on a substrate, a dielectric film containing a perovskite structure compound provided on the lower electrode, and a plurality of single lower electrodes on the dielectric film, A plurality of upper electrodes connected in parallel to each other, and the dielectric film is provided with grooves corresponding to the plurality of upper electrodes, and at the interface between the dielectric film and the plurality of upper electrodes, A side surface of the plurality of upper electrodes and a side surface of the groove are continuous capacitors.

上記構成において、前記溝は前記誘電体膜を複数に分割するように前記誘電体膜を貫通する構成とすることができる。 The said structure WHEREIN: The said groove | channel can be set as the structure which penetrates the said dielectric film so that the said dielectric film may be divided | segmented into plurality.

上記構成において、前記溝下に前記誘電体膜が残存する構成とすることができる。 In the above configuration, the dielectric film may remain under the groove.

上記構成において、前記複数の上部電極を共通に接続する配線を備える構成とすることができる。 The said structure WHEREIN: It can be set as the structure provided with the wiring which connects a said some upper electrode in common.

上記構成において、前記誘電体膜は、ＢＳＴまたはＰＺＴである構成とすることができる。 In the above configuration, the dielectric film may be configured to be BST or PZT.

上記構成において、前記下部電極と前記複数の上部電極との間に電圧を印加することで、容量値が変化する構成とすることができる。 In the above structure, a capacitance value can be changed by applying a voltage between the lower electrode and the plurality of upper electrodes.

本発明は、基板上に下部電極を、前記下部電極上に誘電体膜を、前記誘電体膜上に上部電極を形成する工程と、前記上部電極上に開口を有するマスクを形成する工程と、前記上部電極を複数の上部電極に分割し、前記誘電体膜に前記複数の上部電極間に対応し溝が設けられ、前記誘電体膜と前記複数の上部電極との界面において、前記複数の上部電極の側面と前記溝の側面とは連続するように、前記マスクを用い前記上部電極および前記誘電体膜をエッチングする工程と、前記複数の上部電極を互いに並列に接続する工程と、を含むコンデンサの製造方法である。 The present invention includes a step of forming a lower electrode on a substrate, a dielectric film on the lower electrode, an upper electrode on the dielectric film, and a mask having an opening on the upper electrode; The upper electrode is divided into a plurality of upper electrodes, the dielectric film is provided with grooves corresponding to the plurality of upper electrodes, and at the interface between the dielectric film and the plurality of upper electrodes, the plurality of upper electrodes A capacitor including a step of etching the upper electrode and the dielectric film using the mask so that a side surface of the electrode and a side surface of the groove are continuous, and a step of connecting the plurality of upper electrodes to each other in parallel It is a manufacturing method.

本発明によれば、誘電体膜の絶縁破壊を抑制することができる。 According to the present invention, dielectric breakdown of a dielectric film can be suppressed.

図１（ａ）は、実施例１に係るコンデンサの平面図、図１（ｂ）は、図１（ａ）のＡ−Ａ断面図である。FIG. 1A is a plan view of the capacitor according to the first embodiment, and FIG. 1B is a cross-sectional view taken along the line AA in FIG. 図２（ａ）から図２（ｃ）は、実施例１に係るコンデンサの製造方法を示す断面図である。FIG. 2A to FIG. 2C are cross-sectional views illustrating the capacitor manufacturing method according to the first embodiment. 図３（ａ）から図３（ｃ）は、それぞれ比較例１から３に係るコンデンサの断面図である。3A to 3C are cross-sectional views of capacitors according to Comparative Examples 1 to 3, respectively. 図４は、比較例１から３および実施例１に係るコンデンサの１個当たりの上部電極面積に対する平均破壊電界強度を示す図である。FIG. 4 is a graph showing the average breakdown electric field strength with respect to the upper electrode area per capacitor of Comparative Examples 1 to 3 and Example 1. 図５は、実施例１の変形例１に係るコンデンサの断面図である。FIG. 5 is a cross-sectional view of the capacitor according to the first modification of the first embodiment. 図６は、実施例２に係る可変容量コンデンサの回路図である。FIG. 6 is a circuit diagram of a variable capacitor according to the second embodiment.

以下、図面を参照して、本発明の実施例について説明する。 Embodiments of the present invention will be described below with reference to the drawings.

図１（ａ）は、実施例１に係るコンデンサの平面図、図１（ｂ）は、図１（ａ）のＡ−Ａ断面図である。図１（ａ）および図１（ｂ）に示すように、支持基板１０上に下部電極１２が設けられている。単一の下部電極１２上に複数の誘電体膜１４が設けられている。複数の誘電体膜１４上にそれぞれ複数の上部電極１６が設けられている。支持基板１０上に下部電極１２、誘電体膜１４および上部電極１６を覆うように層間絶縁膜１８が設けられている。層間絶縁膜１８を貫通する貫通孔１９が設けられている。貫通孔１９は、下部電極１２および上部電極１６に繋がるように設けられている。貫通孔１９内および層間絶縁膜１８上に配線２０ａおよび２０ｂが設けられている。配線２０ａは複数の上部電極１６に共通に接続されている。配線２０ｂは下部電極１２に接続されている。複数の誘電体膜１４および上部電極１６間には溝２２が設けられている。配線２０ａと２０ｂとの間には複数の上部電極１６が互いに並列に接続されている。 FIG. 1A is a plan view of the capacitor according to the first embodiment, and FIG. 1B is a cross-sectional view taken along the line AA in FIG. As shown in FIGS. 1A and 1B, a lower electrode 12 is provided on a support substrate 10. A plurality of dielectric films 14 are provided on the single lower electrode 12. A plurality of upper electrodes 16 are respectively provided on the plurality of dielectric films 14. An interlayer insulating film 18 is provided on the support substrate 10 so as to cover the lower electrode 12, the dielectric film 14 and the upper electrode 16. A through hole 19 penetrating the interlayer insulating film 18 is provided. The through hole 19 is provided so as to be connected to the lower electrode 12 and the upper electrode 16. Wirings 20 a and 20 b are provided in the through hole 19 and on the interlayer insulating film 18. The wiring 20 a is commonly connected to the plurality of upper electrodes 16. The wiring 20b is connected to the lower electrode 12. A groove 22 is provided between the plurality of dielectric films 14 and the upper electrode 16. A plurality of upper electrodes 16 are connected in parallel between the wirings 20a and 20b.

支持基板１０は、例えばシリコン（Ｓｉ）基板等の導電性体基板、石英基板、アルミナ基板、サファイア基板またはガラス基板等の絶縁基板である。支持基板１０として導電性基板を用いる場合、導電性基板上に絶縁膜を設けることが好ましい。例えば、支持基板１０がシリコン基板の場合、シリコン基板上に熱酸化等により形成された酸化シリコン膜（ＳｉＯ_２）が設けられていることが好ましい。また、シリコン基板は高抵抗基板であることが好ましい。 The support substrate 10 is an insulating substrate such as a conductive substrate such as a silicon (Si) substrate, a quartz substrate, an alumina substrate, a sapphire substrate, or a glass substrate. When a conductive substrate is used as the support substrate 10, an insulating film is preferably provided on the conductive substrate. For example, when the support substrate 10 is a silicon substrate, a silicon oxide film (SiO ₂ ) formed by thermal oxidation or the like is preferably provided on the silicon substrate. The silicon substrate is preferably a high resistance substrate.

下部電極１２および上部電極１６としては、白金（Ｐｔ）、イリジウム（Ｉｒ）もしくはルテニウム（Ｒｕ）等の貴金属、またはルテニウム酸ストロンチウム（ＳｒＲｕＯ_３）、酸化ルテニウム（ＲｕＯ_２）もしくは酸化イリジウム（ＩｒＯ_２）等の導電性酸化物を用いることができる。下部電極１２と支持基板１０との密着性向上のため、下部電極１２にチタン（Ｔｉ）または酸化チタン（ＴｉＯ_２）等の密着層を設けてもよい。 As the lower electrode 12 and the upper electrode 16, noble metals such as platinum (Pt), iridium (Ir) or ruthenium (Ru), or strontium ruthenate (SrRuO ₃ ), ruthenium oxide (RuO ₂ ) or iridium oxide (IrO ₂ ) A conductive oxide such as can be used. In order to improve the adhesion between the lower electrode 12 and the support substrate 10, an adhesion layer such as titanium (Ti) or titanium oxide (TiO ₂ ) may be provided on the lower electrode 12.

誘電体膜１４は、ペロブスカイト構造化合物（好ましくはペロブスカイト構造酸化物）であり、例えばＢＳＴ（ＢａＳｒＴｉＯ_３）またはＰＺＴ（ＰｂＺｒＴｉＯ_３）である。ＢａとＳｒとの元素組成比またはＰｂとＺｒの元素組成比は任意に設定できる。ペロブスカイト構造化合物には、リーク電流および／または破壊電界強度の改善のためマンガン（Ｍｎ）またはニオブ（Ｎｂ）等の元素を微量添加してもよい。誘電体膜１４の膜厚は例えば１０ｎｍから５００ｎｍである。 The dielectric film 14 is a perovskite structure compound (preferably a perovskite structure oxide), for example, BST (BaSrTiO ₃ ) or PZT (PbZrTiO ₃ ). The elemental composition ratio of Ba and Sr or the elemental composition ratio of Pb and Zr can be arbitrarily set. A small amount of an element such as manganese (Mn) or niobium (Nb) may be added to the perovskite structure compound in order to improve leakage current and / or breakdown electric field strength. The film thickness of the dielectric film 14 is, for example, 10 nm to 500 nm.

層間絶縁膜１８としては、ポリイミド樹脂もしくはＢＣＢ（Benzocyclobutene）樹脂等の有機絶縁膜、酸化シリコン、窒化シリコン（ＳｉＮ）もしくは酸化アルミニウム（Ａｌ_２Ｏ_３）等の無機絶縁膜、または、これらの絶縁膜の複合膜を用いることができる。 As the interlayer insulating film 18, an organic insulating film such as polyimide resin or BCB (Benzocyclobutene) resin, an inorganic insulating film such as silicon oxide, silicon nitride (SiN), or aluminum oxide (Al ₂ O ₃ ), or these insulating films The composite membrane can be used.

配線２０ａおよび２０ｂとしては、銅（Ｃｕ）、アルミニウム（Ａｌ、ＳｉまたはＣｕ等が添加されていてもよい）等の導電性材料を用いる。上部電極１６と配線２０ａおよび２０ｂとの間に、チタン、タンタル（Ｔａ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化珪化チタン（ＴｉＳｉＮ）もしくは窒化珪化タンタル（ＴａＳｉＮ）等の窒化物、ルテニウム酸ストロンチウムもしくは酸化イルジウム等の酸化膜、またはこれらの複合膜を用いることができる。配線２０ａおよび２０ｂ上に端子電極を設けてもよい。端子電極として、銅、金または半田等を用いることができる。 As the wirings 20a and 20b, a conductive material such as copper (Cu) or aluminum (Al, Si, Cu or the like may be added) is used. Between the upper electrode 16 and the wirings 20a and 20b, a nitride such as titanium, tantalum (Ta), titanium nitride (TiN), tantalum nitride (TaN), titanium nitride silicide (TiSiN), or tantalum nitride silicide (TaSiN), An oxide film such as strontium ruthenate or iridium oxide, or a composite film thereof can be used. Terminal electrodes may be provided on the wirings 20a and 20b. Copper, gold, solder, or the like can be used as the terminal electrode.

図２（ａ）から図２（ｃ）は、実施例１に係るコンデンサの製造方法を示す断面図である。図２（ａ）に示すように、支持基板１０上に下部電極１２、誘電体膜１４および上部電極１６を形成する。下部電極１２、誘電体膜１４および上部電極１６の形成には、スパッタリング法、ＣＶＤ（Chemical Vapor Deposition）法、ＡＬＤ（Atomic Layer Deposition）法またはＰＬＤ（Pulsed Laser Deposition）法等を用いることができる。 FIG. 2A to FIG. 2C are cross-sectional views illustrating the capacitor manufacturing method according to the first embodiment. As shown in FIG. 2A, the lower electrode 12, the dielectric film 14 and the upper electrode 16 are formed on the support substrate 10. For forming the lower electrode 12, the dielectric film 14, and the upper electrode 16, a sputtering method, a CVD (Chemical Vapor Deposition) method, an ALD (Atomic Layer Deposition) method, a PLD (Pulsed Laser Deposition) method, or the like can be used.

図２（ｂ）に示すように、上部電極１６上にマスク３０を形成する。マスク３０は例えばフォトレジストであり、開口３２が設けられている。図２（ｃ）に示すように、マスク３０をマスクに上部電極１６および誘電体膜１４をエッチングする。エッチングには、例えば塩素系ガスを用いたドライエッチング法を用いる。これにより、上部電極１６および誘電体膜１４が複数に分割される。上部電極１６および誘電体膜１４には下部電極１２に達する溝２２が形成される。 As shown in FIG. 2B, a mask 30 is formed on the upper electrode 16. The mask 30 is, for example, a photoresist, and an opening 32 is provided. As shown in FIG. 2C, the upper electrode 16 and the dielectric film 14 are etched using the mask 30 as a mask. For the etching, for example, a dry etching method using a chlorine-based gas is used. Thereby, the upper electrode 16 and the dielectric film 14 are divided into a plurality of parts. A groove 22 reaching the lower electrode 12 is formed in the upper electrode 16 and the dielectric film 14.

その後、下部電極１２を所望の形状に加工する。支持基板１０上に層間絶縁膜１８を形成する。層間絶縁膜１８に貫通孔１９を形成する。貫通孔１９および層間絶縁膜１８上に配線２０ａおよび２０ｂを形成する。これにより図１（ａ）および図１（ｂ）のコンデンサが作製される。 Thereafter, the lower electrode 12 is processed into a desired shape. An interlayer insulating film 18 is formed on the support substrate 10. A through hole 19 is formed in the interlayer insulating film 18. Wirings 20 a and 20 b are formed on the through hole 19 and the interlayer insulating film 18. As a result, the capacitors shown in FIGS. 1A and 1B are manufactured.

［破壊電界強度の測定］
実施例１に係るコンデンサを作製し破壊電界を測定した。比較のため比較例１から３に係るコンデンサを作製した。図３（ａ）から図３（ｃ）は、それぞれ比較例１から３に係るコンデンサの断面図である。図３（ａ）に示すように、比較例１では、単一の下部電極１２に単一の上部電極１６が設けられている。誘電体膜１４の側面は上部電極１６の側面の外側に位置している。その他の構成は実施例１と同じであり説明を省略する。 [Measurement of breakdown electric field strength]
The capacitor according to Example 1 was manufactured and the breakdown electric field was measured. For comparison, capacitors according to Comparative Examples 1 to 3 were produced. 3A to 3C are cross-sectional views of capacitors according to Comparative Examples 1 to 3, respectively. As shown in FIG. 3A, in Comparative Example 1, a single upper electrode 16 is provided on a single lower electrode 12. The side surface of the dielectric film 14 is located outside the side surface of the upper electrode 16. Other configurations are the same as those of the first embodiment, and the description thereof is omitted.

図３（ｂ）に示すように、比較例２では、上部電極１６と誘電体膜１４の側面が連続して設けられている。その他の構成は比較例１と同じであり説明を省略する。図３（ｃ）に示すように、比較例３では、単一の下部電極１２に対し複数の上部電極１６が設けられている。誘電体膜１４は分割されていない。その他の構成は実施例１と同じであり説明を省略する。 As shown in FIG. 3B, in Comparative Example 2, the side surfaces of the upper electrode 16 and the dielectric film 14 are continuously provided. Other configurations are the same as those of the first comparative example, and the description is omitted. As shown in FIG. 3C, in Comparative Example 3, a plurality of upper electrodes 16 are provided for a single lower electrode 12. The dielectric film 14 is not divided. Other configurations are the same as those of the first embodiment, and the description thereof is omitted.

以下、コンデンサの作製条件を示す。
支持基板１０：上面に熱酸化膜が形成されたシリコン基板
下部電極１２：膜厚が１０ｎｍのＴｉＯ_２膜および膜厚が２５０ｎｍのＰｔ膜
誘電体膜１４：膜厚が９０ｎｍのＭｎを添加したＢＳＴ（Ｂａ_０．５Ｓｒ_０．５ＴｉＯ_３）膜
上部電極１６：膜厚が１００ｎｍのＰｔ膜
層間絶縁膜１８：ポリイミド膜
配線２０ａおよび２０ｂ：Ａｌ層
端子電極：配線２０ａおよび２０ｂ側からＡｌ膜、Ｎｉ膜およびＡｕ膜
誘電体膜１４の成膜方法：成膜温度が７５０℃のスパッタリング法
複数の上部電極１６の合計の面積：０．６４ｍｍ^２ The conditions for producing the capacitor are shown below.
Support substrate 10: Silicon substrate with thermal oxide film formed on the upper surface Lower electrode 12: TiO ₂ film with a film thickness of 10 nm and Pt film with a film thickness of 250 nm Dielectric film 14: BST with addition of Mn with a film thickness of 90 nm (Ba _0.5 Sr _0.5 TiO ₃ ) film Upper electrode 16: Pt film having a film thickness of 100 nm Interlayer insulating film 18: Polyimide film Wirings 20a and 20b: Al layer Terminal electrode: Al film from the wirings 20a and 20b side, Ni film and Au film Film formation method of dielectric film 14: Sputtering method with film formation temperature of 750 ° C. Total area of plural upper electrodes 16: 0.64 mm ²

比較例１から３および実施例１について、平均破壊電界強度を測定した。図４は、比較例１から３および実施例１に係るコンデンサの１個当たりの上部電極面積に対する平均破壊電界強度を示す図である。１個当たりの上部電極面積は、比較例１および２では上部電極１６の面積に対応し、比較例３および実施例１では複数の上部電極１６のうち１個の上部電極１６の面積を示す。１個の上部電極面積の小さいコンデンサは多くの上部電極１６を備えることになる。平均破壊電界強度は、５個のコンデンサの配線２０ａと２０ｂの間に電圧を印加し破壊される電界強度の平均とした。なお、コンデンサに加える電界を大きくしていくと、コンデンサは破壊電圧で一気に破壊される。 For Comparative Examples 1 to 3 and Example 1, the average breakdown electric field strength was measured. FIG. 4 is a graph showing the average breakdown electric field strength with respect to the upper electrode area per capacitor of Comparative Examples 1 to 3 and Example 1. The upper electrode area per piece corresponds to the area of the upper electrode 16 in Comparative Examples 1 and 2, and the area of one upper electrode 16 among the plurality of upper electrodes 16 in Comparative Example 3 and Example 1 is shown. One capacitor having a small area of the upper electrode includes a large number of upper electrodes 16. The average breakdown electric field strength was defined as the average of the electric field strengths that are broken by applying a voltage between the wirings 20a and 20b of the five capacitors. As the electric field applied to the capacitor is increased, the capacitor is destroyed at a stretch with the breakdown voltage.

図４に示すように、比較例１に対し上部電極１６のみを分割した比較例３では、１個当たりの上部電極１６の面積が小さくなるに従い平均破壊電界強度が高くなる。しかし、比較例１の平均破壊電界強度は約１．７ＭＶ／ｃｍに対し、上部電極１６を１００以上に分割した比較例３でも平均破壊電界強度は約２．１ＭＶ／ｃｍであり、平均破壊電界強度はあまり高くない。 As shown in FIG. 4, in Comparative Example 3 in which only the upper electrode 16 is divided with respect to Comparative Example 1, the average breakdown electric field strength increases as the area of the upper electrode 16 per piece decreases. However, the average breakdown electric field strength of Comparative Example 1 is about 1.7 MV / cm, whereas in Comparative Example 3 in which the upper electrode 16 is divided into 100 or more, the average breakdown electric field strength is about 2.1 MV / cm. The strength is not so high.

比較例１に対し上部電極１６と誘電体膜１４との側面を一致させた比較例２では平均破壊電界強度が約２．１ＭＶ／ｃｍとなり比較例３と同程度となる。比較例２に対し上部電極１６と誘電体膜１４を分割した実施例１では、１個当たりの上部電極１６の面積が小さくなるに従い平均破壊電界強度が急激に高くなる。上部電極１６を１００以上に分割した実施例１では平均破壊電界強度は約２．８ＭＶ／ｃｍとなる。 In Comparative Example 2 in which the side surfaces of the upper electrode 16 and the dielectric film 14 are made to coincide with those of Comparative Example 1, the average breakdown electric field strength is about 2.1 MV / cm, which is about the same as Comparative Example 3. In Example 1 in which the upper electrode 16 and the dielectric film 14 are divided with respect to the comparative example 2, the average breakdown electric field strength rapidly increases as the area of the upper electrode 16 per unit decreases. In Example 1 in which the upper electrode 16 is divided into 100 or more, the average breakdown electric field strength is about 2.8 MV / cm.

このように、実施例１では比較例１から３に比較し平均電界強度が高くなる。この理由は明確ではないが、例えば以下のように考えられる。比較例１および２のように、上部電極１６の面積が大きいと、上部電極１６と誘電体膜１４と収縮率の差により応力が残留してしまう。この応力のため破壊電界強度が低くなると考えられる。そこで、比較例３および実施例１のように、上部電極１６を複数に分割する。これにより、応力が分散し破壊電界強度が高くなる。 Thus, the average electric field strength is higher in Example 1 than in Comparative Examples 1 to 3. The reason for this is not clear, but is considered as follows, for example. If the area of the upper electrode 16 is large as in Comparative Examples 1 and 2, stress remains due to the difference in shrinkage between the upper electrode 16 and the dielectric film 14. This stress is thought to reduce the strength of the breakdown electric field. Therefore, as in Comparative Example 3 and Example 1, the upper electrode 16 is divided into a plurality of parts. As a result, the stress is dispersed and the breakdown electric field strength is increased.

比較例１では図３（ａ）のように誘電体膜１４と上部電極１６の界面において側面が不連続である。このため上部電極１６の端部４０において誘電体膜１４に応力が集中する。これにより、比較例１の破壊電界強度が低くなる。比較例２では図３（ｂ）のように、誘電体膜１４と上部電極１６の界面の端部４２において側面が連続である。これにより、比較例１のように誘電体膜１４内に応力が集中し難く、破壊電界強度が高くなると考えられる。 In Comparative Example 1, the side surface is discontinuous at the interface between the dielectric film 14 and the upper electrode 16 as shown in FIG. For this reason, stress concentrates on the dielectric film 14 at the end 40 of the upper electrode 16. Thereby, the breakdown electric field strength of the comparative example 1 becomes low. In Comparative Example 2, as shown in FIG. 3B, the side surfaces are continuous at the end portion 42 at the interface between the dielectric film 14 and the upper electrode 16. Thereby, it is considered that the stress is not easily concentrated in the dielectric film 14 as in Comparative Example 1, and the breakdown electric field strength is increased.

比較例３では図３（ｃ）のように上部電極１６が分割されているため応力は分散される。しかし、上部電極１６の端部４４において誘電体膜１４に応力が集中する。このため、上部電極１６を分割しても破壊電界強度はあまり高くならないと考えられる。実施例1では図１（ｂ）のように上部電極１６が分割されているため応力は分散される。さらに、溝２２における誘電体膜１４と上部電極１６の界面の端部４６において側面が連続である。これにより、誘電体膜１４内に応力が集中し難く、破壊電界強度が高くなると考えられる。 In Comparative Example 3, the stress is dispersed because the upper electrode 16 is divided as shown in FIG. However, stress concentrates on the dielectric film 14 at the end 44 of the upper electrode 16. For this reason, it is considered that the breakdown electric field strength does not become so high even if the upper electrode 16 is divided. In the first embodiment, the stress is dispersed because the upper electrode 16 is divided as shown in FIG. Further, the side surfaces are continuous at the end 46 of the interface between the dielectric film 14 and the upper electrode 16 in the groove 22. Thereby, it is considered that stress is difficult to concentrate in the dielectric film 14 and the breakdown electric field strength is increased.

［実施例１の変形例１］
図５は、実施例１の変形例１に係るコンデンサの断面図である。図５に示すように、溝２２は、誘電体膜１４の上部に形成されている。溝２２の面は誘電体膜１４の途中に位置している。その他の構成は実施例１と同じであり説明を省略する。実施例１の変形例１においても、誘電体膜１４内に応力が集中し難く、破壊電界強度を高くすることができる。 [Modification 1 of Example 1]
FIG. 5 is a cross-sectional view of the capacitor according to the first modification of the first embodiment. As shown in FIG. 5, the groove 22 is formed in the upper part of the dielectric film 14. The surface of the groove 22 is located in the middle of the dielectric film 14. Other configurations are the same as those of the first embodiment, and the description thereof is omitted. Also in the first modification of the first embodiment, it is difficult for stress to concentrate in the dielectric film 14, and the breakdown electric field strength can be increased.

実施例１およびその変形例１によれば、誘電体膜１４に複数の上部電極１６間に対応し溝２２が設けられ、誘電体膜１４と複数の上部電極１６との界面において、複数の上部電極１６の側面と溝２２の側面とは連続する。これにより、コンデンサの破壊電界強度を高くすることができる。 According to the first embodiment and the modification example 1, the dielectric film 14 is provided with the grooves 22 corresponding to the plurality of upper electrodes 16, and a plurality of upper portions are formed at the interface between the dielectric film 14 and the plurality of upper electrodes 16. The side surface of the electrode 16 and the side surface of the groove 22 are continuous. Thereby, the breakdown electric field strength of the capacitor can be increased.

実施例１のように、溝２２は誘電体膜１４を複数に分割するように誘電体膜１４を貫通していてもよいし、実施例１の変形例１のように溝２２下に誘電体膜１４が残存してもよい。 As in the first embodiment, the groove 22 may penetrate the dielectric film 14 so as to divide the dielectric film 14 into a plurality of parts, or the dielectric material is provided below the groove 22 as in the first modification of the first embodiment. The film 14 may remain.

複数の上部電極１６を共通に接続する配線２０ａを備える。これにより、複数の上部電極１６を互いに並列に接続することができる。 A wiring 20a for connecting the plurality of upper electrodes 16 in common is provided. Thereby, the plurality of upper electrodes 16 can be connected in parallel to each other.

図２（ａ）のように、支持基板１０上に下部電極１２を、下部電極１２上に誘電体膜１４を、誘電体膜１４上に上部電極１６を形成する。図２（ｂ）のように、上部電極１６上に開口３２を有するマスク３０を形成する。図２（ｃ）のように、上部電極１６を複数の上部電極１６に分割し、誘電体膜１４に複数の上部電極１６の間に対応し溝２２が設けられるように、マスク３０を用い上部電極１６および誘電体膜１４をエッチングする。これにより、複数の上部電極１６の側面と溝２２の側面とを連続させることができる。 As shown in FIG. 2A, the lower electrode 12 is formed on the support substrate 10, the dielectric film 14 is formed on the lower electrode 12, and the upper electrode 16 is formed on the dielectric film 14. As shown in FIG. 2B, a mask 30 having an opening 32 is formed on the upper electrode 16. As shown in FIG. 2C, the upper electrode 16 is divided into a plurality of upper electrodes 16, and an upper portion is formed using a mask 30 so that the dielectric film 14 is provided with grooves 22 corresponding to the plurality of upper electrodes 16. The electrode 16 and the dielectric film 14 are etched. Thereby, the side surface of the plurality of upper electrodes 16 and the side surface of the groove 22 can be made continuous.

図６は、実施例２に係る可変容量コンデンサの回路図である。図６に示すように、信号端子Ｔｓ１とＴｓ２との間にキャパシタＣ１からＣ４が直列に接続されている。キャパシタＣ１からＣ４は各々実施例１およびその変形例に係るコンデンサである。 FIG. 6 is a circuit diagram of a variable capacitor according to the second embodiment. As shown in FIG. 6, capacitors C1 to C4 are connected in series between signal terminals Ts1 and Ts2. Capacitors C1 to C4 are capacitors according to the first embodiment and modifications thereof, respectively.

キャパシタＣ１の信号端子Ｔｓ１側のノードＮ１と固定端子Ｔｇとの間に抵抗Ｒ１が接続されている。キャパシタＣ１とＣ２との間のノードＮ２と可変端子Ｔｐとの間に抵抗Ｒ２が接続されている。キャパシタＣ２とＣ３との間のノードＮ３と固定端子Ｔｇとの間に抵抗Ｒ３が接続されている。キャパシタＣ３とＣ４との間のノードＮ４と可変端子Ｔｐとの間に抵抗Ｒ４が接続されている。キャパシタＣ４の信号端子Ｔｓ２側のノードＮ５と固定端子Ｔｇとの間に抵抗Ｒ５が接続されている。 A resistor R1 is connected between the node N1 on the signal terminal Ts1 side of the capacitor C1 and the fixed terminal Tg. A resistor R2 is connected between a node N2 between the capacitors C1 and C2 and the variable terminal Tp. A resistor R3 is connected between the node N3 between the capacitors C2 and C3 and the fixed terminal Tg. A resistor R4 is connected between a node N4 between the capacitors C3 and C4 and the variable terminal Tp. A resistor R5 is connected between the node N5 on the signal terminal Ts2 side of the capacitor C4 and the fixed terminal Tg.

信号端子Ｔｓ１およびＴｓ２には、例えば１３．５６ＭＨｚ等の交流信号が入出力する。可変端子Ｔｐには、直流バイアス電圧として可変電圧が印加される。固定端子Ｔｇにはグランド電圧等の固定電圧が印加される。キャパシタＣ１からＣ４の誘電体膜１４は周波数の高い信号では誘電率が変化しないが周波数の低い電圧が印加されると誘電率が変化する。これにより、可変端子Ｔｐに印加する可変電圧を変化させると、交流信号に対するキャパシタＣ１からＣ４の容量値が変化する。信号端子Ｔｓ１とＴｓ２との間の容量値は、各キャパシタＣ１からＣ４の容量値をＣ１からＣ４とすると、１／（１／Ｃ１＋１／Ｃ２＋１／Ｃ３＋１／Ｃ４）となる。キャパシタＣ１からＣ４が同じ容量値Ｃ０を有する場合、信号端子Ｔｓ１とＴｓ２との間の容量値は、１／４×Ｃ０となる。 For example, an AC signal of 13.56 MHz or the like is input to or output from the signal terminals Ts1 and Ts2. A variable voltage is applied as a DC bias voltage to the variable terminal Tp. A fixed voltage such as a ground voltage is applied to the fixed terminal Tg. The dielectric film 14 of the capacitors C1 to C4 does not change the dielectric constant when the signal has a high frequency, but the dielectric constant changes when a voltage having a low frequency is applied. Thereby, when the variable voltage applied to the variable terminal Tp is changed, the capacitance values of the capacitors C1 to C4 with respect to the AC signal are changed. The capacitance value between the signal terminals Ts1 and Ts2 is 1 / (1 / C1 + 1 / C2 + 1 / C3 + 1 / C4) when the capacitance values of the capacitors C1 to C4 are C1 to C4. When the capacitors C1 to C4 have the same capacitance value C0, the capacitance value between the signal terminals Ts1 and Ts2 is ¼ × C0.

実施例２のように、実施例１およびその変形例に係るコンデンサを下部電極１２と複数の上部電極１６との間に電圧を印加することで、容量値が変化する可変容量コンデンサに用いることができる。実施例２では、キャパシタＣ１からＣ４が４個の例を説明したが、キャパシタＣ１からＣ４の個数は任意に設定できる。 As in the second embodiment, the capacitor according to the first embodiment and its modification is used as a variable capacitor whose capacitance value changes by applying a voltage between the lower electrode 12 and the plurality of upper electrodes 16. it can. In the second embodiment, the example in which the capacitors C1 to C4 are four has been described. However, the number of the capacitors C1 to C4 can be arbitrarily set.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

１０支持基板
１２下部電極
１４誘電体膜
１６上部電極
１８層間絶縁膜
１９貫通孔
２０ａ、２０ｂ配線
２２溝
３０マスク
３２開口
DESCRIPTION OF SYMBOLS 10 Support substrate 12 Lower electrode 14 Dielectric film 16 Upper electrode 18 Interlayer insulating film 19 Through-hole 20a, 20b Wiring 22 Groove 30 Mask 32 Opening

Claims

基板上に設けられた下部電極と、
前記下部電極上に設けられたペロブスカイト構造化合物を含む誘電体膜と、
前記誘電体膜上に単一の前記下部電極に対し複数設けられ、互いに並列に接続された複数の上部電極と、
を備え、
前記誘電体膜に前記複数の上部電極間に対応し溝が設けられ、前記誘電体膜と前記複数の上部電極との界面において、前記複数の上部電極の側面と前記溝の側面とは連続するコンデンサ。 A lower electrode provided on the substrate;
A dielectric film comprising a perovskite structure compound provided on the lower electrode;
A plurality of upper electrodes provided on the dielectric film for a single lower electrode and connected in parallel to each other;
With
The dielectric film is provided with grooves corresponding to the plurality of upper electrodes, and the side surfaces of the plurality of upper electrodes and the side surfaces of the grooves are continuous at the interface between the dielectric film and the plurality of upper electrodes. Capacitor.

前記溝は前記誘電体膜を複数に分割するように前記誘電体膜を貫通する請求項１に記載のコンデンサ。 The capacitor according to claim 1, wherein the groove penetrates the dielectric film so as to divide the dielectric film into a plurality of parts.

前記溝下に前記誘電体膜が残存する請求項１に記載のコンデンサ。 The capacitor according to claim 1, wherein the dielectric film remains under the groove.

前記複数の上部電極を共通に接続する配線を備える請求項１から３のいずれか一項に記載のコンデンサ。 The capacitor according to any one of claims 1 to 3, further comprising a wiring that connects the plurality of upper electrodes in common.

前記誘電体膜は、ＢＳＴまたはＰＺＴである請求項１から４のいずれか一項に記載のコンデンサ。 The capacitor according to claim 1, wherein the dielectric film is BST or PZT.

前記下部電極と前記複数の上部電極との間に電圧を印加することで、容量値が変化する請求項１から５のいずれか一項に記載のコンデンサ。 The capacitor according to any one of claims 1 to 5, wherein a capacitance value changes by applying a voltage between the lower electrode and the plurality of upper electrodes.

基板上に下部電極を、前記下部電極上に誘電体膜を、前記誘電体膜上に上部電極を形成する工程と、
前記上部電極上に開口を有するマスクを形成する工程と、
前記上部電極を複数の上部電極に分割し、前記誘電体膜に前記複数の上部電極間に対応し溝が設けられ、前記誘電体膜と前記複数の上部電極との界面において、前記複数の上部電極の側面と前記溝の側面とは連続するように、前記マスクを用い前記上部電極および前記誘電体膜をエッチングする工程と、
前記複数の上部電極を互いに並列に接続する工程と、
を含むコンデンサの製造方法。
Forming a lower electrode on the substrate, a dielectric film on the lower electrode, and an upper electrode on the dielectric film;
Forming a mask having an opening on the upper electrode;
The upper electrode is divided into a plurality of upper electrodes, the dielectric film is provided with grooves corresponding to the plurality of upper electrodes, and at the interface between the dielectric film and the plurality of upper electrodes, the plurality of upper electrodes Etching the upper electrode and the dielectric film using the mask so that the side surface of the electrode and the side surface of the groove are continuous;
Connecting the plurality of upper electrodes to each other in parallel;
A method of manufacturing a capacitor including: