JP2018146482A - エピタキシャルウェーハの裏面検査方法、エピタキシャルウェーハ裏面検査装置、エピタキシャル成長装置のリフトピン管理方法およびエピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの裏面検査方法、エピタキシャルウェーハ裏面検査装置、エピタキシャル成長装置のリフトピン管理方法およびエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP2018146482A
JP2018146482A JP2017043892A JP2017043892A JP2018146482A JP 2018146482 A JP2018146482 A JP 2018146482A JP 2017043892 A JP2017043892 A JP 2017043892A JP 2017043892 A JP2017043892 A JP 2017043892A JP 2018146482 A JP2018146482 A JP 2018146482A
Authority
JP
Japan
Prior art keywords
defect
back surface
epitaxial wafer
point
defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017043892A
Other languages
English (en)
Other versions
JP6380582B1 (ja
Inventor
圭子 松尾
Keiko Matsuo
圭子 松尾
直之 和田
Naoyuki Wada
直之 和田
雅彦 江頭
Masahiko Egashira
雅彦 江頭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2017043892A priority Critical patent/JP6380582B1/ja
Priority to TW107105975A priority patent/TWI648534B/zh
Priority to US16/491,274 priority patent/US10718722B2/en
Priority to PCT/JP2018/006517 priority patent/WO2018163850A1/ja
Priority to CN201880014834.4A priority patent/CN110418958B/zh
Priority to KR1020197025086A priority patent/KR102121890B1/ko
Application granted granted Critical
Publication of JP6380582B1 publication Critical patent/JP6380582B1/ja
Publication of JP2018146482A publication Critical patent/JP2018146482A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/50—Image enhancement or restoration using two or more images, e.g. averaging or subtraction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0008—Industrial image inspection checking presence/absence
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20021—Dividing image into blocks, subimages or windows
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20212—Image combination
    • G06T2207/20221—Image fusion; Image merging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

【課題】エピタキシャルウェーハ裏面のピンマーク欠陥を検出し、かつ、当該ピンマーク欠陥のそれぞれの点状欠陥の欠陥サイズを定量的に評価することのできるエピタキシャルウェーハ裏面検査方法を提供する。【解決手段】本発明によるエピタキシャルウェーハ裏面の検査方法は、光学系を走査部により走査しつつ、エピタキシャルウェーハ裏面のパーツ画像を連続的に撮影する撮影工程Ｓ１０と、前記パーツ画像から、前記裏面の全体画像を取得する取得工程Ｓ２０と、前記全体画像から、前記裏面に存在する複数の点状欠陥のなす組からなるピンマーク欠陥を検出する検出工程Ｓ３０と、前記検出した前記ピンマーク欠陥のそれぞれの点状欠陥を数値化処理して、前記それぞれの点状欠陥の欠陥面積を算出する数値化処理工程Ｓ４０と、を含む。【選択図】図７

Description

本発明は、エピタキシャルウェーハ裏面検査方法、エピタキシャルウェーハ裏面検査装置、エピタキシャル成長装置のリフトピン管理方法およびエピタキシャルウェーハの製造方法に関する。
半導体デバイスの製造工程に用いる基板として、シリコンウェーハ等の半導体からなるウェーハが広く用いられている。このようなウェーハとして、単結晶インゴットをスライスし、鏡面研磨したポリッシュドウェーハ（ＰＷウェーハ）や、ＰＷウェーハの表面にエピタキシャル層が形成されたエピタキシャルウェーハ等が知られている。例えば、エピタキシャルウェーハは、ＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field-Effect Transistor)、ＤＲＡＭ(Dynamic Random Access Memory)、パワートランジスタおよび裏面照射型固体撮像素子など、種々の半導体デバイスのデバイス基板として用いられている。なお、本明細書において、「エピタキシャルウェーハ表面」と記載する場合、エピタキシャルウェーハの主面のうち、エピタキシャル層が形成された側の面を指すものとし、「エピタキシャルウェーハ裏面」と記載する場合、エピタキシャルウェーハの主面のうち、エピタキシャル層が形成された側の面とは反対側の面（すなわち、エピタキシャル層が形成されていない側の面）を指すものとする。
半導体デバイスの製造工程において歩留まりや信頼性を向上させるために、半導体デバイスの基板となるウェーハ表裏面の欠陥検査技術が極めて重要になりつつある。ウェーハの表裏面に存在する欠陥は、ピット、ＣＯＰ等の結晶欠陥、加工起因の研磨ムラおよびスクラッチなどの他、異物であるパーティクルの付着など、多岐に渡る。
従来、パーティクル測定機を用いて、仕上げの鏡面研磨を施した後のウェーハ表裏面をレーザー光で走査し、その表裏面に存在するパーティクル、スクラッチ等に起因する散乱光を検出するウェーハ検査が行われている。また、パーティクル測定機では判別しにくい欠陥の有無を判定するため、ウェーハ表裏面を目視によって判定する外観検査も併用されている。外観検査は官能検査であるため、検査員による判定のバラツキは不可避であり、かつ、検査員の習熟にも時間を要するため、客観的な検査方法および自動検査方法の確立が求められている。
そこで、ウェーハ検査方法の一つとして、外観検査に頼らずにウェーハを適切に評価する方法を、ウェーハ表裏面のうち特に裏面側の欠陥に関して本出願人らは特許文献１において先に提案している。すなわち、ウェーハ裏面のパーツ画像をウェーハの円周方向に沿って連続的に撮影し、撮影した前記パーツ画像を合成してウェーハ裏面の全体画像を作成するマップ処理工程と、前記全体画像を微分処理してウェーハ裏面の微分処理画像を作成する微分処理工程とを具え、前記全体画像又は前記微分処理画像をもとに、研磨ムラ、くもり、スクラッチ及びパーティクルを検出して評価する、ウェーハ裏面の評価方法である。
上記全体画像を作成するための光学系５０を、図１（Ａ）、（Ｂ）を用いて説明する。なお、図１（Ｂ）は、リングファイバー照明５１により照射される照射光Ｌ１と、反射光（散乱光）Ｌ２を図示するために、図１（Ａ）から要部を抽出したものである。この光学系５０は、リングファイバー照明５１、鏡筒５２、テレセントリックレンズ５３および受光部５４を備える。なお、リングファイバー照明５１の光源には、超高圧水銀灯（波長域３６９ｎｍ〜６９２ｎｍ、出力1,000,000Lux超）を用いており、受光部５４にはＣＣＤカメラが用いられている。リングファイバー照明５１によって照射される照射光Ｌ１は、ウェーハ面に対して約２０度でウェーハＷに入射し、ウェーハＷの裏面に存在する欠陥Ｄと衝突すると、散乱光Ｌ２が発生する。受光部５４は、散乱光Ｌ２のうち、垂直散乱光を受光して撮像し、光学系５０の位置情報とともに、散乱光の輝度情報を有する画像を撮影し、記録する。
特開２０１０−１０３２７５号公報
ここで、特許文献１に記載の技術を、エピタキシャルウェーハ裏面の欠陥状態の検査に適用することを本発明者らは検討した。ところが、特許文献１に記載の技術をエピタキシャルウェーハ裏面検査にそのまま適用した場合、図２に一例を示すように、外観検査であれば識別できるはずの欠陥のほぼ全部を検出することができない。なお、図２の例ではエピタキシャルウェーハ裏面の周縁部を除く中央部のほぼ全てが欠陥であるかの如く誤認識してしまう。
本発明者らは、従来技術ではエピタキシャルウェーハ裏面の欠陥を検出することができない原因についてまず検討した。エピタキシャルウェーハの裏面は、ＰＷウェーハの裏面とは異なり、エピタキシャル層成膜時にソースガスが回り込む。そのため、エピタキシャルウェーハ裏面は、エピタキシャル層を形成する際に、原料ガスが裏面に回り込んで曇りが発生するなど、ＰＷウェーハに比べると面状態が荒れている（すなわち、裏面のＨａｚｅレベルが悪い）。このように面状態が荒れていると、上記光学系５０の光源では出力が強過ぎて乱反射が生じ、ＣＣＤの許容容量を超えてしまう。すなわち、面荒れに伴う散乱光の輝度のオーバーフローが原因であることを本発明者らはまず突き止めた。そのため、特許文献１に記載の技術をエピタキシャルウェーハ裏面の欠陥状態の検査に適用しても、外観検査であれば識別可能な欠陥を看過してしまうのだと考えられる。
ＰＷウェーハの表裏面の画像取得を行う場合、エピタキシャルウェーハの裏面に比べて面荒れが小さいため、極薄い傷であっても検出できるよう、短波長域、かつ、照度の大きいＨｇランプやメタルハライドランプなどの超高圧水銀灯がリングファイバー照明の光源に用いられていた。しかしながら、上述の理由により、このような光学系を用いてはオーバーフローが発生するためにエピタキシャルウェーハ裏面の欠陥検出には適用できない。しかしながら、このオーバーフローを解消しようと超高圧水銀灯の照度を下げると、今度は検査中に照度が不安定となってしまう。そこで、本発明者らは、リングファイバー照明の光源として、比較的低照度で安定的に使用可能な光源を用いることを想起し、目視判定による外観検査無しでの、検査装置によるエピタキシャルウェーハの裏面検査を可能とした。
さて、エピタキシャルウェーハ裏面に形成される特有の欠陥の一種として、「ピンマーク欠陥」と呼ばれる欠陥が知られている。ここで、ピンマーク欠陥とは、エピタキシャル成長装置のリフトピン形状や、リフトピンとウェーハとの接触具合に起因する欠陥であり、リフトピン方式のエピタキシャル成長装置に特有な、エピタキシャルウェーハ裏面外周部に発生する摩耗跡のような微少キズの集合体または付着物からなる円形状の点状欠陥のなす組である。ピンマーク欠陥は、従来技術であるパーティクル測定機では、個々の欠陥検出は可能であっても、欠陥の集合体としてのピンマーク欠陥として識別することはできなかった（すなわち、パーティクルであるか、ピンマーク欠陥であるかの識別ができなかった）。そのため、これまでは目視による外観検査によりピンマーク欠陥の有無を識別していた。なお、ピンマーク欠陥は小さな欠陥であるため、それぞれの点状欠陥の欠陥サイズの識別までは目視では不可能であった。ここで、ピンマーク欠陥について、図３に示す一般的なエピタキシャル成長装置の模式図を用いてその形成メカニズムを説明する。
図３に示すリフトピン方式のエピタキシャル成長装置２００は、サセプタ２２０と、サセプタサポートシャフト２３０と、３本のリフトピン２４０Ａ，２４０Ｂ，２４０Ｃと、昇降シャフト２５０とを有する。なお、３本のリフトピン２４０Ａ，２４０Ｂ，２４０Ｃはサセプタサポートシャフト２３０の中心を中心軸として対称に等角（すなわち１２０度）配置されるため、図３においてリフトピン２４０Ｂは図示されない。
上述のとおり、ピンマーク欠陥は、シリコンウェーハＳの裏面と、リフトピン２４０Ａ，２４０Ｂ，２４０Ｃとの接触により形成される。そのため、図３のような一般的なエピタキシャル成長装置の場合では、エピタキシャルウェーハ裏面の中心から１２０度ずつ回転させた位置に点状欠陥が３つ形成され、この点状欠陥のなす組がピンマーク欠陥となる。なお、リフトピンとの接触状態によって、ピンマーク欠陥のそれぞれの点状欠陥の欠陥サイズ（面内方向の大きさおよび厚み方向の高さまたは深さ）は個々に異なることが、本発明者らにより今回新たに確認された。
これまで、ピンマーク欠陥は、エピタキシャルウェーハ裏面において、形成されていても問題のない欠陥、あるいは、必然的に形成される欠陥の１種と考えられていた。そのため、これまでピンマーク欠陥の検出目的は、その存在有無を把握することで、製品ウェーハとして他に存在してはならない欠陥からスクリーニングすることが主目的であった。
しかしながら、微細化が進む現在では、これまで製品ウェーハにおいて存在してもよいとされたピンマーク欠陥でも、ピンマーク欠陥のそれぞれの点状欠陥の欠陥サイズによってはデバイス形成工程によって悪影響を及ぼす虞がある。例えば、図４は、エピタキシャルウェーハ１をデバイス形成工程の１種であるフォトリソグラフィー工程に供する際の模式図である。なお、図４では、エピタキシャルウェーハ１がピンチャックを有するステージ４００上に設置される様子が示されている。ここで、エピタキシャルウェーハ１は、基板となるシリコンウェーハＳと、該シリコンウェーハＳ上に形成されたエピタキシャル層Ｅを有する。そして、エピタキシャルウェーハ１の裏面にはピンマーク欠陥として、欠陥サイズの異なる点状欠陥Ｄ１，Ｄ２が形成されている。欠陥サイズの小さな点状欠陥Ｄ１では、ステージ３００のピンチャックとの接触は問題となりにくいが、欠陥サイズの大きな点状欠陥Ｄ２ではピンチャックとの接触により、リソグラフィ工程おいてデフォーカスが生じる懸念がある。
したがって、エピタキシャルウェーハ裏面のピンマーク欠陥を検出することに加え、ピンマーク欠陥のそれぞれの点状欠陥の欠陥サイズを定量的に評価することのできる手法の確立が求められる。
そこで本発明は、上記課題に鑑み、エピタキシャルウェーハ裏面のピンマーク欠陥を検出し、かつ、当該ピンマーク欠陥のそれぞれの点状欠陥の欠陥サイズを定量的に評価することのできるエピタキシャルウェーハ裏面検査方法を提供することを目的とする。
上記の目的を達成するべく、本発明者らは鋭意検討したところ、以下の知見を得た。
［１］エピタキシャルウェーハ裏面検査装置におけるリングファイバー照明の光源として、比較的低照度で安定的に使用可能な光源を用いることにより、図５（Ａ）に示すようにエピタキシャルウェーハ裏面の画像を取得することが可能となる。なお、図５（Ａ）では、ピンマーク欠陥の他に、「スクラッチ」と呼ばれる円弧状の欠陥も観察される。実施形態において後述する画像処理を行うことで、スクラッチをより鮮明に観察することも可能である（図５（Ｂ））。
［２］ピンマーク欠陥は、エピタキシャルウェーハ裏面とエピタキシャル成長装置のリフトピンとの接触が原因である。そこで、上記［１］により取得したエピタキシャルウェーハ裏面の画像から、適切な検出処理を行うことによってピンマーク欠陥を検出することができる。
［３］ピンマーク欠陥のそれぞれの点状欠陥の欠陥面積の大きさが、デバイス形成工程にエピタキシャルウェーハを供する際の基板品質に大きな影響を及ぼし得ることが本発明者らにより確認された。そこで、上記［２］により検出したピンマーク欠陥のそれぞれの点状欠陥を数値化処理して、欠陥面積を算出すれば、欠陥面積に応じてピンマーク欠陥を定量的に評価することができる。
本発明は、上記の知見および検討に基づくものであり、その要旨構成は以下のとおりである。
（１）エピタキシャルウェーハの裏面に対して垂直に設置され、光源が青色ＬＥＤおよび赤色ＬＥＤのいずれかであるリングファイバー照明ならびに撮影部を備える光学系と、前記裏面と平行に前記光学系を走査する走査部と、を有するエピタキシャルウェーハ裏面検査装置を用いて、
前記光学系を前記走査部により走査しつつ、前記裏面のパーツ画像を連続的に撮影する撮影工程と、
前記パーツ画像から、前記裏面の全体画像を取得する取得工程と、
前記全体画像から、前記裏面に存在する複数の点状欠陥のなす組からなるピンマーク欠陥を検出する検出工程と、
前記検出した前記ピンマーク欠陥のそれぞれの点状欠陥を数値化処理して、前記それぞれの点状欠陥の欠陥面積を算出する数値化処理工程と、を含み、
前記検出工程において、前記エピタキシャルウェーハ裏面の中心から所定の距離離れた位置における点状の規準欠陥を抽出して、該規準欠陥の位置を第１の規準位置とし、前記中心から前記第１の規準位置を等角ずつ回転させて複数の第２の規準位置近傍における欠陥を抽出し、前記第１の規準位置および前記複数の第２の規準位置近傍における点状の欠陥がなす組を、前記ピンマーク欠陥として検出することを特徴とするエピタキシャルウェーハ裏面検査方法。
（２）前記数値化処理工程が、
前記全体画像における前記ピンマーク欠陥のそれぞれの点状欠陥の各ピクセルの輝度値を取得する第１工程と、
所定の輝度閾値に基づき前記各ピクセルの輝度値を二値化処理する第２工程と、
前記二値化処理した各ピクセルに基づき、前記それぞれの点状欠陥の欠陥面積を算出する第３工程と、
を含む、前記（１）に記載のエピタキシャルウェーハ裏面検査方法。
（３）前記数値化処理工程の後、前記それぞれの点状欠陥の欠陥面積と、予め定めた面積閾値との対比に基づき、前記それぞれの点状欠陥の良否を判定する判定工程をさらに含む、前記（１）または（２）に記載のエピタキシャルウェーハ裏面検査方法。
（４）エピタキシャルウェーハの裏面に対して垂直に設置され、光源が青色ＬＥＤおよび赤色ＬＥＤのいずれかであるリングファイバー照明ならびに撮影部を備える光学系と、
前記裏面と平行に前記光学系を走査する走査部と、
前記光学系により取得されるエピタキシャルウェーハ裏面の画像を解析する解析部と、
前記光学系、前記走査部および前記解析部を制御する制御部と、
を有するエピタキシャルウェーハ裏面検査装置であって、
前記光学系は、前記制御部を介して前記走査部により走査されつつ、前記裏面のパーツ画像を連続的に撮影し、
前記解析部は、前記制御部を介して、前記パーツ画像から前記裏面の全体画像を取得し、前記全体画像から、前記裏面に存在する複数の点状欠陥のなす組からなるピンマーク欠陥を検出し、前記検出した前記ピンマーク欠陥のそれぞれの点状欠陥を数値化処理して、前記それぞれの点状欠陥の欠陥面積を算出し、
前記解析部が前記ピンマーク欠陥を検出するにあたり、前記エピタキシャルウェーハ裏面の中心から所定の距離離れた位置における点状の規準欠陥を抽出して、該規準欠陥の位置を第１の規準位置とし、前記中心から前記第１の規準位置を等角ずつ回転させて複数の第２の規準位置近傍における欠陥を抽出し、前記第１の規準位置および前記複数の第２の規準位置近傍における点状の欠陥がなす組を、前記ピンマーク欠陥として検出することを特徴とするエピタキシャルウェーハ裏面検査装置。
（５）前記数値化処理するにあたり、前記解析部は、前記制御部を介して、前記全体画像における前記ピンマーク欠陥のそれぞれの点状欠陥の各ピクセルの輝度値を取得し、所定の輝度閾値に基づき前記各ピクセルの輝度値を二値化処理し、前記二値化処理した各ピクセルに基づき、前記それぞれの点状欠陥の欠陥面積を算出する、前記（４）に記載のエピタキシャルウェーハ裏面検査装置。
（６）前記解析部が、前記制御部を介して、前記それぞれの点状欠陥の欠陥面積と、予め定めた面積閾値との対比に基づき、前記それぞれの点状欠陥の良否をさらに判定する、前記（４）または（５）に記載のエピタキシャルウェーハ裏面検査装置。
（７）前記（１）から（３）のいずれかに記載のエピタキシャルウェーハ裏面の検査方法により算出された前記それぞれの点状欠陥の欠陥面積に基づき、エピタキシャル成長装置のリフトピンの交換時期を判定することを特徴とする、エピタキシャル成長装置のリフトピン管理方法。
（８）リフトピン方式のエピタキシャル成長装置を用いてシリコンウェーハの表面にエピタキシャル層を形成してエピタキシャルウェーハを得るエピタキシャル層形成工程と、
前記エピタキシャルウェーハの裏面を検査する裏面検査工程と、を含むエピタキシャルウェーハの製造方法であって、
前記裏面検査工程は、前記エピタキシャルウェーハの裏面に対して垂直に設置され、光源が青色ＬＥＤおよび赤色ＬＥＤのいずれかであるリングファイバー照明ならびに撮影部を備える光学系と、前記裏面と平行に前記光学系を走査する走査部と、を有するエピタキシャルウェーハ裏面検査装置を用いて、
（ａ）前記光学系を前記走査部により走査しつつ、前記裏面のパーツ画像を連続的に撮影する撮影工程と、
（ｂ）前記パーツ画像から、前記裏面の全体画像を取得する取得工程と、
（ｃ）前記全体画像から、前記裏面に存在する複数の点状欠陥のなす組からなるピンマーク欠陥を検出する検出工程と、
（ｄ）前記検出した前記ピンマーク欠陥のそれぞれの点状欠陥を数値化処理して、前記それぞれの点状欠陥の欠陥面積を算出する数値化処理工程と、
（ｅ）前記数値化処理工程の後、前記それぞれの点状欠陥の欠陥面積と、予め定めた面積閾値との対比に基づき、前記それぞれの点状欠陥の良否を判定する判定工程と、を含み、
前記（ｄ）検出工程において、前記エピタキシャルウェーハ裏面の中心から所定の距離離れた位置における点状の規準欠陥を抽出して、該規準欠陥の位置を第１の規準位置とし、前記中心から前記第１の規準位置を等角ずつ回転させて複数の第２の規準位置近傍における欠陥を抽出し、前記第１の規準位置および前記複数の第２の規準位置近傍における点状の欠陥がなす組を、前記ピンマーク欠陥として検出することを特徴とするエピタキシャルウェーハの製造方法。
（９）前記（ｄ）数値化処理工程が、
前記全体画像における前記ピンマーク欠陥のそれぞれの点状欠陥の各ピクセルの輝度値を取得する第１工程と、
所定の輝度閾値に基づき前記各ピクセルの輝度値を二値化処理する第２工程と、
前記二値化処理した各ピクセルに基づき、前記それぞれの点状欠陥の欠陥面積を算出する第３工程と、
を含む、前記（８）に記載のエピタキシャルウェーハの製造方法。
本発明によれば、エピタキシャルウェーハ裏面のピンマーク欠陥を検出し、かつ、当該ピンマーク欠陥を定量的に評価することのできるエピタキシャルウェーハ裏面検査方法を提供することができる。
従来技術において用いられるウェーハ裏面検査装置の光学系を説明する模式図であり、（Ａ）は光学系全体を示す模式図であり、（Ｂ）は入射光Ｌ１および散乱光Ｌ２を示す模式図である。 従来技術によるウェーハ検査装置を用いて得た、エピタキシャルウェーハ裏面の全体画像の一例である。 一般的なエピタキシャル成長装置を説明する模式断面図である。 エピタキシャルウェーハを一般的なデバイス形成工程に供する際の模式断面図である。 （Ａ）は、本発明の一実施形態により得られるエピタキシャルウェーハ裏面の全体画像の一例であり、（Ｂ）は（Ａ）を画像処理したものである。 本発明の一実施形態に用いるエピタキシャルウェーハ裏面検査装置を説明する模式図である。 本発明の一実施形態に従うエピタキシャルウェーハ裏面検査方法を説明するフローチャートである。 本発明の一実施形態により検出することのできるピンマークを説明するための模式図であり、（Ａ）はピンマーク欠陥の内の規準欠陥ＰＭ１を示し、（Ｂ）は、ピンマーク欠陥を構成する点状欠陥の組ＰＭ１〜ＰＭ３を示す。 本発明のエピタキシャルウェーハ裏面検査方法における数値化処理工程の好適態様を説明するフローチャートである。 （Ａ）は、本発明により検出されたピンマーク欠陥を構成する点状欠陥の組ＰＭ１〜ＰＭ３を示し、（Ｂ）はＰＭ３の拡大画像を示し、（Ｃ）は（Ｂ）を二値化処理した後の欠陥を示す。 エピタキシャル成長装置の使用回数と、ピンマークの欠陥面積との対応関係を示すグラフである。 実施例における従来技術と、本発明によるピンマーク欠陥の欠陥面積の測定箇所の対比を示す模式図である。 （Ａ）は、実施例における従来技術および本発明によるピンマーク欠陥の欠陥面積の測定結果の対比を示すグラフであり、（Ｂ）はその判定結果を示す模式図である。
以下、図面を参照しつつ本発明の実施形態を説明する。図６は、本発明の一実施形態に従うエピタキシャルウェーハ裏面検査方法に用いるエピタキシャルウェーハ裏面装置１００の模式図であり、図７は、本発明の一実施形態に従うエピタキシャルウェーハ裏面検査方法を説明するフローチャートである。なお、各実施形態において、重複する構成については同一の符号を付し、重複する説明を省略する。
（エピタキシャルウェーハ裏面検査方法）
図６，７に示すように、本発明の一実施形態に従うエピタキシャルウェーハ裏面検査方法は、エピタキシャルウェーハ１の裏面に対して垂直に設置され、光源が青色ＬＥＤおよび赤色ＬＥＤのいずれかであるリングファイバー照明１０ならびに撮影部２０を備える光学系３０と、エピタキシャルウェーハ１の裏面と平行に光学系３０を走査する走査部４０と、を有するエピタキシャルウェーハ裏面検査装置１００を用いてエピタキシャルウェーハ１の裏面を検査する。本発明の一実施形態に従うエピタキシャルウェーハ裏面検査装置１００は、さらに解析部７０および制御部９０を有し、これら解析部７０および制御部９０については、エピタキシャルウェーハ裏面検査方法の実施形態を説明した後に改めて説明する。
さて、図７のフローチャートに示すように、本実施形態に従うエピタキシャルウェーハ裏面検査方法は、光学系３０を走査部４０により走査しつつ、エピタキシャルウェーハ１の裏面のパーツ画像を連続的に撮影する撮影工程Ｓ１０と、パーツ画像から、エピタキシャルウェーハ１の裏面の全体画像を取得する取得工程Ｓ２０と、全体画像から、エピタキシャルウェーハ１の裏面に存在する複数の点状欠陥ＰＭ１，ＰＭ２，ＰＭ３のなす組からなるピンマーク欠陥を検出する検出工程Ｓ３０と、検出したピンマーク欠陥のそれぞれの点状欠陥ＰＭ１，ＰＭ２，ＰＭ３を数値化処理して、それぞれの点状欠陥ＰＭ１，ＰＭ２，ＰＭ３の欠陥面積を算出する数値化処理工程Ｓ４０と、を含む。なお、後述するように、数値化処理工程Ｓ４０を行った後に判定工程Ｓ５０を行うことも好ましい。
そして、本実施形態によるエピタキシャルウェーハ裏面検査方法は、検出工程Ｓ３０において、エピタキシャルウェーハ１の裏面の中心から所定の距離離れた位置における点状の規準欠陥ＰＭ１を抽出して、該規準欠陥ＰＭ１の位置を第１の規準位置とし（図８（Ａ））、当該中心から第１の規準位置ＰＭ１を等角ずつ回転させて複数の第２の規準位置近傍における欠陥ＰＭ２，ＰＭ３を抽出し、前記第１の規準位置および前記複数の第２の規準位置近傍における点状の欠陥ＰＭ１，ＰＭ２，ＰＭ３がなす組を、ピンマーク欠陥として検出する（図８（Ｂ））。検出工程Ｓ３０の詳細についても図８を用いて後述する。
以下、各構成および各工程の詳細を、図６，７を参照して順次説明する。
＜リングファイバー照明＞
エピタキシャルウェーハ裏面検査装置１００におけるリングファイバー照明１０としては、一般的なものを用いることができるが、その光源を青色ＬＥＤおよび赤色ＬＥＤのいずれかとする。これは、既述のとおり、エピタキシャルウェーハ１の裏面はＰＷウェーハに比べて表面が荒れているため、比較的低照度で、かつ、安定的に使用可能な光源を用いることが必要であるからである。なお、リングファイバー照明１０の光源として、例えば波長域：４５０〜５００ｎｍの青色ＬＥＤまたは、波長域６００〜７００ｎｍの赤色ＬＥＤを用いることができる。なお、リングファイバー照明１０から照射される照射光Ｌの照度を300,000〜1,000,000lux程度とすることが好ましい。エピタキシャルウェーハ１の裏面に対する照射光Ｌのなす角度は一般的なものであり、例えば１０〜３０度程度とすることができ、従来技術と同様に略２０度または２０度とすることもできる。
なお、図２を用いて既述のとおり、リングファイバー照明１０の光源として、従来技術と同様に超高圧水銀灯（例えば照度5,000,000Lux）を用いると、欠陥に起因する輝度がオーバーフローするため、エピタキシャルウェーハ１の裏面の欠陥を十分に識別することができない。
＜撮影部＞
撮影部２０の構成は、エピタキシャルウェーハ１の裏面からの散乱光を受光して撮影できる限りは特に制限されず、例えば鏡筒２２、レンズ２３および受光部２４から構成することができる。鏡筒２２、レンズ２３および受光部２４のそれぞれは、一般的に使用されるものを用いることができる。レンズ２３には例えばテレセントリックレンズを用いることができ、受光部２４には例えばＣＣＤカメラを用いることができる。
＜光学形＞
光学系３０は、上述のリングファイバー照明１０および撮影部２０を備え、リングファイバー照明１０によってエピタキシャルウェーハ１の裏面を照射し、その散乱光を受光して、エピタキシャルウェーハ１の裏面のパーツ画像を取得する。
＜走査部＞
走査部４０は、エピタキシャルウェーハ１の裏面と平行に光学系３０を走査する。走査部４０は、光学系３０を周方向に走査してもよいし、縦横に走査してもよい。また、エピタキシャルウェーハ裏面検査装置１００が光学系３０を複数（例えば３つ）有し、それぞれの光学系３０を走査部４０が周方向に走査してもよい。なお、走査部４０は光学系３０に接続するアームおよび、アームを駆動させるための駆動ステッピングモーター、サーボーモーター等から構成することができる。
＜撮影工程＞
本実施形態によるエピタキシャルウェーハ裏面検査方法では、図７に示すように、初めに撮影工程Ｓ１０を行う。撮影工程Ｓ１０では、光学系３０が所定位置に位置するときに、エピタキシャルウェーハ１の裏面のパーツ画像を撮影する。次いで、上記所定位置と別の位置に走査部４０により光学系３０を走査して、エピタキシャルウェーハ１の裏面のパーツ画像を撮影する。例えば、エピタキシャルウェーハ１の裏面を１００〜２００程度に区分して、区分毎にこの撮影および走査を繰り返して、エピタキシャルウェーハ１の裏面のパーツ画像を連続的に撮影する（Ｓ１０）。
＜取得工程＞
次に、取得工程Ｓ２０を行う。取得工程Ｓ２０では、撮影工程Ｓ１０において撮影したそれぞれのパーツ画像を合成し、エピタキシャルウェーハ１の裏面の全体画像を取得する（Ｓ２０）。得られた全体画像の一例は、例えば既述の図５（Ａ）である。
＜検出工程＞
取得工程Ｓ２０の後、ピンマーク欠陥を検出する検出工程Ｓ３０を行う。
ピンマーク欠陥について、改めて説明する。既述のとおり、ピンマーク欠陥とは、エピタキシャル成長装置のリフトピン形状や、リフトピンとウェーハとの接触具合に起因する欠陥であり、リフトピン方式のエピタキシャル成長装置に特有な、エピタキシャルウェーハ裏面外周部に発生する摩耗跡のような微少キズの集合体または付着物からなる円形状の点状欠陥のなす組である。そのため、図３のような一般的なエピタキシャル成長装置の場合では、リフトピンは３本使用されるため、エピタキシャルウェーハ裏面の中心から１２０度ずつ回転させた位置に点状欠陥が３つ形成され、この点状欠陥のなす組がピンマーク欠陥となる。なお、リフトピン形状に起因して、所定の半径の範囲内にピンマーク欠陥のそれぞれの点状欠陥が存在し、それぞれの点状欠陥は円形状の輝点となる。また、ピンマーク欠陥のそれぞれの点状欠陥の面積は、概ね０．２ｍｍ２〜３ｍｍ２である。既述の図５（Ａ）の全体画像に、ピンマーク欠陥の一例が例示される。なお、図３および図８（Ａ）,（Ｂ）の例ではリフトピンの総本数が一般的な３本であることを前提に模式的な図示を行っているが、リフトピンがＮ本（但し、Ｎは自然数）ある場合は、ピンマーク欠陥はＮ個の点状欠陥のなす組となる。
図８（Ａ）,（Ｂ）を用いつつ、本実施形態における検出工程Ｓ３０についてより詳細に説明する。検出工程Ｓ３０において、エピタキシャルウェーハ裏面の中心から所定の距離Ｒ離れた位置における点状の規準欠陥ＰＭ１をまず抽出する（図８（Ａ））。規準欠陥ＰＭ１の検出に際して、所定の距離Ｒ離れた位置における最大の大きさの点状の欠陥を規準欠陥ＰＭ１として扱ってもよい。他にも、ウェーハのノッチ位置Ｎを基準とすれば、規準欠陥ＰＭ１となる点状欠陥の許容検出範囲がリフトピンの配置に応じて定まるため、その許容検出範囲における最大の点状欠陥を規準欠陥ＰＭ１として検出してもよい。
次に、規準欠陥ＰＭ１の位置を第１の規準位置とし、エピタキシャルウェーハ１の裏面の中心から前記第１の規準位置を等角ずつ回転させて、複数の第２の規準位置Ａ，Ｂの近傍における欠陥を抽出する。例えば、図８の例では、ピンマークは３箇所形成されるため、第１の規準位置を１２０度ずつ回転させた位置が第２の規準位置である。また、リフトピンがＮ本ある場合は、第１の規準位置を［３６０／Ｎ］度ずつ回転させる。なお、ピンマークの発生位置が等角間隔から若干ずれる場合があり得るので、±５度程度の検出許容角を設定してもよい（図８（Ｂ））。この場合、検出許容角の範囲内にあれば、上記「近傍」に含まれるものとする。図８（Ｂ）における第１の基準位置および第２の規準位置Ａ，Ｂ近傍における点状欠陥ＰＭ１〜ＰＭ３がなす組を、「ピンマーク欠陥」として検出する。
＜数値化処理工程＞
検出工程Ｓ３０の後、点状欠陥ＰＭ１〜ＰＭ３のそれぞれの欠陥面積を算出する数値化処理工程Ｓ４０を行う。欠陥面積の数値化処理は、種々の手法により行うことができるが、例えば図９のフローチャートに示す第１工程Ｓ３１，第２工程Ｓ３２および第３工程Ｓ３３を含む好適態様に従って数値化処理を行うことが好ましい。
＜＜第１工程＞＞
まず、全体画像におけるピンマーク欠陥のそれぞれの点状欠陥ＰＭ１，ＰＭ２，ＰＭ３の各ピクセルの輝度値を取得する第１工程Ｓ３１を行うことが好ましい。すなわち、この第１工程では、全体画像から、点状欠陥ＰＭ１，ＰＭ２，ＰＭ３に対してピクセル単位で輝度データを読み込む。図１０（Ａ）に全体画像の一具体例を示す。図１０（Ａ）には、さらにピンマーク欠陥のそれぞれの点状欠陥ＰＭ１，ＰＭ２，ＰＭ３の位置を示す。図１０（Ｂ）は図１０（Ａ）における点状欠陥ＰＭ３の拡大図である。
＜＜第２工程＞＞
第１工程Ｓ３１を行った後、所定の輝度閾値に基づき、点状欠陥ＰＭ１，ＰＭ２，ＰＭ３の各ピクセルの輝度値を二値化処理する第２工程Ｓ３２を行うことが好ましい。続く第３工程Ｓ３３において面積を算出するための、欠陥の外縁を確定するためである。図１０（Ｃ）に、図１０（Ｂ）の点状欠陥を二値化処理した後の画像をピクセル単位で示す。なお、この例では１ピクセルが０．０４ｍｍ２に相当する。
＜＜第３工程＞＞
そして、第３工程Ｓ３３では、二値化処理した各ピクセルに基づき、それぞれの点状欠陥ＰＭ１，ＰＭ２，ＰＭ３の欠陥面積を算出することが好ましい。欠陥面積の算出にあたっては、例えば前述の輝度閾値を超えたピクセルの個数を数え上げればよいし、点状欠陥の検出領域から、輝度閾値以下のピクセルを除外して欠陥面積を算出してもよい。図１０（Ｃ）の例では、輝度閾値を超えたピクセルの個数が２７個なので、点状欠陥ＰＭ３の欠陥面積は０．０４（ｍｍ２／pixel）×２７（pixel）＝１．０８ｍｍ２と算出することができる。こうした欠陥面積の算出を、点状欠陥ＰＭ３以外に対しても同様に行えばよい。
以上のように、本実施形態のエピタキシャルウェーハ裏面検査方法を行うことで、エピタキシャルウェーハ裏面のピンマーク欠陥を検出し、かつ、当該ピンマーク欠陥のそれぞれの点状欠陥の欠陥サイズを定量的に評価することができる。
＜判定工程＞
ここで、前述のとおり、従来はピンマーク欠陥はその形成メカニズムを考慮して、形成されても問題視されない欠陥と考えられていたが、ピンマーク欠陥の各点状欠陥の欠陥サイズによってはデバイス形成工程において悪影響を及ぼす危惧がある。そこで、本実施形態のエピタキシャルウェーハ裏面検査方法は、数値化処理工程Ｓ４０の後、それぞれの点状欠陥ＰＭ１，ＰＭ２，ＰＭ３の欠陥面積と、予め定めた面積閾値との対比に基づき、それぞれの点状欠陥ＰＭ１，ＰＭ２，ＰＭ３の良否を判定する判定工程をさらに含むことが好ましい。こうすることで、ピンマーク欠陥の点状欠陥ＰＭ１，ＰＭ２，ＰＭ３の一つ一つの良否を判定することができるため、製品ウェーハとしての品質を担保することができる。なお、上記面積閾値は製品ウェーハの仕様に応じて所望の値を設定すればよい。
なお、本実施形態のエピタキシャルウェーハ裏面検査方法では、検出工程Ｓ３０に先立ち、取得された全体画像を画像処理する画像処理工程を行うことも好ましい。そして、画像処理した全体画像に基づき、ピンマーク以外の欠陥を検出することも好ましい。画像処理工程において、例えば微分処理画像を全体画像から取得すれば、撮影したパーツ画像に含まれ得るノイズの影響等も抑制でき、エピタキシャルウェーハ１の裏面に存在する欠陥をより明確に検出することができる。なお、前掲した図５（Ｂ）は、図５（Ａ）の全体画像を微分処理し、細線化処理を施したものである。
また、本発明の一実施形態によるエピタキシャルシリコンウェーハ裏面検査方法により検査されるエピタキシャルウェーハ１は、鏡面加工されたシリコンウェーハの表面に、シリコンエピタキシャル層をエピタキシャル成長させたエピタキシャルシリコンウェーハとすることができる。
（エピタキシャルウェーハ裏面検査装置）
図６に模式的に示すように、本発明の一実施形態に従うエピタキシャルウェーハ裏面検査装置１００は、上述したエピタキシャルウェーハ裏面検査方法を行う検査装置である。このエピタキシャルウェーハ裏面検査装置１００は、光源が青色ＬＥＤおよび赤色ＬＥＤのいずれかであるリングファイバー照明１０ならびに撮影部２０を備える光学系３０と、エピタキシャルウェーハ１の裏面と平行に光学系３０を走査する走査部４０と、光学系３０により取得されるエピタキシャルウェーハ１の裏面の画像を解析する解析部７０と、光学系３０、走査部４０および解析部７０を制御する制御部９０とを有する。
エピタキシャルウェーハ裏面検査装置１００は、これら光学系３０、走査部４０および解析部７０を制御する制御部９０を用いて既述の撮影工程Ｓ１０、取得工程Ｓ２０、検出工程Ｓ３０、数値化処理工程Ｓ４０、さらに、所望に応じて判定工程Ｓ５０を行う。すなわち、光学系３０は、制御部９０を介して走査部４０により走査されつつ、エピタキシャルウェーハ１の裏面のパーツ画像を連続的に撮影する。また、解析部７０は、制御部９０を介して、前記パーツ画像から前記裏面の全体画像を取得し、この全体画像から、エピタキシャルウェーハ１の裏面に存在する複数の点状欠陥ＰＭ１，ＰＭ２，ＰＭ３のなす組からなるピンマーク欠陥を検出する。さらに、解析部７０は、検出した当該ピンマーク欠陥のそれぞれの点状欠陥ＰＭ１，ＰＭ２，ＰＭ３を数値化処理して、それぞれの点状欠陥ＰＭ１，ＰＭ２，ＰＭ３の欠陥面積を算出する。ここで、解析部７０がピンマーク欠陥を検出するにあたり、エピタキシャルウェーハ１の裏面の中心から所定の距離離れた位置における点状の規準欠陥ＰＭ１を抽出して、該規準欠陥の位置を第１の規準位置とし、前記中心から前記第１の規準位置を等角ずつ回転させて複数の第２の規準位置近傍における欠陥ＰＭ２，ＰＭ３を抽出し、前記第１の規準位置および前記複数の第２の規準位置近傍における点状の欠陥がなす組を、前記ピンマーク欠陥として検出する。なお、図６では、光学系３０を一つのみ図示しているが、エピタキシャルウェーハ１の裏面側に複数設けてもよい。
ここで、上述の数値化処理するにあたり、解析部７０は、制御部９０を介して、全体画像におけるピンマーク欠陥のそれぞれの点状欠陥ＰＭ１，ＰＭ２，ＰＭ３の各ピクセルの輝度値を取得し、所定の輝度閾値に基づき前記各ピクセルの輝度値を二値化処理し、前記二値化処理した各ピクセルに基づき、それぞれの点状欠陥ＰＭ１，ＰＭ２，ＰＭ３の欠陥面積を算出することが好ましい。さらに、解析部７０が、制御部９０を介して、それぞれの点状欠陥ＰＭ１，ＰＭ２，ＰＭ３の欠陥面積と、予め定めた面積閾値との対比に基づき、記それぞれの点状欠陥ＰＭ１，ＰＭ２，ＰＭ３の良否をさらに判定することも好ましい。
なお、解析部７０および制御部９０は、ＣＰＵ（中央演算処理装置）やＭＰＵなどの好適なプロセッサにより実現され、メモリ、ハードディスク等の記録部を有することができる。また、解析部７０および制御部９０は、エピタキシャルウェーハ裏面検査装置１００の各構成間の情報および指令の伝達ならびに各部位の動作を、あらかじめ解析部７０および制御部９０に記憶された前述のエピタキシャルウェーハ裏面検査方法を動作させるためのプログラムを実行することにより制御する。
（エピタキシャル成長装置のリフトピン管理方法）
本発明者らは、上述したエピタキシャルウェーハ裏面の検査方法により算出された前記それぞれの点状欠陥の欠陥面積を用いて、エピタキシャル成長装置のリフトピンを適切に管理する方法を更に見出した。すなわち、このエピタキシャル成長装置のリフトピン管理方法に係る実施形態では、上述したエピタキシャルウェーハ裏面の検査方法により算出されたそれぞれの点状欠陥ＰＭ１，ＰＭ２，ＰＭ３の欠陥面積に基づき、エピタキシャル成長装置のリフトピンの交換時期を判定する。
本発明者らの検討によると、図１１に示されるように、エピタキシャル成長装置を使用すればするほど、ピンマーク欠陥の各点状欠陥の面積が増大することが確認された。この理由は、エピタキシャルウェーハの裏面と接触するリフトピンの接触部が徐々に摩耗していくため、接触面積が増大することが原因であると推測される。
ここで、複数本あるリフトピンの全てが、エピタキシャルウェーハの裏面と均一に接触するわけではないので、ピンマーク欠陥の各点状欠陥のうち、一部の点状欠陥の欠陥面積が他の点状欠陥の欠陥面積に比べて急速に増大することが想定される。また、何らかの不具合により、一部の点状欠陥の欠陥面積が急激に増大することも危惧される。そして、既述のとおり、製品ウェーハとしての品質を担保するためには、ピンマーク欠陥の各点状欠陥の欠陥面積がいずれも所定面積以下であることが望まれる。
そこで、上述したリフトピン管理方法を用いることで、点状欠陥ＰＭ１，ＰＭ２，ＰＭ３のそれぞれの欠陥面積を算出し、該欠陥面積が所定閾値を超えるか否かにより、１本または全部のリフトピンの交換要否を判定することができる。
（エピタキシャルウェーハの製造方法）
前述のエピタキシャルウェーハ裏面検査方法の実施形態を製造工程に含んでエピタキシャルウェーハを製造することにより、ピンマーク欠陥の点状欠陥ＰＭ１，ＰＭ２，ＰＭ３の一つ一つの良否を定量的に判定して、製品ウェーハとしての品質を担保したエピタキシャルウェーハを製造することができる。すなわち、本実施形態に従うエピタキシャルウェーハの製造方法は、リフトピン方式のエピタキシャル成長装置を用いてシリコンウェーハの表面にエピタキシャル層を形成してエピタキシャルウェーハ１を得るエピタキシャル層形成工程と、エピタキシャルウェーハ１の裏面を検査する裏面検査工程と、を含む。なお、以下に説明する裏面検査工程において、前述の裏面検査方法の実施形態と重複する内容については説明を省略する。
ここで、本実施形態における裏面検査工程は、エピタキシャルウェーハ１の裏面に対して垂直に設置され、光源が青色ＬＥＤおよび赤色ＬＥＤのいずれかであるリングファイバー照明１０ならびに撮影部２０を備える光学系３０と、エピタキシャルウェーハ１の裏面と平行に光学系３０を走査する走査部４０と、を有するエピタキシャルウェーハ裏面検査装置１００を用いて、（ａ）光学系３０を走査部４０により走査しつつ、エピタキシャルウェーハ１の裏面のパーツ画像を連続的に撮影する撮影工程と、（ｂ）前記パーツ画像から、エピタキシャルウェーハ１の裏面の全体画像を取得する取得工程と、（ｃ）前記全体画像から、エピタキシャルウェーハ１の裏面に存在する複数の点状欠陥のなす組からなるピンマーク欠陥を検出する検出工程と、（ｄ）前記検出した前記ピンマーク欠陥のそれぞれの点状欠陥を数値化処理して、前記それぞれの点状欠陥の欠陥面積を算出する数値化処理工程と、（ｅ）前記数値化処理工程の後、前記それぞれの点状欠陥の欠陥面積と、予め定めた面積閾値との対比に基づき、前記それぞれの点状欠陥の良否を判定する判定工程と、を含む。
そして、本実施形態では、前記（ｄ）検出工程において、エピタキシャルウェーハ１の裏面の中心から所定の距離離れた位置における点状の規準欠陥を抽出して、該規準欠陥の位置を第１の規準位置とし、前記中心から前記第１の規準位置を等角ずつ回転させて複数の第２の規準位置近傍における欠陥を抽出し、前記第１の規準位置および前記複数の第２の規準位置近傍における点状の欠陥がなす組を、前記ピンマーク欠陥として検出する。
また、エピタキシャル層形成工程では、一般的なリフトピン方式のエピタキシャル成長装置を用いてシリコンウェーハ表面にエピタキシャル層を形成すればよい。例えば、シリコンエピタキシャル層形成時における成長条件としては、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをエピタキシャル成長装置のチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね１０００〜１２００℃の範囲の温度でＣＶＤ法によりシリコンウェーハ上にエピタキシャル成長させることができる。また、エピタキシャル層の厚さは１〜１５μｍの範囲内とすることが好ましい。
こうして、本実施形態における裏面検査工程により、製品ウェーハとしての品質が担保されたエピタキシャルウェーハを製造することができる。
ここで、上記製造方法の実施形態において、（ｄ）数値化処理工程が、前記全体画像における前記ピンマーク欠陥のそれぞれの点状欠陥の各ピクセルの輝度値を取得する第１工程と、所定の輝度閾値に基づき前記各ピクセルの輝度値を二値化処理する第２工程と、前記二値化処理した各ピクセルに基づき、前記それぞれの点状欠陥の欠陥面積を算出する第３工程と、を含むことが好ましい。
なお、エピタキシャル形成工程の後、エピタキシャルウェーハ１の表面および裏面のいずれか一方または両方を研磨および洗浄するなどしてもよいことは勿論である。
以上、本発明の実施形態を説明したが、これらは代表的な実施形態の例を示したものであって、本発明はこれらの実施形態に限定されるものではなく、発明の要旨の範囲内で種々の変更が可能である。
リフトピン方式のエピタキシャル成長装置を用いて、シリコンウェーハ表面にシリコンエピタキシャル層を成膜した。成膜後のエピタキシャルウェーハの裏面におけるピンマーク欠陥の欠陥面積を評価した。
（従来技術によるピンマーク欠陥面積評価）
従来技術によるパーティクル測定機（ＫＬＡテンコール社製ＳＰ２）を用いて、エピタキシャルウェーハ裏面のピンマーク欠陥の欠陥面積を測定した。従来技術によるパーティクル測定機では、レーザを周方向に均一に照射する装置仕様であるため、ピンマーク欠陥の欠陥面積は、図１２（Ａ）に示すように、ピンマーク欠陥を含むリング状の領域全ての合計の欠陥面積が測定される。なお、このピンマーク欠陥を含むリング状の領域を検出範囲として確定するため、全てのウェーハ裏面でピンマーク欠陥が観察されるウェーハ中心からの距離を目視による外観観察により事前に確認した。そのため、図１２（Ａ）に示す測定領域内の他の欠陥も欠陥面積に含まれうる。
（本発明によるピンマーク欠陥面積評価）
上述した本発明に従うエピタキシャルウェーハ裏面検査装置１００を用いて、エピタキシャルウェーハ裏面のピンマーク欠陥の欠陥面積を測定した。エピタキシャルウェーハ裏面検査装置１００では、図１２（Ｂ）に示すように、ピンマーク欠陥の各点状欠陥の欠陥面積を測定することが可能である。
従来技術によるパーティクル測定機を用いて測定した、ピンマーク欠陥を含む領域の合計欠陥面積と、本発明によるエピタキシャルウェーハ裏面検査装置１００を用いて測定した、合計欠陥面積との対応関係を示すグラフを図１３（Ａ）に示す。このうち、サンプルＳ１，Ｓ２，Ｓ３について、各サンプルの１つずつの点状欠陥の評価結果を図１２（Ｂ）に示す。
従来技術によるパーティクル測定機を用いる場合、欠陥面積はピンマーク欠陥の全ての点状欠陥の合計の欠陥面積となる。そのため、仮に従来技術によるパーティクル測定機でピンマーク欠陥の良否判定を行うのであれば、図１２（Ａ）に示すように、所定閾値を超えたもの全てを不良と判断することになる。しかしながら、従来技術では良好と判断できるピンマーク欠陥であっても、従来技術では図１２（Ａ）に示すように見落としが生じうる。これは、サンプルＳ２のようにピンマーク欠陥のうち、１つの点状欠陥の欠陥面積が大きくても、他の２つの点状欠陥の欠陥面積が小さいと、従来技術では合計面積としては十分に小さく、良品であると判断せざるを得ないからである。しかしながら、本発明方法に従えば、ピンマーク欠陥の１つ１つの点状欠陥を定量的に評価できるため、１つでも不良と判断できる点状欠陥があれば、他の点状欠陥の良否に関わらず、不良品と判定することができる。したがって、本発明方法では、より精度良くピンマーク欠陥の良否を判断することができる。
本発明によれば、エピタキシャルウェーハ裏面のピンマーク欠陥を検出し、かつ、当該ピンマーク欠陥を定量的に評価することのできるエピタキシャルウェーハ裏面検査方法を提供することができる。
１ エピタキシャルウェーハ
１０ リングファイバー照明
２０ 撮影部
３０ 光学系
４０ 走査部
７０ 解析部
９０ 制御部
１００ エピタキシャルウェーハ裏面検査装置
Ｄ 欠陥
（８）リフトピン方式のエピタキシャル成長装置を用いてシリコンウェーハの表面にエピタキシャル層を形成してエピタキシャルウェーハを得るエピタキシャル層形成工程と、
前記エピタキシャルウェーハの裏面を検査する裏面検査工程と、を含むエピタキシャルウェーハの製造方法であって、
前記裏面検査工程は、前記エピタキシャルウェーハの裏面に対して垂直に設置され、光源が青色ＬＥＤおよび赤色ＬＥＤのいずれかであるリングファイバー照明ならびに撮影部を備える光学系と、前記裏面と平行に前記光学系を走査する走査部と、を有するエピタキシャルウェーハ裏面検査装置を用いて、
（ａ）前記光学系を前記走査部により走査しつつ、前記裏面のパーツ画像を連続的に撮影する撮影工程と、
（ｂ）前記パーツ画像から、前記裏面の全体画像を取得する取得工程と、
（ｃ）前記全体画像から、前記裏面に存在する複数の点状欠陥のなす組からなるピンマーク欠陥を検出する検出工程と、
（ｄ）前記検出した前記ピンマーク欠陥のそれぞれの点状欠陥を数値化処理して、前記それぞれの点状欠陥の欠陥面積を算出する数値化処理工程と、
（ｅ）前記数値化処理工程の後、前記それぞれの点状欠陥の欠陥面積と、予め定めた面積閾値との対比に基づき、前記それぞれの点状欠陥の良否を判定する判定工程と、を含み、
前記（ｃ）検出工程において、前記エピタキシャルウェーハ裏面の中心から所定の距離離れた位置における点状の規準欠陥を抽出して、該規準欠陥の位置を第１の規準位置とし、前記中心から前記第１の規準位置を等角ずつ回転させて複数の第２の規準位置近傍における欠陥を抽出し、前記第１の規準位置および前記複数の第２の規準位置近傍における点状の欠陥がなす組を、前記ピンマーク欠陥として検出することを特徴とするエピタキシャルウェーハの製造方法。
そして、本実施形態では、前記（ｃ）検出工程において、エピタキシャルウェーハ１の裏面の中心から所定の距離離れた位置における点状の規準欠陥を抽出して、該規準欠陥の位置を第１の規準位置とし、前記中心から前記第１の規準位置を等角ずつ回転させて複数の第２の規準位置近傍における欠陥を抽出し、前記第１の規準位置および前記複数の第２の規準位置近傍における点状の欠陥がなす組を、前記ピンマーク欠陥として検出する。

Claims (9)

  1. エピタキシャルウェーハの裏面に対して垂直に設置され、光源が青色ＬＥＤおよび赤色ＬＥＤのいずれかであるリングファイバー照明ならびに撮影部を備える光学系と、前記裏面と平行に前記光学系を走査する走査部と、を有するエピタキシャルウェーハ裏面検査装置を用いて、
    前記光学系を前記走査部により走査しつつ、前記裏面のパーツ画像を連続的に撮影する撮影工程と、
    前記パーツ画像から、前記裏面の全体画像を取得する取得工程と、
    前記全体画像から、前記裏面に存在する複数の点状欠陥のなす組からなるピンマーク欠陥を検出する検出工程と、
    前記検出した前記ピンマーク欠陥のそれぞれの点状欠陥を数値化処理して、前記それぞれの点状欠陥の欠陥面積を算出する数値化処理工程と、を含み、
    前記検出工程において、前記エピタキシャルウェーハ裏面の中心から所定の距離離れた位置における点状の規準欠陥を抽出して、該規準欠陥の位置を第１の規準位置とし、前記中心から前記第１の規準位置を等角ずつ回転させて複数の第２の規準位置近傍における欠陥を抽出し、前記第１の規準位置および前記複数の第２の規準位置近傍における点状の欠陥がなす組を、前記ピンマーク欠陥として検出することを特徴とするエピタキシャルウェーハ裏面検査方法。
  2. 前記数値化処理工程が、
    前記全体画像における前記ピンマーク欠陥のそれぞれの点状欠陥の各ピクセルの輝度値を取得する第１工程と、
    所定の輝度閾値に基づき前記各ピクセルの輝度値を二値化処理する第２工程と、
    前記二値化処理した各ピクセルに基づき、前記それぞれの点状欠陥の欠陥面積を算出する第３工程と、
    を含む、請求項１に記載のエピタキシャルウェーハ裏面検査方法。
  3. 前記数値化処理工程の後、前記それぞれの点状欠陥の欠陥面積と、予め定めた面積閾値との対比に基づき、前記それぞれの点状欠陥の良否を判定する判定工程をさらに含む、請求項１または２に記載のエピタキシャルウェーハ裏面検査方法。
  4. エピタキシャルウェーハの裏面に対して垂直に設置され、光源が青色ＬＥＤおよび赤色ＬＥＤのいずれかであるリングファイバー照明ならびに撮影部を備える光学系と、
    前記裏面と平行に前記光学系を走査する走査部と、
    前記光学系により取得されるエピタキシャルウェーハ裏面の画像を解析する解析部と、
    前記光学系、前記走査部および前記解析部を制御する制御部と、
    を有するエピタキシャルウェーハ裏面検査装置であって、
    前記光学系は、前記制御部を介して前記走査部により走査されつつ、前記裏面のパーツ画像を連続的に撮影し、
    前記解析部は、前記制御部を介して、前記パーツ画像から前記裏面の全体画像を取得し、前記全体画像から、前記裏面に存在する複数の点状欠陥のなす組からなるピンマーク欠陥を検出し、前記検出した前記ピンマーク欠陥のそれぞれの点状欠陥を数値化処理して、前記それぞれの点状欠陥の欠陥面積を算出し、
    前記解析部が前記ピンマーク欠陥を検出するにあたり、前記エピタキシャルウェーハ裏面の中心から所定の距離離れた位置における点状の規準欠陥を抽出して、該規準欠陥の位置を第１の規準位置とし、前記中心から前記第１の規準位置を等角ずつ回転させて複数の第２の規準位置近傍における欠陥を抽出し、前記第１の規準位置および前記複数の第２の規準位置近傍における点状の欠陥がなす組を、前記ピンマーク欠陥として検出することを特徴とするエピタキシャルウェーハ裏面検査装置。
  5. 前記数値化処理するにあたり、前記解析部は、前記制御部を介して、前記全体画像における前記ピンマーク欠陥のそれぞれの点状欠陥の各ピクセルの輝度値を取得し、所定の輝度閾値に基づき前記各ピクセルの輝度値を二値化処理し、前記二値化処理した各ピクセルに基づき、前記それぞれの点状欠陥の欠陥面積を算出する、請求項４に記載のエピタキシャルウェーハ裏面検査装置。
  6. 前記解析部が、前記制御部を介して、前記それぞれの点状欠陥の欠陥面積と、予め定めた面積閾値との対比に基づき、前記それぞれの点状欠陥の良否をさらに判定する、請求項４または５に記載のエピタキシャルウェーハ裏面検査装置。
  7. 請求項１〜３のいずれか１項に記載のエピタキシャルウェーハ裏面の検査方法により算出された前記それぞれの点状欠陥の欠陥面積に基づき、エピタキシャル成長装置のリフトピンの交換時期を判定することを特徴とする、エピタキシャル成長装置のリフトピン管理方法。
  8. リフトピン方式のエピタキシャル成長装置を用いてシリコンウェーハの表面にエピタキシャル層を形成してエピタキシャルウェーハを得るエピタキシャル層形成工程と、
    前記エピタキシャルウェーハの裏面を検査する裏面検査工程と、を含むエピタキシャルウェーハの製造方法であって、
    前記裏面検査工程は、前記エピタキシャルウェーハの裏面に対して垂直に設置され、光源が青色ＬＥＤおよび赤色ＬＥＤのいずれかであるリングファイバー照明ならびに撮影部を備える光学系と、前記裏面と平行に前記光学系を走査する走査部と、を有するエピタキシャルウェーハ裏面検査装置を用いて、
    （ａ）前記光学系を前記走査部により走査しつつ、前記裏面のパーツ画像を連続的に撮影する撮影工程と、
    （ｂ）前記パーツ画像から、前記裏面の全体画像を取得する取得工程と、
    （ｃ）前記全体画像から、前記裏面に存在する複数の点状欠陥のなす組からなるピンマーク欠陥を検出する検出工程と、
    （ｄ）前記検出した前記ピンマーク欠陥のそれぞれの点状欠陥を数値化処理して、前記それぞれの点状欠陥の欠陥面積を算出する数値化処理工程と、
    （ｅ）前記数値化処理工程の後、前記それぞれの点状欠陥の欠陥面積と、予め定めた面積閾値との対比に基づき、前記それぞれの点状欠陥の良否を判定する判定工程と、を含み、
    前記（ｄ）検出工程において、前記エピタキシャルウェーハ裏面の中心から所定の距離離れた位置における点状の規準欠陥を抽出して、該規準欠陥の位置を第１の規準位置とし、前記中心から前記第１の規準位置を等角ずつ回転させて複数の第２の規準位置近傍における欠陥を抽出し、前記第１の規準位置および前記複数の第２の規準位置近傍における点状の欠陥がなす組を、前記ピンマーク欠陥として検出することを特徴とするエピタキシャルウェーハの製造方法。
  9. 前記（ｄ）数値化処理工程が、
    前記全体画像における前記ピンマーク欠陥のそれぞれの点状欠陥の各ピクセルの輝度値を取得する第１工程と、
    所定の輝度閾値に基づき前記各ピクセルの輝度値を二値化処理する第２工程と、
    前記二値化処理した各ピクセルに基づき、前記それぞれの点状欠陥の欠陥面積を算出する第３工程と、
    を含む、請求項８に記載のエピタキシャルウェーハの製造方法。
JP2017043892A 2017-03-08 2017-03-08 エピタキシャルウェーハの裏面検査方法、エピタキシャルウェーハ裏面検査装置、エピタキシャル成長装置のリフトピン管理方法およびエピタキシャルウェーハの製造方法 Active JP6380582B1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017043892A JP6380582B1 (ja) 2017-03-08 2017-03-08 エピタキシャルウェーハの裏面検査方法、エピタキシャルウェーハ裏面検査装置、エピタキシャル成長装置のリフトピン管理方法およびエピタキシャルウェーハの製造方法
TW107105975A TWI648534B (zh) 2017-03-08 2018-02-22 磊晶晶圓之裏面檢查方法、磊晶晶圓裏面檢查裝置、磊晶成長裝置之升降銷管理方法以及磊晶晶圓之製造方法
US16/491,274 US10718722B2 (en) 2017-03-08 2018-02-22 Method of inspecting back surface of epitaxial wafer, epitaxial wafer back surface inspection apparatus, method of managing lift pin of epitaxial growth apparatus, and method of producing epitaxial wafer
PCT/JP2018/006517 WO2018163850A1 (ja) 2017-03-08 2018-02-22 エピタキシャルウェーハ裏面検査方法、エピタキシャルウェーハ裏面検査装置、エピタキシャル成長装置のリフトピン管理方法およびエピタキシャルウェーハの製造方法
CN201880014834.4A CN110418958B (zh) 2017-03-08 2018-02-22 外延晶圆背面检查方法及其检查装置、外延成长装置的起模针管理方法及外延晶圆制造方法
KR1020197025086A KR102121890B1 (ko) 2017-03-08 2018-02-22 에피택셜 웨이퍼 이면 검사 방법, 에피택셜 웨이퍼 이면 검사 장치, 에피택셜 성장 장치의 리프트 핀 관리 방법 및 에피택셜 웨이퍼의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017043892A JP6380582B1 (ja) 2017-03-08 2017-03-08 エピタキシャルウェーハの裏面検査方法、エピタキシャルウェーハ裏面検査装置、エピタキシャル成長装置のリフトピン管理方法およびエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP6380582B1 JP6380582B1 (ja) 2018-08-29
JP2018146482A true JP2018146482A (ja) 2018-09-20

Family

ID=63354821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017043892A Active JP6380582B1 (ja) 2017-03-08 2017-03-08 エピタキシャルウェーハの裏面検査方法、エピタキシャルウェーハ裏面検査装置、エピタキシャル成長装置のリフトピン管理方法およびエピタキシャルウェーハの製造方法

Country Status (6)

Country Link
US (1) US10718722B2 (ja)
JP (1) JP6380582B1 (ja)
KR (1) KR102121890B1 (ja)
CN (1) CN110418958B (ja)
TW (1) TWI648534B (ja)
WO (1) WO2018163850A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220037645A (ko) 2020-09-18 2022-03-25 에스엘 주식회사 차량용 램프

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11158040B2 (en) * 2018-06-29 2021-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for identifying robot arm responsible for wafer scratch
CN110767566A (zh) * 2019-11-27 2020-02-07 上海华力微电子有限公司 晶圆膜层厚度检测方法及洗边边界检测方法
JP2023506759A (ja) 2019-12-12 2023-02-20 ブロリス センサー テクノロジー，ユーエイビー ソリッドステートデバイス
KR102479505B1 (ko) * 2020-09-25 2022-12-20 에스케이실트론 주식회사 에피택셜층 증착 장비의 클리닝 방법
CN112880737B (zh) * 2021-01-14 2023-05-30 四川雅吉芯电子科技有限公司 一种单晶硅外延片检测用集成***
CN113644000B (zh) * 2021-08-09 2023-10-24 长鑫存储技术有限公司 晶圆检测方法与电子设备
CN113916893A (zh) * 2021-09-29 2022-01-11 逸美德科技股份有限公司 模切产品缺陷的检测方法
CN114758969B (zh) * 2022-04-18 2023-09-12 无锡九霄科技有限公司 晶圆片背面视觉检测结构、检测方法和相关设备
TWI803353B (zh) * 2022-04-19 2023-05-21 南亞科技股份有限公司 晶圓檢測方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007292641A (ja) * 2006-04-26 2007-11-08 Tokyo Seimitsu Co Ltd 外観検査装置
JP2010103275A (ja) * 2008-10-23 2010-05-06 Sumco Corp ウェーハ裏面の評価方法
JP2010127897A (ja) * 2008-12-01 2010-06-10 Tech Vision:Kk リング型照明装置
JP2015513111A (ja) * 2012-04-12 2015-04-30 ケーエルエー−テンカー コーポレイション サンプル検査とレビューのためのシステム及び方法
US9355440B1 (en) * 2012-10-10 2016-05-31 Kla-Tencor Corp. Detection of selected defects in relatively noisy inspection data
JP2017043525A (ja) * 2015-08-28 2017-03-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825487B2 (en) * 2002-07-30 2004-11-30 Seh America, Inc. Method for isolation of wafer support-related crystal defects
TW200416390A (en) * 2003-02-07 2004-09-01 Nippon Kogaku Kk Wafer tester
KR101144825B1 (ko) * 2003-06-26 2012-05-11 신에쯔 한도타이 가부시키가이샤 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼
JP4641143B2 (ja) * 2003-06-30 2011-03-02 株式会社トプコン 表面検査装置
WO2005034219A1 (ja) * 2003-10-01 2005-04-14 Shin-Etsu Handotai Co., Ltd. シリコンエピタキシャルウェーハの製造方法、及びシリコンエピタキシャルウェーハ
JP4300523B2 (ja) * 2004-03-12 2009-07-22 株式会社Ｓｕｍｃｏ エピタキシャル成長装置
US7315361B2 (en) * 2005-04-29 2008-01-01 Gsi Group Corporation System and method for inspecting wafers in a laser marking system
FR2899380B1 (fr) * 2006-03-31 2008-08-29 Soitec Sa Procede de revelation de defauts cristallins dans un substrat massif.
CN101140868B (zh) * 2006-09-06 2010-06-09 胜高股份有限公司 外延晶片及其制造方法
JP2008096314A (ja) * 2006-10-12 2008-04-24 Nikon Corp マクロ検査装置
JP2009103494A (ja) * 2007-10-22 2009-05-14 Nikon Corp 表面検査装置
JP5444607B2 (ja) * 2007-10-31 2014-03-19 株式会社Ｓｕｍｃｏ エピタキシャル膜形成装置用のサセプタ、エピタキシャル膜形成装置、エピタキシャルウェーハの製造方法
SG164292A1 (en) * 2009-01-13 2010-09-29 Semiconductor Technologies & Instruments Pte System and method for inspecting a wafer
JP2011145193A (ja) * 2010-01-15 2011-07-28 Tokyo Electron Ltd 欠陥検査装置
JP5560921B2 (ja) * 2010-06-08 2014-07-30 新日鐵住金株式会社 欠陥識別マーカー付き基板の製造方法
JP6065848B2 (ja) * 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6531579B2 (ja) * 2015-09-10 2019-06-19 株式会社Sumco ウェーハ検査方法およびウェーハ検査装置
JP6601119B2 (ja) 2015-10-05 2019-11-06 株式会社Ｓｕｍｃｏ エピタキシャルウェーハ裏面検査装置およびそれを用いたエピタキシャルウェーハ裏面検査方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007292641A (ja) * 2006-04-26 2007-11-08 Tokyo Seimitsu Co Ltd 外観検査装置
JP2010103275A (ja) * 2008-10-23 2010-05-06 Sumco Corp ウェーハ裏面の評価方法
JP2010127897A (ja) * 2008-12-01 2010-06-10 Tech Vision:Kk リング型照明装置
JP2015513111A (ja) * 2012-04-12 2015-04-30 ケーエルエー−テンカー コーポレイション サンプル検査とレビューのためのシステム及び方法
US9355440B1 (en) * 2012-10-10 2016-05-31 Kla-Tencor Corp. Detection of selected defects in relatively noisy inspection data
JP2017043525A (ja) * 2015-08-28 2017-03-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220037645A (ko) 2020-09-18 2022-03-25 에스엘 주식회사 차량용 램프

Also Published As

Publication number Publication date
JP6380582B1 (ja) 2018-08-29
KR20190112068A (ko) 2019-10-02
KR102121890B1 (ko) 2020-06-11
TW201842328A (zh) 2018-12-01
TWI648534B (zh) 2019-01-21
US20200072762A1 (en) 2020-03-05
WO2018163850A1 (ja) 2018-09-13
CN110418958B (zh) 2021-08-20
US10718722B2 (en) 2020-07-21
CN110418958A (zh) 2019-11-05

Similar Documents

Publication Publication Date Title
JP6380582B1 (ja) エピタキシャルウェーハの裏面検査方法、エピタキシャルウェーハ裏面検査装置、エピタキシャル成長装置のリフトピン管理方法およびエピタキシャルウェーハの製造方法
JP6601119B2 (ja) エピタキシャルウェーハ裏面検査装置およびそれを用いたエピタキシャルウェーハ裏面検査方法
CN108351311B (zh) 晶圆检查方法及晶圆检查装置
JP3996728B2 (ja) 表面検査装置およびその方法
JP4343911B2 (ja) 欠陥検査装置
TWI713638B (zh) 缺陷檢測方法及相關裝置
JP4864504B2 (ja) シリコンウェーハの結晶欠陥検査方法及び装置
JP2005214980A (ja) ウエハのマクロ検査方法および自動ウエハマクロ検査装置
JP2017062157A (ja) エピタキシャルウェーハ表面検査装置およびそれを用いたエピタキシャルウェーハ表面検査方法
JP2009192541A (ja) 欠陥検査装置
JP5784796B2 (ja) 表面検査装置およびその方法
JP3657076B2 (ja) ウエハのマクロ検査方法および自動ウエハマクロ検査装置
JP6493136B2 (ja) ウェーハ検査方法およびウェーハ検査装置
JP4648435B2 (ja) 検査装置
JP5576526B2 (ja) 表面検査装置およびその方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180716

R150 Certificate of patent or registration of utility model

Ref document number: 6380582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250