JP2018137273A - 薄膜トランジスタ - Google Patents

Abstract

【課題】本発明はバックゲート効果を抑制することにより、オフ電流を低減し、しきい値電圧のシフトを抑制可能な薄膜トランジスタを提供することを課題とする。【解決手段】絶縁基板１０上に備えられたゲート電極１１と、絶縁基板とゲート電極の上に備えられたゲート絶縁層１２と、ゲート絶縁層の上に備えられたソース電極１３およびドレイン電極１４と、ソース電極およびドレイン電極に跨って備えられた半導体層１５と、半導体層とソースおよびドレイン電極の一部を被覆するように備えられた保護層と、を備えている薄膜トランジスタ３０において、保護層は、半導体層に接する第一保護層１６と、第一保護層を被覆する第二保護層１７を備えており、第一保護層は、多孔質層であることを特徴とする薄膜トランジスタ。【選択図】図１

Description

本発明は、薄膜トランジスタに関する。更に詳しくは、有機半導体を用いた場合においてもバックゲート効果を抑制可能な薄膜トランジスタに関する。

現在、一般的な平面薄型画像表示装置は非晶質シリコンや多結晶シリコンを半導体層に用いた薄膜トランジスタアレイにより駆動されている。

また、平面薄型画像表示装置のさらなる薄型化、軽量化、耐破損性、フレキシブル化の向上を求めて、ガラス基板の替わりに樹脂基板を用いる試みが近年なされている。

しかし、上述のシリコンを用いる薄膜トランジスタアレイの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。

そこで、低温形成が可能な有機半導体を用いた薄膜トランジスタ（有機薄膜トランジスタ）の開発が活発に行われている。

薄膜トランジスタの構造としてはトップゲート型、ボトムゲート型等が挙げられるが、有機薄膜トランジスタの場合は、ボトムゲート型であることが一般的である。トップゲート型の場合、有機半導体層の上にゲート絶縁層を形成することになるが、その際に、ゲート絶縁材料に含まれる溶剤や焼成時の加熱が有機半導体層に損傷を与える可能性が高いためである。

しかしボトムゲート型有機薄膜トランジスタは、開口率の増加を目的としてトランジスタ上部に画素電極を設けた場合に、同構造のシリコン系薄膜トランジスタと比較して、バックゲート効果の影響を大きく受けてしまうという問題がある。

バックゲート効果とは、画素電極や配線を薄膜トランジスタの上部に設けた場合に、画素電極や配線の電位の影響を受けて、薄膜トランジスタの半導体層と半導体層上部に設けられた絶縁層（保護層）との間に形成されたバックチャネルにリーク電流が流れることによって、薄膜トランジスタのオフ電流の増加やしきい値電圧のシフト等が生じる現象のことである。これにより、画像表示装置の表示品質の劣化が生じることとなる。

バックゲート効果を抑制する方法として、例えば、アモルファスシリコンを用いたボトムゲート型薄膜トランジスタにおいて、バックチャネル界面となる半導体表面上にＡｒ等の不活性元素を用いたプラズマ処理を行い、０．１から１．０ａｔｍ％のＡｒを含有させることにより、バックチャネルの界面準位密度を増加させてリーク電流を低減するという方法が報告されている（特許文献１）。

しかし有機薄膜トランジスタにおいては、チャネル部に影響を与えずバックチャネル側の膜質のみを改質させることは容易ではない。

特開平９−９６８３６号公報

上記の事情に鑑み、本発明はバックゲート効果を抑制することにより、オフ電流を低減し、しきい値電圧のシフトを抑制可能な薄膜トランジスタを提供することを課題とする。

上記の課題を解決する手段として、請求項１に記載の発明は、絶縁基板上に備えられたゲート電極と、絶縁基板とゲート電極の上に備えられたゲート絶縁層と、ゲート絶縁層の上に備えられたソースおよびドレイン電極と、ソースおよびドレイン電極に跨って備えられた半導体層と、半導体層とソースおよびドレイン電極の一部を被覆するように備えられた保護層と、を備えている薄膜トランジスタにおいて、
保護層は、半導体層に接する第一保護層と、第一保護層を被覆する第二保護層を備えており、
第一保護層は、多孔質層であることを特徴とする薄膜トランジスタである。

請求項２に記載の発明は、前記第一保護層の膜密度は、前記第二保護層の膜密度よりも低いことを特徴とする請求項１に記載の薄膜トランジスタである。

請求項３に記載の発明は、前記半導体層が有機半導体材料で構成されることを特徴とする請求項１または２に記載の薄膜トランジスタである。

請求項４に記載の発明は、前記第一保護層が、フッ素を含有する樹脂で構成されていることを特徴とする請求項１〜３のいずれかに記載の薄膜トランジスタである。

請求項５に記載の発明は、前記第二保護層が、フッ素を含有する樹脂で構成されていることを特徴とする請求項１〜４のいずれかに記載の薄膜トランジスタである。

本発明によれば、画素電極のバックゲート効果によるトランジスタ特性の変動、例えばオフ電流の増加やしきい値電圧のシフトを抑制しうる薄膜トランジスタを提供することができる。

バックチャネル界面を形成する第一保護層を多孔質化することにより、半導体層の表面と第一保護層１６の底面の接する面積を減少させることにより、バックチャネル界面のリーク電流を低減させることができる。その結果、薄膜トランジスタ動作時のバックゲート効果によるオフ電流の増大としきい値電圧のシフトを抑制することができる。

第二保護層を第一保護層より膜密度の高い膜とすることで、外的影響によるチャネル部の変質を防ぐことができる。

上記半導体層は有機半導体材料でも無機半導体材料でもよいが、樹脂基板上に薄膜トランジスタを形成する場合は、低温形成が可能で、柔軟性に優れる有機半導体材料が特に好ましい。

半導体層に接する第一保護層を、フッ素を含有する樹脂で構成することにより、半導体層が有機半導体材料で構成される場合においても、半導体層にダメージを与えずに第一保護層を形成することができる。

第二保護層を形成する際に、一部の材料が第一保護層の孔を貫通して半導体層まで到達する可能性があるが、その場合に、第二保護層を、フッ素を含む樹脂材料とすることで、半導体層が有機半導体材料で構成されたとしても、ダメージを与えずに第二保護層を形成
することができる。

本発明の一実施形態を示す薄膜トランジスタの断面構造を表す概略図。 比較例に係る薄膜トランジスタの断面構造を表す概略図。

以下、本発明の実施の形態を、図面を参照しつつ説明する。実施の形態において、同一または対応する構成要素には同一符号を付け、実施の形態の間において重複する説明は省略する。

＜薄膜トランジスタ＞
図１に本発明の実施形態に係る薄膜トランジスタの断面構造を表す概略図を示す。絶縁基板１０上にゲート電極１１、ゲート絶縁層１２、ソース電極１３、ドレイン電極１４、半導体層１５、半導体層に接して設けられた第一保護層１６、第一保護層１６上に設けられた第二保護層１７、層間絶縁層１８、画素電極１９を備えたボトムゲート−ボトムコンタクト構造の薄膜トランジスタである。ただし薄膜トランジスタの構造はボトムゲート−トップコンタクト構造等の他の構造でも構わない。本発明の薄膜トランジスタにおける重要な構成要素は、半導体層１５のゲート絶縁層１２が備えられている側と対向する側の半導体層と接する層として多孔質層が形成されていることである。

（絶縁基板）
絶縁基板１０としてガラス基板または樹脂基板を用いることができる。樹脂基板の材料としては、例えば、ポリイミド、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン（ＰＥＳ）、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート（ＰＥＮ）、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、フッ素系樹脂、環状ポリオレフィン系樹脂等を使用することができる。これらの基板は単独で使用することもでき、２種以上を積層した複合基板を使用することもできる。

（ゲート電極、ソース電極、ドレイン電極）
ゲート電極１１、ソース電極１３、ドレイン電極１４は、Ａｇ、Ｃｕ、Ａｕ等の金属材料、ＩＴＯ（酸化インジウム錫）、ＩＺＯ（酸化インジウム亜鉛）等の金属酸化物材料、ＰＥＤＯＴ（ポリエチレンジオキシチオフェン）等の有機導電性材料をインキ状、ペースト状にしたものをスクリーン印刷、転写印刷、凸版印刷、インクジェット法等で塗布し、焼成することにより形成することができる。またゲート電極１１、ソース電極１３、ドレイン電極１４はスパッタ法等の真空成膜法により成膜したＡｌ、Ｍｏ、Ａｇ等の金属膜やＩＴＯ等の金属酸化物膜を、フォトリソグラフィー法等を用いてパターニングすることにより得ることもできるが、これらに限定されるものではない。

（ゲート絶縁層）
ゲート絶縁層１２は、例えば、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、パリレン、フッ素樹脂、アクリル樹脂、エポキシ樹脂などの高分子溶液、アルミナやシリカゲル等の粒子を分散させた溶液、または酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム等の無機材料の前駆体溶液を、スピンコート法やスリットダイコート法等を用いて塗布し、焼成することにより形成することができる。またパリレン等の有機材料や酸化シリコン、窒化シリコン等の無機材料を蒸着法等の真空成膜法を用いて形成することもできるが、これらに限定されるものではない。ゲート絶縁層１２にパターンを形成する必要がある場合には、印刷法や、フォトリソグラフィー法等を用いることができるが、これらに限定されるものではない。

（半導体層）
半導体層１５の材料は、有機半導体材料でも無機半導体材料でもよいが、樹脂基板上に薄膜トランジスタを形成する場合は、低温形成が可能で、柔軟性に優れる有機半導体材料が特に好ましい。半導体層１５に有機半導体材料を用いる場合、ポリチオフェン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、およびそれらの誘導体のような低分子有機半導体材料が挙げられる。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物も半導体層１５の材料として用いることができるがこれらに限定されるものではない。半導体層１５に上述の有機半導体材料を用いる場合は、例えば、テトラリンなどの芳香族系の溶媒に溶解又は分散させてインキ状の溶液又は分散液として、グラビア印刷、凸版印刷、スクリーン印刷およびインクジェット法などを用いて形成することができる。溶媒に適当な分散剤や安定剤等の添加剤を加えてもよい。また蒸着法等の真空成膜法やスピンコート法により有機半導体材料を全面形成した後、フォトリソグラフィー法等によりパターニングを行うという方法を用いて形成することもできるが、これらに限定されるものではない。

（第一保護層）
半導体層１５と接して形成される第一保護層１６は多孔質層でなければならない。第一保護層１６はフッ素を含む樹脂材料で形成されることが好ましい。形成方法としては例えば、フッ素を含む樹脂のファインパウダーを水、その他の溶媒に分散させた分散液を用いて、グラビア印刷、凸版印刷、スクリーン印刷およびインクジェット法等によりパターンを形成後、焼成する方法等が挙げられる。この様に、フッ素系樹脂の微粒子を分散させた分散液を塗布・乾燥した後、フッ素系樹脂の微粒子同士が焼結する温度まで加熱処理することにより、多孔質層からなる第一保護層１６を形成することができる。
なお、多孔質な第一保護層１６を形成する手法としては、これらに限定されるものではない。

バックチャネル界面を形成する第一保護層１６を、多孔質化することにより、半導体層１５の表面と第一保護層１６の底面とが接する面積を減少させることができ、このことによりバックチャネル界面のリーク電流を低減させることが可能となる。その結果、薄膜トランジスタ動作時のバックゲート効果によるオフ電流の増大としきい値電圧のシフトを抑制することができる。

また、第一保護層１６を、フッ素を含む樹脂材料とすることで、半導体層１５が有機半導体材料であった場合においても、半導体層１５にダメージを与えずに第一保護層１６を形成することができる。

（第二保護層）
第一保護層１６と接して形成される第二保護層１７は、フッ素を含む樹脂材料で形成され、第一保護層１６よりも膜密度が高いことが好ましい。第二保護層１７の形成方法としては、例えば、フッ素を含む樹脂をフッ素系溶媒に溶解させてインク化した溶液を用いて、グラビア印刷、凸版印刷、スクリーン印刷およびインクジェット法等によりパターンを形成後、焼成することにより形成する方法が挙げられるが、これらに限定されるものではない。第一保護層１６の密度より第二保護層１７の密度の方が高くなる材料および形成手段であれば使用することが可能である。フッ素を含む樹脂をフッ素系溶媒に溶解させてインク化した溶液を使用することにより、多孔質ではない緻密な層を形成することができる。

第二保護層１７が、第一保護層１６よりも高い膜密度を有することで、外的影響によるチャネル部の変質を防ぐことができる。

第二保護層１７を形成する際に、一部の材料が第一保護層１６の孔を通過して半導体層１５まで到達する可能性がある。その場合に、第二保護層１７を、フッ素を含む樹脂材料で構成することにより、半導体層１５が有機半導体材料であっても、半導体層１５がダメージを受けることがないため、好ましい。有機半導体からなる半導体層１５にダメージを与えない材料であれば、この限りではない。

（層間絶縁層）
層間絶縁層１８は、例えば、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、パリレン、フッ素樹脂、アクリル樹脂、エポキシ樹脂などの高分子溶液、アルミナやシリカゲル等の粒子を分散させた溶液、または酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム等の無機材料の前駆体溶液を、スピンコート法やスリットダイコート法等を用いて塗布し、焼成することにより形成することができる。またパリレン等の有機材料や酸化シリコン等の無機材料を蒸着法等の真空成膜法を用いて形成することもできるが、これらに限定されるものではない。層間絶縁層にパターンを形成する必要がある場合には、印刷法や、フォトリソグラフィー法等を用いることができるが、これらに限定されるものではない。

（画素電極）
画素電極１９はＡｇ、Ｃｕ、Ａｕ等の属材料、ＩＴＯ（酸化インジウム錫）、ＩＺＯ（酸化インジウム亜鉛）等の金属酸化物材料、ＰＥＤＯＴ（ポリエチレンジオキシチオフェン）等の有機導電性材料をインキ状、ペースト状にしたものをスクリーン印刷、転写印刷、凸版印刷、インクジェット法等で塗布し、焼成することにより形成することができる。また画素電極１９はスパッタ法等の真空成膜法により成膜したＡｌ、Ｍｏ、Ａｇ等の金属膜やＩＴＯ等の金属酸化物膜を、フォトリソグラフィー法等を用いてパターニングすることにより得ることもできるが、これらに限定されるものではない。

このように、有機半導体層１５と接する第一保護層１６を多孔質層とすることで、バックチャネル界面のリーク電流を低減させ、チャネル領域に対するバックゲート効果を抑制することができる。

以下、本発明に係る薄膜トランジスタの具体的な実施例及び比較例について説明する。なお、本発明は各実施例に限るものではない。

＜実施例１＞
実施例について説明する。図１に、本実施例に係る薄膜トランジスタ３０の断面構造を示す概略図を示す。絶縁基板１０となるポリエチレンナフタレート（ＰＥＮ）フィルム上に、インクジェット法を用いて、銀ナノ粒子を分散させたインキを吐出し、焼成することにより、ゲート電極１１を得た。次に溶媒可溶型ポリイミド（ＳＰＩＸＡＲＥＡ ＨＲシリーズ、ＨＲ００１、ソマール工業社製）をダイコーターにより塗布し、焼成することにより、ゲート絶縁膜１２を形成した。次に銀ナノ粒子を分散させたインキを用い、インクジェット法を用いてソース電極１３、ドレイン電極１４を形成した。次に６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセン（ＴＩＰＳ−ペンタセン）をテトラリンに溶解させた溶液を、凸版印刷法を用いて印刷し、乾燥させて半導体層１５を形成した。次に、半導体層１５上にフッ素樹脂の微粒子を分散させた分散液（三井・デュポン社製、テフロン（登録商標）ＰＴＦＥディスパージョン、３４−ＪＲ）を、スクリーン印刷法を用いて半導体層１５を被覆するように印刷した後、乾燥させることにより、第一保護
層１６を設けた。第一保護層１６の膜密度は、１．７ｇ／ｃｍ^３であった。次にフッ素樹脂をフッ素系溶媒に溶解させた溶解液（旭硝子社製、サイトップ（登録商標）、ＣＴＸ−８０９Ａ）を、スクリーン印刷法を用いて印刷し、乾燥させて、第二保護層１７を設けた。第二保護層１７の膜密度は、２．１ｇ／ｃｍ^３であった。次にエポキシ樹脂のパターンを、グラビア印刷を用いて形成し、乾燥させて、層間絶縁層１８を形成した。次にインクジェット法を用いて、銀ナノ粒子を分散させたインキを吐出し、焼成して、画素電極１９を形成し、薄膜トランジスタ３０を作製した。

作製した薄膜トランジスタ３０の素子特性はオン電流２．３Ｅ−６Ａ、オフ電流は１．２Ｅ−１１Ａ、しきい値電圧は０．８Ｖであった。なお前記電流値のＥ−６及びＥ−１１は指数を表し、それぞれ１０の−６乗および１０の−１１乗を表す。

＜比較例＞
比較例について説明する。図２に、比較例に係る薄膜トランジスタ３０´の断面構造を表す概略図を示す。
絶縁基板１０となるポリエチレンナフタレート（ＰＥＮ）フィルム上に、インクジェット法を用いて、銀ナノ粒子を分散させたインキを吐出し、焼成して、ゲート電極１１を得た。次にポリイミドをダイコーターにより塗布し、焼成して、ゲート絶縁膜１２を形成した。次に銀ナノ粒子を分散させたインキを用い、インクジェット法を用いてソース電極１３、ドレイン電極１４を形成した。次に６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセン（ＴＩＰＳ−ペンタセン）をテトラリンに溶解させた溶液を、凸版印刷法を用いて印刷し、乾燥させて半導体層１５を形成した。次にフッ素系樹脂を溶媒に溶解させた溶液を、スクリーン印刷法を用いて印刷し、単層の保護層２０として形成した。単層の保護層２０の膜密度は２．１ｇ／ｃｍ^３であった。次にエポキシ樹脂のパターンを、グラビア印刷を用いて形成し、乾燥させて、層間絶縁層１８を形成した。次にインクジェット法を用いて、銀ナノ粒子を分散させたインキを吐出し、焼成して、画素電極１９を形成し、薄膜トランジスタ３０´を作製した。

作製した薄膜トランジスタ３０´の素子特性はオン電流２．４Ｅ−６Ａ、オフ電流は１．２Ｅ−９Ａ、しきい値電圧は１．８Ｖであり、実施例と比較してオフ電流としきい値電圧が高い値となった。

以上、説明したように、本発明によれば、画素電極によるバックゲート効果が原因で生じる特性の変動、例えばオフ電流の増加やしきい値電圧のシフトを抑制した薄膜トランジスタを提供することができる。

本発明で作製した薄膜トランジスタ、および本発明による薄膜トランジスタを、複数、マトリクス状に配列したアレイは、フレキシブル電子ペーパー等のディスプレイや、圧力センサ等のスイッチング素子として利用できる。

１０ 絶縁基板
１１ ゲート電極
１２ ゲート絶縁層
１３ ソース電極
１４ ドレイン電極
１５ 半導体層
１６ 第一保護層
１７ 第二保護層
１８ 層間絶縁層
１９ 画素電極
２０ 単層の保護層
３０、３０´ 薄膜トランジスタ

Claims (5)

1. 絶縁基板上に備えられたゲート電極と、絶縁基板とゲート電極の上に備えられたゲート絶縁層と、ゲート絶縁層の上に備えられたソースおよびドレイン電極と、ソースおよびドレイン電極に跨って備えられた半導体層と、半導体層とソースおよびドレイン電極の一部を被覆するように備えられた保護層と、を備えている薄膜トランジスタにおいて、
   保護層は、半導体層に接する第一保護層と、第一保護層を被覆する第二保護層を備えており、
   第一保護層は、多孔質層であることを特徴とする薄膜トランジスタ。
2. 前記第一保護層の膜密度は、前記第二保護層の膜密度よりも低いことを特徴とする請求項１に記載の薄膜トランジスタ。
3. 前記半導体層が有機半導体材料で構成されていることを特徴とする請求項１または２に記載の薄膜トランジスタ。
4. 前記第一保護層が、フッ素を含有する樹脂で構成されていることを特徴とする請求項１〜３のいずれかに記載の薄膜トランジスタ。
5. 前記第二保護層が、フッ素を含有する樹脂で構成されていることを特徴とする請求項１〜４のいずれかに記載の薄膜トランジスタ。