JP2018129761A - スイッチ制御装置 - Google Patents

Abstract

【課題】スイッチの両端間に接続されるダイオードに電流が長期間流れることを防止するスイッチ制御装置を提供する。【解決手段】スイッチとして機能するＦＥＴ１０において、ソースに第１蓄電器の正極が接続され、ドレインに第２蓄電器の正極が接続されている。ＦＥＴ１０のソース及びドレイン夫々に、ダイオード１１のアノード及びカソードが接続されている。ラッチ回路３２は、ダイオード１１に電流が流れた場合、駆動回路３３にＦＥＴ１０のオンへの切替えを指示する。【選択図】図２

Description

本発明はスイッチ制御装置に関する。

車両には、蓄電器、例えばバッテリから負荷への給電経路に、スイッチとして、ＦＥＴ(Field Effect Transistor)が配置された電源システム（例えば、特許文献１を参照）が搭載されている。この電源システムでは、ＦＥＴのドレインに蓄電器の正極が接続され、ＦＥＴのソースに負荷の一端が接続されている。蓄電器の負極と、負荷の他端とは接地されている。

特許文献１に記載の電源システムでは、スイッチ制御装置は、ＦＥＴのゲートの電圧を調整することによって、ＦＥＴをオン又はオフに切替える。スイッチ制御装置がＦＥＴをオフからオンに切替えた場合、蓄電器から負荷に給電される。スイッチ制御装置がＦＥＴをオンからオフに切替えた場合、蓄電器から負荷への給電が停止する。

特開２００７−１３４７８０号公報

車両に搭載される電源システムとして、ＦＥＴのソースに、第１蓄電器の正極と、スタータの一端とが接続され、ＦＥＴのドレインに、第２蓄電器の正極と、負荷の一端とが接続される電源システムが考えられる。スタータは、エンジンを始動させるためのモータである。以上のように第１蓄電器及び第２蓄電器を備える電源システムでは、スイッチ制御装置がＦＥＴをオンに切替えた場合、例えば、第１蓄電器は、第２蓄電器を充電すると共に、負荷に電力を供給する。

スイッチ制御装置は、スタータが作動する直前にＦＥＴをオフに切替え、スタータが動作を停止した後にＦＥＴをオンに切替える。スタータが作動している間、第１蓄電器からスタータに給電される。スタータが作動している間、第１蓄電器からスタータに大きい電流が供給される。

第１蓄電器内では、内部抵抗を介して電流が出力される。内部抵抗に流れる電流が大きい程、内部抵抗で生じる電圧降下の幅は大きい。従って、スタータが作動している間、大きい電流が内部抵抗を流れるため、第１蓄電器の端子電圧は低い。スタータが作動している間、ＦＥＴはオフであるため、第２蓄電器が負荷に電力を供給する。従って、スタータが作動した場合であっても、負荷に印加される電圧が大きく低下することはない。負荷の性能、例えば、ランプの照度が、負荷に印加されている電圧の高さに依存すると仮定する。この場合、スタータが作動したときであっても、負荷に印加される電圧が大きく低下しないため、負荷の性能が大きく低下することもない。

ＦＥＴを製造した場合、ＦＥＴのドレイン及びソース間にダイオードが形成される。このダイオードは、所謂寄生ダイオードである。ＦＥＴの型がＮチャネル型である場合、ダイオードのアノードはＦＥＴのソースに接続され、ダイオードのカソードはＦＥＴのドレインに接続されている。ＦＥＴがオンである場合、ＦＥＴのドレイン及びソース間の電圧は略ゼロＶであるため、ダイオードに電流が流れることはない。ＦＥＴがオフである期間の大部分においては、スタータが作動しているため、第１蓄電器の端子電圧は第２蓄電器の端子電圧よりも低い。このため、ダイオードに電流が長期間流れることはない。

しかしながら、スタータが作動しないにもかかわらず、スイッチ制御装置が誤ってＦＥＴをオフに切替えた場合、ダイオードに電流が長期間流れる。ＦＥＴの寄生ダイオードであるダイオードに電流が流れた場合、ＦＥＴから発生する熱量は大きい。このため、ダイオードに電流が長期間流れた場合、ＦＥＴの温度が上昇し、ＦＥＴが故障する可能性がある。

本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、スイッチの両端間に接続されるダイオードに電流が長期間流れることを防止するスイッチ制御装置を提供することにある。

本発明の一態様に係るスイッチ制御装置は、第１蓄電器と、ダイオードのアノードとが一端に接続され、第２蓄電器と、該ダイオードのカソードとが他端に接続されているスイッチをオン又はオフに切替える切替え部を備えるスイッチ制御装置であって、前記ダイオードに電流が流れた場合に、前記スイッチのオンへの切替えを前記切替え部に指示する指示部を備える。

上記の態様によれば、スイッチの両端間に接続されるダイオードに電流が長期間流れることが防止される。

実施形態１における電源システムの要部構成を示すブロック図である。 スイッチ制御装置の回路図である。 スイッチ制御装置の動作の説明図である。 実施形態２におけるスイッチ制御装置の回路図である。 実施形態３におけるスイッチ制御装置の回路図である。 実施形態４におけるスイッチ制御装置の回路図である。 報知処理の手順を示すフローチャートである。 スイッチ制御装置の動作の説明図である。

［本発明の実施形態の説明］
最初に本発明の実施態様を列挙して説明する。以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。

（１）本発明の一態様に係るスイッチ制御装置は、第１蓄電器と、ダイオードのアノードとが一端に接続され、第２蓄電器と、該ダイオードのカソードとが他端に接続されているスイッチをオン又はオフに切替える切替え部を備えるスイッチ制御装置であって、前記ダイオードに電流が流れた場合に、前記スイッチのオンへの切替えを前記切替え部に指示する指示部を備える。

上記の一態様にあっては、第１蓄電器及び第２蓄電器間にスイッチが接続され、スイッチの一端にダイオードのアノードが接続され、スイッチの他端にダイオードのカソードが接続されている。スイッチがオフである場合において、ダイオードに電流が流れたとき、スイッチのオンへの切替えが指示され、スイッチがオンに切替わる。このため、スイッチの両端間に接続されているダイオードに電流が長期間流れることが防止される。

（２）本発明の一態様に係るスイッチ制御装置は、前記スイッチの両端間の電圧が高い程、高い電圧を出力する出力回路を備え、前記指示部は、該出力回路が出力した電圧が所定電圧以上である場合に前記スイッチのオンへの切替えを指示し、前記所定電圧は、前記ダイオードに電流が流れている場合に前記出力回路が出力する電圧よりも低い。

上記の一態様にあっては、ダイオードに電流が流れた場合、出力回路から、所定電圧以上である電圧が出力され、スイッチのオンへの切替えが指示される。このため、適切なタイミングでスイッチがオンに切替わる。

（３）本発明の一態様に係るスイッチ制御装置では、前記出力回路は、前記スイッチの一端に一端が接続される第１抵抗と、該第１抵抗の他端にエミッタが接続されるＰＮＰ型の第１バイポーラトランジスタと、該第１バイポーラトランジスタのコレクタに一端が接続される第２抵抗と、前記スイッチの他端にエミッタが接続され、前記第１バイポーラトランジスタのベースに、ベース及びコレクタが接続されるＰＮＰ型の第２バイポーラトランジスタと、該第２バイポーラトランジスタのコレクタに一端が接続される第３抵抗とを有し、前記出力回路は、前記第２抵抗の一端から電圧を出力する。

上記の一態様にあっては、第１バイポーラトランジスタのベースは、第２バイポーラトランジスタのベースに接続されているため、固定された電位、例えば、接地電位を基準とした第１バイポーラトランジスタ及び第２バイポーラトランジスタのベースの電圧は略一致している。従って、第１バイポーラトランジスタのベース及びエミッタ間の電圧が、第２バイポーラトランジスタのベース及びエミッタ間の電圧と略一致している場合、接地電位を基準としたスイッチの他端の電圧は、接地電位を基準とした第１バイポーラトランジスタのエミッタの電圧と略一致する。

接地電位を基準としたスイッチの他端の電圧が、接地電位を基準とした第１バイポーラトランジスタのエミッタの電圧と略一致している場合、第１抵抗を流れる電流は、スイッチの両端間の電圧が高い程、大きい。第１抵抗を流れた電流の略全てが第２抵抗を流れる。このため、出力回路が第２抵抗の一端から出力する電圧は、スイッチの両端間の電圧が高い程、高い。
以上のように、出力回路は、第１バイポーラトランジスタ、第２バイポーラトランジスタ、第１抵抗、第２抵抗及び第３抵抗を用いて安価に構成される。

（４）本発明の一態様に係るスイッチ制御装置は、前記出力回路が、前記所定電圧以上である電圧を出力している出力期間に応じた電圧を出力する第２の出力回路を備え、前記指示部は、該第２の出力回路が出力した電圧に基づいて前記スイッチのオンへの切替えを指示する。

上記の一態様にあっては、第２の出力回路は、所定電圧以上である電圧の出力期間に応じた電圧を出力する。第２の出力回路が出力した電圧、即ち、所定電圧以上である電圧の出力期間に基づいて、スイッチのオンへの切替えを指示する。このため、より適切なタイミングでスイッチがオンに切替わる。

（５）本発明の一態様に係るスイッチ制御装置では、前記第２の出力回路は、前記出力期間が長い程、低い電圧を出力し、前記指示部は、前記第２の出力回路が出力した電圧が閾値電圧以下となった場合に前記スイッチのオンへの切替えを指示する。

上記の一態様にあっては、第２の出力回路は、所定電圧以上である電圧の出力期間が長い程、低い電圧を出力する。第２の出力回路が出力した電圧が閾値電圧以下となった場合、ダイオードに電流が一定期間以上流れたとして、スイッチのオンへの切替えを指示し、スイッチがオンに切替わる。

（６）本発明の一態様に係るスイッチ制御装置は、前記指示部が前記スイッチのオンへの切替えを指示したにも関わらず、前記スイッチがオンに切替わらなかった場合に、報知を指示する報知信号を出力する信号出力部を備える。

上記の一態様にあっては、スイッチのオンへの切替えが指示されたにも関わらず、スイッチがオンに切替わらなかった場合、報知信号を出力する。これにより、スイッチがオフに固定されている旨を使用者に報知することが可能である。

（７）本発明の一態様に係るスイッチ制御装置は、前記スイッチのオン又はオフを指示する指示信号が入力される入力部を備え、前記切替え部は、該入力部に入力された指示信号の指示に従って、前記スイッチをオン又はオフに切替え、前記切替え部は、前記指示部が前記スイッチのオンへの切替えを指示した場合、前記入力部に入力された指示信号の指示に無関係に前記スイッチをオンに切替え、該スイッチのオンを維持する

上記の一態様にあっては、ダイオードに電流が流れたことが原因でスイッチのオンへの切替えが指示された場合、入力部に入力された指示信号の指示に無関係にスイッチをオンに切替える。その後、入力部に入力された指示信号がスイッチのオフを指示する場合であっても、スイッチのオンを維持する。

［本発明の実施形態の詳細］
本発明の実施形態に係るスイッチ制御装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

（実施形態１）
図１は、実施形態１における電源システム１の要部構成を示すブロック図である。電源システム１は、好適に車両に搭載され、Ｎチャネル型のＦＥＴ１０、ダイオード１１、第１蓄電器１２、第２蓄電器１３、発電機１４、スタータ１５、負荷１６及びスイッチ制御装置１７を備える。ダイオード１１は、ＦＥＴ１０の寄生ダイオードである。ダイオード１１のアノードはＦＥＴ１０のソースに接続されており、ダイオード１１のカソードはＦＥＴ１０のドレインに接続されている。第１蓄電器１２及び第２蓄電器１３夫々は例えばバッテリである。

ＦＥＴ１０のソースには、更に、第１蓄電器１２の正極と、発電機１４及びスタータ１５夫々の一端とが接続されている。ＦＥＴ１０のドレインには、更に、第２蓄電器１３の正極と、負荷１６の一端とが接続されている。第１蓄電器１２及び第２蓄電器１３夫々の負極と、発電機１４、スタータ１５及び負荷１６夫々の他端とは接地されている。ＦＥＴ１０のソース、ドレイン及びゲートはスイッチ制御装置１７に各別に接続されている。スイッチ制御装置１７には、外部装置２０が更に接続されている。

発電機１４は、車両のエンジンに連動して交流電力を発生させる。更に、発電機１４は、車両が減速する場合に車両の運動エネルギーを回生電力に変換することによって、交流電力を発生させる。発電機１４は、発生させた交流電力を直流電力に整流し、整流した直流電力に係る電圧を出力する。

スタータ１５は、車両のエンジンを始動させるためのモータである。スタータ１５は、車両のエンジンが停止しており、かつ、車両が停止している状態で作動する。このため、スタータ１５が作動する時点では、発電機１４は電力の発生を停止している。

ＦＥＴ１０はスイッチとして機能する。ＦＥＴ１０において、ソースの電位を基準としたゲートの電圧が一定電圧以上である場合、ソース及びドレイン間に電流が流れることが可能であり、ＦＥＴ１０はオンである。ＦＥＴ１０において、ソースの電位を基準としたゲートの電圧が一定電圧未満である場合、ソース及びドレイン間に電流が流れることはなく、ＦＥＴ１０はオフである。

スイッチ制御装置１７は、接地電位を基準としたＦＥＴ１０のゲートの電圧を上昇させることによって、ＦＥＴ１０において、ソースの電位を基準としたゲートの電圧を上昇させ、ＦＥＴ１０をオンに切替える。また、スイッチ制御装置１７は、接地電位を基準としたＦＥＴ１０のゲートの電圧を低下させることによって、ＦＥＴ１０において、ソースの電位を基準としたゲートの電圧を低下させ、ＦＥＴ１０をオフに切替える。

外部装置２０はスイッチ制御装置１７にＦＥＴ１０のオン又はオフを指示する指示信号を出力している。外部装置２０は、スタータ１５が作動する直前に、指示信号の指示をＦＥＴ１０のオンからＦＥＴ１０のオフに切替える。外部装置２０は、スタータ１５の動作が停止した後に、指示信号の指示をＦＥＴ１０のオフからＦＥＴ１０のオンに切替える。

スイッチ制御装置１７は、電流が連続してダイオード１１に流れている期間が一定期間未満である場合、外部装置２０から入力されている指示信号の指示に従って、ＦＥＴ１０をオン又はオフに切替える。スイッチ制御装置１７は、ダイオード１１に電流が一定期間以上連続して流れた場合、外部装置２０から入力されている指示信号の指示に無関係にＦＥＴ１０をオンに切替え、ＦＥＴ１０のオンを維持する。

以下では、電流が連続してダイオード１１に流れている期間が一定期間未満である場合における電源システム１の動作を説明する。
前述したように、指示信号の指示は、スタータ１５が作動する直前にＦＥＴ１０のオンからＦＥＴ１０のオフに切替わり、スタータ１５の動作が停止した後にＦＥＴ１０のオフからＦＥＴ１０のオンに切替わる。従って、スイッチ制御装置１７は、スタータ１５が作動する直前にＦＥＴ１０をオフに切替え、スタータ１５が動作を停止した後にＦＥＴ１０をオンに切替える。

前述したように、スタータ１５が作動する時点では、発電機１４が電力を発生させることはない。また、ＦＥＴ１０がオンである場合、エンジンは作動しているので、スタータ１５は動作を停止している。

ＦＥＴ１０がオンである場合において、発電機１４が電力を発生させているとき、発電機１４は、第１蓄電器１２及び第２蓄電器１３を充電すると共に、第２負荷１６に電力を供給する。
同様の場合において、発電機１４が電力を発生させていないとき、第１蓄電器１２は、第２蓄電器１３を充電すると共に負荷１６に電力を供給する。
ＦＥＴ１０がオンである場合、ＦＥＴ１０のソース及びドレイン間の電圧は略ゼロＶであるため、ダイオード１１に電流が流れることはない。

ＦＥＴ１０がオフである場合、第１蓄電器１２はスタータ１５に電力を供給する。スタータ１５が作動している間に第１蓄電器１２からスタータ１５に供給される電流は大きい。第１蓄電器１２内では、図示しない内部抵抗を介して電圧が出力される。第１蓄電器１２からスタータ１５に供給される電流が大きい程、内部抵抗で生じる電圧降下の幅が大きい。このため、スタータ１５が作動した場合、第１蓄電器１２の端子電圧は、第２蓄電器１２の端子電圧よりも低い電圧に低下する。また、スタータ１５が作動している間、第１蓄電器１２の端子電圧は、第２蓄電器１２の端子電圧よりも低い。

ＦＥＴ１０がオフである場合において、スタータ１５が動作を停止しているとき、第１蓄電器１２は、ダイオード１１を介して、第２蓄電器１３及び負荷１６に電力を供給する。これにより、第２蓄電器１３は充電される。
ＦＥＴ１０がオフである場合において、スタータ１５が作動しているとき、第１蓄電器１２の端子電圧は、第２蓄電器１３の端子電圧よりも低いので、第２蓄電器１３が負荷１６に電力を供給する。

ＦＥＴ１０がオフに切替わってからスタータ１５が作動するまでの期間は、一定期間よりも短い。スタータ１５が動作を終了してからＦＥＴ１０がオンに切替わるまでの期間も、一定期間よりも短い。このため、スイッチ制御装置１７がＦＥＴ１０を適正にオン又はオフに切替えている限り、電流が連続してダイオード１１に流れている期間は一定期間未満である。

負荷１６は、車両に搭載された電気機器であり、第１蓄電器１２、第２蓄電器１３又は発電機１４から供給された電力によって作動する。負荷１６の性能は、負荷１６に印加されている電圧の高さに応じて変動する。例えば、負荷１６がランプである場合、負荷１６に印加されている電圧が高い程、ランプの照度が大きい。例えば、負荷１６がワイパーモータである場合、負荷１６に印加されている電圧が高い程、ワイパーのスイング速度が速い。

前述したように、ＦＥＴ１０がオフである場合において、スタータ１５が作動して第１蓄電器１２が出力している電圧が低下したとき、第２蓄電器１３が負荷１６に電力を供給する。このため、負荷１６に印加される電圧が大きく低下することはない。従って、スイッチ制御装置１７がＦＥＴ１０を適正にオン又はオフに切替えている限り、スタータ１５の作動によって、負荷１６の性能が低下することはない。

スタータ１５が作動しないにも関わらず、外部装置２０が誤って、ＦＥＴ１０のオフを指示する指示信号をスイッチ制御装置１７に出力した場合、スイッチ制御装置１７は誤ってＦＥＴ１０をオフに切替える。この場合、ダイオード１１に電流が一定期間以上連続して流れる。

以下に、ダイオード１１に電流が一定期間以上連続して流れた後における電源システム１の動作を説明する。
ダイオード１１に電流が一定期間以上連続して流れた場合、スイッチ制御装置１７は、前述したように、外部装置２０から入力される指示信号の指示に無関係にＦＥＴ１０をオンに切替え、ＦＥＴ１０のオンを維持する。その後、スイッチ制御装置１７はＦＥＴ１０をオフに切替えることはない。

ＦＥＴ１０のオンが維持されている場合において、発電機１４が電力を発生させているとき、発電機１４は、第１蓄電器１２及び第２蓄電器１３を充電する共に、負荷１６に電力を供給する。
ＦＥＴ１０のオンが維持されている場合において、発電機１４が電力を発生させていないとき、第１蓄電器１２及び第２蓄電器１３がスタータ１５及び負荷１６に電力を供給する。

スタータ１５が作動した場合、第１蓄電器１２及び第２蓄電器１３夫々からスタータ１５に大きい電流が流れる。これにより、第１蓄電器１２の端子電圧が大きく低下する。また、第２蓄電器１３内でも、図示しない内部抵抗を介して電圧が出力される。従って、第２蓄電器１３からスタータ１５に大きい電流が流れた場合、第２蓄電器１３の端子電圧も大きく低下する。このため、スタータ１５が作動している間、負荷１６に印加されている電圧は低い。従って、スタータ１５が作動している間、負荷１６の性能が低下している可能性はある。しかし、負荷１６が動作を停止することはないので、車両の運転に支障が生じることはない。

ＦＥＴ１０の寄生ダイオードであるダイオード１１に電流が流れた場合にＦＥＴ１０から発生する熱量は大きい。従って、ダイオード１１に電流が長期間流れ続けた場合、ＦＥＴ１０の温度が上昇し、ＦＥＴ１０が故障する虞がある。例えば、ＦＥＴ１０のオン又はオフへの切替えが不可能になる虞がある。スイッチ制御装置１７は、ダイオード１１に電流が一定期間以上連続して流れた場合、ＦＥＴ１０をオンに切替える。これにより、ダイオード１１に電流が長期間流れ続けることが防止される。

スイッチ制御装置１７内では、ＦＥＴ１０のドレインの電位を基準としたソースの電圧（以下、両端電圧という）に基づいて、ダイオード１１への通電が検出される。以下では、接地電位を基準としたドレインの電圧をドレイン電圧Ｖｄと記載し、接地電位を基準としたソースの電圧をソース電圧Ｖｓと記載する。両端電圧は（Ｖｓ−Ｖｄ）で表される。接地電位は、固定された電位である。

図２はスイッチ制御装置１７の回路図である。スイッチ制御装置１７は、出力回路３０、フィルタ回路３１、ラッチ回路３２及び駆動回路３３を有する。出力回路３０は、ＦＥＴ１０のソース及びドレインに各別に接続されている。出力回路３０は、更に、フィルタ回路３１に接続されている。フィルタ回路３１は、更に、ラッチ回路３２に接続されている。ラッチ回路３２は、更に、駆動回路３３に接続されている。駆動回路３３は、更に、ＦＥＴ１０のゲートと、外部装置２０とに接続されている。

出力回路３０は、ＦＥＴ１０の両端電圧が高い程、高い電圧を出力する。フィルタ回路３１は、出力回路３０が、基準電圧Ｖｒ以上である電圧を出力している出力期間に応じた電圧を出力する。具体的には、フィルタ回路３１は、出力期間が長い程、低い電圧を出力する。基準電圧Ｖｒは一定である。

ラッチ回路３２は、駆動回路３３にローレベル電圧又はハイレベル電圧を駆動回路３３に出力している。ラッチ回路３２は、フィルタ回路３１が出力している電圧が閾値電圧Ｖｔｈを超えている間、ローレベル電圧を駆動回路３３に出力している。ラッチ回路３２は、フィルタ回路３１が出力している電圧が閾値電圧Ｖｔｈ以下となった場合、駆動回路３３に出力している電圧をハイレベル電圧に切替える。その後、フィルタ回路３１が出力している電圧が閾値電圧Ｖｔｈを超えた場合であっても、ラッチ回路３２は、駆動回路３３に出力している電圧をローレベル電圧に切替えることはない。閾値電圧Ｖｔｈは一定である。

駆動回路３３には、外部装置２０から指示信号が入力される。駆動回路３３は、ラッチ回路３２から入力されている電圧がローレベル電圧である場合、外部装置２０から入力されている指示信号の指示に従って、ＦＥＴ１０をオン又はオフに切替える。駆動回路３３は、ラッチ回路３２が駆動回路３３に出力している電圧をローレベル電圧からハイレベル電圧に切替えた場合、外部装置２０から入力されている指示信号の指示に無関係にＦＥＴ１０をオンに切替える。駆動回路３３は、ラッチ回路３２がハイレベル電圧を出力している限り、ＦＥＴ１０のオンを維持する。駆動回路３３は切替え部及び入力部として機能する。
ラッチ回路３２が、駆動回路３３に出力している電圧をローレベル電圧からハイレベル電圧に切替えることは、ラッチ回路３２が駆動回路３３にＦＥＴ１０のオンへの切替えを指示することに相当する。

出力回路３０は、ＰＮＰ型のバイポーラトランジスタＢ１，Ｂ２及び抵抗Ｒ１，Ｒ２，Ｒ３を有する。ＦＥＴ１０のソースに抵抗Ｒ１の一端が接続されている。抵抗Ｒ１の他端に、バイポーラトランジスタＢ１のエミッタが接続されている。バイポーラトランジスタＢ１のコレクタに抵抗Ｒ２の一端が接続されている。

ＦＥＴ１０のドレインにバイポーラトランジスタＢ２のエミッタが接続されている。バイポーラトランジスタＢ１のベースに、バイポーラトランジスタＢ２のベース及びコレクタが接続されている。バイポーラトランジスタＢ２のコレクタには、更に、抵抗Ｒ３の一端が接続されている。抵抗Ｒ２，Ｒ３夫々の他端は接地されている。抵抗Ｒ２の一端は、更に、フィルタ回路３１に接続されている。
バイポーラトランジスタＢ１，Ｂ２夫々は、第１バイポーラトランジスタ及び第２バイポーラトランジスタとして機能する。抵抗Ｒ１，Ｒ２，Ｒ３は、第１抵抗、第２抵抗及び第３抵抗として機能する。

バイポーラトランジスタＢ１，Ｂ２夫々について、エミッタの電位を基準としたベースの電圧が低い程、エミッタ及びコレクタ間の抵抗値が小さい。また、バイポーラトランジスタＢ１，Ｂ２夫々について、エミッタの電位を基準としたベースの電圧が正の電圧である場合、エミッタ及びコレクタ間に電流が流れることはない。

バイポーラトランジスタＢ１において、ベースの電位を基準としたエミッタの電圧を端子間電圧Ｖｂｅ１と記載する。バイポーラトランジスタＢ２において、ベースの電位を基準としたエミッタの電圧を端子間電圧Ｖｂｅ２と記載する。接地電位を基準としたバイポーラトランジスタＢ１のエミッタの電圧であるエミッタ電圧Ｖｅは、下記の（１）式で表される。
Ｖｅ＝Ｖｄ−Ｖｂｅ２＋Ｖｂｅ１・・・（１）

抵抗Ｒ１の抵抗値をｒ１と記載する。抵抗Ｒ１を流れる電流である抵抗電流Ｉ１は、オームの法則により、下記の（２）式で表される。
Ｉ１＝（Ｖｓ−Ｖｅ）／ｒ１・・・（２）

（１）式及び（２）式からエミッタ電圧Ｖｅを消去した場合、抵抗電流Ｉ１は下記の（３）式で表される。
Ｉ１＝（Ｖｓ−Ｖｄ＋（Ｖｂｅ２−Ｖｂｅ１））／ｒ１・・・（３）

抵抗Ｒ１を流れる電流の略全てが抵抗Ｒ２を流れる。出力回路３０は、抵抗Ｒ２の一端から、抵抗Ｒ２の両端間の電圧を出力電圧としてフィルタ回路３１に出力する。抵抗Ｒ２の抵抗値をｒ２と記載する。フィルタ回路３１に出力される出力電圧Ｖ２は、オームの法則により、下記の（４）式で表される。
Ｖ２＝ｒ２・Ｉ１
＝（Ｖｓ−Ｖｄ＋（Ｖｂｅ２−Ｖｂｅ１））・ｒ２／ｒ１・・・（４）
ここで、「・」は積を表す。

バイポーラトランジスタＢ１，Ｂ２の特性が略一致している。このため、バイポーラトランジスタＢ１，Ｂ２夫々において、エミッタ及びコレクタ間に流れる電流の電流値に無関係に端子間電圧Ｖｂｅ１，Ｖｂｅ２が略一致している。更に、バイポーラトランジスタＢ１，Ｂ２の周囲温度に無関係に端子間電圧Ｖｂｅ１，Ｖｂｅ２が略一致している。

以上のことから、出力電圧Ｖ２は、下記の（５）式で表される。
Ｖ２＝（Ｖｓ−Ｖｄ）・ｒ２／ｒ１・・・（５）
抵抗値ｒ１，ｒ２夫々は一定である。更に、ＦＥＴ１０の両端電圧は、前述したように、（Ｖｓ−Ｖｄ）によって表される。従って、出力回路３０がフィルタ回路３１に出力する出力電圧Ｖ２は、ＦＥＴ１０の両端電圧が高い程、高い。

なお、両端電圧、即ち、（Ｖｓ−Ｖｄ）が負の電圧である場合、バイポーラトランジスタＢ１のエミッタ及びコレクタ間に電流が流れることはない。従って、両端電圧が負の電圧である場合、出力電圧Ｖ２はゼロＶである。

フィルタ回路３１は、ＮＰＮ型のバイポーラトランジスタＢ３、キャパシタＣ１及び抵抗Ｒ４，Ｒ５を有する。抵抗Ｒ４の一端には、定電圧Ｖｃｃが印加されている。定電圧Ｖｃｃは、例えば、第１蓄電器１２又は第２蓄電器１３の端子電圧を降圧することによって生成される。端子電圧の降圧は、レギュレータ又はＤＣＤＣコンバータ等によって行われる。

抵抗Ｒ４の他端は、バイポーラトランジスタＢ３のコレクタと、抵抗Ｒ５の一端とに接続されている。バイポーラトランジスタＢ３のベースは、抵抗Ｒ２の一端に接続されている。バイポーラトランジスタＢ３のエミッタは接地されている。抵抗Ｒ５の他端は、キャパシタＣ１の一端と、ラッチ回路とに接続されている。キャパシタＣ１の他端は接地されている。

バイポーラトランジスタＢ３は、スイッチとして機能する。バイポーラトランジスタＢ３において、エミッタの電位を基準としたベースの電圧、即ち、出力電圧Ｖ２が基準電圧Ｖｒ以上である場合、コレクタ及びエミッタ間に電流が流れることが可能である。このとき、バイポーラトランジスタＢ３はオンである。バイポーラトランジスタＢ３において、出力電圧Ｖ２が基準電圧Ｖｒ未満である場合、コレクタ及びエミッタ間に電流が流れることはない。このとき、バイポーラトランジスタＢ３はオフである。

基準電圧Ｖｒは、ゼロＶよりも高く、ＦＥＴ１０がオフである状態で電流がダイオード１１を流れている場合における出力電圧Ｖ２よりも低い。バイポーラトランジスタＢ３がシリコンによって構成されている場合、基準電圧Ｖｒは、約０．６Ｖに固定されている。基準電圧Ｖｒが固定されている場合においては、ＦＥＴ１０がオフである状態で電流がダイオード１１に流れているときに、出力電圧Ｖ２が基準電圧Ｖｒ、例えば、約０．６Ｖを超えるように、抵抗値ｒ１，ｒ２を設定する。

前述したように、ＦＥＴ１０がオンである場合、ＦＥＴ１０の両端電圧は略ゼロＶであるので、出力電圧Ｖ２も略ゼロＶである。また、前述したように、ＦＥＴ１０の両端電圧が負の電圧である場合、出力電圧Ｖ２はゼロＶである。従って、ダイオード１１に電流が流れていない場合、出力電圧Ｖ２は基準電圧Ｖｒ未満であり、ダイオード１１に電流が流れている場合、出力電圧Ｖ２は基準電圧Ｖｒ以上である。

出力電圧Ｖ２が基準電圧Ｖｒ未満である場合、即ち、ダイオード１１に電流が流れていない場合、バイポーラトランジスタＢ３はオフであり、電流が、抵抗Ｒ４の一端から抵抗Ｒ４，Ｒ５及びキャパシタＣ１の順に流れ、キャパシタＣ１が充電される。キャパシタＣ１は、キャパシタＣ１の両端間の電圧が定電圧Ｖｃｃと略一致するまで充電される。キャパシタＣ１の両端間の電圧が定電圧Ｖｃｃに略一致した後においては、バイポーラトランジスタＢ３がオンとなるまで、キャパシタＣ１の両端間の電圧は、定電圧Ｖｃｃと略一致した状態に維持される。

出力電圧Ｖ２が基準電圧Ｖｒ以上である場合、即ち、ダイオード１１に電流が流れている場合、バイポーラトランジスタＢ３はオンである。このとき、電流が抵抗Ｒ４及びバイポーラトランジスタＢ３の順に流れると共に、キャパシタＣ１は放電する。キャパシタＣ１が放電した場合、電流が、キャパシタＣ１の一端から抵抗Ｒ５及びバイポーラトランジスタＢ３の順に流れ、キャパシタＣ１の他端に戻る。これにより、キャパシタＣ１の両端間の電圧は低下する。電圧が低下する速度は、キャパシタＣ１の静電容量と、抵抗Ｒ５の抵抗値との積によって表される時定数によって決まる。キャパシタＣ１の両端間の電圧は、出力電圧Ｖ２が基準電圧Ｖｒ以上である期間が長い程、低い。

以上ように、キャパシタＣ１の両端間の電圧は、出力回路３０が、抵抗Ｒ２の一端から、基準電圧Ｖｒ以上である電圧を出力している出力期間が長い程、低い。フィルタ回路３１は、キャパシタＣ１の一端から、キャパシタＣ１の両端間の電圧をラッチ回路３２に出力する。フィルタ回路３１は第２の出力回路として機能する。

ラッチ回路３２は、フィルタ回路３１が出力した電圧、即ち、キャパシタＣ１の両端間の電圧が閾値電圧Ｖｔｈを超えている場合、ローレベル電圧を駆動回路３３に出力する。フィルタ回路３１が出力した電圧が閾値電圧Ｖｔｈ以下となった場合、ラッチ回路３２は駆動回路３３に出力している電圧をローレベル電圧からハイレベル電圧に切替え、駆動回路３３は、指示信号の指示に無関係にＦＥＴ１０をオンに切替える。

前述したように、電圧が低下する速度は、キャパシタＣ１の静電容量と抵抗Ｒ５の抵抗値との積によって表される時定数によって決まり、キャパシタＣ１の静電容量と、抵抗Ｒ５の抵抗値とは一定である。このため、バイポーラトランジスタＢ３がオンである状態で、キャパシタＣ１の両端間の電圧が、定電圧Ｖｃｃと略一致している電圧から、閾値電圧Ｖｔｈ以下となるまでの期間は略一定である。
なお、前述した一定期間は、定電圧Ｖｃｃと略一致している電圧から、閾値電圧Ｖｔｈ以下となるまでの期間である。

図３はスイッチ制御装置１７の動作の説明図である。ＦＥＴ１０のオン及びオフの推移と、指示信号の指示の推移と、ラッチ回路３２、出力回路３０及びフィルタ回路３１夫々が出力している電圧の推移とが示されている。各推移の横軸には、時間が示されている。ラッチ回路３２、出力回路３０及びフィルタ回路３１夫々が出力している電圧の推移の縦軸には、電圧が示されている。図３において、「Ｈ」はハイレベル電圧を示し、「Ｌ」はローレベル電圧を示す。
前述したように、出力回路３０が出力している電圧は出力電圧Ｖ２であり、フィルタ回路３１が出力している電圧はキャパシタＣ１の両端間の電圧である。

ダイオード１１に電流が流れていない場合、出力回路３０が出力している電圧は基準電圧Ｖｒ未満であり、フィルタ回路３１が出力している電圧は閾値電圧Ｖｔｈを超えており、ラッチ回路３２はローレベル電圧を駆動回路３３に出力している。このため、ダイオード１１に電流が流れていない場合、指示信号の指示に従って、駆動回路３３はＦＥＴ１０をオン又はオフに切替える。

従って、ダイオード１１に電流が流れていない場合において、指示信号がＦＥＴ１０のオンを示すとき、ＦＥＴ１０はオンである。外部装置２０は、スタータ１５が作動する直前に指示信号の指示をＦＥＴ１０のオンからＦＥＴ１０のオフに切替える。これにより、駆動回路３３は、ＦＥＴ１０をオンからオフに切替える。ＦＥＴ１０がオフに切替わってからスタータ１５が作動するまでの間、第１蓄電器１３からダイオード１１に電流が流れる。このとき、出力回路３０が出力している電圧は基準電圧Ｖｒ以上であるため、バイポーラトランジスタＢ３はオンである。バイポーラトランジスタＢ３がオンである間、前述したように、フィルタ回路３１のキャパシタＣ１は放電し、フィルタ回路３１が出力している電圧が低下する。

スタータ１５が作動した場合、第１蓄電器１２の端子電圧が第２蓄電器１３の端子電圧未満となるため、ダイオード１１への通電は停止し、出力回路３０が出力している電圧は基準電圧Ｖｒ未満となる。これにより、フィルタ回路３１のバイポーラトランジスタＢ３がオフに切替わり、フィルタ回路３１のキャパシタＣ１の充電が開始される。前述したように、キャパシタＣ１の両端間の電圧が定電圧Ｖｃｃと略一致するまで、キャパシタＣ１への充電は継続される。

スタータ１５が動作を停止した場合、第１蓄電器１２内で内部抵抗を介して出力される電流が低下し、第１蓄電器１２の端子電圧が上昇する。このため、スタータ１５が動作を停止してから、ＦＥＴ１０がオンに切替わるまでの間、第１蓄電器１３からダイオード１１に電流が流れる。このとき、出力回路３０が出力している電圧は基準電圧Ｖｒ以上であるため、フィルタ回路３１のキャパシタＣ１は放電し、フィルタ回路３１が出力している電圧が低下する。

指示信号の指示がＦＥＴ１０のオフからＦＥＴ１０のオンに切替わり、駆動回路３３がＦＥＴ１０をオフからオンに切替えた場合、ＦＥＴ１０の両端電圧は略ゼロＶとなるため、ダイオード１１への通電が停止し、出力回路３０が出力している電圧は基準電圧Ｖｒ未満となる。これにより、フィルタ回路３１のバイポーラトランジスタＢ３がオフに切替わり、フィルタ回路３１のキャパシタＣ１の充電が開始される。前述したように、キャパシタＣ１の両端間の電圧が定電圧Ｖｃｃと略一致するまで、キャパシタＣ１への充電は継続される。

次に、外部装置２０の故障が原因で指示信号の指示が誤ってＦＥＴ１０のオフに切替わった場合、駆動回路３３は、指示信号の指示に従ってＦＥＴ１０をオフに切替える。これにより、第１蓄電器１３からダイオード１１に電流が流れ、出力回路３０が出力している電圧が基準電圧Ｖｒ以上となり、バイポーラトランジスタＢ３はオンに切替わる。これにより、フィルタ回路３１のキャパシタＣ１の放電が開始される。

その後、スタータ１５は作動しないため、指示信号の指示がＦＥＴ１０のオンに切替わらない限り、出力回路３０が出力されている電圧は基準電圧Ｖｒ以上に維持され、フィルタ回路３１が出力している電圧は時間の経過と共に低下する。フィルタ回路３１が出力している電圧が低下する速度は、前述したように、キャパシタＣ１の静電容量と、抵抗Ｒ５の抵抗値との積によって表される時定数によって決まる。

ダイオード１１に電流が連続して流れている期間が一定期間以上となった場合、即ち、出力回路３０が、基準電圧Ｖｒ以上である電圧を一定期間以上連続して出力した場合、フィルタ回路３１が出力している電圧が閾値電圧Ｖｔｈ以下となる。ラッチ回路３２は、フィルタ回路３１が出力している電圧が閾値電圧Ｖｔｈ以下となった場合、駆動回路３３に出力している電圧をローレベル電圧からハイレベル電圧に切替え、駆動回路３３にＦＥＴ１０のオンへの切替えを指示する。ラッチ回路３２がＦＥＴ１０のオンへの切替えを指示した場合、駆動回路３３は、指示信号の指示に無関係にＦＥＴ１０をオンに切替える。ラッチ回路３２は、駆動回路３３に出力している電圧をハイレベル電圧に切替えた後、フィルタ回路３１が出力している電圧が閾値電圧Ｖｔｈを超えた場合であっても、駆動回路３３に出力している電圧をローレベル電圧に切替えることはない。このため、駆動回路３３は、駆動回路３３に入力された指示信号の指示に無関係にＦＥＴ１０をオンに切替えた後、ＦＥＴ１０のオンを維持する。ラッチ回路３２は指示部として機能する。

駆動回路３３がＦＥＴ１０をオンに切替えた場合、ダイオード１１への通電が停止するので、出力回路３０が出力している電圧は基準電圧Ｖｒ未満となり、フィルタ回路３１のキャパシタＣ１への充電が開始される。その後、キャパシタＣ１への充電が継続されるので、フィルタ回路３１が出力している電圧は、定電圧Ｖｃｃに略一致するまで上昇する。

前述したように、ＦＥＴ１０がオフに切替わってからスタータ１５が作動するまでの期間は一定期間よりも短く、スタータ１５が動作を停止してからＦＥＴ１０がオンに切替わるまでの期間も一定期間よりも短い。このため、外部装置２０が適正な指示信号を駆動回路３３に出力しているにも関わらず、誤ってラッチ回路３２がハイレベル電圧を出力し、指示信号の指示に無関係にＦＥＴ１０がオンに維持されることはない。

電源システム１では、前述したように、ＦＥＴ１０がオフである場合において、ダイオード１１に電流が連続して一定期間以上流れたとき、ラッチ回路３２が駆動回路３３にＦＥＴ１０のオンへの切替えを指示し、駆動回路３３はＦＥＴ１０をオフからオンに切替える。このため、ダイオード１１に電流が長期間流れ続けることが防止される。
前述したように、ダイオード１１に電流が流れた場合、出力回路３０から、基準電圧Ｖｒ以上である電圧がフィルタ回路３１に出力され、フィルタ回路３１は、基準電圧Ｖｒ以上である電圧の出力期間に応じた電圧をラッチ回路３２に出力する。このため、ラッチ回路３２は、フィルタ回路３１が出力した電圧、即ち、基準電圧Ｖｒ以上である電圧の出力期間に基づいて、ＦＥＴ１０のオンへの切替えを駆動回路３３に指示するので、適切なタイミングでＦＥＴ１０がオンに切替わる。また、出力回路３０は、バイポーラトランジスタＢ１，Ｂ２及び抵抗Ｒ１，Ｒ２，Ｒ３を用いて安価に構成される。

（実施形態２）
図４は、実施形態２におけるスイッチ制御装置１７の回路図である。
以下では、実施形態２について、実施形態１と異なる点を説明する。後述する構成を除く他の構成については、実施形態１と共通しているため、実施形態１と共通する構成部には実施形態１と同一の参照符号を付してその説明を省略する。

実施形態２を実施形態１と比較した場合、スイッチ制御装置１７が有する出力回路３０の構成が異なる。実施形態２における出力回路３０は、実施形態１と同様に、バイポーラトランジスタＢ１及び抵抗Ｒ１，Ｒ２，Ｒ３を有する。実施形態２における出力回路３０は、バイポーラトランジスタＢ２の代わりに、差動増幅器４０を有する。差動増幅器４０は、プラス端子、マイナス端子及び出力端子を有する。

バイポーラトランジスタＢ１及び抵抗Ｒ１，Ｒ２は実施形態１と同様に接続されている。ＦＥＴ１０のドレインは、差動増幅器４０のプラス端子と、抵抗Ｒ３の一端とに接続されている。差動増幅器４０のマイナス端子はバイポーラトランジスタＢ１のエミッタに接続されている。差動増幅器４０の出力端子はバイポーラトランジスタＢ１のベースに接続されている。抵抗Ｒ２，Ｒ３の他端は接地されている。

前述したように、バイポーラトランジスタＢ１では、エミッタの電位を基準としたベースの電圧が低い程、エミッタ及びコレクタ間の抵抗値は低い。差動増幅器４０は、エミッタ電圧Ｖｅと、ドレイン電圧Ｖｄとに応じて、接地電位を基準としたバイポーラトランジスタＢ１のベースの電圧であるベース電圧Ｖｂを調整する。
前述したように、エミッタ電圧Ｖｅは、接地電位を基準としたバイポーラトランジスタＢ１のエミッタの電圧であり、ドレイン電圧Ｖｄは、接地電位を基準としたＦＥＴ１０のドレインの電圧である。

実施形態１と同様に、抵抗Ｒ１を流れる抵抗電流Ｉ１の略全ては、バイポーラトランジスタＢ１のベース及びコレクタを介して抵抗Ｒ２を流れ、抵抗電流Ｉ１は、ソース電圧Ｖｓを、抵抗Ｒ１，Ｒ２の抵抗値ｒ１，ｒ２と、バイポーラトランジスタＢ１のエミッタ及びコレクタ間の抵抗値との和で除算することによって算出される。従って、バイポーラトランジスタＢ１のエミッタ及びコレクタ間の抵抗値が小さい程、抵抗電流Ｉ１は大きい。
ソース電圧は、前述したように、接地電位を基準としたＦＥＴ１０のソースの電圧である。

差動増幅器４０は、エミッタ電圧Ｖｅがドレイン電圧Ｖｄと一致するように、バイポーラトランジスタＢ１のエミッタ及びコレクタ間の抵抗値を調整する。エミッタ電圧Ｖｅがドレイン電圧Ｖｄよりも高くなった場合、ベース電圧Ｖｂを低下させる。これにより、バイポーラトランジスタＢ１において、エミッタの電位を基準としたベースの電圧が低下し、バイポーラトランジスタＢ１のエミッタ及びコレクタ間の抵抗値が低下する。これにより、抵抗電流Ｉ１が上昇し、抵抗Ｒ１で生じる電圧降下の幅が上昇する。結果、エミッタ電圧Ｖｅは低下し、エミッタ電圧Ｖｅ及びドレイン電圧Ｖｄは一致する。

差動増幅器４０は、エミッタ電圧Ｖｅがドレイン電圧Ｖｄよりも低くなった場合、ベース電圧Ｖｂを上昇させる。これにより、バイポーラトランジスタＢ１において、エミッタの電位を基準としたベースの電圧が上昇し、バイポーラトランジスタＢ１のエミッタ及びコレクタ間の抵抗値が上昇する。これにより、抵抗電流Ｉ１が低下し、抵抗Ｒ１で生じる電圧降下の幅が低下する。結果、エミッタ電圧Ｖｅは上昇し、エミッタ電圧Ｖｅ及びドレイン電圧Ｖｄは一致する。

実施形態１と同様に、エミッタ電圧Ｖｅはドレイン電圧Ｖｄと一致し、抵抗電流Ｉ１の略全てが抵抗Ｒ２を流れるので、出力電圧は、前述した（５）式で表される。従って、出力回路３０がフィルタ回路３１に出力する出力電圧Ｖ２は、ＦＥＴ１０の両端電圧が高い程、高い。また、ドレイン電圧Ｖｄがソース電圧Ｖｓよりも高い場合、即ち、（Ｖｓ−Ｖｄ）が負の電圧である場合、バイポーラトランジスタＢ１のエミッタ及びコレクタ間に電流が流れず、出力電圧Ｖ２はゼロＶである。
以上のことから、実施形態２における出力回路３０は、実施形態１における出力回路３０と同様に作用する。

実施形態２における電源システム１は、実施形態１における電源システム１が奏する効果の中で、出力回路３０がバイポーラトランジスタＢ１，Ｂ２及び抵抗Ｒ１，Ｒ２，Ｒ３によって構成されることによって得られる効果を除く他の効果を同様に奏する。

なお、実施形態２では、バイポーラトランジスタＢ１の代わりに、Ｐチャネル型のＦＥＴを用いてもよい。この場合、バイポーラトランジスタＢ１のエミッタ、コレクタ及びベース夫々は、ＦＥＴのソース、ドレイン及びコレクタに対応する。Ｎチャネル型のＦＥＴでは、ソースの電位を基準としたゲートの電圧が低い程、ドレイン及びソース間の抵抗値が低い。また、抵抗電流Ｒ１の略全てがＦＥＴのドレイン及びソースを介して抵抗Ｒ２を流れる。

（実施形態３）
図５は、実施形態３におけるスイッチ制御装置１７の回路図である。
以下では、実施形態３について、実施形態１と異なる点を説明する。後述する構成を除く他の構成については、実施形態１と共通しているため、実施形態１と共通する構成部には実施形態１と同一の参照符号を付してその説明を省略する。

実施形態３を実施形態１と比較した場合、スイッチ制御装置１７が有する出力回路３０の構成が異なる。実施形態３における出力回路３０は差動増幅器４１を有する。差動増幅器４１は、ＦＥＴ１０の両端電圧、即ち、（Ｖｓ−Ｖｄ）に応じた電圧を出力する。差動増幅器４１が出力する電圧は、フィルタ回路３１に出力される出力電圧Ｖ２である。出力電圧Ｖ２は、所定数Ｃｆと、（Ｖｓ−Ｖｄ）との積によって表される。

基準電圧Ｖｒは、ゼロＶよりも高く、ＦＥＴ１０がオフである状態で電流がダイオード１１を流れている場合における出力電圧Ｖ２よりも低い。実施形態１と同様に、出力電圧Ｖ２が基準電圧Ｖｒ以上である場合、バイポーラトランジスタＢ３はオンであり、出力電圧Ｖ２が基準電圧Ｖｒ未満である場合、バイポーラトランジスタＢ３はオフである。
実施形態１と同様に、基準電圧Ｖｒが固定されている場合においては、ＦＥＴ１０がオフである状態で電流がダイオード１１に流れているときに、出力電圧Ｖ２が基準電圧Ｖｒ、例えば、約０．６Ｖを超えるように、所定数Ｃｆを設定する。

実施形態３における電源システム１は、実施形態１における電源システム１が奏する効果の中で、出力回路３０がバイポーラトランジスタＢ１，Ｂ２及び抵抗Ｒ１，Ｒ２，Ｒ３によって構成されることによって得られる効果を除く他の効果を同様に奏する。

（実施形態４）
図６は実施形態４におけるスイッチ制御装置１７の回路図である。
以下では、実施形態４について、実施形態１と異なる点を説明する。後述する構成を除く他の構成については、実施形態１と共通しているため、実施形態１と共通する構成部には実施形態１と同一の参照符号を付してその説明を省略する。

実施形態４におけるスイッチ制御装置１７は、実施形態１におけるスイッチ制御装置１７が有する構成部に加えて、マイクロコンピュータ（以下、マイコンという）５０と、ＰＮＰ型のバイポーラトランジスタＢ４と、抵抗Ｒ６，Ｒ７，Ｒ８，Ｒ９とを更に有する。実施形態４における出力回路３０は、実施形態１における出力回路３０が有する構成部に加えて、ＮＰＮ型のバイポーラトランジスタＢ５を有する。

バイポーラトランジスタＢ４のエミッタと、抵抗Ｒ６の一端とには、定電圧Ｖｃｃが印加されている。バイポーラトランジスタＢ１のベースと、抵抗Ｒ６の他端とは、抵抗Ｒ７の一端に接続されている。抵抗Ｒ７の他端はＦＥＴ１０のゲートに接続されている。バイポーラトランジスタＢ４のコレクタには、抵抗Ｒ８の一端が接続されている。抵抗Ｒ８の他端は抵抗Ｒ９の一端に接続されている。抵抗Ｒ９の他端は接地されている。
実施形態４における出力回路３０では、抵抗Ｒ３の他端にバイポーラトランジスタＢ５のコレクタが接続されている。バイポーラトランジスタＢ５において、ベースは、抵抗Ｒ８，Ｒ９間の接続ノードに接続され、エミッタは接地されている。

出力回路３０のバイポーラトランジスタＢ５は、バイポーラトランジスタＢ３と同様にスイッチとして機能する。バイポーラトランジスタＢ５において、エミッタの電位を基準としたベースの電圧、即ち、抵抗Ｒ９の両端間の電圧が一定電圧以上である場合、コレクタ及びエミッタ間に電流が流れることが可能である。このとき、バイポーラトランジスタＢ５はオンである。バイポーラトランジスタＢ５において、抵抗Ｒ９の両端間の電圧が一定電圧未満である場合、コレクタ及びエミッタ間に電流が流れることはない。このとき、バイポーラトランジスタＢ５はオフである。ここで、一定電圧は、正の電圧であり、ゼロＶを超えている。

バイポーラトランジスタＢ５がオンである場合、抵抗Ｒ３の他端が接地されるので、実施形態４における出力回路３０は、実施形態１における出力回路３０と同様に機能する。このとき、実施形態４における出力回路３０が出力する出力電圧Ｖ２は、（５）式で表さ、ＦＥＴ１０の両端電圧に比例する。

バイポーラトランジスタＢ５がオフである場合、抵抗Ｒ３の他端は開放されているため、バイポーラトランジスタＢ１，Ｂ２夫々において、エミッタからベースに電流が流れることはない。このとき、バイポーラトランジスタＢ１，Ｂ２夫々において、エミッタ及びコレクタ間の抵抗値は非常に大きく、抵抗Ｒ２に電流が流れることはない。抵抗Ｒ２に電流が流れない場合、出力電圧Ｖ２はゼロＶであり、フィルタ回路Ｂ３のバイポーラトランジスタＢ３はオフである。バイポーラトランジスタＢ３がオフである場合、実施形態１で述べたように、キャパシタＣ１の両端間の電圧が定電圧Ｖｃｃに略一致するまで、キャパシタＣ１が充電される。

バイポーラトランジスタＢ５がオフである場合、ＦＥＴ１０の両端電圧に無関係に出力電圧Ｖ２はゼロＶであるため、ダイオード１１への通電を検出することはできず、出力回路３０は機能を停止している。バイポーラトランジスタＢ５がオンである場合、出力回路３０は、ＦＥＴ１０の両端電圧に比例する出力電圧Ｖ２を出力するので、ダイオード１１への通電を検出することができる。
バイポーラトランジスタＢ５がオフである場合、バイポーラトランジスタＢ１，Ｂ２，Ｂ５及び抵抗Ｒ１，Ｒ２，Ｒ３を電流が流れることはなく、出力回路３０で消費される電力は略ゼロＷである。

バイポーラトランジスタＢ４も、バイポーラトランジスタＢ３，Ｂ５と同様にスイッチとして機能する。バイポーラトランジスタＢ３において、エミッタの電位を基準としたベースの電圧が一定電圧未満である場合、コレクタ及びエミッタ間に電流が流れることが可能である。このとき、バイポーラトランジスタＢ４はオンである。バイポーラトランジスタＢ４において、エミッタの電位を基準としたベースの電圧が一定電圧以上である場合、コレクタ及びエミッタ間に電流は流れることはない。このとき、バイポーラトランジスタＢ４はオフである。ここで、一定電圧は負の電圧である。従って、バイポーラトランジスタＢ４において、エミッタ電位を基準としたベースの電圧がゼロＶ以上である場合、バイポーラトランジスタＢ４はオフである。

駆動回路３３は、実施形態１で述べたように、接地電位を基準としたＦＥＴ１０のゲートの電圧を上昇させることによって、ＦＥＴ１０をオンに切替える。駆動回路３３がＦＥＴ１０をオンにしている場合、接地電位を基準としたＦＥＴ１０のゲートの電圧は定電圧Ｖｃｃ以上である。接地電位を基準としたＦＥＴ１０のゲートの電圧が定電圧Ｖｃｃである場合、抵抗Ｒ６，Ｒ７に電流が流れず、接地電位を基準としたＦＥＴ１０のゲートの電圧が定電圧Ｖｃｃ以上である場合、電流は抵抗Ｒ７，Ｒ６の順に流れる。従って、接地電位を基準としたＦＥＴ１０のゲートの電圧が定電圧Ｖｃｃ以上である場合、バイポーラトランジスタＢ４において、エミッタの電位を基準としたベースの電圧はゼロＶ以上であるため、バイポーラトランジスタＢ４はオフである。

バイポーラトランジスタＢ４がオフである場合、抵抗Ｒ８，Ｒ９に電流が流れることはない。このため、抵抗Ｒ９の両端間の電圧は、ゼロＶであり、バイポーラトランジスタＢ５のオン及びオフへの切替えに係る一定電圧未満である。前述したように、抵抗Ｒ９の両端間の電圧が一定電圧未満である場合、バイポーラトランジスタＢ５はオフであり、出力回路３０は機能を停止している。

駆動回路３３は、実施形態１で述べたように、接地電位を基準としたＦＥＴ１０のゲートの電圧を低下させることによって、ＦＥＴ１０をオフに切替える。駆動回路３３がＦＥＴ１０をオフに維持している場合、接地電位を基準としたＦＥＴ１０のゲートの電圧は低電圧Ｖｃｃよりも低い。このとき、電流は抵抗Ｒ６，Ｒ７の順に流れ、バイポーラトランジスタＢ４において、エミッタの電位を基準としたベースの電圧は、バイポーラトランジスタＢ４のオン及びオフへの切替えに係る一定電圧未満である。このため、バイポーラトランジスタＢ４はオンである。

バイポーラトランジスタＢ４がオンである場合、バイポーラトランジスタＢ４のエミッタから、電流がバイポーラトランジスタＢ４及び抵抗Ｒ８，Ｒ９の順に流れる。このとき、抵抗Ｒ９の両端間の電圧は、バイポーラトランジスタＢ５のオン及びオフへの切替えに係る一定電圧以上であるため、バイポーラトランジスタＢ５はオンである。前述したように、バイポーラトランジスタＢ５がオンである場合、出力回路３０は、ＦＥＴ１０の両端電圧に比例する出力電圧Ｖ２を出力するので、ダイオード１１の通電を検出することができる。

実施形態１で述べたように、ＦＥＴ１０がオンである場合、ダイオード１１に電流が流れることはないので、出力回路３０は機能を停止していてもよい。ＦＥＴ１０がオフである場合、ダイオード１１に電流が流れる可能性がある。実施形態４におけるスイッチ制御装置１７では、ＦＥＴ１０がオンである場合、バイポーラトランジスタＢ４，Ｂ５がオフであるため、出力回路３０は機能を停止し、出力回路３０で電力が消費されることはない。ＦＥＴ１０がオフである場合、バイポーラトランジスタＢ４，Ｂ５がオンであるため、出力回路３０は、ＦＥＴ１０の両端電圧に比例する出力電圧Ｖ２を出力し、ダイオード１１の通電を検出することが可能である。
実施形態４におけるスイッチ制御装置１７では、ＦＥＴ１０がオンである間、出力回路３０は電力を消費しないので、消費電力が低い。

マイコン５０には、フィルタ回路３１が出力している電圧、即ち、フィルタ回路３１におけるキャパシタＣ１の両端間の電圧が入力される。マイコン５０は、図示しないＣＰＵ(Central Processing Unit)及び記憶部を有し、記憶部にはコンピュータプログラムが記憶されている。マイコン５０のＣＰＵは、コンピュータプログラムを実行することによって報知処理を実行する。

図７は報知処理の手順を示すフローチャートである。マイコン５０は、フィルタ回路３１が出力している電圧が閾値電圧Ｖｔｈ未満となった場合、即ち、ラッチ回路３２が駆動回路３３にＦＥＴ１０のオンへの切替えを指示した場合に報知処理を実行する。まず、マイコン５０は、ＦＥＴ１０がオンに切替わったか否かを判定する（ステップＳ１）。

ステップＳ１では、マイコン５０は、フィルタ回路３１が出力している電圧が閾値電圧Ｖｔｈ未満である状態が基準時間以上続いた場合、ＦＥＴ１０がオンに切替わらなかったと判定する。マイコン５０は、フィルタ回路３１が出力している電圧が閾値電圧未満となってから基準時間が経過するまでに、フィルタ回路３１が出力している電圧が閾値電圧以上となった場合、ＦＥＴがオンに切替わったと判定する。

マイコン５０は、ＦＥＴ１０がオンに切替わったと判定した場合（Ｓ１：ＹＥＳ）、指示信号の指示に無関係に駆動回路３３がＦＥＴ１０をオンに維持している旨の報知を指示する第１報知信号を外部装置２０に出力する（ステップＳ２）。マイコン５０は、ＦＥＴ１０がオンに切替わらなかったと判定した場合（Ｓ１：ＮＯ）、ＦＥＴ１０がオフに固定されている旨の報知を指示する第２報知信号を外部装置２０に出力する（ステップＳ３）。マイコン５０は、ステップＳ２，Ｓ３の一方を実行した後、報知処理を終了する。

外部装置２０は、第１報知信号が入力された場合、ランプの点灯、又は、メッセージの表示等を行うことによって、指示信号の指示に無関係に駆動回路３３がＦＥＴ１０をオンに維持している旨を報知する。また、外部装置２０は、第２報知信号が入力された場合、ランプの点灯、又は、メッセージの表示等を行うことによって、ＦＥＴ１０がオフに固定されている旨を報知する。

図８はスイッチ制御装置１７の動作の説明図である。図８では、図３と同様に、ＦＥＴ１０のオン及びオフの推移と、指示信号の指示の推移と、ラッチ回路３２、出力回路３０及びフィルタ回路３１夫々が出力している電圧の推移とが示されている。各推移の横軸には、時間が示されている。ラッチ回路３２、出力回路３０及びフィルタ回路３１夫々が出力している電圧の推移の縦軸には、電圧が示されている。図８においても、「Ｈ」はハイレベル電圧を示し、「Ｌ」はローレベル電圧を示す。

実施形態４におけるスイッチ制御装置１７において、駆動回路３３の故障が原因で、指示信号の指示がオンであるにも関わらず、駆動回路３３が誤ってオフに切替えた場合、第１蓄電器１３からダイオード１１に電流が流れる。このとき、出力回路３０が出力している電圧が基準電圧Ｖｒ以上となり、バイポーラトランジスタＢ３はオンに切替わる。これにより、フィルタ回路３１のキャパシタＣ１の放電が開始される。

その後、スタータ１５は作動しないため、指示信号の指示がＦＥＴ１０のオンに切替わらない限り、出力回路３０が出力されている電圧は基準電圧Ｖｒ以上に維持され、フィルタ回路３１が出力している電圧は時間の経過と共に低下する。フィルタ回路３１が出力している電圧が低下する速度は、前述したように、キャパシタＣ１の静電容量と、抵抗Ｒ５の抵抗値との積によって表される時定数によって決まる。

ダイオード１１に電流が連続して流れている期間が一定期間以上となった場合、即ち、出力回路３０が、基準電圧Ｖｒ以上である電圧を一定期間以上連続して出力した場合、フィルタ回路３１が出力している電圧が閾値電圧Ｖｔｈ以下となる。ラッチ回路３２は、フィルタ回路３１が出力している電圧が閾値電圧Ｖｔｈ以下となった場合、駆動回路３３に出力している電圧をローレベル電圧からハイレベル電圧に切替え、駆動回路３３にＦＥＴ１０のオンへの切替えを指示する。

ここで、駆動回路３３は故障しているため、駆動回路３３はＦＥＴ１０をオフに維持する。フィルタ回路３１が出力している電圧が閾値電圧Ｖｔｈ未満である状態が基準時間以上続いた場合、マイコン５０は、第２報知信号を外部装置２０に出力し、使用者に、ＦＥＴ１０がオフに固定されている旨を報知する。
以上のように、フィルタ回路３１が出力している電圧が閾値電圧Ｖｔｈ未満となって、ラッチ回路３２が駆動回路３３にＦＥＴ１０のオンへの切替えを指示したにも関わらず、ＦＥＴ１０がオンに切替わらなかった場合、マイコン５０は第２報知信号を外部装置２０に出力する。これにより、ＦＥＴ１０がオフに固定されている旨が外部装置２０によって使用者に報知される。マイコン５０は信号出力部として機能する。

また、外部装置２０の故障が原因で指示信号の指示が誤ってＦＥＴ１０のオフに切替わった場合において、フィルタ回路３１が出力している電圧が閾値電圧Ｖｔｈ未満となったときに駆動回路３３はＦＥＴ１０をオンに切替える。この場合、フィルタ回路３１が出力している電圧が閾値電圧未満となってから基準時間が経過するまでに、フィルタ回路３１が出力している電圧が閾値電圧以上となるので、マイコン５０は、第１報知信号を外部装置２０に出力する。これにより、指示信号の指示に無関係にＦＥＴ１０がオンに維持されている旨が外部装置２０によって使用者に報知される。
なお、図８において、ＦＥＴ１０が駆動回路３３によって誤ってオフにする以前の動作は、図３を用いて説明された実施形態１の動作と同様である。

実施形態４におけるスイッチ制御装置１７は、実施形態１におけるスイッチ制御装置１７が有する構成部を有し、これらは実施形態１と同様に作用するため、実施形態１におけるスイッチ制御装置１７が奏する効果を同様に奏する。
実施形態４におけるスイッチ制御装置１７では、ダイオード１１に電流が一定時間以上流れてスイッチがオンに切替わった場合にマイコン５０は第１報知信号を外部装置２０に出力するので、指示信号の指示に無関係にＦＥＴ１０がオンに維持されている旨が外部装置２０によって使用者に報知される。

なお、実施形態２，３において、スイッチ制御装置１７が、実施形態４と同様に作用するマイコン５０を有し、外部装置２０が実施形態４と同様に作用してもよい。この場合、実施形態４と同様に使用者に報知が行われる。
また、実施形態２，３において、実施形態４と同様に、駆動回路３３がＦＥＴ１０をオンにしている間、出力回路３０の機能を停止させてもよい。例えば、実施形態２では、駆動回路３３がＦＥＴ１０をオンにしている間、図示しない電源から差動増幅器４０への給電経路に設けられている図示しないスイッチをオフにすることによって、差動増幅器４０への給電を停止してもよい。この場合、バイポーラトランジスタＢ１及び抵抗Ｒ１，Ｒ２に電流が流れず、出力回路３０の機能が停止する。また、例えば、実施形態３では、駆動回路３３がＦＥＴ１０をオンにしている間、図示しない電源から差動増幅器４１への給電経路に設けられている図示しないスイッチをオフにすることによって、差動増幅器４１への給電を停止する。これにより、出力回路３０の機能が停止する。

また、実施形態１−４において、フィルタ回路３１のバイポーラトランジスタＢ３は、スイッチとして機能すればよい。このため、バイポーラトランジスタＢ３の代わりに、Ｎチャネル型のＦＥＴを用いてもよい。この場合、ＦＥＴのゲート、ドレイン及びソース夫々は、バイポーラトランジスタＢ３のベース、コレクタ及びエミッタに対応する。

フィルタ回路３１の構成は、出力回路３０が、基準電圧Ｖｒ以上である電圧を出力している出力期間が長い程、低い電圧を出力する構成に限定されず、出力期間が長い程、高い電圧を出力する構成であってもよい。この場合においては、ラッチ回路３２は、フィルタ回路３１が出力した電圧が閾値電圧Ｖｔｈ未満である場合、ローレベル電圧を駆動回路３３に出力する。フィルタ回路３１が出力した電圧が閾値電圧Ｖｔｈ以上となった場合、ラッチ回路３２は駆動回路３３に出力している電圧をローレベル電圧からハイレベル電圧に切替え、駆動回路３３に出力している電圧をハイレベル電圧に維持する。

また、外部装置２０は、スタータ１５が作動したと同時、又は、スタータ１５が作動した後に指示信号の指示がＦＥＴ１０のオンからＦＥＴ１０のオフに切替わり、スタータ１５が動作を停止したと同時、又は、スタータ１５が動作を停止する前に指示信号の指示がＦＥＴ１０のオフからＦＥＴ１０のオンに切替わるように構成されてもよい。この場合、外部装置２０が適正に指示信号の指示を切替えている限り、ダイオード１１に電流が流れることはない。

この場合、スイッチ制御装置１７はフィルタ回路３１を有する必要はない。フィルタ回路３１を有していないスイッチ制御装置１７では、出力電圧Ｖ２が基準電圧Ｖｒ未満である場合、ラッチ回路３２はローレベル電圧を駆動回路３３に出力する。出力電圧Ｖ２が基準電圧Ｖｒ以上となった場合、ラッチ回路３２は、駆動回路３３に出力している電圧をハイレベル電圧に切替え、駆動回路３３に出力している電圧をハイレベル電圧に維持する。

スイッチ制御装置１７がフィルタ回路３１を有しない場合、出力回路３０は、ＦＥＴ１０の両端電圧、即ち、（Ｖｓ−Ｖｄ）が高い程、低い電圧を出力するように構成されてもよい。この場合、基準電圧Ｖｒは、ソース電圧Ｖｓがドレイン電圧Ｖｄと一致する場合における出力電圧Ｖ２よりも低く、ダイオード１１に電流が流れた場合における出力電圧Ｖ２よりも高い。ラッチ回路３２は、出力電圧Ｖ２が基準電圧Ｖｒ以上である場合、ラッチ回路３２はローレベル電圧を駆動回路３３に出力する。出力電圧Ｖ２が基準電圧Ｖｒ未満となった場合、ラッチ回路３２は、駆動回路３３に出力している電圧をハイレベル電圧に切替え、駆動回路３３に出力している電圧をハイレベル電圧に維持する。

また、ＦＥＴ１０の型は、Ｎチャネル型に限定されず、Ｐチャネル型であってもよい。この場合、前述したＮチャネル型のＦＥＴ１０のドレイン及びソースが、Ｐチャネル型のＦＥＴ１０のソース及びドレインに対応する。Ｐチャネル型のＦＥＴ１０では、ドレインにダイオード１１のアノードが接続され、ソースにダイオード１１のカソードが接続される。ＦＥＴ１０の型がＰチャネル型である場合、駆動回路３３は、接地電位を基準としたＦＥＴ１０のゲートの電圧を低下させることによって、ＦＥＴ１０をオンに切替え、接地電位を基準としたＦＥＴ１０のゲートの電圧を上昇させることによって、ＦＥＴ１０をオフに切替える。

開示された実施形態１−３はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

１ 電源システム
１０ ＦＥＴ
１１ ダイオード
１２ 第１蓄電器
１３ 第２蓄電器
１４ 発電機
１５ スタータ
１６ 負荷
１７ スイッチ制御装置
２０ 外部装置
３０ 出力回路
３１ フィルタ回路（第２の出力回路）
３２ ラッチ回路（指示部）
３３ 駆動回路
４０，４１ 差動増幅器
５０ マイコン（信号出力部）
Ｂ１ バイポーラトランジスタ（第１バイポーラトランジスタ）
Ｂ２ バイポーラトランジスタ（第２バイポーラトランジスタ）
Ｂ３，Ｂ４，Ｂ５ バイポーラトランジスタ
Ｃ１ キャパシタ
Ｒ１ 抵抗（第１抵抗）
Ｒ２ 抵抗（第２抵抗）
Ｒ３ 抵抗（第３抵抗）
Ｒ４，Ｒ５，・・・，Ｒ９ 抵抗

Claims (7)

1. 第１蓄電器と、ダイオードのアノードとが一端に接続され、第２蓄電器と、該ダイオードのカソードとが他端に接続されているスイッチをオン又はオフに切替える切替え部を備えるスイッチ制御装置であって、
   前記ダイオードに電流が流れた場合に、前記スイッチのオンへの切替えを前記切替え部に指示する指示部を備える
   スイッチ制御装置。
2. 前記スイッチの両端間の電圧が高い程、高い電圧を出力する出力回路を備え、
   前記指示部は、該出力回路が出力した電圧が所定電圧以上である場合に前記スイッチのオンへの切替えを指示し、
   前記所定電圧は、前記ダイオードに電流が流れている場合に前記出力回路が出力する電圧よりも低い
   請求項１に記載のスイッチ制御装置。
3. 前記出力回路は、
   前記スイッチの一端に一端が接続される第１抵抗と、
   該第１抵抗の他端にエミッタが接続されるＰＮＰ型の第１バイポーラトランジスタと、
   該第１バイポーラトランジスタのコレクタに一端が接続される第２抵抗と、
   前記スイッチの他端にエミッタが接続され、前記第１バイポーラトランジスタのベースに、ベース及びコレクタが接続されるＰＮＰ型の第２バイポーラトランジスタと、
   該第２バイポーラトランジスタのコレクタに一端が接続される第３抵抗と
   を有し、
   前記出力回路は、前記第２抵抗の一端から電圧を出力する
   請求項２に記載のスイッチ制御装置。
4. 前記出力回路が、前記所定電圧以上である電圧を出力している出力期間に応じた電圧を出力する第２の出力回路を備え、
   前記指示部は、該第２の出力回路が出力した電圧に基づいて前記スイッチのオンへの切替えを指示する
   請求項２又は請求項３に記載のスイッチ制御装置。
5. 前記第２の出力回路は、前記出力期間が長い程、低い電圧を出力し、
   前記指示部は、前記第２の出力回路が出力した電圧が閾値電圧以下となった場合に前記スイッチのオンへの切替えを指示する
   請求項４に記載のスイッチ制御装置。
6. 前記指示部が前記スイッチのオンへの切替えを指示したにも関わらず、前記スイッチがオンに切替わらなかった場合に、報知を指示する報知信号を出力する信号出力部を備える
   請求項１から請求項５のいずれか１つに記載のスイッチ制御装置。
7. 前記スイッチのオン又はオフを指示する指示信号が入力される入力部を備え、
   前記切替え部は、該入力部に入力された指示信号の指示に従って、前記スイッチをオン又はオフに切替え、
   前記切替え部は、前記指示部が前記スイッチのオンへの切替えを指示した場合、前記入力部に入力された指示信号の指示に無関係に前記スイッチをオンに切替え、該スイッチのオンを維持する
   請求項１から請求項５のいずれか１つに記載のスイッチ制御装置。

Images