JP2018129761A - スイッチ制御装置 - Google Patents
スイッチ制御装置 Download PDFInfo
- Publication number
- JP2018129761A JP2018129761A JP2017023387A JP2017023387A JP2018129761A JP 2018129761 A JP2018129761 A JP 2018129761A JP 2017023387 A JP2017023387 A JP 2017023387A JP 2017023387 A JP2017023387 A JP 2017023387A JP 2018129761 A JP2018129761 A JP 2018129761A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- fet
- output
- switch
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
- B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
- B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
- B60R16/03—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Electronic Switches (AREA)
Abstract
【課題】スイッチの両端間に接続されるダイオードに電流が長期間流れることを防止するスイッチ制御装置を提供する。【解決手段】スイッチとして機能するFET10において、ソースに第1蓄電器の正極が接続され、ドレインに第2蓄電器の正極が接続されている。FET10のソース及びドレイン夫々に、ダイオード11のアノード及びカソードが接続されている。ラッチ回路32は、ダイオード11に電流が流れた場合、駆動回路33にFET10のオンへの切替えを指示する。【選択図】図2
Description
本発明はスイッチ制御装置に関する。
車両には、蓄電器、例えばバッテリから負荷への給電経路に、スイッチとして、FET(Field Effect Transistor)が配置された電源システム(例えば、特許文献1を参照)が搭載されている。この電源システムでは、FETのドレインに蓄電器の正極が接続され、FETのソースに負荷の一端が接続されている。蓄電器の負極と、負荷の他端とは接地されている。
特許文献1に記載の電源システムでは、スイッチ制御装置は、FETのゲートの電圧を調整することによって、FETをオン又はオフに切替える。スイッチ制御装置がFETをオフからオンに切替えた場合、蓄電器から負荷に給電される。スイッチ制御装置がFETをオンからオフに切替えた場合、蓄電器から負荷への給電が停止する。
車両に搭載される電源システムとして、FETのソースに、第1蓄電器の正極と、スタータの一端とが接続され、FETのドレインに、第2蓄電器の正極と、負荷の一端とが接続される電源システムが考えられる。スタータは、エンジンを始動させるためのモータである。以上のように第1蓄電器及び第2蓄電器を備える電源システムでは、スイッチ制御装置がFETをオンに切替えた場合、例えば、第1蓄電器は、第2蓄電器を充電すると共に、負荷に電力を供給する。
スイッチ制御装置は、スタータが作動する直前にFETをオフに切替え、スタータが動作を停止した後にFETをオンに切替える。スタータが作動している間、第1蓄電器からスタータに給電される。スタータが作動している間、第1蓄電器からスタータに大きい電流が供給される。
第1蓄電器内では、内部抵抗を介して電流が出力される。内部抵抗に流れる電流が大きい程、内部抵抗で生じる電圧降下の幅は大きい。従って、スタータが作動している間、大きい電流が内部抵抗を流れるため、第1蓄電器の端子電圧は低い。スタータが作動している間、FETはオフであるため、第2蓄電器が負荷に電力を供給する。従って、スタータが作動した場合であっても、負荷に印加される電圧が大きく低下することはない。負荷の性能、例えば、ランプの照度が、負荷に印加されている電圧の高さに依存すると仮定する。この場合、スタータが作動したときであっても、負荷に印加される電圧が大きく低下しないため、負荷の性能が大きく低下することもない。
FETを製造した場合、FETのドレイン及びソース間にダイオードが形成される。このダイオードは、所謂寄生ダイオードである。FETの型がNチャネル型である場合、ダイオードのアノードはFETのソースに接続され、ダイオードのカソードはFETのドレインに接続されている。FETがオンである場合、FETのドレイン及びソース間の電圧は略ゼロVであるため、ダイオードに電流が流れることはない。FETがオフである期間の大部分においては、スタータが作動しているため、第1蓄電器の端子電圧は第2蓄電器の端子電圧よりも低い。このため、ダイオードに電流が長期間流れることはない。
しかしながら、スタータが作動しないにもかかわらず、スイッチ制御装置が誤ってFETをオフに切替えた場合、ダイオードに電流が長期間流れる。FETの寄生ダイオードであるダイオードに電流が流れた場合、FETから発生する熱量は大きい。このため、ダイオードに電流が長期間流れた場合、FETの温度が上昇し、FETが故障する可能性がある。
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、スイッチの両端間に接続されるダイオードに電流が長期間流れることを防止するスイッチ制御装置を提供することにある。
本発明の一態様に係るスイッチ制御装置は、第1蓄電器と、ダイオードのアノードとが一端に接続され、第2蓄電器と、該ダイオードのカソードとが他端に接続されているスイッチをオン又はオフに切替える切替え部を備えるスイッチ制御装置であって、前記ダイオードに電流が流れた場合に、前記スイッチのオンへの切替えを前記切替え部に指示する指示部を備える。
上記の態様によれば、スイッチの両端間に接続されるダイオードに電流が長期間流れることが防止される。
[本発明の実施形態の説明]
最初に本発明の実施態様を列挙して説明する。以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
最初に本発明の実施態様を列挙して説明する。以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
(1)本発明の一態様に係るスイッチ制御装置は、第1蓄電器と、ダイオードのアノードとが一端に接続され、第2蓄電器と、該ダイオードのカソードとが他端に接続されているスイッチをオン又はオフに切替える切替え部を備えるスイッチ制御装置であって、前記ダイオードに電流が流れた場合に、前記スイッチのオンへの切替えを前記切替え部に指示する指示部を備える。
上記の一態様にあっては、第1蓄電器及び第2蓄電器間にスイッチが接続され、スイッチの一端にダイオードのアノードが接続され、スイッチの他端にダイオードのカソードが接続されている。スイッチがオフである場合において、ダイオードに電流が流れたとき、スイッチのオンへの切替えが指示され、スイッチがオンに切替わる。このため、スイッチの両端間に接続されているダイオードに電流が長期間流れることが防止される。
(2)本発明の一態様に係るスイッチ制御装置は、前記スイッチの両端間の電圧が高い程、高い電圧を出力する出力回路を備え、前記指示部は、該出力回路が出力した電圧が所定電圧以上である場合に前記スイッチのオンへの切替えを指示し、前記所定電圧は、前記ダイオードに電流が流れている場合に前記出力回路が出力する電圧よりも低い。
上記の一態様にあっては、ダイオードに電流が流れた場合、出力回路から、所定電圧以上である電圧が出力され、スイッチのオンへの切替えが指示される。このため、適切なタイミングでスイッチがオンに切替わる。
(3)本発明の一態様に係るスイッチ制御装置では、前記出力回路は、前記スイッチの一端に一端が接続される第1抵抗と、該第1抵抗の他端にエミッタが接続されるPNP型の第1バイポーラトランジスタと、該第1バイポーラトランジスタのコレクタに一端が接続される第2抵抗と、前記スイッチの他端にエミッタが接続され、前記第1バイポーラトランジスタのベースに、ベース及びコレクタが接続されるPNP型の第2バイポーラトランジスタと、該第2バイポーラトランジスタのコレクタに一端が接続される第3抵抗とを有し、前記出力回路は、前記第2抵抗の一端から電圧を出力する。
上記の一態様にあっては、第1バイポーラトランジスタのベースは、第2バイポーラトランジスタのベースに接続されているため、固定された電位、例えば、接地電位を基準とした第1バイポーラトランジスタ及び第2バイポーラトランジスタのベースの電圧は略一致している。従って、第1バイポーラトランジスタのベース及びエミッタ間の電圧が、第2バイポーラトランジスタのベース及びエミッタ間の電圧と略一致している場合、接地電位を基準としたスイッチの他端の電圧は、接地電位を基準とした第1バイポーラトランジスタのエミッタの電圧と略一致する。
接地電位を基準としたスイッチの他端の電圧が、接地電位を基準とした第1バイポーラトランジスタのエミッタの電圧と略一致している場合、第1抵抗を流れる電流は、スイッチの両端間の電圧が高い程、大きい。第1抵抗を流れた電流の略全てが第2抵抗を流れる。このため、出力回路が第2抵抗の一端から出力する電圧は、スイッチの両端間の電圧が高い程、高い。
以上のように、出力回路は、第1バイポーラトランジスタ、第2バイポーラトランジスタ、第1抵抗、第2抵抗及び第3抵抗を用いて安価に構成される。
以上のように、出力回路は、第1バイポーラトランジスタ、第2バイポーラトランジスタ、第1抵抗、第2抵抗及び第3抵抗を用いて安価に構成される。
(4)本発明の一態様に係るスイッチ制御装置は、前記出力回路が、前記所定電圧以上である電圧を出力している出力期間に応じた電圧を出力する第2の出力回路を備え、前記指示部は、該第2の出力回路が出力した電圧に基づいて前記スイッチのオンへの切替えを指示する。
上記の一態様にあっては、第2の出力回路は、所定電圧以上である電圧の出力期間に応じた電圧を出力する。第2の出力回路が出力した電圧、即ち、所定電圧以上である電圧の出力期間に基づいて、スイッチのオンへの切替えを指示する。このため、より適切なタイミングでスイッチがオンに切替わる。
(5)本発明の一態様に係るスイッチ制御装置では、前記第2の出力回路は、前記出力期間が長い程、低い電圧を出力し、前記指示部は、前記第2の出力回路が出力した電圧が閾値電圧以下となった場合に前記スイッチのオンへの切替えを指示する。
上記の一態様にあっては、第2の出力回路は、所定電圧以上である電圧の出力期間が長い程、低い電圧を出力する。第2の出力回路が出力した電圧が閾値電圧以下となった場合、ダイオードに電流が一定期間以上流れたとして、スイッチのオンへの切替えを指示し、スイッチがオンに切替わる。
(6)本発明の一態様に係るスイッチ制御装置は、前記指示部が前記スイッチのオンへの切替えを指示したにも関わらず、前記スイッチがオンに切替わらなかった場合に、報知を指示する報知信号を出力する信号出力部を備える。
上記の一態様にあっては、スイッチのオンへの切替えが指示されたにも関わらず、スイッチがオンに切替わらなかった場合、報知信号を出力する。これにより、スイッチがオフに固定されている旨を使用者に報知することが可能である。
(7)本発明の一態様に係るスイッチ制御装置は、前記スイッチのオン又はオフを指示する指示信号が入力される入力部を備え、前記切替え部は、該入力部に入力された指示信号の指示に従って、前記スイッチをオン又はオフに切替え、前記切替え部は、前記指示部が前記スイッチのオンへの切替えを指示した場合、前記入力部に入力された指示信号の指示に無関係に前記スイッチをオンに切替え、該スイッチのオンを維持する
上記の一態様にあっては、ダイオードに電流が流れたことが原因でスイッチのオンへの切替えが指示された場合、入力部に入力された指示信号の指示に無関係にスイッチをオンに切替える。その後、入力部に入力された指示信号がスイッチのオフを指示する場合であっても、スイッチのオンを維持する。
[本発明の実施形態の詳細]
本発明の実施形態に係るスイッチ制御装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
本発明の実施形態に係るスイッチ制御装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
(実施形態1)
図1は、実施形態1における電源システム1の要部構成を示すブロック図である。電源システム1は、好適に車両に搭載され、Nチャネル型のFET10、ダイオード11、第1蓄電器12、第2蓄電器13、発電機14、スタータ15、負荷16及びスイッチ制御装置17を備える。ダイオード11は、FET10の寄生ダイオードである。ダイオード11のアノードはFET10のソースに接続されており、ダイオード11のカソードはFET10のドレインに接続されている。第1蓄電器12及び第2蓄電器13夫々は例えばバッテリである。
図1は、実施形態1における電源システム1の要部構成を示すブロック図である。電源システム1は、好適に車両に搭載され、Nチャネル型のFET10、ダイオード11、第1蓄電器12、第2蓄電器13、発電機14、スタータ15、負荷16及びスイッチ制御装置17を備える。ダイオード11は、FET10の寄生ダイオードである。ダイオード11のアノードはFET10のソースに接続されており、ダイオード11のカソードはFET10のドレインに接続されている。第1蓄電器12及び第2蓄電器13夫々は例えばバッテリである。
FET10のソースには、更に、第1蓄電器12の正極と、発電機14及びスタータ15夫々の一端とが接続されている。FET10のドレインには、更に、第2蓄電器13の正極と、負荷16の一端とが接続されている。第1蓄電器12及び第2蓄電器13夫々の負極と、発電機14、スタータ15及び負荷16夫々の他端とは接地されている。FET10のソース、ドレイン及びゲートはスイッチ制御装置17に各別に接続されている。スイッチ制御装置17には、外部装置20が更に接続されている。
発電機14は、車両のエンジンに連動して交流電力を発生させる。更に、発電機14は、車両が減速する場合に車両の運動エネルギーを回生電力に変換することによって、交流電力を発生させる。発電機14は、発生させた交流電力を直流電力に整流し、整流した直流電力に係る電圧を出力する。
スタータ15は、車両のエンジンを始動させるためのモータである。スタータ15は、車両のエンジンが停止しており、かつ、車両が停止している状態で作動する。このため、スタータ15が作動する時点では、発電機14は電力の発生を停止している。
FET10はスイッチとして機能する。FET10において、ソースの電位を基準としたゲートの電圧が一定電圧以上である場合、ソース及びドレイン間に電流が流れることが可能であり、FET10はオンである。FET10において、ソースの電位を基準としたゲートの電圧が一定電圧未満である場合、ソース及びドレイン間に電流が流れることはなく、FET10はオフである。
スイッチ制御装置17は、接地電位を基準としたFET10のゲートの電圧を上昇させることによって、FET10において、ソースの電位を基準としたゲートの電圧を上昇させ、FET10をオンに切替える。また、スイッチ制御装置17は、接地電位を基準としたFET10のゲートの電圧を低下させることによって、FET10において、ソースの電位を基準としたゲートの電圧を低下させ、FET10をオフに切替える。
外部装置20はスイッチ制御装置17にFET10のオン又はオフを指示する指示信号を出力している。外部装置20は、スタータ15が作動する直前に、指示信号の指示をFET10のオンからFET10のオフに切替える。外部装置20は、スタータ15の動作が停止した後に、指示信号の指示をFET10のオフからFET10のオンに切替える。
スイッチ制御装置17は、電流が連続してダイオード11に流れている期間が一定期間未満である場合、外部装置20から入力されている指示信号の指示に従って、FET10をオン又はオフに切替える。スイッチ制御装置17は、ダイオード11に電流が一定期間以上連続して流れた場合、外部装置20から入力されている指示信号の指示に無関係にFET10をオンに切替え、FET10のオンを維持する。
以下では、電流が連続してダイオード11に流れている期間が一定期間未満である場合における電源システム1の動作を説明する。
前述したように、指示信号の指示は、スタータ15が作動する直前にFET10のオンからFET10のオフに切替わり、スタータ15の動作が停止した後にFET10のオフからFET10のオンに切替わる。従って、スイッチ制御装置17は、スタータ15が作動する直前にFET10をオフに切替え、スタータ15が動作を停止した後にFET10をオンに切替える。
前述したように、指示信号の指示は、スタータ15が作動する直前にFET10のオンからFET10のオフに切替わり、スタータ15の動作が停止した後にFET10のオフからFET10のオンに切替わる。従って、スイッチ制御装置17は、スタータ15が作動する直前にFET10をオフに切替え、スタータ15が動作を停止した後にFET10をオンに切替える。
前述したように、スタータ15が作動する時点では、発電機14が電力を発生させることはない。また、FET10がオンである場合、エンジンは作動しているので、スタータ15は動作を停止している。
FET10がオンである場合において、発電機14が電力を発生させているとき、発電機14は、第1蓄電器12及び第2蓄電器13を充電すると共に、第2負荷16に電力を供給する。
同様の場合において、発電機14が電力を発生させていないとき、第1蓄電器12は、第2蓄電器13を充電すると共に負荷16に電力を供給する。
FET10がオンである場合、FET10のソース及びドレイン間の電圧は略ゼロVであるため、ダイオード11に電流が流れることはない。
同様の場合において、発電機14が電力を発生させていないとき、第1蓄電器12は、第2蓄電器13を充電すると共に負荷16に電力を供給する。
FET10がオンである場合、FET10のソース及びドレイン間の電圧は略ゼロVであるため、ダイオード11に電流が流れることはない。
FET10がオフである場合、第1蓄電器12はスタータ15に電力を供給する。スタータ15が作動している間に第1蓄電器12からスタータ15に供給される電流は大きい。第1蓄電器12内では、図示しない内部抵抗を介して電圧が出力される。第1蓄電器12からスタータ15に供給される電流が大きい程、内部抵抗で生じる電圧降下の幅が大きい。このため、スタータ15が作動した場合、第1蓄電器12の端子電圧は、第2蓄電器12の端子電圧よりも低い電圧に低下する。また、スタータ15が作動している間、第1蓄電器12の端子電圧は、第2蓄電器12の端子電圧よりも低い。
FET10がオフである場合において、スタータ15が動作を停止しているとき、第1蓄電器12は、ダイオード11を介して、第2蓄電器13及び負荷16に電力を供給する。これにより、第2蓄電器13は充電される。
FET10がオフである場合において、スタータ15が作動しているとき、第1蓄電器12の端子電圧は、第2蓄電器13の端子電圧よりも低いので、第2蓄電器13が負荷16に電力を供給する。
FET10がオフである場合において、スタータ15が作動しているとき、第1蓄電器12の端子電圧は、第2蓄電器13の端子電圧よりも低いので、第2蓄電器13が負荷16に電力を供給する。
FET10がオフに切替わってからスタータ15が作動するまでの期間は、一定期間よりも短い。スタータ15が動作を終了してからFET10がオンに切替わるまでの期間も、一定期間よりも短い。このため、スイッチ制御装置17がFET10を適正にオン又はオフに切替えている限り、電流が連続してダイオード11に流れている期間は一定期間未満である。
負荷16は、車両に搭載された電気機器であり、第1蓄電器12、第2蓄電器13又は発電機14から供給された電力によって作動する。負荷16の性能は、負荷16に印加されている電圧の高さに応じて変動する。例えば、負荷16がランプである場合、負荷16に印加されている電圧が高い程、ランプの照度が大きい。例えば、負荷16がワイパーモータである場合、負荷16に印加されている電圧が高い程、ワイパーのスイング速度が速い。
前述したように、FET10がオフである場合において、スタータ15が作動して第1蓄電器12が出力している電圧が低下したとき、第2蓄電器13が負荷16に電力を供給する。このため、負荷16に印加される電圧が大きく低下することはない。従って、スイッチ制御装置17がFET10を適正にオン又はオフに切替えている限り、スタータ15の作動によって、負荷16の性能が低下することはない。
スタータ15が作動しないにも関わらず、外部装置20が誤って、FET10のオフを指示する指示信号をスイッチ制御装置17に出力した場合、スイッチ制御装置17は誤ってFET10をオフに切替える。この場合、ダイオード11に電流が一定期間以上連続して流れる。
以下に、ダイオード11に電流が一定期間以上連続して流れた後における電源システム1の動作を説明する。
ダイオード11に電流が一定期間以上連続して流れた場合、スイッチ制御装置17は、前述したように、外部装置20から入力される指示信号の指示に無関係にFET10をオンに切替え、FET10のオンを維持する。その後、スイッチ制御装置17はFET10をオフに切替えることはない。
ダイオード11に電流が一定期間以上連続して流れた場合、スイッチ制御装置17は、前述したように、外部装置20から入力される指示信号の指示に無関係にFET10をオンに切替え、FET10のオンを維持する。その後、スイッチ制御装置17はFET10をオフに切替えることはない。
FET10のオンが維持されている場合において、発電機14が電力を発生させているとき、発電機14は、第1蓄電器12及び第2蓄電器13を充電する共に、負荷16に電力を供給する。
FET10のオンが維持されている場合において、発電機14が電力を発生させていないとき、第1蓄電器12及び第2蓄電器13がスタータ15及び負荷16に電力を供給する。
FET10のオンが維持されている場合において、発電機14が電力を発生させていないとき、第1蓄電器12及び第2蓄電器13がスタータ15及び負荷16に電力を供給する。
スタータ15が作動した場合、第1蓄電器12及び第2蓄電器13夫々からスタータ15に大きい電流が流れる。これにより、第1蓄電器12の端子電圧が大きく低下する。また、第2蓄電器13内でも、図示しない内部抵抗を介して電圧が出力される。従って、第2蓄電器13からスタータ15に大きい電流が流れた場合、第2蓄電器13の端子電圧も大きく低下する。このため、スタータ15が作動している間、負荷16に印加されている電圧は低い。従って、スタータ15が作動している間、負荷16の性能が低下している可能性はある。しかし、負荷16が動作を停止することはないので、車両の運転に支障が生じることはない。
FET10の寄生ダイオードであるダイオード11に電流が流れた場合にFET10から発生する熱量は大きい。従って、ダイオード11に電流が長期間流れ続けた場合、FET10の温度が上昇し、FET10が故障する虞がある。例えば、FET10のオン又はオフへの切替えが不可能になる虞がある。スイッチ制御装置17は、ダイオード11に電流が一定期間以上連続して流れた場合、FET10をオンに切替える。これにより、ダイオード11に電流が長期間流れ続けることが防止される。
スイッチ制御装置17内では、FET10のドレインの電位を基準としたソースの電圧(以下、両端電圧という)に基づいて、ダイオード11への通電が検出される。以下では、接地電位を基準としたドレインの電圧をドレイン電圧Vdと記載し、接地電位を基準としたソースの電圧をソース電圧Vsと記載する。両端電圧は(Vs−Vd)で表される。接地電位は、固定された電位である。
図2はスイッチ制御装置17の回路図である。スイッチ制御装置17は、出力回路30、フィルタ回路31、ラッチ回路32及び駆動回路33を有する。出力回路30は、FET10のソース及びドレインに各別に接続されている。出力回路30は、更に、フィルタ回路31に接続されている。フィルタ回路31は、更に、ラッチ回路32に接続されている。ラッチ回路32は、更に、駆動回路33に接続されている。駆動回路33は、更に、FET10のゲートと、外部装置20とに接続されている。
出力回路30は、FET10の両端電圧が高い程、高い電圧を出力する。フィルタ回路31は、出力回路30が、基準電圧Vr以上である電圧を出力している出力期間に応じた電圧を出力する。具体的には、フィルタ回路31は、出力期間が長い程、低い電圧を出力する。基準電圧Vrは一定である。
ラッチ回路32は、駆動回路33にローレベル電圧又はハイレベル電圧を駆動回路33に出力している。ラッチ回路32は、フィルタ回路31が出力している電圧が閾値電圧Vthを超えている間、ローレベル電圧を駆動回路33に出力している。ラッチ回路32は、フィルタ回路31が出力している電圧が閾値電圧Vth以下となった場合、駆動回路33に出力している電圧をハイレベル電圧に切替える。その後、フィルタ回路31が出力している電圧が閾値電圧Vthを超えた場合であっても、ラッチ回路32は、駆動回路33に出力している電圧をローレベル電圧に切替えることはない。閾値電圧Vthは一定である。
駆動回路33には、外部装置20から指示信号が入力される。駆動回路33は、ラッチ回路32から入力されている電圧がローレベル電圧である場合、外部装置20から入力されている指示信号の指示に従って、FET10をオン又はオフに切替える。駆動回路33は、ラッチ回路32が駆動回路33に出力している電圧をローレベル電圧からハイレベル電圧に切替えた場合、外部装置20から入力されている指示信号の指示に無関係にFET10をオンに切替える。駆動回路33は、ラッチ回路32がハイレベル電圧を出力している限り、FET10のオンを維持する。駆動回路33は切替え部及び入力部として機能する。
ラッチ回路32が、駆動回路33に出力している電圧をローレベル電圧からハイレベル電圧に切替えることは、ラッチ回路32が駆動回路33にFET10のオンへの切替えを指示することに相当する。
ラッチ回路32が、駆動回路33に出力している電圧をローレベル電圧からハイレベル電圧に切替えることは、ラッチ回路32が駆動回路33にFET10のオンへの切替えを指示することに相当する。
出力回路30は、PNP型のバイポーラトランジスタB1,B2及び抵抗R1,R2,R3を有する。FET10のソースに抵抗R1の一端が接続されている。抵抗R1の他端に、バイポーラトランジスタB1のエミッタが接続されている。バイポーラトランジスタB1のコレクタに抵抗R2の一端が接続されている。
FET10のドレインにバイポーラトランジスタB2のエミッタが接続されている。バイポーラトランジスタB1のベースに、バイポーラトランジスタB2のベース及びコレクタが接続されている。バイポーラトランジスタB2のコレクタには、更に、抵抗R3の一端が接続されている。抵抗R2,R3夫々の他端は接地されている。抵抗R2の一端は、更に、フィルタ回路31に接続されている。
バイポーラトランジスタB1,B2夫々は、第1バイポーラトランジスタ及び第2バイポーラトランジスタとして機能する。抵抗R1,R2,R3は、第1抵抗、第2抵抗及び第3抵抗として機能する。
バイポーラトランジスタB1,B2夫々は、第1バイポーラトランジスタ及び第2バイポーラトランジスタとして機能する。抵抗R1,R2,R3は、第1抵抗、第2抵抗及び第3抵抗として機能する。
バイポーラトランジスタB1,B2夫々について、エミッタの電位を基準としたベースの電圧が低い程、エミッタ及びコレクタ間の抵抗値が小さい。また、バイポーラトランジスタB1,B2夫々について、エミッタの電位を基準としたベースの電圧が正の電圧である場合、エミッタ及びコレクタ間に電流が流れることはない。
バイポーラトランジスタB1において、ベースの電位を基準としたエミッタの電圧を端子間電圧Vbe1と記載する。バイポーラトランジスタB2において、ベースの電位を基準としたエミッタの電圧を端子間電圧Vbe2と記載する。接地電位を基準としたバイポーラトランジスタB1のエミッタの電圧であるエミッタ電圧Veは、下記の(1)式で表される。
Ve=Vd−Vbe2+Vbe1・・・(1)
Ve=Vd−Vbe2+Vbe1・・・(1)
抵抗R1の抵抗値をr1と記載する。抵抗R1を流れる電流である抵抗電流I1は、オームの法則により、下記の(2)式で表される。
I1=(Vs−Ve)/r1・・・(2)
I1=(Vs−Ve)/r1・・・(2)
(1)式及び(2)式からエミッタ電圧Veを消去した場合、抵抗電流I1は下記の(3)式で表される。
I1=(Vs−Vd+(Vbe2−Vbe1))/r1・・・(3)
I1=(Vs−Vd+(Vbe2−Vbe1))/r1・・・(3)
抵抗R1を流れる電流の略全てが抵抗R2を流れる。出力回路30は、抵抗R2の一端から、抵抗R2の両端間の電圧を出力電圧としてフィルタ回路31に出力する。抵抗R2の抵抗値をr2と記載する。フィルタ回路31に出力される出力電圧V2は、オームの法則により、下記の(4)式で表される。
V2=r2・I1
=(Vs−Vd+(Vbe2−Vbe1))・r2/r1・・・(4)
ここで、「・」は積を表す。
V2=r2・I1
=(Vs−Vd+(Vbe2−Vbe1))・r2/r1・・・(4)
ここで、「・」は積を表す。
バイポーラトランジスタB1,B2の特性が略一致している。このため、バイポーラトランジスタB1,B2夫々において、エミッタ及びコレクタ間に流れる電流の電流値に無関係に端子間電圧Vbe1,Vbe2が略一致している。更に、バイポーラトランジスタB1,B2の周囲温度に無関係に端子間電圧Vbe1,Vbe2が略一致している。
以上のことから、出力電圧V2は、下記の(5)式で表される。
V2=(Vs−Vd)・r2/r1・・・(5)
抵抗値r1,r2夫々は一定である。更に、FET10の両端電圧は、前述したように、(Vs−Vd)によって表される。従って、出力回路30がフィルタ回路31に出力する出力電圧V2は、FET10の両端電圧が高い程、高い。
V2=(Vs−Vd)・r2/r1・・・(5)
抵抗値r1,r2夫々は一定である。更に、FET10の両端電圧は、前述したように、(Vs−Vd)によって表される。従って、出力回路30がフィルタ回路31に出力する出力電圧V2は、FET10の両端電圧が高い程、高い。
なお、両端電圧、即ち、(Vs−Vd)が負の電圧である場合、バイポーラトランジスタB1のエミッタ及びコレクタ間に電流が流れることはない。従って、両端電圧が負の電圧である場合、出力電圧V2はゼロVである。
フィルタ回路31は、NPN型のバイポーラトランジスタB3、キャパシタC1及び抵抗R4,R5を有する。抵抗R4の一端には、定電圧Vccが印加されている。定電圧Vccは、例えば、第1蓄電器12又は第2蓄電器13の端子電圧を降圧することによって生成される。端子電圧の降圧は、レギュレータ又はDCDCコンバータ等によって行われる。
抵抗R4の他端は、バイポーラトランジスタB3のコレクタと、抵抗R5の一端とに接続されている。バイポーラトランジスタB3のベースは、抵抗R2の一端に接続されている。バイポーラトランジスタB3のエミッタは接地されている。抵抗R5の他端は、キャパシタC1の一端と、ラッチ回路とに接続されている。キャパシタC1の他端は接地されている。
バイポーラトランジスタB3は、スイッチとして機能する。バイポーラトランジスタB3において、エミッタの電位を基準としたベースの電圧、即ち、出力電圧V2が基準電圧Vr以上である場合、コレクタ及びエミッタ間に電流が流れることが可能である。このとき、バイポーラトランジスタB3はオンである。バイポーラトランジスタB3において、出力電圧V2が基準電圧Vr未満である場合、コレクタ及びエミッタ間に電流が流れることはない。このとき、バイポーラトランジスタB3はオフである。
基準電圧Vrは、ゼロVよりも高く、FET10がオフである状態で電流がダイオード11を流れている場合における出力電圧V2よりも低い。バイポーラトランジスタB3がシリコンによって構成されている場合、基準電圧Vrは、約0.6Vに固定されている。基準電圧Vrが固定されている場合においては、FET10がオフである状態で電流がダイオード11に流れているときに、出力電圧V2が基準電圧Vr、例えば、約0.6Vを超えるように、抵抗値r1,r2を設定する。
前述したように、FET10がオンである場合、FET10の両端電圧は略ゼロVであるので、出力電圧V2も略ゼロVである。また、前述したように、FET10の両端電圧が負の電圧である場合、出力電圧V2はゼロVである。従って、ダイオード11に電流が流れていない場合、出力電圧V2は基準電圧Vr未満であり、ダイオード11に電流が流れている場合、出力電圧V2は基準電圧Vr以上である。
出力電圧V2が基準電圧Vr未満である場合、即ち、ダイオード11に電流が流れていない場合、バイポーラトランジスタB3はオフであり、電流が、抵抗R4の一端から抵抗R4,R5及びキャパシタC1の順に流れ、キャパシタC1が充電される。キャパシタC1は、キャパシタC1の両端間の電圧が定電圧Vccと略一致するまで充電される。キャパシタC1の両端間の電圧が定電圧Vccに略一致した後においては、バイポーラトランジスタB3がオンとなるまで、キャパシタC1の両端間の電圧は、定電圧Vccと略一致した状態に維持される。
出力電圧V2が基準電圧Vr以上である場合、即ち、ダイオード11に電流が流れている場合、バイポーラトランジスタB3はオンである。このとき、電流が抵抗R4及びバイポーラトランジスタB3の順に流れると共に、キャパシタC1は放電する。キャパシタC1が放電した場合、電流が、キャパシタC1の一端から抵抗R5及びバイポーラトランジスタB3の順に流れ、キャパシタC1の他端に戻る。これにより、キャパシタC1の両端間の電圧は低下する。電圧が低下する速度は、キャパシタC1の静電容量と、抵抗R5の抵抗値との積によって表される時定数によって決まる。キャパシタC1の両端間の電圧は、出力電圧V2が基準電圧Vr以上である期間が長い程、低い。
以上ように、キャパシタC1の両端間の電圧は、出力回路30が、抵抗R2の一端から、基準電圧Vr以上である電圧を出力している出力期間が長い程、低い。フィルタ回路31は、キャパシタC1の一端から、キャパシタC1の両端間の電圧をラッチ回路32に出力する。フィルタ回路31は第2の出力回路として機能する。
ラッチ回路32は、フィルタ回路31が出力した電圧、即ち、キャパシタC1の両端間の電圧が閾値電圧Vthを超えている場合、ローレベル電圧を駆動回路33に出力する。フィルタ回路31が出力した電圧が閾値電圧Vth以下となった場合、ラッチ回路32は駆動回路33に出力している電圧をローレベル電圧からハイレベル電圧に切替え、駆動回路33は、指示信号の指示に無関係にFET10をオンに切替える。
前述したように、電圧が低下する速度は、キャパシタC1の静電容量と抵抗R5の抵抗値との積によって表される時定数によって決まり、キャパシタC1の静電容量と、抵抗R5の抵抗値とは一定である。このため、バイポーラトランジスタB3がオンである状態で、キャパシタC1の両端間の電圧が、定電圧Vccと略一致している電圧から、閾値電圧Vth以下となるまでの期間は略一定である。
なお、前述した一定期間は、定電圧Vccと略一致している電圧から、閾値電圧Vth以下となるまでの期間である。
なお、前述した一定期間は、定電圧Vccと略一致している電圧から、閾値電圧Vth以下となるまでの期間である。
図3はスイッチ制御装置17の動作の説明図である。FET10のオン及びオフの推移と、指示信号の指示の推移と、ラッチ回路32、出力回路30及びフィルタ回路31夫々が出力している電圧の推移とが示されている。各推移の横軸には、時間が示されている。ラッチ回路32、出力回路30及びフィルタ回路31夫々が出力している電圧の推移の縦軸には、電圧が示されている。図3において、「H」はハイレベル電圧を示し、「L」はローレベル電圧を示す。
前述したように、出力回路30が出力している電圧は出力電圧V2であり、フィルタ回路31が出力している電圧はキャパシタC1の両端間の電圧である。
前述したように、出力回路30が出力している電圧は出力電圧V2であり、フィルタ回路31が出力している電圧はキャパシタC1の両端間の電圧である。
ダイオード11に電流が流れていない場合、出力回路30が出力している電圧は基準電圧Vr未満であり、フィルタ回路31が出力している電圧は閾値電圧Vthを超えており、ラッチ回路32はローレベル電圧を駆動回路33に出力している。このため、ダイオード11に電流が流れていない場合、指示信号の指示に従って、駆動回路33はFET10をオン又はオフに切替える。
従って、ダイオード11に電流が流れていない場合において、指示信号がFET10のオンを示すとき、FET10はオンである。外部装置20は、スタータ15が作動する直前に指示信号の指示をFET10のオンからFET10のオフに切替える。これにより、駆動回路33は、FET10をオンからオフに切替える。FET10がオフに切替わってからスタータ15が作動するまでの間、第1蓄電器13からダイオード11に電流が流れる。このとき、出力回路30が出力している電圧は基準電圧Vr以上であるため、バイポーラトランジスタB3はオンである。バイポーラトランジスタB3がオンである間、前述したように、フィルタ回路31のキャパシタC1は放電し、フィルタ回路31が出力している電圧が低下する。
スタータ15が作動した場合、第1蓄電器12の端子電圧が第2蓄電器13の端子電圧未満となるため、ダイオード11への通電は停止し、出力回路30が出力している電圧は基準電圧Vr未満となる。これにより、フィルタ回路31のバイポーラトランジスタB3がオフに切替わり、フィルタ回路31のキャパシタC1の充電が開始される。前述したように、キャパシタC1の両端間の電圧が定電圧Vccと略一致するまで、キャパシタC1への充電は継続される。
スタータ15が動作を停止した場合、第1蓄電器12内で内部抵抗を介して出力される電流が低下し、第1蓄電器12の端子電圧が上昇する。このため、スタータ15が動作を停止してから、FET10がオンに切替わるまでの間、第1蓄電器13からダイオード11に電流が流れる。このとき、出力回路30が出力している電圧は基準電圧Vr以上であるため、フィルタ回路31のキャパシタC1は放電し、フィルタ回路31が出力している電圧が低下する。
指示信号の指示がFET10のオフからFET10のオンに切替わり、駆動回路33がFET10をオフからオンに切替えた場合、FET10の両端電圧は略ゼロVとなるため、ダイオード11への通電が停止し、出力回路30が出力している電圧は基準電圧Vr未満となる。これにより、フィルタ回路31のバイポーラトランジスタB3がオフに切替わり、フィルタ回路31のキャパシタC1の充電が開始される。前述したように、キャパシタC1の両端間の電圧が定電圧Vccと略一致するまで、キャパシタC1への充電は継続される。
次に、外部装置20の故障が原因で指示信号の指示が誤ってFET10のオフに切替わった場合、駆動回路33は、指示信号の指示に従ってFET10をオフに切替える。これにより、第1蓄電器13からダイオード11に電流が流れ、出力回路30が出力している電圧が基準電圧Vr以上となり、バイポーラトランジスタB3はオンに切替わる。これにより、フィルタ回路31のキャパシタC1の放電が開始される。
その後、スタータ15は作動しないため、指示信号の指示がFET10のオンに切替わらない限り、出力回路30が出力されている電圧は基準電圧Vr以上に維持され、フィルタ回路31が出力している電圧は時間の経過と共に低下する。フィルタ回路31が出力している電圧が低下する速度は、前述したように、キャパシタC1の静電容量と、抵抗R5の抵抗値との積によって表される時定数によって決まる。
ダイオード11に電流が連続して流れている期間が一定期間以上となった場合、即ち、出力回路30が、基準電圧Vr以上である電圧を一定期間以上連続して出力した場合、フィルタ回路31が出力している電圧が閾値電圧Vth以下となる。ラッチ回路32は、フィルタ回路31が出力している電圧が閾値電圧Vth以下となった場合、駆動回路33に出力している電圧をローレベル電圧からハイレベル電圧に切替え、駆動回路33にFET10のオンへの切替えを指示する。ラッチ回路32がFET10のオンへの切替えを指示した場合、駆動回路33は、指示信号の指示に無関係にFET10をオンに切替える。ラッチ回路32は、駆動回路33に出力している電圧をハイレベル電圧に切替えた後、フィルタ回路31が出力している電圧が閾値電圧Vthを超えた場合であっても、駆動回路33に出力している電圧をローレベル電圧に切替えることはない。このため、駆動回路33は、駆動回路33に入力された指示信号の指示に無関係にFET10をオンに切替えた後、FET10のオンを維持する。ラッチ回路32は指示部として機能する。
駆動回路33がFET10をオンに切替えた場合、ダイオード11への通電が停止するので、出力回路30が出力している電圧は基準電圧Vr未満となり、フィルタ回路31のキャパシタC1への充電が開始される。その後、キャパシタC1への充電が継続されるので、フィルタ回路31が出力している電圧は、定電圧Vccに略一致するまで上昇する。
前述したように、FET10がオフに切替わってからスタータ15が作動するまでの期間は一定期間よりも短く、スタータ15が動作を停止してからFET10がオンに切替わるまでの期間も一定期間よりも短い。このため、外部装置20が適正な指示信号を駆動回路33に出力しているにも関わらず、誤ってラッチ回路32がハイレベル電圧を出力し、指示信号の指示に無関係にFET10がオンに維持されることはない。
電源システム1では、前述したように、FET10がオフである場合において、ダイオード11に電流が連続して一定期間以上流れたとき、ラッチ回路32が駆動回路33にFET10のオンへの切替えを指示し、駆動回路33はFET10をオフからオンに切替える。このため、ダイオード11に電流が長期間流れ続けることが防止される。
前述したように、ダイオード11に電流が流れた場合、出力回路30から、基準電圧Vr以上である電圧がフィルタ回路31に出力され、フィルタ回路31は、基準電圧Vr以上である電圧の出力期間に応じた電圧をラッチ回路32に出力する。このため、ラッチ回路32は、フィルタ回路31が出力した電圧、即ち、基準電圧Vr以上である電圧の出力期間に基づいて、FET10のオンへの切替えを駆動回路33に指示するので、適切なタイミングでFET10がオンに切替わる。また、出力回路30は、バイポーラトランジスタB1,B2及び抵抗R1,R2,R3を用いて安価に構成される。
前述したように、ダイオード11に電流が流れた場合、出力回路30から、基準電圧Vr以上である電圧がフィルタ回路31に出力され、フィルタ回路31は、基準電圧Vr以上である電圧の出力期間に応じた電圧をラッチ回路32に出力する。このため、ラッチ回路32は、フィルタ回路31が出力した電圧、即ち、基準電圧Vr以上である電圧の出力期間に基づいて、FET10のオンへの切替えを駆動回路33に指示するので、適切なタイミングでFET10がオンに切替わる。また、出力回路30は、バイポーラトランジスタB1,B2及び抵抗R1,R2,R3を用いて安価に構成される。
(実施形態2)
図4は、実施形態2におけるスイッチ制御装置17の回路図である。
以下では、実施形態2について、実施形態1と異なる点を説明する。後述する構成を除く他の構成については、実施形態1と共通しているため、実施形態1と共通する構成部には実施形態1と同一の参照符号を付してその説明を省略する。
図4は、実施形態2におけるスイッチ制御装置17の回路図である。
以下では、実施形態2について、実施形態1と異なる点を説明する。後述する構成を除く他の構成については、実施形態1と共通しているため、実施形態1と共通する構成部には実施形態1と同一の参照符号を付してその説明を省略する。
実施形態2を実施形態1と比較した場合、スイッチ制御装置17が有する出力回路30の構成が異なる。実施形態2における出力回路30は、実施形態1と同様に、バイポーラトランジスタB1及び抵抗R1,R2,R3を有する。実施形態2における出力回路30は、バイポーラトランジスタB2の代わりに、差動増幅器40を有する。差動増幅器40は、プラス端子、マイナス端子及び出力端子を有する。
バイポーラトランジスタB1及び抵抗R1,R2は実施形態1と同様に接続されている。FET10のドレインは、差動増幅器40のプラス端子と、抵抗R3の一端とに接続されている。差動増幅器40のマイナス端子はバイポーラトランジスタB1のエミッタに接続されている。差動増幅器40の出力端子はバイポーラトランジスタB1のベースに接続されている。抵抗R2,R3の他端は接地されている。
前述したように、バイポーラトランジスタB1では、エミッタの電位を基準としたベースの電圧が低い程、エミッタ及びコレクタ間の抵抗値は低い。差動増幅器40は、エミッタ電圧Veと、ドレイン電圧Vdとに応じて、接地電位を基準としたバイポーラトランジスタB1のベースの電圧であるベース電圧Vbを調整する。
前述したように、エミッタ電圧Veは、接地電位を基準としたバイポーラトランジスタB1のエミッタの電圧であり、ドレイン電圧Vdは、接地電位を基準としたFET10のドレインの電圧である。
前述したように、エミッタ電圧Veは、接地電位を基準としたバイポーラトランジスタB1のエミッタの電圧であり、ドレイン電圧Vdは、接地電位を基準としたFET10のドレインの電圧である。
実施形態1と同様に、抵抗R1を流れる抵抗電流I1の略全ては、バイポーラトランジスタB1のベース及びコレクタを介して抵抗R2を流れ、抵抗電流I1は、ソース電圧Vsを、抵抗R1,R2の抵抗値r1,r2と、バイポーラトランジスタB1のエミッタ及びコレクタ間の抵抗値との和で除算することによって算出される。従って、バイポーラトランジスタB1のエミッタ及びコレクタ間の抵抗値が小さい程、抵抗電流I1は大きい。
ソース電圧は、前述したように、接地電位を基準としたFET10のソースの電圧である。
ソース電圧は、前述したように、接地電位を基準としたFET10のソースの電圧である。
差動増幅器40は、エミッタ電圧Veがドレイン電圧Vdと一致するように、バイポーラトランジスタB1のエミッタ及びコレクタ間の抵抗値を調整する。エミッタ電圧Veがドレイン電圧Vdよりも高くなった場合、ベース電圧Vbを低下させる。これにより、バイポーラトランジスタB1において、エミッタの電位を基準としたベースの電圧が低下し、バイポーラトランジスタB1のエミッタ及びコレクタ間の抵抗値が低下する。これにより、抵抗電流I1が上昇し、抵抗R1で生じる電圧降下の幅が上昇する。結果、エミッタ電圧Veは低下し、エミッタ電圧Ve及びドレイン電圧Vdは一致する。
差動増幅器40は、エミッタ電圧Veがドレイン電圧Vdよりも低くなった場合、ベース電圧Vbを上昇させる。これにより、バイポーラトランジスタB1において、エミッタの電位を基準としたベースの電圧が上昇し、バイポーラトランジスタB1のエミッタ及びコレクタ間の抵抗値が上昇する。これにより、抵抗電流I1が低下し、抵抗R1で生じる電圧降下の幅が低下する。結果、エミッタ電圧Veは上昇し、エミッタ電圧Ve及びドレイン電圧Vdは一致する。
実施形態1と同様に、エミッタ電圧Veはドレイン電圧Vdと一致し、抵抗電流I1の略全てが抵抗R2を流れるので、出力電圧は、前述した(5)式で表される。従って、出力回路30がフィルタ回路31に出力する出力電圧V2は、FET10の両端電圧が高い程、高い。また、ドレイン電圧Vdがソース電圧Vsよりも高い場合、即ち、(Vs−Vd)が負の電圧である場合、バイポーラトランジスタB1のエミッタ及びコレクタ間に電流が流れず、出力電圧V2はゼロVである。
以上のことから、実施形態2における出力回路30は、実施形態1における出力回路30と同様に作用する。
以上のことから、実施形態2における出力回路30は、実施形態1における出力回路30と同様に作用する。
実施形態2における電源システム1は、実施形態1における電源システム1が奏する効果の中で、出力回路30がバイポーラトランジスタB1,B2及び抵抗R1,R2,R3によって構成されることによって得られる効果を除く他の効果を同様に奏する。
なお、実施形態2では、バイポーラトランジスタB1の代わりに、Pチャネル型のFETを用いてもよい。この場合、バイポーラトランジスタB1のエミッタ、コレクタ及びベース夫々は、FETのソース、ドレイン及びコレクタに対応する。Nチャネル型のFETでは、ソースの電位を基準としたゲートの電圧が低い程、ドレイン及びソース間の抵抗値が低い。また、抵抗電流R1の略全てがFETのドレイン及びソースを介して抵抗R2を流れる。
(実施形態3)
図5は、実施形態3におけるスイッチ制御装置17の回路図である。
以下では、実施形態3について、実施形態1と異なる点を説明する。後述する構成を除く他の構成については、実施形態1と共通しているため、実施形態1と共通する構成部には実施形態1と同一の参照符号を付してその説明を省略する。
図5は、実施形態3におけるスイッチ制御装置17の回路図である。
以下では、実施形態3について、実施形態1と異なる点を説明する。後述する構成を除く他の構成については、実施形態1と共通しているため、実施形態1と共通する構成部には実施形態1と同一の参照符号を付してその説明を省略する。
実施形態3を実施形態1と比較した場合、スイッチ制御装置17が有する出力回路30の構成が異なる。実施形態3における出力回路30は差動増幅器41を有する。差動増幅器41は、FET10の両端電圧、即ち、(Vs−Vd)に応じた電圧を出力する。差動増幅器41が出力する電圧は、フィルタ回路31に出力される出力電圧V2である。出力電圧V2は、所定数Cfと、(Vs−Vd)との積によって表される。
基準電圧Vrは、ゼロVよりも高く、FET10がオフである状態で電流がダイオード11を流れている場合における出力電圧V2よりも低い。実施形態1と同様に、出力電圧V2が基準電圧Vr以上である場合、バイポーラトランジスタB3はオンであり、出力電圧V2が基準電圧Vr未満である場合、バイポーラトランジスタB3はオフである。
実施形態1と同様に、基準電圧Vrが固定されている場合においては、FET10がオフである状態で電流がダイオード11に流れているときに、出力電圧V2が基準電圧Vr、例えば、約0.6Vを超えるように、所定数Cfを設定する。
実施形態1と同様に、基準電圧Vrが固定されている場合においては、FET10がオフである状態で電流がダイオード11に流れているときに、出力電圧V2が基準電圧Vr、例えば、約0.6Vを超えるように、所定数Cfを設定する。
実施形態3における電源システム1は、実施形態1における電源システム1が奏する効果の中で、出力回路30がバイポーラトランジスタB1,B2及び抵抗R1,R2,R3によって構成されることによって得られる効果を除く他の効果を同様に奏する。
(実施形態4)
図6は実施形態4におけるスイッチ制御装置17の回路図である。
以下では、実施形態4について、実施形態1と異なる点を説明する。後述する構成を除く他の構成については、実施形態1と共通しているため、実施形態1と共通する構成部には実施形態1と同一の参照符号を付してその説明を省略する。
図6は実施形態4におけるスイッチ制御装置17の回路図である。
以下では、実施形態4について、実施形態1と異なる点を説明する。後述する構成を除く他の構成については、実施形態1と共通しているため、実施形態1と共通する構成部には実施形態1と同一の参照符号を付してその説明を省略する。
実施形態4におけるスイッチ制御装置17は、実施形態1におけるスイッチ制御装置17が有する構成部に加えて、マイクロコンピュータ(以下、マイコンという)50と、PNP型のバイポーラトランジスタB4と、抵抗R6,R7,R8,R9とを更に有する。実施形態4における出力回路30は、実施形態1における出力回路30が有する構成部に加えて、NPN型のバイポーラトランジスタB5を有する。
バイポーラトランジスタB4のエミッタと、抵抗R6の一端とには、定電圧Vccが印加されている。バイポーラトランジスタB1のベースと、抵抗R6の他端とは、抵抗R7の一端に接続されている。抵抗R7の他端はFET10のゲートに接続されている。バイポーラトランジスタB4のコレクタには、抵抗R8の一端が接続されている。抵抗R8の他端は抵抗R9の一端に接続されている。抵抗R9の他端は接地されている。
実施形態4における出力回路30では、抵抗R3の他端にバイポーラトランジスタB5のコレクタが接続されている。バイポーラトランジスタB5において、ベースは、抵抗R8,R9間の接続ノードに接続され、エミッタは接地されている。
実施形態4における出力回路30では、抵抗R3の他端にバイポーラトランジスタB5のコレクタが接続されている。バイポーラトランジスタB5において、ベースは、抵抗R8,R9間の接続ノードに接続され、エミッタは接地されている。
出力回路30のバイポーラトランジスタB5は、バイポーラトランジスタB3と同様にスイッチとして機能する。バイポーラトランジスタB5において、エミッタの電位を基準としたベースの電圧、即ち、抵抗R9の両端間の電圧が一定電圧以上である場合、コレクタ及びエミッタ間に電流が流れることが可能である。このとき、バイポーラトランジスタB5はオンである。バイポーラトランジスタB5において、抵抗R9の両端間の電圧が一定電圧未満である場合、コレクタ及びエミッタ間に電流が流れることはない。このとき、バイポーラトランジスタB5はオフである。ここで、一定電圧は、正の電圧であり、ゼロVを超えている。
バイポーラトランジスタB5がオンである場合、抵抗R3の他端が接地されるので、実施形態4における出力回路30は、実施形態1における出力回路30と同様に機能する。このとき、実施形態4における出力回路30が出力する出力電圧V2は、(5)式で表さ、FET10の両端電圧に比例する。
バイポーラトランジスタB5がオフである場合、抵抗R3の他端は開放されているため、バイポーラトランジスタB1,B2夫々において、エミッタからベースに電流が流れることはない。このとき、バイポーラトランジスタB1,B2夫々において、エミッタ及びコレクタ間の抵抗値は非常に大きく、抵抗R2に電流が流れることはない。抵抗R2に電流が流れない場合、出力電圧V2はゼロVであり、フィルタ回路B3のバイポーラトランジスタB3はオフである。バイポーラトランジスタB3がオフである場合、実施形態1で述べたように、キャパシタC1の両端間の電圧が定電圧Vccに略一致するまで、キャパシタC1が充電される。
バイポーラトランジスタB5がオフである場合、FET10の両端電圧に無関係に出力電圧V2はゼロVであるため、ダイオード11への通電を検出することはできず、出力回路30は機能を停止している。バイポーラトランジスタB5がオンである場合、出力回路30は、FET10の両端電圧に比例する出力電圧V2を出力するので、ダイオード11への通電を検出することができる。
バイポーラトランジスタB5がオフである場合、バイポーラトランジスタB1,B2,B5及び抵抗R1,R2,R3を電流が流れることはなく、出力回路30で消費される電力は略ゼロWである。
バイポーラトランジスタB5がオフである場合、バイポーラトランジスタB1,B2,B5及び抵抗R1,R2,R3を電流が流れることはなく、出力回路30で消費される電力は略ゼロWである。
バイポーラトランジスタB4も、バイポーラトランジスタB3,B5と同様にスイッチとして機能する。バイポーラトランジスタB3において、エミッタの電位を基準としたベースの電圧が一定電圧未満である場合、コレクタ及びエミッタ間に電流が流れることが可能である。このとき、バイポーラトランジスタB4はオンである。バイポーラトランジスタB4において、エミッタの電位を基準としたベースの電圧が一定電圧以上である場合、コレクタ及びエミッタ間に電流は流れることはない。このとき、バイポーラトランジスタB4はオフである。ここで、一定電圧は負の電圧である。従って、バイポーラトランジスタB4において、エミッタ電位を基準としたベースの電圧がゼロV以上である場合、バイポーラトランジスタB4はオフである。
駆動回路33は、実施形態1で述べたように、接地電位を基準としたFET10のゲートの電圧を上昇させることによって、FET10をオンに切替える。駆動回路33がFET10をオンにしている場合、接地電位を基準としたFET10のゲートの電圧は定電圧Vcc以上である。接地電位を基準としたFET10のゲートの電圧が定電圧Vccである場合、抵抗R6,R7に電流が流れず、接地電位を基準としたFET10のゲートの電圧が定電圧Vcc以上である場合、電流は抵抗R7,R6の順に流れる。従って、接地電位を基準としたFET10のゲートの電圧が定電圧Vcc以上である場合、バイポーラトランジスタB4において、エミッタの電位を基準としたベースの電圧はゼロV以上であるため、バイポーラトランジスタB4はオフである。
バイポーラトランジスタB4がオフである場合、抵抗R8,R9に電流が流れることはない。このため、抵抗R9の両端間の電圧は、ゼロVであり、バイポーラトランジスタB5のオン及びオフへの切替えに係る一定電圧未満である。前述したように、抵抗R9の両端間の電圧が一定電圧未満である場合、バイポーラトランジスタB5はオフであり、出力回路30は機能を停止している。
駆動回路33は、実施形態1で述べたように、接地電位を基準としたFET10のゲートの電圧を低下させることによって、FET10をオフに切替える。駆動回路33がFET10をオフに維持している場合、接地電位を基準としたFET10のゲートの電圧は低電圧Vccよりも低い。このとき、電流は抵抗R6,R7の順に流れ、バイポーラトランジスタB4において、エミッタの電位を基準としたベースの電圧は、バイポーラトランジスタB4のオン及びオフへの切替えに係る一定電圧未満である。このため、バイポーラトランジスタB4はオンである。
バイポーラトランジスタB4がオンである場合、バイポーラトランジスタB4のエミッタから、電流がバイポーラトランジスタB4及び抵抗R8,R9の順に流れる。このとき、抵抗R9の両端間の電圧は、バイポーラトランジスタB5のオン及びオフへの切替えに係る一定電圧以上であるため、バイポーラトランジスタB5はオンである。前述したように、バイポーラトランジスタB5がオンである場合、出力回路30は、FET10の両端電圧に比例する出力電圧V2を出力するので、ダイオード11の通電を検出することができる。
実施形態1で述べたように、FET10がオンである場合、ダイオード11に電流が流れることはないので、出力回路30は機能を停止していてもよい。FET10がオフである場合、ダイオード11に電流が流れる可能性がある。実施形態4におけるスイッチ制御装置17では、FET10がオンである場合、バイポーラトランジスタB4,B5がオフであるため、出力回路30は機能を停止し、出力回路30で電力が消費されることはない。FET10がオフである場合、バイポーラトランジスタB4,B5がオンであるため、出力回路30は、FET10の両端電圧に比例する出力電圧V2を出力し、ダイオード11の通電を検出することが可能である。
実施形態4におけるスイッチ制御装置17では、FET10がオンである間、出力回路30は電力を消費しないので、消費電力が低い。
実施形態4におけるスイッチ制御装置17では、FET10がオンである間、出力回路30は電力を消費しないので、消費電力が低い。
マイコン50には、フィルタ回路31が出力している電圧、即ち、フィルタ回路31におけるキャパシタC1の両端間の電圧が入力される。マイコン50は、図示しないCPU(Central Processing Unit)及び記憶部を有し、記憶部にはコンピュータプログラムが記憶されている。マイコン50のCPUは、コンピュータプログラムを実行することによって報知処理を実行する。
図7は報知処理の手順を示すフローチャートである。マイコン50は、フィルタ回路31が出力している電圧が閾値電圧Vth未満となった場合、即ち、ラッチ回路32が駆動回路33にFET10のオンへの切替えを指示した場合に報知処理を実行する。まず、マイコン50は、FET10がオンに切替わったか否かを判定する(ステップS1)。
ステップS1では、マイコン50は、フィルタ回路31が出力している電圧が閾値電圧Vth未満である状態が基準時間以上続いた場合、FET10がオンに切替わらなかったと判定する。マイコン50は、フィルタ回路31が出力している電圧が閾値電圧未満となってから基準時間が経過するまでに、フィルタ回路31が出力している電圧が閾値電圧以上となった場合、FETがオンに切替わったと判定する。
マイコン50は、FET10がオンに切替わったと判定した場合(S1:YES)、指示信号の指示に無関係に駆動回路33がFET10をオンに維持している旨の報知を指示する第1報知信号を外部装置20に出力する(ステップS2)。マイコン50は、FET10がオンに切替わらなかったと判定した場合(S1:NO)、FET10がオフに固定されている旨の報知を指示する第2報知信号を外部装置20に出力する(ステップS3)。マイコン50は、ステップS2,S3の一方を実行した後、報知処理を終了する。
外部装置20は、第1報知信号が入力された場合、ランプの点灯、又は、メッセージの表示等を行うことによって、指示信号の指示に無関係に駆動回路33がFET10をオンに維持している旨を報知する。また、外部装置20は、第2報知信号が入力された場合、ランプの点灯、又は、メッセージの表示等を行うことによって、FET10がオフに固定されている旨を報知する。
図8はスイッチ制御装置17の動作の説明図である。図8では、図3と同様に、FET10のオン及びオフの推移と、指示信号の指示の推移と、ラッチ回路32、出力回路30及びフィルタ回路31夫々が出力している電圧の推移とが示されている。各推移の横軸には、時間が示されている。ラッチ回路32、出力回路30及びフィルタ回路31夫々が出力している電圧の推移の縦軸には、電圧が示されている。図8においても、「H」はハイレベル電圧を示し、「L」はローレベル電圧を示す。
実施形態4におけるスイッチ制御装置17において、駆動回路33の故障が原因で、指示信号の指示がオンであるにも関わらず、駆動回路33が誤ってオフに切替えた場合、第1蓄電器13からダイオード11に電流が流れる。このとき、出力回路30が出力している電圧が基準電圧Vr以上となり、バイポーラトランジスタB3はオンに切替わる。これにより、フィルタ回路31のキャパシタC1の放電が開始される。
その後、スタータ15は作動しないため、指示信号の指示がFET10のオンに切替わらない限り、出力回路30が出力されている電圧は基準電圧Vr以上に維持され、フィルタ回路31が出力している電圧は時間の経過と共に低下する。フィルタ回路31が出力している電圧が低下する速度は、前述したように、キャパシタC1の静電容量と、抵抗R5の抵抗値との積によって表される時定数によって決まる。
ダイオード11に電流が連続して流れている期間が一定期間以上となった場合、即ち、出力回路30が、基準電圧Vr以上である電圧を一定期間以上連続して出力した場合、フィルタ回路31が出力している電圧が閾値電圧Vth以下となる。ラッチ回路32は、フィルタ回路31が出力している電圧が閾値電圧Vth以下となった場合、駆動回路33に出力している電圧をローレベル電圧からハイレベル電圧に切替え、駆動回路33にFET10のオンへの切替えを指示する。
ここで、駆動回路33は故障しているため、駆動回路33はFET10をオフに維持する。フィルタ回路31が出力している電圧が閾値電圧Vth未満である状態が基準時間以上続いた場合、マイコン50は、第2報知信号を外部装置20に出力し、使用者に、FET10がオフに固定されている旨を報知する。
以上のように、フィルタ回路31が出力している電圧が閾値電圧Vth未満となって、ラッチ回路32が駆動回路33にFET10のオンへの切替えを指示したにも関わらず、FET10がオンに切替わらなかった場合、マイコン50は第2報知信号を外部装置20に出力する。これにより、FET10がオフに固定されている旨が外部装置20によって使用者に報知される。マイコン50は信号出力部として機能する。
以上のように、フィルタ回路31が出力している電圧が閾値電圧Vth未満となって、ラッチ回路32が駆動回路33にFET10のオンへの切替えを指示したにも関わらず、FET10がオンに切替わらなかった場合、マイコン50は第2報知信号を外部装置20に出力する。これにより、FET10がオフに固定されている旨が外部装置20によって使用者に報知される。マイコン50は信号出力部として機能する。
また、外部装置20の故障が原因で指示信号の指示が誤ってFET10のオフに切替わった場合において、フィルタ回路31が出力している電圧が閾値電圧Vth未満となったときに駆動回路33はFET10をオンに切替える。この場合、フィルタ回路31が出力している電圧が閾値電圧未満となってから基準時間が経過するまでに、フィルタ回路31が出力している電圧が閾値電圧以上となるので、マイコン50は、第1報知信号を外部装置20に出力する。これにより、指示信号の指示に無関係にFET10がオンに維持されている旨が外部装置20によって使用者に報知される。
なお、図8において、FET10が駆動回路33によって誤ってオフにする以前の動作は、図3を用いて説明された実施形態1の動作と同様である。
なお、図8において、FET10が駆動回路33によって誤ってオフにする以前の動作は、図3を用いて説明された実施形態1の動作と同様である。
実施形態4におけるスイッチ制御装置17は、実施形態1におけるスイッチ制御装置17が有する構成部を有し、これらは実施形態1と同様に作用するため、実施形態1におけるスイッチ制御装置17が奏する効果を同様に奏する。
実施形態4におけるスイッチ制御装置17では、ダイオード11に電流が一定時間以上流れてスイッチがオンに切替わった場合にマイコン50は第1報知信号を外部装置20に出力するので、指示信号の指示に無関係にFET10がオンに維持されている旨が外部装置20によって使用者に報知される。
実施形態4におけるスイッチ制御装置17では、ダイオード11に電流が一定時間以上流れてスイッチがオンに切替わった場合にマイコン50は第1報知信号を外部装置20に出力するので、指示信号の指示に無関係にFET10がオンに維持されている旨が外部装置20によって使用者に報知される。
なお、実施形態2,3において、スイッチ制御装置17が、実施形態4と同様に作用するマイコン50を有し、外部装置20が実施形態4と同様に作用してもよい。この場合、実施形態4と同様に使用者に報知が行われる。
また、実施形態2,3において、実施形態4と同様に、駆動回路33がFET10をオンにしている間、出力回路30の機能を停止させてもよい。例えば、実施形態2では、駆動回路33がFET10をオンにしている間、図示しない電源から差動増幅器40への給電経路に設けられている図示しないスイッチをオフにすることによって、差動増幅器40への給電を停止してもよい。この場合、バイポーラトランジスタB1及び抵抗R1,R2に電流が流れず、出力回路30の機能が停止する。また、例えば、実施形態3では、駆動回路33がFET10をオンにしている間、図示しない電源から差動増幅器41への給電経路に設けられている図示しないスイッチをオフにすることによって、差動増幅器41への給電を停止する。これにより、出力回路30の機能が停止する。
また、実施形態2,3において、実施形態4と同様に、駆動回路33がFET10をオンにしている間、出力回路30の機能を停止させてもよい。例えば、実施形態2では、駆動回路33がFET10をオンにしている間、図示しない電源から差動増幅器40への給電経路に設けられている図示しないスイッチをオフにすることによって、差動増幅器40への給電を停止してもよい。この場合、バイポーラトランジスタB1及び抵抗R1,R2に電流が流れず、出力回路30の機能が停止する。また、例えば、実施形態3では、駆動回路33がFET10をオンにしている間、図示しない電源から差動増幅器41への給電経路に設けられている図示しないスイッチをオフにすることによって、差動増幅器41への給電を停止する。これにより、出力回路30の機能が停止する。
また、実施形態1−4において、フィルタ回路31のバイポーラトランジスタB3は、スイッチとして機能すればよい。このため、バイポーラトランジスタB3の代わりに、Nチャネル型のFETを用いてもよい。この場合、FETのゲート、ドレイン及びソース夫々は、バイポーラトランジスタB3のベース、コレクタ及びエミッタに対応する。
フィルタ回路31の構成は、出力回路30が、基準電圧Vr以上である電圧を出力している出力期間が長い程、低い電圧を出力する構成に限定されず、出力期間が長い程、高い電圧を出力する構成であってもよい。この場合においては、ラッチ回路32は、フィルタ回路31が出力した電圧が閾値電圧Vth未満である場合、ローレベル電圧を駆動回路33に出力する。フィルタ回路31が出力した電圧が閾値電圧Vth以上となった場合、ラッチ回路32は駆動回路33に出力している電圧をローレベル電圧からハイレベル電圧に切替え、駆動回路33に出力している電圧をハイレベル電圧に維持する。
また、外部装置20は、スタータ15が作動したと同時、又は、スタータ15が作動した後に指示信号の指示がFET10のオンからFET10のオフに切替わり、スタータ15が動作を停止したと同時、又は、スタータ15が動作を停止する前に指示信号の指示がFET10のオフからFET10のオンに切替わるように構成されてもよい。この場合、外部装置20が適正に指示信号の指示を切替えている限り、ダイオード11に電流が流れることはない。
この場合、スイッチ制御装置17はフィルタ回路31を有する必要はない。フィルタ回路31を有していないスイッチ制御装置17では、出力電圧V2が基準電圧Vr未満である場合、ラッチ回路32はローレベル電圧を駆動回路33に出力する。出力電圧V2が基準電圧Vr以上となった場合、ラッチ回路32は、駆動回路33に出力している電圧をハイレベル電圧に切替え、駆動回路33に出力している電圧をハイレベル電圧に維持する。
スイッチ制御装置17がフィルタ回路31を有しない場合、出力回路30は、FET10の両端電圧、即ち、(Vs−Vd)が高い程、低い電圧を出力するように構成されてもよい。この場合、基準電圧Vrは、ソース電圧Vsがドレイン電圧Vdと一致する場合における出力電圧V2よりも低く、ダイオード11に電流が流れた場合における出力電圧V2よりも高い。ラッチ回路32は、出力電圧V2が基準電圧Vr以上である場合、ラッチ回路32はローレベル電圧を駆動回路33に出力する。出力電圧V2が基準電圧Vr未満となった場合、ラッチ回路32は、駆動回路33に出力している電圧をハイレベル電圧に切替え、駆動回路33に出力している電圧をハイレベル電圧に維持する。
また、FET10の型は、Nチャネル型に限定されず、Pチャネル型であってもよい。この場合、前述したNチャネル型のFET10のドレイン及びソースが、Pチャネル型のFET10のソース及びドレインに対応する。Pチャネル型のFET10では、ドレインにダイオード11のアノードが接続され、ソースにダイオード11のカソードが接続される。FET10の型がPチャネル型である場合、駆動回路33は、接地電位を基準としたFET10のゲートの電圧を低下させることによって、FET10をオンに切替え、接地電位を基準としたFET10のゲートの電圧を上昇させることによって、FET10をオフに切替える。
開示された実施形態1−3はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
1 電源システム
10 FET
11 ダイオード
12 第1蓄電器
13 第2蓄電器
14 発電機
15 スタータ
16 負荷
17 スイッチ制御装置
20 外部装置
30 出力回路
31 フィルタ回路(第2の出力回路)
32 ラッチ回路(指示部)
33 駆動回路
40,41 差動増幅器
50 マイコン(信号出力部)
B1 バイポーラトランジスタ(第1バイポーラトランジスタ)
B2 バイポーラトランジスタ(第2バイポーラトランジスタ)
B3,B4,B5 バイポーラトランジスタ
C1 キャパシタ
R1 抵抗(第1抵抗)
R2 抵抗(第2抵抗)
R3 抵抗(第3抵抗)
R4,R5,・・・,R9 抵抗
10 FET
11 ダイオード
12 第1蓄電器
13 第2蓄電器
14 発電機
15 スタータ
16 負荷
17 スイッチ制御装置
20 外部装置
30 出力回路
31 フィルタ回路(第2の出力回路)
32 ラッチ回路(指示部)
33 駆動回路
40,41 差動増幅器
50 マイコン(信号出力部)
B1 バイポーラトランジスタ(第1バイポーラトランジスタ)
B2 バイポーラトランジスタ(第2バイポーラトランジスタ)
B3,B4,B5 バイポーラトランジスタ
C1 キャパシタ
R1 抵抗(第1抵抗)
R2 抵抗(第2抵抗)
R3 抵抗(第3抵抗)
R4,R5,・・・,R9 抵抗
Claims (7)
- 第1蓄電器と、ダイオードのアノードとが一端に接続され、第2蓄電器と、該ダイオードのカソードとが他端に接続されているスイッチをオン又はオフに切替える切替え部を備えるスイッチ制御装置であって、
前記ダイオードに電流が流れた場合に、前記スイッチのオンへの切替えを前記切替え部に指示する指示部を備える
スイッチ制御装置。 - 前記スイッチの両端間の電圧が高い程、高い電圧を出力する出力回路を備え、
前記指示部は、該出力回路が出力した電圧が所定電圧以上である場合に前記スイッチのオンへの切替えを指示し、
前記所定電圧は、前記ダイオードに電流が流れている場合に前記出力回路が出力する電圧よりも低い
請求項1に記載のスイッチ制御装置。 - 前記出力回路は、
前記スイッチの一端に一端が接続される第1抵抗と、
該第1抵抗の他端にエミッタが接続されるPNP型の第1バイポーラトランジスタと、
該第1バイポーラトランジスタのコレクタに一端が接続される第2抵抗と、
前記スイッチの他端にエミッタが接続され、前記第1バイポーラトランジスタのベースに、ベース及びコレクタが接続されるPNP型の第2バイポーラトランジスタと、
該第2バイポーラトランジスタのコレクタに一端が接続される第3抵抗と
を有し、
前記出力回路は、前記第2抵抗の一端から電圧を出力する
請求項2に記載のスイッチ制御装置。 - 前記出力回路が、前記所定電圧以上である電圧を出力している出力期間に応じた電圧を出力する第2の出力回路を備え、
前記指示部は、該第2の出力回路が出力した電圧に基づいて前記スイッチのオンへの切替えを指示する
請求項2又は請求項3に記載のスイッチ制御装置。 - 前記第2の出力回路は、前記出力期間が長い程、低い電圧を出力し、
前記指示部は、前記第2の出力回路が出力した電圧が閾値電圧以下となった場合に前記スイッチのオンへの切替えを指示する
請求項4に記載のスイッチ制御装置。 - 前記指示部が前記スイッチのオンへの切替えを指示したにも関わらず、前記スイッチがオンに切替わらなかった場合に、報知を指示する報知信号を出力する信号出力部を備える
請求項1から請求項5のいずれか1つに記載のスイッチ制御装置。 - 前記スイッチのオン又はオフを指示する指示信号が入力される入力部を備え、
前記切替え部は、該入力部に入力された指示信号の指示に従って、前記スイッチをオン又はオフに切替え、
前記切替え部は、前記指示部が前記スイッチのオンへの切替えを指示した場合、前記入力部に入力された指示信号の指示に無関係に前記スイッチをオンに切替え、該スイッチのオンを維持する
請求項1から請求項5のいずれか1つに記載のスイッチ制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017023387A JP2018129761A (ja) | 2017-02-10 | 2017-02-10 | スイッチ制御装置 |
PCT/JP2018/002606 WO2018147102A1 (ja) | 2017-02-10 | 2018-01-29 | スイッチ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017023387A JP2018129761A (ja) | 2017-02-10 | 2017-02-10 | スイッチ制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018129761A true JP2018129761A (ja) | 2018-08-16 |
Family
ID=63107985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017023387A Withdrawn JP2018129761A (ja) | 2017-02-10 | 2017-02-10 | スイッチ制御装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2018129761A (ja) |
WO (1) | WO2018147102A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112640279A (zh) * | 2019-02-01 | 2021-04-09 | 欧姆龙株式会社 | 过电流保护电路及开关电路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001057740A (ja) * | 1999-08-18 | 2001-02-27 | Matsushita Electric Ind Co Ltd | 電池保護装置 |
JP4930263B2 (ja) * | 2006-12-25 | 2012-05-16 | パナソニック株式会社 | 蓄電装置 |
JP2010187470A (ja) * | 2009-02-12 | 2010-08-26 | Toshiba Corp | 出力保護回路 |
JP5488169B2 (ja) * | 2010-04-27 | 2014-05-14 | 株式会社デンソー | 電源装置 |
JP2012171612A (ja) * | 2011-02-24 | 2012-09-10 | Ichikoh Ind Ltd | 灯具点灯回路 |
-
2017
- 2017-02-10 JP JP2017023387A patent/JP2018129761A/ja not_active Withdrawn
-
2018
- 2018-01-29 WO PCT/JP2018/002606 patent/WO2018147102A1/ja active Application Filing
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112640279A (zh) * | 2019-02-01 | 2021-04-09 | 欧姆龙株式会社 | 过电流保护电路及开关电路 |
CN112640279B (zh) * | 2019-02-01 | 2024-05-10 | 欧姆龙株式会社 | 过电流保护电路及开关电路 |
Also Published As
Publication number | Publication date |
---|---|
WO2018147102A1 (ja) | 2018-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4777920B2 (ja) | 充放電制御回路及び充電式電源装置 | |
US7795848B2 (en) | Method and circuit for generating output voltages from input voltage | |
JP5999987B2 (ja) | パワーパス回路 | |
US10654428B2 (en) | Power supply control device | |
US20120206110A1 (en) | Reverse current prevention circuit, charging circuit incorporating reverse current prevention circuit, and constant-voltage circuit incorporating reverse current prevention circuit | |
EP3116129B1 (en) | Preventive apparatus | |
WO2018147102A1 (ja) | スイッチ制御装置 | |
JP2013255002A (ja) | 低電圧ロックアウト回路 | |
JP2006027364A (ja) | 車両用電源装置 | |
JP2002189522A (ja) | レギュレータ | |
JP2019140747A (ja) | 給電制御装置、給電制御方法及びコンピュータプログラム | |
US10547194B2 (en) | Power supply control apparatus | |
CN111987754A (zh) | 可移动设备以及对负载供电的控制方法 | |
JP7512670B2 (ja) | 給電制御装置 | |
US20240111321A1 (en) | Semiconductor device, regulator circuit, and method for starting regulator circuit | |
US7859306B2 (en) | Load driving circuit | |
CN216672870U (zh) | 一种高压启动电路 | |
JP7059946B2 (ja) | 電源制御回路 | |
JP4249401B2 (ja) | Dc−dcコンバータ | |
JP4690213B2 (ja) | Dc/dcコンバータ | |
JP4570950B2 (ja) | 電圧検出回路 | |
CN113972845A (zh) | 一种高压启动电路 | |
JPH06237541A (ja) | スイッチ投入検出回路 | |
WO2016111161A1 (ja) | 電流制御装置 | |
JPH09247950A (ja) | インバータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190530 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20200204 |