JP2018129419A - 回路基板、電子装置 - Google Patents

Abstract

【課題】絶縁層の内部に伝熱体が設けられ、絶縁層の上面に導体が設けられた回路基板において、伝熱体の上方に配置された導体間の放電を抑制する。【解決手段】回路基板１０は、上面１ａに配線パターン５ｂ、５ｃ、５ｄ、５ｅが印刷により設けられた第１絶縁層１と、第１絶縁層１の下面１ｂの一部に接するように設けられた金属製のメタルコア４と、第１絶縁層１の下面１ｂの他部とメタルコア４の外周面とに接するように設けられた第２絶縁層２とを備える。配線パターン５ｃ、５ｄは、メタルコア４と上下に重なるように、第１絶縁層１の上面１ａに設けられている。回路基板１０は、メタルコア４の下面４ｂを全部覆うように設けられた第３絶縁層３をさらに備える。【選択図】図２

Description

本発明は、上面に導体が印刷により設けられた回路基板と、該回路基板を備えた電子装置に関する。

絶縁層の上面に、導体が印刷により設けられ、かつ電子部品が実装される回路基板がある。絶縁層の上面に設けられた導体としては、たとえば、配線パターン、ランド、パッド、グランドパターン（ベタグランドともいう）、スルーホールの上端部、サーマルビアの上端部などがある。このうち、配線パターン、ランド、グランドパターン、およびスルーホールなどは、電気配線の一例である。

回路基板において、発熱量の多い電子部品で発生した熱や、高電流が流れることにより配線パターン自体で発生した熱などを放熱する構造が種々提案されている。たとえば、特許文献１〜４では、金属製の伝熱体が絶縁層に埋設されていて、その伝熱体の上方に電子部品や配線パターンなどの導体が配置されている。

特許文献１では、絶縁層と伝熱体の上面を覆うように誘電層が設けられ、該誘電層の上面に配線パターンなどの導体が設けられ、該導体上に電子部品の端子が実装されている。特許文献２では、絶縁層と伝熱体の上面を覆うように表面絶縁層が設けられ、該表面絶縁層の上面に導体が設けられ、該導体上に電子部品が実装されている。特許文献３では、絶縁層の上面から表出した伝熱体の上面を覆うように、絶縁性を有する伝熱部材が設けられ、該伝熱部材上に電子部品の本体部（半導体のパッケージ部分）が搭載されている。

特許文献４では、伝熱体を埋設した厚みの厚い絶縁層の上面、下面、および内部に、配線パターンなどの導体が積層されている。絶縁層の上面に設けられた導体と伝熱体の上面とは異種金属間接合され、該導体上に電子部品が実装されている。伝熱体の下面、絶縁層の下面、および絶縁層の下面に設けられた配線パターンやスルーホールの下端部などの導体は、厚みの薄い裏面絶縁層により全部覆われている。裏面絶縁層は、絶縁層と下方に設けられた放熱体とを接合し、電子部品などから伝熱体に伝わった熱を、放熱体に伝える。

一方、回路基板において、実装密度の向上などのため、配線パターンなどの導体が狭い間隔で配置されることがある。この場合、回路基板に形成された電気回路に電流が流れると、その間隔が狭い導体間に寄生容量が生じ易くなる。また、電気回路で発生した高周波成分が、その寄生容量が生じた箇所を通過して、高周波ノイズが生じ易くなる。そして、その高周波ノイズが意図しない電気配線に回り込んで、電気回路の動作不良を引き起すおそれがある。

そのため、回路基板において、導体間の寄生容量を抑制する構造が種々提案されている。たとえば、特許文献５では、コイルパターンの両端部の間に、回路基板の絶縁材料より誘電率が低い空隙部を設けて、コイルパターンの両端部の間の寄生容量を低減している。

特許文献６では、多層回路基板において、内層に設けられた配線パターンと上下に重ならないように、上面層に配線パターンを設けて、内層の配線パターンと上面層の配線パターンとの間の寄生容量を低減している。

特許文献７では、上面層に高周波素子を実装した回路基板において、該高周波素子の直下の部分に、他の部分より誘電率の低い誘電体を設けたり、内層パターンを設けなかったりすることで、上面層とこれより下方にある内層または下表層との間の寄生容量を低減している。

図８は、従来の回路基板５０の断面図を示している。回路基板５０では、第１絶縁層５１の上面に、導体である配線パターン５５ａ〜５５ｄが印刷により設けられている。また、第１絶縁層５１の上面には、電子部品が実装される（図示省略）。第１絶縁層５１の下面の一部分には、金属製の伝熱体５３が設けられている。第１絶縁層５１の下方でかつ伝熱体５３の周囲には、第２絶縁層５２が設けられている。

伝熱体５３の上方に設けられた配線パターン５５ａ、５５ｂ同士は、所定の間隔で離間していて、電気的に絶縁されている。配線パターン５５ａ、５５ｂにそれぞれ電流が流れると、伝熱体５３と、伝熱体５３の上方に設けられた配線パターン５５ａ、５５ｂとの間に、寄生容量が生じ易い。このため、回路基板５０では、図９に示すような等価回路が想定される。

図９に示す等価回路では、伝熱体５３と配線パターン５５ａ、５５ｂとの間にある第１絶縁層５１で、それぞれ寄生容量Ｃｄ、Ｃｅが生じている。寄生容量Ｃｄ、Ｃｅは、伝熱体５３と配線パターン５５ａ、５５ｂとの間にある第１絶縁層５１の絶縁抵抗Ｒｄ、Ｒｅに対して、それぞれ並列に接続されている。そして、一方の寄生容量Ｃｅおよび絶縁抵抗Ｒｅに対して、他方の寄生容量Ｃｄおよび絶縁抵抗Ｒｄは、配線パターン５５ａ、５５ｂの間の空気の絶縁抵抗Ｒｃと伝熱体５３とを介して、並列に接続されている。また、一方の寄生容量Ｃｅおよび絶縁抵抗Ｒｅに対して、仮想交流電源６０が直列に接続されている。

特開平６−２４４３０３号公報 特開２０１４−１７９４１６号公報 特開２００６−４９８８７号公報 特開２００７−３６０５０号公報 特開２０１５−１１８９８７号公報 特開２０１５−２０７６９３号公報 特開平７−１４７５２１号公報

図９において、配線パターン５５ａ、５５ｂに電流が流れることで、配線パターン５５ａ、５５ｂと伝熱体５３との間に生じた寄生容量Ｃｄ、Ｃｅにより、仮想交流電源６０から配線パターン５５ａ、５５ｂの間に交流電圧が印加された状態となる。この配線パターン５５ａ、５５ｂの間の印加電圧が高くなると、配線パターン５５ａ、５５ｂの間に存在する空気が絶縁破壊されて、配線パターン５５ａ、５５ｂの間で放電が生じる。このように、意図せず配線パターン５５ａ、５５ｂの間で放電が生じると、回路基板５０に形成された電子回路の動作不良を招く結果となる。

そこで、本発明の課題は、絶縁層の内部に伝熱体が設けられ、絶縁層の上面に導体が設けられた回路基板において、伝熱体の上方に配置された導体間の放電を抑制することである。

本発明による回路基板は、上面に導体が印刷により設けられた第１絶縁層と、第１絶縁層の下面の一部に接するように設けられた金属製の伝熱体と、第１絶縁層の下面の他部と伝熱体の外周面とに接するように設けられた第２絶縁層とを備えている。本発明では、導体は、伝熱体と上下に重なるように、第１絶縁層の上面に複数設けられ、伝熱体の下面を全部覆うように設けられた第３絶縁層がさらに備わっている。

また、本発明による電子装置は、上記回路基板と、上記回路基板の第１絶縁層の上面に設けられた実装領域に実装された電子部品と、上記回路基板の伝熱体の下方に設けられ、当該伝熱体と熱的に接続される放熱体とを備える。

本発明によると、回路基板の第２絶縁層の内部に伝熱体が設けられ、伝熱体と上下に重なるように、第１絶縁層の上面に複数の導体が設けられているが、伝熱体の下面が第３絶縁層により全部覆われている。このため、当該複数の導体に電流が流れることで、該各導体と伝熱体との間にある第１絶縁層で寄生容量が生じるとともに、伝熱体の下方にある第３絶縁層でも寄生容量が生じる。そして、第１絶縁層の寄生容量および絶縁抵抗に対して、第３絶縁層の寄生容量および絶縁抵抗が直列に接続された状態となり、分圧作用によって伝熱体の上方に配置された導体間の空気の絶縁抵抗に印加される電圧が低減されるので、該導体間の放電を抑制することができる。

本発明では、上記回路基板において、第１絶縁層の上面には、電子部品を実装する実装領域が設けられ、伝熱体は、実装領域と上下に重なるように第１絶縁層の下方に設けられ、導体のうち少なくとも１つは、実装領域に実装される電子部品の端子と電気的に接続される電気配線であってもよい。

また、本発明では、上記回路基板において、第１絶縁層、第３絶縁層、および伝熱体の各熱伝導率は、第２絶縁層の熱伝導率より高いことが好ましい。

また、本発明では、上記回路基板において、伝熱体は、第１絶縁層の下面の一部に接するように設けられた第１伝熱体と、第１伝熱体の下方に設けられた第２伝熱体とから成り、第３絶縁層は、第１伝熱体の下面を全部覆うように、第１伝熱体と第２伝熱体の間に設けられてもよい。

さらに、本発明では、上記回路基板において、第１絶縁層と第３絶縁層の各硬度は、第２絶縁層の硬度より高く、第３絶縁層の側面より外側にあって第１絶縁層と第２絶縁層とが積層された部分を貫通する貫通導体をさらに備えてもよい。

本発明によれば、絶縁層の内部に伝熱体が設けられ、絶縁層の上面に導体が設けられた回路基板において、伝熱体の上方に配置された導体間の放電を抑制することが可能となる。

本発明の第１実施形態による電子装置の平面図である。 図１のＡ−Ａ断面図である。 図１の回路基板の断面図である。 図３の回路基板の等価回路を示した図である。 本発明の第２実施形態による電子装置の断面図である。 図５の回路基板の等価回路を示した図である。 本発明の他の実施形態による回路基板の断面図である。 従来の回路基板の断面図である。 図８の回路基板の等価回路を示した図である。

以下、本発明の実施形態につき、図面を参照しながら説明する。各図において、同一部分および対応する部分には同一符号を付している。

まず、第１実施形態の電子装置１００および回路基板１０の構造を、図１〜図３を参照しながら説明する。

図１は、第１実施形態の電子装置１００の平面図である。図１では、電子装置１００を上方から見た状態を示している。図２は、図１のＡ−Ａ断面図である。図３は、第１実施形態の回路基板１０の断面図である。図３に示す回路基板１０の断面は、図２に示す回路基板１０の断面と同一平面である。これら各図では、便宜上、回路基板１０および電子装置１００の一部のみ図示している（後述する図４〜図７も同様である）。

図１および図２に示す電子装置１００は、たとえば電気自動車またはハイブリッドカーに搭載されるＤＣ−ＤＣコンバータから成る。電子装置１００は、回路基板１０、ＦＥＴ（電界効果トランジスタ）９ａ、９ｂ、およびヒートシンク８を備えている。

図３などに示すように、回路基板１０は、上面１ａに上表層Ｌ１が設けられ、下面２ｂに下表層Ｌ５が設けられ、内部に複数の内層Ｌ２、Ｌ３、Ｌ４が設けられた多層の回路基板である。回路基板１０には、第１絶縁層１、第２絶縁層２、第３絶縁層３、およびメタルコア４が備わっている。

また、回路基板１０の上表層Ｌ１、内層Ｌ２〜Ｌ４、および下表層Ｌ５には、配線パターン５ａ〜５ｊ”が印刷により設けられている。配線パターン５ａ〜５ｊ”は、導電性と熱伝導性を有する銅箔で形成された導体である。配線パターン５ａ〜５ｊ”は、回路基板１０に形成された電気回路（図示省略）の電気配線である。

さらに、回路基板１０を貫通するように、スルーホール６が設けられている。スルーホール６の上下端部６ａ、６ｂは、銅箔で形成されている。スルーホール６の内周面６ｃに銅めっきが施されることで、スルーホール６内に銅が充填されている。スルーホール６は、導体であり、かつ回路基板１０に形成された電気回路の電気配線である。

回路基板１０の第１絶縁層１は、高熱伝導性のプリプレグから構成されている。高熱伝導性のプリプレグは、たとえば、アルミナをエポキシに混ぜ込むなどして生成された、高熱伝導性と絶縁性を有するプリプレグである。第１絶縁層１は、所定の厚みを有する平板状に形成されている。

第１絶縁層１の上面１ａは、外部に表出している。図１に示すように、第１絶縁層１の上面１ａには、ＦＥＴ９ａ、９ｂを実装する実装領域Ｙａ、Ｙｂが設けられ、かつ配線パターン５ａ〜５ｆが設けられている。

実装領域Ｙａ、Ｙｂには、ＦＥＴ９ａ、９ｂがそれぞれ実装されている。ＦＥＴ９ａ、９ｂは、発熱量の多い表面実装型の電子部品である。各ＦＥＴ９ａ、９ｂには、ソース端子ｓ１、ｓ２、ゲート端子ｇ１、ｇ２、およびドレイン端子ｄ１、ｄ２が備わっている。

第１絶縁層１の上面１ａに設けられた配線パターン５ａ〜５ｆは、ＦＥＴ９ａ、９ｂの端子ｓ１、ｇ１、ｄ１、ｓ２、ｇ２、ｄ２と電気的に接続される電気配線である。配線パターン５ａ〜５ｆの一部は、端子ｓ１、ｇ１、ｄ１、ｓ２、ｇ２、ｄ２をはんだ付けするランドとして機能している。

詳しくは、ＦＥＴ９ａのソース端子ｓ１は、配線パターン５ａ上にはんだ付けされている。ＦＥＴ９ａのゲート端子ｇ１は、配線パターン５ｂ上にはんだ付けされている。ＦＥＴ９ａのドレイン端子ｄ１は、配線パターン５ｃ上にはんだ付けされている。ＦＥＴ９ｂのソース端子ｓ２は、配線パターン５ｅ上にはんだ付けされている。ＦＥＴ９ｂのゲート端子ｇ２は、配線パターン５ｆ上にはんだ付けされている。ＦＥＴ９ｂのドレイン端子ｄ２は、配線パターン５ｄ上にはんだ付けされている。

図２および図３に示すように、第１絶縁層１の下面１ｂの一部に接するように、メタルコア４が設けられている。メタルコア４は、導電性と熱伝導性を有する銅などの金属板から成る。メタルコア４は、図１に示すように、回路基板１０の上方から見ると、矩形状であり、回路基板１０より小さく形成されている。

図２および図３に示すように、第１絶縁層１の下面１ｂとメタルコア４の上面４ａとは、たとえば加熱により圧着されている。メタルコア４は、図２に示すように、第１絶縁層１の上面１ａに設けられた複数の実装領域Ｙａ、Ｙｂの一部と上下に重なるように、第１絶縁層１の下面１ｂに設けられている。

詳しくは、図１に示すように、回路基板１０の上方から見て、長い破線で示すメタルコア４の領域には、第１絶縁層１の上面１ａの実装領域Ｙａ、Ｙｂに実装されたＦＥＴ９ａ、９ｂの、少なくとも本体部（半導体パッケージ部分）９ｃ、９ｄとドレイン端子ｄ１、ｄ２とが含まれている。また、ＦＥＴ９ａ、９ｂのドレイン端子ｄ１、ｄ２がはんだ付けされた配線パターン５ｃ、５ｄの一部も、上記領域に含まれている。

図２に示すように、メタルコア４の上面４ａは、第１絶縁層１で覆われている。このため、第１絶縁層１の上面１ａに設けられた配線パターン５ａ〜５ｆおよびＦＥＴ９ａ、９ｂに対して、メタルコア４は第１絶縁層１により絶縁されている。メタルコア４は、本発明の「伝熱体」の一例である。

第１絶縁層１の下面１ｂの他部（メタルコア３が接しない部分）と、メタルコア４の外周面とに接するように、第２絶縁層２が設けられている。図３に示すように、第２絶縁層２は、合成樹脂を含浸させた通常のプリプレグ２ｃの上下両面に、銅張積層板２ｄをそれぞれ接着することにより構成されている。通常のプリプレグとは、一般的なプリント基板の材料となるプリプレグのことである。銅張積層板２ｄは、ガラス繊維を含んだエポキシなどの合成樹脂から成る板材の上下両面に、銅箔を貼り付けたものである。第２絶縁層２は、第１絶縁層１より厚みが厚い平板状に形成されていて、積層構造を有している。

第２絶縁層２には、通常のプリプレグ２ｃと銅張積層板２ｄのコア（合成樹脂製）２ｅという、２種類の絶縁部分がある。これらの絶縁部分２ｃ、２ｅの材質は異なっている。各絶縁部分２ｃ、２ｅの厚みは、第１絶縁層１の厚みとほぼ同等になっている。

第２絶縁層２の上面２ａと第１絶縁層１の下面１ｂとは、たとえば加熱により圧着されている。第２絶縁層２はメタルコア４の周面に対しても、たとえば加熱により圧着されている。第２絶縁層２の厚みと、メタルコア４の厚みとは同一である。

第２絶縁層２の各銅張積層板２ｄの銅箔部分を用いて、第１絶縁層１と第２絶縁層２の間に内層Ｌ２が設けられ、第２絶縁層２の内部に内層Ｌ３、Ｌ４が設けられ、第２絶縁層２の下面２ｂに下表層Ｌ５が設けられている。内層Ｌ２には、配線パターン５ｉ、５ｊが設けられている。内層Ｌ３には、配線パターン５ｉ’、５ｊ’が設けられている。内層Ｌ４には、配線パターン５ｉ”、５ｊ”が設けられている。下表層Ｌ５には、配線パターン５ｇ、５ｈが設けられている。

メタルコア４の下面４ｂを全部覆うように、第３絶縁層３が設けられている。第３絶縁層３は、たとえば、第１絶縁層１と同一の高熱伝導性のプリプレグから構成されている。第３絶縁層３の厚みは、第１絶縁層１の厚みと同等になっている。第３絶縁層３は、所定の厚みを有する平板状に形成されている。第３絶縁層３は、図１に短い破線で示すように、回路基板１０の上方から見ると、矩形状であり、回路基板１０より小さくて、メタルコア４より大きく形成されている。

図３に示すように、メタルコア４の周囲近傍にある第２絶縁層２の下面２ｂの一部も、第３絶縁層３により覆われている。この第２絶縁層２の下面２ｂの一部およびメタルコア４の下面４ｂに対して、第３絶縁層３の上面３ａは、たとえば加熱により圧着されている。

メタルコア４の周囲近傍にない第２絶縁層２の下面２ｂの他部は、第３絶縁層３により覆われていない。この第３絶縁層３により覆われていない下面２ｂの他部の面積は、第３絶縁層３により覆われている下面２ｂの一部の面積より大きい。第３絶縁層３により覆われていない下面２ｂの他部には、配線パターン５ｇ、５ｈ、スルーホール６の下端部６ｂ、および実装領域Ｙｃ（図２）が設けられている。実装領域Ｙｃには、電子部品９ｅが実装されている。電子部品９ｅは、たとえば、表面実装型のチップコンデンサから成る。電子部品９ｅは、配線パターン５ｈのランド部分にはんだ付けされている。

、
第３絶縁層３の側面より外側にあって第１絶縁層１と第２絶縁層２とが積層された部分には、スルーホール６が設けられている。スルーホール６は、第１絶縁層１、第２絶縁層２、および配線パターン５ｅ、５ｊ、５ｊ’、５ｊ”、５ｇを貫通している。スルーホール６の上端部６ａは、上表層Ｌ１に設けられた配線パターン５ｅと接続されている。スルーホール６の下端部６ｂは、下表層Ｌ５に設けられた配線パターン５ｇと接続されている。スルーホール６の内周面６ｃは、内層Ｌ２〜Ｌ４に設けられた配線パターン５ｊ、５ｊ’、５ｊ”と接続されている。

つまり、スルーホール６は、異なる層Ｌ１〜Ｌ５にある配線パターン５ｅ、５ｊ、５ｊ’、５ｊ”、５ｇ同士を接続している。また、配線パターン５ｅ、５ｊ、５ｊ’、５ｊ”、５ｇの一部は、スルーホール６を接続するランドとして機能している。本例では、スルーホール６は、図１に示すように、７つで一群を構成するように、回路基板１０に設けられている。スルーホール６は、本発明の「貫通導体」の一例である。

第１絶縁層１と第３絶縁層３の各熱伝導率は、第２絶縁層２の熱伝導率より高くなっている。メタルコア４の熱伝導率は、第１絶縁層１と第３絶縁層３の各熱伝導率より高くなっている。具体的には、たとえば、第２絶縁層２の熱伝導率が０．３〜０．５Ｗ／ｍＫ（ｍＫ：メートル・ケルビン）であるのに対して、第１絶縁層１の熱伝導率は３〜５Ｗ／ｍＫである。また、メタルコア４を銅製にした場合、メタルコア４の熱伝導率は約４００Ｗ／ｍＫである。

第１絶縁層１および第３絶縁層３は、アルミナ等が混入された高熱伝導性のプリプレグから構成され、第２絶縁層２は、通常のプリプレグ２ｃと銅張積層板２ｄとから構成されている。このため、第１絶縁層１と第３絶縁層３の各硬度は、第２絶縁層２の硬度より高くなっている。

図２に示すように、第３絶縁層３と第２絶縁層２の下方には、ヒートシンク８が設けられている。ヒートシンク８は、アルミニウムなどの金属製である。ヒートシンク８は、ねじなどの固定具により、回路基板１０の下方に固定されている（詳細図示省略）。第２絶縁層２の下面２ｂおよび該下面２ｂに設けられた配線パターン５ｇ、５ｈなどの導体は、ヒートシンク８の上面８ａから離間している。また、配線パターン５ｈの表面に実装された電子部品９ｅと絶縁するために、ヒートシンク８には、電子部品９ｅとの接触を避ける凹部８ｋが形成されている。

ヒートシンク８の上面８ａには、高熱伝導性を有するサーマルグリス（図示省略）が塗布されている。第３絶縁層３の下面３ｂとヒートシンク８の上面８ａとは、サーマルグリスを介して接している。このため、メタルコア４は、第３絶縁層３とサーマルグリスを介して、下方に設けられたヒートシンク８と熱的に接続されている。また、第３絶縁層３とヒートシンク８の間に介在するサーマルグリスにより、ヒートシンク８に対する第３絶縁層３の密着性が高められ、第３絶縁層３からヒートシンク８への熱伝導性も高められている。

回路基板１０の上面１ａに設けられたＦＥＴ９ａ、９ｂから発生して配線パターン５ｃ、５ｄに伝わった熱や、大電流が流れることで配線パターン５ｃ、５ｄ自体で発生した熱などは、第１絶縁層１、メタルコア４、および第３絶縁層３などによりヒートシンク８に伝えられて、ヒートシンク８から外部へ放出される。つまり、ヒートシンク８は、回路基板１０で生じた熱を外部に放出して、回路基板１０を冷却する。ヒートシンク８は、本発明の「放熱体」の一例である。

他の例として、第２絶縁層２の下面２ｂに設けられた配線パターン５ｇ、５ｈおよびスルーホール６の下端部６ｂと、ヒートシンク８の上面８ａとの間に、熱伝導性を有する絶縁シートを挟持して、配線パターン５ｇ、５ｈおよびスルーホール６を、絶縁シートを介してヒートシンク８と熱的に接続してもよい。この場合、たとえば、配線パターン５ｇ、５ｈの熱が、絶縁シートによりヒートシンク８に伝えられて、ヒートシンク８から外部へ放出される。また、スルーホール６により接続された層Ｌ１〜Ｌ４の配線パターン５ｅ、５ｊ、５ｊ’、５ｊ”の熱も、絶縁シートによりヒートシンク８に伝えられて、ヒートシンク８から外部へ放出される。

回路基板１０の上面１ａに設けられたＦＥＴ９ａ、９ｂや配線パターン５ｃ、５ｄの熱は、第１絶縁層１、メタルコア４、サーマルグリス、および第３絶縁層３によりヒートシンク８に伝えられて、ヒートシンク８から外部へ放出される。また、回路基板１０の他の配線パターン５ａ、５ｂ、５ｅ、５ｆ、５ｇ、５ｈ、５ｉ、５ｊ、５ｉ’、５ｊ’、５ｉ”、５ｊ”の熱は、第１絶縁層１、第２絶縁層２、メタルコア４、サーマルグリス、第３絶縁層３、または絶縁シート（図示省略）によりヒートシンク８に伝えられて、ヒートシンク８から外部へ放出される。つまり、ヒートシンク８は、回路基板１０で生じた熱を外部に放出して、回路基板１０を冷却する。

図１に示すように、回路基板１０の上方から見て、第１絶縁層１の上面１ａにおける、メタルコア４の領域Ｚには、複数の配線パターン５ｃ、５ｄ、複数の実装領域Ｙａ、Ｙｂ、および該実装領域Ｙａ、Ｙｂに実装された複数のＦＥＴ９ａ、９ｂの一部がそれぞれ設けられている。また、当該領域Ｚの周囲近傍には、複数の配線パターン５ａ、５ｂ、５ｅ、５ｆの一端部がそれぞれ設けられている。各配線パターン５ａ〜５ｆは、それぞれ所定の間隔で離間している。

配線パターン５ａ〜５ｃには、ＦＥＴ９ａの各端子ｓ１、ｇ１、ｄ１がそれぞれ実装されているが、配線パターン５ａ〜５ｃ自体は相互に所定の間隔で離間して、電気的に絶縁されている。図示しない制御素子から配線パターン５ｂを介してＦＥＴ９ａのゲート端子ｇ１に制御信号が入力されることで、ＦＥＴ９ａがオン状態になり、ドレイン端子ｄ１とソース端子ｓ１とを介して配線パターン５ｃから配線パターン５ａへと電流が流れる。つまり、ＦＥＴ９ａがオン状態に切り替わることで、配線パターン５ａと配線パターン５ｃとが電気的に接続される。

また、配線パターン５ｄ〜５ｆには、ＦＥＴ９ｂの各端子ｓ２、ｇ２、ｄ２がそれぞれ実装されているが、配線パターン５ｄ〜５ｆ自体も相互に所定の間隔で離間して、電気的に絶縁されている。図示しない制御素子から配線パターン５ｆを介してＦＥＴ９ｂのゲート端子ｇ２に制御信号が入力されることで、ＦＥＴ９ｂがオン状態になり、ドレイン端子ｄ２とソース端子ｓ２とを介して配線パターン５ｄから配線パターン５ｅへと電流が流れる。つまり、ＦＥＴ９ｂがオン状態に切り替わることで、配線パターン５ｅと配線パターン５ｄとが電気的に接続される。

たとえば、メタルコア４の上方に配置された配線パターン５ｃ、５ｄにそれぞれ電流が流れると、メタルコア４と配線パターン５ｃ、５ｄとの間に、それぞれ寄生容量が生じ易い。このため、回路基板１０には、図４に示すような等価回路が想定される。

図４は、回路基板１０の等価回路を示した図である。図４に示す等価回路では、メタルコア４と配線パターン５ｃ、５ｄとの間にある第１絶縁層１で、それぞれ寄生容量Ｃａ、Ｃｂが生じている。寄生容量Ｃａ、Ｃｂは、第１絶縁層１の絶縁抵抗Ｒａ、Ｒｂに対して、それぞれ並列に接続されている。また、メタルコア４の下方にある第３絶縁層３でも、寄生容量Ｃｇが生じている。寄生容量Ｃｇは、第３絶縁層３の絶縁抵抗Ｒｇに対して並列に接続されている。

そして、第１絶縁層１の一方の寄生容量Ｃｂおよび絶縁抵抗Ｒｂに対して、他方の寄生容量Ｃａおよび絶縁抵抗Ｒａは、配線パターン５ｃ、５ｄの間の空気の絶縁抵抗Ｒｃとメタルコア４とを介して、並列に接続されている。また、第１絶縁層１の一方の寄生容量Ｃｂおよび絶縁抵抗Ｒｂに対して、第３絶縁層３の寄生容量Ｃｇおよび絶縁抵抗Ｒｇは、メタルコア４を介して直列に接続されている。さらに、第１絶縁層１の一方の寄生容量Ｃｂおよび絶縁抵抗Ｒｂと、第３絶縁層３の寄生容量Ｃｇおよび絶縁抵抗Ｒｇとに対して、仮想交流電源６０が直列に接続されている。

そのため、配線パターン５ｃ、５ｄに電流が流れることで、配線パターン５ｃ、５ｄとメタルコア４との間にある第１絶縁層１で生じた寄生容量Ｃａ、Ｃｂと、第３絶縁層３で生じた寄生容量Ｃｇにより、仮想交流電源６０から配線パターン５ｃ、５ｄの間に交流電圧が印加された状態となる。この配線パターン５ｃ、５ｄの間の印加電圧が高くなると、配線パターン５ｃ、５ｄの間に存在する空気が絶縁破壊されて、配線パターン５ｃ、５ｄの間で放電が生じる。このように、意図せず配線パターン５ｃ、５ｄの間で放電が生じた場合、回路基板１０に設けられた電気回路やＦＥＴ９ａ、９ｃの動作不良を招く結果となる。

上記のような放電現象は、回路基板１０のメタルコア４の鉛直方向の範囲だけでなく、メタルコア４の周囲近傍でも想定される。

上述した第１実施形態では、回路基板１０の第２絶縁層２の内部に、金属製の伝熱体であるメタルコア４が設けられ、メタルコア４と上下に重なるように、第１絶縁層１の上面１ａに複数の配線パターン５ｃ、５ｄが設けられているが、メタルコア４の下面４ｂが第３絶縁層３により全部覆われている。このため、配線パターン５ｃ、５ｄに電流が流れることで、各配線パターン５ｃ、５ｄとメタルコア４との間にある第１絶縁層１で寄生容量Ｃａ、Ｃｂが生じるとともに、メタルコア４の下方にある第３絶縁層３でも寄生容量Ｃｇが生じる。そして、第１絶縁層１の寄生容量Ｃａおよび絶縁抵抗Ｒａに対して、第３絶縁層３の寄生容量Ｃｇおよび絶縁抵抗Ｒｇが直列に接続された状態となり、分圧作用によってメタルコア４の上方に配置された配線パターン５ｃ、５ｄ間の空気の絶縁抵抗Ｒｃに印加される電圧が低減されるので、該配線パターン５ｃ、５ｄ間の放電を抑制することができる。

また、第１絶縁層の上面１ａにおける、メタルコア４と上下に重なる領域Ｚに、複数のＦＥＴ９ａ、９ｂを実装する場合、当該領域Ｚや領域Ｚの周囲近傍に設ける配線パターン５ａ〜５ｆの数が多くなるので、配線パターン５ａ〜５ｆ同士の間隔を狭く設計しがちになる。配線パターン５ａ〜５ｆ同士の間隔を狭くすると、上述した放電現象が配線パターン５ａ〜５ｆ同士で生じ易くなる。然るに、上述した第１実施形態では、メタルコア４の下面４ｂを第３絶縁層３により全部覆っているので、各配線パターン５ａ〜５ｆとメタルコア４との間にある第１絶縁層１で生じた寄生容量に対して、第３絶縁層３で生じた寄生容量Ｃｇが直列に接続された状態となる。そして、上述した分圧作用により配線パターン５ａ〜５ｆ間に印加される電圧が低減されて、配線パターン５ａ〜５ｆ同士の放電を抑制することができる。

つまり、メタルコア４の上方にある配線パターン５ｃ、５ｄ同士で得られる放電抑制効果は、メタルコア４の周囲近傍に設けられた隣り合う配線パターン５ａ、５ｂ、５ｅ、５ｆ同士や、配線パターン５ａ〜５ｆのうち隣り合ういずれか２つの間でも得ることができる。

また、上述した第１実施形態では、メタルコア４の上方にＦＥＴ９ａ、９ｂと配線パターン５ｃ、５ｄが設けられ、メタルコア４が第３絶縁層３を介して、下方に設けられたヒートシンク８と熱的に接続されている。このため、メタルコア４の上方に設けられたＦＥＴ９ａ、９ｂから発生して配線パターン５ｃ、５ｄに伝わった熱や、大電流が流れることで配線パターン５ｃ、５ｄ自体で発生した熱などを、第１絶縁層１とメタルコア４と第３絶縁層３などによりヒートシンク８に効率良く伝えて、ヒートシンク８から放熱させることができる。また、ＦＥＴ９ａ、９ｂから発生してメタルコア４の周囲近傍にある配線パターン５ａ、５ｂ、５ｅ、５ｆに伝わった熱や、大電流が流れることでこれらの配線パターン自体で発生した熱なども、第１絶縁層１とメタルコア４と第３絶縁層３などによりヒートシンク８に効率良く伝えて、ヒートシンク８から放熱させることができる。

また、上述した第１実施形態では、第１絶縁層１、第３絶縁層３、およびメタルコア４の各熱伝導率が、第２絶縁層２の熱伝導率より高いので、ＦＥＴ９ａ、９ｂや配線パターン５ａ〜５ｆの熱を、第１絶縁層１とメタルコア４と第３絶縁層３によりヒートシンク８に伝わり易くして、ヒートシンク８から効率良く放熱させることができる。

また、第１絶縁層１と第３絶縁層３の各硬度は、第２絶縁層２の硬度より高くなっている。このため、たとえば、第１絶縁層１と第２絶縁層２と第３絶縁層３とを積層した場合、該積層部分が硬くなるので、該積層部分を貫通するようにスルーホールを形成するのが困難になる。然るに、上述した第１実施形態では、第３絶縁層３の側面より外側にあって、第１絶縁層１と第２絶縁層２と該各層１、２に設けられた配線パターン５ｅ、５ｊ、５ｊ’、５ｊ”、５ｇとが積層された部分に、スルーホール６を形成している。この積層部分には、硬度の高い第３絶縁層３が存在しないため、スルーホール６用の孔を容易に穿孔して、スルーホール６を形成し易くすることができる。

さらに、上述した第１実施形態では、第３絶縁層３がメタルコア４の下面４ｂと、該下面４ｂの近傍にある第２絶縁層２の下面２ｂの一部だけを覆っていて、該下面２ｂの大部分と該大部分に設けられた配線パターン５ｇ、５ｈを覆っていない。このため、配線パターン５ｈの表面に、実装領域Ｙｃを容易に設けて、該実装領域Ｙｃに電子部品９ｅを容易に実装することができる。

次に、第２実施形態の電子装置１００’と回路基板１０’の構造を、図５を参照しながら説明する。

図５は、第２実施形態の電子装置１００’の断面図である。電子装置１００’の平面図は、図１と同様であるので、図示を省略する。

電子装置１００’の回路基板１０’では、メタルコア４’が、第１メタルコア４１と第２メタルコア４２とから構成されている。第１メタルコア４１と第２メタルコア４２は、導電性と熱伝導性を有する銅などの金属板から成る。メタルコア４’は、本発明の「伝熱体」の一例であり、第１メタルコア４１は、本発明の「第１伝熱体」の一例であり、第２メタルコア４２は、本発明の「第２伝熱体」の一例である。

第１メタルコア４１は、第１絶縁層１の下面１ｂの一部に接するように設けられている。第２メタルコア４２は、第１メタルコア４１の下方に重なるように設けられている。上方から見た場合の第１メタルコア４１と第２メタルコア４２の外形は同一である。

第１メタルコア４１と第２メタルコア４２の間には、第３絶縁層３’が設けられている。第３絶縁層３’は、第１メタルコア４１の下面４１ｂを全部覆っている。第３絶縁層３’の材質や性能は、第１実施形態の第３絶縁層３と同様である。

第１絶縁層１の下面１ｂの他部とメタルコア４１、４２の周囲と第３絶縁層３’の周囲には、第２絶縁層２が設けられている。第３絶縁層３’は、メタルコア４１、４２より側方へ突き出ていて、第２絶縁層２の内部に食い込んでいる。第２絶縁層２の下面２ｂおよび該下面２ｂに設けられた下表層Ｌ５は、第３絶縁層３’で覆われていない。

回路基板１０’の、第３絶縁層３’の側面より外側にあって第１絶縁層１と第２絶縁層２が積層された部分には、スルーホール６が設けられている。スルーホール６は、第１絶縁層１、第２絶縁層２、および配線パターン５ｅ、５ｊ、５ｊ’、５ｊ”、５ｇを貫通し、異なる層Ｌ１〜Ｌ５にある配線パターン５ｅ、５ｊ、５ｊ’、５ｊ”、５ｇ同士を接続している。

第２メタルコア４２の下面４２ｂとヒートシンク８’の上方へ突出した上面８ａ’とは、サーマルグリスを介して接している。メタルコア４’は、第３絶縁層３’やサーマルグリスを介して、下方に設けられたヒートシンク８’と熱的に接続されている。

第２実施形態の回路基板１０’では、図６に示すような等価回路が想定される。図６に示す等価回路では、第１メタルコア４１と配線パターン５ｃ、５ｄとの間にある第１絶縁層１で、それぞれ寄生容量Ｃａ’、Ｃｂ’が生じている。寄生容量Ｃａ’、Ｃｂ’は、第１絶縁層１の絶縁抵抗Ｒａ、Ｒｂに対して、それぞれ並列に接続されている。また、第１メタルコア４１の下方にある第３絶縁層３’でも、寄生容量Ｃｇ’が生じている。寄生容量Ｃｇ’は、第３絶縁層３’の絶縁抵抗Ｒｇに対して並列に接続されている。

そして、第１絶縁層１の一方の寄生容量Ｃｂ’および絶縁抵抗Ｒｂに対して、他方の寄生容量Ｃａ’および絶縁抵抗Ｒａは、配線パターン５ｃ、５ｄの間の空気の絶縁抵抗Ｒｃと第１メタルコア４１とを介して、並列に接続されている。また、第１絶縁層１の一方の寄生容量Ｃｂ’および絶縁抵抗Ｒｂに対して、第３絶縁層３’の寄生容量Ｃｇ’および絶縁抵抗Ｒｇは、第１メタルコア４１を介して直列に接続されている。さらに、第１絶縁層１の一方の寄生容量Ｃｂ’および絶縁抵抗Ｒｂと、第３絶縁層３’の寄生容量Ｃｇ’および絶縁抵抗Ｒｇとに対して、仮想交流電源６０が、第２メタルコア４２を介して直列に接続されている。

このような第２実施形態の回路基板１０’においても、配線パターン５ｃ、５ｄに電流が流れることで、各配線パターン５ｃ、５ｄと第１メタルコア４１との間にある第１絶縁層１で寄生容量Ｃａ’、Ｃｂ’が生じるとともに、第１メタルコア４１の下方にある第３絶縁層３’でも寄生容量Ｃｇ’が生じる。そして、第１絶縁層１の寄生容量Ｃａ’および絶縁抵抗Ｒａに対して、第３絶縁層３’の寄生容量Ｃｇ’および絶縁抵抗Ｒｇが直列に接続された状態となり、分圧作用によってメタルコア４’の上方に配置された配線パターン５ｃ、５ｄ間の空気の絶縁抵抗Ｒｃに印加される電圧が低減されるので、該配線パターン５ｃ、５ｄ間の放電を抑制することができる。また、このような放電抑制効果は、第１メタルコア４１の周囲近傍に設けられた隣り合う配線パターン５ａ、５ｂ、５ｅ、５ｆ同士や、配線パターン５ａ〜５ｆのうち隣り合ういずれか２つの間でも得ることができる。

また、上記第２実施形態では、メタルコア４’の上方にＦＥＴ９ａ、９ｂと配線パターン５ｃ、５ｄが設けられ、第１メタルコア４１が第３絶縁層３’および第２メタルコア４２を介してヒートシンク８’と熱的に接続され、第２メタルコア４２が直接ヒートシンク８’と熱的に接続されている。このため、メタルコア４’の上方に設けられたＦＥＴ９ａ、９ｂや配線パターン５ａ〜５ｆの熱を、第１絶縁層１、第１メタルコア４１、第３絶縁層３’、第２メタルコア４２などによりヒートシンク８’に効率良く伝えて、ヒートシンク８’から放熱させることができる。

また、上記第２実施形態では、第３絶縁層３’の側面より外側にあって、第１絶縁層１と第２絶縁層２と該各層１、２に設けられた配線パターン５ｅ、５ｊ、５ｊ’、５ｊ”、５ｇとが積層された部分に、スルーホール６を形成している。この積層部分には、硬度の高い第３絶縁層３’が存在しないため、スルーホール６用の孔を容易に穿孔して、スルーホール６を形成し易くすることができる。

また、上記第２実施形態では、第２メタルコア４２の下面４２ｂが、硬度の高い第３絶縁層３’で覆われておらず、第２絶縁層２の下面２ｂから表出している。このため、たとえば、回路基板１０’の製造時に、第２絶縁層２を構成するプリプレグの溶解物などの不要物が、第２メタルコア４２の下面４２ｂや第２絶縁層２の下面２ｂに付着しても、該不要物を除去する研磨などの作業を容易に行うことができる。

さらに、上記第２実施形態では、第２絶縁層２の下面２ｂが第３絶縁層３’で覆われていないので、該下面２ｂに設けられた配線パターン５ｈの表面に、実装領域Ｙｃを容易に設けて、該実装領域Ｙｃに電子部品９ｅを容易に実装することができる。

本発明では、以上述べた以外にも、種々の実施形態を採用することができる。たとえば、以上の実施形態では、上下表層Ｌ１、Ｌ５と内層Ｌ２〜Ｌ４に配線パターン５ａ〜５ｊ”やスルーホール６の上下端部６ａ、６ｂといった導体が設けられた多層の回路基板１０、１０’に本発明を適用した例を示したが、本発明はこれのみに限定するものではない。たとえば、図７に示すように、内層がなく、上下表層Ｌ１、Ｌ５に配線パターン５ｂ〜５ｈやスルーホール６の上下端部６ａ、６ｂなどの導体が設けられた両面の回路基板１０”に対しても、本発明は適用することが可能である。また、たとえば、第１絶縁層の上面にのみ導体が設けられた単層の回路基板（図示省略）に対しても、本発明は適用が可能である。

また、以上の実施形態では、第３絶縁層３、３’を高熱伝導性のプリプレグから構成した例を示したが、本発明はこれのみに限定するものではない。これ以外に、たとえば、熱伝導性を有する絶縁シートなどの絶縁体で、第３絶縁層を構成してもよい。また、第３絶縁層の硬度は、第２絶縁層の硬度と同等かそれより低くてもよい。この場合、回路基板の第１絶縁層、第２絶縁層、および第３絶縁層が積層された部分にスルーホールやビアなどの貫通導体を形成し易くすることができる。また、スルーホール内に、銅などの金属製のピンなどの導体を埋設してもよい。

また、以上の実施形態では、第１絶縁層１の上面１ａに導体として、配線パターン５ａ〜５ｆとスルーホール６の上端部６ａだけを設けた例を示したが、本発明はこれのみに限定するものではない。たとえば、回路基板の複数の層を貫通するビアなどの他の貫通導体の上端部や、ランド、パッド、またはグランドパターンなどの他の電気配線や、これら以外の導体も第１絶縁層の上面に設けてよい。

また、以上の実施形態では、メタルコア４、４’をＦＥＴ９ａ、９ｂの一部と上下に重なるように設けた例を示したが、本発明はこれのみに限定するものではない。メタルコア４、４’をＦＥＴ９ａ、９ｂの全部と上下に重なるように設けてもよい。

また、以上の実施形態では、第１絶縁層１の上面１ａに、電子部品としてＦＥＴ９ａ、９ｂを設けた例を示したが、本発明はこれのみに限定するものではない。その他の表面実装型の電子部品や、ディスクリート型の電子部品などを設けてもよい。また、第１絶縁層１の上面１ａにおける、第２絶縁層２と上下に重なる範囲にも、実装領域や電子部品を設けてもよい。さらに、第２絶縁層２の下面２ａの外部に表出する部分にも、実装領域や各種の電子部品を設けてもよい。

また、以上の実施形態では、伝熱体として銅製のメタルコア４、４’を設けた例を示したが、本発明はこれのみに限定するものではなく、他の金属で形成された伝熱体を用いてもよい。

また、以上の実施形態では、上方から見た場合のメタルコア４、４’の形状を矩形状にした例を示したが、これに限らず、発熱する電子部品の配置位置や形状に合わせて、上方から見たときのメタルコアの形状は、任意の形にすることができる。

また、第２実施形態では、上方から見た場合の第１メタルコア４１と第２メタルコア４２の外形を同一にした例を示したが、これに限らず、第１メタルコア４１と第２メタルコア４２の外形を異ならせてもよい。たとえば、放熱性能を高めるため、第１絶縁層１と接する第１メタルコア４１の外形より、ヒートシンク８’と接する第２メタルコア４２の外形を大きくしてもよい。また、第１メタルコア４１と第２メタルコア４２の間に設ける第３絶縁層３’においては、上方から見た場合の外形を、第１メタルコア４１または第２メタルコア４２と同一にしてもよい。

また、以上の実施形態では、放熱体として、ヒートシンク８、８’を用いた例を示したが、これに代えて、空冷式や水冷式の放熱器、または冷媒を用いた放熱器などを用いてもよい。また、金属製の放熱体だけでなく、熱伝導性の高い樹脂で形成された放熱体を用いてもよい。

さらに、以上の実施形態では、電子装置１００として、電気自動車やハイブリッドカーに搭載されるＤＣ−ＤＣコンバータを例に挙げたが、本発明は、回路基板と、発熱する電子部品と、放熱体とを備えた、他の電子装置にも適用することができる。

１ 第１絶縁層
１ａ 第１絶縁層の上面
１ｂ 第１絶縁層の下面
２ 第２絶縁層
３、３’ 第３絶縁層
３ｂ 第３絶縁層の下面
４、４’ メタルコア（伝熱体）
４ｂ メタルコアの下面
５ａ〜５ｆ 配線パターン（導体、電気配線）
６ スルーホール（導体、電気配線、貫通導体）
８、８’ ヒートシンク（放熱体）
９ａ、９ｂ ＦＥＴ（電子部品）
１０、１０’ 回路基板
４１ 第１メタルコア（第１伝熱体）
４１ｂ 第１メタルコアの下面
４２ 第２メタルコア（第２伝熱体）
４２ｂ 第２メタルコアの下面
１００、１００’ 電子装置
ｄ１、ｄ２ ＦＥＴのドレイン端子
ｇ１、ｇ２ ＦＥＴのゲート端子
ｓ１、ｓ２ ＦＥＴのソース端子
Ｙａ、Ｙｂ 実装領域

Claims (6)

1. 上面に導体が印刷により設けられた第１絶縁層と、
   前記第１絶縁層の下面の一部に接するように設けられた金属製の伝熱体と、
   前記第１絶縁層の下面の他部と前記伝熱体の外周面とに接するように設けられた第２絶縁層と、を備えた回路基板において、
   前記導体は、前記伝熱体と上下に重なるように、前記第１絶縁層の上面に複数設けられ、
   前記伝熱体の下面を全部覆うように設けられた第３絶縁層をさらに備えた、ことを特徴とする回路基板。
2. 請求項１に記載の回路基板において、
   前記第１絶縁層の上面には、電子部品を実装する実装領域が設けられ、
   前記伝熱体は、前記実装領域と上下に重なるように前記第１絶縁層の下方に設けられ、
   前記導体のうち少なくとも１つは、前記実装領域に実装される前記電子部品の端子と電気的に接続される電気配線である、ことを特徴とする回路基板。
3. 請求項１または請求項２に記載の回路基板において、
   前記第１絶縁層、前記第３絶縁層、および前記伝熱体の各熱伝導率は、前記第２絶縁層の熱伝導率より高い、ことを特徴とする回路基板。
4. 請求項１ないし請求項３のいずれかに記載の回路基板において、
   前記伝熱体は、
   前記第１絶縁層の下面の一部に接するように設けられた第１伝熱体と、
   前記第１伝熱体の下方に設けられた第２伝熱体と、から成り、
   前記第３絶縁層は、前記第１伝熱体の下面を全部覆うように、前記第１伝熱体と前記第２伝熱体の間に設けられている、ことを特徴とする回路基板。
5. 請求項１ないし請求項４のいずれかに記載の回路基板において、
   前記第１絶縁層と前記第３絶縁層の各硬度は、前記第２絶縁層の硬度より高く、
   前記第３絶縁層の側面より外側にあって前記第１絶縁層と前記第２絶縁層とが積層された部分を貫通する貫通導体をさらに備えた、ことを特徴とする回路基板。
6. 請求項１ないし請求項５のいずれかに記載の回路基板と、
   前記回路基板の第１絶縁層の上面に設けられた実装領域に実装された電子部品と、
   前記回路基板の伝熱体の下方に設けられ、当該伝熱体と熱的に接続される放熱体と、を備えたことを特徴とする電子装置。

Images