JP2018107548A - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP2018107548A JP2018107548A JP2016250355A JP2016250355A JP2018107548A JP 2018107548 A JP2018107548 A JP 2018107548A JP 2016250355 A JP2016250355 A JP 2016250355A JP 2016250355 A JP2016250355 A JP 2016250355A JP 2018107548 A JP2018107548 A JP 2018107548A
- Authority
- JP
- Japan
- Prior art keywords
- position information
- defect position
- image
- defect
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】
光学系を瞳分割する画素を有する撮像素子の欠陥画素を補正するために必要なデータ容量を低減すること。
【解決手段】
1つのマイクロレンズに複数の光電変換素子を備え、撮影光学系を瞳分割する画素を有する撮像素子と、複数の光電変換素子の信号の夫々を読み出す第1の画像データの欠陥位置情報を示す第1の欠陥位置情報と、複数の光電変換素子の信号を全て混合して読み出す第2の画像データの欠陥位置情報を示す第2の欠陥位置情報と、複数の光電変換素子を構成するための素子分離領域の異常箇所を判定する分離領域異常判定手段と、複数の光電変換素子の信号のひとつもしくは一部を混合した第3の画像データの第3の欠陥位置情報を生成する欠陥位置情報合成手段を持ち、欠陥位置情報合成手段は、第1の欠陥位置情報と第2の欠陥位置情報と分離領域異常判定手段により得られる分離領域の異常箇所に基づいて生成することを特徴とする構成とした。
【選択図】 図8
光学系を瞳分割する画素を有する撮像素子の欠陥画素を補正するために必要なデータ容量を低減すること。
【解決手段】
1つのマイクロレンズに複数の光電変換素子を備え、撮影光学系を瞳分割する画素を有する撮像素子と、複数の光電変換素子の信号の夫々を読み出す第1の画像データの欠陥位置情報を示す第1の欠陥位置情報と、複数の光電変換素子の信号を全て混合して読み出す第2の画像データの欠陥位置情報を示す第2の欠陥位置情報と、複数の光電変換素子を構成するための素子分離領域の異常箇所を判定する分離領域異常判定手段と、複数の光電変換素子の信号のひとつもしくは一部を混合した第3の画像データの第3の欠陥位置情報を生成する欠陥位置情報合成手段を持ち、欠陥位置情報合成手段は、第1の欠陥位置情報と第2の欠陥位置情報と分離領域異常判定手段により得られる分離領域の異常箇所に基づいて生成することを特徴とする構成とした。
【選択図】 図8
Description
本発明は、撮像素子を有する撮像装置に関し、特に撮像面に撮影光学系の瞳分割が可能な画素を有する撮像素子の画像信号に対する欠陥補正に関するものである。
従来デジタルカメラなどの撮像装置に用いられるCCDイメージセンサー、CMOSイメージセンサーなどの撮像素子は、光電変換部をそれぞれ含む複数の画素が2次元的に配列された画素配列を有している。画素配列は、その全体に均一なレベルの入射光が照射された場合に、特異なレベルの電気信号しか得られない欠陥画素を含むことが多い。この欠陥画素から出力された信号をそのまま用いて画像を得た場合、その画像の画質が劣化する。例えば、特許文献1では工場出荷時に予め不揮発性メモリに格納された撮像素子の欠陥画素のアドレス等の欠陥画素情報を参照して、欠陥画素を補正している。
一方、光学系を瞳分割する画素を有する撮像素子において、複数の光電変換素子の信号のひとつもしくは一部を混合することで立体像として鑑賞するための画像データを取得する撮影やライトフィールド撮影が可能な撮像装置が存在する。
例えば、特許文献2では撮影者の意図した構図に応じて混合する光電変換素子の信号の組み合わせを変えることで撮影した画像を立体像として鑑賞するための画像信号を生成している。このような撮像装置の一例では、光学系を瞳分割する画素を有する撮像素子において、光電変換を行うフォトダイオード(PD)は1つのPDが素子分離領域によって複数のPDに分離されており、複数の光電変換素子の信号のひとつもしくは一部を混合して画像データを読み出している。
上述の特許文献1に開示された従来技術では、撮像素子の全画素を対象として欠陥画素を抽出している。また、1つのマイクロレンズに複数のフォトダイオードが配置される撮影光学系を瞳分割する画素を有する撮像素子は、欠陥画素を検出する対象がフォトダイオードの数だけ必要になるので欠陥画素情報が多くなり、限られた不揮発性メモリの容量を圧迫するといった問題がある。上述の特許文献2に開示された従来技術では、混合する光電変換素子の信号の組み合わせを変えるため、組み合わせの数だけ欠陥画素情報が多くなり、不揮発性メモリの容量を更に圧迫してしまう問題がある。
そこで、本発明の目的は、光学系を瞳分割する画素を有する撮像素子において複数の光電変換素子の信号のひとつもしくは一部を混合する場合においても欠陥画素を補正するために必要な不揮発性メモリのデータ容量を低減することにある。
上記目的を達成するために、本発明は、1つのマイクロレンズに複数の光電変換素子を備え、撮影光学系を瞳分割する画素を有する撮像素子と、複数の光電変換素子の信号の夫々を読み出す第1の画像データの欠陥位置情報を示す第1の欠陥位置情報と、複数の光電変換素子の信号を全て混合して読み出す第2の画像データの欠陥位置情報を示す第2の欠陥位置情報と、複数の光電変換素子を構成するための素子分離領域の異常箇所を判定する分離領域異常判定手段と、複数の光電変換素子の信号のひとつもしくは一部を混合した第3の画像データの第3の欠陥位置情報を生成する欠陥位置情報合成手段を持ち、前記欠陥位置情報合成手段は、前記第1の欠陥位置情報と前記第2の欠陥位置情報と前記分離領域異常判定手段により得られる分離領域の異常箇所に基づいて生成することを特徴とする。
本発明によれば、光学系を瞳分割する画素を有する撮像素子の欠陥画素を補正するために必要な不揮発性メモリのデータ容量を低減することができる。
以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。
[実施例1]
以下、図1を参照して、本発明の第1の実施例による、撮像装置の構成について説明する。
[実施例1]
以下、図1を参照して、本発明の第1の実施例による、撮像装置の構成について説明する。
図1は、本発明の第1の実施例に係る撮像装置の構成を示すブロック図である。同図において、100は、撮影光学系で形成された被写体の光学像を電気信号に光電変換する撮像素子である。撮像素子100は後述するCPU103等によって制御され、静止画または動画を撮影する。101は、撮像素子100から出力されたアナログの画像信号に対して、ゲイン調整や所定の量子化ビットに対応してデジタル変換を行うアナログフロントエンド(以下、これをAFEと称する)である。
102は、撮像素子100及びAFE101の駆動タイミングを制御するタイミングジェネレータ(以下、これをTGと称する)である。本実施例では、撮像素子100の外部にAFE101、TG102を配置しているが、それらは撮像素子内に内蔵される構成であってもかまわない。
106はRAMである。RAM106は、AFE101でデジタル変換された画像データや、後述の画像処理部108で処理された画像データを記憶する画像データ記憶手段の機能と、後述のCPU103が動作を行う際のワークメモリの機能を兼備する。なお、本実施例では、これらの機能を、RAM106を用いて行うようにしているが、アクセス速度が十分に速くて動作上問題のないレベルのメモリであれば、他のメモリを適用することも可能である。107は、CPU103が各部の動作を制御するためにロードして実行するプログラムを格納するROMである。
ここで、本実施形態では、Flash−ROMを示すが、これは一例であり、アクセス速度が十分に速くて動作上問題のレベルのメモリであれば、他のメモリを適用することも可能である。また、ROM107には後述する欠陥画素のアドレス情報を含む。103は、撮像装置を統括的に制御するCPUである。上述のように、CPU103は撮像素子の各部を制御するためのプログラムを実行する。108は、撮影された静止画または動画の補正・圧縮等の処理を行う画像処理部である。また、静止画像、動画像の生成機能を備える。
109は、焦点検出のために、焦点検出用データを用いて焦点検出を行うAF演算部である。110は、静止画データ及び動画データを記録するための、着脱可能なフラッシュメモリである。本実施例では、記録媒体としてフラッシュメモリを適用しているが、その他のデータ書き込み可能な不揮発メモリ、ハードディスク等でもよい。また、これらの記録媒体を内蔵した形態でもよい。104は、撮影命令や撮影条件等の設定をCPU103に対して行う操作部である。105は、撮影した静止画像や動画像およびメニュー等の表示を行う表示部である。
116は、撮影光学系(共通光学系)の先端に配置された第1レンズ群で、光軸方向に進退可能に保持される。117は絞りで、その開口径を調節することで撮影時の光量を調節する。118は第2レンズ群である。そして、前記絞り117及び第2レンズ群118は一体となって光軸方向に進退し、前記第1レンズ群116の進退動作との連動により、変倍作用(ズーム機能)を実現する。119は第3レンズ群で、光軸方向の進退により、撮影光学系の焦点を調節する。
111は、静止画撮影時に露光秒時を調節するフォーカルプレーンシャッタである。本実施例では、フォーカルプレーンシャッタにて撮像素子100の露光秒時を調節する構成であるが、これに限られるものではなく、撮像素子100が電子シャッタ機能を有し、制御パルスで露光秒時を調節する構成であってもよい。112は、光学系の焦点位置を変更する焦点位置変更手段であるフォーカス駆動回路で、AF演算部109の焦点検出結果に基づいてフォーカスアクチュエータ114の駆動を制御し、第3レンズ群119を光軸方向に進退駆動して焦点調節を行なう。113は絞り駆動回路で、絞りアクチュエータ115の駆動を制御して絞り117の開口を制御する。
次に撮像素子100の構成を、図2を参照して説明する。図2(a)は、撮像素子100の構成を示す。図2(a)において、撮像素子は、画素が二次元に配列された画素アレイ100aと、画素アレイ100aの画素の行を選択する垂直選択回路100d、画素アレイ100aの画素の列を選択する水平選択回路100cを持つ。また、撮像素子100はさらに、画素アレイ100aの画素のうち、垂直選択回路100d及び水平選択回路100cによって選択される画素の信号を読み出すための読み出し回路100bを備える。
垂直選択回路100dは、画素アレイ100aの行を選択し、CPU103から出力される水平同期信号に基づいたTG102から出力される読出しパルスを、選択行において有効にする。読出し回路100bは列毎に設けられアンプやメモリを有し、選択行の画素信号を、アンプを介してメモリに格納する。メモリに格納された1行分の画素信号は、水平選択回路100cによって列方向に順に選択され、アンプ100eを介して外部に出力される。この動作を行数分繰り返し、全ての画素の信号を外部に出力する。
撮像素子100の画素アレイ100aを図2(b)に示す。図2(b)において、300はマイクロレンズアレイを構成するマイクロレンズである。301、302、303、304は光電変換を行う光電変換手段としてのフォトダイオード(PD)である。この4つのPDは、1つのPDが素子分離領域によって分離された構成となっている。また、各画素は、PD4つに対して1つのマイクロレンズ300が上部に配置される構成となっている。すなわち、1つの画素は、1つのマイクロレンズに対して複数の光電変換部を備える。
マイクロレンズ300を共有している撮像領域を1画素とした場合、画素アレイ領域には、この画素が水平方向にh画素、垂直方向にv画素並んで配置されている。PD301、PD302、PD303、PD304で蓄積された信号は、前述した読出し動作によって所定の組み合わせで外部に出力される。PD301、PD302、PD303、PD304は後述する瞳分割構成により、互いに位相差を持った別々の像が入射されるため、ここではPD301をA像用光電変換部、PD302をB像用光電変換部、PD303をC像用光電変換部、PD304をD像用光電変換部とする。
本実施例の撮像素子は画素信号の読み出しとして、3種類の読み出し方があり、撮像装置の撮影モード設定に応じて変わる。第1のモードでは、図3(a)に示すように、PD301〜PD302のそれぞれの信号であるA像、B像、C像と、PD301〜PD304を加算した信号であるABCD像が読み出される。第2のモードでは、図3(b)に示すように、PD301とPD303を加算した信号であるAC像と、PD301〜PD304を加算した信号であるABCD像が読み出され、または、図3(c)に示すように、PD301とPD302を加算した信号であるAB像と、PD301〜PD304を加算した信号であるABCD像が読み出される。
ここで、本実施例における、画素欠陥の原因について説明する。図4は画素の詳細の構成である。313はPD全体であり、前述したPD301、PD302、PD303、PD304は、素子分離領域309〜312によって分離されている。305〜308はそれぞれPD301〜304の転送ゲートであり、読み出し時はこれらのオン、オフを制御することにより電荷をPD301〜304の電荷を読み出し回路へ転送する。
本実施例における画素欠陥は2種類あり、第1の欠陥としてPD313に不純物が混入した場合や、転送ゲート305〜308の異常があった場合となる。第2の欠陥として、素子分離領域309〜312の少なくとも1つに異常があった場合となる。
第1の欠陥がある画素は、読み出したA像、B像、C像、ABCD像はともに欠陥となる。また、第2の欠陥がある画素は、次のようなものがある。素子分離領域309に異常があった場合、A像やB像は隣接するPDの電荷が混入して欠陥となるが、AB像やABCD像は欠陥とならない。また、AC像はA像が欠陥のため欠陥となる。同様に、素子分離領域312に異常があった場合、C像は隣接するPDの電荷が混入して欠陥となるが、AB像やABCD像は欠陥とならない。また、AC像はC像が欠陥のため欠陥となる。
このように素子分離領域309〜312のいずれか1つが異常であった場合の、各像の欠陥の有無の一覧を図5に示す。素子分離領域309〜312の2つ以上が異常である場合は、撮像素子の検査工程にてA像、B像、C像、D像を評価することにより、予めどこの素子分離領域に異常があるか検出しておくか、製造不良として除外することとする。
一覧に示す通り、素子分離領域の異常がどこに現れるかで欠陥の有無が変わるため、A像、B像、C像、ABCD像用にそれぞれ欠陥画素情報を持つ必要がある。AB像とAC像についてはA像、B像、C像の欠陥画素情報を用いて素子分離領域309〜312のどこに異常あるかを判定し、A像とC像とABCD像の欠陥画素情報およびA像とB像とABCD像の欠陥画素情報から欠陥画素情報を作りだすことができる。詳細は後述する。
次に第1のモードにおける欠陥補正回路について図6を用いて説明する。図6の欠陥補正部120内、400は欠陥指定回路である。欠陥指定回路400にはRAM106に格納されるA像欠陥アドレス情報402、B像欠陥アドレス情報403、C像欠陥アドレス情報404、ABCD像欠陥アドレス情報405のいずれかが画像データ入力の種類に応じて選択的に入力され、欠陥指定回路400は欠陥アドレスに該当する画素に欠陥であるフラグを付加する。欠陥補正回路401は入力された画素に欠陥フラグが付加されていた場合には、周辺の同じカラーフィルターが配置される画素値を使用して画素値の補間(欠陥補正)を行う。
続いて第2のモードにおける欠陥補正回路について図7を用いて説明する。図7の欠陥補正部120内、400は欠陥指定回路である。欠陥指定回路400にはRAM106に格納されるAB像欠陥アドレス情報406、AC像欠陥アドレス情報407、ABCD像欠陥アドレス情報405のいずれかが画像データ入力の種類に応じて選択的に入力され、欠陥指定回路400は欠陥アドレスに該当する画素に欠陥であるフラグを付加する。欠陥補正回路401は入力された画素に欠陥フラグが付加されていた場合には、周辺の同じカラーフィルターが配置される画素値を使用して画素値の補間(欠陥補正)を行う。
このように撮像装置に設定される撮影モードに応じて必要な欠陥アドレス情報が異なる。本実施例では、ROM107にA像、B像、C像、ABCD像の欠陥アドレス情報を格納しており、撮像装置に設定されるモードに応じてRAM106に欠陥アドレス情報をそのまま格納する場合もあれば、AB像やAC像のように欠陥アドレス情報をマージすることで新たな欠陥アドレス情報を作成して格納する。ROM107に格納される欠陥アドレス情報とRAM106に格納する欠陥アドレスの関係を複数の光電変換素子の信号を混合して読み出す撮影モードを例に図8を用いて説明する。
ROM107に格納されるA像欠陥アドレス情報408は、撮像素子の検査工程にて、A像を評価して抽出された欠陥画素のアドレスである。B像欠陥アドレス情報409は、撮像素子の検査工程にて、B像を評価して抽出された欠陥画素のアドレスである。C像欠陥アドレス情報410は、撮像素子の検査工程にて、C像を評価して抽出された欠陥画素のアドレスである。ABCD像欠陥アドレス情報411は、撮像素子の検査工程にて、ABCD像を評価して抽出された欠陥画素のアドレスである。
欠陥アドレス情報マージ処理412は、撮像装置の所定のタイミングでROM107に格納されるA像欠陥アドレス情報408とB像欠陥アドレス情報409とC像欠陥アドレス情報410とABCD像欠陥アドレス情報411を入力としてAB像欠陥アドレス情報とAC像欠陥アドレス情報を作成しRAM106に格納する。ABCD像欠陥アドレス情報405はそのままROM107からRAM106へ展開してもよいし、欠陥アドレス情報マージ部412を経由してもよいものとする。
次に本実施例における撮像装置の撮影モード2の場合においてAC像欠陥アドレス情報を作成してROM107からRAM106への欠陥アドレス情報を格納する動作について、図9のフローチャートを用いて説明する。ここでは、A像欠陥アドレス情報とC像欠陥アドレス情報とABCD像欠陥アドレス情報を用いる。ステップS101にて、CPU103はマージするA像欠陥アドレス情報とC像欠陥アドレス情報があるか否かを判定し、ある場合にはステップS102を実行し、ない場合には処理を終了する。
次にステップS102にて、CPU103はROM107に格納されているA像欠陥アドレス情報とC像欠陥アドレス情報を取得する。このとき、それぞれ先頭から順次取得するものとし、欠陥アドレス情報は次の欠陥画素への相対アドレスと欠陥のグレードを含む。
ステップS103にて、CPU103はA像欠陥アドレス情報とC像欠陥アドレス情報を相対アドレスから絶対アドレス:Iに変換したときの同一アドレスを比較し、A像とC像の少なくとも片方が欠陥か否かを判定する。少なくとも片方が欠陥である場合には、ステップS104を実行する。図5より素子分離領域309、310、312のいずれか1つが異常の場合に起こり得る。両方とも欠陥でない場合は図5より素子分離領域311が異常の場合だけなのでAC像の絶対アドレス:Iは第2の欠陥については欠陥ではないと判定してステップS101に戻る。
次にステップS104にて、CPU103はA像欠陥アドレス情報とC像欠陥アドレス情報を比較し、アドレス:Iに対して、A像とC像の両方が欠陥か否かを判定する。両方が欠陥である場合にはステップS105を実行する。図5より素子分離領域310が異常の場合だけなのでAC像の絶対アドレス:Iは第2の欠陥については欠陥ではないと判定できる。A像とC像のどちらかのみが欠陥である場合にはステップS107を実行する。図5より素子分離領域309、312のいずれか1つが異常の場合と考えられるのでAC像の絶対アドレス:Iは第2の欠陥については欠陥であると判定できる。
ステップS105にて、CPU103はROM107に格納されているABCD像欠陥アドレス情報を取得する。ステップS106にて、CPU103はABCD像のアドレス:Iに対して欠陥か否かを判定する。ABCD像に欠陥である場合は、ステップS104でAC像のアドレス:Iには第2の欠陥がないと判定した場合でも第1の欠陥があるとしてAC像のアドレス:Iは欠陥とする。また、ABCD像に欠陥がない場合は、AC像のアドレス:Iは第1と第2の欠陥がないと判定してステップS101に戻り処理を繰り返す。
ステップS107にて、CPU103はAC像の絶対アドレス:Iの相対アドレス:Jを算出してAC像の欠陥アドレスとしてRAM106に格納してステップS101に戻り処理を繰り返す。
以上の動作で第1の欠陥と第2の欠陥を含んだAC像の欠陥アドレス情報を作成することができる。同様にA像欠陥アドレス情報とB像欠陥アドレス情報とABCD像欠陥アドレス情報を用いてAB像の欠陥アドレス情報を作成できるがAC図の欠陥アドレス作成と同じ手順のためここでは説明を省略する。
上述された第1の実施形態では、撮像素子から読み出す像(A像、B像、C像、ABCD像)に特有な欠陥アドレス情報だけを不揮発メモリ上に持ち、素子分離領域が異常な場合に発生する欠陥情報を判定によって複数の光電変換素子の信号を混合して読み出す像(AC像、AB像)の欠陥アドレス情報を作成することで、記憶する欠陥情報量を低減することができる。
[実施例2]
続いて、本発明の第2の実施形態よる撮像装置の一例について説明する。なお、本実施形態による撮像装置の構成は、図1に示す撮像装置100と同様である。
続いて、本発明の第2の実施形態よる撮像装置の一例について説明する。なお、本実施形態による撮像装置の構成は、図1に示す撮像装置100と同様である。
本実施例における撮像装置のROM107からRAM106への欠陥アドレス情報の格納動作について、図11のフローチャートを用いて説明する。まず、ステップS301にて、CPU103はユーザーによって操作部104が操作されて撮像装置が起動されたか否かを判定する。起動されていない場合は処理を終了し、起動された場合はステップS302へ進む。
次にステップS302にて、CPU103は撮影モード設定をフラッシュメモリ110から取得する。ステップS303にて、CPU103は欠陥アドレス情報の組み合わせ一覧をフラッシュメモリ110から取得し、ステップS302で取得した撮影モードと照らし合わせてRAM106に展開すべき欠陥アドレス情報を決定する。欠陥アドレス情報の組み合わせ一覧の一例を図11に示す。
複数の光電変換素子の信号を混合せずに読み出す像を必要とする撮影モードが設定された場合は、A像欠陥アドレス情報、B像欠陥アドレス情報、C像欠陥アドレス情報、ABCD像欠陥アドレス情報を必要とし、複数の光電変換素子の信号を混合して読み出す像を必要とする撮影モードが設定された場合は、AB像欠陥アドレス情報、AC像欠陥アドレス情報、ABCD像欠陥アドレス情報を必要とすることを示す。
次にステップS304にて、CPU103は欠陥アドレス情報のマージ処理が必要であると判定した場合はステップS305を実行し、マージ処理が必要ない場合はステップS307を実行する。ステップS305にて、CPU103はROM107に格納されている欠陥アドレス情報を取得し、マージ処理を行う。ステップS306にて、CPU103はマージ処理が完了した欠陥アドレス情報をRAM106に格納して処理を終了する。ステップS307にて、CPU103はROM107に格納されている欠陥アドレス情報をそのままRAM106に格納して処理を終了する。
上述された第2の実施形態では、撮像装置の起動時に事前に撮像装置に設定されている撮影モードと欠陥アドレス情報の組み合わせ一覧によりRAM106へ格納する欠陥アドレス情報を判定により必要に応じて作成することで、撮影時にROM107やRAM106へのアクセスを減らすことができる。そのため、メモリ帯域の低減に繋がり連写性能低下を防ぐことができる。
[実施例3]
続いて、本発明の第3の実施形態よる撮像装置の一例について説明する。なお、本実施形態による撮像装置の構成は、図1に示す撮像装置100と同様である。
続いて、本発明の第3の実施形態よる撮像装置の一例について説明する。なお、本実施形態による撮像装置の構成は、図1に示す撮像装置100と同様である。
本実施例における撮像装置のROM107からRAM106への欠陥アドレス情報の格納動作について、図12のフローチャートを用いて説明する。まず、ステップS401にて、CPU103はユーザーによって操作部104が操作されて撮像装置に対して撮影モードが変更されたか否かを判定する。変更されていない場合は処理を終了し、変更された場合はステップS402へ進む。
次にステップS303にて、CPU103は欠陥アドレス情報の組み合わせ一覧をフラッシュメモリ110から取得し、設定された撮影モードを照らし合わせてRAM106に展開すべき欠陥アドレス情報を決定する。欠陥アドレス情報の組み合わせ一覧は実施例2と同じであるため説明は省略する。次にステップS403にて、CPU103は欠陥アドレス情報のマージ処理が必要であると判定した場合はステップS404を実行し、マージ処理が必要ない場合はステップS406を実行する。
ステップS404にて、CPU103はROM107に格納されている欠陥アドレス情報を取得し、マージ処理を行う。マージ処理の詳細は実施例1のステップS305と同じであるため説明は省略する。ステップS405にて、CPU103はマージ処理が完了した欠陥アドレス情報をRAM106に格納して処理を終了する。ステップS406にて、CPU103はROM107に格納されている欠陥アドレス情報をそのままRAM106に格納して処理を終了する。
上述された第3の実施形態では、撮像装置に対してユーザーの指示により撮影モードの変更が行われた際に欠陥アドレス情報の組み合わせ一覧によりRAM106へ格納する欠陥アドレス情報を判定により必要に応じて作成することで、撮影時にROM107やRAM106へのアクセスを減らすことができる。そのため、メモリ帯域の低減に繋がり連写性能低下を防ぐことができる。
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
100 撮像素子
101 アナログフロントエンド(AFE)
102 タイミングジェネレータ(TG)
103 CPU
106 RAM
107 ROM
108 画像処理部
101 アナログフロントエンド(AFE)
102 タイミングジェネレータ(TG)
103 CPU
106 RAM
107 ROM
108 画像処理部
Claims (5)
- 1つのマイクロレンズに複数の光電変換素子を備え、撮影光学系を瞳分割する画素を有する撮像素子(100)と、
複数の光電変換素子の信号の夫々を読み出す第1の画像データの欠陥位置情報を示す第1の欠陥位置情報(408、409、410)と、
複数の光電変換素子の信号を全て混合して読み出す第2の画像データの欠陥位置情報を示す第2の欠陥位置情報(411)と、
複数の光電変換素子を構成するための素子分離領域の異常箇所を判定する分離領域異常判定手段(412)と、
複数の光電変換素子の信号のひとつもしくは一部を混合した第3の画像データの第3の欠陥位置情報(406、407)を生成する欠陥位置情報合成手段(412)を持ち、
前記欠陥位置情報合成手段は、前記第1の欠陥位置情報と前記第2の欠陥位置情報と前記分離領域異常判定手段により得られる分離領域の異常箇所に基づいて生成することを特徴とする撮像装置。 - 前記第1の欠陥位置情報と前記第2の欠陥位置情報は第1の記憶手段(107)に格納し、前記欠陥位置情報合成手段により生成された前記第3の欠陥位置情報を第2の記憶手段(106)に格納することを特徴とする、請求項1に記載の撮像装置。
- 撮像装置に設定されている撮像モードを取得する撮影モード取得手段(103)と、
撮影モードに応じて前記第1の欠陥位置情報と前記第2の欠陥位置情報と前記第3の欠陥位置情報のどれを前記第2の記憶手段(106)に格納するかを判定する組み合わせ判定手段(103)を持ち、
前記第3の欠陥位置情報は、前記組み合わせ判定手段の結果に基づいて前記欠陥位置情報合成手段で生成することを特徴とする、請求項2に記載の撮像装置。 - 撮像装置が起動時か否かを判定する起動判定手段(103)を持ち、
前記第3の欠陥位置情報は、前記起動判定手段の結果に基づいて前記欠陥位置情報合成手段で生成することを特徴とする、請求項3に記載の撮像装置。 - 撮像装置に撮影モードが設定されたことを判定する撮影モード設定判定手段(103)を持ち、
前記第3の欠陥位置情報は、前記撮影モード設定判定手段の結果に基づいて前記欠陥位置情報合成手段で生成することを特徴とする、請求項3に記載の撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016250355A JP2018107548A (ja) | 2016-12-26 | 2016-12-26 | 撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016250355A JP2018107548A (ja) | 2016-12-26 | 2016-12-26 | 撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018107548A true JP2018107548A (ja) | 2018-07-05 |
Family
ID=62787430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016250355A Pending JP2018107548A (ja) | 2016-12-26 | 2016-12-26 | 撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018107548A (ja) |
-
2016
- 2016-12-26 JP JP2016250355A patent/JP2018107548A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2263374B1 (en) | Image capturing apparatus and image processing method | |
JP5424679B2 (ja) | 撮像装置及び信号処理装置 | |
JP5241355B2 (ja) | 撮像装置とその制御方法 | |
JP5979849B2 (ja) | 撮像素子及び撮像装置 | |
JP6263035B2 (ja) | 撮像装置 | |
JP6338436B2 (ja) | 撮像装置及びその制御方法 | |
US10136079B2 (en) | Method and apparatus for imaging an object | |
US9277113B2 (en) | Image pickup apparatus and driving method therefor | |
JP2015056710A (ja) | 撮像装置、およびその制御方法、プログラム、記憶媒体 | |
JP5657184B2 (ja) | 撮像装置及び信号処理方法 | |
US10225494B2 (en) | Image capturing apparatus and control method thereof | |
JP2016161884A (ja) | 撮像装置及びその制御方法 | |
US20140293115A1 (en) | Focus detection apparatus, focus detection method and program, and imaging apparatus | |
JP2014122957A (ja) | 撮像装置 | |
EP3240283B1 (en) | Imaging element, focus detection apparatus, and focus detection method | |
US10136088B2 (en) | Image pickup apparatus that reduces amount of information of defective pixels, method of controlling the same, and storage medium | |
JP2016092792A (ja) | 撮像装置 | |
JP7277263B2 (ja) | 撮像装置 | |
JP6444254B2 (ja) | 焦点検出装置、撮像装置、焦点検出方法、プログラム、及び記憶媒体 | |
JP2018107548A (ja) | 撮像装置 | |
JP2018042223A (ja) | 撮像装置及びその制御方法、プログラム、記憶媒体 | |
JP7329136B2 (ja) | 撮像装置 | |
US10904424B2 (en) | Image capturing apparatus | |
JP2017195584A (ja) | 撮像装置 | |
JP2018010213A (ja) | 制御装置、撮像装置、制御方法、プログラム、および、記憶媒体 |