JP2018098472A - マスク基材付き半導体基板およびその製造方法、ならびに半導体複合基板の製造方法 - Google Patents

マスク基材付き半導体基板およびその製造方法、ならびに半導体複合基板の製造方法 Download PDF

Info

Publication number
JP2018098472A
JP2018098472A JP2016244955A JP2016244955A JP2018098472A JP 2018098472 A JP2018098472 A JP 2018098472A JP 2016244955 A JP2016244955 A JP 2016244955A JP 2016244955 A JP2016244955 A JP 2016244955A JP 2018098472 A JP2018098472 A JP 2018098472A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor
base material
thin film
mask base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016244955A
Other languages
English (en)
Inventor
井本 晃
Akira Imoto
晃 井本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2016244955A priority Critical patent/JP2018098472A/ja
Publication of JP2018098472A publication Critical patent/JP2018098472A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

【課題】 サイズのばらつきの小さい量子ドット複合体の形成を可能にするマスク基材付き半導体基板およびその製造方法、ならびに半導体複合基板の製造方法を提供する。【解決手段】 半導体基板1と、該半導体基板1の表面3Aに複数個並べられた柱状のマスク基材5とを有し、該マスク基材5は、酸化ケイ素を主成分とし、直径が15〜25nm、高さが5〜15nmである。マスク基材5は半導体基板1の表面3Bから斜めの方向に立設している。【選択図】図1

Description

本発明は、マスク基材付き半導体基板およびその製造方法、ならびに半導体複合基板の製造方法に関する。
半導体レーザー、発光ダイオード、太陽電池などの光デバイスに量子ドットを適用すると、既存の光デバイスの特性を大幅に高められることがわかってきており、多くの研究機関において研究開発が進められている。
量子ドットを配列させた膜は、量子ドットのサイズおよび量子ドット同士の間隔を数nmオーダーで制御する必要がある。
通常、LSI(Large Scale Integration)に代表される半導体基板に適用されている
フォトリソグラフィー法では露光波長の短波長化による微細加工も限界にきており、量子ドットの加工は困難であることから、新しい製造方法の確立が求められている。その一例として、バイオテンプレート法を応用する方法が検討されている(例えば、特許文献1を参照)。
特許文献1に開示されたバイオテンプレート法を応用する方法は、次に示す(a)(b)(c)の工程を経るものとなっている。まず、(a)工程において、マスク基材となる酸化鉄の微粒子を内包するタンパク質を半導体基板の表面に配列させる。次に、(b)工程において、(a)工程において作製した、タンパク質を表面に有する半導体基板に対して酸素アニールを行い、タンパク質を除去して酸化鉄をマスクとして形成する。次に(c)工程において中性粒子ビームを照射する。この方法によると、半導体基板の酸化鉄で覆われた部分以外の領域が中性粒子ビームの照射によってエッチングされる。こうして半導体基板から複数の量子ドットが上下から障壁層に挟まれた量子ドット複合体の集積膜を得ることができる。
国際公開第2012/173162号
ところが、特許文献1に開示された方法の場合、マスク基材となる酸化鉄の微粒子が中性粒子ビームによってダメージを受け易い。このため酸化鉄の微粒子とその下の半導体基板は中性粒子ビームを用いたエッチングによってダメージを受けやすく、形成される量子ドット複合体はそのサイズのばらつきが生じやすいという問題がある。
従って本発明は、サイズのばらつきの小さい量子ドット複合体の形成を可能にするマスク基材付き半導体基板とその製造方法、ならびにこれを適用した半導体複合基板の製造方法を提供することを目的とする。
本発明のマスク基材付き半導体基板は、半導体基板と、該半導体基板の表面に複数個並べられた柱状のマスク基材とを有し、該マスク基材は、酸化ケイ素を主成分とし、直径が
15〜25nm、高さが5〜15nmであるものである。
本発明のマスク基材付き半導体基板の製造方法は、ベース基板の表面に半導体薄膜を有する半導体基板を準備する工程と、
該半導体基板の前記半導体薄膜側の表面に、親水性高分子鎖及び疎水性高分子鎖の両方を有するブロック共重合体を含む有機樹脂液を塗布して、前記半導体薄膜の表面に有機薄膜を形成する工程と、該有機薄膜を親水性高分子鎖と疎水性高分子鎖とに相分離させる工程と、該相分離された親水性高分子鎖を除去して開口部を形成する工程と、該開口部に酸化ケイ素を充填して酸化ケイ素の柱状体を形成する工程と、前記半導体薄膜の表面から前記有機薄膜を除去して酸化ケイ素の柱状体が前記半導体薄膜の表面に配置されたマスク基材付き半導体基板を形成する工程と、
を具備するものである。
本発明の半導体複合基板の製造方法は、上記のマスク基材付き半導体基板の製造方法によって得られたマスク基材付き半導体基板にエッチング処理を行って半導体薄膜から量子ドット複合体を形成する工程を具備するものである。
本発明によれば、サイズのばらつきの小さい量子ドット複合体を形成することができる。
(a)は、本実施形態のマスク基材付き半導体基板の構成を模式的に示す斜視図であり、(b)は、(a)のA−A線断面図である。 図1に示したマスク基材付き半導体基板をエッチングした後に得られた半導体複合基板を示す断面模式図である。 (a)は、マスク基材付き半導体基板の他の態様を示す断面模式図である。(b)は、(a)におけるP部を拡大した断面模式図である。 マスク基材付き半導体基板を経て半導体複合基板を製造する工程を示す模式図である。 図4に続く工程を示す模式図である。
図1(a)は、本実施形態のマスク基材付き半導体基板の構成を模式的に示す斜視図であり、(b)は、(a)のA−A線断面図である。図2は、図1に示したマスク基材付き半導体基板をエッチングした後に得られた半導体複合基板を示す断面模式図である。図2に示した白抜きの矢印はエッチングに使用する中性粒子ビームを表している。
本実施形態のマスク基材付き半導体基板1は、半導体基板3と、その半導体基板3の表面3A(半導体薄膜3bの表面にも対応)に複数個並べられた柱状のマスク基材5とを有するものである。
半導体基板3は、後述する加工法によって複数の量子ドット複合体QD(図2における符号3baの量子ドット、3bbの障壁層を合わせた部分)が形成されるものとなる。
この半導体基板3は、ベース基板3a上に、加工によって量子ドット複合体QDの集積膜3cが形成される半導体薄膜3bを備えている。
ベース基板3aには、半導性、絶縁性の基板のいずれでも適用できるが、ベース基板3aの表面3Bに後述する半導体薄膜3bを形成したときに、半導体薄膜3bとの間での結
晶格子の不整合を小さくするという理由から、半導体薄膜3bとベース基板3aとは格子定数が近い半導体材料を適用するのが良い。
半導体薄膜3bは、量子ドットとなる活性層3baと、その両面に設けられた障壁層3bbとから構成されている。
図1では、半導体薄膜3bが1層積層された構成を示しているにすぎないが、本発明は半導体薄膜3bが多層化された構成にも同様に適用することができる。
ここで、半導体基板3をGaAs系の半導体材料によって形成した構成を一例として示す。例えば、ベース基板3aと活性層3baにGaAsを適用する。障壁層3bbにはAlGaAsを適用する。このような構成の半導体基板3からは高効率の量子ドット型のレーザー装置を作製することができる。
なお、半導体薄膜3bを構成する材料としては、GaAsの他に、バンドギャップ(Eg)が0.15〜2.0eVの材料であれば同様に適用することができる。具体的な材料としては、ゲルマニウム(Ge)、シリコン(Si)、インジウム(In)、リン(P)、アンチモン(Sb)、銅(Cu)、鉄(Fe)、スズ(Sn)、硫黄(S)、鉛(Pb)、テルル(Te)およびセレン(Se)から選ばれるいずれか1種またはこれらの化合物半導体および窒化物半導体を挙げることができる。これらの材料から障壁層3bbを形成する場合には、格子定数が活性層3baに近く、バンドギャップエネルギーが活性層3baよりも大きいものを選択すれば良い。例えば、上記した材料の炭化物、窒化物および酸化物のいずれかであってもよい。
柱状のマスク基材5は酸化ケイ素を主成分とするものである。この場合、酸化ケイ素を主成分とするとは、例えば、電子顕微鏡に付設の分析器による元素分析において、Siのメインピークが現れ、酸素(O)以外の元素はSiのメインピークの1/5以下の強度を示すような状態を言う。
柱状のマスク基材5は、対向する2つの端面5a、5aと、これら2つの端面5aの間に位置する側面5bによって構成された形状を成している。いわゆる円柱体である。マスク基材5は端面5aが半導体基板3に接するように配置されている。また、マスク基材5は、直径Dが15〜25nm、高さHが5〜15nmである。
本実施形態のマスク基材付き半導体基板1によれば、半導体基板3の表面3Aに設けられているマスク基材5が酸化ケイ素を主成分とするものであることから、マスク基材5が酸化鉄である従来の構成に比べて中性粒子ビームなどのエッチング(この場合、ドライエッチングが適用される。)によるダメージを受け難い。このためマスク基材5として酸化ケイ素を用いた場合には、そのマスク基材5の下の半導体薄膜3b(活性層3baおよび障壁層3bb)は柱状のマスク基材5で覆われた部分以外の領域をエッチングによって精度良く除去することができる。また、この除去される部分は半導体薄膜3bの厚み方向へもマスク基材5の置かれた表面3Aと同程度の面積となりやすい。これにより半導体薄膜3bから中性粒子ビームを用いたエッチングによって形成される量子ドット複合体QDは、そのサイズのばらつきが小さくなり、量子ドットレーザなど高効率の光電変換装置を得ることができる。
この場合、マスク基材5の直径Dが15nmより小さい場合には、形成される量子ドット複合体QDのサイズのばらつき(標準偏差)が大きくなる。
一方、マスク基材5の直径Dが25nmより大きい場合には、量子ドット複合体QDが
キャリアの閉じ込め効果を有しないものになってしまうおそれがある。
本実施形態のマスク基材付き半導体基板1では、マスク基材5は半導体薄膜3bの表面3Aに隙間無くその端面5aの全面が接しているのが良い。マスク基材5が半導体薄膜3bの表面3Aに隙間無く接している状態であると、マスク基材5が接した半導体薄膜3bの表面3A側がマスク基材5に合った形状に加工されやすい。これにより半導体薄膜3bの中でマスク基材5に覆われた部分を厚み方向により長く残すことができる。こうして半導体薄膜3bが多層化した構成のマスク基材付き半導体基板1に対してもサイズのばらつきの少ない量子ドット複合体QDを形成することができる。
本実施形態のマスク基材付き半導体基板1では、マスク基材5は半導体基板3の単位面積内に存在する個数密度が5×1010個/cm以上であるのが良い。半導体基板3の面積を狭くした単位で表すと、マスク基材5は単位面積内に存在する個数密度が5×10個/μm以上となる。
このマスク基材付き半導体基板1の場合、上述したように、半導体薄膜3bのマスク基材5で覆われた部分以外の領域を精度良く除去することができる。また、除去される部分が半導体薄膜3bの厚み方向へもそのマスク基材5の置かれた表面3Aと同程度の面積に加工することができる。これにより、直径Dが25nm以下となるマスク基材5のサイズに相当する量子ドット複合体QDについても上記した個数密度で配置させた構成を実現することが可能となる。
図3(a)は、マスク基材付き半導体基板の他の態様を示す断面模式図である。(b)は、(a)におけるP部を拡大した断面模式図である。このマスク基材付き半導体基板1は、柱状のマスク基材5が半導体薄膜3bの表面3Aから斜めの方向に向いて立設している。上述したように、本実施形態におけるマスク基材5は、その形状が柱状であることから、マスク基材5が半導体薄膜3bの表面3Aに接している。そのためマスク基材5が半導体薄膜3bの表面3A上で多少斜めに立った形状であっても半導体薄膜3の層数が少なく、トータルの厚みが薄い場合には、サイズのばらつきの少ない量子ドット複合体QDを形成することができる。この場合、柱状のマスク基材5としては、直径Dと高さHとの比D/Hが、D/H>1.5の関係を有するものであるのが良い。また、マスク基材5の傾きの角度θとしては70〜88°が良い。
また、図3(b)に示すように、マスク基材5は、上側からみたときの全体面積(ここでは直径D1として表示)と底部の面積(ここでは直径D2として表示)との比D1/D2が1.3以下であるのが良い。D1/D2比が1.3以下であると、半導体薄膜3bから形成される量子ドット複合体QDのサイズ(ここでは直径)のばらつきをより小さくすることができる。マスク基材5が斜めに立った状態の場合には、中性粒子ビームを用いたドライエッチングを行う際の条件(圧力、電圧など)を制御することにより量子ドット複合体QDの径(ここでは直径とする。)を調整できるという利点がある。
次に、上記したマスク基材付き半導体基板を用いて半導体複合基板を製造する方法について説明する。図4は、マスク基材付き半導体基板を経て半導体複合基板を製造する工程を示す模式図である。図5は、図4に続く工程を示す模式図である。ここで、半導体複合基板2とは、ベース基板3aの表面3Bに量子ドット複合体QDの集積膜3cが形成された積層基板のことを言う。
本実施形態のマスク基材付き半導体基板の製造方法では、まず、図4(a)に示すように、ベース基板3aの表面3Bに半導体薄膜3bを有する半導体基板3を準備する。この場合、半導体薄膜3bは、量子ドット複合体QDとなる活性層3baと、その上下両面に
設けられた障壁層3bbとから構成されている。
次に、図4(b)に示すように、ベース基板3a上の半導体薄膜3bの表面3Aに、2種類の高分子を含む有機樹脂液を塗布し、乾燥させることによって有機薄膜7を形成する。
有機樹脂液から得られた有機薄膜7は、溶剤中に親水性高分子鎖7aおよび疎水性高分子鎖7bの両方を有するブロック共重合体を含んでいる。
この場合、有機樹脂液は、親水性高分子鎖として、ポリエチレンオキシドメチルエーテルと、疎水性高分子鎖として、アゾベンゼン液晶性側鎖を有するポリメタクリレートとを含むものが良い。
次に、半導体薄膜3bの表面3Aに有機樹脂液が塗布されたベース基板3aを大気中100〜150℃の温度で加熱する。この加熱により、図4(c)に示すように、有機樹脂液中に含まれる親水性高分子鎖7aおよび疎水性高分子鎖7bがミクロ的に相分離する。こうして、有機樹脂液を乾燥させて得られる有機薄膜7の中に、親水性高分子鎖7aと疎水性高分子鎖7bとが相分離した状態が形成される。
この有機薄膜7では、図4(c)に示す断面図からわかるように、半導体薄膜3bの表面3A上において、親水性高分子鎖7aと疎水性高分子鎖7bとが交互に配置された構造が形成されている。この場合、親水性高分子鎖7aはその形状が柱状である。このため、有機薄膜7においては、柱状の親水性高分子鎖7aが疎水性高分子鎖7bの媒体の中に半導体薄膜3bに接した状態で立設した状態となっている。
次に、図5(d)に示すように、有機薄膜7からミクロ的に相分離された親水性高分子鎖7aを除去し、半導体薄膜3bの表面3A上に疎水性高分子鎖7bだけが残るように処理する。この処理には、例えば、フッ化水素溶液を用いるのが良い。こうして、有機薄膜7にシリンダー状の開口部9が形成される。有機薄膜7中における開口部9の面積比率は、有機樹脂液中に含まれる親水性高分子鎖7aと疎水性高分子鎖7bとの比率(質量比)によって調整する。
次に、図5(e)に示すように、半導体薄膜3bの表面3A上の有機薄膜7に形成された開口部9に酸化ケイ素を充填する処理を行う。この場合、開口部9に酸化ケイ素を充填させる方法としては、原子層堆積法(ALD : Atomic Layer Deposition、以下、ALD法と表記する。)、またはゾルゲル法を用いるのが良い。
次に、図5(f)に示すように、半導体薄膜3bの表面3Aから疎水性高分子鎖7bを除去する処理を行う。疎水性高分子鎖7bを除去する方法としては、これを溶解させる溶剤によって洗浄する方法、半導体基板3をそのまま加熱する方法のいずれかを採用するのが良い。
以上の工程を経て、半導体薄膜3bの表面3A上に立設した酸化ケイ素を主成分とする柱状のマスク基材5を有するマスク基材付き半導体基板1を形成することができる。
次に、図5(f)に示しているように、作製したマスク基材付き半導体基板1に対して、例えば、中性粒子ビーム(図5(f)における白抜きの矢印)を照射することによってエッチング処理を行う。これによりベース基板3a上に量子ドット複合体QDの集積膜3cを有する、図2に示した構成の半導体複合基板2を形成することができる。
エッチング処理の方法としては、上述した中性粒子ビームの他、スパッタ、レーザーアブレーションを適用することができる。
本実施形態の半導体複合基板の製造方法によれば、半導体薄膜3bから量子ドット複合体QDを形成する場合に、酸化ケイ素を主成分とする柱状のマスク基材5を用いることから、半導体薄膜3bから、サイズばらつきの小さい量子ドット複合体QDが集積した半導体複合基板2を容易に得ることができる。
以下、半導体基板に、上述したGaAs系の半導体材料を適用させた具体例について説明する。
まず、半導体基板として、n型GaAsのベース基板の表面に、n−AlGaAs、n−GaAs、n−AlGaAsがこの順に積層された半導体薄膜を有するものを準備した。AlGaAsの膜厚は12nm、n−GaAsの膜厚は10nmであった。
次に、準備した半導体基板の半導体薄膜の表面に、親水性高分子鎖であるポリエチレンオキシドメチルエーテル(分子量5000)と疎水性高分子鎖である含アゾベンゼン液晶性側鎖を有する(重合度114の)ポリメタクリレートとを含む有機樹脂液をスピンコート法を用いて成膜した。
次に、有機樹脂液を塗布した半導体基板を大気中140℃の温度で1時間の加熱処理を行って半導体薄膜上に有機薄膜を形成した。
次に、加熱後の有機薄膜を有する半導体基板をBHF(Buffered hydro
gen Fluoride)希釈液(希釈度1:50)に浸漬処理を行うことにより、有
機薄膜から親水性高分子鎖であるポリエチレンオキシドメチルエーテルを除去した。
この後、有機薄膜から親水性高分子鎖であるポリエチレンオキシドメチルエーテルの除かれた有機薄膜を有する半導体基板を純水により洗浄した。また、親水性高分子鎖などの残渣を取り除く処理を行った。こうして半導体薄膜の表面の疎水性高分子鎖を除く領域にシリンダー状の開口部を形成した。開口部の直径は平均で15nmであった。
次に、半導体薄膜の表面の疎水性高分子鎖を除く領域によって形成されている開口部に、テトラエトキシシランを注入し、70℃に加熱して、開口部に酸化ケイ素を堆積させた。堆積させた酸化ケイ素の厚みは12nmであった。この後、酸化ケイ素が堆積した部分を含む有機薄膜の表面を純水により洗浄を行った。この後、酸化ケイ素が堆積した部分を含む有機薄膜が形成された半導体基板を窒素雰囲気中、400℃の温度で加熱した。その後、大気中に取り出し、最後に、エタノールおよび純水をもちいて洗浄し、残っていた有機薄膜を除去した。こうしてマスク基材付き半導体基板を作製した。
このようして得られたマスク基材付き半導体基板に形成されたマスク基材は、直径が15nm、高さが10nmの酸化ケイ素の柱状体が9×1010個/cmの密度となっていた。
この後、作製したマスク基材付き半導体基板に対して、その表面側から反応種が塩素の中性粒子ビームをもちいてエッチング処理を行った。エッチング処理の条件としては、温度が−20℃、中性粒子ビームの照射時間を300秒とした。その結果、n−GaAsの量子ドットが上下からn−AlGaAsの障壁層によって挟まれた量子ドット複合体が表面上に形成された半導体複合基板が得られた。この場合、量子ドットであるn−GaAs
およびその上下のn−AlGaAsは、断面視したときの上端側の平均の直径と下端側の直径が1nm以内であり、図2に示した形状を成す半導体複合基板であった。このとき、マスク基材のサイズもエッチング処理の前後において変化は見られず、マスク基材の直径Dおよび高さHの変化はいずれも1nm以内であった。
比較例として、マスク基材として酸化鉄を有するタンパク質を適用した試料を作製した。この場合には、マスク基材となる酸化鉄がエッチング処理時に部分的に消失してしまい、作製した量子ドット複合体の形状が円錐状となっていた。量子ドット複合体の直径のばらつきは3nm以上であった。
1・・・マスク基材付き半導体基板
2・・・半導体複合基板
3・・・半導体基板
3a・・ベース基板
3b・・半導体薄膜
5・・・マスク基材
7・・・有機薄膜
7a・・親水性高分子鎖
7b・・疎水性高分子鎖

Claims (6)

  1. 半導体基板と、該半導体基板の表面に複数個並べられた柱状のマスク基材とを有し、該マスク基材は、酸化ケイ素を主成分とし、直径が15〜25nm、高さが5〜15nmであることを特徴とするマスク基材付き半導体基板。
  2. 前記マスク基材は、単位面積内に存在する個数密度が5×1010個/cm以上であることを特徴とする請求項1に記載のマスク基材付き半導体基板。
  3. 前記マスク基材は、前記半導体基板の表面から斜めの方向に立設していることを特徴とする請求項1または2に記載のマスク基材付き半導体基板。
  4. ベース基板の表面に半導体薄膜を有する半導体基板を準備する工程と、
    該半導体基板の前記半導体薄膜側の表面に、親水性高分子鎖及び疎水性高分子鎖の両方を有するブロック共重合体を含む有機樹脂液を塗布して、前記半導体薄膜の表面に有機薄膜を形成する工程と、
    該有機薄膜を親水性高分子鎖と疎水性高分子鎖とに相分離させる工程と、
    該相分離された親水性高分子鎖を除去して開口部を形成する工程と、
    該開口部に酸化ケイ素を充填して酸化ケイ素の柱状体を形成する工程と、
    前記半導体薄膜の表面から前記有機薄膜を除去して酸化ケイ素の柱状体が前記半導体薄膜の表面に配置されたマスク基材付き半導体基板を形成する工程と、
    を具備することを特徴とするマスク基材付き半導体基板の製造方法。
  5. 前記有機樹脂液が、ポリエチレンオキシドメチルエーテルとアゾベンゼン液晶性側鎖を有するポリメタクリレートを含むものであることを特徴とする請求項4に記載のマスク基材付き半導体基板の製造方法。
  6. 請求項4または5に記載のマスク基材付き半導体基板の製造方法によって得られたマスク基材付き半導体基板にエッチング処理を行って半導体薄膜から量子ドット複合体を形成する工程を具備することを特徴とする半導体複合基板の製造方法。
JP2016244955A 2016-12-17 2016-12-17 マスク基材付き半導体基板およびその製造方法、ならびに半導体複合基板の製造方法 Pending JP2018098472A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016244955A JP2018098472A (ja) 2016-12-17 2016-12-17 マスク基材付き半導体基板およびその製造方法、ならびに半導体複合基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016244955A JP2018098472A (ja) 2016-12-17 2016-12-17 マスク基材付き半導体基板およびその製造方法、ならびに半導体複合基板の製造方法

Publications (1)

Publication Number Publication Date
JP2018098472A true JP2018098472A (ja) 2018-06-21

Family

ID=62633181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016244955A Pending JP2018098472A (ja) 2016-12-17 2016-12-17 マスク基材付き半導体基板およびその製造方法、ならびに半導体複合基板の製造方法

Country Status (1)

Country Link
JP (1) JP2018098472A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003155365A (ja) * 2001-11-22 2003-05-27 Toshiba Corp 加工方法及び成形体
WO2007122998A1 (ja) * 2006-04-19 2007-11-01 Japan Science And Technology Agency 表面に微小金属塊が整列した基板
JP2009140866A (ja) * 2007-12-10 2009-06-25 Fujifilm Corp 異方導電性部材およびその製造方法
JP2010251650A (ja) * 2009-04-20 2010-11-04 Hitachi Maxell Ltd エレクトロルミネッセンス素子
WO2011039845A1 (ja) * 2009-09-29 2011-04-07 株式会社 東芝 構造体
JP2016082893A (ja) * 2014-10-24 2016-05-19 株式会社日立ハイテクノロジーズ 核酸搬送制御デバイス及びその製造方法、並びに核酸シーケンシング装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003155365A (ja) * 2001-11-22 2003-05-27 Toshiba Corp 加工方法及び成形体
WO2007122998A1 (ja) * 2006-04-19 2007-11-01 Japan Science And Technology Agency 表面に微小金属塊が整列した基板
JP2009140866A (ja) * 2007-12-10 2009-06-25 Fujifilm Corp 異方導電性部材およびその製造方法
JP2010251650A (ja) * 2009-04-20 2010-11-04 Hitachi Maxell Ltd エレクトロルミネッセンス素子
WO2011039845A1 (ja) * 2009-09-29 2011-04-07 株式会社 東芝 構造体
JP2016082893A (ja) * 2014-10-24 2016-05-19 株式会社日立ハイテクノロジーズ 核酸搬送制御デバイス及びその製造方法、並びに核酸シーケンシング装置

Similar Documents

Publication Publication Date Title
JP4920131B2 (ja) 基板上のマイクロ構造あるいはナノ構造の製造方法
US6667492B1 (en) Quantum ridges and tips
US8647957B2 (en) Method for making semi-conductor nanocrystals
CN107170893A (zh) 一种极化电场调控二维半导体能带结构及制备方法
TW200413243A (en) Self-organized nanopore arrays with controlled symmetry and order
JP2002184970A (ja) 量子ドットを含む半導体装置、その製造方法及び半導体レーザ装置
US20070019696A1 (en) Vertical cavity surface emitting laser and method for fabricating the same
CN207009481U (zh) 一种极化电场调控二维半导体能带结构
JP4260480B2 (ja) 光学装置を製造する方法及び関係する改良
US20200365689A1 (en) Method for fabricating embedded nanostructures with arbitrary shape
JP2018098472A (ja) マスク基材付き半導体基板およびその製造方法、ならびに半導体複合基板の製造方法
JP6769486B2 (ja) 半導体結晶基板の製造方法、赤外線検出装置の製造方法
JP2007517391A (ja) 多層エピタキシャル層を用いた複数バンドギャップの生成
KR102092456B1 (ko) 페로브스카이트 장치 및 그 형성 방법
KR0146713B1 (ko) 상부 표면방출 마이크로 레이저의 제조방법
US10754093B2 (en) Fabrication process of polymer based photonic apparatus and the apparatus
JP6238360B2 (ja) ナノ構造の製造方法
JP2009016562A (ja) 半導体量子ドット素子、半導体量子ドット素子の形成方法および半導体量子ドット素子を利用した半導体レーザ
JP2007518254A (ja) 多層アニール誘導無秩序化
JP4381125B2 (ja) 光学部品の製造方法
JP7232499B2 (ja) 半導体装置とその製造方法および光電変換装置
KR100954572B1 (ko) 게르마늄 나노결정체의 형성 방법 및 이를 포함하는비휘발성 메모리 소자의 제조 방법
WO1996030951A1 (en) Light emitters and detectors
JP6560237B2 (ja) 半導体可飽和吸収体ミラーの製造方法
JP5672983B2 (ja) 発光半導体素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200804