JP2018085916A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2018085916A5 JP2018085916A5 JP2017202929A JP2017202929A JP2018085916A5 JP 2018085916 A5 JP2018085916 A5 JP 2018085916A5 JP 2017202929 A JP2017202929 A JP 2017202929A JP 2017202929 A JP2017202929 A JP 2017202929A JP 2018085916 A5 JP2018085916 A5 JP 2018085916A5
- Authority
- JP
- Japan
- Prior art keywords
- control block
- low
- communication
- communication system
- side control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002159 abnormal effect Effects 0.000 claims description 5
- 230000004048 modification Effects 0.000 description 1
- 238000006011 modification reaction Methods 0.000 description 1
Description
例示的な実施形態の上記の説明は、要約で説明される事項を含め、網羅的であることも、開示される形態または構造そのものへの限定であることも意図されない。本明細書において説明される主題の特定の実施形態および例は例示を目的としており、本発明のより広い趣旨および範囲から逸脱することなく様々な同等な変更が可能である。実際、特定の例示的な電流、電圧、抵抗、デバイス寸法などが説明のために提示されることと、本発明の教示に従った他の実施形態および例において他の値も使用し得ることとが理解される。
[付記項1]
スイッチングモジュールにおいて使用するための通信システムであって、
前記スイッチングモジュールの低側スイッチのスイッチングを制御するように結合された低側制御ブロックであって、
前記低側制御ブロックが、低側参照システムグランドを基準とするようにさらに結合された、
前記低側制御ブロックと、
前記スイッチングモジュールの高側スイッチのスイッチングを制御するように結合された高側制御ブロックであって、
前記高側制御ブロックが、前記スイッチングモジュールの浮遊ノードを基準とするようにさらに結合され、
定常動作中、前記低側制御ブロックが、前記高側スイッチをオンおよびオフに切り替えるために、前記高側制御ブロックに、各スイッチングサイクル中、信号を送信するように結合され、
ステータス更新が、第1の単線通信リンクを通して、前記高側制御ブロックから前記低側制御ブロックに通信される、
前記高側制御ブロックと、
を備える、スイッチングモジュールにおいて使用するための通信システム。
[付記項2]
第1の通信リンクと第2の通信リンクと第3の通信リンクとが、前記高側制御ブロックと前記低側制御ブロックとの間に結合され、
前記第1の単線通信リンクが、前記第1の通信リンクであり、
前記第1の通信リンクが、前記高側制御ブロックから前記低側制御ブロックに符号化された前記ステータス更新を通信し、
前記第2の通信リンクが、前記高側制御ブロックのためのオン切り替えスイッチング信号を提供するように結合され、
前記第3の通信リンクが、前記高側制御ブロックのためのオフ切り替えスイッチング信号を提供するように結合される、
付記項1に記載の通信システム。
[付記項3]
前記低側スイッチがオンに切り替えられたとき、前記高側制御ブロックが、次のスイッチングサイクル中、前記第1の通信リンクを通して前記低側制御ブロックに前記ステータス更新を通信するように結合される、
付記項1に記載の通信システム。
[付記項4]
前記高側制御ブロックから前記低側制御ブロックへの、符号化された前記ステータス更新の通信が、電流パルス振幅を伝達する前記第1の単線通信リンクを通したものである、
付記項1に記載の通信システム。
[付記項5]
前記第1の単線通信リンクを通した、前記高側制御ブロックから前記低側制御ブロックへの、符号化された前記ステータス更新の通信が、前記スイッチングモジュールのスイッチングサイクルの持続期間未満の持続期間をもつ通信期間内に発生する、
付記項4に記載の通信システム。
[付記項6]
異常を符号化する電流パルスを受信する、システムグランドを基準とする前記低側制御ブロックが、複数ビット2値符号として前記異常を復号し、前記スイッチングモジュールにおける異常端子を通して、および異常バスを通して、前記低側参照システムグランドを基準とするようにさらに結合されたシステム制御装置に前記異常を通信する、
付記項3に記載の通信システム。
[付記項7]
前記高側制御ブロックから前記低側制御ブロックへの異常および情報の通信の優先度が、スイッチングデバイスに対するおよび前記通信システムに対する前記異常および情報の危険性の順である、
付記項3に記載の通信システム。
[付記項8]
前記高側制御ブロックが2つの異常を同時に検出したとき、前記高側制御ブロックは、前記低側スイッチングデバイスが次にオンに切り替わったときに、より高い優先度の異常を前記低側制御ブロックに通信するように結合される、
付記項7に記載の通信システム。
[付記項9]
前記高側制御ブロックから前記低側制御ブロックに通信される最高優先度の通信が、システムエラー異常である、
付記項7に記載の通信システム。
[付記項10]
前記高側制御ブロックから前記低側制御ブロックへの通信の欠如は、高側電源電圧が対象範囲外であることを示し得る、
付記項9に記載の通信システム。
[付記項11]
前記高側制御ブロックから前記低側制御ブロックに通信される前記最高優先度の通信が、実質的に0μAの振幅をもつ電流パルスにより符号化される、
付記項9に記載の通信システム。
[付記項12]
前記高側制御ブロックから前記低側制御ブロックに通信される2番目に高い優先度の通信が、前記高側スイッチにおける過電流異常である、
付記項7に記載の通信システム。
[付記項13]
前記高側制御ブロックから前記低側制御ブロックに通信される前記2番目に高い優先度の通信が、200μAの振幅をもつ電流パルスにより符号化される、
付記項12に記載の通信システム。
[付記項14]
前記高側制御ブロックから前記低側制御ブロックに通信される3番目に高い優先度の通信が、前記低側スイッチの過熱異常である、
付記項7に記載の通信システム。
[付記項15]
前記高側制御ブロックから前記低側制御ブロックに通信される前記3番目に高い優先度の通信が、100μAの振幅をもつ電流パルスにより符号化される、
付記項14に記載の通信システム。
[付記項16]
前記高側制御ブロックから前記低側制御ブロックに通信される4番目に高い優先度の通信が、前記低側スイッチにおける高温警告異常である、
付記項7に記載の通信システム。
[付記項17]
前記高側制御ブロックから前記低側制御ブロックに通信される前記4番目に高い優先度の通信が、50μAの振幅をもつ電流パルスにより符号化される、
付記項16に記載の通信システム。
[付記項18]
前記高側制御ブロックから前記低側制御ブロックに通信される5番目に高い優先度の通信が、前記高側スイッチと前記高側制御ブロックとの適切な機能状態を示す、前記通信リンクのステータスを更新する肯定信号である、
付記項7に記載の通信システム。
[付記項19]
前記高側制御ブロックから前記低側制御ブロックに通信される前記5番目に高い優先度の通信は、25μAの振幅をもつ電流パルスにより符号化される、
付記項18に記載の通信システム。
[付記項20]
前記高側制御ブロックは、各前記スイッチングサイクルにおいて前記低側制御ブロックに前記肯定信号を通信するように結合される、
付記項18に記載の通信システム。
[付記項21]
肯定が受信されたとき、前記低側スイッチがオンに切り替えられたとき、各前記スイッチングサイクルは、異常が検出されなかったことを示す、
付記項20に記載の通信システム。
[付記項22]
異常が検出されないことは、電源レールが対象範囲内であることと、高側の結合された端子において開回路も短絡異常も検出されていないこととを示す、
付記項21に記載の通信システム。
[付記項23]
前記高側制御ブロックから前記低側制御ブロックに通信される5番目に高い優先度の通信が、電源投入シーケンスが適切であることを示す肯定信号である、
付記項7に記載の通信システム。
[付記項24]
前記低側スイッチの低側ゲート電圧が規定のオン切り替え閾値に達した後、前記低側制御ブロックが、前記高側制御ブロックから前記肯定パルスが受信されることを待つように結合される、
付記項18に記載の通信システム。
[付記項25]
前記低側スイッチの低側ゲーティング電圧の立ち下がりエッジが検出され、前記肯定パルスが受信されない場合、前記低側制御ブロックが、異常端子を通して前記システム制御装置に、高側から低側への通信異常を報告するように結合される、
付記項24に記載の通信システム。
[付記項26]
前記低側制御ブロックが、前記肯定信号が前記高側制御ブロックから受信されたとき、高側制御異常が解消されたことを示すステータスに更新するために、前記異常端子を通して前記システム制御装置に前記肯定パルスを送信するように結合される、
付記項25に記載の通信システム。
[付記項1]
スイッチングモジュールにおいて使用するための通信システムであって、
前記スイッチングモジュールの低側スイッチのスイッチングを制御するように結合された低側制御ブロックであって、
前記低側制御ブロックが、低側参照システムグランドを基準とするようにさらに結合された、
前記低側制御ブロックと、
前記スイッチングモジュールの高側スイッチのスイッチングを制御するように結合された高側制御ブロックであって、
前記高側制御ブロックが、前記スイッチングモジュールの浮遊ノードを基準とするようにさらに結合され、
定常動作中、前記低側制御ブロックが、前記高側スイッチをオンおよびオフに切り替えるために、前記高側制御ブロックに、各スイッチングサイクル中、信号を送信するように結合され、
ステータス更新が、第1の単線通信リンクを通して、前記高側制御ブロックから前記低側制御ブロックに通信される、
前記高側制御ブロックと、
を備える、スイッチングモジュールにおいて使用するための通信システム。
[付記項2]
第1の通信リンクと第2の通信リンクと第3の通信リンクとが、前記高側制御ブロックと前記低側制御ブロックとの間に結合され、
前記第1の単線通信リンクが、前記第1の通信リンクであり、
前記第1の通信リンクが、前記高側制御ブロックから前記低側制御ブロックに符号化された前記ステータス更新を通信し、
前記第2の通信リンクが、前記高側制御ブロックのためのオン切り替えスイッチング信号を提供するように結合され、
前記第3の通信リンクが、前記高側制御ブロックのためのオフ切り替えスイッチング信号を提供するように結合される、
付記項1に記載の通信システム。
[付記項3]
前記低側スイッチがオンに切り替えられたとき、前記高側制御ブロックが、次のスイッチングサイクル中、前記第1の通信リンクを通して前記低側制御ブロックに前記ステータス更新を通信するように結合される、
付記項1に記載の通信システム。
[付記項4]
前記高側制御ブロックから前記低側制御ブロックへの、符号化された前記ステータス更新の通信が、電流パルス振幅を伝達する前記第1の単線通信リンクを通したものである、
付記項1に記載の通信システム。
[付記項5]
前記第1の単線通信リンクを通した、前記高側制御ブロックから前記低側制御ブロックへの、符号化された前記ステータス更新の通信が、前記スイッチングモジュールのスイッチングサイクルの持続期間未満の持続期間をもつ通信期間内に発生する、
付記項4に記載の通信システム。
[付記項6]
異常を符号化する電流パルスを受信する、システムグランドを基準とする前記低側制御ブロックが、複数ビット2値符号として前記異常を復号し、前記スイッチングモジュールにおける異常端子を通して、および異常バスを通して、前記低側参照システムグランドを基準とするようにさらに結合されたシステム制御装置に前記異常を通信する、
付記項3に記載の通信システム。
[付記項7]
前記高側制御ブロックから前記低側制御ブロックへの異常および情報の通信の優先度が、スイッチングデバイスに対するおよび前記通信システムに対する前記異常および情報の危険性の順である、
付記項3に記載の通信システム。
[付記項8]
前記高側制御ブロックが2つの異常を同時に検出したとき、前記高側制御ブロックは、前記低側スイッチングデバイスが次にオンに切り替わったときに、より高い優先度の異常を前記低側制御ブロックに通信するように結合される、
付記項7に記載の通信システム。
[付記項9]
前記高側制御ブロックから前記低側制御ブロックに通信される最高優先度の通信が、システムエラー異常である、
付記項7に記載の通信システム。
[付記項10]
前記高側制御ブロックから前記低側制御ブロックへの通信の欠如は、高側電源電圧が対象範囲外であることを示し得る、
付記項9に記載の通信システム。
[付記項11]
前記高側制御ブロックから前記低側制御ブロックに通信される前記最高優先度の通信が、実質的に0μAの振幅をもつ電流パルスにより符号化される、
付記項9に記載の通信システム。
[付記項12]
前記高側制御ブロックから前記低側制御ブロックに通信される2番目に高い優先度の通信が、前記高側スイッチにおける過電流異常である、
付記項7に記載の通信システム。
[付記項13]
前記高側制御ブロックから前記低側制御ブロックに通信される前記2番目に高い優先度の通信が、200μAの振幅をもつ電流パルスにより符号化される、
付記項12に記載の通信システム。
[付記項14]
前記高側制御ブロックから前記低側制御ブロックに通信される3番目に高い優先度の通信が、前記低側スイッチの過熱異常である、
付記項7に記載の通信システム。
[付記項15]
前記高側制御ブロックから前記低側制御ブロックに通信される前記3番目に高い優先度の通信が、100μAの振幅をもつ電流パルスにより符号化される、
付記項14に記載の通信システム。
[付記項16]
前記高側制御ブロックから前記低側制御ブロックに通信される4番目に高い優先度の通信が、前記低側スイッチにおける高温警告異常である、
付記項7に記載の通信システム。
[付記項17]
前記高側制御ブロックから前記低側制御ブロックに通信される前記4番目に高い優先度の通信が、50μAの振幅をもつ電流パルスにより符号化される、
付記項16に記載の通信システム。
[付記項18]
前記高側制御ブロックから前記低側制御ブロックに通信される5番目に高い優先度の通信が、前記高側スイッチと前記高側制御ブロックとの適切な機能状態を示す、前記通信リンクのステータスを更新する肯定信号である、
付記項7に記載の通信システム。
[付記項19]
前記高側制御ブロックから前記低側制御ブロックに通信される前記5番目に高い優先度の通信は、25μAの振幅をもつ電流パルスにより符号化される、
付記項18に記載の通信システム。
[付記項20]
前記高側制御ブロックは、各前記スイッチングサイクルにおいて前記低側制御ブロックに前記肯定信号を通信するように結合される、
付記項18に記載の通信システム。
[付記項21]
肯定が受信されたとき、前記低側スイッチがオンに切り替えられたとき、各前記スイッチングサイクルは、異常が検出されなかったことを示す、
付記項20に記載の通信システム。
[付記項22]
異常が検出されないことは、電源レールが対象範囲内であることと、高側の結合された端子において開回路も短絡異常も検出されていないこととを示す、
付記項21に記載の通信システム。
[付記項23]
前記高側制御ブロックから前記低側制御ブロックに通信される5番目に高い優先度の通信が、電源投入シーケンスが適切であることを示す肯定信号である、
付記項7に記載の通信システム。
[付記項24]
前記低側スイッチの低側ゲート電圧が規定のオン切り替え閾値に達した後、前記低側制御ブロックが、前記高側制御ブロックから前記肯定パルスが受信されることを待つように結合される、
付記項18に記載の通信システム。
[付記項25]
前記低側スイッチの低側ゲーティング電圧の立ち下がりエッジが検出され、前記肯定パルスが受信されない場合、前記低側制御ブロックが、異常端子を通して前記システム制御装置に、高側から低側への通信異常を報告するように結合される、
付記項24に記載の通信システム。
[付記項26]
前記低側制御ブロックが、前記肯定信号が前記高側制御ブロックから受信されたとき、高側制御異常が解消されたことを示すステータスに更新するために、前記異常端子を通して前記システム制御装置に前記肯定パルスを送信するように結合される、
付記項25に記載の通信システム。
Claims (23)
- スイッチングモジュールにおいて使用するための通信システムであって、
前記スイッチングモジュールの低側スイッチのスイッチングを制御するように結合された低側制御ブロックであって、
前記低側制御ブロックが、低側参照システムグランドを基準とするようにさらに結合された、
前記低側制御ブロックと、
前記スイッチングモジュールの高側スイッチのスイッチングを制御するように結合された高側制御ブロックであって、
前記高側制御ブロックが、前記スイッチングモジュールの浮遊ノードを基準とするようにさらに結合され、
定常動作中、前記低側制御ブロックが、前記高側スイッチをオンおよびオフに切り替えるために、前記高側制御ブロックに、各スイッチングサイクル中、信号を送信するように結合され、
ステータス更新が、第1の単線通信リンクを通して、前記高側制御ブロックから前記低側制御ブロックに通信され、
前記高側制御ブロックから前記低側制御ブロックへの通信が、情報を符号化するために振幅の異なる個別の電流パルスを使用する、
前記高側制御ブロックと、
を備える、スイッチングモジュールにおいて使用するための通信システム。 - 第1の通信リンクと第2の通信リンクと第3の通信リンクとが、前記高側制御ブロックと前記低側制御ブロックとの間に結合され、
前記第1の単線通信リンクが、前記第1の通信リンクであり、
前記第1の通信リンクが、前記高側制御ブロックから前記低側制御ブロックに符号化された前記ステータス更新を通信し、
前記第2の通信リンクが、前記高側制御ブロックのためのオン切り替えスイッチング信号を提供するように結合され、
前記第3の通信リンクが、前記高側制御ブロックのためのオフ切り替えスイッチング信号を提供するように結合される、
請求項1に記載の通信システム。 - 前記低側スイッチがオンに切り替えられたとき、前記高側制御ブロックが、次のスイッチングサイクル中、前記第1の通信リンクを通して前記低側制御ブロックに前記ステータス更新を通信するように結合される、
請求項2に記載の通信システム。 - 前記高側制御ブロックから前記低側制御ブロックへの、符号化された前記ステータス更新の通信が、電流パルス振幅を伝達する前記第1の単線通信リンクを通したものである、
請求項1に記載の通信システム。 - 前記第1の単線通信リンクを通した、前記高側制御ブロックから前記低側制御ブロックへの、符号化された前記ステータス更新の通信が、前記スイッチングモジュールのスイッチングサイクルの持続期間未満の持続期間をもつ通信期間内に発生する、
請求項4に記載の通信システム。 - 異常を符号化する電流パルスを受信する、前記低側参照システムグランドを基準とする前記低側制御ブロックが、複数ビット2値符号として前記異常を復号し、前記スイッチングモジュールにおける異常端子を通して、および異常バスを通して、前記低側参照システムグランドを基準とするようにさらに結合されたシステム制御装置に前記異常を通信する、
請求項3に記載の通信システム。 - 前記高側制御ブロックから前記低側制御ブロックへの異常および情報の通信の優先度が、前記スイッチングモジュールに対するおよび前記通信システムに対する前記異常および情報の危険性の順である、
請求項3に記載の通信システム。 - 前記高側制御ブロックが2つの異常を同時に検出したとき、前記高側制御ブロックは、前記低側スイッチが次にオンに切り替わったときに、より高い優先度の異常を前記低側制御ブロックに通信するように結合される、
請求項7に記載の通信システム。 - 前記高側制御ブロックから前記低側制御ブロックに通信される最高優先度の通信が、システムエラー異常である、
請求項7に記載の通信システム。 - 前記高側制御ブロックから前記低側制御ブロックへの通信の欠如は、高側電源電圧が対象範囲外であることを示し得る、
請求項9に記載の通信システム。 - 前記高側制御ブロックから前記低側制御ブロックに通信される2番目に高い優先度の通信が、前記高側スイッチにおける過電流異常である、
請求項7に記載の通信システム。 - 前記高側制御ブロックから前記低側制御ブロックに通信される3番目に高い優先度の通信が、前記低側スイッチの過熱異常である、
請求項7に記載の通信システム。 - 前記高側制御ブロックから前記低側制御ブロックに通信される4番目に高い優先度の通信が、前記低側スイッチにおける高温警告異常である、
請求項7に記載の通信システム。 - 前記高側制御ブロックから前記低側制御ブロックに通信される5番目に高い優先度の通信が、前記高側スイッチと前記高側制御ブロックとの適切な機能状態を示す、前記通信リンクのステータスを更新する肯定信号である、
請求項7に記載の通信システム。 - 前記高側制御ブロックは、各前記スイッチングサイクルにおいて前記低側制御ブロックに前記肯定信号を通信するように結合される、
請求項14に記載の通信システム。 - 前記肯定信号が受信されたとき、前記低側スイッチがオンに切り替えられたとき、各前記スイッチングサイクルは、異常が検出されなかったことを示す、
請求項15に記載の通信システム。 - 異常が検出されないことは、電源レールが対象範囲内であることと、高側の結合された端子において開回路も短絡異常も検出されていないこととを示す、
請求項16に記載の通信システム。 - 前記高側制御ブロックから前記低側制御ブロックに通信される5番目に高い優先度の通信が、電源投入シーケンスが適切であることを示す肯定信号である、
請求項7に記載の通信システム。 - 前記低側スイッチの低側ゲート電圧が規定のオン切り替え閾値に達した後、前記低側制御ブロックが、前記高側制御ブロックから肯定パルスが受信されることを待つように結合される、
請求項14に記載の通信システム。 - 前記低側スイッチの低側ゲーティング電圧の立ち下がりエッジが検出され、前記肯定パルスが受信されない場合、前記低側制御ブロックが、異常端子を通してシステム制御装置に、高側から低側への通信異常を報告するように結合される、
請求項19に記載の通信システム。 - 前記低側制御ブロックが、前記肯定信号が前記高側制御ブロックから受信されたとき、高側制御異常が解消されたことを示すステータスに更新するために、前記異常端子を通して前記システム制御装置に前記肯定パルスを送信するように結合される、
請求項20に記載の通信システム。 - 前記電流パルスの前記振幅が、異常の種類を符号化する、
請求項1に記載の通信システム。 - 請求項1から請求項22のいずれか一項に記載の通信システムを備える、
多相モーター駆動システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/336,658 US10181813B2 (en) | 2016-10-27 | 2016-10-27 | Half-bridge inverter modules with advanced protection through high-side to low-side control block communication |
US15/336,658 | 2016-10-27 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018085916A JP2018085916A (ja) | 2018-05-31 |
JP2018085916A5 true JP2018085916A5 (ja) | 2020-11-19 |
JP6976133B2 JP6976133B2 (ja) | 2021-12-08 |
Family
ID=60268200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017202929A Active JP6976133B2 (ja) | 2016-10-27 | 2017-10-19 | 高側から低側への制御ブロック通信を通した高度な保護をともなうハーフブリッジインバーターモジュール |
Country Status (4)
Country | Link |
---|---|
US (2) | US10181813B2 (ja) |
EP (1) | EP3316461B1 (ja) |
JP (1) | JP6976133B2 (ja) |
CN (1) | CN108011355B (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10536140B1 (en) * | 2015-12-03 | 2020-01-14 | Navitas Semiconductor, Inc. | Half bridge and oscillator power integrated circuit |
DE112016007390T5 (de) * | 2016-10-27 | 2019-07-25 | Power Integrations, Inc. | Eindrahtbus-mehrgruppen-fehlerkommunikation für halbbrücken-wechselrichtermodule |
US10008942B1 (en) | 2017-04-12 | 2018-06-26 | Power Integrations, Inc. | High side signal interface in a power converter |
US10187053B1 (en) * | 2017-07-24 | 2019-01-22 | Semiconductor Components Industries, Llc | Drive circuit for power semiconductor devices |
CN111148658B (zh) * | 2017-09-05 | 2023-11-07 | 多伦多大学管理委员会 | 电动车辆电力集线器及其操作模式 |
CN110366816B (zh) * | 2018-01-26 | 2021-09-10 | 新电元工业株式会社 | 电子模块 |
CN110366817B (zh) * | 2018-01-26 | 2021-07-09 | 新电元工业株式会社 | 电子模块 |
EP3595152B1 (en) * | 2018-07-12 | 2023-09-06 | Power Integrations, Inc. | Protecting semiconductor switches in switched mode power converters |
CN108594733A (zh) * | 2018-07-18 | 2018-09-28 | 龙城电装(常州)有限公司 | 单引脚多信号冷却风扇控制装置及其控制方法 |
GB201815301D0 (en) * | 2018-09-20 | 2018-11-07 | Rolls Royce | Converter |
US12021439B2 (en) | 2019-05-24 | 2024-06-25 | Power Integrations, Inc. | Switching delay for communication |
US10998843B2 (en) | 2019-09-23 | 2021-05-04 | Power Integrations, Inc. | External adjustment of a drive control of a switch |
US11437911B2 (en) | 2020-12-22 | 2022-09-06 | Power Integrations, Inc. | Variable drive strength in response to a power converter operating condition |
US11907054B2 (en) * | 2022-02-17 | 2024-02-20 | Power Integrations, Inc. | Multi-module system with single terminal error flag input/output |
US11996795B2 (en) | 2022-03-28 | 2024-05-28 | Power Integrations, Inc. | Motor alignment control |
WO2024069369A1 (en) * | 2022-09-28 | 2024-04-04 | Delphi Technologies Ip Limited | Systems and methods for bidirectional message architecture for inverter for electric vehicle |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61177020A (ja) * | 1985-01-31 | 1986-08-08 | Omron Tateisi Electronics Co | スレシホ−ルドspdtスイツチング回路 |
CN2609288Y (zh) * | 2003-03-07 | 2004-03-31 | 深圳市和而泰电子科技有限公司 | 一种单线通信电路 |
DE10316539A1 (de) * | 2003-04-10 | 2004-11-11 | Siemens Ag | Schaltungsanordnung und Verfahren zur Ansteuerung eines bürstenlosen permanenterregten Gleichstrommotors |
DE102004054374B3 (de) | 2004-11-10 | 2006-05-11 | Siemens Ag | Schaltungsanordnung zur Bereitstellung eines Diagnosesignals für eine Leistungsschaltvorrichtung |
US7365584B2 (en) | 2006-06-02 | 2008-04-29 | Freescale Semiconductor, Inc. | Slew-rate control apparatus and methods for a power transistor to reduce voltage transients during inductive flyback |
DE102008018244B3 (de) | 2008-04-10 | 2009-11-19 | Continental Automotive Gmbh | Vorrichtung und Verfahren zum Erkennen eines Fehlers in einer Leistungsbrückenschaltung |
JP2010158092A (ja) * | 2008-12-26 | 2010-07-15 | Mitsubishi Electric Corp | 電力変換装置 |
FR2948474A1 (fr) * | 2009-07-22 | 2011-01-28 | Proton World Int Nv | Protocole de communication sur bus unifilaire |
JP4942804B2 (ja) * | 2009-11-04 | 2012-05-30 | 三菱電機株式会社 | 半導体電力変換装置 |
CN102377335A (zh) * | 2010-08-16 | 2012-03-14 | 登丰微电子股份有限公司 | 晶体管模块及晶体管驱动模块 |
US9071169B2 (en) * | 2011-02-18 | 2015-06-30 | Ge Hybrid Technologies, Llc | Programmable gate controller system and method |
GB2497967B (en) | 2011-12-23 | 2018-02-21 | Reinhausen Maschf Scheubeck | Fault-tolerant control systems |
US8976561B2 (en) | 2012-11-14 | 2015-03-10 | Power Integrations, Inc. | Switch mode power converters using magnetically coupled galvanically isolated lead frame communication |
US8841940B2 (en) * | 2013-02-06 | 2014-09-23 | Infineon Technologies Austria Ag | System and method for a driver circuit |
EP2937997B1 (en) * | 2013-06-25 | 2018-11-28 | Fuji Electric Co., Ltd. | Signal transmission circuit |
US9960620B2 (en) * | 2014-09-16 | 2018-05-01 | Navitas Semiconductor, Inc. | Bootstrap capacitor charging circuit for GaN devices |
US9742288B2 (en) | 2014-10-21 | 2017-08-22 | Power Integrations, Inc. | Output-side controller with switching request at relaxation ring extremum |
US9780639B2 (en) * | 2015-01-19 | 2017-10-03 | Infineon Technologies Austria Ag | Protection from hard commutation events at power switches |
JP6591220B2 (ja) * | 2015-07-15 | 2019-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置および電力制御装置 |
US10381823B2 (en) * | 2016-05-20 | 2019-08-13 | Infineon Technologies Ag | Device with power switch |
-
2016
- 2016-10-27 US US15/336,658 patent/US10181813B2/en active Active
-
2017
- 2017-10-19 JP JP2017202929A patent/JP6976133B2/ja active Active
- 2017-10-26 EP EP17198541.9A patent/EP3316461B1/en active Active
- 2017-10-27 CN CN201711021161.9A patent/CN108011355B/zh active Active
-
2018
- 2018-12-17 US US16/222,880 patent/US10903774B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018085916A5 (ja) | ||
US10560086B2 (en) | Fault and short-circuit protected output driver | |
KR102338061B1 (ko) | 고상 회로 차단기 및 모터 구동 시스템 | |
US9407253B2 (en) | Communication protocol | |
JP2017529046A5 (ja) | ||
WO2008108159A1 (ja) | 電動機の制御装置および車両 | |
US10944392B2 (en) | Switch circuit and power supply system | |
US11065963B2 (en) | Diagnostic system for a DC-DC voltage converter | |
WO2016068194A1 (ja) | 車両用電源制御装置 | |
JP2016163051A5 (ja) | ||
JP2018536353A (ja) | 消費装置の安全制御 | |
CN105794065A (zh) | 机器人控制装置的保护电路 | |
CN109787596B (zh) | 过流保护电路、开关管驱动电路以及电动设备 | |
CN104422896A (zh) | 双直流电源***中直流互窜的检测方法及装置 | |
JP2017212146A5 (ja) | ||
CN203930399U (zh) | 一种crh2型动车组无触点逻辑控制单元 | |
US8466710B2 (en) | Circuit for restraining shoot through current | |
US20120014032A1 (en) | Trip circuit supervision relay for low and medium voltage applications | |
DE50008593D1 (de) | Strombegrenzer mit elektrischen ventilen zum begrenzen des kurzschlussstromes in einem elektrischen leistungsstromkreis | |
JP2020137185A5 (ja) | ||
KR101753476B1 (ko) | 모터 구동장치 및 구동방법 | |
KR20200074914A (ko) | 전기 제어 시스템 | |
JP6520521B2 (ja) | 半導体スイッチ回路及び半導体リレー回路 | |
CN203645295U (zh) | 开关量输出保护装置和*** | |
CN110601687B (zh) | 一种驱动保护电路及其保护方法 |