JP2018084970A - リニアレギュレータ - Google Patents
リニアレギュレータ Download PDFInfo
- Publication number
- JP2018084970A JP2018084970A JP2016227896A JP2016227896A JP2018084970A JP 2018084970 A JP2018084970 A JP 2018084970A JP 2016227896 A JP2016227896 A JP 2016227896A JP 2016227896 A JP2016227896 A JP 2016227896A JP 2018084970 A JP2018084970 A JP 2018084970A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- circuit
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【課題】負荷変動が少ない定常状態において、十分な位相余裕を確保しつつ、急激な負荷低減に対して出力電圧を迅速に安定化させることのできるリニアレギュレータを提供する。【解決手段】リニアレギュレータ10は、入力ノード11に入力される入力電圧の脈動成分が低減された直流電圧である出力電圧を出力ノード13に供給する電流制御回路101と、出力電圧に応じた帰還電圧が基準電圧に一致するように、電流制御回路101を制御する制御信号CS1を出力する誤差増幅器AMP1と、制御信号CS1を増幅する増幅回路102とを備える。出力ノード13の負荷変動が閾値未満である定常状態のときに、増幅回路102は、1又はそれ以下の利得で制御信号CS1を増幅する。出力ノード13の負荷低減が閾値を超えた直後の過度状態のときに、増幅回路102は、1を超える利得で制御信号CS1を増幅する。【選択図】図2
Description
本発明はリニアレギュレータに関する。
外部電源から供給される電圧から安定した直流電圧を生成して電源供給を行う安定化電源装置として、例えば、リニアレギュレータ及びスイッチングレギュレータが知られている。スイッチングレギュレータは、スイッチング動作を行うため、ノイズや脈動成分が出力電圧に含まれる。このため、低ノイズが要求される計測機器の電源回路などの用途においては、リニアレギュレータの使用が好まれる。このようなリニアレギュレータとして、例えば、米国特許第6856124号公報には、負荷電流の大きさに応じて増幅器の静止電流を変化させることにより、無負荷から全負荷まで出力電圧を調整する低ドロップアウトレギュレータが記載されている。この種のレギュレータの出力電圧の脈動成分を低減するには、例えば、負帰還制御ループの利得を大きくする必要がある。
しかし、負帰還制御ループの利得を大きくすると、リニアレギュレータが発振し易くなるため、例えば、負荷変動が少ない定常状態のときは、十分な位相余裕を確保してリニアレギュレータの動作を安定させるのが望ましい。その一方で、例えば、リニアレギュレータから負荷が外された直後のような急激な負荷低減に対しては、出力電圧を迅速に安定化させる必要があるため、負帰還制御ループの利得を瞬時に一時的に高める必要もある。
そこで、本発明は、負荷変動が少ない定常状態において、十分な位相余裕を確保しつつ、急激な負荷低減に対しては、出力電圧を迅速に安定化させることのできるリニアレギュレータを提案することを課題とする。
上述の課題を解決するため、本発明に係るリニアレギュレータは、(i)入力ノードと出力ノードとの間に流れる電流を制御することにより、入力ノードに入力される入力電圧の脈動成分が低減された直流電圧である出力電圧を出力ノードに供給する電流制御回路と、(ii)出力電圧に応じた帰還電圧が基準電圧に一致するように、電流制御回路を制御する制御信号を出力する誤差増幅器と、(iii)制御信号を増幅するトランジスタを有する増幅回路と、を備える。トランジスタは、制御信号が入力されるベース端子と、ツェナーダイオードと抵抗素子との並列接続回路を通じて正電源電圧又は負電源電圧に接続するエミッタ端子と、増幅された制御信号を電流制御回路に出力するコレクタ端子とを有している。力ノードの負荷変動が閾値未満である定常状態のときに、ツェナーダイオードは、オフ状態となり、増幅回路は、実質的に1又はそれ以下の利得で制御信号を増幅する。出力ノードの負荷低減が閾値を超えた直後の過度状態のときに、ツェナーダイオードは、オン状態となり、増幅回路は、実質的に1を超える利得で制御信号を増幅する。
本発明に係るリニアレギュレータによれば、負荷変動が少ない定常状態において、十分な位相余裕を確保しつつ、急激な負荷低減に対しては、出力電圧を迅速に安定化させることができる。
以下、各図を参照しながら本発明の実施形態について説明する。ここで、同一符号は同一の回路素子を示すものとし、重複する説明は省略する。
図1は、本発明の実施形態に係るリニアレギュレータ10の概略構成を示す説明図である。リニアレギュレータ10は、商用交流電源20からトランス30、全波整流回路40及び平滑コンデンサC1,C2を通じて入力ノード11,12に供給される入力電圧(+Vin,−Vin)を、絶対値の等しい正負2系統の出力電圧(+Vout,−Vout)に変換し、出力ノード13,14から出力電圧(+Vout,−Vout)を出力する。出力ノード13とグランドGNDとの間には、負荷51が接続され、出力ノード14とグランドGNDとの間には、負荷52が接続される。リニアレギュレータ10は、正負2系統の出力電圧(+Vout,−Vout)のうち、一方の出力電圧の変化に追従して他方の出力電圧が変化するようにトラッキング動作可能であり、このようなレギュレータは、トラッキングレギュレータと呼ばれる。
図1は、本発明の実施形態に係るリニアレギュレータ10の概略構成を示す説明図である。リニアレギュレータ10は、商用交流電源20からトランス30、全波整流回路40及び平滑コンデンサC1,C2を通じて入力ノード11,12に供給される入力電圧(+Vin,−Vin)を、絶対値の等しい正負2系統の出力電圧(+Vout,−Vout)に変換し、出力ノード13,14から出力電圧(+Vout,−Vout)を出力する。出力ノード13とグランドGNDとの間には、負荷51が接続され、出力ノード14とグランドGNDとの間には、負荷52が接続される。リニアレギュレータ10は、正負2系統の出力電圧(+Vout,−Vout)のうち、一方の出力電圧の変化に追従して他方の出力電圧が変化するようにトラッキング動作可能であり、このようなレギュレータは、トラッキングレギュレータと呼ばれる。
図2は、リニアレギュレータ10の回路構成を示す説明図である。リニアレギュレータ10は、入力電圧(+Vin)から出力電圧(+Vout)を生成する正電源用リニアレギュレータ401と、入力電圧(−Vin)から出力電圧(−Vout)を生成する負電源用リニアレギュレータ402とを備える。
正電源用リニアレギュレータ401は、主として、電流制御回路101、増幅回路102、帰還電圧生成回路106及び誤差増幅器AMP1を備える。電流制御回路101は、入力ノード11と出力ノード13との間の電流経路501に流れる負荷電流の増減を制御することにより、入力ノード11に入力される入力電圧(+Vin)の脈動成分が低減された直流電圧である出力電圧(+Vout)を出力ノード13に供給する。ここで、入力電圧(+Vin)は、図1に示すように、商用交流電源20から供給される交流電圧を、全波整流回路40を通じて整流した後に平滑コンデンサC1,C2を通じて平滑化した直流電圧であるため、脈動成分を含む。出力電圧(+Vout)は、このような脈動成分が低減された(安定化した)直電流電圧である。入力電圧(+Vin)に対する出力電圧(+Vout)のリップル除去比は、例えば、180dBである。これは、入力電圧(+Vin)の脈動成分が、例えば、±1Vである場合、出力電圧(+Vout)の脈動成分が±1nVであることを意味する。電流制御回路101は、線形アナログ動作領域で動作するため、ノイズの発生を低減できる。電力損失は、入力電圧(+Vin)と出力電圧(+Vout)との差に比例し、出力電圧(+Vout)は、入力電圧(+Vin)よりも低くなる。
帰還電圧生成回路106は、電流経路501とグランドGNDとの間に直列に接続する抵抗素子R11,R12を備えている。帰還電圧生成回路106は、出力電圧(+Vout)を分圧することにより、帰還電圧(+Vf)を生成する。ここで、+Vf=+Vout×R12/(R11+R12)である。誤差増幅器AMP1の非反転入力端子201には、帰還電圧(+Vf)が入力される。基準電圧生成回路103は、入力電圧(+Vin)から基準電圧(+Vref)を生成し、誤差増幅器AMP1の反転入力端子202に基準電圧(+Vref)を入力する。誤差増幅器AMP1は、帰還電圧(+Vf)が基準電圧(+Vref)に一致するように、電流制御回路101を制御する制御信号CS1を出力端子205から出力する。電源電圧生成回路104は、入力電圧(+Vin)から正電源電圧Vccを生成し、誤差増幅器AMP1の正電源端子203に正電源電圧Vccを供給する。電源電圧生成回路105は、入力電圧(−Vin)から負電源電圧Veeを生成し、誤差増幅器AMP1の負電源端子204に負電源電圧Veeを供給する。増幅回路102は、誤差増幅器AMP1から出力される制御信号CS1を所定の利得で増幅し、これを電流制御回路101に供給する。
なお、抵抗素子R11の両端には、キャパシタ素子C11が並列に接続されている。また、電流経路501とグランドGNDとの間には、負荷51に並列にキャパシタC12が接続されている。基準電圧生成回路103、電源電圧生成回路104、105の詳細については後述する。
負電源用リニアレギュレータ402は、主として、電流制御回路111、増幅回路112、帰還電圧生成回路116及び誤差増幅器AMP2を備える。電流制御回路111は、入力ノード12と出力ノード14との間の電流経路502に流れる負荷電流の増減を制御することにより、入力ノード12に入力される入力電圧(−Vin)の脈動成分が低減された直流電圧である出力電圧(−Vout)を出力ノード14に供給する。ここで、入力電圧(−Vin)は、入力電圧(+Vin)と同様に、脈動成分を含む。出力電圧(−Vout)は、このような脈動成分が低減された(安定化した)直電流電圧である。入力電圧(−Vin)に対する出力電圧(−Vout)のリップル除去比は、例えば、180dBである。これは、入力電圧(−Vin)の脈動成分が、例えば、±1Vである場合、出力電圧(−Vout)の脈動成分が±1nVであることを意味する。電流制御回路111は、線形アナログ動作領域で動作するため、ノイズの発生を低減できる。電力損失は、入力電圧(−Vin)と出力電圧(−Vout)との差に比例し、出力電圧(−Vout)の絶対値は、入力電圧(−Vin)の絶対値よりも低くなる。
帰還電圧生成回路116は、電流経路502とグランドGNDとの間に直列に接続する抵抗素子R21,R22を備えている。帰還電圧生成回路116は、出力電圧(−Vout)を分圧することにより、帰還電圧(−Vf)を生成する。ここで、−Vf=−Vout×R22/(R21+R22)である。誤差増幅器AMP2の非反転入力端子301には、帰還電圧(−Vf)が入力される。基準電圧生成回路113は、入力電圧(−Vin)から基準電圧(−Vref)を生成し、誤差増幅器AMP2の反転入力端子302に基準電圧(−Vref)を入力する。誤差増幅器AMP2は、帰還電圧(−Vf)が基準電圧(−Vref)に一致するように、電流制御回路111を制御する制御信号CS2を出力端子305から出力する。電源電圧生成回路114は、入力電圧(+Vin)から正電源電圧Vccを生成し、誤差増幅器AMP2の正電源端子303に正電源電圧Vccを供給する。電源電圧生成回路115は、入力電圧(−Vin)から負電源電圧Veeを生成し、誤差増幅器AMP2の負電源端子304に負電源電圧Veeを供給する。増幅回路112は、誤差増幅器AMP2から出力される制御信号CS2を所定の利得で増幅し、これを電流制御回路111に供給する。
なお、抵抗素子R21の両端には、キャパシタ素子C21が並列に接続されている。また、電流経路502とグランドGNDとの間には、負荷52に並列にキャパシタC22が接続されている。基準電圧生成回路113、電源電圧生成回路114、115の詳細については後述する。
図3は、電流制御回路101及び増幅回路102の回路構成を示す説明図である。電流制御回路101は、ダーリントン接続されるバイポーラトランジスタTr12,Tr13と、これらのバイポーラトランジスタTr12,Tr13のバイアスポイントを定める抵抗素子R15,R16とを備える。ダーリントン接続されるバイポーラトランジスタTr12,Tr13は、一つのバイポーラトランジスタとして等価的に動作する。バイポーラトランジスタTr12ベース端子は、電流制御回路101の制御端子101cに接続している。バイポーラトランジスタTr13のコレクタ端子は、電流制御回路101の入力端子101aに接続している。バイポーラトランジスタTr13のエミッタ端子は、電流制御回路101の出力端子101bに接続している。バイポーラトランジスタTr12,Tr13のコレクタ端子同士は接続している。バイポーラトランジスタTr12のエミッタ端子は、バイポーラトランジスタTr13のベース端子に接続している。増幅回路102は、制御信号CS1を所定の利得で増幅し、これを電流制御回路101の制御端子101cに供給する。電流制御回路101は、制御端子101cに供給される制御信号CS1としての電流に対する、入力端子101aと出力端子101bとの間の電流経路501に流れる負荷電流の増幅率を高めることにより、負帰還制御の利得を高めて、リップル除去比を向上させている。なお、入力端子101aは、入力ノード11に接続し、出力端子101bは、出力ノード13に接続する。バイポーラトランジスタTr12をNMOSトランジスタ(n-Channel Metal-Oxide Semiconductor)に替えてもよい。
増幅回路102は、抵抗素子R13を通じて制御信号CS1がそのベース端子に入力されるバイポーラトランジスタTr11と、バイポーラトランジスタTr11のコレクタ端子に定電流を供給する定電流源CC11と、バイポーラトランジスタTr11のエミッタ端子と負電源電圧Veeとの間に並列接続されるツェナーダイオードZ11及び抵抗素子R14とを備える。増幅回路102の動作については後述する。
図4は、電流制御回路111及び増幅回路112の回路構成を示す説明図である。電流制御回路111は、ダーリントン接続されるバイポーラトランジスタTr22,Tr23と、これらのバイポーラトランジスタTr22,Tr23のバイアスポイントを定める抵抗素子R25,R26とを備える。ダーリントン接続されるバイポーラトランジスタTr22,Tr23は、一つのバイポーラトランジスタとして等価的に動作する。バイポーラトランジスタTr22ベース端子は、電流制御回路111の制御端子111cに接続している。バイポーラトランジスタTr23のコレクタ端子は、電流制御回路111の入力端子111aに接続している。バイポーラトランジスタTr23のエミッタ端子は、電流制御回路111の出力端子111bに接続している。バイポーラトランジスタTr22,Tr23のコレクタ端子同士は接続している。バイポーラトランジスタTr22のエミッタ端子は、バイポーラトランジスタTr23のベース端子に接続している。増幅回路112は、制御信号CS2を所定の利得で増幅し、これを電流制御回路111の制御端子111cに供給する。電流制御回路111は、制御端子111cに供給される制御信号CS2としての電流に対する、入力端子111aと出力端子111bとの間の電流経路502に流れる負荷電流の増幅率を高めることにより、負帰還制御の利得を高めて、リップル除去比を向上させている。なお、入力端子111aは、入力ノード12に接続し、出力端子111bは、出力ノード14に接続する。バイポーラトランジスタTr22をPMOSトランジスタ(p-Channel Metal-Oxide Semiconductor)に替えてもよい。
増幅回路112は、抵抗素子R23を通じて制御信号CS2がそのベース端子に入力されるバイポーラトランジスタTr21と、バイポーラトランジスタTr21のコレクタ端子に定電流を供給する定電流源CC21と、バイポーラトランジスタTr21のエミッタ端子と正電源電圧Vccとの間に並列接続されるツェナーダイオードZ21及び抵抗素子R24とを備える。増幅回路112の動作については後述する。
図5は、基準電圧生成回路103の回路構成を示す説明図である。基準電圧生成回路103は、入力端子103a、出力端子103b、信号経路103c、複数の定電流源CC31、及び複数の定電圧源CV41を備えている。入力端子103aは、入力電圧(+Vin)を入力する。出力端子103bは、基準電圧(+Vref)を出力する。信号経路103cは、入力端子103aと出力端子103bとを接続する。複数の定電流源CC31は、信号経路103cに直列に接続する。複数の定電圧源CV41は、複数の定電流源CC31のうち隣り合う2つの定電流源CC31の間の信号経路103cとグランドGNDとの間に複数の定電圧源CV41のうちの一つの定電圧源CV41がシャント接続するように、信号経路103cとグランドGNDとの間にシャント接続する。信号経路103cとグランドGNDとの間には、末端の定電圧源CV41に並列に摺動接点付き抵抗素子R31が接続されており、摺動接点の位置を調整することにより、基準電圧(+Vref)をゼロから任意の電圧値まで可変調整可能である。摺動接点付き抵抗素子R31と出力端子103bとの間には、抵抗素子R32及びキャパシタ素子C31から成るローパスフィルタが接続されており、基準電圧(+Vref)の高周波成分が除去される。なお、各定電流源CC31は、入力端子103aから出力端子103bに向けて定電流を供給する。このように、定電流源CC31と定電圧源CV41とを多段接続することにより、脈動成分が低減された(安定化した)直電流電圧である基準電圧(+Vref)を入力電圧(+Vin)から生成できる。
図6は、基準電圧生成回路113の回路構成を示す説明図である。基準電圧生成回路113は、入力端子113a、出力端子113b、信号経路113c、複数の定電流源CC32、及び複数の定電圧源CV42を備えている。入力端子113aは、入力電圧(−Vin)を入力する。出力端子113bは、基準電圧(−Vref)を出力する。信号経路113cは、入力端子113aと出力端子113bとを接続する。複数の定電流源CC32は、信号経路113cに直列に接続する。複数の定電圧源CV42は、複数の定電流源CC32のうち隣り合う2つの定電流源CC32の間の信号経路113cとグランドGNDとの間に複数の定電圧源CV42のうちの一つの定電圧源CV42がシャント接続するように、信号経路113cとグランドGNDとの間にシャント接続する。信号経路113cとグランドGNDとの間には、末端の定電圧源CV42に並列に摺動接点付き抵抗素子R41が接続されており、摺動接点の位置を調整することにより、基準電圧(−Vref)をゼロから任意の電圧値まで可変調整可能である。摺動接点付き抵抗素子R41と出力端子113bとの間には、抵抗素子R42及びキャパシタ素子C41から成るローパスフィルタが接続されており、基準電圧(−Vref)の高周波成分が除去される。なお、各定電流源CC32は、出力端子113bから入力端子113aに向けて定電流を供給する。このように、定電流源CC32と定電圧源CV42とを多段接続することにより、脈動成分が低減された(安定化した)直電流電圧である基準電圧(−Vref)を入力電圧(−Vin)から生成できる。
図7は、電源電圧生成回路104の回路構成を示す説明図である。電源電圧生成回路104は、入力端子104a、出力端子104b、信号経路104c、複数の定電流源CC33、及び複数の定電圧源CV43を備えている。入力端子104aは、入力電圧(+Vin)を入力する。出力端子104bは、正電源電圧Vccを出力する。信号経路104cは、入力端子104aと出力端子104bとを接続する。複数の定電流源CC33は、信号経路104cに直列に接続する。複数の定電圧源CV43は、複数の定電流源CC33のうち隣り合う2つの定電流源CC33の間の信号経路104cとグランドGNDとの間に複数の定電圧源CV43のうちの一つの定電圧源CV43がシャント接続するように、信号経路104cとグランドGNDとの間にシャント接続する。なお、各定電流源CC33は、入力端子104aから出力端子104bに向けて定電流を供給する。このように、定電流源CC33と定電圧源CV43とを多段接続することにより、脈動成分が低減された(安定化した)直電流電圧である正電源電圧Vccを入力電圧(+Vin)から生成できる。電源電圧生成回路114の回路構成は、電源電圧生成回路104の回路構成と同じであるため、その詳細な説明を省略する。
図8は、電源電圧生成回路105の回路構成を示す説明図である。電源電圧生成回路105は、入力端子105a、出力端子105b、信号経路105c、複数の定電流源CC34、及び複数の定電圧源CV44を備えている。入力端子105aは、入力電圧(−Vin)を入力する。出力端子105bは、負電源電圧Veeを出力する。信号経路105cは、入力端子105aと出力端子105bとを接続する。複数の定電流源CC34は、信号経路105cに直列に接続する。複数の定電圧源CV44は、複数の定電流源CC34のうち隣り合う2つの定電流源CC34の間の信号経路105cとグランドGNDとの間に複数の定電圧源CV44のうちの一つの定電圧源CV44がシャント接続するように、信号経路105cとグランドGNDとの間にシャント接続する。なお、各定電流源CC34は、出力端子105bから入力端子105aに向けて定電流を供給する。このように、定電流源CC34と定電圧源CV44とを多段接続することにより、脈動成分が低減された(安定化した)直電流電圧である負電源電圧Veeを入力電圧(−Vin)から生成できる。電源電圧生成回路115の回路構成は、電源電圧生成回路105の回路構成と同じであるため、その詳細な説明を省略する。
なお、上述の定電流源C11、C21、C31、C32、C33、C34として、例えば、ゲート端子とソース端子とが短絡したMOSトランジスタを用いることができる。ゲート端子とソース端子とが短絡した複数のMOSトランジスタを並列に接続(ドレイン端子同士、ソース端子同士、ゲート端子同士を接続)して、これを定電流源C11、C21、C31、C32、C33、C34として用いてもよい。また、定電圧源CV41、CV42、CV43、CV44として、例えば、ツェナーダイオードを用いることができる。
次に、図9乃至図11を参照しながら、電流制御回路101及び増幅回路102の動作について説明する。
図9は、出力ノード13の負荷変動が閾値未満である定常状態のときの電流制御回路101及び増幅回路102の等価回路を示す。ここで、負荷変動とは、負荷電流の変動を意味する。定常状態では、バイポーラトランジスタTr12,Tr13は、オン状態にあり、その等価抵抗をRonとし、電流制御回路101の制御端子101c及び出力端子101bの間の等価抵抗をR17とすると、Ronの値は、R17の値と比較して無視できる程に小さい。また、定電流源CC1の内部抵抗をRccとすると、R17の値は、Rccの値と比較して無視できる程に小さい。従って、バイポーラトランジスタTr11のコレクタ抵抗の値は、R17の値とほぼ同程度になる。一方、ツェナーダイオードZ11は、直流信号に対しては、オフ状態にあり、交流信号に対しては、キャパシタ素子Cとして動作する。従って、バイポーラトランジスタTr11のエミッタ抵抗の値は、R14の値とほぼ同程度になる。以上のことから、定常状態のときのバイポーラトランジスタTr11による制御信号CS1の利得は、R17/R14となる。ここで、R17の値がR14とほぼ同じか或いはそれ以下になるように予め設計することにより、定常状態のときのバイポーラトランジスタTr11による制御信号CS1の利得は、実質的に1又はそれ以下となる。また、ツェナーダイオードZ11のPN接合容量は、通常のダイオードのPN接合容量よりも約10倍から100倍程度大きいため、ツェナーダイオードZ11の容量を利用して、制御信号CS1の位相遅れを補償し、正電源用リニアレギュレータ401の発振を抑制できる。なお、出力ノード14の負荷変動が閾値未満である定常状態のときの電流制御回路111及び増幅回路112の動作についても同様である。
図9は、出力ノード13の負荷変動が閾値未満である定常状態のときの電流制御回路101及び増幅回路102の等価回路を示す。ここで、負荷変動とは、負荷電流の変動を意味する。定常状態では、バイポーラトランジスタTr12,Tr13は、オン状態にあり、その等価抵抗をRonとし、電流制御回路101の制御端子101c及び出力端子101bの間の等価抵抗をR17とすると、Ronの値は、R17の値と比較して無視できる程に小さい。また、定電流源CC1の内部抵抗をRccとすると、R17の値は、Rccの値と比較して無視できる程に小さい。従って、バイポーラトランジスタTr11のコレクタ抵抗の値は、R17の値とほぼ同程度になる。一方、ツェナーダイオードZ11は、直流信号に対しては、オフ状態にあり、交流信号に対しては、キャパシタ素子Cとして動作する。従って、バイポーラトランジスタTr11のエミッタ抵抗の値は、R14の値とほぼ同程度になる。以上のことから、定常状態のときのバイポーラトランジスタTr11による制御信号CS1の利得は、R17/R14となる。ここで、R17の値がR14とほぼ同じか或いはそれ以下になるように予め設計することにより、定常状態のときのバイポーラトランジスタTr11による制御信号CS1の利得は、実質的に1又はそれ以下となる。また、ツェナーダイオードZ11のPN接合容量は、通常のダイオードのPN接合容量よりも約10倍から100倍程度大きいため、ツェナーダイオードZ11の容量を利用して、制御信号CS1の位相遅れを補償し、正電源用リニアレギュレータ401の発振を抑制できる。なお、出力ノード14の負荷変動が閾値未満である定常状態のときの電流制御回路111及び増幅回路112の動作についても同様である。
図10は、出力ノード13の負荷低減が閾値を超えた直後の過度状態のときの電流制御回路101及び増幅回路102の等価回路を示す。負荷低減が閾値を超えるとは、例えば、負荷51が外されたときなど、負荷電流が急激に減少する場合などのときを意味する。負荷電流の急激な減少により、出力ノード13の電位は、一時的に瞬間的に上昇する。これにより、バイポーラトランジスタTr11のベース電位も一時的に瞬間的に上昇する。バイポーラトランジスタTr11のベース電位の瞬間的な上昇により、ツェナーダイオードZ11に加わる逆方向電圧がツェナー電圧を超えると、ツェナーダイオードZ11がオン状態となる。ツェナーダイオードZ11のオン抵抗をRonzとすると、Ronzの値は、R14の値と比較して無視できる程に小さい。従って、バイポーラトランジスタTr11のエミッタ抵抗の値は、Ronzの値とほぼ同程度になる。一方、バイポーラトランジスタTr11のコレクタ電位は、一時的に瞬間的に低下するため、バイポーラトランジスタTr12,Tr13はオフ状態になる。このときの電流制御回路101の制御端子101c及び出力端子101bの間の等価抵抗をR15とすると、バイポーラトランジスタTr11のコレクタ抵抗の値は、R15の値とほぼ同程度になる。以上のことから、出力ノード13の負荷低減が閾値を超えた直後の過度状態のときのバイポーラトランジスタTr11による制御信号CS1の利得は、R15/Ronzとなる。ここで、Ronzの値がR15の値と比較して無視できる程度に小さくなるように予め設計することにより、バイポーラトランジスタTr11による制御信号CS1の利得は、実質的に1を大きく超える。このような十分に大きな利得により、出力ノード13の電位上昇を速やかに抑制し、出力電圧(+Vout)を迅速に安定化させることができる。なお、制御信号CS1の利得が実質的に1を大きく超えている期間は、出力ノード13の負荷低減が閾値を超えた直後の過度状態の僅かな期間であるため、正電源用リニアレギュレータ401が発振することはない。なお、出力ノード14の負荷低減が閾値を超えた直後の過度状態のときの電流制御回路111及び増幅回路112の動作についても同様である。
図11は、出力ノード13の負荷上昇が閾値を超えた直後の過度状態のときの電流制御回路101及び増幅回路102の等価回路を示す。負荷上昇が閾値を超えるとは、例えば、負荷51が予め外されている出力ノード13に負荷51が挿入されたときなど、負荷電流が急激に増加する場合などのときを意味する。負荷電流の急激な増加により、出力ノード13の電位は、一時的に瞬間的に低下する。これにより、バイポーラトランジスタTr11のベース電位も一時的に瞬間的に低下し、バイポーラトランジスタTr11は、瞬間的にオフ状態となる。従って、バイポーラトランジスタTr11による制御信号CS1の利得は、実質的にゼロとなる。一方、定電流源CC1から電流制御回路101の制御端子101cへの電流供給が瞬間的に増加し、バイポーラトランジスタTr11,Tr12はオン状態となる。このときの電流制御回路101の制御端子101c及び出力端子101bの間の等価抵抗は、R17である。定電流源CC1から電流制御回路101の制御端子101cへ供給される電流は、ダーリントン接続されるバイポーラトランジスタTr12,Tr13により増幅されて出力端子101bから出力される。これにより、出力ノード13の電位低下を速やかに抑制し、出力電圧(+Vout)を迅速に安定化させることができる。なお、出力ノード14の負荷上昇が閾値を超えた直後の過度状態のときの電流制御回路111及び増幅回路112の動作についても同様である。
なお、増幅回路102の回路構成は、図3に示すものに限られるものではなく、例えば、図12に示す回路構成を備えてもよい。増幅回路102は、ツェナーダイオードZ11及び抵抗素子R14の並列接続回路を通じて制御信号CS1がそのエミッタ端子に入力されるベース接地バイポーラトランジスタTr11と、バイポーラトランジスタTr11のコレクタ端子に定電流を供給する定電流源CC11とを備える。図12に示す増幅器回路102は、図3に示す増幅回路102と同様に動作する。同様に、増幅回路112の回路構成は、図4に示すものに限られるものではなく、例えば、図13に示す回路構成を備えてもよい。増幅回路112は、ツェナーダイオードZ21及び抵抗素子R24の並列接続回路を通じて制御信号CS2がそのエミッタ端子に入力されるベース接地バイポーラトランジスタTr21と、バイポーラトランジスタTr21のコレクタ端子に定電流を供給する定電流源CC21とを備える。図13に示す増幅器回路112は、図4に示す増幅回路112と同様に動作する。
以上説明したように、本実施形態によれば、出力ノード13の負荷変動が閾値未満である定常状態のときに、ツェナーダイオードZ11は、オフ状態となり、増幅回路102は、実質的に1又はそれ以下の利得で制御信号CS1を増幅する。これにより、十分な位相余裕を確保して正電源用リニアレギュレータ401の動作を安定化させることができる。特に、ツェナーダイオードZ11のPN接合容量は、通常のダイオードのPN接合容量よりも大きいため、ツェナーダイオードZ11の容量を利用して、制御信号CS1の位相遅れを補償し、正電源用リニアレギュレータ401の発振を抑制できる。一方、出力ノード13の負荷低減が閾値を超えた直後の過度状態のときに、ツェナーダイオードZ11は、オン状態となり、増幅回路102は、実質的に1を超える利得で制御信号CS1を増幅する。このような十分に大きな利得により、出力ノード13の電位上昇を速やかに抑制し、出力電圧(+Vout)を迅速に安定化させることができる。
なお、上述の説明では、絶対値の等しい正負2系統の出力電圧(+Vout,−Vout)を出力するリニアレギュレータ10を例示したが、負の出力電圧(−Vout)を出力することなく、正の出力電圧(+Vout)を出力すればよい場合には、リニアレギュレータ10は、正電源用リニアレギュレータ401を備えていればよく、負電源用リニアレギュレータ402を備える必要はない。同様に、正の出力電圧(+Vout)を出力することなく、負の出力電圧(−Vout)を出力すればよい場合には、リニアレギュレータ10は、負電源用リニアレギュレータ402を備えていればよく、正電源用リニアレギュレータ401を備える必要はない。
10…リニアレギュレータ 11,12…入力ノード 13,14…出力ノード 20…商用交流電源 30…トランス 40…全波整流回路 51,52…負荷 101,111…電流制御回路 102,112…増幅回路 103,113…基準電圧生成回路 104,105,114,115…電源電圧生成回路 106,116…帰還電圧生成回路 401…正電源用リニアレギュレータ 402…負電源用リニアレギュレータ AMP1,AMP2…誤差増幅器
Claims (5)
- 入力ノードと出力ノードとの間に流れる電流を制御することにより、前記入力ノードに入力される入力電圧の脈動成分が低減された直流電圧である出力電圧を前記出力ノードに供給する電流制御回路と、
前記出力電圧に応じた帰還電圧が基準電圧に一致するように、前記電流制御回路を制御する制御信号を出力する誤差増幅器と、
前記制御信号を増幅するトランジスタを有する増幅回路と、を備え、
前記トランジスタは、前記制御信号が入力されるベース端子と、ツェナーダイオードと抵抗素子との並列接続回路を通じて正電源電圧又は負電源電圧に接続するエミッタ端子と、増幅された前記制御信号を前記電流制御回路に出力するコレクタ端子とを有しており、
前記出力ノードの負荷変動が閾値未満である定常状態のときに、前記ツェナーダイオードは、オフ状態となり、前記増幅回路は、実質的に1又はそれ以下の利得で前記制御信号を増幅し、
前記出力ノードの負荷低減が前記閾値を超えた直後の過度状態のときに、前記ツェナーダイオードは、オン状態となり、前記増幅回路は、実質的に1を超える利得で前記制御信号を増幅する、リニアレギュレータ。 - 入力ノードと出力ノードとの間に流れる電流を制御することにより、前記入力ノードに入力される入力電圧の脈動成分が低減された直流電圧である出力電圧を前記出力ノードに供給する電流制御回路と、
前記出力電圧に応じた帰還電圧が基準電圧に一致するように、前記電流制御回路を制御する制御信号を出力する誤差増幅器と、
前記制御信号を増幅するトランジスタを有する増幅回路と、を備え、
前記トランジスタは、ツェナーダイオードと抵抗素子との並列接続回路を通じて前記制御信号が入力されるエミッタ端子と、グランドに接続するベース端子と、増幅された前記制御信号を前記電流制御回路に出力するコレクタ端子とを有しており、
前記出力ノードの負荷変動が閾値未満である定常状態のときに、前記ツェナーダイオードは、オフ状態となり、前記増幅回路は、実質的に1又はそれ以下の利得で前記制御信号を増幅し、
前記出力ノードの負荷低減が前記閾値を超えた直後の過度状態のときに、前記ツェナーダイオードは、オン状態となり、前記増幅回路は、実質的に1を超える利得で前記制御信号を増幅する、リニアレギュレータ。 - 請求項1又は2に記載のリニアレギュレータであって、
前記増幅回路は、前記トランジスタのコレクタ端子に定電流を供給する定電流源を更に備え、
前記出力ノードの負荷上昇が前記閾値を超えた直後の過度状態のときに、前記トランジスタ及び前記ツェナーダイオードは、共に、オフ状態となり、前記定電流源は、前記負荷上昇に起因する前記出力ノードの電位低下を抑制するのに要する電流を前記電流制御回路に供給する、リニアレギュレータ。 - 請求項1から3の何れか1項に記載のリニアレギュレータであって、
前記基準電圧を生成する基準電圧生成回路を更に備え、
前記基準電圧生成回路は、前記入力電圧を入力する第1の入力端子と、前記基準電圧を出力する第1の出力端子と、前記第1の入力端子と前記第1の出力端子とを接続する第1の信号経路に直列に接続する複数の第1の定電流源と、前記第1の信号経路とグランドとの間にシャント接続する複数の第1の定電圧源とを備え、
前記複数の第1の定電流源のうち隣り合う2つの第1の定電流源の間の前記第1の信号経路と前記グランドとの間に前記複数の第1の定電圧源のうちの一つがシャント接続されている、リニアレギュレータ。 - 請求項1から4の何れか1項に記載のリニアレギュレータであって、
前記誤差増幅器の電源電圧を生成する電源電圧生成回路を更に備え、
前記電源電圧生成回路は、前記入力電圧を入力する第2の入力端子と、前記電源電圧を出力する第2の出力端子と、前記第2の入力端子と前記第2の出力端子とを接続する第2の信号経路に直列に接続する複数の第2の定電流源と、前記第2の信号経路とグランドとの間にシャント接続する複数の第2の定電圧源とを備え、
前記複数の第2の定電流源のうち隣り合う2つの第2の定電流源の間の前記第2の信号経路と前記グランドとの間に前記複数の第2の定電圧源のうちの一つがシャント接続されている、リニアレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016227896A JP2018084970A (ja) | 2016-11-24 | 2016-11-24 | リニアレギュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016227896A JP2018084970A (ja) | 2016-11-24 | 2016-11-24 | リニアレギュレータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018084970A true JP2018084970A (ja) | 2018-05-31 |
Family
ID=62237252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016227896A Pending JP2018084970A (ja) | 2016-11-24 | 2016-11-24 | リニアレギュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018084970A (ja) |
-
2016
- 2016-11-24 JP JP2016227896A patent/JP2018084970A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI413881B (zh) | 線性穩壓器及其電流感測電路 | |
US9753473B2 (en) | Two-stage low-dropout frequency-compensating linear power supply systems and methods | |
JP6540976B2 (ja) | 低ドロップアウト電圧レギュレータ装置 | |
US20080174289A1 (en) | Fast low dropout voltage regulator circuit | |
EP1569062A1 (en) | Efficient frequency compensation for linear voltage regulators | |
EP1947544A1 (en) | Voltage regulator and method for voltage regulation | |
US10996700B1 (en) | Fast response linear regulator with bias current control and overshoot and undershoot suppression | |
US9710002B2 (en) | Dynamic biasing circuits for low drop out (LDO) regulators | |
US9367074B2 (en) | Voltage regulator capable of stabilizing an output voltage even when a power supply fluctuates | |
JP2005011067A (ja) | 定電圧発生器 | |
TWI612408B (zh) | Pmos功率電晶體線性降壓穩壓電路 | |
JP6884472B2 (ja) | ボルテージレギュレータ | |
KR20120064617A (ko) | 볼티지 레귤레이터 | |
WO2015127018A1 (en) | Low dropout voltage regulator circuits | |
TW201821925A (zh) | 穩壓器 | |
JP2017134557A (ja) | レギュレータ用半導体集積回路 | |
JP4374388B2 (ja) | 電圧制御回路 | |
US9541934B2 (en) | Linear regulator circuit | |
JP2012032940A (ja) | 電源制御回路 | |
JP2018084970A (ja) | リニアレギュレータ | |
US9367073B2 (en) | Voltage regulator | |
KR20160012858A (ko) | 저 드롭아웃 레귤레이터 | |
JP2015070774A (ja) | スイッチング電源装置 | |
JP2014050055A (ja) | 増幅器および制御方法 | |
JP2001216037A (ja) | レギュレータ |