JP2018074066A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2018074066A JP2018074066A JP2016214614A JP2016214614A JP2018074066A JP 2018074066 A JP2018074066 A JP 2018074066A JP 2016214614 A JP2016214614 A JP 2016214614A JP 2016214614 A JP2016214614 A JP 2016214614A JP 2018074066 A JP2018074066 A JP 2018074066A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor device
- lead terminals
- sealing body
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】リード端子の端部におけるバリの発生が抑制された半導体装置を提供する。【解決手段】半導体装置１００は、素子１０とリード端子２１〜２４と複数の金属細線と封止体５０を備える。素子１０は磁電変換機能または光電変換機能を有する素子であり、複数の電極を有する。リード端子は、平面視でホール素子１０の周囲に配置されている。封止体５０は合成樹脂からなり、素子１０とリード端子と複数の金属細線を封止する。リード端子は、封止体５０の底面５２から露出する端子底面２１ｅ〜２４ｅと、封止体５０の第一側面５３から露出する端子側面２１ｃ〜２４ｃとを有する。端子側面２１ｃ〜２４ｃは、封止体５０の底面５２に沿った直線を第一辺とする仮想四角形のいずれかの角部が除去された形状を有する。【選択図】図２
Description
この発明は半導体装置に関する。
近年、電子機器の小型化に伴い、電子部品の小型・薄型化が進展している。その中で、センサなどの半導体装置では、ＳＯＮ（Small Outline Non-leaded Package）やＱＦＮ（Quad flat no lead package ）と称されるノンリードタイプのパッケージが採用されている。
ＳＯＮやＱＦＮによるパッケージの製造方法（特許文献１などを参照）では、先ず、リードフレーム上の複数位置に複数の素子を搭載した後、合成樹脂で複数の素子を含むリードフレーム全体を一括して封止する。次に、ダイシングブレードにより、合成樹脂からなる封止体とリードフレームを一体に切断して個片化することで、一つの素子と複数のリード端子とを含む半導体装置を、複数個得る。
ＳＯＮやＱＦＮによるパッケージの製造方法（特許文献１などを参照）では、先ず、リードフレーム上の複数位置に複数の素子を搭載した後、合成樹脂で複数の素子を含むリードフレーム全体を一括して封止する。次に、ダイシングブレードにより、合成樹脂からなる封止体とリードフレームを一体に切断して個片化することで、一つの素子と複数のリード端子とを含む半導体装置を、複数個得る。
しかしながら、上述の方法で製造された半導体装置では、ダイシングブレードによる個片化工程でリードフレームの切断面（リード端子の封止体側面からの露出面）に半導体装置の厚さ方向に延びるバリが生じるため、パッケージの厚さが設計値より厚くなるなどの問題が生じる。特に、薄型化が求められているセンサでは、例えば２００μｍ以下の厚さのセンサの場合、厚さ方向に延びるバリの許容値は例えば数１０μｍ以下となる。
この発明の課題は、ダイシングブレードにより合成樹脂からなる封止体とリードフレームを一体に切断して個片化する工程を含む方法で製造される半導体装置において、個片化工程でリードフレームの切断面に生じるバリの発生量を抑制することである。
この発明の課題は、ダイシングブレードにより合成樹脂からなる封止体とリードフレームを一体に切断して個片化する工程を含む方法で製造される半導体装置において、個片化工程でリードフレームの切断面に生じるバリの発生量を抑制することである。
上記課題を解決するために、この発明の一態様の半導体装置は、下記の構成要件(1) 〜(5) を有する。
(1) 磁電変換機能または光電変換機能を有し複数の電極を備えた素子を備えている。
(2) 平面視で素子の周囲に配置された複数のリード端子を備えている。
(3) 素子の複数の電極と複数のリード端子とを、それぞれ電気的に接続する複数の金属細線を備えている。
(1) 磁電変換機能または光電変換機能を有し複数の電極を備えた素子を備えている。
(2) 平面視で素子の周囲に配置された複数のリード端子を備えている。
(3) 素子の複数の電極と複数のリード端子とを、それぞれ電気的に接続する複数の金属細線を備えている。
(4) 合成樹脂を主成分とする材料（合成樹脂以外に、必要に応じて添加されるフィラーや不可避的に混在する不純物などを含む場合がある）からなる封止体を備えている。この封止体は、底面と、底面とは反対側の面と、底面から立ち上がって反対側の面に至る側面と、を有する。この封止体は、素子とリード端子と複数の金属細線とを封止する。
(5) 複数のリード端子は、それぞれ、封止体の底面から露出する端子底面と、封止体の側面から露出する端子側面と、を有する。端子側面は、封止体の底面に沿った直線を第一辺とする仮想四角形のいずれかの角部が除去された形状を有する。
(5) 複数のリード端子は、それぞれ、封止体の底面から露出する端子底面と、封止体の側面から露出する端子側面と、を有する。端子側面は、封止体の底面に沿った直線を第一辺とする仮想四角形のいずれかの角部が除去された形状を有する。
この発明の一態様の半導体装置によれば、リード端子の形状を特定することにより、ダイシングブレードにより合成樹脂からなる封止体とリードフレームを一体に切断して個片化する工程を含む方法で製造される際に、個片化工程でリードフレームの切断面に生じるバリの発生量を抑制できる。
以下、この発明の実施形態について説明するが、この発明は以下に示す実施形態に限定されない。以下に示す実施形態では、この発明を実施するために技術的に好ましい限定がなされているが、この限定はこの発明の必須要件ではない。
なお、以下の説明で使用する図において、図示されている各部の寸法関係は、実際の寸法関係と異なる場合がある。
なお、以下の説明で使用する図において、図示されている各部の寸法関係は、実際の寸法関係と異なる場合がある。
〔第一実施形態〕
第一実施形態として、磁電変換機能を有する素子としてホール素子を用いた磁気センサ（半導体装置）について説明する。
［磁気センサの構成］
図１（ａ）〜（ｃ）および図２（ａ）〜（ｃ）に示すように、この実施形態の磁気センサ１００は、ホール素子１０と、四個（複数）のリード端子２１〜２４と、四本（複数）の金属細線３１〜３４と、絶縁層（保護層）４０と、合成樹脂製の封止体５０と、外装メッキ層６０とを有する。磁気センサ１００は、ホール素子１０を載置するためのアイランド部を有さない。つまり、磁気センサ１００はアイランドレス構造を有する。なお、図１（ａ）と図２（ｂ）では外装メッキ層６０が省略されている。
第一実施形態として、磁電変換機能を有する素子としてホール素子を用いた磁気センサ（半導体装置）について説明する。
［磁気センサの構成］
図１（ａ）〜（ｃ）および図２（ａ）〜（ｃ）に示すように、この実施形態の磁気センサ１００は、ホール素子１０と、四個（複数）のリード端子２１〜２４と、四本（複数）の金属細線３１〜３４と、絶縁層（保護層）４０と、合成樹脂製の封止体５０と、外装メッキ層６０とを有する。磁気センサ１００は、ホール素子１０を載置するためのアイランド部を有さない。つまり、磁気センサ１００はアイランドレス構造を有する。なお、図１（ａ）と図２（ｂ）では外装メッキ層６０が省略されている。
図１（ａ）に示すように、磁気センサ１００は直方体の外観形状を有する。この直方体の内部に、ホール素子１０と、リード端子２１〜２４と、金属細線３１〜３４と、絶縁層４０が配置されている。封止体５０をなす合成樹脂は、これらの部品と直方体をなす六個の面との間を埋めるとともに、六個の面を形成している。つまり、封止体５０は、第一面（ホール素子１０の基板側を下側とした時に最上面となる面、底面とは反対側の面）５１と、第二面（底面、ホール素子１０の基板側を下側とした時に最下面となる面）５２と、一対の第一側面５３と、一対の第二側面５４を有する。図１（ｂ）では、封止体５０の第一面５１と内部を埋めている部分が省略されている。
＜ホール素子＞
図１（ｂ）に示すように、ホール素子１０は、基板上に形成された半導体薄膜からなる活性層（磁気感受部）１２と、活性層１２と電気的に接続された四個（複数）の電極１３ａ〜１３ｄとを有する。
図１（ｃ）および図２（ｂ）に示すように、ホール素子１０の基板の平面形状は正方形である。基板は、例えば、半絶縁性のガリウムヒ素（ＧａＡｓ）からなる。また、基板としては、シリコン（Ｓｉ）などからなる半導体基板や、フェライト基板などの磁気を収束する効果のある基板を用いることもできる。
活性層１２は、例えば、インジウムアンチモン（ＩｎＳｂ）やガリウムヒ素などの化合物半導体からなる薄膜である。
ホール素子１０の厚さは、例えば１００μｍ以下である。
図１（ｂ）に示すように、ホール素子１０は、基板上に形成された半導体薄膜からなる活性層（磁気感受部）１２と、活性層１２と電気的に接続された四個（複数）の電極１３ａ〜１３ｄとを有する。
図１（ｃ）および図２（ｂ）に示すように、ホール素子１０の基板の平面形状は正方形である。基板は、例えば、半絶縁性のガリウムヒ素（ＧａＡｓ）からなる。また、基板としては、シリコン（Ｓｉ）などからなる半導体基板や、フェライト基板などの磁気を収束する効果のある基板を用いることもできる。
活性層１２は、例えば、インジウムアンチモン（ＩｎＳｂ）やガリウムヒ素などの化合物半導体からなる薄膜である。
ホール素子１０の厚さは、例えば１００μｍ以下である。
＜リード端子＞
リード端子２１〜２４は、磁気センサ１００と外部との電気的接続を得るための端子である。図１（ｂ）に示すように、リード端子２１〜２４は、平面視でホール素子１０の周囲に配置されている。
図１および図２に示すように、リード端子２１〜２４は、封止体５０の第一面（底面とは反対側の面）５１側の面である上面２１ａ〜２４ａと、ホール素子１０側の面であって封止体５０の第一側面５３に近い位置に存在する面２１ｂ〜２４ｂを有する。また、リード端子２１〜２４は、封止体５０の第一側面５３と平行で隣のリード端子との対向面２１ｇ〜２４ｇと、第一側面５３と同一面となる外側面２１ｃ〜２４ｃと、ホール素子１０とは反面側の面であって、第一側面５３から離れる位置に存在する面２１ｄ１〜２４ｄ１および第一側面５３に近い位置に存在する面２１ｄ２〜２４ｄ２と、封止体５０の第二面（底面）５２と同一面となる下面２１ｅ〜２４ｅを有する。
リード端子２１〜２４は、磁気センサ１００と外部との電気的接続を得るための端子である。図１（ｂ）に示すように、リード端子２１〜２４は、平面視でホール素子１０の周囲に配置されている。
図１および図２に示すように、リード端子２１〜２４は、封止体５０の第一面（底面とは反対側の面）５１側の面である上面２１ａ〜２４ａと、ホール素子１０側の面であって封止体５０の第一側面５３に近い位置に存在する面２１ｂ〜２４ｂを有する。また、リード端子２１〜２４は、封止体５０の第一側面５３と平行で隣のリード端子との対向面２１ｇ〜２４ｇと、第一側面５３と同一面となる外側面２１ｃ〜２４ｃと、ホール素子１０とは反面側の面であって、第一側面５３から離れる位置に存在する面２１ｄ１〜２４ｄ１および第一側面５３に近い位置に存在する面２１ｄ２〜２４ｄ２と、封止体５０の第二面（底面）５２と同一面となる下面２１ｅ〜２４ｅを有する。
つまり、リード端子２１〜２４は、封止体５０の底面５２から露出する端子底面（下面）２１ｅ〜２４ｅと、第一側面５３から露出する端子側面（外側面）２１ｃ〜２４ｃを有する。
また、リード端子２１〜２４は、上面２１ａ〜２４ａから徐々に高さが低くなる凹状の円弧面２１ｆ〜２４ｆと、下面２１ｅ〜２４ｅから徐々に高さが高くなる凹状の曲面２１ｈ〜２４ｈを有する。円弧面２１ｆ〜２４ｆは上面２１ａ〜２４ａ側のハーフエッチング部であり、曲面２１ｈ〜２４ｈは下面２１ｅ〜２４ｅ側のハーフエッチング部である。また、リード端子２１〜２４は、ホール素子１０の角部と対向する凹状の円弧面２１ｉ〜２４ｉを有する。これらの円弧面２１ｉ〜２４ｉは同一円上にあり、その円の中心はホール素子１０の平面形状の中心である。
また、リード端子２１〜２４は、上面２１ａ〜２４ａから徐々に高さが低くなる凹状の円弧面２１ｆ〜２４ｆと、下面２１ｅ〜２４ｅから徐々に高さが高くなる凹状の曲面２１ｈ〜２４ｈを有する。円弧面２１ｆ〜２４ｆは上面２１ａ〜２４ａ側のハーフエッチング部であり、曲面２１ｈ〜２４ｈは下面２１ｅ〜２４ｅ側のハーフエッチング部である。また、リード端子２１〜２４は、ホール素子１０の角部と対向する凹状の円弧面２１ｉ〜２４ｉを有する。これらの円弧面２１ｉ〜２４ｉは同一円上にあり、その円の中心はホール素子１０の平面形状の中心である。
また、図２（ｂ）に示すように、封止体５０の第二面５２において隣り合う二つのリード端子２１，２３間の距離と二つのリード端子２２，２４間の距離は同じであり、その距離Ｔは２００μｍ以下である。封止体５０の第二面５２において隣り合う二つのリード端子２１，２４間の距離と二つのリード端子間２２，２３間の距離は同じであり、その距離はＴより大きい。
ここで、端子側面２１ｃ〜２４ｃの形状について、図３に示す仮想四角形２００を用いて説明する。
図３に示すように、端子側面２１ｃ〜２４ｃの仮想四角形２００は、封止体の底面５２に沿った直線である第一辺２０１と、端子反面（上面）２１ａ〜２４ａに沿った第二辺２０２と、素子側で第一辺２０１から第二辺２０２に至る第三辺２０３と、素子とは反対側で第一辺２０１から第二辺２０２に至る第四辺２０４ａと、からなる長方形である。
図３に示すように、端子側面２１ｃ〜２４ｃの仮想四角形２００は、封止体の底面５２に沿った直線である第一辺２０１と、端子反面（上面）２１ａ〜２４ａに沿った第二辺２０２と、素子側で第一辺２０１から第二辺２０２に至る第三辺２０３と、素子とは反対側で第一辺２０１から第二辺２０２に至る第四辺２０４ａと、からなる長方形である。
また、第一辺２０１は、端子底面（下面）２１ｅ〜２４ｅに沿った直線である。第三辺２０３は、ホール素子１０側の面２１ｂ〜２４ｂに沿った直線である。第四辺２０４ａは、ホール素子１０とは反面側の面２１ｄ２〜２４ｄ２に沿った直線である。
そして、磁気センサ１００を構成する端子側面２１ｃ〜２４ｃは、仮想四角形２００の四つの仮想角部２１０〜２４０のうち、第二辺２０２と第三辺２０３とで形成される仮想角部２１０が除去された形状を有する。つまり、仮想角部２１０の除去により凹状の円弧面２１ｆ〜２４ｆが形成されている。
そして、磁気センサ１００を構成する端子側面２１ｃ〜２４ｃは、仮想四角形２００の四つの仮想角部２１０〜２４０のうち、第二辺２０２と第三辺２０３とで形成される仮想角部２１０が除去された形状を有する。つまり、仮想角部２１０の除去により凹状の円弧面２１ｆ〜２４ｆが形成されている。
また、リード端子２１〜２４は、図４に示すように、平面視で仮想角部２５０が除去された形状を有する。仮想角部２５０は、平面視で、端子側面２１ｃ〜２４ｃに沿った直線２０５と、ホール素子１０とは反対側で端子底面２１ｅ〜２４ｅから立ち上がる外側立ち上がり面２１ｄ１〜２４ｄ１に沿った直線２０４ｂと、で形成される角部である。仮想角部２５０の除去により外側立ち上がり面２１ｄ１〜２４ｄ１から長方形の切欠き部が形成され、その結果として側面５３に近い位置に面２１ｄ２〜２４ｄ２が形成される。
リード端子２１〜２４は、例えば、銅（Ｃｕ）または銅合金、鉄（Ｆｅ）または鉄を含む合金等の金属材料からなり、特に銅製であることが好ましい。また、リード端子２１〜２４の上面２１ａ〜２４ａに、銀（Ａｇ）めっき、またはニッケル（Ｎｉ）−パラジウム（Ｐｄ）−金（Ａｕ）めっきが施されていてもよい。また、リード端子２１〜２４の下面２１ｅ〜２４ｅに、ニッケル（Ｎｉ）−パラジウム（Ｐｄ）−金（Ａｕ）めっきが施されていてもよい。
＜金属細線＞
図１（ｂ）に示すように、金属細線３１〜３４は、ホール素子１０が有する電極１３ａ〜１３ｄと、リード端子２１〜２４とを、それぞれ電気的に接続している。具体的には、金属細線３１がリード端子２１と電極１３ａとを接続し、金属細線３２がリード端子２２と電極１３ｂとを接続し、金属細線３３がリード端子２３と電極１３ｃとを接続し、金属細線３４がリード端子２４と電極１３ｄとを接続している。
金属細線３１〜３４は、例えば、金、銀、または銅からなる。
図１（ｂ）に示すように、金属細線３１〜３４は、ホール素子１０が有する電極１３ａ〜１３ｄと、リード端子２１〜２４とを、それぞれ電気的に接続している。具体的には、金属細線３１がリード端子２１と電極１３ａとを接続し、金属細線３２がリード端子２２と電極１３ｂとを接続し、金属細線３３がリード端子２３と電極１３ｃとを接続し、金属細線３４がリード端子２４と電極１３ｄとを接続している。
金属細線３１〜３４は、例えば、金、銀、または銅からなる。
＜絶縁層＞
絶縁層４０は、ホール素子１０の裏面に接触状態で配置されている。
絶縁層４０をなす材料としては、合成樹脂や金属酸化物が挙げられる。絶縁層４０は、合成樹脂からなる層と金属酸化物からなる層のいずれか一層で構成されていてもよいし、これらの層の二層構造であってもよい。
絶縁層４０は、ホール素子１０の裏面に接触状態で配置されている。
絶縁層４０をなす材料としては、合成樹脂や金属酸化物が挙げられる。絶縁層４０は、合成樹脂からなる層と金属酸化物からなる層のいずれか一層で構成されていてもよいし、これらの層の二層構造であってもよい。
合成樹脂の例としては、フォトレジスト材（ネガ型でもポジ型でも可）や、エポキシ樹脂などの熱硬化型樹脂にフィラーを含む材料が挙げられる。フィラーの材質としては、シリ力（ＳｉＯ2）、アルミナ（Ａｌ2Ｏ3）、チタニア（ＴｉＯ2）などのセラミックスや金属酸化物が好ましい。
金属酸化物としては、酸化チタン（ＴｉＯ2）などが使用できる。
金属酸化物としては、酸化チタン（ＴｉＯ2）などが使用できる。
絶縁層４０がフィラー入りの合成樹脂からなる場合、絶縁層４０の厚さはフィラーの寸法で決まる。この厚さは例えば２μｍ以上とするが、ホール素子１０の保護の観点から１０μｍ以上３０μｍ以下とすることが好ましい。絶縁層４０が金属酸化物の場合は、製法上、膜厚を厚くすると生産コスト高くなるため、例えば、１００ｎｍ以上５００ｎｍ以下にすることが好ましい。
なお、「フィラーの寸法」とは、球状のフィラーの場合は球の直径であり、球体が破砕された形状を有するフィラーの場合は、元の球体の径方向で最も大きい部分の寸法であり、繊維状のフィラーの場合は繊維断面の長径である。
なお、「フィラーの寸法」とは、球状のフィラーの場合は球の直径であり、球体が破砕された形状を有するフィラーの場合は、元の球体の径方向で最も大きい部分の寸法であり、繊維状のフィラーの場合は繊維断面の長径である。
＜封止体＞
図１（ｃ）に示すように、封止体５０は、ホール素子１０と電極１３ａ〜１３ｄとリード端子２１〜２４と金属細線３１〜３４とを封止する。図１（ａ）および図２（ａ）に示すように、リード端子２１〜２４の外側面２１ｃ〜２４ｃは、封止体５０の第一側面５３と同一面にある。図１（ｃ）および図２（ｂ）に示すように、リード端子２１〜２４の下面２１ｅ〜２４ｅおよび絶縁層４０の下面は、封止体５０の第二面５２と同一面にある。
図１（ｃ）に示すように、封止体５０は、ホール素子１０と電極１３ａ〜１３ｄとリード端子２１〜２４と金属細線３１〜３４とを封止する。図１（ａ）および図２（ａ）に示すように、リード端子２１〜２４の外側面２１ｃ〜２４ｃは、封止体５０の第一側面５３と同一面にある。図１（ｃ）および図２（ｂ）に示すように、リード端子２１〜２４の下面２１ｅ〜２４ｅおよび絶縁層４０の下面は、封止体５０の第二面５２と同一面にある。
封止体５０の厚さ（つまり、磁気センサ１００の厚さ）は、例えば２００μｍ以下である。
封止体５０をなす合成樹脂には、絶縁性、線膨張係数がリード端子と近い値であること、耐衝撃性、耐熱性（磁気センサ１００をリフローハンダ付けする時の高熱に耐えられること）、および耐吸湿性が求められる。
封止体５０をなす合成樹脂には、絶縁性、線膨張係数がリード端子と近い値であること、耐衝撃性、耐熱性（磁気センサ１００をリフローハンダ付けする時の高熱に耐えられること）、および耐吸湿性が求められる。
封止体５０をなす合成樹脂の線膨張係数がリード端子の線膨張係数に近い値であると、熱ストレスで磁気センサ１００のパッケージに生じる応力が抑制されるため、パッケージに割れが生じにくくなる。そのため、例えば、リード端子が銅製である場合、封止体５０の材料として、銅の線膨張係数（１６．８×１０8／℃）に近い線膨張係数を有する合成樹脂を用いることが好ましい。
耐衝撃性に関しては、封止体５０の材料として、弾性率の高い合成樹脂を用いることが好ましい。
封止体５０をなす合成樹脂としては、例えば、エポキシ樹脂などの熱硬化性樹脂、テフロン（登録商標）が挙げられる。封止体５０は、１種類の合成樹脂で形成されていてもよいし、２種類以上の合成樹脂で形成されていてもよい。また、後述のシートを用いた成形法を採用して封止体５０を形成する場合は、封止体５０の第一面５１側の部分に、このシートを構成する合成樹脂が存在していてもよい。
封止体５０をなす合成樹脂としては、例えば、エポキシ樹脂などの熱硬化性樹脂、テフロン（登録商標）が挙げられる。封止体５０は、１種類の合成樹脂で形成されていてもよいし、２種類以上の合成樹脂で形成されていてもよい。また、後述のシートを用いた成形法を採用して封止体５０を形成する場合は、封止体５０の第一面５１側の部分に、このシートを構成する合成樹脂が存在していてもよい。
＜外装メッキ層＞
外装メッキ層６０は、封止体５０の第二面５２と同一面にあるリード端子２１〜２４の下面２１ｅ〜２４ｅに形成されている。図２（ｂ）では外装メッキ層６０が省略されている。外装めっき層６０は、例えば、スズ（Ｓｎ）からなる。なお、リード端子２１〜２４の下面２１ｅ〜２４ｅに、予めニッケル（Ｎｉ）−パラジウム（Ｐｄ）−金（Ａｕ）めっきが施されている場合には、外装メッキ層６０を設ける必要はない。
外装メッキ層６０は、封止体５０の第二面５２と同一面にあるリード端子２１〜２４の下面２１ｅ〜２４ｅに形成されている。図２（ｂ）では外装メッキ層６０が省略されている。外装めっき層６０は、例えば、スズ（Ｓｎ）からなる。なお、リード端子２１〜２４の下面２１ｅ〜２４ｅに、予めニッケル（Ｎｉ）−パラジウム（Ｐｄ）−金（Ａｕ）めっきが施されている場合には、外装メッキ層６０を設ける必要はない。
［動作］
この実施形態の磁気センサ１００を用いて磁気（磁界）を検出する場合には、例えば、リード端子２１を電源電位（＋）に接続すると共に、リード端子２２を接地電位（ＧＮＤ）に接続して、リード端子２１からリード端子２２に電流を流す。そして、リード端子２３，２４間の電位差Ｖ１−Ｖ２（＝ホール出力電圧ＶＨ）を測定する。また、測定されたホール出力電圧ＶＨの大きさから磁界の大きさを検出し、ホール出力電圧ＶＨの正負から磁界の向きを検出する。
この実施形態の磁気センサ１００を用いて磁気（磁界）を検出する場合には、例えば、リード端子２１を電源電位（＋）に接続すると共に、リード端子２２を接地電位（ＧＮＤ）に接続して、リード端子２１からリード端子２２に電流を流す。そして、リード端子２３，２４間の電位差Ｖ１−Ｖ２（＝ホール出力電圧ＶＨ）を測定する。また、測定されたホール出力電圧ＶＨの大きさから磁界の大きさを検出し、ホール出力電圧ＶＨの正負から磁界の向きを検出する。
［製法］
図５および図６を用いて、実施形態の磁気センサ１００の製造方法を説明する。
先ず、表面に複数のホール素子１０のパターンが形成されたウエハの裏面の各ホール素子１０の位置に、平面形状がホール素子１０より小さい絶縁層４０を形成する。次に、ウエハをダイシングラインに沿って切断することで個片化する。これにより、裏面に絶縁層４０が形成されたホール素子１０が得られる。
図５および図６を用いて、実施形態の磁気センサ１００の製造方法を説明する。
先ず、表面に複数のホール素子１０のパターンが形成されたウエハの裏面の各ホール素子１０の位置に、平面形状がホール素子１０より小さい絶縁層４０を形成する。次に、ウエハをダイシングラインに沿って切断することで個片化する。これにより、裏面に絶縁層４０が形成されたホール素子１０が得られる。
次に、図５（ａ）に示すリードフレーム１２０を用意する。リードフレーム１２０は、リード部１２１〜１２４を有する。リード部１２１〜１２３は、平面視で隣り合う磁気センサ１００の二個または四個のリード端子を含む形状を有する。リード部１２４は、磁気センサ１００の一つのリード端子を含む形状を有する。リード端子２１〜２４の円弧面２１ｆ〜２４ｆは、リードフレーム１２０の作製時に、金属板の上面（端子反面２２ａ〜２４ａ）側からエッチングを行うことで形成する。
なお、リード部１２２とリード部１２４をリードフレーム１２０の外縁に沿って接続する接続部と、各リード部１２１〜１２４をダイシングラインＬ１，Ｌ２に沿って接続する接続部は図示されていない。
次に、リードフレーム１２０の裏面に、例えばポリイミド製の耐熱性フィルム８０を貼り付けて、リードフレーム１２０のリード部１２１〜１２４がない部分（貫通領域）を裏面側から耐熱性フィルム８０で塞ぐ。耐熱性フィルム８０として、一方の面に絶縁性の粘着層を有するものを使用し、この粘着層で耐熱性フィルム８０とリードフレーム１２０を接合する。つまり、耐熱性フィルム８０とリードフレーム１２０との接合体８１を得る。図５（ｂ）はこの工程後の状態を示す。
次に、リードフレーム１２０の裏面に、例えばポリイミド製の耐熱性フィルム８０を貼り付けて、リードフレーム１２０のリード部１２１〜１２４がない部分（貫通領域）を裏面側から耐熱性フィルム８０で塞ぐ。耐熱性フィルム８０として、一方の面に絶縁性の粘着層を有するものを使用し、この粘着層で耐熱性フィルム８０とリードフレーム１２０を接合する。つまり、耐熱性フィルム８０とリードフレーム１２０との接合体８１を得る。図５（ｂ）はこの工程後の状態を示す。
次に、裏面に絶縁層４０が形成されたホール素子１０を、接合体８１の上面（耐熱性フィルム８０の粘着層）のホール素子配置領域（リード端子２１〜２４で囲まれた領域）に配置する（即ち、ダイボンディングを行う）。図５（ｃ）はこの工程後の状態を示す。
なお、ホール素子配置領域に絶縁ペーストを塗布し、その上に絶縁層４０が形成されていないホール素子１０を配置して絶縁ペーストを硬化させることで、絶縁層４０を形成してもよい。その場合は、完成後の磁気センサ１００において、ホール素子１０の裏面の一部が封止部５０から露出することがないように、絶縁ペーストの塗布条件（例えば、塗布する範囲、塗布する厚さ等）を調整する。
なお、ホール素子配置領域に絶縁ペーストを塗布し、その上に絶縁層４０が形成されていないホール素子１０を配置して絶縁ペーストを硬化させることで、絶縁層４０を形成してもよい。その場合は、完成後の磁気センサ１００において、ホール素子１０の裏面の一部が封止部５０から露出することがないように、絶縁ペーストの塗布条件（例えば、塗布する範囲、塗布する厚さ等）を調整する。
そして、ダイボンディングを行った後に熱処理（即ち、キュア）を行い、耐熱性フィルム８０と絶縁層４０の密着性を向上させる。
次に、金属細線３１〜３４の一端を各リード端子２１〜２４にそれぞれ接続し、金属細線３１〜３４の他端を電極１３ａ〜１３ｄにそれぞれ接続する（即ち、ワイヤーボンディングを行う）。図５（ｄ）は、この工程後の状態を示す。
次に、金属細線３１〜３４の一端を各リード端子２１〜２４にそれぞれ接続し、金属細線３１〜３４の他端を電極１３ａ〜１３ｄにそれぞれ接続する（即ち、ワイヤーボンディングを行う）。図５（ｄ）は、この工程後の状態を示す。
次に、図５（ｄ）の状態の接合体８１を金型内に入れて、接合体８１の上面側に封止体５０を形成する。具体的には、先ず、図６（ａ）に示すように、下型９１と上型９２を備えた金型９０およびシート９４を用意し、シート９４を、上型９２の下面（下型９１と対向する面）の全面を覆うように配置する。シート９４は、例えばテフロン（登録商標）製である。
次に、金型９０内に図５（ｄ）の状態の接合体８１を配置する。具体的には、金属細線３１〜３４側を上に向けて、接合体８１を下型９１の上に載せ、金属細線３１〜３４の上側に所定の間隔を開けて上型９２を配置し、シート９４を上型９２の下面に吸着させる。図６（ａ）はこの状態を示す。
次に、図６（ａ）の状態の上型９２と下型９１との空間に溶融樹脂を流し込んだ後に、上型９２を下降させて溶融樹脂に圧縮力を加えることにより、シート９４の下面と下型９１の上面との間隔を設定値に合わせた後、冷却する。これにより、封止体５０が形成される。図６（ｂ）はこの状態を示す。
次に、図６（ａ）の状態の上型９２と下型９１との空間に溶融樹脂を流し込んだ後に、上型９２を下降させて溶融樹脂に圧縮力を加えることにより、シート９４の下面と下型９１の上面との間隔を設定値に合わせた後、冷却する。これにより、封止体５０が形成される。図６（ｂ）はこの状態を示す。
次に、封止体５０が形成された接合体８１を金型９０から取り出した後、接合体８１から耐熱性フィルム８０を剥離する。これにより、複数のセンサ前躯体（外装メッキ層６０を形成する前の磁気センサ１００）が結合された結合体１０００が得られる。図６（ｃ）および図５（ｅ）はこの状態を示す。
次に、封止体５０の第二面５２と同一面にあるリードフレーム１２０の面に、外装めっきを施す。これにより、リード端子２１〜２４の下面２１ｅ〜２４ｅに外装めっき層６０が形成され、複数の磁気センサ１００が結合された結合体１００１が得られる。図６（ｄ）はこの状態を示す。
次に、封止体５０の第二面５２と同一面にあるリードフレーム１２０の面に、外装めっきを施す。これにより、リード端子２１〜２４の下面２１ｅ〜２４ｅに外装めっき層６０が形成され、複数の磁気センサ１００が結合された結合体１００１が得られる。図６（ｄ）はこの状態を示す。
次に、封止体５０の第一面５１にダイシングテープ９３を貼り付けた後、ダイシングテープ９３を下側にして結合体１００１をダイシング装置に設置し、図５（ｅ）に示すダイシングラインＬ１，Ｌ２に沿って、結合体１００１をダイシングブレードを用いて切断する。ダイシングラインＬ１に沿った切断により第一側面５３が生じ、ダイシングラインＬ２に沿った切断により第二側面５４が生じる。図６（ｅ）はこの状態を示す。最後にダイシングテープ９３を除去することにより、複数の磁気センサ１００が得られる。
なお、図６（ｂ）〜図６（ｄ）の状態で封止体５０は切断されていないが、封止体５０の部分にハッチングを施している。また、図６（ｅ）の状態で、リード端子２１〜２４の端子側面および封止体５０の第一側面５３は切断面であるが、図６（ｅ）ではハッチングを省略している。
［作用、効果］
上述のように、この実施形態の磁気センサ１００を構成するリード端子２１〜２４は、封止体５０の第一側面５３から露出する端子側面２１ｃ〜２４ｃの形状が、図３に示す仮想角部２１０が除去された形状であるとともに、平面視で図４に示す仮想角部２５０が除去された形状を有する。そして、リード端子２１〜２４がこのような形状を有することで、ダイシングブレードによる図５（ｅ）に示すダイシングラインＬ１に沿った切断の際に、仮想角部２１０，２５０が除去されていない形状を有する場合と比較して、リードフレーム１２０の切断面積が小さくなる。
上述のように、この実施形態の磁気センサ１００を構成するリード端子２１〜２４は、封止体５０の第一側面５３から露出する端子側面２１ｃ〜２４ｃの形状が、図３に示す仮想角部２１０が除去された形状であるとともに、平面視で図４に示す仮想角部２５０が除去された形状を有する。そして、リード端子２１〜２４がこのような形状を有することで、ダイシングブレードによる図５（ｅ）に示すダイシングラインＬ１に沿った切断の際に、仮想角部２１０，２５０が除去されていない形状を有する場合と比較して、リードフレーム１２０の切断面積が小さくなる。
なお、仮想角部２５０の除去に関しては、仮想角部２５０が除去された形状とすることで、仮想角部２５０が除去されていない場合よりも、端子側面２１ｃ〜２４ｃの幅が小さくなる分だけ、端子側面２１ｃ〜２４ｃの面積を小さくできる。
そして、封止体５０の第一側面５３から露出する端子側面２１ｃ〜２４ｃの面積が従来品よりも小さくなる分だけ、リードフレーム１２０の切断面積が小さくなることで、端子側面（リード端子２１〜２４の封止体５０の第一側面５３からの露出面）２１ｃ〜２４ｃに発生するバリの量が少なくなる。これに伴い、端子側面２１ｃ〜２４ｃから封止体５０の第二面５２側に延びるバリの発生量が少なくなるため、磁気センサ１００の厚さを設計値に近い状態とすることができる。
そして、封止体５０の第一側面５３から露出する端子側面２１ｃ〜２４ｃの面積が従来品よりも小さくなる分だけ、リードフレーム１２０の切断面積が小さくなることで、端子側面（リード端子２１〜２４の封止体５０の第一側面５３からの露出面）２１ｃ〜２４ｃに発生するバリの量が少なくなる。これに伴い、端子側面２１ｃ〜２４ｃから封止体５０の第二面５２側に延びるバリの発生量が少なくなるため、磁気センサ１００の厚さを設計値に近い状態とすることができる。
また、磁気センサ１００の端子側面２１ｃ〜２４ｃに、封止体５０の第二面５２側に延びるバリが生じると、実装面である端子底面２２ｅ（外装メッキ層６０）に付着するなどの問題が生じるが、バリの発生が抑制されることでこの問題も改善できる。
さらに、封止体５０の第二面５２において隣り合う二つのリード端子間の距離が２００μｍ以下であるため、バリが落下した場合に端子間が短絡する可能性が高くなるが、バリの発生が抑制されることでこの問題も改善できる。
さらに、封止体５０の第二面５２において隣り合う二つのリード端子間の距離が２００μｍ以下であるため、バリが落下した場合に端子間が短絡する可能性が高くなるが、バリの発生が抑制されることでこの問題も改善できる。
〔第二実施形態〕
第二実施形態として、磁電変換機能を有する素子としてホール素子を用いた磁気センサ（半導体装置）について説明する。
第二実施形態の磁気センサ１０１の構成は、リード端子２１〜２４の形状を除いて第一実施形態の磁気センサ１００と同じである。
第二実施形態として、磁電変換機能を有する素子としてホール素子を用いた磁気センサ（半導体装置）について説明する。
第二実施形態の磁気センサ１０１の構成は、リード端子２１〜２４の形状を除いて第一実施形態の磁気センサ１００と同じである。
図７（ａ）に示すように、第二実施形態の磁気センサ１０１のリード端子２１〜２４の平面視での形状は、第一実施形態の磁気センサ１００のリード端子２１〜２４と同じである。
図７（ｂ）に示すように、第二実施形態の磁気センサ１０１のリード端子２１〜２４の側面形状は、第一実施形態の磁気センサ１００のリード端子２１〜２４と異なる。図７（ｃ）に示すように、第二実施形態の磁気センサ１０１のリード端子２１〜２４の底面形状は、第一実施形態の磁気センサ１００のリード端子２１〜２４と異なる。
図７（ｂ）に示すように、第二実施形態の磁気センサ１０１のリード端子２１〜２４の側面形状は、第一実施形態の磁気センサ１００のリード端子２１〜２４と異なる。図７（ｃ）に示すように、第二実施形態の磁気センサ１０１のリード端子２１〜２４の底面形状は、第一実施形態の磁気センサ１００のリード端子２１〜２４と異なる。
第二実施形態の磁気センサ１０１を構成するリード端子２１〜２４は、端子側面（外側面）２１ｃ〜２４ｃに、下面２１ｅ〜２４ｅから徐々に高さが高くなる凹状の曲面２１ｊ〜２４ｊをさらに有する。これ以外の点は第一実施形態の磁気センサ１００のリード端子２１〜２４と同じである。
図８に示すように、磁気センサ１０１を構成する端子側面２１ｃ〜２４ｃは、図３と同じ仮想四角形２００の四つの仮想角部２１０〜２４０のうち、第二辺２０２と第三辺２０３とで形成される仮想角部２１０と、第一辺２０１と第四辺２０４ａとで形成される仮想角部２３０が除去された形状を有する。つまり、仮想角部２３０の除去により凹状の曲面２１ｊ〜２４ｊが形成されている。
図８に示すように、磁気センサ１０１を構成する端子側面２１ｃ〜２４ｃは、図３と同じ仮想四角形２００の四つの仮想角部２１０〜２４０のうち、第二辺２０２と第三辺２０３とで形成される仮想角部２１０と、第一辺２０１と第四辺２０４ａとで形成される仮想角部２３０が除去された形状を有する。つまり、仮想角部２３０の除去により凹状の曲面２１ｊ〜２４ｊが形成されている。
第二実施形態の磁気センサ１０１は、リード端子２１〜２４の形状が異なることに起因して、用意するリードフレームの形状が異なることを除いて、第一実施形態の磁気センサ１００と同じ方法で製造することができる。リード端子２１〜２４の曲面２１ｊ〜２４ｊは、リードフレームの作製時に、金属板の下面（端子底面２２ｅ〜２４ｅ）側からエッチングを行うことで形成する。
第二実施形態の磁気センサ１０１によれば、封止体５０の第一側面５３から露出する端子側面２１ｃ〜２４ｃの面積が第一実施形態の磁気センサ１００よりも小さくなるため、バリ発生の抑制効果が第一実施形態の磁気センサ１００よりも高くなる。
第二実施形態の磁気センサ１０１によれば、封止体５０の第一側面５３から露出する端子側面２１ｃ〜２４ｃの面積が第一実施形態の磁気センサ１００よりも小さくなるため、バリ発生の抑制効果が第一実施形態の磁気センサ１００よりも高くなる。
〔第三実施形態〕
第三実施形態として、磁電変換機能を有する素子としてホール素子を用いた磁気センサ（半導体装置）について説明する。
第三実施形態の磁気センサ１０２の構成は、リード端子２１〜２４の形状を除いて第一実施形態の磁気センサ１００と同じである。
図９（ａ）に示すように、第三実施形態の磁気センサ１０１のリード端子２１〜２４の平面視での形状は、第一実施形態の磁気センサ１００のリード端子２１〜２４と異なる。磁気センサ１００で面２１ｄ２〜２４ｄ２が形成されている位置に、磁気センサ１０１では凹状の曲面２１ｋ〜２４ｋが形成されている。
第三実施形態として、磁電変換機能を有する素子としてホール素子を用いた磁気センサ（半導体装置）について説明する。
第三実施形態の磁気センサ１０２の構成は、リード端子２１〜２４の形状を除いて第一実施形態の磁気センサ１００と同じである。
図９（ａ）に示すように、第三実施形態の磁気センサ１０１のリード端子２１〜２４の平面視での形状は、第一実施形態の磁気センサ１００のリード端子２１〜２４と異なる。磁気センサ１００で面２１ｄ２〜２４ｄ２が形成されている位置に、磁気センサ１０１では凹状の曲面２１ｋ〜２４ｋが形成されている。
図９（ｂ）に示すように、第三実施形態の磁気センサ１０１のリード端子２１〜２４の側面形状は、第一実施形態の磁気センサ１００のリード端子２１〜２４と異なる。磁気センサ１００の面２１ｄ２をなす線よりホール素子１０側に、第四辺２０４ｃが存在する。また、面２１ｄ１〜２４ｄ１の底面側に凹状の曲面２１ｍ〜２４ｍが形成されている。
図９（ｃ）に示すように、第三実施形態の磁気センサ１０２のリード端子２１〜２４の底面形状は、第一実施形態の磁気センサ１００のリード端子２１〜２４と異なり、凹状の曲面２１ｋ〜２４ｋが存在する。
図９（ｃ）に示すように、第三実施形態の磁気センサ１０２のリード端子２１〜２４の底面形状は、第一実施形態の磁気センサ１００のリード端子２１〜２４と異なり、凹状の曲面２１ｋ〜２４ｋが存在する。
つまり、第三実施形態の磁気センサ１０１を構成するリード端子２１〜２４は、平面視における凹状の曲面２１ｋ〜２４ｋと、面２１ｄ１〜２４ｄ１の底面側に形成された凹状の曲面２１ｍ〜２４ｍをさらに有する。これ以外の点は第一実施形態の磁気センサ１００のリード端子２１〜２４と同じである。
磁気センサ１０２のリード端子２１〜２４は、図１０に示すように、平面視で仮想角部２５０が除去された形状を有する。仮想角部２５０は、平面視で、端子側面２１ｃ〜２４ｃに沿った直線２０５と、ホール素子１０とは反対側で端子底面２１ｅ〜２４ｅから立ち上がる外側立ち上がり面２１ｄ１〜２４ｄ１に沿った直線２０４ｂと、で形成される角部である。
磁気センサ１０２のリード端子２１〜２４は、図１０に示すように、平面視で仮想角部２５０が除去された形状を有する。仮想角部２５０は、平面視で、端子側面２１ｃ〜２４ｃに沿った直線２０５と、ホール素子１０とは反対側で端子底面２１ｅ〜２４ｅから立ち上がる外側立ち上がり面２１ｄ１〜２４ｄ１に沿った直線２０４ｂと、で形成される角部である。
また、磁気センサ１０２を構成する端子側面２１ｃ〜２４ｃは、図８の第四辺２０４ａの代わりに図９（ｂ）に示す第四辺２０４ｃを有する仮想四角形の四つの仮想角部のうち、第二辺２０２と第三辺２０３とで形成される仮想角部２１０のみが除去された形状を有する。つまり、第三実施形態の磁気センサ１０２の仮想四角形は、第二実施形態の磁気センサ１００の仮想四角形２００よりも小さい。また、仮想角部２１０の除去により、第二実施形態の磁気センサ１０１と同じ凹状の円弧面２１ｆ〜２４ｆが形成されている。よって、端子側面２１ｃ〜２４ｃの面積は第二実施形態の磁気センサ１０１よりも小さい。
第三実施形態の磁気センサ１０２は、リード端子２１〜２４の形状が異なることに起因して、用意するリードフレームの形状が異なる点を除いて、第一実施形態の磁気センサ１００と同じ方法で製造することができる。リード端子２１〜２４の曲面２１ｍ〜２４ｍは、リードフレームの作製時に、金属板の下面（端子底面２２ｅ〜２４ｅ）側からエッチングを行うことで形成する。
第三実施形態の磁気センサ１０２によれば、封止体５０の第一側面５３から露出する端子側面２１ｃ〜２４ｃの面積が第二実施形態の磁気センサ１０１よりも小さいため、バリ発生の抑制効果が第二実施形態の磁気センサ１０１よりも高くなる。
第三実施形態の磁気センサ１０２によれば、封止体５０の第一側面５３から露出する端子側面２１ｃ〜２４ｃの面積が第二実施形態の磁気センサ１０１よりも小さいため、バリ発生の抑制効果が第二実施形態の磁気センサ１０１よりも高くなる。
〔変形例〕
上述の磁気センサ１００〜１０２のホール素子１０に代えて、光電変換機能を有する素子である赤外線検出素子を用いることで、赤外線センサ（半導体装置）を得ることができる。赤外線検出素子が有する光電変換機能は、光信号を電気信号に変換する機能である。赤外線検出素子の厚さは２５０μｍ以下であることが好ましい。このような赤外線センサでは、磁気センサ１００〜１０２と同様のバリ低減効果を得ることができる。
上述の磁気センサ１００〜１０２のホール素子１０に代えて、光電変換機能を有する素子である赤外線検出素子を用いることで、赤外線センサ（半導体装置）を得ることができる。赤外線検出素子が有する光電変換機能は、光信号を電気信号に変換する機能である。赤外線検出素子の厚さは２５０μｍ以下であることが好ましい。このような赤外線センサでは、磁気センサ１００〜１０２と同様のバリ低減効果を得ることができる。
上述の磁気センサ１００〜１０２のホール素子１０に代えて、光電変換機能を有する素子である赤外線発光素子を用いることで、赤外線発光ダイオード（半導体装置）を得ることができる。赤外線発光素子が有する光電変換機能は、電気信号を光信号に変換する機能である。赤外線発光素子の厚さは２５０μｍ以下であることが好ましい。このような赤外線発光ダイオードでは、磁気センサ１００〜１０２と同様のバリ低減効果を得ることができる。
〔備考〕
上記各実施形態の磁気センサ１００〜１０２では、端子側面２１ｃ〜２４ｃが、仮想四角形の一つの仮想角部２１０または二つの仮想角部２１０，２３０が除去された形状を有しているが、これに加えて、仮想角部２２０および仮想角部２４０のいずれかまたは両方が除去された形状を有していてもよい。つまり、仮想角部２１０〜２４０のいずれか一つ以上が除去された形状を有していればよい。
上記各実施形態の磁気センサ１００〜１０２では、端子側面２１ｃ〜２４ｃが、仮想四角形の一つの仮想角部２１０または二つの仮想角部２１０，２３０が除去された形状を有しているが、これに加えて、仮想角部２２０および仮想角部２４０のいずれかまたは両方が除去された形状を有していてもよい。つまり、仮想角部２１０〜２４０のいずれか一つ以上が除去された形状を有していればよい。
仮想角部２１０が除去された形状を有することで、端子底面２１ｅ〜２４ｅ側で隣り合うリード端子間距離を短くしながら、端子反面２１ａ〜２４ａ側でホール素子１０と各リード端子との間に比較的大きな空間を確保することができる。
第一実施形態で説明した封止体５０の形成方法では、上型９２の下面をシート９４で覆うとともに、金型９０内に溶融樹脂を流し込んだ後で上型９２を下降させる圧縮成形を行っているが、これに代えてトランスファー成形を行ってもよいし、シート９４を用いなくてもよい。
第一実施形態で説明した封止体５０の形成方法では、上型９２の下面をシート９４で覆うとともに、金型９０内に溶融樹脂を流し込んだ後で上型９２を下降させる圧縮成形を行っているが、これに代えてトランスファー成形を行ってもよいし、シート９４を用いなくてもよい。
１００ 磁気センサ
１０１ 磁気センサ
１０２ 磁気センサ
１０ ホール素子
１２ 活性層
１３ａ〜１３ｄ 電極
２１〜２４ リード端子
２１ａ〜２４ａ リード端子の上面（端子反面）
２１ｂ〜２４ｂ リード端子の素子側の面
２１ｃ〜２４ｃ リード端子の外側面（端子側面）
２１ｄ１〜２４ｄ１ リード端子の素子とは反面側の面（外側立ち上がり面）
２１ｄ２〜２４ｄ２ リード端子の素子とは反面側の面（第四辺に含まれる面）
２１ｅ〜２４ｅ リード端子の下面（端子底面）
２１ｆ〜２４ｆ リード端子の凹状の円弧面（仮想角部の除去で生じた面）
２１ｊ〜２４ｊ リード端子の凹状の曲面（仮想角部の除去で生じた面）
２１ｋ〜２４ｋ リード端子の凹状の曲面（仮想角部の除去で生じた面）
２００ 端子側面の仮想四角形
２０１ 仮想四角形の第一辺
２０２ 仮想四角形の第二辺
２０３ 仮想四角形の第三辺
２０４ａ 仮想四角形の第四辺
２０４ｂ 外側立ち上がり面に沿った直線
２０４ｃ 仮想四角形の第四辺
２０５ 端子側面に沿った直線
２１０〜２４０ 仮想四角形の四つの仮想角部
２５０ 平面視での仮想角部
３１〜３４ 金属細線
４０ 絶縁層（保護層）
５０ 封止体
５１ 封止体の第一面（底面とは反対側の面）
５２ 封止体の第二面（底面）
５３ 封止体の第一側面
５４ 封止体の第二側面
６０ 外装メッキ層
Ｔ リード端子間の距離
１０１ 磁気センサ
１０２ 磁気センサ
１０ ホール素子
１２ 活性層
１３ａ〜１３ｄ 電極
２１〜２４ リード端子
２１ａ〜２４ａ リード端子の上面（端子反面）
２１ｂ〜２４ｂ リード端子の素子側の面
２１ｃ〜２４ｃ リード端子の外側面（端子側面）
２１ｄ１〜２４ｄ１ リード端子の素子とは反面側の面（外側立ち上がり面）
２１ｄ２〜２４ｄ２ リード端子の素子とは反面側の面（第四辺に含まれる面）
２１ｅ〜２４ｅ リード端子の下面（端子底面）
２１ｆ〜２４ｆ リード端子の凹状の円弧面（仮想角部の除去で生じた面）
２１ｊ〜２４ｊ リード端子の凹状の曲面（仮想角部の除去で生じた面）
２１ｋ〜２４ｋ リード端子の凹状の曲面（仮想角部の除去で生じた面）
２００ 端子側面の仮想四角形
２０１ 仮想四角形の第一辺
２０２ 仮想四角形の第二辺
２０３ 仮想四角形の第三辺
２０４ａ 仮想四角形の第四辺
２０４ｂ 外側立ち上がり面に沿った直線
２０４ｃ 仮想四角形の第四辺
２０５ 端子側面に沿った直線
２１０〜２４０ 仮想四角形の四つの仮想角部
２５０ 平面視での仮想角部
３１〜３４ 金属細線
４０ 絶縁層（保護層）
５０ 封止体
５１ 封止体の第一面（底面とは反対側の面）
５２ 封止体の第二面（底面）
５３ 封止体の第一側面
５４ 封止体の第二側面
６０ 外装メッキ層
Ｔ リード端子間の距離
Claims (8)
- 磁電変換機能または光電変換機能を有し、複数の電極を備えた素子と、
平面視で前記素子の周囲に配置された複数のリード端子と、
前記素子の前記複数の電極と前記複数のリード端子とを、それぞれ電気的に接続する複数の金属細線と、
合成樹脂を主成分とする材料からなり、底面と、前記底面とは反対側の面と、前記底面から立ち上がって前記反対側の面に至る側面と、を有する封止体であって、前記素子と前記リード端子と前記複数の金属細線とを封止する封止体と、
を備え、
前記複数のリード端子は、それぞれ、前記底面から露出する端子底面と、前記側面から露出する端子側面と、を有し、
前記端子側面は、前記封止体の前記底面に沿った直線を第一辺とする仮想四角形のいずれかの角部が除去された形状を有する半導体装置。 - 前記端子側面は、前記仮想四角形の四つの角部のうち、前記端子底面とは反対側の端子反面に沿った第二辺と、前記素子側で前記第一辺から前記第二辺に至る第三辺と、で形成される角部が除去された形状を有する請求項１記載の半導体装置。
- 前記端子側面は、前記仮想四角形の四つの角部のうち、前記第一辺と、前記素子とは反対側で前記第一辺から前記第二辺に至る第四辺と、で形成される角部が、さらに除去された形状を有する請求項２記載の半導体装置。
- 前記端子は、平面視で、前記端子側面に沿った直線と、前記素子とは反対側で前記端子底面から立ち上がる外側立ち上がり面に沿った直線と、で形成される仮想角部が、さらに除去された形状を有する請求項１または２記載の半導体装置。
- 前記封止体の前記底面において隣り合う二つの前記リード端子間の距離の最小値が２００μｍ以下である請求項１〜４のいずれか一項に記載の半導体装置。
- 前記素子は厚さが１００μｍ以下のホール素子である請求項１〜５のいずれか一項に記載の半導体装置。
- 前記素子は厚さが２５０μｍ以下の赤外線検出素子である請求項１〜５のいずれか一項に記載の半導体装置。
- 前記素子は厚さが２５０μｍ以下の赤外線発光素子である請求項１〜５のいずれか一項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016214614A JP6837314B2 (ja) | 2016-11-01 | 2016-11-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016214614A JP6837314B2 (ja) | 2016-11-01 | 2016-11-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018074066A true JP2018074066A (ja) | 2018-05-10 |
| JP6837314B2 JP6837314B2 (ja) | 2021-03-03 |
Family
ID=62114280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016214614A Active JP6837314B2 (ja) | 2016-11-01 | 2016-11-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6837314B2 (ja) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855948A (ja) * | 1994-08-11 | 1996-02-27 | Shinko Electric Ind Co Ltd | リードフレームとその製造方法 |
| JP2001028420A (ja) * | 1999-07-14 | 2001-01-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2003023134A (ja) * | 2001-07-09 | 2003-01-24 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2008218646A (ja) * | 2007-03-02 | 2008-09-18 | Rohm Co Ltd | 半導体モジュールおよびその製造方法 |
| JP2010062272A (ja) * | 2008-09-03 | 2010-03-18 | Nichia Corp | 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法 |
| JP2010238833A (ja) * | 2009-03-31 | 2010-10-21 | Panasonic Corp | 光半導体装置用パッケージおよび光半導体装置 |
| JP2012119352A (ja) * | 2010-11-29 | 2012-06-21 | Kyocera Corp | 赤外線素子実装構造体および赤外線素子実装用基板 |
| JP2012134295A (ja) * | 2010-12-21 | 2012-07-12 | Toshiba Corp | 半導体発光装置及びその製造方法 |
| JP2014225643A (ja) * | 2013-04-16 | 2014-12-04 | ローム株式会社 | 半導体装置 |
| JP2015220394A (ja) * | 2014-05-20 | 2015-12-07 | 日亜化学工業株式会社 | 発光装置 |
| JP2016004918A (ja) * | 2014-06-17 | 2016-01-12 | 旭化成エレクトロニクス株式会社 | ホールセンサ |
-
2016
- 2016-11-01 JP JP2016214614A patent/JP6837314B2/ja active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855948A (ja) * | 1994-08-11 | 1996-02-27 | Shinko Electric Ind Co Ltd | リードフレームとその製造方法 |
| JP2001028420A (ja) * | 1999-07-14 | 2001-01-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2003023134A (ja) * | 2001-07-09 | 2003-01-24 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2008218646A (ja) * | 2007-03-02 | 2008-09-18 | Rohm Co Ltd | 半導体モジュールおよびその製造方法 |
| JP2010062272A (ja) * | 2008-09-03 | 2010-03-18 | Nichia Corp | 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法 |
| JP2010238833A (ja) * | 2009-03-31 | 2010-10-21 | Panasonic Corp | 光半導体装置用パッケージおよび光半導体装置 |
| JP2012119352A (ja) * | 2010-11-29 | 2012-06-21 | Kyocera Corp | 赤外線素子実装構造体および赤外線素子実装用基板 |
| JP2012134295A (ja) * | 2010-12-21 | 2012-07-12 | Toshiba Corp | 半導体発光装置及びその製造方法 |
| JP2014225643A (ja) * | 2013-04-16 | 2014-12-04 | ローム株式会社 | 半導体装置 |
| JP2015220394A (ja) * | 2014-05-20 | 2015-12-07 | 日亜化学工業株式会社 | 発光装置 |
| JP2016004918A (ja) * | 2014-06-17 | 2016-01-12 | 旭化成エレクトロニクス株式会社 | ホールセンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6837314B2 (ja) | 2021-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8058720B2 (en) | Semiconductor package | |
| US8853841B2 (en) | Lead frame which includes terminal portion having through groove covered by lid portion, semiconductor package, and manufacturing method of the same | |
| US20150155240A1 (en) | Method for fabricating emi shielding package structure | |
| TWI692069B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| JP2015179737A (ja) | 半導体装置及びその製造方法 | |
| JP7067886B2 (ja) | 磁気センサ | |
| TW201434121A (zh) | 封裝基板及其製法暨半導體封裝件及其製法 | |
| JP6986385B2 (ja) | 半導体装置、半導体装置の実装構造 | |
| KR101868760B1 (ko) | 홀 센서의 제조 방법 및 홀 센서와 렌즈 모듈 | |
| JP6392882B2 (ja) | ホールセンサ及びレンズモジュール | |
| JP2003174131A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US9209115B2 (en) | Quad flat no-lead (QFN) packaging structure and method for manufacturing the same | |
| US20230090848A1 (en) | Lead frame for a package for a semiconductor device, semiconductor device and process for manufacturing a semiconductor device | |
| JP6433769B2 (ja) | ホールセンサ及びホールセンサの製造方法 | |
| JP6837314B2 (ja) | 半導体装置 | |
| US20150084171A1 (en) | No-lead semiconductor package and method of manufacturing the same | |
| JP2018074067A (ja) | 半導体装置 | |
| JP2016162964A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP7063718B2 (ja) | プリモールド基板とその製造方法および中空型半導体装置とその製造方法 | |
| JP2017223452A (ja) | 磁気センサ | |
| JP2018163908A (ja) | 半導体装置 | |
| JP2018066722A (ja) | 半導体装置 | |
| JP6893104B2 (ja) | ホール素子 | |
| JP2018064062A (ja) | リードフレームおよび半導体装置 | |
| TW201017846A (en) | Leadframe and package structure having the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190801 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200825 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210209 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6837314 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |